ホーム > 特許ランキング > 三星ディスプレイ株式會社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2017-227880(P2017-227880A)
(43)【公開日】2017年12月28日
(54)【発明の名称】表示装置
(51)【国際特許分類】
G09F 9/302 20060101AFI20171201BHJP
G09G 3/20 20060101ALI20171201BHJP
G09G 3/3233 20160101ALI20171201BHJP
G09F 9/30 20060101ALI20171201BHJP
H01L 51/50 20060101ALI20171201BHJP
H01L 27/32 20060101ALI20171201BHJP
【ＦＩ】
G09F9/302 Z
G09G3/20 642A
G09G3/3233
G09G3/20 622A
G09G3/20 622D
G09G3/20 612J
G09G3/20 622G
G09G3/20 612K
G09G3/20 611J
G09F9/30 338
H05B33/14 A
H01L27/32
G09F9/30 365
【審査請求】未請求
【請求項の数】33
【出願形態】ＯＬ
【外国語出願】
【全頁数】40
(21)【出願番号】特願2017-109326(P2017-109326)
(22)【出願日】2017年6月1日
(31)【優先権主張番号】10-2016-0068361
(32)【優先日】2016年6月1日
(33)【優先権主張国】KR
(71)【出願人】
【識別番号】512187343
【氏名又は名称】三星ディスプレイ株式會社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ．
(74)【代理人】
【識別番号】100121382
【弁理士】
【氏名又は名称】山下 託嗣
(72)【発明者】
【氏名】鄭鎭泰
(72)【発明者】
【氏名】權泰勳
(72)【発明者】
【氏名】李敏九
(72)【発明者】
【氏名】賈智鉉
(72)【発明者】
【氏名】李承珪
(72)【発明者】
【氏名】車承智
【テーマコード（参考）】
3K107
5C080
5C094
5C380
【Ｆターム（参考）】
3K107AA01
3K107BB01
3K107CC33
3K107EE03
3K107FF04
3K107FF15
3K107HH02
3K107HH05
5C080AA06
5C080AA10
5C080BB05
5C080DD05
5C080FF11
5C080JJ02
5C080JJ03
5C080JJ04
5C080JJ06
5C094AA07
5C094AA55
5C094BA03
5C094BA27
5C094CA20
5C094DA09
5C094DB01
5C094EA10
5C094FA01
5C094GA10
5C380AA01
5C380AB18
5C380AB34
5C380BA19
5C380BA33
5C380BA39
5C380BB01
5C380CB01
5C380CB11
5C380CB14
5C380CB18
5C380CB31
5C380CC07
5C380CC26
5C380CC33
5C380CC39
5C380CC64
5C380CD017
5C380CE19
5C380CF43
(57)【要約】
【課題】本願の実施例は、表示装置に関する。【解決手段】本願は、第１画素領域に位置し、第１走査線と接続される第１画素と、第２画素領域に位置し、第２走査線と接続される第２画素と、第１クロック線と第２クロック線にそれぞれ第１クロック信号と第２クロック信号を供給するタイミング制御部と、上記第１クロック線を介して上記第１クロック信号の入力を受け、上記第１走査線に第１走査信号を供給する第１走査駆動部と、上記第２クロック線を介して上記第２クロック信号の入力を受け、上記第２走査線に第２走査信号を供給する第２走査駆動部と、を含み、上記第２画素領域は上記第１画素領域より小さい幅を有する表示装置に関する。
【選択図】図１ａ
【特許請求の範囲】
【請求項1】
第１画素領域に位置し、第１走査線と接続される第１画素と、
第２画素領域に位置し、第２走査線と接続される第２画素と、
第１クロック線と第２クロック線にそれぞれ第１クロック信号と第２クロック信号を供給するタイミング制御部と、
前記第１クロック線を介して前記第１クロック信号の入力を受け、前記第１走査線に第１走査信号を供給する第１走査駆動部と、
前記第２クロック線を介して前記第２クロック信号の入力を受け、前記第２走査線に第２走査信号を供給する第２走査駆動部と、を含み、
前記第２画素領域は前記第１画素領域より小さい幅を有することを特徴とする表示装置。
第２画素領域に位置し、第２走査線と接続される第２画素と、
第１クロック線と第２クロック線にそれぞれ第１クロック信号と第２クロック信号を供給するタイミング制御部と、
前記第１クロック線を介して前記第１クロック信号の入力を受け、前記第１走査線に第１走査信号を供給する第１走査駆動部と、
前記第２クロック線を介して前記第２クロック信号の入力を受け、前記第２走査線に第２走査信号を供給する第２走査駆動部と、を含み、
前記第２画素領域は前記第１画素領域より小さい幅を有することを特徴とする表示装置。
【請求項2】
前記第１クロック信号と前記第２クロック信号は、異なる信号特性を有することを特徴とする請求項１に記載の表示装置。
【請求項3】
前記信号特性は、パルス幅、立ち上がりエッジ期間の長さ、及び立ち下がりエッジ期間の長さのうちの少なくとも１つを含むことを特徴とする請求項２に記載の表示装置。
【請求項4】
前記第２クロック信号のパルス幅は、前記第１クロック信号のパルス幅より小さく設定されることを特徴とする請求項３に記載の表示装置。
【請求項5】
前記第２クロック信号の立ち上がりエッジ期間は、前記第１クロック信号の立ち上がりエッジ期間より長く設定されることを特徴とする請求項３に記載の表示装置。
【請求項6】
前記第２クロック信号は、階段状の波形を有し、
前記第２クロック信号は、前記立ち上がりエッジ期間の間、ロー電圧から中間電圧を経てハイ電圧に変化することを特徴とする請求項５に記載の表示装置。
前記第２クロック信号は、前記立ち上がりエッジ期間の間、ロー電圧から中間電圧を経てハイ電圧に変化することを特徴とする請求項５に記載の表示装置。
【請求項7】
前記第２クロック信号の立ち下がりエッジ期間は、前記第１クロック信号の立ち下がりエッジ期間より長く設定されることを特徴とする請求項３に記載の表示装置。
【請求項8】
前記第２クロック信号は、階段状の波形を有し、
前記第２クロック信号は、前記立ち下がりエッジ期間の間に、ハイ電圧から中間電圧を経てロー電圧に変化することを特徴とする請求項７に記載の表示装置。
前記第２クロック信号は、前記立ち下がりエッジ期間の間に、ハイ電圧から中間電圧を経てロー電圧に変化することを特徴とする請求項７に記載の表示装置。
【請求項9】
前記第２画素領域は、前記第１画素領域より小さい長さを有することを特徴とする請求項１に記載の表示装置。
【請求項10】
前記第２走査線の長さは、前記第１走査線の長さより短いことを特徴とする請求項１に記載の表示装置。
【請求項11】
前記第２画素の数は、前記第１画素の数より少ないことを特徴とする請求項１に記載の表示装置。
【請求項12】
前記第１画素領域より小さい幅を有する第３画素領域に位置し、第３走査線と接続される第３画素と、
第３クロック線を介して第３クロック信号の入力を受け、前記第３走査線に第３走査信号を供給する第３走査駆動部と、をさらに含むことを特徴とする請求項１に記載の表示装置。
第３クロック線を介して第３クロック信号の入力を受け、前記第３走査線に第３走査信号を供給する第３走査駆動部と、をさらに含むことを特徴とする請求項１に記載の表示装置。
【請求項13】
前記タイミング制御部は、前記第３クロック線に前記第３クロック信号をさらに供給することを特徴とする請求項１２に記載の表示装置。
【請求項14】
前記第１クロック信号と前記第３クロック信号は、異なる信号特性を有することを特徴とする請求項１３に記載の表示装置。
【請求項15】
前記信号特性は、パルス幅、立ち上がりエッジ期間の長さ、及び立ち下がりエッジ期間の長さのうちの少なくとも１つを含むことを特徴とする請求項１４に記載の表示装置。
【請求項16】
前記第３クロック信号のパルス幅は、前記第１クロック信号のパルス幅より小さく設定されることを特徴とする請求項１５に記載の表示装置。
【請求項17】
前記第３クロック信号の立ち上がりエッジ期間は、前記第１クロック信号の立ち上がりエッジ期間より長く設定されることを特徴とする請求項１５に記載の表示装置。
【請求項18】
前記第３クロック信号は、階段状の波形を有し、
前記第３クロック信号は、前記立ち上がりエッジ期間の間に、ロー電圧から中間電圧を経てハイ電圧に変化することを特徴とする請求項１７に記載の表示装置。
前記第３クロック信号は、前記立ち上がりエッジ期間の間に、ロー電圧から中間電圧を経てハイ電圧に変化することを特徴とする請求項１７に記載の表示装置。
【請求項19】
前記第３クロック信号の立ち下がりエッジ期間は、前記第１クロック信号の立ち下がりエッジ期間より長く設定されることを特徴とする請求項１５に記載の表示装置。
【請求項20】
前記第３クロック信号は、階段状の波形を有し、
前記第３クロック信号は、前記立ち下がりエッジ期間の間に、ハイ電圧から中間電圧を経てロー電圧に変化することを特徴とする請求項１９に記載の表示装置。
前記第３クロック信号は、前記立ち下がりエッジ期間の間に、ハイ電圧から中間電圧を経てロー電圧に変化することを特徴とする請求項１９に記載の表示装置。
【請求項21】
前記第３画素領域は、前記第１画素領域より小さい長さを有することを特徴とする請求項１２に記載の表示装置。
【請求項22】
前記第３走査線の長さは、前記第１走査線の長さより短いことを特徴とする請求項１２に記載の表示装置。
【請求項23】
前記第３画素の数は、前記第１画素の数より少ないことを特徴とする請求項１２に記載の表示装置。
【請求項24】
前記第２画素領域は、前記第１画素領域と前記第３画素領域の間に位置することを特徴とする請求項１２に記載の表示装置。
【請求項25】
前記第３画素領域は、前記第２画素領域と離隔して位置することを特徴とする請求項１２に記載の表示装置。
【請求項26】
第１画素領域に位置し、第１走査線と接続される第１画素と、
第２画素領域に位置し、第２走査線と接続される第２画素と、
第３画素領域に位置し、第３走査線と接続される第３画素と、
第１クロック線、第２クロック線、及び第３クロック線にそれぞれ第１クロック信号、第２クロック信号、及び第３クロック信号を供給するタイミング制御部と、
前記第１クロック信号を利用して第１走査信号を生成し、前記第１走査信号を前記第１走査線に供給する第１走査駆動部と、
前記第２クロック信号を利用して第２走査信号を生成し、前記第２走査信号を前記第２走査線に供給する第２走査駆動部と、
前記第３クロック信号を利用して第３走査信号を生成し、前記第３走査信号を前記第３走査線に供給する第３走査駆動部と、を含み、
前記第１画素領域、第２画素領域、及び前記第３画素領域は、互いに異なる幅を有することを特徴とする表示装置。
第２画素領域に位置し、第２走査線と接続される第２画素と、
第３画素領域に位置し、第３走査線と接続される第３画素と、
第１クロック線、第２クロック線、及び第３クロック線にそれぞれ第１クロック信号、第２クロック信号、及び第３クロック信号を供給するタイミング制御部と、
前記第１クロック信号を利用して第１走査信号を生成し、前記第１走査信号を前記第１走査線に供給する第１走査駆動部と、
前記第２クロック信号を利用して第２走査信号を生成し、前記第２走査信号を前記第２走査線に供給する第２走査駆動部と、
前記第３クロック信号を利用して第３走査信号を生成し、前記第３走査信号を前記第３走査線に供給する第３走査駆動部と、を含み、
前記第１画素領域、第２画素領域、及び前記第３画素領域は、互いに異なる幅を有することを特徴とする表示装置。
【請求項27】
前記第１クロック信号、第２クロック信号、及び前記第３クロック信号は、互いに異なる信号特性を有することを特徴とする請求項２６に記載の表示装置。
【請求項28】
前記信号特性は、パルス幅、立ち上がりエッジ期間の長さ、及び立ち下がりエッジ期間の長さのうちの少なくとも１つを含むことを特徴とする請求項２７に記載の表示装置。
【請求項29】
第１個数の画素が接続される第１ゲート線を有する第１表示領域と、前記第１個数より少ない第２個数の画素が接続される第２ゲート線を有する第２表示領域とを含む２つの表示領域を含む表示パネルと、
前記第１ゲート線に接続された第１走査駆動部及び前記第２ゲート線に接続された第２走査駆動部にそれぞれ第１クロック信号及び第２クロック信号を供給する制御部と、を含み、
前記第１走査駆動部及び前記第２走査駆動部は、それぞれ、前記第１走査線及び前記第２走査線に第１走査信号及び第２走査信号を供給し、
前記第１クロック信号と前記第２クロック信号とは、異なる信号特性を有することを特徴とする表示装置。
前記第１ゲート線に接続された第１走査駆動部及び前記第２ゲート線に接続された第２走査駆動部にそれぞれ第１クロック信号及び第２クロック信号を供給する制御部と、を含み、
前記第１走査駆動部及び前記第２走査駆動部は、それぞれ、前記第１走査線及び前記第２走査線に第１走査信号及び第２走査信号を供給し、
前記第１クロック信号と前記第２クロック信号とは、異なる信号特性を有することを特徴とする表示装置。
【請求項30】
前記異なる信号特性は、パルス幅、立ち上がりエッジ期間の長さ、及び立ち下がりエッジ期間の長さのうちの少なくとも１つを含むことを特徴とする請求項２９に記載の表示装置。
【請求項31】
前記第１クロック信号のパルス幅は、前記第２クロック信号のパルス幅より大きいことを特徴とする請求項３０に記載の表示装置。
【請求項32】
前記第２クロック信号の立ち上がりエッジ期間の長さは、前記第１クロック信号の立ち上がりエッジ期間の長さより長いことを特徴とする請求項３０に記載の表示装置。
【請求項33】
前記第２クロック信号の立ち下がりエッジ期間の長さは、前記第１クロック信号の立ち下がりエッジ期間の長さより長いことを特徴とする請求項３０に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本願の実施例は、表示装置に関する。
【背景技術】
【0002】
情報化技術が発達するにつれて、ユーザと情報との間の連結媒体である表示装置の重要性が浮かび上がっている。最近では、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ）、有機電界発光表示装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ）などが広く使用されている。
【0003】
このような表示装置は、駆動配線と接続されて画像を表示する複数の画素を含むのでありうる（以下にて適宜に「〜てもよい」）。
【0004】
ここで、駆動配線は、その位置によって異なる負荷（ｌｏａｄ）を有するのでありうる（以下にて適宜に「〜することができる」）。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】韓国特許公開第10-2007-0083102号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
上述した問題点を解決するために案出された本願の目的は、均一な輝度の映像を表示することができる表示装置を提供することである。
【課題を解決するための手段】
【0007】
本願の一実施例による表示装置は、第１画素領域に位置し、第１走査線と接続される第１画素と、第２画素領域に位置し、第２走査線と接続される第２画素と、第１クロック線と第２クロック線にそれぞれ第１クロック信号と第２クロック信号を供給するタイミング制御部と、上記第１クロック線を介して上記第１クロック信号の入力を受け、上記第１走査線に第１走査信号を供給する第１走査駆動部と、上記第２クロック線を介して上記第２クロック信号の入力を受け、上記第２走査線に第２走査信号を供給する第２走査駆動部と、を含み、上記第２画素領域は上記第１画素領域より小さい幅を有してもよい。
【0008】
また、上記第１クロック信号と上記第２クロック信号とは、異なる信号特性を有してもよい。
【0009】
また、上記信号特性は、パルス幅、立ち上がりエッジ期間の長さ、及び立ち下がりエッジ期間の長さのうち少なくとも１つを含んでもよい。
【0010】
また、上記第２クロック信号のパルス幅は、上記第１クロック信号のパルス幅より小さく設定されてもよい。
【0011】
また、上記第２クロック信号の立ち上がりエッジ期間は、上記第１クロック信号の立ち上がりエッジ期間より長く設定されてもよい。
【0012】
また、上記第２クロック信号は階段状の波形を有し、上記第２クロック信号は、上記立ち上がりエッジ期間の間に、ロー電圧から中間電圧を経てハイ電圧に変化してもよい。
【0013】
また、上記第２クロック信号の立ち下がりエッジ期間は、上記第１クロック信号の立ち下がりエッジ期間より長く設定されてもよい。
【0014】
また、上記第２クロック信号は階段状の波形を有し、上記第２クロック信号は、上記立ち下がりエッジ期間の間に、ハイ電圧から中間電圧を経てロー電圧に変化してもよい。
【0015】
また、上記第２画素領域は、上記第１画素領域より小さい長さ（データ線に沿った方向の寸法）を有してもよい。
【0016】
また、上記第２走査線の長さは、上記第１走査線の長さより短く設定されてもよい。
【0017】
また、上記第２画素の数は、上記第１画素の数より少なく設定されてもよい。
【0018】
また、上記第１画素領域より小さい幅を有する第３画素領域に位置し、第３走査線と接続される第３画素と、第３クロック線を介して第３クロック信号の入力を受け、上記第３走査線に第３走査信号を供給する第３走査駆動部と、をさらに含んでもよい。
【0019】
また、上記タイミング制御部は、上記第３クロック線に上記第３クロック信号をさらに供給してもよい。
【0020】
また、上記第１クロック信号と上記第３クロック信号は、異なる信号特性を有してもよい。
【0021】
また、上記信号特性は、パルス幅、立ち上がりエッジ期間の長さ、及び立ち下がりエッジ期間の長さのうちの少なくとも１つを含んでもよい。
【0022】
上記第３クロック信号のパルス幅は、上記第１クロック信号のパルス幅より小さく設定されてもよい。
【0023】
また、上記第３クロック信号の立ち上がりエッジ期間は、上記第１クロック信号の立ち上がりエッジ期間より長く設定されてもよい。
【0024】
また、上記第３クロック信号は階段状の波形を有し、上記第３クロック信号は、上記立ち上がりエッジ期間の間に、ロー電圧から中間電圧を経てハイ電圧に変化してもよい。
【0025】
また、上記第３クロック信号の立ち下がりエッジ期間は、上記第１クロック信号の立ち下がりエッジ期間より長く設定されてもよい。
【0026】
また、上記第３クロック信号は階段状の波形を有し、上記第３クロック信号は、上記立ち下がりエッジ期間の間に、ハイ電圧から中間電圧を経てロー電圧に変化してもよい。
【0027】
また、上記第３画素領域は、上記第１画素領域より小さい長さを有してもよい。
【0028】
また、上記第３走査線の長さは、上記第１走査線の長さより短く設定されてもよい。
【0029】
また、上記第３画素の数は、上記第１画素の数より少なく設定されてもよい。
【0030】
また、上記第２画素領域は、上記第１画素領域と上記第３画素領域の間に位置してもよい。
【0031】
また、上記第３画素領域は、上記第２画素領域と離隔して位置してもよい。
【0032】
本願の他の実施例による表示装置は、第１画素領域に位置し、第１走査線と接続される第１画素と、第２画素領域に位置し、第２走査線と接続される第２画素と、第３画素領域に位置し、第３走査線と接続される第３画素と、第１クロック線、第２クロック線、及び第３クロック線にそれぞれ第１クロック信号、第２クロック信号、及び第３クロック信号を供給するタイミング制御部と、上記第１クロック信号を利用して第１走査信号を生成し、上記第１走査信号を上記第１走査線に供給する第１走査駆動部と、上記第２クロック信号を利用して第２走査信号を生成し、上記第２走査信号を上記第２走査線に供給する第２走査駆動部と、上記第３クロック信号を利用して第３走査信号を生成し、上記第３走査信号を上記第３走査線に供給する第３走査駆動部と、を含み、上記第１画素領域、第２画素領域、及び上記第３画素領域は、互いに異なる幅を有してもよい。
【0033】
また、上記第１クロック信号、第２クロック信号、及び上記第３クロック信号は、異なる信号特性を有してもよい。
【0034】
また、上記信号特性は、パルス幅、立ち上がりエッジ期間の長さ、及び立ち下がりエッジ期間の長さのうちの少なくとも１つを含んでもよい。
【0035】
本願の他の実施例による表示装置は、第１個数の画素が接続される第１ゲート線を有する第１表示領域と、上記第１個数より少ない第２個数の画素が接続される第２ゲート線を有する第２表示領域とを含む２つの表示領域を含む表示パネルと、上記第１ゲート線に接続された第１走査駆動部及び上記第２ゲート線に接続された第２走査駆動部にそれぞれ第１クロック信号及び第２クロック信号を供給する制御部と、を含み、上記第１走査駆動部及び上記第２走査駆動部は、それぞれ上記第１走査線及び上記第２走査線に第１走査信号及び第２走査信号を供給し、上記第１クロック信号と上記第２クロック信号とは、異なる信号特性を有する。
【0036】
また、上記異なる信号特性は、パルス幅、立ち上がりエッジ期間の長さ、及び立ち下がりエッジ期間の長さのうちの少なくとも１つを含んでもよい。
【0037】
また、上記第１クロック信号のパルス幅は、上記第２クロック信号のパルス幅より大きくてもよい。
【0038】
また、上記第２クロック信号の立ち上がりエッジ期間の長さは、上記第１クロック信号の立ち上がりエッジ期間の長さより長くてもよい。
【0039】
また、上記第２クロック信号の立ち下がりエッジ期間の長さは、上記第１クロック信号の立ち下がりエッジ期間の長さより長くてもよい。
【発明の効果】
【0040】
上述したように、本願によると、複数の画素領域同士の間で発生する輝度差を減少させることで、均一な輝度の映像を表示する表示装置を提供することができる。
【図面の簡単な説明】
【0041】
【図1a】本願の一実施例による表示装置の画素領域を示した図である。
【図1b】本願の一実施例による表示装置の画素領域を示した図である。
【図2】本願の一実施例による表示装置を示した図である。
【図5】本願の一実施例による第１〜第４クロック信号及び第１、第２走査信号を示した波形図である。
【図6】本願の一実施例による第３〜第４クロック信号及び第２走査信号を示した波形図である。
【図7】本願の他の実施例による第３〜第４クロック信号及び第２走査信号を示した波形図である。
【図10】本願の一実施例による表示装置を示した図である。
【図13】本願の一実施例による第５〜６クロック信号及び第３走査信号を示した波形図である。
【図14】本願の他の実施例による第５〜６クロック信号及び第３走査信号を示した波形図である。
【図15】本願の一実施例による表示装置を示した図である。
【発明を実施するための形態】
【0042】
その他の実施例の具体的な内容は、詳細な説明及び図面に含まれている。
【0043】
以下に、実施例について、添付の図面を参照して、より詳細に説明する。ここで、実施例の説明は、実施例（及び中間の構造）についての模式図である断面図を参照して行う。このように、例えば製造技術及び／または許容誤差に起因する図示の形状のばらつきは予想されるところである。そのため、実施例は、以下に図示される特定の形状及び領域に限定されるものではなく、例えば製造に起因する形状のずれ・変形を含みうる。図面中、領域及び層の寸法及び長さは、明確にするために誇張されうる。図面における同様の参照符号は、同様の要素を指すものである。また、本明細書において「接続されている／連結されている」とは、一つの部材が他の部材に直接に連結されている場合を言うだけでなく、中間の部材を介して連結されている場合をも言う。また、「直接に接続されている／連結されている」とは、中間の部材を介さずに、一つの部材が他の部材に直接に連結されていることをいう。
【0044】
以下、本願の実施例に係わる図面を参照して、本願の実施例による表示装置について説明する。
【0046】
図１ａを参照すると、本願の実施例による表示装置１０は、画素領域ＡＡ１、ＡＡ２と周辺領域ＮＡ１、ＮＡ２を含んでもよい。
【0047】
画素領域ＡＡ１、ＡＡ２には複数の画素ＰＸＬ１、ＰＸＬ２が位置し、これにより、画素領域ＡＡ１、ＡＡ２では所定の映像を表示することができる。従って、画素領域ＡＡ１、ＡＡ２は表示領域と称してもよい。
【0048】
周辺領域ＮＡ１、ＮＡ２には、画素ＰＸＬ１、ＰＸＬ２を駆動するための要素（例えば、駆動部及び配線など）が位置してもよい。周辺領域ＮＡ１、ＮＡ２には、画素ＰＸＬ１、ＰＸＬ２がないため、上記周辺領域ＮＡ１、ＮＡ２は非表示領域と称してもよい。
【0049】
例えば、周辺領域ＮＡ１、ＮＡ２は、画素領域ＡＡ１、ＡＡ２の外側に位置してもよく、画素領域ＡＡ１、ＡＡ２の少なくとも一部を囲んでもよい。
【0050】
画素領域ＡＡ１、ＡＡ２は、第１画素領域ＡＡ１と第２画素領域ＡＡ２を含んでもよい。
【0051】
第２画素領域ＡＡ２は、第１画素領域ＡＡ１の一側に位置してもよく、第１画素領域ＡＡ１に比べて小さい面積を有するのであってもよい。
【0052】
例えば、第２画素領域ＡＡ２の幅Ｗ２は第１画素領域ＡＡ１の幅Ｗ１より小さく設定され、第２画素領域ＡＡ２の長さＬ２は第１画素領域ＡＡ１の長さＬ１より短く設定されるのであってもよい。
【0053】
周辺領域ＮＡ１、ＮＡ２は、第１周辺領域ＮＡ１と第２周辺領域ＮＡ２を含んでもよい。
【0054】
第１周辺領域ＮＡ１は、第１画素領域ＡＡ１の周辺に位置し、第１画素領域ＡＡ１の少なくとも一部を囲んでもよい。
【0055】
第１周辺領域ＮＡ１の幅は、全体にわたって等しく設定されてもよい。但し、これに限定されるものではなく、第１周辺領域ＮＡ１の幅は、位置に応じて異なるように設定されてもよい。
【0056】
第２周辺領域ＮＡ２は、第２画素領域ＡＡ２の周辺に位置し、第２画素領域ＡＡ２の少なくとも一部を囲んでもよい。
【0057】
第２周辺領域ＮＡ２の幅は、全体にわたって等しく設定されてもよい。但し、これに限定されるものではなく、第２周辺領域ＮＡ２の幅は、位置に応じて異なるように設定されてもよい。
【0058】
画素ＰＸＬ１、ＰＸＬ２は、第１画素ＰＸＬ１と第２画素ＰＸＬ２を含んでもよい。
【0059】
例えば、第１画素ＰＸＬ１は第１画素領域ＡＡ１に位置し、第２画素ＰＸＬ２は第２画素領域ＡＡ２に位置してもよい。
【0060】
画素ＰＸＬ１、ＰＸＬ２は、駆動部の制御に応じて所定の輝度で発光しうるのであり、このために発光素子（例えば、有機発光ダイオード）を含んでもよい。
【0061】
画素領域ＡＡ１、ＡＡ２と周辺領域ＮＡ１、ＮＡ２は、表示装置１０の基板１００上に配置されてもよい。
【0062】
基板１００は、画素領域ＡＡ１、ＡＡ２と周辺領域ＮＡ１、ＮＡ２を設定することができる多様な形状に形成されうる。
【0063】
例えば、基板１００は、板状のベース基板１０１と、上記ベース基板１０１の一端部から一側に突出する補助基板１０２と、を含んでもよい。
【0064】
ここで、補助基板１０２は、ベース基板１０１より小さい面積を有するのであってもよい。例えば、補助基板１０２の幅はベース基板１０１の幅より小さく設定されてもよく、補助基板１０２の長さはベース基板１０１の長さより短く設定されてもよい。
【0065】
補助基板１０２は、第２画素領域ＡＡ２と同一または類似の形状を有するのでありうるが、これに限定されず、第２画素領域ＡＡ２と異なる形状を有するのであってもよい。
【0066】
基板１００は、ガラス、樹脂（ｒｅｓｉｎ）などの絶縁性材料からなるのでありうる。また、基板１００は、折り曲げたり湾曲させたりすることができるように可撓性（ｆｌｅｘｉｂｉｌｉｔｙ）を有する材料からなってもよく、単層構造または多層構造でありうる。
【0067】
例えば、基板１００は、ポリスチレン（ｐｏｌｙｓｔｙｒｅｎｅ）、ポリビニルアルコール（ｐｏｌｙｖｉｎｙｌ ａｌｃｏｈｏｌ）、ポリメチルメタクリレート（Ｐｏｌｙｍｅｔｈｙｌ ｍｅｔｈａｃｒｙｌａｔｅ）、ポリエーテルスルホン（ｐｏｌｙｅｔｈｅｒｓｕｌｆｏｎｅ）、ポリアクリレート（ｐｏｌｙａｃｒｙｌａｔｅ）、ポリエーテルイミド（ｐｏｌｙｅｔｈｅｒｉｍｉｄｅ）、ポリエチレンナフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ ｎａｐｈｔｈａｌａｔｅ）、ポリエチレンテレフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ）、ポリフェニレンスルファイド（ｐｏｌｙｐｈｅｎｙｌｅｎｅ ｓｕｌｆｉｄｅ）、ポリアリレート（ｐｏｌｙａｒｙｌａｔｅ）、ポリイミド（ｐｏｌｙｉｍｉｄｅ）、ポリカーボネート（ｐｏｌｙｃａｒｂｏｎａｔｅ）、セルローストリアセテート（ｃｅｌｌｕｌｏｓｅ ｔｒｉａｃｅｔａｔｅ）、セルロースアセテートプロピオネート（ｃｅｌｌｕｌｏｓｅ ａｃｅｔａｔｅ ｐｒｏｐｉｏｎａｔｅ）のうちの少なくともいずれか１つを含むのでありうる。
【0068】
但し、基板１００は、例えば、ガラス繊維強化プラスチック（ＦＲＰ、Ｆｉｂｅｒ ｇｌａｓｓ ｒｅｉｎｆｏｒｃｅｄ ｐｌａｓｔｉｃ）などの様々な他の材料からなるのであってもよい。
【0069】
第２画素領域ＡＡ２は多様な形状を有するのでありうる。例えば、第２画素領域ＡＡ２は多角形、円形などであってもよい。また、第２画素領域ＡＡ２の少なくとも一部分は曲線状であってもよい。
【0070】
例えば、第２画素領域ＡＡ２は、図１ａに示したように矩形状であってもよい。
【0071】
また、図１ｂを参照すると、第２画素領域ＡＡ２は、台形状であって、台形における長い方の平行辺が第１画素領域ＡＡ１に連結されたのであってもよい。
【0072】
第２画素領域ＡＡ２の形状の変化に応じて、一つの行に位置する第２画素ＰＸＬ２の数は、その位置に応じて変わってもよい。
【0073】
図１ｂに示された第２画素領域ＡＡ２の場合、上記一つの行に配置された第２画素ＰＸＬ２の数は、第２画素領域ＡＡ２内における位置に応じて変わってもよい。例えば、上記一つの行が第１画素領域ＡＡ１に近づくほど、上記一つの行に、より多い数の第２画素ＰＸＬ２が配置されうる。
【0074】
図２は、本願の一実施例による表示装置を示したものである。図２に示された表示装置１０は、図１ａに示した画素領域ＡＡ１、ＡＡ２に基づいているが、図１ｂのような他の形態の画素領域ＡＡ１、ＡＡ２にも適用されうる。
【0075】
図２を参照すると、本願の一実施例による表示装置１０は、第１画素ＰＸＬ１、第２画素ＰＸＬ２、及び表示駆動部２００を含んでもよい。
【0076】
第１画素ＰＸＬ１は第１画素領域ＡＡ１に位置してもよい。上記第１画素ＰＸＬ１のそれぞれは、第１走査線Ｓ１、第１発光制御線Ｅ１、及び第１データ線Ｄ１に接続されてもよい。
【0077】
第２画素ＰＸＬ２は第２画素領域ＡＡ２に位置してもよい。上記第２画素ＰＸＬ２のそれぞれは、第２走査線Ｓ２、第２発光制御線Ｅ２、及び第２データ線Ｄ２に接続されてもよい。
【0078】
必要に応じて、画素ＰＸＬ１、ＰＸＬ２は、複数の走査線と接続されてもよい。
【0079】
表示駆動部２００は、駆動信号を画素ＰＸＬ１、ＰＸＬ２に供給することにより、画素ＰＸＬ１、ＰＸＬ２の発光を制御することができる。
【0080】
例えば、表示駆動部２００は、走査信号を走査線Ｓ１、Ｓ２を介して画素ＰＸＬ１、ＰＸＬ２に供給し、発光制御信号を発光制御線Ｅ１、Ｅ２を介して画素ＰＸＬ１、ＰＸＬ２に供給し、データ信号をデータ線Ｄ１、Ｄ２を介して画素ＰＸＬ１、ＰＸＬ２に供給することができる。
【0081】
表示駆動部２００は、その全体または一部が基板１００上に直接形成されるか、フレキシブル回路基板（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）などの別の構成要素１１０を介して基板１００と接続されてもよい。
【0082】
例えば、表示駆動部２００は、チップオングラス（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）、チップオンプラスチック（Ｃｈｉｐ Ｏｎ Ｐｌａｓｔｉｃ）、テープキャリアパッケージ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）、チップオンフィルム（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）などの様々な方式で設けられてもよい。
【0083】
一方、図２では、基板１００とは別に形成された表示駆動部２００が、基板１００上に設けられたものを図示したが、本願はこれに限定されるものではない。
【0084】
例えば、表示駆動部２００の全部または一部は基板１００上に直接形成されてもよく、この場合、基板１００の第１周辺領域ＮＡ１及び第２周辺領域ＮＡ２に位置してもよい。
【0086】
図３を参照すると、本願の実施例による表示駆動部２００は、第１走査駆動部２１０、第２走査駆動部２２０、データ駆動部２６０、タイミング制御部２７０、第１発光駆動部３１０、及び第２発光駆動部３２０を含んでもよい。
【0087】
第１走査駆動部２１０は、第１走査線Ｓ１１〜Ｓ１ｋを介して第１画素ＰＸＬ１に第１走査信号を供給することができる。
【0088】
例えば、第１走査駆動部２１０は、第１走査信号を順に第１走査線Ｓ１１〜Ｓ１ｋに供給することができる。
【0089】
第１走査駆動部２１０が基板１００上に直接形成される場合、第１走査駆動部２１０は第１周辺領域ＮＡ１に位置することができる。
【0090】
第２走査駆動部２２０は、第２走査線Ｓ２１〜Ｓ２ｊを介して第２画素ＰＸＬ２に第２走査信号を供給することができる。
【0091】
例えば、第２走査駆動部２２０は、第２走査信号を順に第２走査線Ｓ２１〜Ｓ２ｊに供給することができる。
【0092】
第２走査駆動部２２０が基板１００上に直接形成される場合、第２走査駆動部２２０は第２周辺領域ＮＡ２に位置することができる。
【0093】
走査信号は、画素ＰＸＬ１、ＰＸＬ２に含まれるトランジスタがターンオンできるように、ゲートオン電圧（例えば、ロー電圧）に設定されてもよい。
【0094】
第１走査駆動部２１０と第２走査駆動部２２０は、それぞれ第１走査制御信号ＳＣＳ１及び第２走査制御信号ＳＣＳ２に応じて動作することができる。
【0095】
データ駆動部２６０は、第１データ線Ｄ１１〜Ｄ１ｏを介して第１画素ＰＸＬ１にデータ信号を供給することができる。
【0096】
第１画素ＰＸＬ１は、第１画素電源ＥＬＶＤＤ及び第２画素電源ＥＬＶＳＳに接続されてもよい。必要に応じて、第１画素ＰＸＬ１は、初期化電源Ｖｉｎｔとさらに接続されてもよい。
【0097】
このような第１画素ＰＸＬ１は、第１走査線Ｓ１１〜Ｓ１ｋに第１走査信号が供給されるとき、第１データ線Ｄ１１〜Ｄ１ｏからデータ信号の供給を受けることができ、データ信号の供給を受けた第１画素ＰＸＬ１は、第１画素電源ＥＬＶＤＤから有機発光ダイオード（不図示）を経由して第２画素電源ＥＬＶＳＳに流れる電流の量を制御することができる。
【0098】
また、一つの行に位置する第１画素ＰＸＬ１の数は、その位置に応じて変わってもよい。
【0099】
データ駆動部２６０は、第２データ線Ｄ２１〜Ｄ２ｐを介して第２画素ＰＸＬ２にデータ信号を供給することができる。
【0100】
例えば、第２データ線Ｄ２１〜Ｄ２ｐは、一部の第１データ線Ｄ１１〜Ｄ１ｍ−１と接続されてもよい。
【0101】
また、第２画素ＰＸＬ２は、第１画素電源ＥＬＶＤＤ及び第２画素電源ＥＬＶＳＳに接続されてもよい。必要に応じて、第２画素ＰＸＬ２は、初期化電源Ｖｉｎｔとさらに接続されてもよい。
【0102】
このような第２画素ＰＸＬ２は、第２走査線Ｓ２１〜Ｓ２ｊに第２走査信号が供給されるとき、第２データ線Ｄ２１〜Ｄ２ｐからデータ信号の供給を受けることができ、データ信号の供給を受けた第２画素ＰＸＬ２は、第１画素電源ＥＬＶＤＤから有機発光ダイオード（不図示）を経由して第２画素電源ＥＬＶＳＳに流れる電流の量を制御することができる。
【0103】
また、一つの行に位置する第２画素ＰＸＬ２の数は、その位置に応じて変わってもよい。
【0104】
ここで、データ駆動部２６０は、データ制御信号ＤＣＳに応じて動作することができる。
【0105】
第１発光駆動部３１０は、第１発光制御線Ｅ１１〜Ｅ１ｋを介して第１画素ＰＸＬ１に第１発光制御信号を供給することができる。
【0106】
例えば、第１発光駆動部３１０は、第１発光制御信号を順に第１発光制御線Ｅ１１〜Ｅ１ｋに供給することができる。
【0107】
第１発光駆動部３１０が基板１００上に直接形成される場合、第１発光駆動部３１０は第１周辺領域ＮＡ１に位置することができる。
【0108】
第１画素ＰＸＬ１が第１発光制御信号を利用する必要がない場合、第１発光駆動部３１０と第１発光制御線Ｅ１１〜Ｅ１ｋは省略してもよい。
【0109】
第２発光駆動部３２０は、第２発光制御線Ｅ２１〜Ｅ２ｊを介して第２画素ＰＸＬ２に第２発光制御信号を供給することができる。
【0110】
例えば、第２発光駆動部３２０は、第２発光制御信号を順に第２発光制御線Ｅ２１〜Ｅ２ｊに供給することができる。
【0111】
第２発光駆動部３２０が基板１００上に直接形成される場合、第２発光駆動部３２０は第２周辺領域ＮＡ２に位置することができる。
【0112】
第２画素ＰＸＬ２が第２発光制御信号を利用する必要がない場合、第２発光駆動部３２０と第２発光制御線Ｅ２１〜Ｅ２ｊは省略してもよい。
【0113】
発光制御信号は、画素ＰＸＬ１、ＰＸＬ２の発光時間を制御するために用いられる。このため、発光制御信号は走査信号より広い幅に設定されてもよい。
【0114】
例えば、発光制御信号は、画素ＰＸＬ１、ＰＸＬ２に含まれるトランジスタがターンオフできるように、ゲートオフ電圧（例えば、ハイ電圧）に設定されてもよい。
【0115】
第１発光駆動部３１０と第２発光駆動部３２０は、それぞれ第１発光制御信号ＥＣＳ１及び第２発光制御信号ＥＣＳ２に応じて動作することができる。
【0116】
第２画素領域ＡＡ２は第１画素領域ＡＡ１より小さい面積を有するため、第２画素ＰＸＬ２の数は第１画素ＰＸＬ１の数より少なくてもよく、第２走査線Ｓ２１〜Ｓ２ｊと第２発光制御線Ｅ２１〜Ｅ２ｊの長さは、第１走査線Ｓ１１〜Ｓ１ｋと第１発光制御線Ｅ１１〜Ｅ１ｋに比べて短くてもよい。
【0117】
第２走査線Ｓ２１〜Ｓ２ｊのいずれか１つに接続された第２画素ＰＸＬ２の数は、第１走査線Ｓ１１〜Ｓ１ｋのいずれか１つに接続された第１画素ＰＸＬ１の数より少なくてもよい。
【0118】
また、第２発光制御線Ｅ２１〜Ｅ２ｊのいずれか１つに接続された第２画素ＰＸＬ２の数は、第１発光制御線Ｅ１１〜Ｅ１ｋのいずれか１つに接続された第１画素ＰＸＬ１の数より少なくてもよい。
【0119】
タイミング制御部２７０は、第１走査駆動部２１０、第２走査駆動部２２０、データ駆動部２６０、第１発光駆動部３１０、及び第２発光駆動部３２０を制御することができる。
【0120】
このため、タイミング制御部２７０は、第１走査制御信号ＳＣＳ１及び第２走査制御信号ＳＣＳ２をそれぞれ第１走査駆動部２１０と第２走査駆動部２２０に供給し、第１発光制御信号ＥＣＳ１及び第２発光制御信号ＥＣＳ２をそれぞれ第１発光駆動部３１０及び第２発光駆動部３２０に供給することができる。
【0121】
このとき、走査制御信号ＳＣＳ１、ＳＣＳ２と発光制御信号ＥＣＳ１、ＥＣＳ２は、いずれも、少なくとも１つのクロック信号とスタートパルスを含んでもよい。
【0122】
スタートパルスは、最初の走査信号または最初の発光制御信号のタイミングを制御することができる。クロック信号はスタートパルスをシフトさせるために用いられてもよい。
【0123】
また、タイミング制御部２７０は、データ制御信号ＤＣＳをデータ駆動部２６０に供給することができる。
【0124】
データ制御信号ＤＣＳには、ソーススタートパルス及び少なくとも１つのクロック信号が含まれてもよい。ソーススタートパルスはデータのサンプリング開始時点を制御し、クロック信号はサンプリング動作を制御するために用いられてもよい。
【0125】
一方、第１走査線Ｓ１１〜Ｓ１ｋのロード（負荷）と、第２走査線Ｓ２１〜Ｓ２ｊのロードとは互いに異なってもよい。
【0126】
即ち、第１走査線Ｓ１１〜Ｓ１ｋの長さが第２走査線Ｓ２１〜Ｓ２ｊより長く、同一の第１走査線に接続される第１画素ＰＸＬ１の数が、同一の走査線に接続される第２画素ＰＸＬ２の数より多いため、第１走査線Ｓ１１〜Ｓ１ｋのロードは第２走査線Ｓ２１〜Ｓ２ｊより大きくてもよい。
【0127】
これは、第１走査信号及び第２走査信号の時定数（ｔｉｍｅ ｃｏｎｓｔａｎｔ）の差をもたらし、これにより、第１走査信号には第２走査信号に比べてＲＣ遅延（ＲＣ ｄｅｌａｙ）が大きく発生する。
【0128】
これにより、第１画素ＰＸＬ１に対するデータ書き込み時間が第２画素ＰＸＬ２に比べて短くなり、これは、第１画素ＰＸＬ１と第２画素ＰＸＬ２の輝度差を発生させる。
【0129】
よって、本願の実施例では、第１走査駆動部２１０と第２走査駆動部２２０に対して、クロック線をそれぞれ分離して設け、各クロック線に供給されるクロック信号の特性を異なるように調節することで、第１画素ＰＸＬ１のデータ書き込み時間と第２画素ＰＸＬ２のデータ書き込み時間を、互いに類似するように設定することができる。
【0130】
これにより、第１画素領域ＡＡ１と第２画素領域ＡＡ２の輝度差が改善されうる。
【0131】
以下では、これに係わる本願の構成をより詳細に説明する。
【0133】
図４を参照すると、第１クロック線２４１と第２クロック線２４２はタイミング制御部２７０と第１走査駆動部２１０の間に接続され、第３クロック線２４３と第４クロック線２４４はタイミング制御部２７０と第２走査駆動部２２０の間に接続されてもよい。
【0134】
第１走査駆動部２１０に係わる第１、第２クロック線２４１、２４２と、第２走査駆動部２２０に係わる第３、第４クロック線２４３、２４４は、互いに電気的に接続しないように配置されてもよい。
【0135】
第１クロック線２４１と第２クロック線２４２は、タイミング制御部２７０から供給される第１クロック信号ＣＬＫ１と第２クロック信号ＣＬＫ２をそれぞれ第１走査駆動部２１０に供給し、第３クロック線２４３と第４クロック線２４４は、タイミング制御部２７０から供給される第３クロック信号ＣＬＫ３と第４クロック信号ＣＬＫ４をそれぞれ第２走査駆動部２２０に供給することができる。
【0136】
上述したようにクロック線が電気的に接続していない場合、第１走査駆動部２１０と第２走査駆動部２２０は、同じクロック線を共有する場合に比べて第１走査線Ｓ１１〜Ｓ１ｋのロードが一部小さくなるため、第１走査信号のＲＣ遅延を一部減らすことができる。
【0137】
第１クロック信号ＣＬＫ１と第２クロック信号ＣＬＫ２は、異なる位相（ｐｈａｓｅ）を有することができる。例えば、第２クロック信号ＣＬＫ２は、第１クロック信号ＣＬＫ１と１８０度の位相差を有してもよい。即ち、第２クロック信号ＣＬＫ２は、第１クロック信号ＣＬＫ１の反転クロック信号であってもよい。
【0138】
第３クロック信号ＣＬＫ３と第４クロック信号ＣＬＫ４は、異なる位相を有することができる。例えば、第３クロック信号ＣＬＫ３は、第４クロック信号ＣＬＫ４と１８０度の位相差を有してもよい。即ち、第４クロック信号ＣＬＫ４は、第３クロック信号ＣＬＫ３の反転クロック信号であってもよい。
【0139】
第１走査駆動部２１０は、複数の走査ステージ回路ＳＳＴ１１〜ＳＳＴ１ｋを含んでもよい。
【0140】
第１走査駆動部２１０の走査ステージ回路ＳＳＴ１１〜ＳＳＴ１ｋのそれぞれは、第１走査線Ｓ１１〜Ｓ１ｋの一端に接続され、第１走査線Ｓ１１〜Ｓ１ｋに第１走査信号を供給することができる。
【0141】
ここで、走査ステージ回路ＳＳＴ１１〜ＳＳＴ１ｋは、タイミング制御部２７０から供給されるクロック信号ＣＬＫ１、ＣＬＫ２に応じて動作することができる。また、走査ステージ回路ＳＳＴ１１〜ＳＳＴ１ｋは、同じ構成であってもよい。
【0142】
走査ステージ回路ＳＳＴ１１〜ＳＳＴ１ｋは、前段の走査ステージ回路の出力信号（即ち、走査信号）またはスタートパルスＳＳＰ１の供給を受けてもよい。
【0143】
例えば、最初の走査ステージ回路ＳＳＴ１１はスタートパルスＳＳＰ１の供給を受け、残りの走査ステージ回路ＳＳＴ１２〜ＳＳＴ１ｋは、前段の走査ステージ回路の出力信号の供給を受けてもよい。
【0144】
他の実施例では、第１走査駆動部２１０の最初の走査ステージ回路ＳＳＴ１１は、第２走査駆動部２２０の最後の走査ステージ回路ＳＳＴ２ｊから出力される信号をスタートパルスとして使用することができる。
【0145】
走査ステージ回路ＳＳＴ１１〜ＳＳＴ１ｋは、いずれも、第１駆動電源ＶＤＤ１と第２駆動電源ＶＳＳ１の供給を受けることができる。
【0146】
ここで、第１駆動電源ＶＤＤ１はゲートオフ電圧、例えば、ハイレベルの電圧に設定されてもよい。また、第２駆動電源ＶＳＳ１はゲートオン電圧、例えば、ローレベルの電圧に設定されてもよい。
【0147】
第２走査駆動部２２０は、複数の走査ステージ回路ＳＳＴ２１〜ＳＳＴ２ｊを含んでもよい。
【0148】
第２走査駆動部２２０の走査ステージ回路ＳＳＴ２１〜ＳＳＴ２ｊのそれぞれは、第２走査線Ｓ２１〜Ｓ２ｊの一端に接続され、第２走査線Ｓ２１〜Ｓ２ｊに第２走査信号を供給することができる。
【0149】
ここで、走査ステージ回路ＳＳＴ２１〜ＳＳＴ２ｊは、タイミング制御部２７０から供給されるクロック信号ＣＬＫ３、ＣＬＫ４に応じて動作することができる。また、走査ステージ回路ＳＳＴ２１〜ＳＳＴ２ｊは、同じ構成であってもよい。
【0150】
走査ステージ回路ＳＳＴ２１〜ＳＳＴ２ｊは、前段の走査ステージ回路の出力信号（即ち、走査信号）またはスタートパルスＳＳＰ２の供給を受けることができる。
【0151】
例えば、最初の走査ステージ回路ＳＳＴ２１はスタートパルスＳＳＰ２の供給を受けてもよく、残りの走査ステージ回路ＳＳＴ２２〜ＳＳＴ２ｊは、前段の走査ステージ回路の出力信号の供給を受けてもよい。
【0152】
また、第２走査駆動部２２０の最後の走査ステージ回路ＳＳＴ２ｊは、第１走査駆動部２１０の最初の走査ステージ回路ＳＳＴ１１に出力信号を供給してもよい。
【0153】
走査ステージ回路ＳＳＴ２１〜ＳＳＴ２ｊは、いずれも、第１駆動電源ＶＤＤ１と第２駆動電源ＶＳＳ１の供給を受けてもよい。
【0154】
図４では、走査駆動部２１０、２２０が、いずれも２つのクロック信号を利用するものを示したが、走査ステージ回路の構造に応じて上記走査駆動部２１０、２２０が利用するクロック信号の数は変わってもよい。
【0155】
図５は、本願の一実施例による第１〜第４クロック信号及び第１、第２走査信号を示した波形図である。図５では、説明の便宜上、最初の第１走査線Ｓ１１及び２番目の第１走査線Ｓ１２に供給される第１走査信号と、最初の第２走査線Ｓ２１及び２番目の第２走査線Ｓ２２に供給される第２走査信号のみを示した。
【0156】
図５を参照すると、本願の実施例によるタイミング制御部２７０は、信号特性が同一のクロック信号ＣＬＫ１、ＣＬＫ２、ＣＬＫ３、ＣＬＫ４を供給することができる。
【0157】
クロック信号ＣＬＫ１、ＣＬＫ２、ＣＬＫ３、ＣＬＫ４は、ロー電圧である第１電圧Ｖ１とハイ電圧である第２電圧Ｖ２の間をスイングするクロック信号であってもよい。
【0158】
例えば、第１クロック信号ＣＬＫ１は、第３クロック信号ＣＬＫ３と同じ信号に設定されてもよく、第２クロック信号ＣＬＫ２は、第４クロック信号ＣＬＫ４と同じ信号に設定されてもよい。
【0159】
第１走査駆動部２１０と第２走査駆動部２２０に同じ信号特性を有するクロック信号ＣＬＫ１、ＣＬＫ２、ＣＬＫ３、ＣＬＫ４を供給すると、第１画素領域ＡＡ１に存在する高いロードにより、第１走査信号の遅延現象が第２走査信号に比べて大きく表れうる。
【0160】
即ち、クロック線を分離することにより、第１画素領域ＡＡ１と第２画素領域ＡＡ２の輝度差を改善することができるが、第１画素領域ＡＡ１と第２画素領域ＡＡ２のロード差が大きいと、輝度差に対する追加補償が必要となる可能性がある。
【0161】
この場合、本願の実施例によるタイミング制御部２７０は、クロック信号ＣＬＫ１、ＣＬＫ２、ＣＬＫ３、ＣＬＫ４を変更することにより、輝度差をさらに減らすことができる。
【0162】
ここで、タイミング制御部２７０は、パルス幅、立ち上がりエッジ期間の長さ、及び立ち下がりエッジ期間の長さのうちの少なくとも１つを変更することができる。
【0163】
図６は、本願の一実施例による第３、第４クロック信号及び第２走査信号を示した波形図である。図６では、説明の便宜上、最初の第２走査線Ｓ２１及び２番目の第２走査線Ｓ２２に供給される第２走査信号のみを示した。
【0165】
例えば、第３クロック信号ＣＬＫ３のパルス幅Ｐｗ３は、第１クロック信号ＣＬＫ１のパルス幅Ｐｗ１より小さく設定されてもよい。
【0166】
また、第４クロック信号ＣＬＫ４のパルス幅Ｐｗ４は、第２クロック信号ＣＬＫ２のパルス幅Ｐｗ２と異なるように設定されてもよい。
【0167】
例えば、第４クロック信号ＣＬＫ４のパルス幅Ｐｗ４は、第２クロック信号ＣＬＫ２のパルス幅Ｐｗ２より小さく設定されてもよい。
【0168】
第１クロック信号ＣＬＫ１のパルス幅Ｐｗ１と第２クロック信号ＣＬＫ２のパルス幅Ｐｗ２は同一であってもよく、第３クロック信号ＣＬＫ３のパルス幅Ｐｗ３と第４クロック信号ＣＬＫ４のパルス幅Ｐｗ４は同一であってもよい。
【0169】
第２走査駆動部２２０に供給されるクロック信号ＣＬＫ３、ＣＬＫ４のパルス幅Ｐｗ３、Ｐｗ４を減らすことにより、図６に示したように第２走査信号の供給期間（またはパルス幅）も減るようになる。
【0170】
従って、第２画素ＰＸＬ２のデータ書き込み時間は、第１画素ＰＸＬ１のデータ書き込み時間と類似するように調節されうるのであり、これにより、第１画素領域ＡＡ１と第２画素領域ＡＡ２の輝度差が減少しうる。
【0171】
図７は、本願の他の実施例による第３、第４クロック信号及び第２走査信号を示した波形図である。図７では、説明の便宜上、最初の第２走査線Ｓ２１及び２番目の第２走査線Ｓ２２に供給される第２走査信号のみを示した。
【0173】
例えば、第３クロック信号ＣＬＫ３の立ち下がりエッジ期間Ｆ３は、第１クロック信号ＣＬＫ１の立ち下がりエッジ期間Ｆ１より長く設定されてもよい。
【0174】
また、第３クロック信号ＣＬＫ３の立ち上がりエッジ期間Ｒ３は、第１クロック信号ＣＬＫ１の立ち上がりエッジ期間Ｒ１と異なるように設定されてもよい。
【0175】
例えば、第３クロック信号ＣＬＫ３の立ち上がりエッジ期間Ｒ３は、第１クロック信号ＣＬＫ１の立ち上がりエッジ期間Ｒ１より長く設定されてもよい。
【0176】
図５に示された第１クロック信号ＣＬＫ１は理想的なクロック信号であって、立ち下がりエッジ期間Ｆ１と立ち上がりエッジ期間Ｒ１の長さは「０」に設定されうる。しかし、実際の第１クロック信号ＣＬＫ１は、第１クロック線２４１のＲＣ成分によって、所定の長さを有する立ち下がりエッジ期間Ｆ１と立ち上がりエッジ期間Ｒ１を有しうる。
【0177】
一方、第４クロック信号ＣＬＫ４の立ち下がりエッジ期間Ｆ４は、第２クロック信号ＣＬＫ２の立ち下がりエッジ期間Ｆ２と異なるように設定されてもよい。
【0178】
例えば、第４クロック信号ＣＬＫ４の立ち下がりエッジ期間Ｆ４は、第２クロック信号ＣＬＫ２の立ち下がりエッジ期間Ｆ２より長く設定されてもよい。
【0179】
また、第４クロック信号ＣＬＫ４の立ち上がりエッジ期間Ｒ４は、第２クロック信号ＣＬＫ２の立ち上がりエッジ期間Ｒ２と異なるように設定されてもよい。
【0180】
例えば、第４クロック信号ＣＬＫ４の立ち上がりエッジ期間Ｒ４は、第２クロック信号ＣＬＫ２の立ち上がりエッジ期間Ｒ２より長く設定されてもよい。
【0181】
図５に示された第２クロック信号ＣＬＫ２は理想的なクロック信号であって、立ち下がりエッジ期間Ｆ２と立ち上がりエッジ期間Ｒ２の長さは「０」に設定されうる。しかし、実際の第２クロック信号ＣＬＫ２は、第２クロック線２４２のＲＣ成分によって所定の長さを有する立ち下がりエッジ期間Ｆ２と立ち上がりエッジ期間Ｒ２を有することができる。
【0182】
第１クロック信号ＣＬＫ１の立ち下がりエッジ期間Ｆ１と立ち上がりエッジ期間Ｒ１は、それぞれ第２クロック信号ＣＬＫ２の立ち下がりエッジ期間Ｆ２及び立ち上がりエッジ期間Ｒ２と同じ長さを有することができる。
【0183】
第３クロック信号ＣＬＫ３の立ち下がりエッジ期間Ｆ３と立ち上がりエッジ期間Ｒ３は、それぞれ第４クロック信号ＣＬＫ４の立ち下がりエッジ期間Ｆ４及び立ち上がりエッジ期間Ｒ４と同じ長さを有することができる。
【0184】
第３クロック信号ＣＬＫ３と第４クロック信号ＣＬＫ４は、それぞれ立ち下がりエッジ期間Ｆ３、Ｆ４の間に、第２電圧Ｖ２（ハイ電圧）から第３電圧Ｖ３（中間電圧）を経て第１電圧Ｖ１（ロー電圧）に変化してもよい。
【0185】
また、第３クロック信号ＣＬＫ３と第４クロック信号ＣＬＫ４は、それぞれ立ち上がりエッジ期間Ｒ３、Ｒ４の間に、第１電圧Ｖ１（ロー電圧）から第３電圧Ｖ３（中間電圧）を経て第２電圧Ｖ２（ハイ電圧）に変化してもよい。
【0186】
これにより、第３クロック信号ＣＬＫ３と第４クロック信号ＣＬＫ４は、第１電圧Ｖ１と第２電圧Ｖ２の間をスイングしながら第３電圧Ｖ３を経由する階段状の波形を有することができる。
【0187】
例えば、第１電圧Ｖ１は負電圧に設定され、第２電圧Ｖ２は正電圧に設定され、第３電圧Ｖ３はグラウンド電圧に設定されるのでありうる。
【0188】
図７では、第３、第４クロック信号ＣＬＫ３、ＣＬＫ４の立ち下がりエッジ期間Ｆ３、Ｆ４と立ち上がりエッジ期間Ｒ３、Ｒ４をすべて調節した実施例を示したが、立ち下がりエッジ期間Ｆ３、Ｆ４と立ち上がりエッジ期間Ｒ３、Ｒ４のいずれか１つだけを調節することもできる。
【0189】
第２走査駆動部２２０に供給されるクロック信号ＣＬＫ３、ＣＬＫ４の立ち下がりエッジ期間Ｆ３、Ｆ４及び／または立ち上がりエッジ期間Ｒ３、Ｒ４を長く延長させることにより、図７に示したように第２走査信号の供給期間（またはパルス幅）も減少しうるのであり、第２走査信号は、図５に示した第１走査信号と類似した形状に変化しうる。
【0190】
従って、第２画素ＰＸＬ２のデータ書き込み時間は、第１画素ＰＸＬ１のデータ書き込み時間と類似したものとなるように調節されうるのであり、これにより、第１画素領域ＡＡ１と第２画素領域ＡＡ２の輝度差が減少しうる。
【0192】
図８では、説明の便宜上、第１走査駆動部２１０の走査ステージ回路ＳＳＴ１１、ＳＳＴ１２を図示する。
【0193】
図８を参照すると、最初の走査ステージ回路ＳＳＴ１１は、第１駆動回路１２１０、第２駆動回路１２２０、及び出力回路１２３０を含んでもよい。
【0194】
出力回路１２３０は、第１ノードＮ１及び第２ノードＮ２の電圧に応じて、出力端子１００６に供給される電圧を制御することができる。このためには、出力回路１２３０が、第５トランジスタＭ５及び第６トランジスタＭ６を含んでもよい。
【0195】
第５トランジスタＭ５は、第１駆動電源ＶＤＤ１が入力される第４入力端子１００４と出力端子１００６との間に接続され、ゲート電極が第１ノードＮ１に接続されてもよい。この第５トランジスタＭ５は、第１ノードＮ１に印加される電圧に応じて、第４入力端子１００４と出力端子１００６の接続を制御することができる。
【0196】
第６トランジスタＭ６は、出力端子１００６と第３入力端子１００３の間に接続され、ゲート電極が第２ノードＮ２に接続されてもよい。この第６トランジスタＭ６は、第２ノードＮ２に印加される電圧に応じて出力端子１００６と第３入力端子１００３の接続を制御することができる。
【0197】
このような出力回路１２３０はバッファで駆動されてもよい。さらに、第５トランジスタＭ５及び／または第６トランジスタＭ６は、互いに並列に接続された複数のトランジスタを含んでもよい。
【0198】
第１駆動回路１２１０は、第１入力端子１００１〜第３入力端子１００３に供給される信号に応じて第３ノードＮ３の電圧を制御することができる。
【0199】
このためには、第１駆動回路１２１０が、第２トランジスタＭ２〜第４トランジスタＭ４を含んでもよい。
【0200】
第２トランジスタＭ２は、第１入力端子１００１と第３ノードＮ３の間に接続され、ゲート電極が第２入力端子１００２に接続されてもよい。この第２トランジスタＭ２は、第２入力端子１００２に供給される信号に応じて第１入力端子１００１と第３ノードＮ３の接続を制御することができる。
【0201】
第３トランジスタＭ３と第４トランジスタＭ４は、第３ノードＮ３と第４入力端子１００４の間に直列接続されてもよい。実際、第３トランジスタＭ３は、第４トランジスタＭ４と第３ノードＮ３の間に接続され、ゲート電極が第３入力端子１００３に接続されてもよい。この第３トランジスタＭ３は、第３入力端子１００３に供給される信号に応じて第４トランジスタＭ４と第３ノードＮ３の接続を制御することができる。
【0202】
第４トランジスタＭ４は、第３トランジスタＭ３と第４入力端子１００４の間に接続され、ゲート電極が第１ノードＮ１に接続されてもよい。この第４トランジスタＭ４は、第１ノードＮ１の電圧に応じて第３トランジスタＭ３と第４入力端子１００４の接続を制御することができる。
【0203】
第２駆動回路１２２０は、第２入力端子１００２及び第３ノードＮ３の電圧に応じて第１ノードＮ１の電圧を制御することができる。このためには、第２駆動回路１２２０が、第１トランジスタＭ１、第７トランジスタＭ７、第８トランジスタＭ８、第１キャパシタＣ１、及び第２キャパシタＣ２を含んでもよい。
【0204】
第１キャパシタＣ１は、第２ノードＮ２と出力端子１００６の間に接続されてもよい。この第１キャパシタＣ１は、第６トランジスタＭ６のターンオン及びターンオフに対応する電圧を充電する。
【0205】
第２キャパシタＣ２は、第１ノードＮ１と第４入力端子１００４の間に接続されてもよい。この第２キャパシタＣ２は、第１ノードＮ１に印加される電圧を充電することができる。
【0206】
第７トランジスタＭ７は、第１ノードＮ１と第２入力端子１００２の間に接続され、ゲート電極が第３ノードＮ３に接続されてもよい。この第７トランジスタＭ７は、第３ノードＮ３の電圧に応じて第１ノードＮ１と第２入力端子１００２の接続を制御することができる。
【0207】
第８トランジスタＭ８は、第１ノードＮ１と第２駆動電源ＶＳＳ１が供給される第５入力端子１００５との間に位置し、ゲート電極が第２入力端子１００２に接続されてもよい。この第８トランジスタＭ８は、第２入力端子１００２の信号に応じて第１ノードＮ１と第５入力端子１００５の接続を制御することができる。
【0208】
第１トランジスタＭ１は、第３ノードＮ３と第２ノードＮ２の間に接続され、ゲート電極が第５入力端子１００５に接続されてもよい。この第１トランジスタＭ１は、ターンオン状態を保持しながら、第３ノードＮ３及び第２ノードＮ２の電気的接続を保持することができる。さらに、第１トランジスタＭ１は、第２ノードＮ２の電圧に応じて第３ノードＮ３の電圧の下降幅を制限することができる。即ち、第２ノードＮ２の電圧が第２駆動電源ＶＳＳ１より低い電圧に下降しても、第３ノードＮ３の電圧は第２駆動電源ＶＳＳ１から第１トランジスタＭ１のしきい値電圧を引いた電圧より低くならない。これに関する詳細な説明は後述する。
【0209】
２番目の走査ステージ回路ＳＳＴ１２と残りの走査ステージ回路ＳＳＴ１３〜ＳＳＴ１ｋは、上記最初の走査ステージ回路ＳＳＴ１１と同じ構成であってもよい。
【0210】
また、ｊ（ｊは奇数または偶数）番目の走査ステージ回路ＳＳＴ１ｊの第２入力端子１００２は第１クロック信号ＣＬＫ１、第３入力端子１００３は第２クロック信号ＣＬＫ２の供給を受けることができる。ｊ＋１番目の走査ステージ回路ＳＳＴ１ｊ＋１の第２入力端子１００２は第２クロック信号ＣＬＫ２、第３入力端子１００３は第１クロック信号ＣＬＫ１の供給を受けることができる。
【0211】
図８では、第１走査駆動部２１０に含まれたステージ回路を対象に説明したが、第２走査駆動部２２０に含まれたステージ回路も、同じ構成であってもよい。
【0212】
但し、第２走査駆動部２２０は、第１クロック信号ＣＬＫ１及び第２クロック信号ＣＬＫ２の代わりに、第３クロック信号ＣＬＫ３及び第４クロック信号ＣＬＫ４を用いてもよい。
【0214】
図９には、説明の便宜上、ｍ番目の第１データ線Ｄ１ｍ及びｉ番目の第１走査線Ｓ１ｉに接続された第１画素ＰＸＬ１を図示する。
【0215】
図９を参照すると、本願の実施例による第１画素ＰＸＬ１は、有機発光ダイオードＯＬＥＤ、第１トランジスタＴ１〜第７トランジスタＴ７、及びストレージキャパシタＣｓｔを含んでもよい。
【0216】
有機発光ダイオードＯＬＥＤのアノードは、第６トランジスタＴ６を経由して第１トランジスタＴ１に接続され、カソードは第２画素電源ＥＬＶＳＳに接続されてもよい。この有機発光ダイオードＯＬＥＤは、第１トランジスタＴ１から供給される電流の量に応じて所定輝度の光を生成することができる。
【0217】
有機発光ダイオードＯＬＥＤに電流が流れるように、第１画素電源ＥＬＶＤＤは、第２画素電源ＥＬＶＳＳより高い電圧に設定されてもよい。
【0218】
例えば、第１画素電源ＥＬＶＤＤは正電圧に設定され、第２画素電源ＥＬＶＳＳは負電圧に設定されてもよい。
【0219】
第７トランジスタＴ７は、初期化電源Ｖｉｎｔと有機発光ダイオードＯＬＥＤのアノードとの間に接続されてもよい。また、第７トランジスタＴ７のゲート電極は、ｉ番目の第１走査線Ｓ１ｉに接続されてもよい。この第７トランジスタＴ７は、ｉ番目の第１走査線Ｓ１ｉに走査信号が供給されるときターンオンされて、初期化電源Ｖｉｎｔの電圧を有機発光ダイオードＯＬＥＤのアノードに供給することができる。ここで、初期化電源Ｖｉｎｔは、データ信号より低い電圧に設定されてもよい。
【0220】
第６トランジスタＴ６は、第１トランジスタＴ１と有機発光ダイオードＯＬＥＤのアノードとの間に接続されてもよい。また、第６トランジスタＴ６のゲート電極は、ｉ番目の第１発光制御線Ｅ１ｉに接続されてもよい。この第６トランジスタＴ６は、ｉ番目の第１発光制御線Ｅ１ｉに発光制御信号が供給されるときターンオフされ、それ以外の場合はターンオンされることができる。
【0221】
第５トランジスタＴ５は、第１画素電源ＥＬＶＤＤと第１トランジスタＴ１の間に接続されてもよい。また、第５トランジスタＴ５のゲート電極は、ｉ番目の第１発光制御線Ｅ１ｉに接続されてもよい。この第５トランジスタＴ５は、ｉ番目の第１発光制御線Ｅ１ｉに発光制御信号が供給されるときターンオフされ、それ以外の場合はターンオンされることができる。
【0222】
第１トランジスタＴ１（駆動トランジスタ）の第１電極は、第５トランジスタＴ５を経由して第１画素電源ＥＬＶＤＤに接続され、第２電極は第６トランジスタＴ６を経由して有機発光ダイオードＯＬＥＤのアノードに接続されてもよい。また、第１トランジスタＴ１のゲート電極は、第１０ノードＮ１０に接続されてもよい。この第１トランジスタＴ１は、第１０ノードＮ１０の電圧に応じて第１画素電源ＥＬＶＤＤから有機発光ダイオードＯＬＥＤを経由して第２画素電源ＥＬＶＳＳに流れる電流の量を制御することができる。
【0223】
第３トランジスタＴ３は、第１トランジスタＴ１の第２電極と第１０ノードＮ１０の間に接続されてもよい。また、第３トランジスタＴ３のゲート電極は、ｉ番目の第１走査線Ｓ１ｉに接続されてもよい。この第３トランジスタＴ３は、ｉ番目の第１走査線Ｓ１ｉに走査信号が供給されるときにターンオンされて、第１トランジスタＴ１の第２電極と第１０ノードＮ１０を電気的に接続させることができる。従って、第３トランジスタＴ３がターンオンされると、第１トランジスタＴ１はダイオード状に接続されることができる。
【0224】
第４トランジスタＴ４は、第１０ノードＮ１０と初期化電源Ｖｉｎｔの間に接続されてもよい。また、第４トランジスタＴ４のゲート電極は、ｉ−１番目の第１走査線Ｓ１ｉ−１に接続されてもよい。この第４トランジスタＴ４は、ｉ−１番目の第１走査線Ｓ１ｉ−１に走査信号が供給されるときにターンオンされ、第１０ノードＮ１０に初期化電源Ｖｉｎｔの電圧を供給することができる。
【0225】
第２トランジスタＴ２は、ｍ番目の第１データ線Ｄ１ｍと第１トランジスタＴ１の第１電極との間に接続されてもよい。また、第２トランジスタＴ２のゲート電極は、ｉ番目の第１走査線Ｓ１ｉに接続されてもよい。この第２トランジスタＴ２は、ｉ番目の第１走査線Ｓ１ｉに走査信号が供給されるときターンオンされて、ｍ番目の第１データ線Ｄ１ｍと第１トランジスタＴ１の第１電極を電気的に接続させることができる。
【0226】
ストレージキャパシタＣｓｔは、第１画素電源ＥＬＶＤＤと第１０ノードＮ１０の間に接続されてもよい。このストレージキャパシタＣｓｔは、データ信号及び第１トランジスタＴ１のしきい値電圧に対応する電圧を保存することができる。
【0227】
一方、第２画素ＰＸＬ２は、第１画素ＰＸＬ１と同じ回路であってもよい。従って、第２画素ＰＸＬ２に対する詳細な説明は省略する。
【0228】
また、図９で説明した画素構造は走査線と発光制御線を利用する１つの例に過ぎず、本願の画素ＰＸＬ１、ＰＸＬ２は上記画素構造に限定されない。実際、画素は、有機発光ダイオードＯＬＥＤに電流を供給することができる回路構造を有し、上記構造は当業界に公知の構造から選んでもよい。
【0229】
本願では、有機発光ダイオードＯＬＥＤは、駆動トランジスタから供給される電流量に応じて赤色、緑色、及び青色を含む多様々な光を生成することができるが、これに限定されない。例えば、有機発光ダイオードＯＬＥＤは、駆動トランジスタから供給される電流量に応じて白色光を生成することもできる。この場合、別途のカラーフィルタ等を用いてカラー映像を実現することができる。
【0230】
さらに、本願では、説明の便宜上、トランジスタをＰ型（Ｐ−ｔｙｐｅ）で示したが、これに限定されない。即ち、トランジスタはＮ型（Ｎ−ｔｙｐｅ）で形成されてもよい。
【0231】
また、トランジスタのゲートオフ電圧とゲートオン電圧は、トランジスタのタイプに応じて異なるレベルの電圧に設定されてもよい。
【0232】
例えば、Ｐ型トランジスタの場合、ゲートオフ電圧とゲートオン電圧は、それぞれハイレベルの電圧とローレベルの電圧に設定されてもよく、Ｎ型トランジスタジストの場合、ゲートオフ電圧とゲートオン電圧は、それぞれローレベルの電圧とハイレベルの電圧に設定されてもよい。
【0233】
図１０は、本願の一実施例による表示装置を示したものである。
【0234】
図１０では、上述した実施例（例えば、図２）と比較して変更された部分を中心に説明し、上述した実施例と重複する部分については説明を省略する。よって、ここでは、第３画素領域ＡＡ３と第３画素ＰＸＬ３を中心に説明する。
【0235】
図１０を参照すると、本願の一実施例による表示装置１０は、画素領域ＡＡ１、ＡＡ２、ＡＡ３と、周辺領域ＮＡ１、ＮＡ２、ＮＡ３と、画素ＰＸＬ１、ＰＸＬ２、ＰＸＬ３と、を含んでもよい。
【0236】
第３画素領域ＡＡ３は第２画素領域ＡＡ２の一側に位置してもよい。このため、第２画素領域ＡＡ２は、第１画素領域ＡＡ１と第３画素領域ＡＡ３の間に位置することができ、第１画素領域ＡＡ１と第３画素領域ＡＡ３は、互いに離隔して位置することができる。
【0237】
また、第３画素領域ＡＡ３は、第１画素領域ＡＡ１に比べて小さい面積を有するのであってもよい。
【0238】
例えば、第３画素領域ＡＡ３の幅Ｗ３は第１画素領域ＡＡ１の幅Ｗ１より小さく設定され、第３画素領域ＡＡ３の長さＬ３は第１画素領域ＡＡ１の長さＬ１より小さく設定されるのであってもよい。
【0239】
また、第３画素領域ＡＡ３は、第２画素領域ＡＡ２に比べて小さい面積を有するのであってもよい。
【0240】
例えば、第３画素領域ＡＡ３の幅Ｗ３は第２画素領域ＡＡ２の幅Ｗ２より小さく設定されてもよく、第３画素領域ＡＡ３の長さＬ３は第２画素領域ＡＡ２の長さＬ２より小さく設定されてもよい。
【0241】
但し、これに限定されず、実施例によっては、第３画素領域ＡＡ３の面積が第２画素領域ＡＡ２より大きく設定されてもよい。
【0242】
第３周辺領域ＮＡ３は第３画素領域ＡＡ３の周辺に位置し、第３画素領域ＡＡ３の少なくとも一部を囲んでもよい。
【0243】
第３周辺領域ＮＡ３の幅は全体にわたって等しく設定されてもよい。但し、これに限定されず、第３周辺領域ＮＡ３の幅は、位置に応じて異なるように設定されてもよい。
【0244】
第３画素ＰＸＬ３は第３画素領域ＡＡ３に位置し、第３画素ＰＸＬ３のそれぞれは、第３走査線Ｓ３、第３発光制御線Ｅ３、及び第３データ線Ｄ３と接続されてもよい。必要に応じて、第３画素ＰＸＬ３のそれぞれは、複数の走査線と接続されてもよい。
【0245】
また、第３画素ＰＸＬ３は、表示駆動部２００の制御に応じて所定の輝度で発光することができ、このため、発光素子、例えば、有機発光ダイオードを含んでもよい。
【0246】
表示駆動部２００は、駆動信号を画素ＰＸＬ１、ＰＸＬ２、ＰＸＬ３に供給することにより、画素ＰＸＬ１、ＰＸＬ２、ＰＸＬ３の発光を制御することができる。
【0247】
例えば、表示駆動部２００は、走査信号を走査線Ｓ１、Ｓ２、Ｓ３を介して画素ＰＸＬ１、ＰＸＬ２、ＰＸＬ３に供給し、発光制御信号を発光制御線Ｅ１、Ｅ２、Ｅ３を介して画素ＰＸＬ１、ＰＸＬ２、ＰＸＬ３に供給し、データ信号をデータ線Ｄ１、Ｄ２、Ｄ３を介して画素ＰＸＬ１、ＰＸＬ２、ＰＸＬ３に供給することができる。
【0248】
基板１００は、画素領域ＡＡ１、ＡＡ２、ＡＡ３と周辺領域ＮＡ１、ＮＡ２、ＮＡ３を設定することができる多様な形態に形成されうる。
【0249】
例えば、基板１００は、板状のベース基板１０１と、上記ベース基板１０１の一端部から一側に延長される第１補助基板１０２と、上記第１補助基板１０２の一端部から一側に延長される第２補助基板１０３と、を含んでもよい。
【0250】
このとき、第２補助基板１０３は、第１補助基板１０２より小さい面積であってもよい。例えば、第２補助基板１０３の幅は第１補助基板１０２の幅より小さく設定されてもよく、第２補助基板１０３の長さは第１補助基板１０２の長さより短く設定されてもよい。
【0251】
第３画素領域ＡＡ３は様々な形状を有することができる。例えば、第３画素領域ＡＡ３は、多角形、円形などの形状であってもよい。また、第３画素領域ＡＡ３の少なくとも一部は曲線状であってもよい。
【0252】
第３画素領域ＡＡ３の形態変化に応じて、一つの行に位置する第３画素ＰＸＬ３の数はその位置に応じて変わってもよい。
【0253】
また、第３画素ＰＸＬ３は、上述した図９の画素構造であってもよいが、それに限定されない。
【0255】
図１１では、上述した実施例（例えば、図３）と比較して変更された部分を中心に説明し、上述した実施例と重複する部分については説明を省略する。よって、ここでは、第３走査駆動部２３０と第３発光駆動部３３０を中心に説明する。
【0256】
図１１を参照すると、本願の実施例による表示駆動部２００は、第１走査駆動部２１０、第２走査駆動部２２０、第３走査駆動部２３０、データ駆動部２６０、タイミング制御部２７０、第１発光駆動部３１０、第２発光駆動部３２０、及び第３発光駆動部３３０を含んでもよい。
【0257】
第３走査駆動部２３０は、第３走査線Ｓ３１〜Ｓ３ｈを介して第３画素ＰＸＬ３に第３走査信号を供給することができる。
【0258】
例えば、第３走査駆動部２３０は、第３走査信号を順に第３走査線Ｓ３１〜Ｓ３ｈに供給してもよい。
【0259】
第３走査駆動部２３０が基板１００上に直接実装される場合、第３走査駆動部２３０は第３周辺領域ＮＡ３に位置してもよい。
【0260】
第３走査駆動部２３０は、第３走査制御信号ＳＣＳ３に応じて動作することができる。
【0261】
データ駆動部２６０は、第３データ線Ｄ３１〜Ｄ３ｑを介して第３画素ＰＸＬ３にデータ信号を供給することができる。
【0262】
また、第３画素ＰＸＬ３は、第１画素電源ＥＬＶＤＤ及び第２画素電源ＥＬＶＳＳに接続されてもよい。必要に応じて、第３画素ＰＸＬ３は、初期化電源Ｖｉｎｔとさらに接続されてもよい。
【0263】
この第３画素ＰＸＬ３は、第３走査線Ｓ３１〜Ｓ３ｈに第３走査信号が供給されるとき、第３データ線Ｄ３１〜Ｄ３ｑからデータ信号の供給を受けることができ、データ信号の供給を受けた第３画素ＰＸＬ３は、第１画素電源ＥＬＶＤＤから有機発光ダイオード（不図示）を経由して第２画素電源ＥＬＶＳＳに流れる電流の量を制御することができる。
【0264】
また、一ライン（行または列）に位置する第３画素ＰＸＬ３の数は、その位置に応じて変わってもよい。
【0265】
例えば、第３データ線Ｄ３１〜Ｄ３ｑは、一部の第２データ線Ｄ２１〜Ｄ２ｐ−１と接続されてもよい。
【0266】
また、第２データ線Ｄ２１〜Ｄ２ｐは、一部の第１データ線Ｄ１１〜Ｄ１ｍと接続されてもよい。
【0267】
第３発光駆動部３３０は、第３発光制御線Ｅ３１〜Ｅ３ｈを介して第３画素ＰＸＬ３に第３発光制御信号を供給することができる。
【0268】
例えば、第３発光駆動部３３０は、第３発光制御信号を順に第３発光制御線Ｅ３１〜Ｅ３ｈに供給してもよい。
【0269】
第３発光駆動部３３０が基板１００上に直接実装される場合、第３発光駆動部３３０は第３周辺領域ＮＡ３に位置してもよい。
【0270】
第３発光駆動部３３０は、第３発光制御信号ＥＣＳ３に応じて動作することができる。
【0271】
第３画素ＰＸＬ３が第３発光制御信号を利用する必要がない構造である場合、第３発光駆動部３３０と第３発光制御線Ｅ３１〜Ｅ３ｈは省略してもよい。
【0272】
第３画素領域ＡＡ３は第１画素領域ＡＡ１より小さい面積を有するため、第３画素ＰＸＬ３の数は第１画素ＰＸＬ１の数より少なくてもよく、第３走査線Ｓ３１〜Ｓ３ｈと第３発光制御線Ｅ３１〜Ｅ３ｈの長さは第１走査線Ｓ１１〜Ｓ１ｋと第１発光制御線Ｅ１１〜Ｅ１ｋに比べて短くてもよい。
【0273】
第３走査線Ｓ３１〜Ｓ３ｈのいずれか１つに接続された第３画素ＰＸＬ３の数は、第１走査線Ｓ１１〜Ｓ１ｋのいずれか１つに接続された第１画素ＰＸＬ１の数より少なくてもよい。
【0274】
また、第３発光制御線Ｅ３１〜Ｅ３ｈのいずれか１つに接続された第３画素ＰＸＬ３の数は、第１発光制御線Ｅ１１〜Ｅ１ｋのいずれか１つに接続された第１画素ＰＸＬ１の数より少なくてもよい。
【0275】
図１０に示したように、第３画素領域ＡＡ３の面積が第２画素領域ＡＡ２より小さく設定された場合、第３画素ＰＸＬ３の数は第２画素ＰＸＬ２の数より少なくてもよく、第３走査線Ｓ３１〜Ｓ３ｈと第３発光制御線Ｅ３１〜Ｅ３ｈの長さは、第２走査線Ｓ２１〜Ｓ２ｊと第２発光制御線Ｅ２１〜Ｅ２ｊに比べて短くてもよい。
【0276】
第３走査線Ｓ３１〜Ｓ３ｈのいずれか１つに接続された第３画素ＰＸＬ３の数は、第２走査線Ｓ２１〜Ｓ２ｊのいずれか１つに接続された第２画素ＰＸＬ２の数より少なくてもよい。
【0277】
また、第３発光制御線Ｅ３１〜Ｅ３ｈのいずれか１つに接続された第３画素ＰＸＬ３の数は、第２発光制御線Ｅ２１〜Ｅ２ｊのいずれか１つに接続された第２画素ＰＸＬ２の数より少なくてもよい。
【0278】
タイミング制御部２７０は、第３走査駆動部２３０と第３発光駆動部３３０を制御するために、第３走査制御信号ＳＣＳ３と第３発光制御信号ＥＣＳ３をそれぞれ第３走査駆動部２３０と第３発光駆動部３３０に供給することができる。
【0279】
第３走査制御信号ＳＣＳ３と第３発光制御信号ＥＣＳ３は、それぞれ少なくとも１つのクロック信号とスタートパルスを含んでもよい。
【0280】
図１２は、図１１に示された第１〜第３走査駆動部をより詳細に示したものである。図１２では、上述した実施例（例えば、図４）と比較して変更された部分を中心に説明し、上述した実施例と重複する部分については説明を省略する。よって、ここでは、第３走査駆動部２３０を中心に説明する。
【0281】
画素領域ＡＡ１、ＡＡ２、ＡＡ３間の輝度差を改善するために、第３走査駆動部２３０に係わる第５クロック線２４５と第６クロック線２４６は、他のクロック線２４１、２４２、２４３、２４４から電気的に分離されるように配置されうる。
【0282】
第５クロック線２４５と第６クロック線２４６は、タイミング制御部２７０と第３走査駆動部２３０の間に接続されて、タイミング制御部２７０から供給される第５クロック信号ＣＬＫ５と第６クロック信号ＣＬＫ６をそれぞれ第３走査駆動部２３０に供給することができる。
【0283】
第５クロック信号ＣＬＫ５と第６クロック信号ＣＬＫ６は、異なる位相を有することができる。例えば、第６クロック信号ＣＬＫ６は、第５クロック信号ＣＬＫ５と１８０度の位相差を有してもよい。即ち、第６クロック信号ＣＬＫ６は、第５クロック信号ＣＬＫ５の反転クロック信号であってもよい。
【0284】
第３走査駆動部２３０は、複数の走査ステージ回路ＳＳＴ３１〜ＳＳＴ３ｈを含んでもよい。
【0285】
第３走査駆動部２３０の走査ステージ回路ＳＳＴ３１〜ＳＳＴ３ｈのそれぞれは、第３走査線Ｓ３１〜Ｓ３ｈの一端に接続され、第３走査線Ｓ３１〜Ｓ３ｈに第３走査信号を供給することができる。
【0286】
このとき、走査ステージ回路ＳＳＴ３１〜ＳＳＴ３ｈは、タイミング制御部２７０から供給されるクロック信号ＣＬＫ５、ＣＬＫ６に応じて動作することができる。また、走査ステージ回路ＳＳＴ３１〜ＳＳＴ３ｈは、同じ構成であってもよい。
【0287】
走査ステージ回路ＳＳＴ３１〜ＳＳＴ３ｈは、前段の走査ステージ回路の出力信号（即ち、走査信号）またはスタートパルスＳＳＰ３の供給を受けることができる。
【0288】
例えば、最初の走査ステージ回路ＳＳＴ３１はスタートパルスＳＳＰ３の供給を受け、残りの走査ステージ回路ＳＳＴ３２〜ＳＳＴ３ｈは、前段の走査ステージ回路の出力信号の供給を受けることができる。
【0289】
また、第３走査駆動部２３０の最後の走査ステージ回路ＳＳＴ３ｈは、第２走査駆動部２２０の最初の走査ステージ回路ＳＳＴ２１に出力信号を供給することができる。
【0290】
走査ステージ回路ＳＳＴ３１〜ＳＳＴ３ｈは、いずれも、第１駆動電源ＶＤＤ１と第２駆動電源ＶＳＳ１の供給を受けることができる。
【0291】
図１２には、走査駆動部２１０、２２０、２３０がそれぞれ２つのクロック信号を利用するものを図示したが、走査ステージ回路の構造に応じて上記走査駆動部２１０、２２０、２３０が利用するクロック信号の数は変わってもよい。
【0292】
図１３は、本願の一実施例による第５、６クロック信号及び第３走査信号を示した波形図である。図１３では、説明の便宜上、最初の第３走査線Ｓ３１及び２番目の第３走査線Ｓ３２に供給される第３走査信号のみを示した。
【0294】
例えば、第５クロック信号ＣＬＫ５のパルス幅Ｐｗ５は、第１クロック信号ＣＬＫ１のパルス幅Ｐｗ１より小さく設定されてもよい。
【0295】
また、第６クロック信号ＣＬＫ６のパルス幅Ｐｗ６は、第２クロック信号ＣＬＫ２のパルス幅Ｐｗ２と異なるように設定されてもよい。
【0296】
例えば、第６クロック信号ＣＬＫ６のパルス幅Ｐｗ６は、第２クロック信号ＣＬＫ２のパルス幅Ｐｗ２より小さく設定されてもよい。
【0297】
第５クロック信号ＣＬＫ５のパルス幅Ｐｗ５と、第６クロック信号ＣＬＫ６のパルス幅Ｐｗ６とは、同一であってもよい。
【0298】
第３走査駆動部２３０に供給されるクロック信号ＣＬＫ５、ＣＬＫ６のパルス幅Ｐｗ５、Ｐｗ６を減らすことで、図１３に示したように第３走査信号Ｓ３１、Ｓ３２の供給期間（またはパルス幅）も減るようになる。
【0299】
従って、第３画素ＰＸＬ３のデータ書き込み時間は、第１画素ＰＸＬ１のデータ書き込み時間と類似するように調節されうるのであり、これにより、第１画素領域ＡＡ１と第３画素領域ＡＡ３の輝度差が減少しうる。
【0300】
一方、第３画素領域ＡＡ３の面積が第２画素領域ＡＡ２と異なるように設定される場合、第３走査線Ｓ３１〜Ｓ３ｈのロードと、第２走査線Ｓ２１〜Ｓ２ｊのロードとは、互いに異なってもよい。
【0301】
従って、第２画素領域ＡＡ２と第３画素領域ＡＡ３の輝度差を改善するために、第５、６クロック信号ＣＬＫ５、ＣＬＫ６の特性は、第３、第４クロック信号ＣＬＫ３、ＣＬＫ４と異なるように設定されてもよい。
【0302】
例えば、第３画素領域ＡＡ３の面積が第２画素領域ＡＡ２より小さく設定される場合、第５クロック信号ＣＬＫ５のパルス幅Ｐｗ５は、第３クロック信号ＣＬＫ３のパルス幅Ｐｗ３より小さく設定され、第６クロック信号ＣＬＫ６のパルス幅Ｐｗ６は、第４クロック信号ＣＬＫ４のパルス幅Ｐｗ４より小さく設定されてもよい。
【0303】
図１４は、本願の他の実施例による第５、６クロック信号及び第３走査信号を示した波形図である。図１４では、説明の便宜上、最初の第３走査線Ｓ３１及び２番目の第３走査線Ｓ３２に供給される第３走査信号のみを示した。
【0305】
例えば、第５クロック信号ＣＬＫ５の立ち下がりエッジ期間Ｆ５は、第１クロック信号ＣＬＫ１の立ち下がりエッジ期間Ｆ１より長く設定されてもよい。
【0306】
また、第５クロック信号ＣＬＫ５の立ち上がりエッジ期間Ｒ５は、第１クロック信号ＣＬＫ１の立ち上がりエッジ期間Ｒ１と異なるように設定されてもよい。
【0307】
例えば、第５クロック信号ＣＬＫ５の立ち上がりエッジ期間Ｒ５は、第１クロック信号ＣＬＫ１の立ち上がりエッジ期間Ｒ１より長く設定されてもよい。
【0308】
一方、第６クロック信号ＣＬＫ６の立ち下がりエッジ期間Ｆ６は、第２クロック信号ＣＬＫ２の立ち下がりエッジ期間Ｆ２と異なるように設定されてもよい。
【0309】
例えば、第６クロック信号ＣＬＫ６の立ち下がりエッジ期間Ｆ６は、第２クロック信号ＣＬＫ２の立ち下がりエッジ期間Ｆ２より長く設定されてもよい。
【0310】
また、第６クロック信号ＣＬＫ６の立ち上がりエッジ期間Ｒ６は、第２クロック信号ＣＬＫ２の立ち上がりエッジ期間Ｒ２と異なるように設定されてもよい。
【0311】
例えば、第６クロック信号ＣＬＫ６の立ち上がりエッジ期間Ｒ６は、第２クロック信号ＣＬＫ２の立ち上がりエッジ期間Ｒ２より長く設定されてもよい。
【0312】
第５クロック信号ＣＬＫ５の立ち下がりエッジ期間Ｆ５及び立ち上がりエッジ期間Ｒ５は、それぞれ、第６クロック信号ＣＬＫ６の立ち下がりエッジ期間Ｆ６及び立ち上がりエッジ期間Ｒ６と同じ長さであってもよい。
【0313】
第５クロック信号ＣＬＫ５と第６クロック信号ＣＬＫ６は、立ち下がりエッジ期間Ｆ５、Ｆ６の間、それぞれ第２電圧Ｖ２（ハイ電圧）から第３電圧Ｖ３（中間電圧）を経て第１電圧Ｖ１（ロー電圧）に変化してもよい。
【0314】
また、第５クロック信号ＣＬＫ５と第６クロック信号ＣＬＫ６は、立ち上がりエッジ期間Ｒ５、Ｒ６の間、それぞれ第１電圧Ｖ１（ロー電圧）から第３電圧Ｖ３（中間電圧）を経て第２電圧Ｖ２（ハイ電圧）に変化してもよい。
【0315】
これにより、第５クロック信号ＣＬＫ５と第６クロック信号ＣＬＫ６は、第３電圧Ｖ３を経由して第１電圧Ｖ１と第２電圧Ｖ２の間をスイングする階段状の波形を有することができる。
【0316】
第３走査駆動部２３０に供給されるクロック信号ＣＬＫ５、ＣＬＫ６の立ち下がりエッジ期間Ｆ５、Ｆ６及び／または立ち上がりエッジ期間Ｒ５、Ｒ６を長く延長させることで、図１４に示したように第３走査信号の供給期間（またはパルス幅）も減少し、第３走査信号は図５に示した第１走査信号と類似した形状に変わる。
【0317】
従って、第３画素ＰＸＬ３のデータ書き込み時間は、第１画素ＰＸＬ１のデータ書き込み時間と類似するように調節されうるのであり、これにより、第１画素領域ＡＡ１と第３画素領域ＡＡ３の輝度差が減少しうる。
【0318】
一方、第３画素領域ＡＡ３の面積が第２画素領域ＡＡ２と異なるように設定される場合、第３走査線Ｓ３１〜Ｓ３ｈのロードと、第２走査線Ｓ２１〜Ｓ２ｊのロードとは、互いに異なってもよい。
【0319】
例えば、第３画素領域ＡＡ３の面積が第２画素領域ＡＡ２より小さく設定される場合、第５クロック信号ＣＬＫ５の立ち下がりエッジ期間Ｆ５と立ち上がりエッジ期間Ｒ５は、それぞれ、第３クロック信号ＣＬＫ３の立ち下がりエッジ期間Ｆ３と立ち上がりエッジ期間Ｒ３より長く形成されてもよい。
【0320】
このため、第５クロック信号ＣＬＫ５の立ち下がりエッジ期間Ｆ５と立ち上がりエッジ期間Ｒ５の間に、第３電圧Ｖ３の持続時間は延長されうる。
【0321】
また、第６クロック信号ＣＬＫ６の立ち下がりエッジ期間Ｆ６と立ち上がりエッジ期間Ｒ６は、それぞれ第４クロック信号ＣＬＫ４の立ち下がりエッジ期間Ｆ４と立ち上がりエッジ期間Ｒ４より長く形成されてもよい。
【0322】
このため、第６クロック信号ＣＬＫ６の立ち下がりエッジ期間Ｆ６と立ち上がりエッジ期間Ｒ６の間、第３電圧Ｖ３の持続時間は延長されうる。
【0323】
図１５は、本願の一実施例による表示装置を示したものである。
【0324】
図１５では、上述した実施例（例えば、図２及び図１０）と比較して変更された部分を中心に説明し、上述した実施例と重複する部分については説明を省略する。よって、ここでは、第３画素領域ＡＡ３と第３画素ＰＸＬ３を中心に説明する。
【0325】
図１５を参照すると、本願の一実施例による表示装置１０は、画素領域ＡＡ１、ＡＡ２、ＡＡ３と、周辺領域ＮＡ１、ＮＡ２、ＮＡ３と、画素ＰＸＬ１、ＰＸＬ２、ＰＸＬ３と、を含んでもよい。
【0326】
第２画素領域ＡＡ２と第３画素領域ＡＡ３は、第１画素領域ＡＡ１の一側に位置してもよい。ここで、第２画素領域ＡＡ２と第３画素領域ＡＡ３は、互いに離隔して配置してもよい。
【0327】
第１画素領域ＡＡ１は、第２画素領域ＡＡ２と第３画素領域ＡＡ３に比べて最も大きい面積を有するのであってもよい。
【0328】
例えば、第１画素領域ＡＡ１の幅Ｗ１は、他の画素領域ＡＡ２、ＡＡ３の幅Ｗ２、Ｗ３に比べて大きく設定されてもよく、第１画素領域ＡＡ１の長さＬ１は、他の画素領域ＡＡ２、ＡＡ３の長さＬ２、Ｌ３に比べて大きく設定されてもよい。
【0329】
また、第２画素領域ＡＡ２と第３画素領域ＡＡ３は、いずれも、第１画素領域ＡＡ１より小さい面積を有するのであってもよく、互いに同じ面積または異なる面積を有するのであってもよい。
【0330】
例えば、第２画素領域ＡＡ２の幅Ｗ２は、第３画素領域ＡＡ３の幅Ｗ３と同一にまたは異なるように設定されてもよく、第２画素領域ＡＡ２の長さＬ２は、第３画素領域ＡＡ３の長さＬ３と同一にまたは異なるように設定されてもよい。
【0331】
基板１００は、上述した画素領域ＡＡ１、ＡＡ２、ＡＡ３と周辺領域ＮＡ１、ＮＡ２、ＮＡ３を設定することができる多様な形態に形成されてもよい。
【0332】
例えば、基板１００は、板状のベース基板１０１と、上記ベース基板１０１の一端部から一側に延長される第１補助基板１０２及び第２補助基板１０３と、を含んでもよい。
【0333】
第１補助基板１０２と第２補助基板１０３は、ベース基板１０１と一体に形成されてもよく、第１補助基板１０２と第２補助基板１０３の間には凹部１０４があってもよい。
【0334】
凹部１０４は基板１００の一部が除去された領域であって、これにより、第１補助基板１０２と第２補助基板１０３は離隔して位置することができる。
【0335】
第１補助基板１０２と第２補助基板１０３は、それぞれベース基板１０１より小さい面積であってもよく、互いに、同じ面積を有するか、または異なる面積を有するのであってもよい。
【0336】
第１補助基板１０２と第２補助基板１０３は、画素領域ＡＡ２、ＡＡ３と周辺領域ＮＡ２、ＮＡ３を設定することができる様々な形状に形成されうる。
【0337】
この場合、上述した第１画素領域ＡＡ１と第１周辺領域ＮＡ１はベース基板１０１上に設けることができ、第２画素領域ＡＡ２と第２周辺領域ＮＡ２は第１補助基板１０２上に設けることができ、第３画素領域ＡＡ３と第３周辺領域ＮＡ３は第２補助基板１０３上に設けることができる。
【0338】
第１画素領域ＡＡ１は多様な形状を有することができる。例えば、第１画素領域ＡＡ１は、多角形、円形などの形状であってもよい。また、第１画素領域ＡＡ１の少なくとも一部は曲線状であってもよい。
【0339】
第２画素領域ＡＡ２と第３画素領域ＡＡ３は、それぞれ多様な形状を有することができる。例えば、第２画素領域ＡＡ２と第３画素領域ＡＡ３は多角形、円形などの形状であってもよい。また、第２画素領域ＡＡ２と第３画素領域ＡＡ３の少なくとも一部は曲線状であってもよい。
【0340】
例えば、第２画素領域ＡＡ２と第３画素領域ＡＡ３は、いずれも、コーナー部が、角張った形状、傾斜した形状、及び曲線状などでありうる。
【0342】
図１６では、上述した実施例（例えば、図３及び図１１）と比較して変更された部分を中心に説明し、上述した実施例と重複する部分については説明を省略する。よって、ここでは、第３走査駆動部２３０と第３発光駆動部３３０を中心に説明する。
【0343】
図１６を参照すると、本願の実施例による表示駆動部２００は、第１走査駆動部２１０、第２走査駆動部２２０、第３走査駆動部２３０、データ駆動部２６０、タイミング制御部２７０、第１発光駆動部３１０、第２発光駆動部３２０、及び第３発光駆動部３３０を含んでもよい。
【0344】
第３走査駆動部２３０は、第３走査線Ｓ３１〜Ｓ３ｈを介して第３画素ＰＸＬ３に第３走査信号を供給することができる。
【0345】
例えば、第３走査駆動部２３０は、第３走査信号を順に第３走査線Ｓ３１〜Ｓ３ｈに供給することができる。
【0346】
第３走査駆動部２３０が基板１００上に直接実装される場合、第３走査駆動部２３０は第３周辺領域ＮＡ３に位置することができる。
【0347】
第３走査駆動部２３０は、第３走査制御信号ＳＣＳ３に応じて動作することができる。
【0348】
データ駆動部２６０は、第３データ線Ｄ３１〜Ｄ３ｑを介して第３画素ＰＸＬ３にデータ信号を供給することができる。
【0349】
また、第３画素ＰＸＬ３は、第１画素電源ＥＬＶＤＤ及び第２画素電源ＥＬＶＳＳに接続されてもよい。必要に応じて、第３画素ＰＸＬ３は、初期化電源Ｖｉｎｔとさらに接続されてもよい。
【0350】
この第３画素ＰＸＬ３は、第３走査線Ｓ３１〜Ｓ３ｈに第３走査信号が供給されるとき、第３データ線Ｄ３１〜Ｄ３ｑからデータ信号の供給を受けることができ、データ信号の供給を受けた第３画素ＰＸＬ３は、第１画素電源ＥＬＶＤＤから有機発光ダイオード（不図示）を経由して第２画素電源ＥＬＶＳＳに流れる電流の量を制御することができる。
【0351】
また、一行に位置する第３画素ＰＸＬ３の数は、その位置に応じて変わってもよい。
【0352】
例えば、第３データ線Ｄ３１〜Ｄ３ｑは、一部の第１データ線Ｄ１ｎ＋１〜Ｄ１ｏと接続されてもよい。
【0353】
また、第２データ線Ｄ２１〜Ｄ２ｐは、他の一部の第１データ線Ｄ１１〜Ｄ１ｍ−１と接続されてもよい。
【0354】
第３発光駆動部３３０は、第３発光制御線Ｅ３１〜Ｅ３ｈを介して第３画素ＰＸＬ３に第３発光制御信号を供給することができる。
【0355】
例えば、第３発光駆動部３３０は、第３発光制御信号を順に第３発光制御線Ｅ３１〜Ｅ３ｈに供給することができる。
【0356】
第３発光駆動部３３０が基板１００上に直接形成される場合、第３発光駆動部３３０は第３周辺領域ＮＡ３に位置することができる。
【0357】
第３画素ＰＸＬ３が第３発光制御信号を利用する必要がない構造である場合、第３発光駆動部３３０と第３発光制御線Ｅ３１〜Ｅ３ｈは省略してもよい。
【0358】
第３発光駆動部３３０は、第３発光制御信号ＥＣＳ３に応じて動作することができる。
【0359】
第３画素領域ＡＡ３は第１画素領域ＡＡ１より小さい面積を有するため、第３画素ＰＸＬ３の数は第１画素ＰＸＬ１の数より少なくてもよく、第３走査線Ｓ３１〜Ｓ３ｈと第３発光制御線Ｅ３１〜Ｅ３ｈの長さは第１走査線Ｓ１１〜Ｓ１ｋと第１発光制御線Ｅ１１〜Ｅ１ｋに比べて短くてもよい。
【0360】
第３走査線Ｓ３１〜Ｓ３ｈのいずれか１つに接続された第３画素ＰＸＬ３の数は、第１走査線Ｓ１１〜Ｓ１ｋのいずれか１つに接続された第１画素ＰＸＬ１の数より少なくてもよい。
【0361】
また、第３発光制御線Ｅ３１〜Ｅ３ｈのいずれか１つに接続された第３画素ＰＸＬ３の数は、第１発光制御線Ｅ１１〜Ｅ１ｋのいずれか１つに接続された第１画素ＰＸＬ１の数より少なくてもよい。
【0362】
タイミング制御部２７０は、第３走査駆動部２３０と第３発光駆動部３３０を制御するために、それぞれ、第３走査制御信号ＳＣＳ３と第３発光制御信号ＥＣＳ３を第３走査駆動部２３０と第３発光駆動部３３０に供給することができる。
【0363】
第３走査制御信号ＳＣＳ３と第３発光制御信号ＥＣＳ３は、いずれも、少なくとも１つのクロック信号とスタートパルスを含んでもよい。
【0364】
図１７は、図１６に示された第１〜第３走査駆動部をより詳細に示したものである。図１７では、上述した実施例（例えば、図４及び図１２）と比較して変更された部分を中心に説明し、上述した実施例と重複する部分については説明を省略する。よって、ここでは、第３走査駆動部２３０を中心に説明する。
【0365】
画素領域ＡＡ１、ＡＡ２、ＡＡ３間の輝度差を改善するために、第３走査駆動部２３０に係わる第５クロック線２４５と第６クロック線２４６は、他のクロック線２４１、２４２、２４３、２４４から電気的に分離されうる。
【0366】
第５クロック線２４５と第６クロック線２４６は、タイミング制御部２７０と第３走査駆動部２３０の間に接続されて、それぞれ、タイミング制御部２７０から供給される第５クロック信号ＣＬＫ５と第６クロック信号ＣＬＫ６を、第３走査駆動部２３０に供給することができる。
【0367】
第５クロック信号ＣＬＫ５と第６クロック信号ＣＬＫ６は、異なる位相を有することができる。例えば、第６クロック信号ＣＬＫ６は、第５クロック信号ＣＬＫ５と１８０度の位相差を有してもよい。即ち、第６クロック信号ＣＬＫ６は、第５クロック信号ＣＬＫ５の反転クロック信号であってもよい。
【0368】
第３走査駆動部２３０は、複数の走査ステージ回路ＳＳＴ３１〜ＳＳＴ３ｈを含んでもよい。
【0369】
第３走査駆動部２３０の走査ステージ回路ＳＳＴ３１〜ＳＳＴ３ｈのそれぞれは、第３走査線Ｓ３１〜Ｓ３ｈの一端に接続され、第３走査線Ｓ３１〜Ｓ３ｈに第３走査信号を供給することができる。
【0370】
このとき、走査ステージ回路ＳＳＴ３１〜ＳＳＴ３ｈは、タイミング制御部２７０から供給されるクロック信号ＣＬＫ５、ＣＬＫ６に応じて動作することができる。また、走査ステージ回路ＳＳＴ３１〜ＳＳＴ３ｈは、同じ構成であってもよい。
【0371】
走査ステージ回路ＳＳＴ３１〜ＳＳＴ３ｈは、前の走査ステージ回路の出力信号（即ち、走査信号）またはスタートパルスＳＳＰ３の供給を受けることができる。
【0372】
例えば、最初の走査ステージ回路ＳＳＴ３１はスタートパルスＳＳＰ３の供給を受けることができ、残りの走査ステージ回路ＳＳＴ３２〜ＳＳＴ３ｈは、前の走査ステージ回路の出力信号の供給を受けることができる。
【0373】
また、第３走査駆動部２３０の最後の走査ステージ回路ＳＳＴ３ｈは、第２走査駆動部２２０の最初の走査ステージ回路ＳＳＴ２１に出力信号を供給することができる。
【0374】
走査ステージ回路ＳＳＴ３１〜ＳＳＴ３ｈは、いずれも、第１駆動電源ＶＤＤ１と第２駆動電源ＶＳＳ１の供給を受けることができる。
【0375】
図１７には、走査駆動２１０、２２０、２３０がそれぞれ２つのクロック信号を利用するものを示したが、走査ステージ回路の構造に応じて、上記走査駆動部２１０、２２０、２３０が利用するクロック信号の数は変化してもよい。
【0376】
第１画素領域ＡＡ１と第３画素領域ＡＡ３間の輝度差を改善するために、第５、６クロック信号ＣＬＫ５、ＣＬＫ６の特性は、第１、第２クロック信号ＣＬＫ１、ＣＬＫ２と異なるように設定されてもよい。
【0377】
例えば、第５、６クロック信号ＣＬＫ５、ＣＬＫ６のパルス幅、立ち上がりエッジ期間の長さ、及び立ち下がりエッジ期間の長さのうちの少なくとも１つは、第１、第２クロック信号ＣＬＫ１、ＣＬＫ２と異なるように設定されてもよい。
【0378】
また、第２画素領域ＡＡ２と第３画素領域ＡＡ３の面積が異なるように設定される場合、第２画素領域ＡＡ２と第３画素領域ＡＡ３との間の輝度差を改善するために、第５、６クロック信号ＣＬＫ５、ＣＬＫ６の特性は、第３、第４クロック信号ＣＬＫ３、ＣＬＫ４と異なるように設定されてもよい。
【0379】
第５、６クロック信号ＣＬＫ５、ＣＬＫ６のパルス幅、立ち上がりエッジ期間の長さ、及び立ち下がりエッジ期間を調節する構成は、既に説明したので、それに対する詳細な説明は省略する。
【0380】
本願の実施例によると、異なる走査線に供給されるクロック信号は、互いに異なる信号特性、例えば、異なるパルス幅、異なる立ち上がりエッジ期間の長さ、または異なる立ち下がりエッジ期間の長さを有する。クロック信号のパルス幅は、１つの信号線に接続された画素の数に反比例することができる。立ち上がりエッジ期間及び立ち下がりエッジ期間の長さは、１つの信号線に接続された画素の数に反比例することができる。このように、表示装置は、１つの信号線に接続された画素の数に関わらず、均一な輝度の映像を有することができる。
【0381】
図面及び明細書により、本発明の典型的な実施例について開示した。特定の用語を用いたものの、それらは、包括的な、説明のための趣旨で用いられたのであり、限定する目的のものでない。本技術分野の通常の技能を有する者により、下記の請求項にて規定した本発明の範囲及び特質を逸脱することなしに、形態及び詳細について種々に変化させうることが理解できるであろう。
【符号の説明】
【0382】
１０ 表示装置１００ 基板
２１０ 第１走査駆動部
２２０ 第２走査駆動部
２３０ 第３走査駆動部
３１０ 第１発光駆動部
３２０ 第２発光駆動部
３３０ 第３発光駆動部
ＡＡ１ 第１画素領域
ＡＡ２ 第２画素領域
ＡＡ３ 第３画素領域
ＮＡ１ 第１周辺領域
ＮＡ２ 第２周辺領域
ＮＡ３ 第３周辺領域
ＰＸＬ１ 第１画素
ＰＸＬ２ 第２画素
ＰＸＬ３ 第３画素
【外国語明細書】