特開2019-4090(P2019-4090A)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ ソニーセミコンダクタソリューションズ株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2019-4090(P2019-4090A)
(43)【公開日】2019年1月10日
(54)【発明の名称】固体撮像装置および電子機器
(51)【国際特許分類】
   H01L 27/146 20060101AFI20181207BHJP
   H04N 5/369 20110101ALI20181207BHJP
   H01L 21/3205 20060101ALI20181207BHJP
   H01L 21/768 20060101ALI20181207BHJP
   H01L 23/522 20060101ALI20181207BHJP
   H01L 21/8234 20060101ALI20181207BHJP
   H01L 27/088 20060101ALI20181207BHJP
   H01L 27/00 20060101ALI20181207BHJP
【FI】
   H01L27/146 A
   H04N5/369
   H01L21/88 J
   H01L27/088 E
   H01L27/00 301B
【審査請求】未請求
【請求項の数】17
【出願形態】OL
【全頁数】30
(21)【出願番号】特願2017-119251(P2017-119251)
(22)【出願日】2017年6月19日
(71)【出願人】
【識別番号】316005926
【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社
【住所又は居所】神奈川県厚木市旭町四丁目14番1号
(74)【代理人】
【識別番号】100121131
【弁理士】
【氏名又は名称】西川 孝
(74)【代理人】
【識別番号】100082131
【弁理士】
【氏名又は名称】稲本 義雄
(72)【発明者】
【氏名】工藤 義治
【住所又は居所】神奈川県厚木市旭町四丁目14番1号 ソニーセミコンダクタソリューションズ株式会社内
【テーマコード(参考)】
4M118
5C024
5F033
5F048
【Fターム(参考)】
4M118AA05
4M118AB01
4M118BA14
4M118BA19
4M118CA03
4M118CA22
4M118CB13
4M118DD04
4M118FA06
4M118FA28
4M118FA33
4M118GA02
4M118GB03
4M118GB07
4M118GB11
4M118GC08
4M118GD03
4M118GD04
4M118HA22
4M118HA24
4M118HA25
4M118HA30
4M118HA33
5C024CX32
5C024EX43
5C024GX03
5C024GX16
5C024GY31
5C024GY39
5C024GY41
5C024GZ01
5C024HX17
5F033HH08
5F033HH19
5F033MM30
5F033TT07
5F033VV07
5F033XX32
5F048AA01
5F048AA04
5F048AB03
5F048AC03
5F048AC10
5F048BA01
5F048BA12
5F048BC03
5F048BF02
5F048BG13
5F048BG14
5F048CB02
5F048CB03
5F048CB04
(57)【要約】
【課題】素子分離領域の底部で発生する暗電流を抑制することができるようにする。
【解決手段】固体撮像装置は、半導体基板の基板界面に形成された画素トランジスタを分離するSTIと、基板界面よりも深い位置に形成されたN型層と、STIとN型層との間に、N型層と同じ導電型のN型層とを備える。本技術は、例えば、裏面照射型の固体撮像装置等に適用できる。
【選択図】図3
【特許請求の範囲】
【請求項1】
半導体基板の基板界面に形成された画素トランジスタを分離する素子分離領域と、
前記基板界面よりも深い位置に形成された電荷蓄積層と、
前記素子分離領域と前記電荷蓄積層との間に、前記電荷蓄積層と同じ導電型の電荷排出層と
を備える固体撮像装置。
【請求項2】
前記電荷排出層は、前記素子分離領域の直下に配置されている
請求項1に記載の固体撮像装置。
【請求項3】
前記電荷排出層は、前記素子分離領域と前記電荷蓄積層との間に、ウェル領域を介して配置されている
請求項1に記載の固体撮像装置。
【請求項4】
前記電荷排出層は、転送トランジスタ以外の前記画素トランジスタの下方にも配置されている
請求項1に記載の固体撮像装置。
【請求項5】
前記電荷排出層は、転送トランジスタ以外の前記画素トランジスタのゲート電極の下方には配置されていない
請求項1に記載の固体撮像装置。
【請求項6】
前記電荷排出層は、前記基板界面に形成された前記電荷蓄積層と同じ導電型の半導体領域と接続されるように構成される
請求項1に記載の固体撮像装置。
【請求項7】
前記半導体領域は、前記画素トランジスタのソース領域およびドレイン領域とは別に設けられている
請求項6に記載の固体撮像装置。
【請求項8】
前記半導体領域は、前記画素トランジスタの一つであるリセットトランジスタのドレイン領域である
請求項6に記載の固体撮像装置。
【請求項9】
前記半導体領域は、前記画素トランジスタの一つである増幅トランジスタのドレイン領域である
請求項6に記載の固体撮像装置。
【請求項10】
前記半導体領域には、所定の電圧が常時印加される
請求項6に記載の固体撮像装置。
【請求項11】
前記半導体領域は、前記画素トランジスタとしての増幅トランジスタと選択トランジスタの間の半導体領域である
請求項6に記載の固体撮像装置。
【請求項12】
前記画素トランジスタの一つである転送トランジスタは、ゲート電極が前記基板界面から前記電荷蓄積層まで形成されたトレンチ構造のトランジスタである
請求項1に記載の固体撮像装置。
【請求項13】
平面視において、前記電荷蓄積層の外側の画素境界に、前記半導体基板を貫通する画素間分離部をさらに備える
請求項1に記載の固体撮像装置。
【請求項14】
前記画素間分離部は、側壁膜と、その内側の充填材との2層構造で構成される
請求項13に記載の固体撮像装置。
【請求項15】
前記電荷蓄積層と前記画素間分離部との間に、PN接合面を形成するP型層とN型層をさらに備える
請求項13に記載の固体撮像装置。
【請求項16】
前記画素トランジスタが形成された前記半導体基板の第1の面と異なる第2の面側に、遮光膜とオンチップレンズをさらに備える
請求項1に記載の固体撮像装置。
【請求項17】
半導体基板の基板界面に形成された画素トランジスタを分離する素子分離領域と、
前記基板界面よりも深い位置に形成された電荷蓄積層と、
前記素子分離領域と前記電荷蓄積層との間に、前記電荷蓄積層と同じ導電型の電荷排出層と
を有する固体撮像装置
を備える電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本技術は、固体撮像装置および電子機器に関し、特に、素子分離領域の底部で発生する暗電流を抑制することができることができるようにした固体撮像装置および電子機器に関する。
【背景技術】
【0002】
CMOSイメージセンサの画素構造では、フォトダイオードと読み出し動作に必要なトランジスタ群が同じ平面上にある構造が一般的である。しかしながら、この場合、画素が微細になるほどフォトダイオードの面積比率は下がるため、取扱い電荷量の確保が困難になる。
【0003】
取扱い電荷量を増大させるには、フォトダイオードのPN接合の電界を強めるか、接合面積を拡大することが必要である。
【0004】
接合電界を強めることは、同時に結晶欠陥や金属不純物などに起因する暗時リーク、すなわち白点欠陥の増大につながる。白点欠陥は電界の増大に対して指数関数的に変化するため、電界強化には限界がある。
【0005】
接合面積を増大させた場合も、定常的な暗時リーク、すなわち暗電流の増大は面積比で発生するが、電界は抑制できるため、白点欠陥数を低減することは可能である。近年のイメージセンサプロセスにおいて暗電流は十分低くできていることから、白点欠陥を抑制できるほうが好ましい。
【0006】
このような状況で、例えば特許文献1では、画素境界に深いトレンチを形成し、その側壁に濃いP型層を形成して電界をつけやすい構造が提案されている。この構造では、基板表面にはフォトダイオードを形成せずに、トレンチ側壁の接合で電荷蓄積が行われる。5um以下程度の画素寸法であれば基板表面にフォトダイオードを形成した場合と比較して、側壁の方が接合面積を大きくすることができる。このため同程度の蓄積電荷量で比較すれば、接合電界を下げることも可能である。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開2015−162603号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
接合面積の増大による電荷量増大は、上述したように暗電流の増大が懸念されるが、特許文献1では、側壁は濃いP型を形成する方法が提案されているので、暗電流は十分抑制できる可能性が高い。
【0009】
しかしながら、フォトダイオードの上部に形成されるトランジスタの素子分離領域であるSTI底部の界面においては、P型濃度をあまり高くできないため、この領域で発生する暗電流の増大が懸念される。
【0010】
本技術は、このような状況に鑑みてなされたものであり、素子分離領域の底部で発生する暗電流を抑制することができるようにするものである。
【課題を解決するための手段】
【0011】
本技術の第1の側面の固体撮像装置は、半導体基板の基板界面に形成された画素トランジスタを分離する素子分離領域と、前記基板界面よりも深い位置に形成された電荷蓄積層と、前記素子分離領域と前記電荷蓄積層との間に、前記電荷蓄積層と同じ導電型の電荷排出層とを備える。
【0012】
本技術の第2の側面の電子機器は、半導体基板の基板界面に形成された画素トランジスタを分離する素子分離領域と、前記基板界面よりも深い位置に形成された電荷蓄積層と、前記素子分離領域と前記電荷蓄積層との間に、前記電荷蓄積層と同じ導電型の電荷排出層とを有する固体撮像装置を備える。
【0013】
本技術の第1および第2の側面においては、半導体基板の基板界面に形成された画素トランジスタを分離する素子分離領域と、前記基板界面よりも深い位置に形成された電荷蓄積層と、前記素子分離領域と前記電荷蓄積層との間に、前記電荷蓄積層と同じ導電型の電荷排出層とが設けられる。
【0014】
固体撮像装置及び電子機器は、独立した装置であっても良いし、他の装置に組み込まれるモジュールであっても良い。
【発明の効果】
【0015】
本技術の第1および第2の側面によれば、素子分離領域の底部で発生する暗電流を抑制することができる。
【0016】
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【0017】
図1】本開示に係る技術を適用した固体撮像装置の概略構成を示す図である。
図2】画素の回路構成例を示す図である。
図3】第1の実施の形態の画素の垂直方向断面図である。
図4】第1の実施の形態の画素の水平方向断面図である。
図5】第1の実施の形態の画素構造の作用効果を説明する図である。
図6】第1の実施の形態の画素構造の作用効果を説明する図である。
図7】画素の平面図である。
図8】画素のその他の平面構成例を示す平面図である。
図9】画素のその他の平面構成例を示す平面図である。
図10】画素のその他の平面構成例を示す平面図である。
図11】第2の実施の形態の画素の垂直方向断面図である。
図12】第3の実施の形態の画素の垂直方向断面図である。
図13】第4の実施の形態の画素の垂直方向断面図である。
図14】本開示に係る技術を適用し得る積層型の固体撮像装置の構成例の概要を示す図である。
図15】積層型の固体撮像装置23020の第1の構成例を示す断面図である。
図16】積層型の固体撮像装置23020の第2の構成例を示す断面図である。
図17】積層型の固体撮像装置23020の第3の構成例を示す断面図である。
図18】本開示に係る技術を適用し得る積層型の固体撮像装置の他の構成例を示す断面図である。
図19】本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。
図20】イメージセンサの使用例を説明する図である。
図21】体内情報取得システムの概略的な構成の一例を示すブロック図である
図22】車両制御システムの概略的な構成の一例を示すブロック図である。
図23】車外情報検出部および撮像部の設置位置の一例を示す説明図である。
【発明を実施するための形態】
【0018】
以下、本技術を実施するための形態(以下、実施の形態という)について説明する。なお、説明は以下の順序で行う。
1.固体撮像装置の概略構成例
2.画素の回路構成例
3.第1の実施の形態の画素構造
4.N型層97AおよびN型層97Bの作用効果
5.画素平面図
6.第2の実施の形態の画素構造
7.第3の実施の形態の画素構造
8.第4の実施の形態の画素構造
9.まとめ
10.本開示に係る技術を適用し得る積層型の固体撮像装置の構成例
11.電子機器への適用例
12.イメージセンサの使用例
13.体内情報取得システムへの応用例
14.移動体への応用例
【0019】
<1.固体撮像装置の概略構成例>
図1は、本開示に係る技術(本技術)を適用した固体撮像装置の概略構成を示している。
【0020】
図1の固体撮像装置1は、半導体として例えばシリコン(Si)を用いた半導体基板12に、画素2が2次元アレイ状に配列された画素アレイ部3と、その周辺の周辺回路部とを有して構成される。周辺回路部には、垂直駆動回路4、カラム信号処理回路5、水平駆動回路6、出力回路7、制御回路8などが含まれる。
【0021】
画素2は、光電変換素子としてのフォトダイオード(以下、PDと称する。)と、複数の画素トランジスタを有して成る。複数の画素トランジスタは、例えば、転送トランジスタ、選択トランジスタ、リセットトランジスタ、及び、増幅トランジスタの4つのMOSトランジスタで構成される。
【0022】
また、画素2は、共有画素構造とすることもできる。この共有画素構造は、複数のフォトダイオードと、複数の転送トランジスタと、共有される1つのフローティングディフージョン(浮遊拡散領域)と、共有される1つずつの他の画素トランジスタとから構成される。すなわち、共有画素構造では、複数の単位画素を構成するフォトダイオード及び転送トランジスタが、他の1つずつの画素トランジスタを共有して構成される。
【0023】
制御回路8は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像装置1の内部情報などのデータを出力する。すなわち、制御回路8は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路4、カラム信号処理回路5及び水平駆動回路6などの動作の基準となるクロック信号や制御信号を生成する。そして、制御回路8は、生成したクロック信号や制御信号を、垂直駆動回路4、カラム信号処理回路5及び水平駆動回路6等に出力する。
【0024】
垂直駆動回路4は、例えばシフトレジスタによって構成され、所定の画素駆動配線10を選択し、選択された画素駆動配線10に画素2を駆動するためのパルスを供給し、行単位で画素2を駆動する。すなわち、垂直駆動回路4は、画素アレイ部3の各画素2を行単位で順次垂直方向に選択走査し、各画素2の光電変換部において受光量に応じて生成された信号電荷に基づく画素信号を、垂直信号線9を通してカラム信号処理回路5に供給させる。
【0025】
カラム信号処理回路5は、画素2の列ごとに配置されており、1行分の画素2から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。例えば、カラム信号処理回路5は、画素固有の固定パターンノイズを除去するためのCDS(Correlated Double Sampling:相関2重サンプリング)およびAD変換等の信号処理を行う。
【0026】
水平駆動回路6は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路5の各々を順番に選択し、カラム信号処理回路5の各々から画素信号を水平信号線11に出力させる。
【0027】
出力回路7は、カラム信号処理回路5の各々から水平信号線11を通して順次に供給される信号に対し、信号処理を行って出力する。出力回路7は、例えば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。入出力端子13は、外部と信号のやりとりをする。
【0028】
以上のように構成される固体撮像装置1は、CDS処理とAD変換処理を行うカラム信号処理回路5が画素列ごとに配置されたカラムAD方式と呼ばれるCMOSイメージセンサである。
【0029】
<2.画素の回路構成例>
図2は、画素2の回路構成例を示している。
【0030】
画素2は、光電変換素子としてのPD41、転送トランジスタ42、FD(フローティングディフュージョン)43、リセットトランジスタ44、増幅トランジスタ45、および選択トランジスタ46を有する。
【0031】
PD41は、受光した光量に応じた電荷(信号電荷)を生成し、かつ、蓄積する。PD41は、アノード端子が接地されているとともに、カソード端子が転送トランジスタ42を介して、FD43に接続されている。
【0032】
転送トランジスタ42は、転送信号TRXによりオンされたとき、PD41で生成された電荷を読み出し、FD43に転送する。
【0033】
FD43は、PD41から読み出された電荷を保持する。リセットトランジスタ44は、リセット信号RSTによりオンされたとき、FD43に蓄積されている電荷がドレイン(定電圧源VDD)に排出されることで、FD43の電位をリセットする。
【0034】
増幅トランジスタ45は、FD43の電位に応じた画素信号を出力する。すなわち、増幅トランジスタ45は、垂直信号線9を介して接続されている定電流源としての負荷MOS(不図示)とソースフォロワ回路を構成し、FD43に蓄積されている電荷に応じたレベルを示す画素信号が、増幅トランジスタ45から選択トランジスタ46を介してカラム信号処理回路5に出力される。
【0035】
選択トランジスタ46は、選択信号SELにより画素2が選択されたときオンされ、画素2の画素信号を、垂直信号線9を介してカラム信号処理回路5に出力する。転送信号TRX、選択信号SEL、及びリセット信号RSTが伝送される各信号線は、図1の画素駆動配線10に対応する。
【0036】
画素2は、以上のように構成することができるが、この構成に限定されるものではなく、その他の構成を採用することもできる。
【0037】
<3.第1の実施の形態の画素構造>
図3及び図4を参照して、固体撮像装置1の画素2の構造について説明する。
【0038】
図3は、固体撮像装置1の1画素相当の垂直方向断面図である。
【0039】
図4は、図3のX−X’線における水平方向断面図である。
【0040】
なお、以下の説明では、N型(第1導電型)の半導体領域をN型層、P型(第2導電型)の半導体領域をP型層と記述して説明する。
【0041】
図3において上側となる、半導体基板12の表面側には、PD41から電荷を読み出すための転送トランジスタ42、FD43、リセットトランジスタ44などが形成されている。図3では、図示されていないが、半導体基板12の表面側には、および、増幅トランジスタ45、選択トランジスタ46も形成されている。
【0042】
一方、図3において下側となる半導体基板12の裏面側には、隣接画素への光の漏れ出しを抑止する遮光膜61や、入射光をPD41に集光させるOCL(オンチップレンズ)62が形成されている。遮光膜61は、例えば、W(タングステン)等の金属材から成る。OCL62は、平坦膜63上に形成されている。
【0043】
図3では、カラーフィルタが形成されていないが、OCL62と平坦膜63との間に、Red,Green、Blueなどのカラーフィルタが形成されてもよい。
【0044】
従って、固体撮像装置1は、画素トランジスタが形成される半導体基板12の表面側と反対側の裏面側(図3下側)から光が入射される裏面照射型のMOS型固体撮像装置である。
【0045】
半導体基板12の内部には、PD41を構成するN型層71が形成され、そのN型層71を取り囲むように、画素境界にDTI(Deep Trench Isolation)72が半導体基板12を貫通して形成されている。DTI72は、画素間を分離する画素間分離壁(画素間分離部)である。DTI72(の充填材82)の中心が、画素境界となる。
【0046】
DTI72は、外側の側壁膜81と、その内側の充填材82との2層構造で構成される。側壁膜81は、例えば、SiO2膜やSiN膜で構成することができる。側壁膜81の内側に埋め込まれる充填材82には、ポリシリコン、ドーピングポリシリコン、W(タングステン)等の金属材を用いることができる。また、側壁膜81には、HfO膜、TaO膜、AlO膜等の負の固定電荷を持つ固定電荷膜を採用してもよい。
【0047】
N型層71とDTI72との間には、DTI72側からN型層71に向かって、順に、P型層73とN型層74が、DTI72に沿って半導体基板12の裏面側界面60に接するまで形成されている。これにより、P型層73とN型層74のPN接合部分は強電界領域を形成し、発生された電荷が、N型層71で保持される。N型層71は、PD41で発生した電荷(電子)を蓄積する電荷蓄積層である。
【0048】
半導体基板12の裏面側界面60とN型層71との間には、P型層75が設けられている。
【0049】
また、半導体基板12の表面側には、転送トランジスタ42が形成されている。転送トランジスタ42は、ゲート電極42Gが基板深さ方向にPwell領域(ウェル領域)91を貫通してN型層71まで掘り込まれたトレンチ(縦穴)構造の画素トランジスタである。
【0050】
転送トランジスタ42とリセットトランジスタ44の間の表面側界面90に配置されたN型層92は、FD43を構成し、リセットトランジスタ44のFD43と反対側に形成されたN型拡散層93は、リセットトランジスタ44のドレイン領域を構成する。N型拡散層93は、高濃度のN型層である。
【0051】
転送トランジスタ42のFD43側と反対側には、表面側界面90に形成された画素トランジスタを分離する素子分離領域であるSTI(Shallow Trench Isolation)94が形成され、リセットトランジスタ44のドレイン領域を構成するN型拡散層93の外側にも、素子分離領域であるSTI95が形成されている。STI94及び95は、SiO2などの酸化膜からなる絶縁物で形成される。
【0052】
また、半導体基板12の表面側において、STI94に隣接する領域に、高濃度のN型層であるN型拡散層96Aが形成されている。N型拡散層96Aには正の電圧が印加され、N型拡散層96Aは、その下側(深さ方向)に形成されたN型層97Aと接続されている。N型層97Aは、N型拡散層96Aの下側から、隣接するSTI94の下側に水平方向へ延伸して形成されており、PD41を構成するN型層71とSTI94との間に、Pwell領域91を介して配置されている。
【0053】
同様に、STI95に隣接する領域に、高濃度のN型層であるN型拡散層96Bが形成されている。N型拡散層96Bには正の電圧が印加され、N型拡散層96Bは、その下側(深さ方向)に形成されたN型層97Bと接続されている。N型層97Bは、N型拡散層96Bの下側から、隣接するSTI95及びリセットトランジスタ44の下側に水平方向へ延伸して形成されており、PD41を構成するN型層71とSTI94およびリセットトランジスタ44との間に、Pwell領域91を介して配置されている。
【0054】
図3の例では、リセットトランジスタ44と電荷蓄積層であるN型層71との間にN型層97Bが形成されているが、トレンチ構造を有する転送トランジスタ42以外の図示されていない画素トランジスタ(増幅トランジスタ45、選択トランジスタ46)の下方にも、N型層97AまたはN型層97Bのどちらかが配置されている。
【0055】
<4.N型層97AおよびN型層97Bの作用効果>
次に、N型層97AおよびN型層97Bの作用効果について説明する。
【0056】
半導体基板12の表面側界面90に形成される画素トランジスタと、PD41で発生した電荷を蓄積する電荷蓄積層であるN型層71との間のPwell領域91は、P型の不純物濃度をあまり高くすることができない。
【0057】
Pwell領域91の不純物濃度を上げるのが困難である理由は、STI94及び95のトレンチ形成直後にP型高濃度領域を形成すれば、素子分離形成後の熱処理で拡散してしまい、反対に、STI94及び95の熱処理後にP型のイオン注入を行うと注入エネルギーが高いことによりイオン注入時の拡がりで局所的に濃度の高い状態を作ることが難しいためである。STI94及び95の底部に濃いP型層を形成すると、画素トランジスタのソース領域またはドレイン領域のN型層との電界が強くなり、リーク電流が増大する。したがって、Pwell領域91の不純物濃度を上げることは難しい。
【0058】
仮に、図5に示されるように、Pwell領域91内に、N型層97AおよびN型層97Bを形成しない場合、STI94及び95の底面で発生した電子が、電荷蓄積層であるN型層71へ流入し、暗電流の増大をもたらす。
【0059】
これに対して、固体撮像装置1の画素2のように、リセットトランジスタ44等の画素トランジスタと電荷蓄積層であるN型層71との間のPwell領域91内に、N型層97AおよびN型層97Bを形成することにより、図6に示されるように、STI94及び95の底部で発生した電子を、N型層97AおよびN型層97Bから、正の電圧が印加されたN型拡散層96Aおよび96Bへ排出することができるので、電荷蓄積層であるN型層71への流入を防止することができる。
【0060】
したがって、画素トランジスタと電荷蓄積層であるN型層71との間のPwell領域91内に、電荷蓄積層と同じ導電型(N型)のN型層97AおよびN型層97Bを設けることにより、画素トランジスタを素子分離するSTI94及び95の底部で発生する暗電流を抑制することができる。
【0061】
なお、上述した例では、画素2内に、STI94及び95の底部で発生する電子を排出するためのN型拡散層96およびN型層97を、N型拡散層96Aおよび96BとN型層97Aおよび97Bのそれぞれ2個設ける構成としたが、1つの領域で構成するようにしてもよい。
【0062】
<5.画素平面図>
図7は、画素トランジスタが形成される半導体基板12の表面側の画素2の平面図である。
【0063】
図7においては、図3と対応する部分については同一の符号を付してあり、その説明は適宜省略する。
【0064】
STI94及び95の底部で発生する電子を排出するN型拡散層96Aおよび96Bは、図7に示されるように、画素トランジスタのソース領域およびドレイン領域とは別に独立して設けられている。
【0065】
N型拡散層96Aには、ドレイン端子98Aから正の電圧が印加される。N型拡散層96Bには、ドレイン端子98Bから正の電圧が印加される。Pwell領域91はGND(グランド)に接続されている。
【0066】
なお、ドレイン端子98Aおよび98Bに印加される電圧は、Pwell領域91の電位よりも高い電圧であればよく、定電圧源VDDでもよい。
【0067】
(その他の平面構成例)
図7に示したように、暗電流成分の電子の排出先としてのN型拡散層96(96Aおよび96B)を、画素トランジスタのソース領域またはドレイン領域とは独立して設けてもよいが、画素トランジスタのドレイン領域と共通化してもよい。
【0068】
例えば、図8に示されるように、暗電流成分の電子の排出先としてのN型拡散層96を、リセットトランジスタ44のドレイン領域であるN型拡散層93と共通化してもよい。N型拡散層96としての機能を含むN型拡散層93に定電圧源VDDを印加する端子が、図7におけるドレイン端子98を兼用する。
【0069】
また例えば、図9に示されるように、暗電流成分の電子の排出先としてのN型拡散層96を、増幅トランジスタ45のドレイン領域であるN型拡散層101と共通化してもよい。N型拡散層96としての機能を含むN型拡散層101に定電圧源VDDを印加する端子が、図7におけるドレイン端子98を兼用する。
【0070】
図8および図9の例は、N型拡散層96の機能を、固定電位(VDD)が常時印加される拡散層と共通化した例であったが、電位が変化する半導体領域と共通化してもよい。例えば、暗電流成分の電子の排出先としてのN型拡散層96を、図10に示されるように、増幅トランジスタ45と選択トランジスタ46との間のN型層102と共通化してもよい。このN型層102は、電荷蓄積時はリセットトランジスタ44が常にオンとなっており、増幅トランジスタ45に定電圧源VDDが印加されているので、ドレイン端子98を設けることにより、暗電流成分の電子を排出することができる。画素信号読み出し時(電荷読み出し時)には、N型層102の電位は変化するが、読み出し期間の暗電流は問題とならないため、N型層102を、暗電流成分の電子を排出するN型層として使用することができる。
【0071】
<6.第2の実施の形態の画素構造>
図11は、画素2の第2の実施の形態としての画素構造を示す垂直方向断面図である。
【0072】
図11は、第1の実施の形態における図3の垂直方向断面図と対応し、図3と対応する部分については同一の符号を付してあるので、その説明は省略する。
【0073】
図11に示される第2の実施の形態では、図3においてPwell領域91内に形成されたN型層97Bが、N型層97Cに置き換えられている。その他の構成は、第1の実施の形態と同様である。
【0074】
第1の実施の形態では、トレンチ構造を有する転送トランジスタ42以外の画素トランジスタの下方に、N型層97(97Aまたは97B)が形成されていた。第1の実施の形態のように、Pwell領域91を画素内全体にわたって上下に分断することは、電子流入を抑制する効果は高いものの、Pwell領域91の抵抗を増し、電位固定を不安定にすることがある。特に画素トランジスタのウェル電位の不安定化は動作ノイズとなるため避けることが望ましい。
【0075】
そこで、図11に示した第2の実施の形態では、転送トランジスタ42以外の画素トランジスタのゲート電極の下方については、N型層97Cが設けられないように構成されている。これにより、画素トランジスタ直下のPwell領域91の電位固定を強化することができ、動作の不安定化を回避しつつ、STI94及び95の底部で発生する暗電流を抑制することができる。
【0076】
<7.第3の実施の形態の画素構造>
図12は、画素2の第3の実施の形態としての画素構造を示す垂直方向断面図である。
【0077】
図12においても、上述した第1および第2の実施の形態と対応する部分については同一の符号を付してあり、その説明は省略する。
【0078】
図12に示される第3の実施の形態では、図3においてPwell領域91内に形成されたN型層97Aおよび97Bが、N型層97Dおよび97Eに置き換えられている。その他の構成は、第1の実施の形態と同様である。
【0079】
図3の第1の実施の形態では、STI94及び95と、電荷蓄積層であるN型層71との間が、Pwell領域91、N型層97Aまたは97B、および、Pwell領域91の積層構造となっているため、半導体基板12の表面側界面90から電荷蓄積層であるN型層71までの距離(厚み)が大きくなる。その結果、電荷蓄積層であるN型層71からの電荷読み出しの経路長が長くなるため、電荷の転送に関しては悪化が懸念される。
【0080】
これに対して、図12の第3の実施の形態では、N型層97Dおよび97Eが、それぞれ、STI94及び95の底面と接続されるように、STI94及び95の直下に配置されている。換言すれば、第1の実施の形態におけるSTI94または95とN型層97Aまたは97Bとの間のPwell領域91が省略されている。これにより、半導体基板12の表面側界面90から電荷蓄積層であるN型層71までの距離(厚み)を短くすることができるので、電荷の転送の悪化を改善することができる。
【0081】
STI94および95の底部のうち、隣りの画素トランジスタに近い端部については、電気的分離の関係上、N型層97Dおよび97Eを配置することは困難であるが、それ以外の大部分の底部についてはN型層で覆うことが可能であり、この領域で発生した暗電流成分の電子のPD側への流入を防止することができる。
【0082】
<8.第4の実施の形態の画素構造>
図13は、画素2の第4の実施の形態としての画素構造を示す垂直方向断面図である。
【0083】
図13においても、上述した第1乃至第3の実施の形態と対応する部分については同一の符号を付してあり、その説明は省略する。
【0084】
図13に示される第4の実施の形態では、STI94及び95の底部で発生する暗電流を抑制するN型層の構成は、図12に示した第3の実施の形態と同様である。すなわち、第4の実施の形態では、N型層97Dおよび97Eが、それぞれ、STI94及び95の底面と接続されるように、STI94及び95の直下に配置されている。
【0085】
一方、図13の第4の実施の形態が、図12の第3の実施の形態と異なる点は、画素2の外周部分に設けられていたDTI72が、表面側界面90のSTI121および122とPwell領域91に置き換えられている。
【0086】
半導体基板12の表面側の画素2の平面図は、図7乃至図10のいずれの構成でも採用し得る。ただし、図7乃至図10において外周部に設けられたDTI72は省略される。
【0087】
このように、STI94及び95の底部で発生する暗電流を抑制するN型層の構成は、画素境界にDTI72を備える画素構造に限定されない。
【0088】
なお、図13の例では、STI94及び95の底部で発生する暗電流を抑制するN型層の構成として、図12に示した第3の実施の形態の構成を採用した例について説明したが、図3に示した第1の実施の形態、および、図11に示した第2の実施の形態の構成のいずれでも採用することができる。
【0089】
<9.まとめ>
上述した第1乃至第4の実施の形態に係る画素2は、PD41を構成するN型層71、P型層73、及び、N型層74が、画素トランジスタが形成される半導体基板12の表面側界面90には配置されず、表面側界面90よりも深い位置に配置された画素構造を有している。そして、PD41のPN接合面であるP型層73とN型層74のPN接合部分を、基板の深さ方向の側面に形成することにより、PN接合面積を拡大することができるので、取扱い電荷量を増大させることができる。N型層71に蓄積された電荷は、トレンチ構造の転送トランジスタ42によって表面側界面90に形成されたFD43へ転送される。
【0090】
リセットトランジスタ44等の画素トランジスタが配置される半導体基板12の表面側界面90に形成されたSTI94及び95と、電荷蓄積層であるN型層71との間のPwell領域91内には、電荷蓄積層と同じ導電型のN型層97(N型層97A乃至97E)が電荷排出層として設けられ、そのN型層97が、表面側界面90に形成されたN型拡散層96(96A,96B)に接続される。これにより、STI94及び95の底部で発生する暗電流をN型拡散層96に排出することができるので、STI94及び95の底部で発生する暗電流を抑制することができる。
【0091】
従って、第1乃至第4の実施の形態に係る画素2によれば、PD41の取扱い電荷量を増大しつつ、STI94及び95の底部で発生する暗電流成分の電子が、PD41の電荷蓄積層であるN型層71に流入することを抑制することができる。すなわち、暗時特性が優れ、取扱い電荷量の多い画素を備えた固体撮像装置を提供することができる。
【0092】
<10.本開示に係る技術を適用し得る積層型の固体撮像装置の構成例>
上述した各実施の形態に係る画素構造は、例えば以下のように複数の基板を積層して構成する固体撮像装置にも適用できる。
【0093】
図14は、本開示に係る技術を適用し得る積層型の固体撮像装置の構成例の概要を示す図である。
【0094】
図14のAは、非積層型の固体撮像装置の概略構成例を示している。固体撮像装置23010は、図14のAに示すように、1枚のダイ(半導体基板)23011を有する。このダイ23011には、画素がアレイ状に配置された画素領域23012と、画素の駆動その他の各種の制御を行う制御回路23013と、信号処理するためのロジック回路23014とが搭載されている。
【0095】
図14のB及びCは、積層型の固体撮像装置の概略構成例を示している。固体撮像装置23020は、図14のB及びCに示すように、センサダイ23021とロジックダイ23024との2枚のダイが積層され、電気的に接続されて、1つの半導体チップとして構成されている。
【0096】
図14のBでは、センサダイ23021には、画素領域23012と制御回路23013が搭載され、ロジックダイ23024には、信号処理を行う信号処理回路を含むロジック回路23014が搭載されている。
【0097】
図14のCでは、センサダイ23021には、画素領域23012が搭載され、ロジックダイ23024には、制御回路23013及びロジック回路23014が搭載されている。
【0098】
図15は、積層型の固体撮像装置23020の第1の構成例を示す断面図である。
【0099】
センサダイ23021には、画素領域23012となる画素を構成するPD(フォトダイオード)や、FD(フローティングディフュージョン)、Tr(MOS FET)、及び、制御回路23013となるTr等が形成される。さらに、センサダイ23021には、複数層、本例では3層の配線23110を有する配線層23101が形成される。なお、制御回路23013(となるTr)は、センサダイ23021ではなく、ロジックダイ23024に構成することができる。
【0100】
ロジックダイ23024には、ロジック回路23014を構成するTrが形成される。さらに、ロジックダイ23024には、複数層、本例では3層の配線23170を有する配線層23161が形成される。また、ロジックダイ23024には、内壁面に絶縁膜23172が形成された接続孔23171が形成され、接続孔23171内には、配線23170等と接続される接続導体23173が埋め込まれる。
【0101】
センサダイ23021とロジックダイ23024とは、互いの配線層23101及び23161が向き合うように貼り合わされ、これにより、センサダイ23021とロジックダイ23024とが積層された積層型の固体撮像装置23020が構成されている。センサダイ23021とロジックダイ23024とが貼り合わされる面には、保護膜等の膜23191が形成されている。
【0102】
センサダイ23021には、センサダイ23021の裏面側(PDに光が入射する側)(上側)からセンサダイ23021を貫通してロジックダイ23024の最上層の配線23170に達する接続孔23111が形成される。さらに、センサダイ23021には、接続孔23111に近接して、センサダイ23021の裏面側から1層目の配線23110に達する接続孔23121が形成される。接続孔23111の内壁面には、絶縁膜23112が形成され、接続孔23121の内壁面には、絶縁膜23122が形成される。そして、接続孔23111及び23121内には、接続導体23113及び23123がそれぞれ埋め込まれる。接続導体23113と接続導体23123とは、センサダイ23021の裏面側で電気的に接続され、これにより、センサダイ23021とロジックダイ23024とが、配線層23101、接続孔23121、接続孔23111、及び、配線層23161を介して、電気的に接続される。
【0103】
図16は、積層型の固体撮像装置23020の第2の構成例を示す断面図である。
【0104】
固体撮像装置23020の第2の構成例では、センサダイ23021に形成する1つの接続孔23211によって、センサダイ23021(の配線層23101(の配線23110))と、ロジックダイ23024(の配線層23161(の配線23170))とが電気的に接続される。
【0105】
すなわち、図16では、接続孔23211が、センサダイ23021の裏面側からセンサダイ23021を貫通してロジックダイ23024の最上層の配線23170に達し、且つ、センサダイ23021の最上層の配線23110に達するように形成される。接続孔23211の内壁面には、絶縁膜23212が形成され、接続孔23211内には、接続導体23213が埋め込まれる。上述の図15では、2つの接続孔23111及び23121によって、センサダイ23021とロジックダイ23024とが電気的に接続されるが、図16では、1つの接続孔23211によって、センサダイ23021とロジックダイ23024とが電気的に接続される。
【0106】
図17は、積層型の固体撮像装置23020の第3の構成例を示す断面図である。
【0107】
図17の固体撮像装置23020は、センサダイ23021とロジックダイ23024とが貼り合わされる面に、保護膜等の膜23191が形成されていない点で、センサダイ23021とロジックダイ23024とが貼り合わされる面に、保護膜等の膜23191が形成されている図15の場合と異なる。
【0108】
図17の固体撮像装置23020は、配線23110及び23170が直接接触するように、センサダイ23021とロジックダイ23024とを重ね合わせ、所要の加重をかけながら加熱し、配線23110及び23170を直接接合することで構成される。
【0109】
図18は、本開示に係る技術を適用し得る積層型の固体撮像装置の他の構成例を示す断面図である。
【0110】
図18では、固体撮像装置23401は、センサダイ23411と、ロジックダイ23412と、メモリダイ23413との3枚のダイが積層された3層の積層構造になっている。
【0111】
メモリダイ23413は、例えば、ロジックダイ23412で行われる信号処理において一時的に必要となるデータの記憶を行うメモリ回路を有する。
【0112】
図18では、センサダイ23411の下に、ロジックダイ23412及びメモリダイ23413が、その順番で積層されているが、ロジックダイ23412及びメモリダイ23413は、逆順、すなわち、メモリダイ23413及びロジックダイ23412の順番で、センサダイ23411の下に積層することができる。
【0113】
なお、図18では、センサダイ23411には、画素の光電変換部となるPDや、画素Trのソース/ドレイン領域が形成されている。
【0114】
PDの周囲にはゲート絶縁膜を介してゲート電極が形成され、ゲート電極と対のソース/ドレイン領域により画素Tr23421、画素Tr23422が形成されている。
【0115】
PDに隣接する画素Tr23421が転送Trであり、その画素Tr23421を構成する対のソース/ドレイン領域の一方がFDになっている。
【0116】
また、センサダイ23411には、層間絶縁膜が形成され、層間絶縁膜には、接続孔が形成される。接続孔には、画素Tr23421、及び、画素Tr23422に接続する接続導体23431が形成されている。
【0117】
さらに、センサダイ23411には、各接続導体23431に接続する複数層の配線23432を有する配線層23433が形成されている。
【0118】
また、センサダイ23411の配線層23433の最下層には、外部接続用の電極となるアルミパッド23434が形成されている。すなわち、センサダイ23411では、配線23432よりもロジックダイ23412との接着面23440に近い位置にアルミパッド23434が形成されている。アルミパッド23434は、外部との信号の入出力に係る配線の一端として用いられる。
【0119】
さらに、センサダイ23411には、ロジックダイ23412との電気的接続に用いられるコンタクト23441が形成されている。コンタクト23441は、ロジックダイ23412のコンタクト23451に接続されるとともに、センサダイ23411のアルミパッド23442にも接続されている。
【0120】
そして、センサダイ23411には、センサダイ23411の裏面側(上側)からアルミパッド23442に達するようにパッド孔23443が形成されている。
【0121】
本開示に係る技術は、以上のような固体撮像装置にも適用することができる。
【0122】
<11.電子機器への適用例>
本開示に係る技術は、固体撮像装置への適用に限られるものではない。即ち、本開示に係る技術は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、画像取込部(光電変換部)に固体撮像装置を用いる電子機器全般に対して適用可能である。固体撮像装置は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【0123】
図19は、本開示に係る技術を適用した電子機器としての、撮像装置の構成例を示すブロック図である。
【0124】
図19の撮像装置300は、レンズ群などからなる光学部301、図1の固体撮像装置1の構成が採用される固体撮像装置(撮像デバイス)302、およびカメラ信号処理回路であるDSP(Digital Signal Processor)回路303を備える。また、撮像装置300は、フレームメモリ304、表示部305、記録部306、操作部307、および電源部308も備える。DSP回路303、フレームメモリ304、表示部305、記録部306、操作部307および電源部308は、バスライン309を介して相互に接続されている。
【0125】
光学部301は、被写体からの入射光(像光)を取り込んで固体撮像装置302の撮像面上に結像する。固体撮像装置302は、光学部301によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像装置302として、図1の固体撮像装置1、即ち、各画素に形成されたSTI底部で発生する暗電流成分の電子がフォトダイオードへ流入することを抑制する画素構造を備える固体撮像装置を用いることができる。
【0126】
表示部305は、例えば、LCD(Liquid Crystal Display)や有機EL(Electro Luminescence)ディスプレイ等の薄型ディスプレイで構成され、固体撮像装置302で撮像された動画または静止画を表示する。記録部306は、固体撮像装置302で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
【0127】
操作部307は、ユーザによる操作の下に、撮像装置300が持つ様々な機能について操作指令を発する。電源部308は、DSP回路303、フレームメモリ304、表示部305、記録部306および操作部307の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【0128】
上述したように、固体撮像装置302として、上述した各実施の形態のいずれかに係る画素2を有する固体撮像装置1を用いることで、フォトダイオードの取扱い電荷量を増大しつつ、画素トランジスタ下の暗電流成分の電子が、フォトダイオードに流入することを抑制することができる。従って、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置300においても、暗時特性が良く、かつ、取扱い電荷量の多い画素を備えるので、撮像画像の高画質化を図ることができる。
【0129】
<12.イメージセンサの使用例>
図20は、上述の固体撮像装置1を用いたイメージセンサの使用例を示す図である。
【0130】
上述の固体撮像装置1を用いたイメージセンサは、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
【0131】
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
【0132】
<13.体内情報取得システムへの応用例>
本開示に係る技術(本技術)は、様々な製品へ応用することができる。例えば、本開示に係る技術は、カプセル型内視鏡を用いた患者の体内情報取得システムに適用されてもよい。
【0133】
図21は、本開示に係る技術が適用され得る、カプセル型内視鏡を用いた患者の体内情報取得システムの概略的な構成の一例を示すブロック図である。
【0134】
体内情報取得システム10001は、カプセル型内視鏡10100と、外部制御装置10200とから構成される。
【0135】
カプセル型内視鏡10100は、検査時に、患者によって飲み込まれる。カプセル型内視鏡10100は、撮像機能および無線通信機能を有し、患者から自然排出されるまでの間、胃や腸等の臓器の内部を蠕動運動等によって移動しつつ、当該臓器の内部の画像(以下、体内画像ともいう)を所定の間隔で順次撮像し、その体内画像についての情報を体外の外部制御装置10200に順次無線送信する。
【0136】
外部制御装置10200は、体内情報取得システム10001の動作を統括的に制御する。また、外部制御装置10200は、カプセル型内視鏡10100から送信されてくる体内画像についての情報を受信し、受信した体内画像についての情報に基づいて、表示装置(図示せず)に当該体内画像を表示するための画像データを生成する。
【0137】
体内情報取得システム10001では、このようにして、カプセル型内視鏡10100が飲み込まれてから排出されるまでの間、患者の体内の様子を撮像した体内画像を随時得ることができる。
【0138】
カプセル型内視鏡10100と外部制御装置10200の構成および機能についてより詳細に説明する。
【0139】
カプセル型内視鏡10100は、カプセル型の筐体10101を有し、その筐体10101内には、光源部10111、撮像部10112、画像処理部10113、無線通信部10114、給電部10115、電源部10116、および制御部10117が収納されている。
【0140】
光源部10111は、例えばLED(Light Emitting Diode)等の光源から構成され、撮像部10112の撮像視野に対して光を照射する。
【0141】
撮像部10112は、撮像素子、および当該撮像素子の前段に設けられる複数のレンズからなる光学系から構成される。観察対象である体組織に照射された光の反射光(以下、観察光という)は、当該光学系によって集光され、当該撮像素子に入射する。撮像部10112では、撮像素子において、そこに入射した観察光が光電変換され、その観察光に対応する画像信号が生成される。撮像部10112によって生成された画像信号は、画像処理部10113に提供される。
【0142】
画像処理部10113は、CPU(Central Processing Unit)やGPU(Graphics Processing Unit)等のプロセッサによって構成され、撮像部10112によって生成された画像信号に対して各種の信号処理を行う。画像処理部10113は、信号処理を施した画像信号を、RAWデータとして無線通信部10114に提供する。
【0143】
無線通信部10114は、画像処理部10113によって信号処理が施された画像信号に対して変調処理等の所定の処理を行い、その画像信号を、アンテナ10114Aを介して外部制御装置10200に送信する。また、無線通信部10114は、外部制御装置10200から、カプセル型内視鏡10100の駆動制御に関する制御信号を、アンテナ10114Aを介して受信する。無線通信部10114は、外部制御装置10200から受信した制御信号を制御部10117に提供する。
【0144】
給電部10115は、受電用のアンテナコイル、当該アンテナコイルに発生した電流から電力を再生する電力再生回路、および昇圧回路等から構成される。給電部10115では、いわゆる非接触充電の原理を用いて電力が生成される。
【0145】
電源部10116は、二次電池によって構成され、給電部10115によって生成された電力を蓄電する。図21では、図面が煩雑になることを避けるために、電源部10116からの電力の供給先を示す矢印等の図示を省略しているが、電源部10116に蓄電された電力は、光源部10111、撮像部10112、画像処理部10113、無線通信部10114、および制御部10117に供給され、これらの駆動に用いられ得る。
【0146】
制御部10117は、CPU等のプロセッサによって構成され、光源部10111、撮像部10112、画像処理部10113、無線通信部10114、および、給電部10115の駆動を、外部制御装置10200から送信される制御信号に従って適宜制御する。
【0147】
外部制御装置10200は、CPU,GPU等のプロセッサ、又はプロセッサとメモリ等の記憶素子が混載されたマイクロコンピュータ若しくは制御基板等で構成される。外部制御装置10200は、カプセル型内視鏡10100の制御部10117に対して制御信号を、アンテナ10200Aを介して送信することにより、カプセル型内視鏡10100の動作を制御する。カプセル型内視鏡10100では、例えば、外部制御装置10200からの制御信号により、光源部10111における観察対象に対する光の照射条件が変更され得る。また、外部制御装置10200からの制御信号により、撮像条件(例えば、撮像部10112におけるフレームレート、露出値等)が変更され得る。また、外部制御装置10200からの制御信号により、画像処理部10113における処理の内容や、無線通信部10114が画像信号を送信する条件(例えば、送信間隔、送信画像数等)が変更されてもよい。
【0148】
また、外部制御装置10200は、カプセル型内視鏡10100から送信される画像信号に対して、各種の画像処理を施し、撮像された体内画像を表示装置に表示するための画像データを生成する。当該画像処理としては、例えば現像処理(デモザイク処理)、高画質化処理(帯域強調処理、超解像処理、NR(Noise reduction)処理および/若しくは手ブレ補正処理等)、並びに/又は拡大処理(電子ズーム処理)等、各種の信号処理を行うことができる。外部制御装置10200は、表示装置の駆動を制御して、生成した画像データに基づいて撮像された体内画像を表示させる。あるいは、外部制御装置10200は、生成した画像データを記録装置(図示せず)に記録させたり、印刷装置(図示せず)に印刷出力させてもよい。
【0149】
以上、本開示に係る技術が適用され得る体内情報取得システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部10112に適用され得る。撮像部10112に本開示に係る技術を適用することにより、取扱い電荷量を増大しつつ、暗電流を抑制した撮像が可能となるので、より鮮明な術部画像を得ることができ、検査の精度を向上させることができる。
【0150】
なお、ここでは、一例としてカプセル型内視鏡を用いた患者の体内情報取得システムについて説明したが、本開示に係る技術は、その他、例えば、内視鏡手術システムや顕微鏡手術システム等に適用されてもよい。
【0151】
<14.移動体への応用例>
本開示に係る技術は、例えば、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
【0152】
図22は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【0153】
車両制御システム12000は、通信ネットワーク12001を介して接続された複数の電子制御ユニットを備える。図22に示した例では、車両制御システム12000は、駆動系制御ユニット12010、ボディ系制御ユニット12020、車外情報検出ユニット12030、車内情報検出ユニット12040、および統合制御ユニット12050を備える。また、統合制御ユニット12050の機能構成として、マイクロコンピュータ12051、音声画像出力部12052、および車載ネットワークI/F(interface)12053が図示されている。
【0154】
駆動系制御ユニット12010は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット12010は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、および、車両の制動力を発生させる制動装置等の制御装置として機能する。
【0155】
ボディ系制御ユニット12020は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット12020は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット12020には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット12020は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【0156】
車外情報検出ユニット12030は、車両制御システム12000を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット12030には、撮像部12031が接続される。車外情報検出ユニット12030は、撮像部12031に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット12030は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【0157】
撮像部12031は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部12031は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部12031が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
【0158】
車内情報検出ユニット12040は、車内の情報を検出する。車内情報検出ユニット12040には、例えば、運転者の状態を検出する運転者状態検出部12041が接続される。運転者状態検出部12041は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット12040は、運転者状態検出部12041から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【0159】
マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット12010に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むADAS(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
【0160】
また、マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0161】
また、マイクロコンピュータ12051は、車外情報検出ユニット12030で取得される車外の情報に基づいて、ボディ系制御ユニット12020に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車外情報検出ユニット12030で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【0162】
音声画像出力部12052は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声および画像のうちの少なくとも一方の出力信号を送信する。図22の例では、出力装置として、オーディオスピーカ12061、表示部12062およびインストルメントパネル12063が例示されている。表示部12062は、例えば、オンボードディスプレイおよびヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【0163】
図23は、撮像部12031の設置位置の例を示す図である。
【0164】
図23では、車両12100は、撮像部12031として、撮像部12101,12102,12103,12104,12105を有する。
【0165】
撮像部12101,12102,12103,12104,12105は、例えば、車両12100のフロントノーズ、サイドミラー、リアバンパ、バックドアおよび車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部12101および車室内のフロントガラスの上部に備えられる撮像部12105は、主として車両12100の前方の画像を取得する。サイドミラーに備えられる撮像部12102,12103は、主として車両12100の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部12104は、主として車両12100の後方の画像を取得する。
撮像部12101および12105で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【0166】
なお、図23には、撮像部12101ないし12104の撮影範囲の一例が示されている。撮像範囲12111は、フロントノーズに設けられた撮像部12101の撮像範囲を示し、撮像範囲12112,12113は、それぞれサイドミラーに設けられた撮像部12102,12103の撮像範囲を示し、撮像範囲12114は、リアバンパ又はバックドアに設けられた撮像部12104の撮像範囲を示す。例えば、撮像部12101ないし12104で撮像された画像データが重ね合わせられることにより、車両12100を上方から見た俯瞰画像が得られる。
【0167】
撮像部12101ないし12104の少なくとも1つは、距離情報を取得する機能を有していてもよい。例えば、撮像部12101ないし12104の少なくとも1つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【0168】
例えば、マイクロコンピュータ12051は、撮像部12101ないし12104から得られた距離情報を基に、撮像範囲12111ないし12114内における各立体物までの距離と、この距離の時間的変化(車両12100に対する相対速度)を求めることにより、特に車両12100の進行路上にある最も近い立体物で、車両12100と略同じ方向に所定の速度(例えば、0km/h以上)で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ12051は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御(追従停止制御も含む)や自動加速制御(追従発進制御も含む)等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0169】
例えば、マイクロコンピュータ12051は、撮像部12101ないし12104から得られた距離情報を元に、立体物に関する立体物データを、2輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ12051は、車両12100の周辺の障害物を、車両12100のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ12051は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ12061や表示部12062を介してドライバに警報を出力することや、駆動系制御ユニット12010を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【0170】
撮像部12101ないし12104の少なくとも1つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ12051は、撮像部12101ないし12104の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部12101ないし12104の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。
マイクロコンピュータ12051が、撮像部12101ないし12104の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部12052は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部12062を制御する。また、音声画像出力部12052は、歩行者を示すアイコン等を所望の位置に表示するように表示部12062を制御してもよい。
【0171】
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部12031に適用され得る。撮像部12031に本開示に係る技術を適用することにより、小型化しつつも、より見やすい撮影画像を得ることができたり、距離情報を取得することができる。また、得られた撮影画像や距離情報を用いて、ドライバの疲労を軽減したり、ドライバや車両の安全度を高めることが可能になる。
【0172】
本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【0173】
例えば、上述した複数の実施の形態の全てまたは一部を組み合わせた形態を採用することができる。
【0174】
上述した例では、第1導電型をN型、第2導電型をP型として、電子を信号電荷とした固体撮像装置について説明したが、本技術は正孔を信号電荷とする固体撮像装置にも適用することができる。すなわち、第1導電型をP型とし、第2導電型をN型として、前述の各半導体領域を逆の導電型の半導体領域で構成することができる。
【0175】
また、本技術は、固体撮像装置に限らず、他の半導体集積回路を有する半導体装置全般に対して適用可能である。
【0176】
なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、本明細書に記載されたもの以外の効果があってもよい。
【0177】
なお、本技術は以下のような構成も取ることができる。
(1)
半導体基板の基板界面に形成された画素トランジスタを分離する素子分離領域と、
前記基板界面よりも深い位置に形成された電荷蓄積層と、
前記素子分離領域と前記電荷蓄積層との間に、前記電荷蓄積層と同じ導電型の電荷排出層と
を備える固体撮像装置。
(2)
前記電荷排出層は、前記素子分離領域の直下に配置されている
前記(1)に記載の固体撮像装置。
(3)
前記電荷排出層は、前記素子分離領域と前記電荷蓄積層との間に、ウェル領域を介して配置されている
前記(1)に記載の固体撮像装置。
(4)
前記電荷排出層は、転送トランジスタ以外の前記画素トランジスタの下方にも配置されている
前記(1)または(3)に記載の固体撮像装置。
(5)
前記電荷排出層は、転送トランジスタ以外の前記画素トランジスタのゲート電極の下方には配置されていない
前記(1)または(2)に記載の固体撮像装置。
(6)
前記電荷排出層は、前記基板界面に形成された前記電荷蓄積層と同じ導電型の半導体領域と接続されるように構成される
前記(1)乃至(5)のいずれかに記載の固体撮像装置。
(7)
前記半導体領域は、前記画素トランジスタのソース領域およびドレイン領域とは別に設けられている
前記(6)に記載の固体撮像装置。
(8)
前記半導体領域は、前記画素トランジスタの一つであるリセットトランジスタのドレイン領域である
前記(6)に記載の固体撮像装置。
(9)
前記半導体領域は、前記画素トランジスタの一つである増幅トランジスタのドレイン領域である
前記(6)に記載の固体撮像装置。
(10)
前記半導体領域には、所定の電圧が常時印加される
前記(6)乃至(9)のいずれかに記載の固体撮像装置。
(11)
前記半導体領域は、前記画素トランジスタとしての増幅トランジスタと選択トランジスタの間の半導体領域である
前記(6)に記載の固体撮像装置。
(12)
前記画素トランジスタの一つである転送トランジスタは、ゲート電極が前記基板界面から前記電荷蓄積層まで形成されたトレンチ構造のトランジスタである
前記(1)乃至(11)のいずれかに記載の固体撮像装置。
(13)
平面視において、前記電荷蓄積層の外側の画素境界に、前記半導体基板を貫通する画素間分離部をさらに備える
前記(1)乃至(12)のいずれかに記載の固体撮像装置。
(14)
前記画素間分離部は、側壁膜と、その内側の充填材との2層構造で構成される
前記(13)に記載の固体撮像装置。
(15)
前記電荷蓄積層と前記画素間分離部との間に、PN接合面を形成するP型層とN型層をさらに備える
前記(13)または(14)に記載の固体撮像装置。
(16)
前記画素トランジスタが形成された前記半導体基板の第1の面と異なる第2の面側に、遮光膜とオンチップレンズをさらに備える
前記(1)乃至(15)のいずれかに記載の固体撮像装置。
(17)
半導体基板の基板界面に形成された画素トランジスタを分離する素子分離領域と、
前記基板界面よりも深い位置に形成された電荷蓄積層と、
前記素子分離領域と前記電荷蓄積層との間に、前記電荷蓄積層と同じ導電型の電荷排出層と
を有する固体撮像装置
を備える電子機器。
【符号の説明】
【0178】
1 固体撮像装置, 2 画素, 12 半導体基板, 42 転送トランジスタ, 44 リセットトランジスタ, 60 裏面側界面, 61 遮光膜, 62 オンチップレンズ, 71 N型層, 72 DTI(Deep Trench Isolation), 73 P型層, 74 N型層, 75 P型層, 81 側壁膜, 82 充填材, 90 表面側界面, 91 Pwell領域(ウェル領域), 92 N型層, 93 N型拡散層, 94,95 STI, 96(96A,96B) N型拡散層, 97(97A乃至97E) N型層, 98(98A,98B) ドレイン端子, 121,122 STI, 300 撮像装置, 302 固体撮像装置
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19
図20
図21
図22
図23