特開2020-184589(P2020-184589A)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ イビデン株式会社の特許一覧
特開2020-184589電子部品内蔵配線板及びその製造方法
<>
  • 特開2020184589-電子部品内蔵配線板及びその製造方法 図000003
  • 特開2020184589-電子部品内蔵配線板及びその製造方法 図000004
  • 特開2020184589-電子部品内蔵配線板及びその製造方法 図000005
  • 特開2020184589-電子部品内蔵配線板及びその製造方法 図000006
  • 特開2020184589-電子部品内蔵配線板及びその製造方法 図000007
  • 特開2020184589-電子部品内蔵配線板及びその製造方法 図000008
  • 特開2020184589-電子部品内蔵配線板及びその製造方法 図000009
  • 特開2020184589-電子部品内蔵配線板及びその製造方法 図000010
  • 特開2020184589-電子部品内蔵配線板及びその製造方法 図000011
  • 特開2020184589-電子部品内蔵配線板及びその製造方法 図000012
  • 特開2020184589-電子部品内蔵配線板及びその製造方法 図000013
  • 特開2020184589-電子部品内蔵配線板及びその製造方法 図000014
  • 特開2020184589-電子部品内蔵配線板及びその製造方法 図000015
  • 特開2020184589-電子部品内蔵配線板及びその製造方法 図000016
  • 特開2020184589-電子部品内蔵配線板及びその製造方法 図000017
  • 特開2020184589-電子部品内蔵配線板及びその製造方法 図000018
  • 特開2020184589-電子部品内蔵配線板及びその製造方法 図000019
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2020-184589(P2020-184589A)
(43)【公開日】2020年11月12日
(54)【発明の名称】電子部品内蔵配線板及びその製造方法
(51)【国際特許分類】
   H05K 3/46 20060101AFI20201016BHJP
   H01L 23/12 20060101ALI20201016BHJP
【FI】
   H05K3/46 Q
   H05K3/46 N
   H01L23/12 501P
【審査請求】未請求
【請求項の数】13
【出願形態】OL
【全頁数】16
(21)【出願番号】特願2019-88781(P2019-88781)
(22)【出願日】2019年5月9日
(71)【出願人】
【識別番号】000000158
【氏名又は名称】イビデン株式会社
(74)【代理人】
【識別番号】100112472
【弁理士】
【氏名又は名称】松浦 弘
(74)【代理人】
【識別番号】100202223
【弁理士】
【氏名又は名称】軸見 可奈子
(72)【発明者】
【氏名】田中 祐介
(72)【発明者】
【氏名】二木 朋博
(72)【発明者】
【氏名】中村 雄一
(72)【発明者】
【氏名】松井 良樹
(72)【発明者】
【氏名】伊野 桂之介
(72)【発明者】
【氏名】不破 知裕
(72)【発明者】
【氏名】井澤 清治
【テーマコード(参考)】
5E316
【Fターム(参考)】
5E316AA02
5E316AA12
5E316AA15
5E316AA43
5E316AA60
5E316CC04
5E316CC09
5E316CC10
5E316CC32
5E316DD02
5E316DD03
5E316DD25
5E316DD33
5E316EE09
5E316EE12
5E316EE19
5E316EE31
5E316EE38
5E316FF07
5E316FF15
5E316FF45
5E316GG15
5E316GG17
5E316GG27
5E316GG28
5E316HH32
5E316HH40
5E316JJ12
5E316JJ13
5E316JJ26
5E316JJ28
(57)【要約】
【課題】被覆絶縁層と電子部品との剥離の抑制が可能な電子部品内蔵配線板及びその製造方法。
【解決手段】本発明に係る電子部品内蔵配線板100は、半導体部品80が収容されるキャビティ30と、半導体部品80の表面に配置されるパッド81と、キャビティ30と半導体部品80との間に充填される充填樹脂を含み、半導体部品80を表面側から覆う外側ビルドアップ絶縁層21と、外側ビルドアップ絶縁層21を貫通し、パッド81の一部を露出させる第2ビア形成孔45Bと、を有する電子部品内蔵配線板100であって、半導体部品80と外側ビルドアップ絶縁層21との間に、半導体部品80との密着力が外側ビルドアップ絶縁層21よりも大きい樹脂被膜90が形成され、樹脂被膜90には、第2ビア形成孔45B内にパッド81の一部を露出させるための貫通孔90Aが形成されている。
【選択図】図3
【特許請求の範囲】
【請求項1】
表裏の一方側に開口するキャビティを有するキャビティ付き基板と、
前記キャビティに収容されると共に、表面にパッドを有する電子部品と、
前記キャビティ付き基板及び前記電子部品の上に形成される被覆絶縁層と、
前記被覆絶縁層を貫通する複数のビア孔と、
前記ビア孔内に形成されるビア導体と、を備える電子部品内蔵配線板であって、
前記電子部品と前記被覆絶縁層との間に、前記電子部品との密着力が前記被覆絶縁層よりも大きい樹脂被膜が形成され、
前記樹脂被膜には、前記ビア孔内に前記パッドの一部を露出させるための貫通孔が形成されている。
【請求項2】
請求項1に記載の電子部品内蔵配線板であって、
前記電子部品は、半導体部品であり、前記表面には、前記パッド同士の間に、ケイ素化合物からなるパシベーション膜が形成されている。
【請求項3】
請求項2に記載の電子部品内蔵配線板であって、
前記ケイ素化合物は、窒化ケイ素である。
【請求項4】
請求項1乃至3のうち何れか1の請求項に記載の電子部品内蔵配線板であって、
前記貫通孔の内縁は、前記ビア孔の内面と面一になっている。
【請求項5】
請求項1乃至4のうち何れか1の請求項に記載の電子部品内蔵配線板であって、
前記パッドの表面には粗化部が形成されていて、
前記樹脂被膜のうち前記貫通孔の開口縁部は、前記粗化部の凹凸形状の上に形成されている。
【請求項6】
請求項1乃至5のうち何れか1の請求項に記載の電子部品内蔵配線板であって、
前記樹脂被膜は、前記電子部品の前記表面及び側面と、前記キャビティの内面と、前記キャビティの底面のうち前記キャビティの内面と前記電子部品の側面との間と、の上に全体的に形成されている。
【請求項7】
表裏の一方側に開口するキャビティを有するキャビティ付き基板を形成することと、
表面にパッドを有する電子部品を前記キャビティに収容することと、
前記キャビティ付き基板と前記電子部品との上に被覆絶縁層を形成することと、
前記被覆絶縁層にビア孔を形成することと、
前記ビア孔内にビア導体を形成することと、を有する電子部品内蔵配線板の製造方法であって、
前記電子部品と前記被覆絶縁層との間に、前記電子部品との密着力が前記被覆絶縁層よりも大きい樹脂被膜を形成することと、
前記樹脂被膜に、前記ビア孔内に前記パッドの一部を露出させるための貫通孔を形成することと、をさらに有する。
【請求項8】
請求項7に記載の電子部品内蔵配線板の製造方法であって、
前記樹脂被膜の形成を、前記キャビティに前記電子部品を収容することよりも後で、かつ、前記被覆絶縁層を形成することよりも前に行う。
【請求項9】
請求項7又は8に記載の電子部品内蔵配線板の製造方法であって、
前記樹脂被膜の形成を、樹脂を含む液体に浸すことにより行う。
【請求項10】
請求項7乃至9のうち何れか1の請求項に記載の電子部品内蔵配線板の製造方法であって、
前記ビア孔と前記貫通孔とを、前記被覆絶縁層と前記樹脂被膜とを共に貫通させることにより形成する。
【請求項11】
請求項7乃至10のうち何れか1の請求項に記載の電子部品内蔵配線板の製造方法であって、
前記電子部品として、前記表面における前記パッド同士の間にケイ素化合物からなるパシベーション膜が形成されている半導体部品を準備する。
【請求項12】
請求項11に記載の電子部品内蔵配線板の製造方法であって、
前記ケイ素化合物は、窒化ケイ素である。
【請求項13】
請求項7乃至12のうち何れか1の請求項に記載の電子部品内蔵配線板の製造方法であって、
前記樹脂被膜の形成を、前記パッドの表面を粗化した後に行う。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、キャビティに収容される電子部品を有する電子部品内蔵配線板及びその製造方法に関する。
【背景技術】
【0002】
従来、この種の電子部品内蔵配線板として、電子部品が被覆絶縁層によって覆われているものが知られている(例えば、特許文献1参照)。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2006−019441号(図9
【発明の概要】
【発明が解決しようとする課題】
【0004】
上記した電子部品内蔵配線板及びその製造方法においては、被覆絶縁層と電子部品との剥離の抑制が求められている。
【課題を解決するための手段】
【0005】
上記目的を達成するためになされた請求項1に係る発明は、表裏の一方側に開口するキャビティを有するキャビティ付き基板と、前記キャビティに収容されると共に、表面にパッドを有する電子部品と、前記キャビティ付き基板及び前記電子部品の上に形成される被覆絶縁層と、前記被覆絶縁層を貫通する複数のビア孔と、前記ビア孔内に形成されるビア導体と、を備える電子部品内蔵配線板であって、前記電子部品と前記被覆絶縁層との間に、前記電子部品との密着力が前記被覆絶縁層よりも大きい樹脂被膜が形成され、前記樹脂被膜には、前記ビア孔内に前記パッドの一部を露出させるための貫通孔が形成されている。
【0006】
上記課題を解決するためになされた電子部品内蔵配線板の製造方法は、表裏の一方側に開口するキャビティを有するキャビティ付き基板を形成することと、表面にパッドを有する電子部品を前記キャビティに収容することと、前記キャビティ付き基板と前記電子部品との上に被覆絶縁層を形成することと、前記被覆絶縁層にビア孔を形成することと、前記ビア孔内にビア導体を形成することと、を有する電子部品内蔵配線板の製造方法であって、前記電子部品と前記被覆絶縁層との間に、前記電子部品との密着力が前記被覆絶縁層よりも大きい樹脂被膜を形成することと、前記樹脂被膜に、前記ビア孔内に前記パッドの一部を露出させるための貫通孔を形成することと、をさらに有する。
【図面の簡単な説明】
【0007】
図1】本発明の一実施形態に係る電子部品内蔵配線板の断面図
図2】キャビティ付き基板の断面図
図3】電子部品内蔵配線板のキャビティ周辺の断面図
図4】キャビティ付き基板の製造工程を示す断面図
図5】キャビティ付き基板の製造工程を示す断面図
図6】キャビティ付き基板の製造工程を示す断面図
図7】キャビティ付き基板の製造工程を示す断面図
図8】電子部品内蔵配線板の製造工程を示す断面図
図9】電子部品内蔵配線板の製造工程を示す断面図
図10】電子部品内蔵配線板の製造工程を示す断面図
図11】電子部品内蔵配線板の製造工程を示す断面図
図12】電子部品内蔵配線板の製造工程を示す断面図
図13】電子部品内蔵配線板の製造工程を示す断面図
図14】電子部品内蔵配線板の製造工程を示す断面図
図15】電子部品内蔵配線板の製造工程を示す断面図
図16】電子部品内蔵配線板の製造工程を示す断面図
図17】電子部品内蔵配線板の製造工程を示す断面図
【発明を実施するための形態】
【0008】
以下、本発明の一実施形態を図1図17に基づいて説明する。図1に示されるように、本実施形態に係る電子部品内蔵配線板100は、電子部品としての半導体部品80をキャビティ30内に収容するキャビティ付き基板10(図2参照)の表裏の両面に、絶縁性材料(例えば、樹脂フィルム、またはプリプレグ)で構成される外側ビルドアップ絶縁層21と金属(例えば、銅)で構成される外側ビルドアップ導体層22が積層されると共に、外側ビルドアップ導体層22がソルダーレジスト層29で覆われる構造になっている。ソルダーレジスト層29は、電子部品内蔵配線板100の表側面であるF面100Fと、裏側面であるB面100Bとを構成する。
【0009】
図1に示されるように、電子部品内蔵配線板100のF面100Fを構成するF面ソルダーレジスト層29Fには、外側ビルドアップ導体層22のうちF面100F側に位置するF面外側ビルドアップ導体層22Fの一部を導体パッド23として露出させる開口27が複数形成されている。具体的には、導体パッド23には、厚さ方向から見たときにキャビティ30の外側に配置される第1導体パッド23Aと、半導体部品80と重なる第2導体パッド23Bとが形成され、複数の開口27には、第1導体パッド23Aを露出させる第1開口27Aと、第2導体パッド23Bを露出させる第2開口27Bとが複数形成されている。
【0010】
また、電子部品内蔵配線板100のB面100B側のB面ソルダーレジスト層29Bには、B面100B側のB面外側ビルドアップ導体層22Bの一部を第3導体パッド24として露出させる第3開口28が複数形成されている。
【0011】
第1導体パッド23A及び第2導体パッド23Bの上には、F面めっき層41が形成されている。第1導体パッド23A上のF面めっき層41は、第1開口27A内を充填してF面ソルダーレジスト層29Fの外側にバンプ状に突出する。第2導体パッド23B上のF面めっき層41も同様に、第2開口27B内を充填してF面ソルダーレジスト層29Fの外側に突出する。また、第3導体パッド24の上には、B面めっき層42が形成されている。B面めっき層42は、第3開口28の底部に配置されて、B面ソルダーレジスト層29Bの外面に対して凹んでいる。なお、F面めっき層41及びB面めっき層42は、無電解Ni/Pd/Au金属層で構成されている。
【0012】
図2に示されるように、キャビティ付き基板10は、コア基板11の表側面であるF面11Fと裏側面であるB面11Bとにビルドアップ絶縁層15とビルドアップ導体層16とが交互に積層されている多層構造になっている。ビルドアップ絶縁層15は、上述した外側ビルドアップ絶縁層21と同じ材質で構成され、ビルドアップ導体層16は、外側ビルドアップ導体層22と同じ材質で構成されている。
【0013】
コア基板11の表裏の両面には、コア導体層12が形成されている。表側のコア導体層12と裏側のコア導体層12とは、コア基板11を貫通するスルーホール導体13によって接続されている。スルーホール導体13は、コア基板11を貫通するスルーホール13Aの壁面に、例えば、銅のめっきが形成されることにより形成されている。
【0014】
コア基板11に最も近い最内のビルドアップ導体層16とコア導体層12とは、最内のビルドアップ絶縁層15を貫通するビア導体17によって接続されている。また、積層方向で隣り合うビルドアップ導体層16,16同士は、それらビルドアップ導体層16,16の間に位置するビルドアップ絶縁層15を貫通するビア導体18によって接続されている。
【0015】
コア基板11のF面11F側に積層されるビルドアップ導体層16のうち外側から2番目に位置する第2ビルドアップ導体層16Bには、導体回路層31Bと、プレーン層31Aとが形成されている。プレーン層31Aは、ベタ状をなしてグランド接続されるグランド層になっている。
【0016】
コア基板11のF面11F側に積層されるビルドアップ導体層16のうち最も外側に配置される第1ビルドアップ導体層16Aには、ビア導体18を介して導体回路層31Bに接続される導体回路層35が形成されている。また、第1ビルドアップ導体層16A上には、保護絶縁層34が積層されている。保護絶縁層34は、ビルドアップ絶縁層15と同じ材質で構成されている。保護絶縁層34の厚さは、ビルドアップ絶縁層15よりも薄くなっている。保護絶縁層34は、キャビティ付き基板10の表側面であるF面10Fと、キャビティ付き基板10の裏側面であるB面10Bとを構成する。なお、キャビティ付き基板10の裏側面に保護絶縁層34が形成されなくてもよい。また、保護絶縁層34の厚さがビルドアップ絶縁層15の厚さと同じであってもよい。
【0017】
同図に示されるように、キャビティ付き基板10には、F面10Fに開口30Aを有するキャビティ30が形成されている。キャビティ30は、最も外側に位置する第1ビルドアップ絶縁層15Aと保護絶縁層34とを貫通し、プレーン層31Aを底面として露出させる。また、キャビティ30の内周面は、底面側(プレーン層31A側)に向かうにつれてキャビティ30の断面を小さくするように傾斜している。キャビティ30の内周面は、プレーン層31Aと略垂直になるように立ち上がっていてもよい。
【0018】
キャビティ30の底面の面積は、プレーン層31Aの面積よりも小さくなっていて、プレーン層31Aの外周部は、キャビティ30の外側にはみ出している。言い換えれば、プレーン層31Aは、キャビティ30の底面全体を構成している。また、図3に示されるように、プレーン層31Aのうちキャビティ30の底面として露出する部分の表面には粗化部36が形成されている。
【0019】
上述した導体パッド23,24は、ビア導体25,26を介して第1ビルドアップ導体層16A又は半導体部品80に接続されている(図1参照)。具体的には、第1導体パッド23A及び第3導体パッド24が、第1ビア導体25A及び第3ビア導体26を介して第1ビルドアップ導体層16Aに接続され、第2導体パッド23Bが、第2ビア導体25Bを介して半導体部品80に接続されている。
【0020】
第1ビア導体25A及び第3ビア導体26は、外側ビルドアップ絶縁層21と保護絶縁層34とを貫通する第1ビア形成孔45A及び第3ビア形成孔46にめっきを充填してなり、第2ビア導体25Bは、外側ビルドアップ絶縁層21を貫通する第2ビア形成孔45Bにめっきを充填してなる。第2ビア形成孔45Bは、半導体部品80上に配置されて、半導体部品80の表面の一部を露出させる。第2ビア形成孔45Bの孔径は、第1ビア形成孔45A及び第3ビア形成孔46の孔径より小さくなっている。なお、第1ビア形成孔45A,第2ビア形成孔45B及び第3ビア形成孔46は、底部へ近づくにつれて縮径されるテーパ状に形成されている。
【0021】
さて、上述したように、キャビティ30には、半導体部品80が収容されている。具体的には、図1に示されるように、キャビティ30の底面として露出するプレーン層31A上には、接着層33が形成され、その接着層33上に半導体部品80がマウントされている。ここで、キャビティ30の底面として露出するプレーン層31Aの表面に形成されている粗化部36によって、接着層33にアンカー効果が作用し、接着層33のプレーン層31Aからの剥離が抑制される。なお、接着層33の平面形状は半導体部品80の平面形状と同一になっている。
【0022】
本実施形態の半導体部品80は、部品本体80Aと、部品本体80Aの上面に設けられたパッド81と、部品本体80Aの上面のうちパッド81が配されている部分以外を覆うパシベーション膜82と、を有していて、パッド81とパシベーション膜82とが半導体部品80の表面を構成する。図3に示されるように、パッド81の上面は粗化処理された粗化部81Aとなっていて、パッド81の上面は、パシベーション膜82の上面に対して僅かに窪んでいる。パシベーション膜82と保護絶縁層34とは略面一になっている。また、パシベーション膜82は、例えば、窒化ケイ素からなる。
【0023】
ここで、本実施形態の電子部品内蔵配線板100では、外側ビルドアップ絶縁層21の下に、樹脂被膜90が形成されている。詳細には、樹脂被膜90は、キャビティ付き基板10のF面10F及びB面10Bと、半導体部品80の表面及び側面と、キャビティ30の内側面と、キャビティ30の底面のうちキャビティ30の内側面と半導体部品80の側面との間の部分とに形成されている。つまり、樹脂被膜90は、半導体部品80が収容されているキャビティ付き基板10のF面10F側及びB面10B側の表面全体に形成されている。
【0024】
樹脂被膜90は、例えば、アミノ基含有トリアゾール系化合物から構成されていて、防錆性を有している。また、樹脂被膜90とパシベーション膜82との密着力及び樹脂被膜90と外側ビルドアップ絶縁層21との密着力は、外側ビルドアップ絶縁層21とパシベーション膜82との密着力よりも大きくなっている。
【0025】
同図に示されるように、樹脂被膜90のうち第2ビア形成孔45Bの下方には、貫通孔90Aが形成されていて、半導体部品80のパッド81を第2ビア形成孔45B内に露出させている。貫通孔90Aの内縁は、第2ビア形成孔45Bの内面と面一になっている。なお、樹脂被膜90のうちパッド81の粗化部81A及びプレーン層31Aの粗化部36の上に形成されている部分は、粗化部81A,36の凹凸形状に応じた形状となっている。
【0026】
電子部品内蔵配線板100の構造に関する説明は以上である。次に、電子部品内蔵配線板100の製造方法について説明する。ここで、電子部品内蔵配線板100はキャビティ付き基板10を用いて製造されるので、以下では、まず、キャビティ付き基板10の製造方法について説明する。
【0027】
キャビティ付き基板10は、以下のようにして製造される。
(1)図4(A)に示されるように、コア基板11に、例えば、ドリル加工等によってスルーホール13Aが形成される。なお、コア基板11は、エポキシ樹脂又はBT(ビスマレイミドトリアジン)樹脂とガラスクロスなどの補強材からなる絶縁性基材11Kの表側面であるF面11Fと裏側面であるB面11Bとに、図示しない銅箔がラミネートされている。
【0028】
(2)無電解めっき処理、めっきレジスト処理、電解めっき処理により、コア基板11のF面11FとB面11Bとに、コア導体層12が形成されると共に、スルーホール13Aの内面にスルーホール導体13が形成される(図4(B)参照)。
【0029】
(3)図5(A)に示されるように、コア導体層12上にビルドアップ絶縁層15が積層され、そのビルドアップ絶縁層15上にビルドアップ導体層16が積層される。具体的には、コア基板11のF面11F側とB面11B側とからコア導体層12上にビルドアップ絶縁層15としての樹脂フィルムが積層されてから、加熱プレスされる。そして、樹脂フィルムにCO2レーザが照射されて、ビルドアップ絶縁層15を貫通するビア形成孔が形成される。そして、無電解めっき処理、めっきレジスト処理、電解めっき処理が行われ、電解めっきがビア形成孔内に充填されてビア導体17が形成されると共に、ビルドアップ絶縁層15上に所定パターンのビルドアップ導体層16が形成される。なお、ビルドアップ絶縁層15として樹脂フィルムではなくプリプレグ(心材を樹脂含浸してなるBステージの樹脂シート)を用いてもよい。この場合、プリプレグと共に銅箔が積層される。
【0030】
(4)図5(A)の工程と同様にして、コア基板11のF面11F側とB面11B側とにビルドアップ絶縁層15及びビルドアップ導体層16が交互に積層される(図5(B)参照。なお、同図では、F面11F側のみが示されている。以下、図6図7についても同様とする。)。その際、ビルドアップ絶縁層15を貫通するビア導体18が形成され、そのビア導体18によって積層方向で隣り合うビルドアップ絶縁層16、16同士が接続される。
【0031】
(5)図6(A)に示されるように、ビルドアップ絶縁層15が積層されると共に、そのビルドアップ絶縁層15上にビルドアップ導体層16が積層されて、第2ビルドアップ導体層16Bが形成される。その際、第2ビルドアップ導体層16Bには、内側のビルドアップ導体層16にビア導体18を介して接続される導体回路層31Bと、ベタ状のプレーン層31Aとが形成される。
【0032】
(6)図6(B)に示されるように、第2ビルドアップ導体層16B上に、ビルドアップ絶縁層15とビルドアップ導体層16が積層されて、第1ビルドアップ絶縁層15Aと第1ビルドアップ導体層16Aが形成される。その際、プレーン層31Aの上には、第1ビルドアップ絶縁層15Aのみが積層される。また、第1ビルドアップ導体層16Aには、第1ビルドアップ絶縁層15Aを貫通するビア導体18を介して導体回路層31Bに接続される導体回路層35が形成される。
【0033】
(7)図7(A)に示されるように、第1ビルドアップ導体層16A上に、ビルドアップ絶縁層15と同じ材質の保護絶縁層34が積層される。このとき、プレーン層31Aの上には、第1ビルドアップ絶縁層15Aと保護絶縁層34とが積層されている。
【0034】
(8)図7(B)に示されるように、例えば、CO2レーザが照射されて、保護絶縁層34と第1ビルドアップ絶縁層15Aとに、プレーン層31Aを底面として露出させるキャビティ30が形成される。ここで、レーザが照射される範囲の面積、即ち、キャビティ30の開口面積は、プレーン層31Aの面積よりも小さくなっていて、キャビティ30の底面全体はプレーン層31Aのみで形成される。
【0035】
(9)キャビティ30内にデスミア処理が施されると共に、キャビティ30の底面として露出するプレーン層31AにCZ処理によってプレーン層31Aの表面に粗化部36が形成される。なお、デスミア処理及びCZ処理の際、第2ビルドアップ導体層16Bに含まれる導体回路層31Bは、保護絶縁層34によって保護される。以上により、図2に示されるキャビティ付き基板10が完成する。
【0036】
以上が、キャビティ付き基板10の製造方法に関する説明である。次に、キャビティ付き基板10を用いた電子部品内蔵配線板100の製造方法について説明する。
【0037】
電子部品内蔵配線板100は、以下のようにして製造される。
(1)図8(A)及び図9(A)に示されるように、キャビティ30の底面として露出するプレーン層31Aに接着層33が積層されると共に、接着層33上に半導体部品80が載置され、熱硬化処理が行われる。
【0038】
(2)図9(B)に示されるように、半導体部品80のパッド81にCZ処理が施され、粗化部81Aが形成される。なお、パッド81は、CZ処理前はパシベーション膜82と面一であり、CZ処理後にパシベーション膜82より少し窪む。
【0039】
(3)アミノ基含有トリアゾール系化合物を含む液体に浸されて、キャビティ付き基板10のF面10F側及びB面10B側の表面に樹脂被膜90が形成される(図10(A)参照)。
【0040】
(4)キャビティ付き基板10のF面10FとB面10Bとに、樹脂被膜90の上からビルドアップ絶縁層15と同じ材質の外側ビルドアップ絶縁層21が積層される(図8(B)及び図10(B)参照。なお、同図では、F面10F側のみが示されている。図12についても同様とする。)。このとき、キャビティ30の内側面と半導体部品80の側面との間にも外側ビルドアップ絶縁層21の樹脂が充填される。
【0041】
(5)レーザ(例えば、CO2レーザ)が照射されて、外側ビルドアップ絶縁層21と保護絶縁層34とに第1ビア形成孔45Aが形成されると共に(図11(A)参照)、レーザが照射されて、第3ビア形成孔46が形成される(図11(B)参照)。次いで、レーザ(例えば、紫外光レーザ)が照射されることで、外側ビルドアップ絶縁層21及び樹脂被膜90に、第1ビア形成孔45Aよりも小径の第2ビア形成孔45B及び貫通孔90Aが形成される(図12(A)及び図13参照)。そして、各ビア形成孔45A,45B,46及び貫通孔90Aにデスミア処理が施される。
【0042】
(6)無電解めっき処理、めっきレジスト処理、電解めっき処理が行われ、キャビティ付き基板10のF面10F側では、第1ビア形成孔45A内と第2ビア形成孔45B内に第1ビア導体25Aと第2ビア導体25Bが形成される(図12(B)参照)と共に、キャビティ付き基板10のB面10B側では、第3ビア形成孔46内に第3ビア導体26が形成される。また、外側ビルドアップ絶縁層21上に、外側ビルドアップ導体層22(F面外側ビルドアップ導体層22FとB面外側ビルドアップ層22B)が形成される。
【0043】
(7)図14に示されるように、キャビティ付き基板10のF面10F側とB面10B側の両方から、外側ビルドアップ導体層22上にソルダーレジスト層29が積層されると共に、リソグラフィ処理によって、キャビティ付き基板10のF面10F側のF面ソルダーレジスト層29Fには、F面外側ビルドアップ導体層22Fの一部を第1導体パッド23Aとして露出させる第1開口27Aが形成され、B面10B側のB面ソルダーレジスト層29Bには、B面外側ビルドアップ導体層22Bの一部を第3導体パッド24として露出させる第3開口28が形成される。
【0044】
(8)図15に示されるように、レーザ(例えば、紫外光レーザ)が照射されることで、F面外側ビルドアップ導体層22Fの一部を第2導体パッド23Bとして露出させる第2開口27Bが形成される。そして、第2導体パッド23Bにデスミア処理が施される。
【0045】
(9)図16に示されるように、F面ソルダーレジスト層29Fが樹脂保護膜43にて被覆される。そして、キャビティ付き基板10のB面10B側に無電解めっき処理が行われ、第3導体パッド24上にB面めっき層42が形成される。詳細には、まず、F面ソルダーレジスト層29Fが樹脂保護膜43にて被覆された基板が無電解ニッケルめっき液に所定時間だけ浸漬されて、Ni層が形成される。次いで、その基板が無電解パラジウムめっき液に所定時間だけ浸漬されて、Pd層が形成される。さらに、その基板が無電解金めっき液に所定時間だけ浸漬されて、Au層が形成される。なお、無電解めっき処理の際、第2導体パッド23B及び第1導体パッド23Aは、樹脂保護膜43により保護される。
【0046】
(10)図17に示されるように、F面ソルダーレジスト層29Fを被覆する樹脂保護膜43が除去されると共に、B面ソルダーレジスト層29Bが樹脂保護膜43にて被覆される。そして、図16の工程と同様にして、キャビティ付き基板10のF面10F側に無電解めっき処理が行われ、第1導体パッド23A及び第2導体パッド23B上にF面めっき層41が形成される。その際、B面めっき層42は、樹脂保護膜43により保護される。
【0047】
(11)B面ソルダーレジスト層29Bを被覆する樹脂保護膜43が除去されて、図1に示される電子部品内蔵配線板100が完成する。
【0048】
本実施形態の電子部品内蔵配線板100の構造及び製造方法に関する説明は以上である。次に、電子部品内蔵配線板100の作用効果について説明する。
【0049】
本実施形態の電子部品内蔵配線板100では、半導体部品80のパッド81と外側ビルドアップ絶縁層21との間に、パシベーション膜82との密着力が外側ビルドアップ絶縁層21よりも大きい樹脂被膜90が形成されているので、外側ビルドアップ絶縁層21が半導体部品80から剥離することが抑制される。しかも、樹脂被膜90とパシベーション膜82との密着力も外側ビルドアップ絶縁層21とパシベーション膜82との密着力よりも大きいので、外側ビルドアップ絶縁層21が樹脂被膜90ごと剥離することも防がれる。また、樹脂被膜90は、半導体部品80の側面上にも形成されているので、密着がより安定する。
【0050】
また、半導体部品80のパッド81の上面は粗化部81Aとなっていて、この粗化部81Aの上にも、樹脂被膜90が配されているので、アンカー効果が得られ、樹脂被膜90がより剥離しにくくなる。さらに、樹脂被膜90は、第2ビア導体25Bに接する位置まで延びているので、粗化部81A上に配される面積が大きくなり、アンカー効果がより大きくなる。また、樹脂被膜90は防錆性を有しているので、防錆用の被膜と剥離防止の被膜とを別個に形成するよりも製造工程が簡素化される。
【0051】
[他の実施形態]
本発明は、上記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
【0052】
(1)上記実施形態では、本発明に係る電子部品として、半導体部品80を例示したが、半導体素子であってもよいし、チップコンデンサ、インダクタ、抵抗等の受動素子であってもよいし、インターポーザであってもよい。
【0053】
(2)上記実施形態において、電子部品内蔵配線板100を、コア基板11を有さないコアレス基板としてもよい。
【0054】
(3)予め貫通孔90Aが形成されている樹脂シートを張り付けて、樹脂被膜90とする構成であってもよい。この場合、貫通孔90Aの内縁と第2ビア形成孔45Bの内側面とが面一でなくてもよい。
【0055】
(4)半導体部品80のパッド81は粗化されていなくてもよい。
【0056】
(5)樹脂被膜90は、半導体部品80の表面にのみ形成されていてもよい、また、半導体部品80の表面のうちパシベーション膜82上にのみに形成されていてもよい。
【0057】
(6)半導体部品80は、パシベーション膜82を有しておらず、パッド81が突出した形状であってもよい。
【符号の説明】
【0058】
10 キャビティ付き基板
21 外側ビルドアップ絶縁層(被覆絶縁層)
30 キャビティ
31A プレーン層
36 粗化部
45B 第2ビア形成孔(ビア孔)
80 半導体部品(電子部品)
81 パッド
81A 粗化部
82 パシベーション膜
90 樹脂被膜
90A 貫通孔
100 電子部品内蔵配線板
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17