特開2020-25378(P2020-25378A)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 富士電機株式会社の特許一覧
<>
  • 特開2020025378-電力変換装置 図000003
  • 特開2020025378-電力変換装置 図000004
  • 特開2020025378-電力変換装置 図000005
  • 特開2020025378-電力変換装置 図000006
  • 特開2020025378-電力変換装置 図000007
  • 特開2020025378-電力変換装置 図000008
  • 特開2020025378-電力変換装置 図000009
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2020-25378(P2020-25378A)
(43)【公開日】2020年2月13日
(54)【発明の名称】電力変換装置
(51)【国際特許分類】
   H02M 7/487 20070101AFI20200121BHJP
   H02M 7/48 20070101ALI20200121BHJP
【FI】
   H02M7/487
   H02M7/48 M
【審査請求】未請求
【請求項の数】10
【出願形態】OL
【全頁数】21
(21)【出願番号】特願2018-147563(P2018-147563)
(22)【出願日】2018年8月6日
(71)【出願人】
【識別番号】000005234
【氏名又は名称】富士電機株式会社
(74)【代理人】
【識別番号】100104433
【弁理士】
【氏名又は名称】宮園 博一
(74)【代理人】
【識別番号】100202728
【弁理士】
【氏名又は名称】三森 智裕
(72)【発明者】
【氏名】古庄 泰章
【テーマコード(参考)】
5H770
【Fターム(参考)】
5H770DA34
5H770EA01
5H770EA25
5H770GA02
5H770GA03
5H770HA06X
5H770JA10X
5H770LB02
(57)【要約】
【課題】上下アーム用半導体スイッチング素子および中間アーム用半導体スイッチング素子のスイッチングの間のデッドタイムが温度により変動することに起因して、電力変換装置の動作が異常になるのを抑制することが可能な電力変換装置を提供する。
【解決手段】この電力変換装置100は、上アームまたは下アームを構成する上下アーム用半導体スイッチング素子2と、正側電圧および負側電圧の間の中間電圧が入力され、上下アーム用半導体スイッチング素子2とスイッチングの温度特性の異なる中間アーム用半導体スイッチング素子3と、を備える。そして、電力変換装置100は、上下アーム用半導体スイッチング素子2の温度に基づいて、上下アーム用半導体スイッチング素子2と中間アーム用半導体スイッチング素子3とがスイッチングする時間差であるデッドタイムを調整するデッドタイム調整部6と、を備える。
【選択図】図1
【特許請求の範囲】
【請求項1】
正側電圧が入力される上アームまたは負側電圧が入力される下アームを構成する上下アーム用半導体スイッチング素子と、
前記正側電圧および前記負側電圧の間の中間電圧が入力され、前記上下アーム用半導体スイッチング素子とスイッチングの温度特性の異なる中間アーム用半導体スイッチング素子と、
前記上下アーム用半導体スイッチング素子および前記中間アーム用半導体スイッチング素子のうちの少なくとも一方の温度に基づいて、前記上下アーム用半導体スイッチング素子と前記中間アーム用半導体スイッチング素子とがスイッチングする時間差であるデッドタイムを調整するデッドタイム調整部と、を備える、電力変換装置。
【請求項2】
前記デッドタイム調整部は、前記上下アーム用半導体スイッチング素子および前記中間アーム用半導体スイッチング素子のうちの少なくとも一方の温度に基づいて前記デッドタイムの補正量を決定する制御部と、前記制御部により決定された前記補正量に基づいて、前記デッドタイムを調整する調整回路とを含む、請求項1に記載の電力変換装置。
【請求項3】
前記調整回路は、前記上下アーム用半導体スイッチング素子および前記中間アーム用半導体スイッチング素子の各々に入力される信号を遅延させるとともに遅延量を調整可能なように構成されている、請求項2に記載の電力変換装置。
【請求項4】
前記上下アーム用半導体スイッチング素子は、温度の上昇に応じてスイッチング速度が減少し、
前記中間アーム用半導体スイッチング素子は、温度の上昇に応じてスイッチング速度が増加し、
前記調整回路は、前記上下アーム用半導体スイッチング素子がオフしてから前記中間アーム用半導体スイッチング素子がオンするまでの前記デッドタイムを、温度上昇時において長くするとともに温度低下時において短くし、前記中間アーム用半導体スイッチング素子がオフしてから前記上下アーム用半導体スイッチング素子がオンするまでの前記デッドタイムを、温度上昇時において短くするとともに温度低下時において長くするように構成されている、請求項2または3に記載の電力変換装置。
【請求項5】
前記上下アーム用半導体スイッチング素子は、IGBT素子であり、
前記中間アーム用半導体スイッチング素子は、逆阻止IGBT素子である、請求項4に記載の電力変換装置。
【請求項6】
前記上下アーム用半導体スイッチング素子は、温度の上昇に応じてスイッチング速度が増加し、
前記中間アーム用半導体スイッチング素子は、温度の上昇に応じてスイッチング速度が減少し、
前記調整回路は、前記上下アーム用半導体スイッチング素子がオフしてから前記中間アーム用半導体スイッチング素子がオンするまでの前記デッドタイムを、温度上昇時において短くするとともに温度低下時において長くし、前記中間アーム用半導体スイッチング素子がオフしてから前記上下アーム用半導体スイッチング素子がオンするまでの前記デッドタイムを、温度上昇時において長くするとともに温度低下時において短くするように構成されている、請求項2または3に記載の電力変換装置。
【請求項7】
前記上下アーム用半導体スイッチング素子は、MOSFET素子であり、
前記中間アーム用半導体スイッチング素子は、IGBT素子である、請求項6に記載の電力変換装置。
【請求項8】
前記上下アーム用半導体スイッチング素子、および、前記中間アーム用半導体スイッチング素子が設けられている電力変換装置本体部をさらに備え、
前記制御部は、前記電力変換装置本体部の運転継続時間、または、前記電力変換装置本体部から負荷への出力電力の平均値に基づいて、前記上下アーム用半導体スイッチング素子および前記中間アーム用半導体スイッチング素子のうちの少なくとも一方の温度を推定するとともに、推定した温度に基づいて前記補正量を決定するように構成されており、
前記調整回路は、前記制御部により決定された前記補正量に基づいて、前記デッドタイムを調整する、請求項2〜7のいずれか1項に記載の電力変換装置。
【請求項9】
前記上下アーム用半導体スイッチング素子および前記中間アーム用半導体スイッチング素子のうちの少なくとも一方の温度を検出する温度検出部をさらに備え、
前記制御部は、前記温度検出部により検出された温度に基づいて、前記補正量を決定するように構成されており、
前記調整回路は、前記制御部により決定された前記補正量に基づいて、前記デッドタイムの調整する制御を行うように構成されている、請求項2〜7のいずれか1項に記載の電力変換装置。
【請求項10】
前記上下アーム用半導体スイッチング素子、および、前記中間アーム用半導体スイッチング素子のうちの少なくともいずれか一方は、ワイドバンドギャップ半導体を含む、請求項1〜9のいずれか1項に記載の電力変換装置。

【発明の詳細な説明】
【技術分野】
【0001】
この発明は、電力変換装置に関し、特に、上下アーム用半導体スイッチング素子と中間アーム用半導体スイッチング素子とを備える電力変換装置に関する。
【背景技術】
【0002】
従来、上下アーム用半導体スイッチング素子と中間アーム用半導体スイッチング素子とを備える電力変換装置が知られている(たとえば、特許文献1参照)。
【0003】
上記特許文献1の電力変換装置は、正電圧が入力される上アーム側スイッチング素子と、負電圧が入力される下アーム側スイッチング素子とを備える。上アーム側スイッチング素子と下アーム側スイッチング素子とは、直列に接続されている。また、上記電力変換装置は、正電圧と負電圧との間の中間電圧が入力される第1中間アーム側スイッチング素子および第2中間アーム側スイッチング素子を備える。第1中間アーム側スイッチング素子と第2中間アーム側スイッチング素子とは、互いに並列に接続されている。
【0004】
上記特許文献1には明記されていないが、上記電力変換装置では、上アーム側スイッチング素子と第1中間アーム側スイッチング素子(下アーム側スイッチング素子と第2中間アーム側スイッチング素子)とを互いに反転した状態にスイッチングさせることにより負荷に電力を供給している。この場合、上アーム側スイッチング素子と第1中間アーム側スイッチング素子(下アーム側スイッチング素子と第2中間アーム側スイッチング素子)との間において短絡が発生しないように、互いのスイッチングのタイミングの間には一定のデッドタイムが設けられている。これにより、互いの素子が同時にオン状態になることが抑制されている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2017−189026号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
ここで、一般的に、上下アーム側スイッチング素子および中間アーム側スイッチング素子は、互いのスイッチング頻度の差から、互いに異なる種類の素子が用いられる場合がある。具体的には、スイッチング頻度の高い素子にはスイッチング損失の小さい素子を用いるとともに、スイッチング頻度の低い素子には導通損失の小さい素子を用いる場合がある。この場合、互いの素子の温度特性(温度に対するスイッチングの速さ)にも差異が生じる。すなわち、所定の温度において、一方の素子のスイッチングが常温時よりも速くなり、他方の素子のスイッチングが常温時よりも遅くなる場合があり、この場合には、上記デッドタイムが常温時に比べて変動してしまうという不都合がある。デッドタイムが過度に小さくなった場合には素子間において短絡が発生し、デッドタイムが過度に大きくなった場合には、電力変換装置において、電流歪み率、装置効率、および、電圧利用率などが悪化するため、電力変換装置の動作が異常になる場合があるという問題点がある。
【0007】
この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、上下アーム用半導体スイッチング素子および中間アーム用半導体スイッチング素子のスイッチングの間のデッドタイムが温度により変動することに起因して、電力変換装置の動作が異常になるのを抑制することが可能な電力変換装置を提供することである。
【課題を解決するための手段】
【0008】
上記目的を達成するために、この発明の一の局面による電力変換装置は、正側電圧が入力される上アームまたは負側電圧が入力される下アームを構成する上下アーム用半導体スイッチング素子と、正側電圧および負側電圧の間の中間電圧が入力され、上下アーム用半導体スイッチング素子とスイッチングの温度特性の異なる中間アーム用半導体スイッチング素子と、上下アーム用半導体スイッチング素子および中間アーム用半導体スイッチング素子のうちの少なくとも一方の温度に基づいて、上下アーム用半導体スイッチング素子と中間アーム用半導体スイッチング素子とがスイッチングする時間差であるデッドタイムを調整するデッドタイム調整部と、を備える。
【0009】
この発明の一の局面による電力変換装置では、上記のように、上下アーム用半導体スイッチング素子および中間アーム用半導体スイッチング素子のうちの少なくとも一方の温度に基づいて、上下アーム用半導体スイッチング素子と中間アーム用半導体スイッチング素子とがスイッチングする時間差であるデッドタイムを調整するデッドタイム調整部を備える。これにより、上下アーム用半導体スイッチング素子および中間アーム用半導体スイッチング素子のうちの少なくとも一方の温度に応じてデッドタイムが過度に大きく(小さく)なった場合に、デッドタイムが一定の範囲内になるように調整することができる。その結果、デッドタイムが過度に小さいことに起因して上下アーム用半導体スイッチング素子と中間アーム用半導体スイッチング素子との間において短絡が発生するのを抑制することができるとともに、デッドタイムが過度に大きいことに起因して電力変換装置において、電流歪み率、装置効率、および、電圧利用率などが悪化するのを抑制することができる。すなわち、上下アーム用半導体スイッチング素子および中間アーム用半導体スイッチング素子のスイッチングの間のデッドタイムが温度により変動することに起因して、電力変換装置の動作が異常になるのを抑制することができる。なお、上下アーム用半導体スイッチング素子および中間アーム用半導体スイッチング素子のうちの少なくとも一方の温度とは、上下アーム用半導体スイッチング素子および中間アーム用半導体スイッチング素子のうちの少なくとも一方の近傍の雰囲気の温度と、上下アーム用半導体スイッチング素子および中間アーム用半導体スイッチング素子のうちの少なくとも一方そのものの温度との両方を含む広義の意味である。
【0010】
また、デッドタイム調整部によりデッドタイムを調整することによって、電力変換装置を室内よりも温度変動の大きい屋外に配置しても、デッドタイムを適切に調整することができる。
【0011】
上記一の局面による電力変換装置において、好ましくは、デッドタイム調整部は、上下アーム用半導体スイッチング素子および中間アーム用半導体スイッチング素子のうちの少なくとも一方の温度に基づいてデッドタイムの補正量を決定する制御部と、制御部により決定された補正量に基づいて、デッドタイムを調整する調整回路とを含む。このように構成すれば、デッドタイムの補正量を制御部により自動的に決定することができるので、デッドタイムの補正量を決定する作業を効率化することができる。
【0012】
この場合、好ましくは、調整回路は、上下アーム用半導体スイッチング素子および中間アーム用半導体スイッチング素子の各々に入力される信号を遅延させるとともに遅延量を調整可能なように構成されている。このように構成すれば、上下アーム用半導体スイッチング素子および中間アーム用半導体スイッチング素子の各々に入力される信号を生成するために用いられる信号(PWM信号等)を調整する場合に比べて、比較的容易にデッドタイムを調整することができる。
【0013】
上記デッドタイム調整部が制御部と調整回路とを含む電力変換装置において、好ましくは、上下アーム用半導体スイッチング素子は、温度の上昇に応じてスイッチング速度が減少し、中間アーム用半導体スイッチング素子は、温度の上昇に応じてスイッチング速度が増加し、調整回路は、上下アーム用半導体スイッチング素子がオフしてから中間アーム用半導体スイッチング素子がオンするまでのデッドタイムを、温度上昇時において長くするとともに温度低下時において短くし、中間アーム用半導体スイッチング素子がオフしてから上下アーム用半導体スイッチング素子がオンするまでのデッドタイムを、温度上昇時において短くするとともに温度低下時において長くするように構成されている。このように構成すれば、上下アーム用半導体スイッチング素子がオフしてから中間アーム用半導体スイッチング素子がオンするまでの間において、温度上昇時に、デッドタイムが過度に小さくなるのを抑制することができるとともに、温度低下時に、デッドタイムが過度に大きくなるのを抑制することができる。また、中間アーム用半導体スイッチング素子がオフしてから上下アーム用半導体スイッチング素子がオンするまでの間において、温度上昇時に、デッドタイムが過度に大きくなるのを抑制することができるとともに、温度低下時に、デッドタイムが過度に小さくなるのを抑制することができる。
【0014】
この場合、好ましくは、上下アーム用半導体スイッチング素子は、IGBT素子であり、中間アーム用半導体スイッチング素子は、逆阻止IGBT素子である。このように構成すれば、IGBT素子は比較的高速にスイッチングするので、上下アーム用半導体スイッチング素子のスイッチング損失を比較的小さくすることができる。また、逆阻止IGBT素子は比較的オン抵抗が小さいので、中間アーム用半導体スイッチング素子の導通損失を比較的小さくすることができる。その結果、スイッチング損失および導通損失を小さくしながら、デッドタイムを調整することにより、IGBT素子と逆阻止IGBT素子との間において短絡が発生するのを抑制することができるとともに、電力変換装置の電圧利用率等が悪化するのを抑制することができる。
【0015】
上記デッドタイム調整部が制御部と調整回路とを含む電力変換装置において、好ましくは、上下アーム用半導体スイッチング素子は、温度の上昇に応じてスイッチング速度が増加し、中間アーム用半導体スイッチング素子は、温度の上昇に応じてスイッチング速度が減少し、調整回路は、上下アーム用半導体スイッチング素子がオフしてから中間アーム用半導体スイッチング素子がオンするまでのデッドタイムを、温度上昇時において短くするとともに温度低下時において長くし、中間アーム用半導体スイッチング素子がオフしてから上下アーム用半導体スイッチング素子がオンするまでのデッドタイムを、温度上昇時において長くするとともに温度低下時において短くするように構成されている。このように構成すれば、上下アーム用半導体スイッチング素子がオフしてから中間アーム用半導体スイッチング素子がオンするまでの間において、温度上昇時に、デッドタイムが過度に大きくなるのを抑制することができるとともに、温度低下時に、デッドタイムが過度に小さくなるのを抑制することができる。また、中間アーム用半導体スイッチング素子がオフしてから上下アーム用半導体スイッチング素子がオンするまでの間において、温度上昇時に、デッドタイムが過度に小さくなるのを抑制することができるとともに、温度低下時に、デッドタイムが過度に大きくなるのを抑制することができる。
【0016】
この場合、好ましくは、上下アーム用半導体スイッチング素子は、MOSFET素子であり、中間アーム用半導体スイッチング素子は、IGBT素子である。このように構成すれば、MOSFET素子は比較的高速にスイッチングするので、上下アーム用半導体スイッチング素子のスイッチング損失を比較的小さくすることができる。また、IGBT素子は比較的オン抵抗が小さいので、中間アーム用半導体スイッチング素子の導通損失を比較的小さくすることができる。その結果、スイッチング損失および導通損失を小さくしながら、デッドタイムを調整することにより、MOSFET素子とIGBT素子との間において短絡が発生するのを抑制することができるとともに、電力変換装置の電圧利用率等が悪化するのを抑制することができる。
【0017】
上記デッドタイム調整部が制御部と調整回路とを含む電力変換装置において、好ましくは、上下アーム用半導体スイッチング素子、および、中間アーム用半導体スイッチング素子が設けられている電力変換装置本体部をさらに備え、制御部は、電力変換装置本体部の運転継続時間、または、電力変換装置本体部から負荷への出力電力の平均値に基づいて、上下アーム用半導体スイッチング素子および中間アーム用半導体スイッチング素子のうちの少なくとも一方の温度を推定するとともに、推定した温度に基づいて補正量を決定するように構成されており、調整回路は、制御部により決定された補正量に基づいて、デッドタイムを調整する。このように構成すれば、温度を検出するための温度センサ等を設けなくても、上下アーム用半導体スイッチング素子および中間アーム用半導体スイッチング素子のうちの少なくとも一方の温度を検知(推定)することができるので、温度センサ等を設ける場合に比べて部品点数を低減することができる。
【0018】
上記デッドタイム調整部が制御部と調整回路とを含む電力変換装置において、好ましくは、上下アーム用半導体スイッチング素子および中間アーム用半導体スイッチング素子のうちの少なくとも一方の温度を検出する温度検出部をさらに備え、制御部は、温度検出部により検出された温度に基づいて、補正量を決定するように構成されており、調整回路は、制御部により決定された補正量に基づいて、デッドタイムの調整する制御を行うように構成されている。このように構成すれば、温度検出部により上下アーム用半導体スイッチング素子および中間アーム用半導体スイッチング素子のうちの少なくとも一方の温度を実際に測定することによって、温度を推定する場合に比べて、正確に温度を検出することができる。
【0019】
上記一の局面による電力変換装置において、好ましくは、上下アーム用半導体スイッチング素子、および、中間アーム用半導体スイッチング素子のうちの少なくともいずれか一方は、ワイドバンドギャップ半導体を含む。このように構成すれば、電力変換装置の動作を高周波化することができる。ここで、電力変換装置の動作が高周波化された場合には、デッドタイムが比較的小さくなるため、上下アーム用半導体スイッチング素子と中間アーム用半導体スイッチング素子との間において短絡が生じ易い。したがって、デッドタイムを調整するデッドタイム調整部を備えることは、上下アーム用半導体スイッチング素子、および、中間アーム用半導体スイッチング素子のうちの少なくともいずれか一方がワイドバンドギャップ半導体を含む電力変換装置において、特に有効である。
【発明の効果】
【0020】
本発明によれば、上記のように、上下アーム用半導体スイッチング素子および中間アーム用半導体スイッチング素子のスイッチングの間のデッドタイムが温度により変動することに起因して、電力変換装置の動作が異常になるのを抑制することができる。
【図面の簡単な説明】
【0021】
図1】第1実施形態による電力変換装置の構成を示した図である。
図2】第1および第2実施形態による電力変換装置のゲートパルス生成手段によるパルスの生成について説明するための図である。
図3】第1および第2実施形態による電力変換装置のオンディレイ補正回路の構成を示した図である。
図4】第1実施形態による電力変換装置のデッドタイムの調整について説明するための図である。
図5】第2実施形態による電力変換装置の構成を示した図である。
図6】第2実施形態による電力変換装置のデッドタイムの調整について説明するための図である。
図7】第1実施形態の変形例による電力変換装置の構成を示した図である。
【発明を実施するための形態】
【0022】
以下、本発明を具体化した実施形態を図面に基づいて説明する。
【0023】
[第1実施形態]
図1図4を参照して、第1実施形態による電力変換装置100の構成について説明する。
【0024】
(電力変換装置の構成)
まず、図1に示すように、電力変換装置100は、後述する上下アーム用半導体スイッチング素子2および後述する中間アーム用半導体スイッチング素子3が設けられる電力変換装置本体部100aを備える。電力変換装置100(電力変換装置本体部100a)は、正側電圧、負側電圧、および、正側電圧および負側電圧の間の中間電圧の3つの異なる電圧を出力可能に構成されたT型3レベルインバータである。なお、電力変換装置100は、主に電源等に用いられる。
【0025】
一般的に、電源用途のインバータとしてT型3レベル回路を用いる場合、電力変換装置100の出力力率は一定値近傍(略1)で動作することが多い。インバータの出力力率が高い場合、電流振幅の大きな領域におけるスイッチング動作は、主に後述する上下アーム用半導体スイッチング素子2によって行われるため、インバータのスイッチング損失の多くは、上下アーム用半導体スイッチング素子2において生じる。この場合、後述する中間アーム用半導体スイッチング素子3においては、導通損失が支配的となる。
【0026】
電力変換装置100(電力変換装置本体部100a)には、互いに直列に接続された正側の平滑コンデンサ1aおよび負側の平滑コンデンサ1bが設けられている。
【0027】
また、電力変換装置100(電力変換装置本体部100a)は、正側電圧が入力される上アームまたは負側電圧が入力される下アームを構成する上下アーム用半導体スイッチング素子2を備える。上下アーム用半導体スイッチング素子2は、上アーム用半導体スイッチング素子2aと、下アーム用半導体スイッチング素子2bとを含む。上アーム用半導体スイッチング素子2aと、下アーム用半導体スイッチング素子2bとは、互いに直列に接続されている。上アーム用半導体スイッチング素子2aおよび下アーム用半導体スイッチング素子2bの各々には、ダイオード素子が並列に接続されている。
【0028】
具体的には、平滑コンデンサ1aの正側端子P1と、上アーム用半導体スイッチング素子2aのコレクタ端子側の端子P2とが接続されている。また、平滑コンデンサ1bの負側端子N1と、下アーム用半導体スイッチング素子2bのエミッタ端子側の端子N2とが接続されている。なお、上アーム用半導体スイッチング素子2aおよび下アーム用半導体スイッチング素子2bの間のU点と負荷101との間には、リアクトル102が設けられている。
【0029】
ここで、第1実施形態では、上下アーム用半導体スイッチング素子2(上アーム用半導体スイッチング素子2aおよび下アーム用半導体スイッチング素子2b)は、IGBT(Insulated Gate Bipolar Transistor)素子(たとえばSi)である。すなわち、上アーム用半導体スイッチング素子2aおよび下アーム用半導体スイッチング素子2bの各々は互いに同種の素子であり、互いの電気特性および温度特性等が略同等である。
【0030】
具体的には、上下アーム用半導体スイッチング素子2(上アーム用半導体スイッチング素子2aおよび下アーム用半導体スイッチング素子2b)は、温度の上昇に応じてスイッチング速度が減少する。言い換えると、上下アーム用半導体スイッチング素子2(上アーム用半導体スイッチング素子2aおよび下アーム用半導体スイッチング素子2b)は、温度の低下に応じてスイッチング速度が増加する。すなわち、上下アーム用半導体スイッチング素子2(上アーム用半導体スイッチング素子2aおよび下アーム用半導体スイッチング素子2b)は、常温時に比べて温度上昇時(高温時)においてスイッチング動作が遅くなるとともに、常温時に比べて温度低下時(低温時)においてスイッチング動作が速くなる。
【0031】
また、電力変換装置100(電力変換装置本体部100a)は、中間電圧が入力される中間アーム用半導体スイッチング素子3を備える。中間アーム用半導体スイッチング素子3は、平滑コンデンサ1aおよび平滑コンデンサ1bの間のM点と、上アーム用半導体スイッチング素子2aおよび下アーム用半導体スイッチング素子2bの間のU点との間に接続されている。中間アーム用半導体スイッチング素子3は、互いに逆並列に接続されている第1中間アーム用半導体スイッチング素子3aおよび第2中間アーム用半導体スイッチング素子3bを含む。第1中間アーム用半導体スイッチング素子3aのエミッタ端子、および、第2中間アーム用半導体スイッチング素子3bのコレクタ端子の各々はM点に接続され、第1中間アーム用半導体スイッチング素子3aのコレクタ端子、および、第2中間アーム用半導体スイッチング素子3bのエミッタ端子の各々はU点に接続されている。
【0032】
ここで、第1実施形態では、中間アーム用半導体スイッチング素子3(第1中間アーム用半導体スイッチング素子3aおよび第2中間アーム用半導体スイッチング素子3b)は、逆阻止IGBT素子である。すなわち、第1中間アーム用半導体スイッチング素子3aおよび第2中間アーム用半導体スイッチング素子3bの各々は互いに同種の素子であり、互いの電気特性および温度特性等が略同等である。
【0033】
具体的には、中間アーム用半導体スイッチング素子3(第1中間アーム用半導体スイッチング素子3aおよび第2中間アーム用半導体スイッチング素子3b)は、温度の上昇に応じてスイッチング速度が増加する。言い換えると、中間アーム用半導体スイッチング素子3(第1中間アーム用半導体スイッチング素子3aおよび第2中間アーム用半導体スイッチング素子3b)は、温度の低下に応じてスイッチング速度が減少する。すなわち、中間アーム用半導体スイッチング素子3(第1中間アーム用半導体スイッチング素子3aおよび第2中間アーム用半導体スイッチング素子3b)は、常温時に比べて温度上昇時(高温時)においてスイッチング動作が速くなるとともに、常温時に比べて温度低下時(低温時)においてスイッチング動作が遅くなる。すなわち、上下アーム用半導体スイッチング素子2および中間アーム用半導体スイッチング素子3は、互いに温度特性が異なる。
【0034】
なお、上下アーム用半導体スイッチング素子2の耐圧は、P1−N1間の電圧(直流全電圧)を基準に設計されているのに対し、中間アーム用半導体スイッチング素子3の耐圧は、P1−M(またはM−N1)間の電圧を基準に設計されている。すなわち、上下アーム用半導体スイッチング素子2の耐圧は、中間アーム用半導体スイッチング素子3の耐圧よりも大きい。
【0035】
また、電力変換装置100には、後述するCPU60からの指令入力により、上下アーム用半導体スイッチング素子2および中間アーム用半導体スイッチング素子3のゲートに入力されるゲートパルスを生成するゲートパルス生成部4が設けられている。なお、ゲートパルス生成部4は、電力変換装置100のマイコン(図示せず)に含まれている。
【0036】
図2に示すように、ゲートパルス生成部4は、PWM制御により、上下アーム用半導体スイッチング素子2および中間アーム用半導体スイッチング素子3の各々のゲートパルスを生成している。具体的には、ゲートパルス生成部4は、上アーム用半導体スイッチング素子2aおよび第1中間アーム用半導体スイッチング素子3aについては、変調波Aと三角波B(実線の三角波)との関係に基づいて、ゲートパルスを生成する。詳細には、ゲートパルス生成部4は、変調波Aが三角波Bよりも大きい期間において、上アーム用半導体スイッチング素子2aのゲートパルスをHigh状態(以下、H状態)にするとともに、第1中間アーム用半導体スイッチング素子3aのゲートパルスをLow状態(以下、L状態)にする。また、ゲートパルス生成部4は、変調波Aが三角波Bよりも小さい期間において、第1中間アーム用半導体スイッチング素子3aのゲートパルスをH状態にするとともに、上アーム用半導体スイッチング素子2aのゲートパルスをL状態にする。
【0037】
なお、上アーム用半導体スイッチング素子2aおよび第1中間アーム用半導体スイッチング素子3aがスイッチングしている期間(変調波Aの第1半周期)において、下アーム用半導体スイッチング素子2bはL状態に固定されているとともに、第2中間アーム用半導体スイッチング素子3bはH状態に固定されている。
【0038】
また、ゲートパルス生成部4は、下アーム用半導体スイッチング素子2bおよび第2中間アーム用半導体スイッチング素子3bについては、変調波Aと三角波C(破線の三角波)との関係に基づいて、ゲートパルスを生成する。具体的には、ゲートパルス生成部4は、変調波Aが三角波Cよりも小さい期間において、下アーム用半導体スイッチング素子2bのゲートパルスをH状態にするとともに、第2中間アーム用半導体スイッチング素子3bのゲートパルスをL状態にする。また、ゲートパルス生成部4は、変調波Aが三角波Cよりも大きい期間において、第2中間アーム用半導体スイッチング素子3bのゲートパルスをH状態にするとともに、下アーム用半導体スイッチング素子2bのゲートパルスをL状態にする。
【0039】
なお、下アーム用半導体スイッチング素子2bおよび第2中間アーム用半導体スイッチング素子3bがスイッチングしている期間(変調波Aの第2半周期)において、上アーム用半導体スイッチング素子2aはL状態に固定されているとともに、第1中間アーム用半導体スイッチング素子3aはH状態に固定されている。
【0040】
また、図1に示すように、電力変換装置100には、上下アーム用半導体スイッチング素子2および中間アーム用半導体スイッチング素子3のスイッチングのタイミングをずらすためのオンディレイ重畳部5が設けられている。具体的には、オンディレイ重畳部5により、上アーム用半導体スイッチング素子2aがオフした後に第1中間アーム用半導体スイッチング素子3aがオンされる(図4参照)ように、上アーム用半導体スイッチング素子2aおよび第1中間アーム用半導体スイッチング素子3aのスイッチングのタイミングが調整されている。また、オンディレイ重畳部5により、第1中間アーム用半導体スイッチング素子3aがオフした後に上アーム用半導体スイッチング素子2aがオンされる(図4参照)ように、上アーム用半導体スイッチング素子2aおよび第1中間アーム用半導体スイッチング素子3aのスイッチングのタイミングが調整されている。
【0041】
また、オンディレイ重畳部5により、下アーム用半導体スイッチング素子2bがオフした後に第2中間アーム用半導体スイッチング素子3bがオンされるように、下アーム用半導体スイッチング素子2bおよび第2中間アーム用半導体スイッチング素子3bのスイッチングのタイミングが調整されている。また、オンディレイ重畳部5により、第2中間アーム用半導体スイッチング素子3bがオフしてから下アーム用半導体スイッチング素子2bがオンされるように、下アーム用半導体スイッチング素子2bおよび第2中間アーム用半導体スイッチング素子3bのスイッチングのタイミングが調整されている。
【0042】
ここで、第1実施形態では、電力変換装置100は、上下アーム用半導体スイッチング素子2の温度に基づいて、上下アーム用半導体スイッチング素子2と中間アーム用半導体スイッチング素子3とがスイッチングする時間差であるデッドタイムを調整するデッドタイム調整部6を備える。具体的には、デッドタイム調整部6は、上下アーム用半導体スイッチング素子2および中間アーム用半導体スイッチング素子3の両方のスイッチングのタイミングを調整することによって、デッドタイムを調整する。
【0043】
また、デッドタイム調整部6は、上下アーム用半導体スイッチング素子2の温度に基づいてデッドタイムの補正量を決定するCPU60と、CPU60により決定された補正量に基づいて、デッドタイムを調整するオンディレイ補正回路61とを含む。なお、CPU60およびオンディレイ補正回路61は、それぞれ、特許請求の範囲の「制御部」および「調整回路」の一例である。
【0044】
詳細には、CPU60は、オンディレイ補正量算出手段60aおよび温度推定手段60bとして機能するように構成されている。なお、CPU60において、オンディレイ補正量算出手段60aと、温度推定手段60bとの機能は、プログラムなどのソフトウェアにより実現することが可能である。
【0045】
ここで、第1実施形態では、温度推定手段60b(CPU60)は、電力変換装置本体部100aの運転継続時間に基づいて、上下アーム用半導体スイッチング素子2の温度を推定するように構成されている。具体的には、温度推定手段60b(CPU60)は、電力変換装置本体部100aの運転継続時間に対応する上下アーム用半導体スイッチング素子2の温度の情報が格納されたテーブルを参照して上下アーム用半導体スイッチング素子2の温度の推定値を出力するように構成されている。なお、温度推定手段60b(CPU60)は、電力変換装置本体部100aの運転継続時間と上下アーム用半導体スイッチング素子2の温度との関係を表す関数に基づいて、上下アーム用半導体スイッチング素子2の温度を推定してもよい。
【0046】
また、オンディレイ補正量算出手段60a(CPU60)は、温度推定手段60b(CPU60)により推定された温度に基づいて、補正量を算出(決定)するように構成されている。具体的には、オンディレイ補正量算出手段60a(CPU60)は、温度推定手段60bにより推定された温度に対応する補正量の情報が格納されたテーブルを有しており、格納されたテーブルを参照して補正量を算出(決定)するように構成されている。そして、オンディレイ補正回路61は、オンディレイ補正量算出手段60a(CPU60)により算出(決定)された補正量に基づいて、デッドタイムを調整する。なお、オンディレイ補正量算出手段60a(CPU60)は、温度推定手段60bにより推定された温度と補正量との関係を表す関数に基づいて、補正量を算出してもよい。
【0047】
また、第1実施形態では、オンディレイ補正回路61は、上下アーム用半導体スイッチング素子2および中間アーム用半導体スイッチング素子3の各々に入力される信号を遅延させるとともに遅延量を調整可能なように構成されている。具体的には、上下アーム用半導体スイッチング素子2および中間アーム用半導体スイッチング素子3の各々に入力される信号を、互いに異なる量だけ遅延させることによって、デッドタイムの大きさが可変に構成されている。
【0048】
ここで、図3に、オンディレイ補正回路61の具体例を示す。図3に示す例では、オンディレイ補正回路61は、FPGA(Field−Programmable Gate Array)によって構成されたデジタル回路である。具体的には、オンディレイ補正回路61は、互いに直列に接続された複数(図3では5つ)の遅延素子61aと、選択部61bとを有している。選択部61bには、複数の遅延素子61aの各々からの信号が入力されている。選択部61bは、複数の遅延素子61aの各々の信号のうちのいずれか1つを選択して信号を出力するように構成されている。
【0049】
たとえば、常温時において、3番目の遅延素子61aからの信号が選択部61bにより選択されているとする。この場合、常温時よりも遅延量を大きくするために、オンディレイ補正量算出手段60a(CPU60)により算出された補正量に基づいて、4番目または5番目の遅延素子61aからの信号が選択部61bにより選択される。また、常温時よりも遅延量を小さくするために、オンディレイ補正量算出手段60a(CPU60)により算出された補正量に基づいて、1番目または2番目の遅延素子61aからの信号が選択部61bにより選択される。なお、図3に示すオンディレイの補正手段は一例であり、他の方法により行われていてもよい。たとえば、デジタル回路の代わりにアナログ回路を用いてオンディレイの補正を行ってもよい。
【0050】
ここで、第1実施形態では、図4に示すように、オンディレイ補正回路61は、上下アーム用半導体スイッチング素子2がオフしてから中間アーム用半導体スイッチング素子3がオンするまでのデッドタイムを、温度上昇時(高温時)において長くするとともに温度低下時(低温時)において短くする。また、オンディレイ補正回路61は、中間アーム用半導体スイッチング素子3がオフしてから上下アーム用半導体スイッチング素子2がオンするまでのデッドタイムを、温度上昇時(高温時)において短くするとともに温度低下時(低温時)において長くする。
【0051】
具体的には、図4(a)に示すように、常温時において、上アーム用半導体スイッチング素子2aがオフしてから第1中間アーム用半導体スイッチング素子3aがオンするまでのデッドタイムの大きさをT1aとする。また、第1中間アーム用半導体スイッチング素子3aがオフしてから上アーム用半導体スイッチング素子2aがオンするまでのデッドタイムの大きさをT1bとする。T1aとT1bとは、略同じ大きさに設定されていても、互いに異なる値に設定されていてもよい。
【0052】
次に、図4(b)を参照して、温度上昇時(高温時)のデッドタイムについて説明する。まず、比較例として、オンディレイ補正回路61(図3参照)による補正が行われない場合(図4(b)の破線参照)では、上アーム用半導体スイッチング素子2aがオフしてから第1中間アーム用半導体スイッチング素子3aがオンするまでのデッドタイムの大きさは、T1a(図4(a)参照)よりも小さいT1cである。また、第1中間アーム用半導体スイッチング素子3aがオフしてから上アーム用半導体スイッチング素子2aがオンするまでのデッドタイムの大きさは、T1b(図4(a)参照)よりも大きいT1dである。
【0053】
ここで、オンディレイ補正回路61による補正が行われる場合(図4(b)の実線参照)では、上アーム用半導体スイッチング素子2aがオフしてから第1中間アーム用半導体スイッチング素子3aがオンするまでのデッドタイムの大きさは、T1cよりも大きいT1c’に補正される。また、第1中間アーム用半導体スイッチング素子3aがオフしてから上アーム用半導体スイッチング素子2aがオンするまでのデッドタイムの大きさは、T1dよりも小さいT1d’に補正される。具体的には、オンディレイ補正回路61により、上アーム用半導体スイッチング素子2aがスイッチングするタイミングは早くなるように調整され、第1中間アーム用半導体スイッチング素子3aがスイッチングするタイミングは遅くなるように、上アーム用半導体スイッチング素子2aおよび第1中間アーム用半導体スイッチング素子3aの少なくとも一方のスイッチングするタイミングが調整されている。なお、T1c’およびT1d’は、それぞれ、T1aおよびT1bと略等しくなる値にしてもよいし、異なる値であってもよい。また、T1cとT1c’との差分(補正量)は、T1dとT1d’との差分(補正量)と略等しくしてもよいし、互いに異ならせてもよい。
【0054】
次に、図4(c)を参照して、温度低下時(低温時)のデッドタイムについて説明する。まず、比較例として、オンディレイ補正回路61(図3参照)による補正が行われない場合(図4(c)の破線参照)では、上アーム用半導体スイッチング素子2aがオフしてから第1中間アーム用半導体スイッチング素子3aがオンするまでのデッドタイムの大きさは、T1a(図4(a)参照)よりも大きいT1eである。また、第1中間アーム用半導体スイッチング素子3aがオフしてから上アーム用半導体スイッチング素子2aがオンするまでのデッドタイムの大きさは、T1b(図4(a)参照)よりも小さいT1fである。
【0055】
ここで、オンディレイ補正回路61による補正が行われる場合(図4(c)の実線参照)では、上アーム用半導体スイッチング素子2aがオフしてから第1中間アーム用半導体スイッチング素子3aがオンするまでのデッドタイムの大きさは、T1eよりも小さいT1e’に補正される。また、第1中間アーム用半導体スイッチング素子3aがオフしてから上アーム用半導体スイッチング素子2aがオンするまでのデッドタイムの大きさは、T1fよりも大きいT1f’に補正される。具体的には、オンディレイ補正回路61により、上アーム用半導体スイッチング素子2aがスイッチングするタイミングは遅くなるように調整され、第1中間アーム用半導体スイッチング素子3aがスイッチングするタイミングは早くなるように、上アーム用半導体スイッチング素子2aおよび第1中間アーム用半導体スイッチング素子3aの少なくとも一方のスイッチングするタイミングが調整されている。なお、T1e’およびT1f’は、それぞれ、T1aおよびT1bと略等しくなる値にしてもよいし、異なる値であってもよい。また、T1eとT1e’との差分(補正量)は、T1fとT1f’との差分(補正量)と略等しくしてもよいし、互いに異ならせてもよい。なお、下アーム用半導体スイッチング素子2bと第2中間アーム用半導体スイッチング素子3bとの関係は、上述した上アーム用半導体スイッチング素子2aと第1中間アーム用半導体スイッチング素子3aとの関係と同じであるので、詳細な説明は省略する。
【0056】
(第1実施形態の効果)
第1実施形態では、以下のような効果を得ることができる。
【0057】
第1実施形態では、上記のように、上下アーム用半導体スイッチング素子2の温度に基づいて、上下アーム用半導体スイッチング素子2と中間アーム用半導体スイッチング素子3とがスイッチングする時間差であるデッドタイムを調整するデッドタイム調整部6を備えるように、電力変換装置100を構成する。これにより、上下アーム用半導体スイッチング素子2の温度に応じてデッドタイムが過度に大きく(小さく)なった場合に、デッドタイムが一定の範囲内になるように調整することができる。その結果、デッドタイムが過度に小さいことに起因して上下アーム用半導体スイッチング素子2と中間アーム用半導体スイッチング素子3との間において短絡が発生するのを抑制することができるとともに、デッドタイムが過度に大きいことに起因して電力変換装置100において、電流歪み率、装置効率、および、電圧利用率などが悪化するのを抑制することができる。すなわち、上下アーム用半導体スイッチング素子2および中間アーム用半導体スイッチング素子3のスイッチングの間のデッドタイムが温度により変動することに起因して、電力変換装置100の動作が異常になるのを抑制することができる。
【0058】
また、デッドタイム調整部6によりデッドタイムを調整することによって、電力変換装置100を室内よりも温度変動の大きい屋外に配置しても、デッドタイムを適切に調整することができる。
【0059】
また、第1実施形態では、上記のように、デッドタイム調整部6が、上下アーム用半導体スイッチング素子2の温度に基づいてデッドタイムの補正量を決定するCPU60と、CPU60により決定された補正量に基づいて、デッドタイムを調整するオンディレイ補正回路61とを含むように、電力変換装置100を構成する。これにより、デッドタイムの補正量をCPU60により自動的に決定することができるので、デッドタイムの補正量を決定する作業を効率化することができる。
【0060】
また、第1実施形態では、上記のように、オンディレイ補正回路61が、上下アーム用半導体スイッチング素子2および中間アーム用半導体スイッチング素子3の各々に入力される信号を遅延させるとともに遅延量を調整可能に構成されるように、電力変換装置100を構成する。これにより、上下アーム用半導体スイッチング素子2および中間アーム用半導体スイッチング素子3の各々に入力される信号を生成するために用いられる信号(PWM信号等)を調整する場合に比べて、比較的容易にデッドタイムを調整することができる。
【0061】
また、第1実施形態では、上記のように、オンディレイ補正回路61が、上下アーム用半導体スイッチング素子2がオフしてから中間アーム用半導体スイッチング素子3がオンするまでのデッドタイムを、温度上昇時において長くするとともに温度低下時において短くし、中間アーム用半導体スイッチング素子3がオフしてから上下アーム用半導体スイッチング素子2がオンするまでのデッドタイムを、温度上昇時において短くするとともに温度低下時において長くするように、電力変換装置100を構成する。これにより、上下アーム用半導体スイッチング素子2がオフしてから中間アーム用半導体スイッチング素子3がオンするまでの間において、温度上昇時に、デッドタイムが過度に小さくなるのを抑制することができるとともに、温度低下時に、デッドタイムが過度に大きくなるのを抑制することができる。また、中間アーム用半導体スイッチング素子3がオフしてから上下アーム用半導体スイッチング素子2がオンするまでの間において、温度上昇時に、デッドタイムが過度に大きくなるのを抑制することができるとともに、温度低下時に、デッドタイムが過度に小さくなるのを抑制することができる。
【0062】
また、第1実施形態では、上記のように、上下アーム用半導体スイッチング素子2が、IGBT素子であり、中間アーム用半導体スイッチング素子3が、逆阻止IGBT素子であるように、電力変換装置100を構成する。これにより、IGBT素子は比較的高速にスイッチングするので、上下アーム用半導体スイッチング素子2のスイッチング損失を比較的小さくすることができる。また、逆阻止IGBT素子は比較的オン抵抗が小さいので、中間アーム用半導体スイッチング素子3の導通損失を比較的小さくすることができる。その結果、スイッチング損失および導通損失を小さくしながら、デッドタイムを調整することにより、IGBT素子と逆阻止IGBT素子との間において短絡が発生するのを抑制することができるとともに、電力変換装置100の電圧利用率等が悪化するのを抑制することができる。
【0063】
また、第1実施形態では、上記のように、CPU60が、電力変換装置本体部100aの運転継続時間に基づいて、上下アーム用半導体スイッチング素子2の温度を推定するとともに、推定した温度に基づいて補正量を決定するように構成されている。そして、オンディレイ補正回路61が、CPU60により決定された補正量に基づいて、デッドタイムを調整するように、電力変換装置100を構成する。これにより、温度を検出するための温度センサ等を設ける必要がないので、部品点数を低減することができる。
【0064】
[第2実施形態]
次に、図1図5、および、図6を参照して、第2実施形態による電力変換装置200の構成について説明する。第2実施形態の電力変換装置200では、上下アーム用半導体スイッチング素子12および中間アーム用半導体スイッチング素子13の種類が上記第1実施形態とは異なっている。なお、上記第1実施形態と同様の構成は、第1実施形態と同じ符号を付して図示するとともに説明を省略する。
【0065】
電力変換装置200(電力変換装置本体部200a)は、上下アーム用半導体スイッチング素子12を備える。上下アーム用半導体スイッチング素子12は、上アーム用半導体スイッチング素子12aと、下アーム用半導体スイッチング素子12bとを含む。
【0066】
ここで、第2実施形態では、上下アーム用半導体スイッチング素子12(上アーム用半導体スイッチング素子12aおよび下アーム用半導体スイッチング素子12b)は、MOSFET(Metal−Oxide−Semiconductor Field−Effect Transistor)素子である。MOSFET素子は、素子内部にボディダイオードを有しており、第1実施形態において上下アーム用半導体スイッチング素子2(図1参照)に並列に接続されていたダイオードは、MOSFET素子に対しては必ずしも必要ではない。図5において、上下アーム用半導体スイッチング素子12に逆並列に接続されているダイオードは、上記ボディダイオードであるが、上下アーム用半導体スイッチング素子12にダイオードを別途接続しても構わない。具体的には、上下アーム用半導体スイッチング素子12(上アーム用半導体スイッチング素子12aおよび下アーム用半導体スイッチング素子12b)は、ワイドバンドギャップ半導体素子である。ワイドバンドギャップ半導体素子とは、シリコン半導体素子よりもバンドギャップが大きい半導体素子であり、例えばSiC、GaN、ダイヤモンド、窒化ガリウム系材料、酸化ガリウム系材料、AlN、AlGaN、または、ZnOなどを含む半導体素子である。また、上記別途上下アーム用半導体スイッチング素子12に逆並列接続させるダイオードも、ワイドバンドギャップ半導体素子であってもよい。
【0067】
この場合、上下アーム用半導体スイッチング素子12(上アーム用半導体スイッチング素子12aおよび下アーム用半導体スイッチング素子12b)は、温度の上昇に応じてスイッチング速度が増加する。言い換えると、上下アーム用半導体スイッチング素子12(上アーム用半導体スイッチング素子12aおよび下アーム用半導体スイッチング素子12b)は、温度の低下に応じてスイッチング速度が減少する。すなわち、上下アーム用半導体スイッチング素子12(上アーム用半導体スイッチング素子12aおよび下アーム用半導体スイッチング素子12b)は、常温時に比べて温度上昇時(高温時)においてスイッチング動作が速くなるとともに、常温時に比べて温度低下時(低温時)においてスイッチング動作が遅くなる。
【0068】
また、電力変換装置200(電力変換装置本体部200a)は、中間アーム用半導体スイッチング素子13を備える。中間アーム用半導体スイッチング素子13は、互いに逆直列に接続されている第1中間アーム用半導体スイッチング素子13aおよび第2中間アーム用半導体スイッチング素子13bを含む。第1中間アーム用半導体スイッチング素子13aは、平滑コンデンサ1aおよび平滑コンデンサ1bの間(図5ではM点)と接続されている。第2中間アーム用半導体スイッチング素子13bは、上アーム用半導体スイッチング素子12aおよび下アーム用半導体スイッチング素子12bの間(図5ではU点)と接続されている。なお、第1中間アーム用半導体スイッチング素子13aおよび第2中間アーム用半導体スイッチング素子13bの各々には、ダイオード素子が並列に接続されている。
【0069】
ここで、第2実施形態では、中間アーム用半導体スイッチング素子13(第1中間アーム用半導体スイッチング素子13aおよび第2中間アーム用半導体スイッチング素子13b)は、IGBT素子である。
【0070】
この場合、中間アーム用半導体スイッチング素子13(第1中間アーム用半導体スイッチング素子13aおよび第2中間アーム用半導体スイッチング素子13b)は、温度の上昇に応じてスイッチング速度が減少する。言い換えると、中間アーム用半導体スイッチング素子13(第1中間アーム用半導体スイッチング素子13aおよび第2中間アーム用半導体スイッチング素子13b)は、温度の低下に応じてスイッチング速度が増加する。すなわち、中間アーム用半導体スイッチング素子13(第1中間アーム用半導体スイッチング素子13aおよび第2中間アーム用半導体スイッチング素子13b)は、常温時に比べて温度上昇時(高温時)においてスイッチング動作が遅くなるとともに、常温時に比べて温度低下時(低温時)においてスイッチング動作が速くなる。
【0071】
また、電力変換装置200は、オンディレイ補正回路161を含むデッドタイム調整部16を備える。なお、オンディレイ補正回路161は、特許請求の範囲の「調整回路」の一例である。
【0072】
ここで、第2実施形態では、図6に示すように、オンディレイ補正回路161は、上下アーム用半導体スイッチング素子12がオフしてから中間アーム用半導体スイッチング素子13がオンするまでのデッドタイムを、温度上昇時(高温時)において短くするとともに温度低下時(低温時)において長くする。また、オンディレイ補正回路161は、中間アーム用半導体スイッチング素子13がオフしてから上下アーム用半導体スイッチング素子12がオンするまでのデッドタイムを、温度上昇時(高温時)において長くするとともに温度低下時(低温時)において短くする。
【0073】
具体的には、図6(a)に示すように、常温時において、上アーム用半導体スイッチング素子12aがオフしてから第1中間アーム用半導体スイッチング素子13aがオンするまでのデッドタイムの大きさをT2aとする。また、第1中間アーム用半導体スイッチング素子13aがオフしてから上アーム用半導体スイッチング素子12aがオンするまでのデッドタイムの大きさをT2bとする。T2aとT2bとは、略同じ大きさに設定されていても、互いに異なる値に設定されていてもよい。
【0074】
次に、図6(b)を参照して、温度上昇時(高温時)のデッドタイムについて説明する。まず、比較例として、オンディレイ補正回路161(図5参照)による補正が行われない場合(図6(b)の破線参照)では、上アーム用半導体スイッチング素子12aがオフしてから第1中間アーム用半導体スイッチング素子13aがオンするまでのデッドタイムの大きさは、T2a(図6(a)参照)よりも大きいT2cである。また、第1中間アーム用半導体スイッチング素子13aがオフしてから上アーム用半導体スイッチング素子12aがオンするまでのデッドタイムの大きさは、T2b(図6(a)参照)よりも小さいT2dである。
【0075】
ここで、オンディレイ補正回路161による補正が行われる場合(図6(b)の実線参照)では、上アーム用半導体スイッチング素子12aがオフしてから第1中間アーム用半導体スイッチング素子13aがオンするまでのデッドタイムの大きさは、T2cよりも小さいT2c’に補正される。また、第1中間アーム用半導体スイッチング素子13aがオフしてから上アーム用半導体スイッチング素子12aがオンするまでのデッドタイムの大きさは、T2dよりも大きいT2d’に補正される。なお、T2c’およびT2d’は、それぞれ、T2aおよびT2bと略等しくなる値にしてもよいし、異なる値であってもよい。また、T2cとT2c’との差分(補正量)は、T2dとT2d’との差分(補正量)と略等しくしてもよいし、互いに異ならせてもよい。
【0076】
次に、図6(c)を参照して、温度低下時(低温時)のデッドタイムについて説明する。まず、比較例として、オンディレイ補正回路161(図5参照)による補正が行われない場合(図6(c)の破線参照)では、上アーム用半導体スイッチング素子12aがオフしてから第1中間アーム用半導体スイッチング素子13aがオンするまでのデッドタイムの大きさは、T2a(図6(a)参照)よりも小さいT2eである。また、第1中間アーム用半導体スイッチング素子13aがオフしてから上アーム用半導体スイッチング素子12aがオンするまでのデッドタイムの大きさは、T2b(図6(a)参照)よりも大きいT2fである。
【0077】
ここで、オンディレイ補正回路161による補正が行われる場合(図6(c)の実線参照)では、上アーム用半導体スイッチング素子12aがオフしてから第1中間アーム用半導体スイッチング素子13aがオンするまでのデッドタイムの大きさは、T2eよりも大きいT2e’に補正される。また、第1中間アーム用半導体スイッチング素子13aがオフしてから上アーム用半導体スイッチング素子12aがオンするまでのデッドタイムの大きさは、T2fよりも小さいT2f’に補正される。なお、T2e’およびT2f’は、それぞれ、T2aおよびT2bと略等しくなる値にしてもよいし、異なる値であってもよい。また、T2eとT2e’との差分(補正量)は、T2fとT2f’との差分(補正量)と略等しくしてもよいし、互いに異ならせてもよい。なお、下アーム用半導体スイッチング素子12bと第2中間アーム用半導体スイッチング素子13bとの関係は、上述した上アーム用半導体スイッチング素子12aと第1中間アーム用半導体スイッチング素子13aとの関係と同じであるので、詳細な説明は省略する。
【0078】
なお、第2実施形態のその他の構成は、上記第1実施形態と同様である。
【0079】
(第2実施形態の効果)
第2実施形態では、以下のような効果を得ることができる。
【0080】
第2実施形態では、上記のように、オンディレイ補正回路161が、上下アーム用半導体スイッチング素子12がオフしてから中間アーム用半導体スイッチング素子13がオンするまでのデッドタイムを、温度上昇時において短くするとともに温度低下時において長くし、中間アーム用半導体スイッチング素子13がオフしてから上下アーム用半導体スイッチング素子12がオンするまでのデッドタイムを、温度上昇時において長くするとともに温度低下時において短くするように、電力変換装置200を構成する。これにより、上下アーム用半導体スイッチング素子12がオフしてから中間アーム用半導体スイッチング素子13がオンするまでの間において、温度上昇時に、デッドタイムが過度に大きくなるのを抑制することができるとともに、温度低下時に、デッドタイムが過度に小さくなるのを抑制することができる。また、中間アーム用半導体スイッチング素子13がオフしてから上下アーム用半導体スイッチング素子12がオンするまでの間において、温度上昇時に、デッドタイムが過度に小さくなるのを抑制することができるとともに、温度低下時に、デッドタイムが過度に大きくなるのを抑制することができる。
【0081】
また、第2実施形態では、上記のように、上下アーム用半導体スイッチング素子12が、MOSFET素子であり、中間アーム用半導体スイッチング素子13が、IGBT素子であるように、電力変換装置200を構成する。これにより、MOSFET素子は比較的高速にスイッチングするので、上下アーム用半導体スイッチング素子12のスイッチング損失を比較的小さくすることができる。また、IGBT素子は比較的オン抵抗が小さいので、中間アーム用半導体スイッチング素子13の導通損失を比較的小さくすることができる。その結果、スイッチング損失および導通損失を小さくしながら、デッドタイムを調整することにより、MOSFET素子とIGBT素子との間において短絡が発生するのを抑制することができるとともに、電力変換装置200の電圧利用率等が低下するのを抑制することができる。
【0082】
また、第2実施形態では、上記のように、上下アーム用半導体スイッチング素子12が、ワイドバンドギャップ半導体を含むように、電力変換装置200を構成する。これにより、電力変換装置200の動作を高周波化することができる。ここで、電力変換装置200の動作が高周波化された場合には、デッドタイムが比較的小さくなるため、上下アーム用半導体スイッチング素子12と中間アーム用半導体スイッチング素子13との間において短絡が生じ易い。したがって、デッドタイムを調整するデッドタイム調整部16を備えることは、上下アーム用半導体スイッチング素子12がワイドバンドギャップ半導体を含む電力変換装置200において、特に有効である。
【0083】
なお、第2実施形態のその他の効果は、上記第1実施形態と同様である。
【0084】
[変形例]
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更(変形例)が含まれる。
【0085】
たとえば、上記第1および第2実施形態では、上下アーム用半導体スイッチング素子2(12)の温度を温度推定手段60bにより推定する例を示したが、本発明はこれに限られない。たとえば、上下アーム用半導体スイッチング素子2(12)の温度を、実際に検出してもよい。
【0086】
具体的には、図7に示すように、電力変換装置300は、上下アーム用半導体スイッチング素子2の温度を検出する温度センサ7を備える。温度センサ7は、上下アーム用半導体スイッチング素子2および中間アーム用半導体スイッチング素子3の近傍に配置されている。そして、デッドタイム調整部26のCPU260(オンディ例補正手段260a)は、温度センサ7からの検出結果に基づいて、デッドタイムの補正量を決定する。これにより、温度センサ7により上下アーム用半導体スイッチング素子2の温度を実際に測定することによって、温度を推定する場合に比べて、正確に温度を検出することができる。なお、温度センサ7は、上アーム用半導体スイッチング素子2aおよび下アーム用半導体スイッチング素子2bの温度を一括して検知してもよいし、各々の温度を個別に検知するように複数設けられていてもよい。温度センサ7は、上アーム用半導体スイッチング素子2aおよび下アーム用半導体スイッチング素子2bに内臓されてもよいし、上アーム用半導体スイッチング素子2aおよび下アーム用半導体スイッチング素子2bの近傍または図示しない冷却フィン等に取り付けられていてもよい。また、温度センサ7に替えて、上アーム用半導体スイッチング素子2aおよび下アーム用半導体スイッチング素子2bのオン電圧を検出する検出部を設け、上記オン電圧と温度との関係を表す関数に基づいて、温度を算出してもよい。なお、温度センサ7により、中間アーム用半導体スイッチング素子3の温度を検出してもよい。また、図7は、上記第1実施形態の構成の変形例として図示されているが、上記第2実施形態でも同様に温度センサ7を設けてもよい。なお、温度センサ7およびCPU260は、それぞれ、特許請求の範囲の「温度検出部」および「制御部」の一例である。
【0087】
また、上記第1および第2実施形態では、上下アーム用半導体スイッチング素子2(12)の温度に基づいて、デッドタイムの調整を行う例を示したが、本発明はこれに限られない。たとえば、中間アーム用半導体スイッチング素子3(13)の温度、または、上下アーム用半導体スイッチング素子2(12)および中間アーム用半導体スイッチング素子3(13)の両方の温度に基づいて、デッドタイムの調整を行ってもよい。
【0088】
また、上記第1および第2実施形態では、温度推定手段60b(CPU60、制御部)は、電力変換装置本体部100a(200a)の運転継続時間に基づいて上下アーム用半導体スイッチング素子2(12)の温度を推定する例を示したが、本発明はこれに限られない。たとえば、電力変換装置本体部100a(200a)から負荷101への出力電力の平均値に基づいて、上下アーム用半導体スイッチング素子2(12)の温度を推定してもよい。
【0089】
また、上記第2実施形態では、上下アーム用半導体スイッチング素子12がワイドバンドギャップ半導体である例を示したが、本発明はこれに限られない。中間アーム用半導体スイッチング素子13がワイドバンドギャップ半導体であってもよい。また、上記第1実施形態において、上下アーム用半導体スイッチング素子2がワイドバンドギャップ半導体であってもよいし、上下アーム用半導体スイッチング素子2および中間アーム用半導体スイッチング素子3の両方がワイドバンドギャップ半導体であってもよい。
【0090】
また、上記第1および第2実施形態では、電力変換装置100(200)は、インバータ回路を含んでいる例を示したが、本発明はこれに限られない。たとえば、電力変換装置100(200)は、コンバータ回路を含んでいてもよい。
【0091】
また、上記第1および第2実施形態では、電力変換装置100(200)は、T型3レベル回路を含んでいる例を示したが、本発明はこれに限られない。たとえば、電力変換装置100(200)は、I型3レベル回路を含んでいてもよい。
【0092】
また、上記第1実施形態では、上下アーム用半導体スイッチング素子2および中間アーム用半導体スイッチング素子3がそれぞれ、IGBT素子および逆阻止IGBT素子であり、上記第2実施形態では、上下アーム用半導体スイッチング素子12および中間アーム用半導体スイッチング素子13がそれぞれ、MOSFET素子およびIGBT素子である例を示したが、本発明はこれに限られない。上下アーム用半導体スイッチング素子2(12)および中間アーム用半導体スイッチング素子3(13)の温度特性が互いに異なっていれば、上記の素子の種類の組み合わせに限定されない。
【符号の説明】
【0093】
2、12 上下アーム用半導体スイッチング素子
2a、12a 上アーム用半導体スイッチング素子(上下アーム用半導体スイッチング素子)
2b、12b 下アーム用半導体スイッチング素子(上下アーム用半導体スイッチング素子)
3、13 中間アーム用半導体スイッチング素子
3a、13a 第1中間アーム用半導体スイッチング素子(中間アーム用半導体スイッチング素子)
3b、13b 第2中間アーム用半導体スイッチング素子(中間アーム用半導体スイッチング素子)
6、16、26 デッドタイム調整部
7 温度センサ(温度検出部)
60、260 CPU(制御部)
61、161 オンディレイ補正回路(調整回路)
100、200、300 電力変換装置
100a、200a 電力変換装置本体部
図1
図2
図3
図4
図5
図6
図7