特開2021-129368(P2021-129368A)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ ルネサスエレクトロニクス株式会社の特許一覧
<>
  • 特開2021129368-DC−DCコンバータ 図000003
  • 特開2021129368-DC−DCコンバータ 図000004
  • 特開2021129368-DC−DCコンバータ 図000005
  • 特開2021129368-DC−DCコンバータ 図000006
  • 特開2021129368-DC−DCコンバータ 図000007
  • 特開2021129368-DC−DCコンバータ 図000008
  • 特開2021129368-DC−DCコンバータ 図000009
  • 特開2021129368-DC−DCコンバータ 図000010
  • 特開2021129368-DC−DCコンバータ 図000011
  • 特開2021129368-DC−DCコンバータ 図000012
  • 特開2021129368-DC−DCコンバータ 図000013
  • 特開2021129368-DC−DCコンバータ 図000014
  • 特開2021129368-DC−DCコンバータ 図000015
  • 特開2021129368-DC−DCコンバータ 図000016
  • 特開2021129368-DC−DCコンバータ 図000017
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2021-129368(P2021-129368A)
(43)【公開日】2021年9月2日
(54)【発明の名称】DC−DCコンバータ
(51)【国際特許分類】
   H02M 3/155 20060101AFI20210806BHJP
【FI】
   H02M3/155 C
   H02M3/155 P
【審査請求】未請求
【請求項の数】11
【出願形態】OL
【全頁数】17
(21)【出願番号】特願2020-21891(P2020-21891)
(22)【出願日】2020年2月12日
(71)【出願人】
【識別番号】302062931
【氏名又は名称】ルネサスエレクトロニクス株式会社
(74)【代理人】
【識別番号】110000350
【氏名又は名称】ポレール特許業務法人
(72)【発明者】
【氏名】井田 雅之
(72)【発明者】
【氏名】鴻上 康彦
(72)【発明者】
【氏名】田島 英幸
(72)【発明者】
【氏名】井上 博之
(72)【発明者】
【氏名】猪股 昇
【テーマコード(参考)】
5H730
【Fターム(参考)】
5H730AA14
5H730AA15
5H730AS05
5H730BB13
5H730BB57
5H730DD04
5H730EE59
5H730FD01
5H730FF09
5H730FG05
5H730XX04
5H730XX26
5H730XX35
5H730XX43
(57)【要約】      (修正有)
【課題】DC−DCコンバータに発生する逆電流を検出する。
【解決手段】DC−DCコンバータにおいて、半導体装置10は、第1電源VINと出力端子LX間に接続されるハイサイドスイッチ11と、第2電源(グランド)と出力端子間に接続されるローサイドスイッチ12と、出力端子に接続されるインダクタLと、ハイサイドスイッチとローサイドスイッチとがデッドタイム期間中に出力端子が高電圧になったとき、インダクタから出力端子への逆電流が発生したと判断する逆電流監視回路18と、を有する。
【選択図】図1
【特許請求の範囲】
【請求項1】
第1電源と出力端子間に接続されるハイサイドスイッチと、
第2電源と前記出力端子間に接続されるローサイドスイッチと、
前記出力端子に接続されるインダクタと、
前記ハイサイドスイッチと前記ローサイドスイッチとがデッドタイム期間中に前記出力端子が高電圧になったとき、前記インダクタから前記出力端子への逆電流が発生したと判断する逆電流監視回路と、を有する
DC−DCコンバータ。
【請求項2】
前記ハイサイドスイッチと前記ローサイドスイッチはNMOSトランジスタであり、
前記逆電流監視回路は、前記ハイサイドスイッチのゲート信号と前記ローサイドスイッチのゲート信号がともに低電圧であり、かつ、前記出力端子が高電圧となったときに電流が逆流していると判断する、
請求項1に記載のDC−DCコンバータ。
【請求項3】
前記ハイサイドスイッチと前記ローサイドスイッチのそれぞれのゲートを制御するためのPWM信号を生成するPWM制御回路を更に有する、
請求項1に記載のDC−DCコンバータ。
【請求項4】
前記PWM制御回路は、前記逆電流監視回路が逆電流を検出した場合は、PWM信号の生成を停止する、
請求項3に記載のDC−DCコンバータ。
【請求項5】
前記逆電流監視回路が逆電流を検出した場合は、前記PWM制御回路が生成するPWM信号のタイミングが所定量前にシフトされる、
請求項3に記載のDC−DCコンバータ。
【請求項6】
前記出力端子と前記逆電流監視回路との間に遅延回路を有する、
請求項1に記載のDC−DCコンバータ。
【請求項7】
前記遅延回路は、複数の遅延値を有し、選択信号に基づいて複数の遅延値から1つの遅延値が選択される、
請求項6に記載のDC−DCコンバータ。
【請求項8】
前記逆電流監視回路は、
論理積回路と、
第1と第2の否定回路とを有し、
前記第1の否定回路には、前記ハイサイドスイッチのゲート信号が入力され、
前記第2の否定回路には、前記ローサイドスイッチのゲート信号が入力され、
前記論理積回路は、前記第1と第2の否定回路の出力と、前記出力端子とが接続される、
請求項3に記載のDC−DCコンバータ。
【請求項9】
RSラッチ回路を更に有し、
前記論理積回路の出力は前記RSラッチ回路のリセット端子に接続される、
請求項8に記載のDC−DCコンバータ。
【請求項10】
前記PWM制御回路は、前記RSラッチ回路が論理値0を出力するとき、PWM信号の生成を停止する、
請求項9に記載のDC−DCコンバータ。
【請求項11】
前記RSラッチ回路が論理値0を出力するとき、前記PWM制御回路が生成するPWM信号のタイミングが所定量前にシフトされる、
請求項9に記載のDC−DCコンバータ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は半導体装置に関し、特に入力電圧を所望の電圧に変換するDC−DCコンバータを備えた半導体装置に関する。
【背景技術】
【0002】
自動車の搭載されるECU(Engine Control Unit)等の負荷に対してバッテリから電力供給を行う場合、電圧変換を行うためのDC−DCコンバータが用いられる。
【0003】
DC−DCコンバータには、昇圧型DC−DCコンバータと降圧型DC−DCコンバータの2種類のコンバータがある。どちらのDC−DCコンバータも、負荷に流れる電流を制御するためのスイッチを有し、当該スイッチをPWM(Pulse Width Modulation)制御することにより、所望の出力電圧を得ている。
【0004】
特許文献1には、DC−DCコンバータに関する技術、特に軽負荷時に発生する逆電流を考慮した電力効率の高いDC−DCコンバータが開示されている。特許文献1の図3を参照すると、電源(VDD)に接続されたスイッチング素子(MP1)と、グランド(GND)に接続されたスイッチング素子(MN1)とをPWM制御することにより、負荷に流れる電流を制御している。MP1がオン、MN1がオフの時、VDDからインダクタ(L101)を介して、負荷とキャパシタ(C101)に電流が流れる。MP1がオフ、MN1がオンの時、L101に蓄えられたエネルギーにより、GND、L101経由で負荷に電流が流れる。この時、負荷に流れる電流が小さいと(臨界電流以下)、L101に流れる電流の向きが逆になる。すなわち、L101からGND方向に電流が流れる。特許文献1では、この逆流をコンパレータ(16)で検出している。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2013−110795号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、特許文献1に開示された技術では、逆流をコンパレータ、すなわちアナログ回路で検出しているため、回路規模が増大する。更に、コンパレータ用に定電流回路なども必要となるため、消費電流の増大につながる。また、DC−DCコンバータが自動車に搭載される場合、グランドにノイズが入りやすいため、コンパレータが誤動作し、逆流を誤検出する可能性がある。
【0007】
その他の課題および新規な特徴は、本明細書および図面の記載から明らかになる。
【課題を解決するための手段】
【0008】
一実施の形態に係るDC−DCコンバータは、第1電源と出力端子間に接続されるハイサイドスイッチと、第2電源と出力端子間に接続されるローサイドスイッチと、出力端子に接続されるインダクタと、ハイサイドスイッチとローサイドスイッチとがデッドタイム期間中に出力端子が高電圧になったとき、インダクタから出力端子への逆電流が発生したと判断する逆電流監視回路と、を有する。
【発明の効果】
【0009】
一実施の形態に係る半導体装置では、DC−DCコンバータに発生する逆電流を、消費電流と回路規模を増大することなく検出することが可能となる。
【図面の簡単な説明】
【0010】
図1図1は実施の形態1に係る半導体装置のブロック図である。
図2図2は短絡保護回路のブロック図である。
図3図3は実施の形態1に係る半導体装置の動作を説明するためのイメージ図である。
図4図4は実施の形態1に係る半導体装置の動作を説明するためのイメージ図である。
図5図5は実施の形態1に係る半導体装置の動作を説明するためのイメージ図である。
図6図6は実施の形態1に係る半導体装置の動作を説明するためのタイミングチャートである。
図7図7は実施の形態1に係る半導体装置の動作を説明するためのイメージ図である。
図8図8は実施の形態1に係る半導体装置の動作を説明するためのイメージ図である。
図9図9は実施の形態1に係る半導体装置の動作を説明するためのタイミングチャートである。
図10図10は実施の形態1に係る半導体装置の動作を説明するためのタイミングチャートである。
図11図11は実施の形態2に係る半導体装置のブロック図である。
図12図12は実施の形態2に係る半導体装置の動作を説明するためのタイミングチャートである。
図13図13は実施の形態3に係る半導体装置のブロック図である。
図14図14は、遅延回路のブロック図である。
図15図15は実施の形態3に係る半導体装置の動作を説明するためのタイミングチャートである。
【発明を実施するための形態】
【0011】
以下、一実施の形態に係る半導体装置について、図面を参照して詳細に説明する。なお、明細書および図面において、同一の構成要件または対応する構成要件には、同一の符号を付し、重複する説明は省略する。また、図面では、説明の便宜上、構成を省略または簡略化している場合もある。また、各実施の形態の少なくとも一部は、互いに任意に組み合わされてもよい。
【0012】
[実施の形態1]
(半導体装置の構成)
図1は、実施の形態1に係る半導体装置10の構成を示すブロック図である。
【0013】
図1で示される通り、半導体装置10は、入力端子VIN(第1電源)とインダクタ接続端子LX(出力端子)との間に配置されるハイサイドスイッチ11、インダクタ接続端子LXとグランド間(第2電源)に接続されるローサイドスイッチ12、PWM制御回路(PWM CONTROL CIRCUIT)15、プリドライバ回路(PRE-DRIVER CIRCUIT)16、17、逆電流監視回路18、エラーアンプ(ERROR AMP)22、論理和回路23、RSラッチ回路24、オシレータ(OSC)25を有する。
【0014】
入力端子VINには電源が接続される。半導体装置10が自動車に搭載される場合は、入力端子VINにはバッテリ(BAT)が接続される。インダクタ接続端子LXには、インダクタLが接続される。インダクタLにはキャパシタCと負荷が接続され、負荷に出力電圧VOUTが供給される。入力端子FBには出力電圧VOUTを抵抗R1とR2とで分圧した電圧(ノードN1の電圧VN1)が入力される。
【0015】
ハイサイドスイッチ11とローサイドスイッチ12はNMOSトランジスタであり、それぞれボディダイオード13、14を有している。ハイサイドスイッチ11とローサイドスイッチ12は、降圧型のDC−DCコンバータを構成している。なお、ハイサイドスイッチ11はPMOSトランジスタでもよいが、実施の形態1ではNMOSトランジスタで説明する。
【0016】
PWM制御回路15は、プリドライバ回路16を介してハイサイドスイッチ11のゲートを制御するためのPWM信号を生成する。同様に、PWM制御回路15は、プリドライバ回路17を介してローサイドスイッチ12のゲートを制御するためのPWM信号を生成する。
【0017】
オシレータ(OSC)25は、PWM制御回路15が生成するPWM信号の周期を決めるためのものである。オシレータ25は、所定の周期で論理値1を出力する。オシレータ25の出力は、RSラッチ回路24のセット(S)端子に入力される。RSラッチ回路24の出力(Q)は、PWM制御回路15に入力される。
【0018】
エラーアンプ22は、出力電圧VOUTが所定の電圧に達したかどうかを判定するためのものである。具体的には、図1図2で示される通り、出力電圧VOUTを抵抗R1、R2で分圧した電圧と、基準電圧VREFとがアンプ(AMP)221に入力される。抵抗R1、R2と基準電圧VREFは、検出したい電圧に合わせて設定すればよい。
【0019】
逆電流監視回路18は、論理積回路19、否定回路20、21を有する。逆電流監視回路18は、インダクタ接続端子LXから半導体装置10に電流が逆流したことを検出するためのものである。
【0020】
エラーアンプ22の出力と逆電流監視回路18の出力は、論理和回路23に入力される。論理和回路23の出力は、RSラッチ回路24のリセット(R)端子に入力される。
【0021】
(半導体装置の動作)
本実施の形態1では、PWM制御回路15、逆電流監視回路18、RSラッチ回路24に特徴があるが、これらの動作を説明する前に、半導体装置10の基本動作と逆電流が発生するメカニズムについて説明する。
【0022】
まず、半導体装置10の基本動作について説明する。図3は、ハイサイドスイッチ11のゲート信号、ローサイドスイッチ12のゲート信号、ノードN1の電圧を示している。オシレータ25は、時刻t0、t4で論理値1を出力するものとする(時刻t0〜t4が1周期)。オシレータ25が論理値1を出力すると、RSラッチ回路24の出力(Q)が論理値1となる。RSラッチ回路の出力が論理値1になってから所定時間D経過後、PWM制御回路15は、プリドライバ回路16を介してハイサイドスイッチ11のゲート信号を論理値1にする(時刻t1)。ここで所定時間Dは、ハイサイドスイッチ11とローサイドスイッチ12は同時にオンになることを避けるためのデッドタイムである。ハイサイドスイッチ11がオンになると、出力電圧VOUTは上昇し、ノードN1の電圧VN1も上昇する。
【0023】
電圧VN1が基準電圧VREFを超えると、エラーアンプ22は論理値1を出力する(時刻t2)。エラーアンプ22が論理値1を出力すると、RSラッチ回路24はリセットされ論理値0を出力する。なお、ここでは逆電流監視回路18は、論理値0を出力しているものとする。逆電流監視回路18については後述する。RSラッチ回路24が論理値0を出力すると、PWM制御回路15は、プリドライバ回路16を介してハイサイドスイッチ11のゲート信号を論理値0にする。ハイサイドスイッチ11がオフになるため、出力電圧VOUTは下降し、電圧VN1も下降する。エラーアンプ22は、電圧VN1がVREF以下となるため、論理値0を出力する。RSラッチ回路24は、論理値0を維持する。
【0024】
RSラッチ回路24の出力が論理値0になってからデッドタイムD経過後、PWM制御回路15は、プリドライバ回路17を介してローサイドスイッチ12のゲート信号を論理値1にする(時刻t3)。ローサイドスイッチ12がオンとなるため、出力電圧VOUTは更に下降し、電圧VN1も下降する。
【0025】
オシレータ25が論理値1を出力すると、RSラッチ回路24の出力が論理値1になる(時刻t4)。RSラッチ回路24の出力が論理値1になると、PWM制御回路15は、プリドライバ回路17を介してローサイドスイッチ12のゲート信号を論理値0にする。RSラッチ回路24が論理値1を出力してからデッドタイムD経過後、PWM制御回路15は、プリドライバ回路16を介してハイサイドスイッチ11のゲート信号を論理値1にする(時刻t5)。以降、同様の動作を繰り返す。
【0026】
次に、端子LXに逆電流が発生するメカニズムについて説明する。まず、負荷電流が大きく、臨界電流以上の電流が流れる場合を説明する。図4はハイサイドスイッチ11がオン、ローサイドスイッチ12がオフになった時のイメージ図である。バッテリ(BAT)からハイサイドスイッチ11、インダクタLを経由してVOUTに電流ILが流れる。この時、インダクタLはエネルギーを蓄積する。図5は、図4の後、ハイサイドスイッチ11がオフ、ローサイドスイッチ12がオンになった時のイメージ図である。インダクタLは蓄積したエネルギーを放出するため、グランドからインダクタLを経由してVOUTに電流ILが流れる。
【0027】
図6は、ハイサイドスイッチ11のゲート信号、ローサイドスイッチ12のゲート信号、インダクタLの電圧(インダクタ接続端子LXの電圧)、電流ILの関係を示したタイミングチャートである。ハイサイドスイッチ11のゲート信号がHi(高電圧)、ローサイドスイッチ12のゲート信号がLo(低電圧)になると、インダクタLの電圧がHiとなり、電流ILは上昇していく(時刻t1)。ハイサイドスイッチ11のゲート信号とローサイドスイッチ12のゲート信号の両方がLoになると、インダクタLは蓄積したエネルギーを放出し、電流ILが流れる(電流ILは減少していく)。この時の電流ILはボディダイオード14を経由して流れる。従って、インダクタLの電圧は、グランドよりもボディダイオード14の分だけ低い電圧となる(時刻t2)。ハイサイドスイッチ11のゲート信号がLo、ローサイドスイッチ12のゲート信号がHiになると、インダクタLの電圧はグランドとなり、電流ILは更に減少していく(時刻t3)。ハイサイドスイッチ11のゲート信号がLo、ローサイドスイッチ12のゲート信号がLoになると、時刻t2と同様に、インダクタLの電圧はグランドよりもボディダイオード14の分だけ低い電圧となり、電流ILは更に減少していく(時刻t4)。以降、上述した動作を繰り返す。
【0028】
以上のように、負荷電流が大きい場合は、電流ILの向きは常に一方向(インダクタ接続端子LXからVOUTへ)であり、逆電流は発生しない。
【0029】
次に、負荷電流が小さく、臨界電流以下の電流が流れる場合について説明する。ハイサイドスイッチ11がオン、ローサイドスイッチ12がオフの場合、及び、その後ハイサイドスイッチ11がオフになった場合は、負荷電流が大きい時と同様(図4図5)である。この時、電流ILはVOUTの方向へ流れる。図7は、図5の後に、ハイサイドスイッチ11がオフ、ローサイドスイッチ12がオンになった時のイメージ図である。インダクタLが蓄積したエネルギーを放出すると、インダクタLからの電流ILは負荷とキャパシタCに流れる。負荷電流が小さい場合、キャパシタCを充電するエネルギーが大きくなるため、インダクタLが蓄積しているエネルギーよりもキャパシタCが蓄積したエネルギーの方が大きくなる場合がある。この時、キャパシタCのエネルギー放出により、電流ILがインダクタLとローサイドスイッチ12を経由してグランドに流れる。つまり、電流がインダクタ接続端子LXから半導体装置10に逆流する。
【0030】
図8は、図7の後に、ローサイドスイッチ12がオフ(ハイサイドスイッチ11もオフ)になった時のイメージ図である。インダクタLは自己誘導により電流ILを流し続けようとするため、電流ILはボディダイオード13を経由して電源(BAT)に流れる。
【0031】
図9は、ハイサイドスイッチ11のゲート信号、ローサイドスイッチ12のゲート信号、インダクタLの電圧(インダクタ接続端子LXの電圧)、電流ILの関係を示したタイミングチャートである。ハイサイドスイッチ11のゲート信号がHi(高電圧)、ローサイドスイッチ12のゲート信号がLo(低電圧)になると、インダクタLの電圧がHiとなり、電流ILは上昇していく(時刻t1)。ハイサイドスイッチ11のゲート信号とローサイドスイッチ12のゲート信号の両方がLoになると、インダクタLは蓄積したエネルギーを放出し、電流ILが流れる(電流ILは減少していく)。この時の電流ILはボディダイオード14を経由して流れる。従って、インダクタLの電圧は、グランドよりもボディダイオード14の分だけ低い電圧となる(時刻t2)。ハイサイドスイッチ11のゲート信号がLo、ローサイドスイッチ12のゲート信号がHiになると、インダクタLの電圧はグランドとなり、電流ILは更に減少していく(時刻t3)。その後、図7で説明した通り、負荷電流が小さい場合は、インダクタLからローサイドスイッチ12を経由してグランドに流れる逆電流が発生する(時刻tz)。ハイサイドスイッチ11のゲート信号がLo、ローサイドスイッチ12のゲート信号がLoになると、図8で説明した通り、電流ILはボディダイオード13を経由して電源(BAT)に流れる。従って、インダクタLの電圧は電源(BAT)よりもボディダイオード13の分だけ高い電圧となる(時刻t4)。以降、上述した動作を繰り返す。
【0032】
ここで、負荷電流が大きい場合と小さい場合の違いについて考察する。図6図9を比較すると、ハイサイドスイッチ11とローサイドスイッチ12のそれぞれのゲートに与える制御信号(PWM信号)が同じでも、インダクタLの電圧(インダクタ接続端子LXの電圧)が異なっていることがわかる。特に、電圧のデューティが異なっている。例えば、負荷電流が大きい場合を想定してPWMにより電圧変換を行う場合、図6のようなデューティを持った電圧が出力されることが期待される。しかしながら、負荷電流が想定よりも小さくなり逆電流が発生すると、図9のようなデューティを持った電圧、すなわち図6よりもデューティの高い(高電圧の期間が長い)電圧が生成されてしまうことになる。これは、インダクタンスLに流れる電流ILの波高値が大きくなり、出力電圧のリップルと消費電力の増大につながる。
【0033】
そこで本実施の形態1では、アナログ・コンパレータを使わずに、小規模回路で逆電流の発生を検出する。再び、図1に戻って本実施の形態1を説明する。PWM制御回路15は、所望の変換電圧が得られるようにPWM信号を生成する。生成されたPWM信号は、プリドライバ回路16、17を介してハイサイドスイッチ11とローサイドスイッチ12のそれぞれのゲートに供給される。
【0034】
逆電流監視回路18は、論理積回路19、否定回路20、21を有する。否定回路20の入力はローサイドスイッチ12のゲートに接続される。否定回路21の入力はハイサイドスイッチ11のゲートに接続される。論理積回路19は、否定回路20、21の出力値と、インダクタ接続端子LXの値とにより論理積値を生成する。すなわち、逆電流監視回路18は、ハイサイドスイッチ11、ローサイドスイッチ12のそれぞれのゲート信号がともにLoで、インダクタ接続端子LXがHiの時、逆流が発生していると判断してHi(論理値1)を出力する。
【0035】
図10を用いて更に説明する。図10は、負荷電流が小さくなり、逆電流が発生した場合を示したタイミングチャートである。図10の時刻t1〜t3は、図6の時刻t1〜t3と同じであるため、説明は省略する。時刻t3以降、負荷電流が小さくなると、図9で説明した通り、時刻tzで逆電流が発生する。逆電流が発生した後、ハイサイドスイッチ11のゲート信号がLo、ローサイドスイッチ12のゲート信号がLoになると、図9で説明した通り、インダクタLの電圧(インダクタ接続端子LXの電圧)は、電源(BAT)よりも高い電圧となる(時刻t4)。この時、逆電流監視回路18は、Hi(論理値1)を出力する。つまり、逆電流監視回路18は、ローサイドスイッチ12がオンの時に発生した逆電流を、ローサイドスイッチ12がオフになった時にインダクタ接続端子LXに現れるHi(論理値1)に基づいて検出している。従って、インダクタ接続端子LXや、負荷の接続ノードの電圧をアナログ・コンパレータで直接監視する必要はなく、デジタル回路である論理積回路19、否定回路20、21で逆電流の検出が可能となる。
【0036】
図1図10を用いて更に本実施の形態1を説明する。逆電流監視回路18の出力は、論理和回路23を経由してRSラッチ24に接続される。論理和回路23には、エラーアンプ22も接続されるが、エラーアンプ22の動作は既に説明した通りである。エラーアンプ22は、逆電流が発生する時刻tz近辺では、論理値0を出力している。上述した通り、逆電流監視回路18は、時刻t4で逆電流を検出すると、論理値1を出力する。従って、RSラッチ回路24のR(リセット)端子に論理値1が入力される。
【0037】
基本動作で説明した通り、時刻t4ではオシレータ25が論理値1を出力する。しかし、同じタイミングで逆電流監視回路18が論理値1を出力するため、RSラッチ回路24は論理値0を出力する。PWM制御回路15は、RSラッチ回路24が論理値0を出力しているため、ハイサイドスイッチ11のゲート信号を論理値0にする、すなわち論理値1にしない。図10を参照すると、本来、時刻t5〜t6でハイサイドスイッチ11のゲートにHiが入力されるはずだが(点線の波形)、逆電流の検出により、Loのままになっている。同様に、時刻t7〜t8でローサイドスイッチ12のゲートにHiが入力されるはずだが(点線の波形)、Loのままになっている。時刻t5以降、PWM信号の生成が停止されることにより、インダクタLに流れる電流ILは徐々に0となり、インダクタ接続端子LXの電圧はグランド電位になる。
【0038】
時刻t8において、オシレータ25がRSラッチ回路24のS(セット)端子に論理値1を出力する。RSラッチ回路24は、S端子に論理値1が入力されると論理値1を出力する。RSラッチ回路24が論理値1になってからデッドタイムD経過後、PWM制御回路15は、ハイサイドスイッチ11のゲート信号を論理値1にする(時刻t9)。t9以降は、同様の動作を繰り返す。時刻t5〜t8、t13〜t16は、PWMが生成されないマスク期間となる。
【0039】
ここで、逆電流検出後、PWM生成を停止する効果について説明する。図9の時刻t4〜t7と図10の時刻t8〜t11とを比較すると、図9では逆電流による影響で、インダクタ接続端子LXの電圧がHiになっている期間が2サイクル(t4〜t6)になっている。一方、図10ではインダクタ接続端子LXの電圧がHiになっている期間は1サイクル(t9〜t10)となっている。これは図6、すなわち逆電流が発生していない場合のPWM制御と同じ制御が実現できていることを示している。
【0040】
なお、本実施の形態1では、逆電流監視回路18は、論理積回路19、否定回路20、21で構成されているが、これに限られない。ハイサイドスイッチ11、ローサイドスイッチ12のそれぞれのゲート信号がともにLoで、インダクタ接続端子LXがHiとなっていることを検出できる回路であればよい。例えば、論理積回路19を論理和回路とし、インダクタ接続端子LXと論理和回路間に否定回路を設置する。また、否定回路20、21は削除し、ハイサイドスイッチ11、ローサイドスイッチ12のそれぞれのゲート信号を論理和回路に入力する。この場合、ハイサイドスイッチ11、ローサイドスイッチ12のそれぞれのゲート信号がともにLoで、インダクタ接続端子LXがHiとなると、論理和回路はLo(論理値0)を出力する。論理和回路がLoを出力した時、逆電流が発生していると判断できる。
【0041】
PMOSトランジスタをハイサイドスイッチ11として使う場合は、ハイサイドスイッチ11のゲート信号がHi、ローサイドスイッチ12のゲート信号がLo、インダクタ接続端子LXがHiとなった時、逆電流が発生していると判断される。
【0042】
あるいは、逆電流監視回路18は、デッドタイム期間中にインダクタ接続端子LXがHiになることを検出するようにしてもよい。デッドタイムはPWM制御回路15から通知するようにすればよい。
【0043】
また、本実施の形態1では、オシレータ25の制御によりPWMを生成しているが、これに限られない。例えば、タイマ回路などでPWMを生成するようにしてもよい。
【0044】
(効果)
以上のように、本実施の形態1に係る半導体装置10では、ハイサイドスイッチ11、ローサイドスイッチ12それぞれのゲート信号と、インダクタ接続端子LXの電圧を、逆電流監視回路18で監視することにより逆電流を検出している。これにより、消費電流と回路規模の増大を抑えたDC−DCコンバータの実現が可能となる。
【0045】
更に本実施の形態1では、逆電流を検出したことに応じて、PWMを生成しないマスク期間を設定できるようにした。これにより、インダクタLX接続端子の電圧(出力電圧)のリップル増大を抑制することができる。
【0046】
[実施の形態2]
(半導体装置の構成)
図11は、実施の形態2に係る半導体装置10aの構成を示すブロック図である。実施の形態1との違いは、シフト回路26(SHIFT CIRCUIT)が追加されていることである。なお、シフト回路26はPWM制御回路15に内蔵されてもよい。
【0047】
シフト回路26は、RSラッチ回路24の出力信号に基づいて、PWM制御回路15が生成するPWM信号を所定量シフトさせる。シフトされたPWM信号は、プリドライバ回路16、17経由でハイサイドスイッチ11、ローサイドスイッチ12のそれぞれのゲートに供給される。シフト回路26以外の動作については、実施の形態1と同様である。
【0048】
PWM制御回路15は、所定のタイミング、すなわちオシレータ25とデッドタイムDに基づいてPWM信号を生成するため、シフト回路26は、そのタイミングを所定量シフトさせればよい。例えば、PWM制御回路15のデッドタイムDを変更するようにしてもよい。
【0049】
(半導体装置の動作)
次に、図12を用いて本実施の形態2に係る半導体装置10aの動作を説明する。
【0050】
図12は、図10と同様に、負荷電流が小さくなり、逆電流が発生した場合を示したタイミングチャートである。図12の時刻t1〜t4までは図10の時刻t1〜t4までと同様であるため説明は省略する。逆電流監視回路18は逆電流を検出すると、論理値1を出力する(時刻t4)。シフト回路26は、逆電流監視回路18が逆電流を検出すると、PWM制御回路15が出力するPWM信号を所定量シフトする。図12で示されるように、ハイサイドスイッチ11のゲート信号は、本来、時刻t5〜t6でHiとなるはずであるが(点線の波形)、所定量早い時間(所定量前)にシフトされている(時刻t5から時刻t4付近へ)。
【0051】
ハイサイドスイッチ11のゲート信号が、時刻t4付近からHiになることにより、インダクタLの電圧(インダクタ接続端子LXの電圧)もHiとなる。また、ハイサイドスイッチ11のゲート信号が、時刻t5とt6の間付近でLoになることにより、インダクタLの電圧はグランドよりも低い電圧となる(理由は上述した通り)。ローサイドスイッチ12のゲート信号がHiになると、インダクタLの電圧はグランド電位となる(時刻t7)。以降、同様の動作を繰り返す。
【0052】
ここで、逆電流検出後、PWM信号をシフトする効果について説明する。図12の下部には(COMPARISON)、比較対象として図9と同じタイミングチャートを記載している。COMPARISONの時刻t4〜t7では、逆電流による影響で、インダクタ接続端子LXの電圧がHiになっている期間が2サイクル(t4〜t6)になっている。一方、本実施の形態2では、インダクタ接続端子LXの電圧がHiになっている期間は1サイクル程度(時刻t4付近から、t5とt6の間付近)となっている。これは、逆電流の影響を抑えたPWM制御が実現できていることを示している。
【0053】
また、インダクタLに流れる電流の観点でCOMPARISONと比較すると、電流ILの波高(振幅)が小さくなっていることがわかる。波高が小さくなるとリップルを小さくすることができる。
【0054】
実施の形態1では、逆電流を検出したらPWM信号の生成を停止していた。本実施の形態2では、逆電流を検出したら、PWM信号を所定量シフトすることで、実施の形態1と同様の効果を得ることができる。
【0055】
(効果)
以上のように、本実施の形態2では、逆電流が検出されたことに応じて、PWMを所定量シフトする。これにより、インダクタLX接続端子の電圧(出力電圧)のリップル増大を抑制することができる。
【0056】
[実施の形態3]
(半導体装置の構成)
図13は、実施の形態3に係る半導体装置10bの構成を示すブロック図である。実施の形態1との違いは、遅延回路(DELAY)27が追加されていることである。遅延回路27が追加されたことにより、逆電流監視回路18には、遅延されたインダクタ接続端子LXの波形が入力される。
【0057】
図14は、遅延回路27の構成を示す図である。図14で示される通り、遅延回路27は、3つの論理積回路28と、複数のインバータ回路29を有する。論理積回路28の1つには、インダクタ接続端子LXが接続される。他の2つの論理積回路28の一端には、所定の遅延値に相当する数のインバータ回路29が接続されている。各論理積回路28の他端には、選択信号S1〜S3のいずれかが接続される。遅延回路27は、選択信号S1〜S3により選択された遅延値に応じて、インダクタ接続端子LXの信号を遅延させる。遅延値は、S3>S2>S1である。
【0058】
(半導体装置の動作)
次に、本実施の形態3に係る半導体装置10bの動作を説明する。図15は、本実施の形態3を説明するためのタイミングチャートであり、図9の時刻t4〜t6を拡大したものに相当する。
【0059】
まず、選択信号S1が選択された時で説明する。選択信号S1が選択されると、遅延回路27は最小の遅延値でインダクタ接続端子LXの信号を出力する。遅延回路27の出力信号は逆電流監視回路18に入力される。逆電流監視回路18は、インダクタ接続端子LXの信号がHiになっているかどうかを判定する。この判定は論理積回路19の閾値で決まるが、例えば、図15のS1で示されるタイミングでHiを判定する。結果として、逆電流監視回路18はタイミングS1で逆電流の発生を検出する。実施の形態1で説明した通り、逆電流監視回路18がタイミングS1で逆電流を検出すると、S1以降、PWM信号の生成がマスクされる。実施の形態2の場合は、S1以降、PWM信号がシフトされる。
【0060】
次に、選択信号S2が選択された時で説明する。選択信号S2が選択されると、遅延回路27は、S2に対応した遅延値でインダクタ接続端子LXの信号を出力する。すなわち、逆電流監視回路18は、タイミングS1から、S2に対応した遅延値の分だけ遅延したタイミングでインダクタ接続端子LXの信号がHiになったことを判定することになる。このHiと判定したタイミングを図15のS2とする。タイミングS3についても同様である。
【0061】
逆電流監視回路18が、タイミングS1、S2、S3で逆電流を検出するということは、遅延していないインダクタ接続端子LXの波形のS1地点(矢印)、S2地点(矢印)、S3地点(矢印)で逆電流を検出していることと同意である。
【0062】
以上の説明からわかる通り、逆電流監視回路18は、逆電流と判定するための逆電流値を、遅延回路27によって設定していることになる。選択信号S1〜S3は、負荷に応じて決めればよく、例えばCPU(不図示)が設定を行うようにすればよい。
【0063】
(効果)
以上のように、本実施の形態3では、逆電流を判定するための逆電流値を設定することができる。これにより、実施の形態1で説明したPWM信号のマスクや、実施の形態2で説明したPWM信号のシフトを設定するための負荷電流値(逆電流値)を可変にできる。
【0064】
なお、本発明は、上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更され得る。
【符号の説明】
【0065】
10、10a、10b 半導体装置
11 ハイサイドスイッチ
12 ローサイドスイッチ
13、14 ボディダイオード
15 PWM制御回路
16、17 プリドライバ
18 逆電流監視回路
19 論理積回路
20、21 否定回路
22 エラーアンプ
221 アンプ
23 論理和回路
24 RSラッチ回路
25 オシレータ
26 シフト回路
27 遅延回路
R1、R2 抵抗
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15