特開 2021-148800 構成可能な動作モードを有する比較器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開2021-148800(P2021-148800A)

(43)【公開日】2021年9月27日

(54)【発明の名称】構成可能な動作モードを有する比較器

(51)【国際特許分類】

   G01R 31/319 20060101AFI20210830BHJP

   G01R 31/28 20060101ALI20210830BHJP

【ＦＩ】

   G01R31/28 R

   G01R31/28 P

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

【外国語出願】

【全頁数】21

(21)【出願番号】特願2021-48651(P2021-48651)

(22)【出願日】2021年3月23日

(31)【優先権主張番号】16/827,168

(32)【優先日】2020年3月23日

(33)【優先権主張国】US

(71)【出願人】

【識別番号】520490417

【氏名又は名称】アナログ ディヴァイスィズ インク

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(74)【代理人】

【識別番号】100133400

【弁理士】

【氏名又は名称】阿部 達彦

(72)【発明者】

【氏名】クリストファー・シー・マックィルキン

(72)【発明者】

【氏名】アンドリュー・ネイサン・モート

【テーマコード（参考）】

2G132

【Ｆターム（参考）】

2G132AA03

2G132AG00

2G132AH02

2G132AK07

2G132AL11

(57)【要約】

【課題】自動試験システムを提供する。
【解決手段】マルチ動作モード比較器システムは、高帯域幅および低電力な自動試験に役立ち得る。システムは、比較器出力段の高インピーダンス入力を駆動するように構成された利得段を含むことができ、利得段は、調整可能なインピーダンス回路に結合された差動切り替え段を含み、調整可能なインピーダンス回路のインピーダンス大きさ特性は、利得段の帯域幅特性に対応している。比較器出力段は、低インピーダンス比較器出力ノードに結合されたバッファ回路を含み得る。バッファ回路は、より高速なモードでは、切り替え済み出力信号の基準電圧を出力ノードに提供でき、バッファ回路は、より低電力なモードでは、切り替え済み出力信号を出力ノードに提供できる。
【選択図】図１

【特許請求の範囲】

【請求項1】

より低電力な第１のモード、またはより高速な第２のモードで動作可能なマルチモード比較器システムであって、
調整可能なインピーダンスデバイスに結合された入力切り替え段を含む利得回路であって、前記インピーダンスデバイスのインピーダンスの大きさは、前記利得回路の帯域幅特性に影響を与え、前記利得回路は、利得段出力信号を提供するように構成されている利得回路と、
前記利得段出力信号を受信し、駆動信号を出力ノードに提供するように構成された出力段であって、前記出力ノードに結合され、前記比較器システムの動作モードに応じて、固定基準電圧または切り替え信号電圧を提供するように構成されたバッファ回路を含む出力段と、を備える、比較器システム。

【請求項2】

前記出力ノードと前記バッファ回路との間に終端抵抗器をさらに備え、
より低電力な第１のモードでは、第１の切り替えデバイスが、第１のより小さな電流を切り替え、切り替え済みバッファ入力信号を前記バッファ回路に提供するように構成され、それに応じて、前記バッファ回路は、前記駆動信号を前記終端抵抗器に提供するように構成され、
より高速な第２のモードでは、前記バッファ回路は、前記終端抵抗器の第１の側に前記固定基準電圧を提供するように構成され、第２の切り替えデバイスが、前記終端抵抗器の第２の側に第２のより大きな電流を切り替え、前記駆動信号を前記出力ノードに提供するように構成されている、請求項１に記載の比較器システム。

【請求項3】

前記第１のより小さな電流を提供するように構成された第１の電流源と、
前記第２のより大きな電流を提供するように構成された異なる第２の電流源と、をさらに備える、請求項２に記載の比較器システム。

【請求項4】

前記第１の切り替えデバイスは、前記利得段出力信号を受信するように構成された第１の差動対を備え、
前記第２の切り替えデバイスは、同じ利得段出力信号を受信するように構成された第２の差動対を備える、請求項２に記載の比較器システム。

【請求項5】

前記第１の差動対のそれぞれのコレクタ端子、および電圧供給レールに結合された第１および第２の抵抗器をさらに備え、
前記バッファ回路は、一対のバッファ入力チャネルを備え、前記バッファ入力チャネルのそれぞれは、前記第１の差動対の前記コレクタ端子のそれぞれのものに結合されている、請求項４に記載の比較器システム。

【請求項6】

前記出力段は、前記比較器システムの２つの異なる動作モードで相互排他的に動作するように構成された第１および第２の差動対を備える、請求項１に記載の比較器システム。

【請求項7】

前記利得回路の前記入力切り替え段は、第１および第２のトランジスタを含む第１の差動対、ならびに前記トランジスタのコレクタ端子に結合された調整可能なインピーダンス網を備える、請求項１に記載の比較器システム。

【請求項8】

前記比較器システムのより高速な第１のモードでは、前記インピーダンス網は、前記トランジスタの前記コレクタ端子に、より小さな第１のインピーダンスを提供し、前記比較器システムのより低電力な第２のモードでは、前記インピーダンス網は、前記トランジスタの前記コレクタ端子に、より大きな第２のインピーダンスを提供する、請求項７に記載の比較器システム。

【請求項9】

前記第１および第２のトランジスタに結合された調整可能なテール電流源をさらに備え、前記調整可能なテール電流源は、前記比較器システムのより高速な第１のモードでは、より大きな大きさの電流信号を提供し、前記調整可能なテール電流源は、前記比較器システムのより低電力な第２のモードでは、より小さな大きさの電流信号を提供する、請求項７に記載の比較器システム。

【請求項10】

被試験デバイスからの信号、および基準信号を受信し、それに応じて、前記利得回路の複数の直列結合の場合のうちの第１のものの前記入力切り替え段に、比較出力を提供するように構成された比較段回路をさらに備える、請求項１に記載の比較器システム。

【請求項11】

前記利得回路は、前記比較器システムの前記動作モードとは独立に、実質的に同じ利得を提供する、請求項１に記載の比較器システム。

【請求項12】

高帯域幅および低帯域幅の自動試験システム用のマルチ動作モード比較器システムであって、
比較器出力段の高インピーダンス入力を駆動するように構成された利得段であって、調整可能なインピーダンス回路に結合された差動切り替え段を含み、前記調整可能なインピーダンス回路のインピーダンス大きさ特性は、前記利得段の帯域幅特性に対応する、利得段と、
低インピーダンス比較器出力ノードに結合されたバッファ回路を備える前記比較器出力段であって、前記バッファ回路は、より高速なモードでは、切り替え済み出力信号の基準電圧を前記出力ノードに提供するように構成され、前記バッファ回路は、より低電力なモードでは、前記切り替え済み出力信号を前記出力ノードに提供するように構成されている、比較器出力段と、を備える、比較器システム。

【請求項13】

前記比較器出力段は、前記利得段からの駆動信号に応じて、前記より高速なモードおよび前記より低電力なモードで相互排他的に動作するように構成された第１および第２の差動対を備え、前記第１の差動対の出力端子は、前記バッファ回路の入力経路に結合され、前記第２の差動対の出力端子は、前記バッファ回路の出力経路に結合されている、請求項１２に記載の比較器システム。

【請求項14】

前記第１および第２の差動対は、異なる大きさ特性を有する電流信号を提供するそれぞれの電流源に結合されている、請求項１３に記載の比較器システム。

【請求項15】

前記第２の差動対の出力端子と、システム出力ノードとの間の前記出力経路に終端抵抗器をさらに備える、請求項１３に記載の比較器システム。

【請求項16】

前記調整可能なインピーダンス回路は、前記差動切り替え段の出力端子に結合された抵抗器網と、前記より高速なモードでは、前記抵抗器網内の１つ以上の抵抗器をシャントし、前記より低電力なモードでは、前記１つ以上の抵抗器をシャントしないように構成されたシャント回路と、を備える、請求項１２に記載の比較器システム。

【請求項17】

より高速な第１のモードおよびより低電力な第２のモードで動作可能な比較器システムであって、
差動入力信号を受信し、それに応じて、利得段出力信号を提供するように構成された電力調整可能な利得段であって、前記利得段の利得特性は、前記より高速な第１のモードおよび前記より低電力な第２のモードで実質的に一定である、利得段と、
バッファ入力スイッチおよびバッファ出力スイッチに結合されたバッファ回路を含む出力段であって、前記利得段出力信号を受信するように構成された高インピーダンス入力、および切り替え済み出力信号を出力ノードに提供するように構成された低インピーダンス出力を有する、出力段と、を備え、
前記より高速な第１のモードでは、前記バッファ入力スイッチは開いており、前記バッファ出力スイッチは閉じており、前記バッファ出力スイッチは、前記切り替え済み出力信号を前記出力ノードに提供し、
前記より低電力な第２のモードでは、前記バッファ出力スイッチは開いており、前記バッファ入力スイッチは閉じており、前記バッファ入力スイッチは、前記バッファ回路の入力に切り替え電圧を提供し、前記バッファ回路は、前記切り替え済み出力信号を前記出力ノードに提供する、比較器システム。

【請求項18】

前記より高速な第１のモードでは、前記バッファ回路は、固定基準電圧を前記出力ノードに提供するように構成されている、請求項１７に記載の比較器システム。

【請求項19】

前記バッファ入力スイッチおよび前記バッファ出力スイッチは、それぞれの第１および第２の電流源に結合されたそれぞれの差動対回路を備え、前記第１および第２の電流源は、異なる大きさ特性を有する電流信号を提供するように構成されている、請求項１７に記載の比較器システム。

【請求項20】

前記電力調整可能な利得段は、抵抗網と、前記より高速な第１のモードでは、前記抵抗網内の１つ以上の抵抗器をシャントするように構成されたシャント回路と、を備える、請求項１７に記載の比較器システム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電子デバイス試験用の試験システムに関する。

【背景技術】

【0002】

電子デバイス試験用の試験システムは、被試験デバイス（ＤＵＴ）に電圧試験パルスを提供するピン駆動器回路を含み得る。それに応じて、試験システムは、例えば、ＤＵＴが１つ以上の指定された動作パラメータを満たすかどうかを判定するために、ＤＵＴからの応答を測定するように構成できる。試験システムは、クラスＡＢ駆動器回路およびクラスＡ駆動器回路など、複数の駆動器回路を任意選択的に含み、異なる振幅またはタイミング特性を有する回路試験信号を提供できる。一例では、試験システムは、能動負荷および比較器回路を使用してＤＵＴからの応答を測定し、ＤＵＴピンにおける遷移を検知するように構成されている。

【0003】

デジタル集積回路（ＩＣ）を試験するシステムは、複数の電圧レベル（例えば、Ｖｈｉｇｈ、Ｖｌｏｗ、およびＶｔｅｒｍ）をＤＵＴに提供するように構成された駆動器回路を含み得る。ＤＵＴは、刺激の供給および受信の両方が可能であるという点で双方向（Ｉ／Ｏ）機能を提示できる。駆動器回路のＶｈｉｇｈおよびＶｌｏｗレベルは、その「入力」状態の間にＤＵＴを刺激する役割を果たし、Ｖｔｅｒｍは、その「出力」状態においてＤＵＴの終端として機能する。Ｖｈｉｇｈ、Ｖｌｏｗ、およびＶｔｅｒｍの間の切り替えプロセスは、３つのスイッチの集まりとして概念化することができ、各スイッチの一方の端子はＶｈｉｇｈ、Ｖｌｏｗ、またはＶｔｅｒｍのいずれかに接続され、他方の端子は共通の５０Ω抵抗器に接続され、次いでＤＵＴノードに接続されている。任意の所与の時間に１つのスイッチのみを閉じるなど、適切なスイッチを開閉することにより３つのレベルの間の遷移を実現できる。

【0004】

様々な比較器回路構造が提案されている。いくつかは、アナログデジタル変換器または自動試験装置（ＡＴＥ）などの用途における高速サンプリングなどの動作用のラッチング精度を向上させるか、または帯域幅機能を向上させた。一例では、比較器回路は、ＡＣ入力ノード、ＤＣ入力ノード、および出力ノードを含む。ＤＵＴの自動試験を実行するように構成された回路内に比較器を含む例では、ＡＣ入力ノードは、ＤＵＴインターフェースノードに結合でき、ＤＣ入力ノードは、基準電圧信号を受信する基準ノードに結合できる。比較器回路の出力ノードにおける信号変化は、ＤＵＴ出力と基準電圧信号との間の関係についての情報を提供できる。

【発明の概要】

【課題を解決するための手段】

【0005】

本発明者は、とりわけ、解決すべき問題が、自動試験システムを提供し、被試験デバイス（ＤＵＴ）からの応答信号を測定することを含むと認識している。問題は、比較的小さく、生産が安価であり、従来のシステムより消費電力が少なく、または従来のシステムに対してより高い忠実性能を提供するシステムを提供することを含み得る。一例では、問題は、異なる低電力および高速試験モードで、実質的に一定の利得を提供する利得段を有する比較器をシステムに提供することを含み得る。一例では、問題は、比較的低電力なおよび比較的高速な試験モードなど、複数の試験モードに対応できる出力段を有する比較器をシステムに提供することを含み得る。すなわち、問題は、試験ヘッドの比較器部分を提供することを含むことができ、比較器部分の出力ピンは、異なる動作試験モードで共有できる。

【0006】

一例では、これらのおよび他の問題に対する解決策は、自動試験装置（ＡＴＥ）システムの比較器回路または比較器段を含み得るか、または使用できる。比較器は、マルチ速度またはマルチモード比較器であり得る。本明細書において第１の動作モードと呼ばれる１つのモードでは、比較器は、帯域幅または速度の減少を犠牲にして比較的少ない電力を消費するように構成できる。本明細書において第２の動作モードと呼ばれる異なるモードでは、比較器は、消費電力の増大を犠牲にするなど、比較的高速または高い帯域幅で動作するように構成できる。したがって、マルチモード比較器システムは、高速試験用途および低電力試験用途において役立ち得る。

【0007】

一例では、解決策は、高速および低速、または高帯域幅および低帯域幅の用途において、指定された利得特性を維持するように構成されている比較器利得段を含み得るか、または使用できる。すなわち、利得段は、特に、より低速な用途のシステムの総消費電力特性を低減するように構成できる。一例では、解決策は、より低い帯域幅の用途では、より低い消費電力に構成され、他の用途では、より高速に構成されている比較器出力段を含み得るか、または使用できる。一例では、解決策は、高速および低速出力部分が同じシステム出力ピンを共有できるように、組み合わせられるか、または共有される出力を有する出力段を含み得る。

【0008】

一例では、上記の問題に対する解決策は、より低電力な第１のモード、またはより高速な第２のモードで動作可能なマルチモード比較器システムを含み得るか、または使用できる。比較器システムは、利得回路および出力段を含み得る。一例では、利得回路は、調整可能なインピーダンスデバイスに結合された入力切り替え段を含み得る。インピーダンスデバイスのインピーダンスの大きさは、利得回路の帯域幅特性に影響を与えるように構成でき、利得回路は、利得段出力信号を提供するように構成できる。出力段は、利得段出力信号を受信し、それに応じて、駆動信号を出力ノードに提供するように構成できる。一例では、出力段は、出力ノードに結合され、かつ比較器システムの動作モードに応じて、固定基準電圧または切り替え信号電圧を提供するように構成されたバッファ回路を含む。

【0009】

この概要は、本主題のあらましを提供することを意図し、本発明の排他的なまたは包括的な説明を提供することは意図していない。発明を実施するための形態は、さらなる情報を提供するために含まれている。

【図面の簡単な説明】

【0010】

特定の要素または動作の考察を容易に識別するため、参照番号の最上位の１つ以上の桁は、その要素が最初に導入される図の番号を指す。

【0011】

【図1】図１は、概して、複数の駆動器回路を含む試験システムトポロジーの一例を示す。

【図2】図２は、概して、比較器回路の一例を示す。

【図3】図３は、概して、比較器回路の利得段の第１の例を示す。

【図4】図４は、概して、比較器回路の利得段の第２の例を示す。

【図5】図５は、概して、比較器回路の出力段の一例を示す。

【図6】図６は、概して第１のより低電力な動作モードにおける比較器トポロジーを示す。

【図7】図７は、概して、第２のより高速な動作モードにおける比較器トポロジーを示す。

【発明を実施するための形態】

【0012】

試験システムは、指定された時間に被試験デバイス（ＤＵＴ）に電圧パルス刺激を提供でき、ＤＵＴからの応答を任意選択的に測定できる。試験システムは、比較的大きな出力信号の大きさ範囲にわたって高忠実度の出力信号パルスを提供し、異なる種類の被試験デバイスに対応するように構成できる。

【0013】

一例では、試験システムは、高周波電流信号の最小限のオーバーシュート、またはスパイクを有する高忠実度刺激信号を提供でき、かつ高電力または低電力動作レベルにおいてパルスエッジ配置精度および信号帯域幅を向上できるピン駆動器アーキテクチャを含み得る。一例では、試験システムは、様々なパルス信号を提供するように構成できるような、クラスＡ駆動器段またはクラスＡＢ駆動器段を含み得るような１つ以上の駆動器段を含み得る。システムは、切り替え制御電圧信号および切り替え電流信号を正確に制御し、かつ比較器の動作モード、および監視または測定動作を制御する制御回路を含み得る。

【0014】

一例では、複数の駆動器または駆動器段を使用して、様々な電圧および速度要件を有する様々な半導体デバイスを試験するように構成可能な試験システムを提供できる。その上、複数の駆動器を使用して、物理層試験用の複数の信号レベル試験または「多重化」を向上または有効化できる。物理層試験中、複数の駆動器を同時に切り替えて、様々な異なる刺激または駆動信号をＤＵＴに提供できる。

【0015】

試験システムは、ＤＵＴからの高速電圧または電流応答信号を受信するように構成されている比較器回路または比較器段を含み得る。比較器は、一般に、少なくとも２つの入力信号の間の関係についての情報を提供する判定要素である。例えば、比較器は、ＤＵＴからの信号と、基準電圧信号などの基準信号との間の関係を示すデジタル出力（例えば、論理高または論理低信号）を提供できる。比較器は、直列に結合できるような、１つ以上の利得段を含み、高利得応答を生成できる。

【0016】

本明細書で説明されるシステムおよび方法は、とりわけ、マルチモードまたはデジタル制御型比較器を提供する。比較器は、高速または低電力動作に構成されて、異なる試験パラメータに対応し、それにより試験コストを削減するのに役立ち得る。すなわち、最小量の電力を消費する比較器システムを提供し、大量の部品試験に関連したコストの削減に役立たせることが望まれ得る。本明細書におけるいくつかの例は、試験システムまたはＡＴＥの文脈において様々な比較器または比較器回路を含むか、または示すが、他の使用も想定されている。

【0017】

図１は、概して、複数の駆動器段と、１つの比較器段を含む試験システムトポロジーの第１の例１００を示す。第１の例１００は、クラスＡＢ駆動器回路を含み得る第１の駆動器ＡＢ１０８、およびクラスＡ駆動器回路を含み得る第１の駆動器Ａ１１６を含む。第１の例１００は、指定された出力または負荷インピーダンスを提供するように構成できる第１の抵抗器１０４などの出力要素をさらに含み得る。一例では、第１の例１００は、能動負荷または他の負荷デバイスを含み得るような、比較器回路１２４または第１の負荷回路１２２を含み得る。一例では、試験システムは、第１の出力電流１０６のｉ＿ＯＵＴをＤＵＴピン１０２に提供するように構成されている。

【0018】

一例では、第１の駆動器ＡＢ１０８は、各ブリッジが固有の専用ＤＣ電圧レベルにより駆動されている並列接続されたダイオードブリッジ間を選択することにより、電圧刺激信号を生成するように構成できる。図１の第１の例１００では、ＤＣ電圧Ｖｉｈ１１０およびＶｉｌ１１２は、第１の駆動器ＡＢ１０８内のダイオードブリッジを駆動する。切り替え段に続いて、大電流を生成し、５０ΩＤＵＴ環境を提供するために使用できるような、電力利得を提供できる電圧バッファリング段があり得る。

【0019】

第１の駆動器ＡＢ１０８とは対照的に、第１の駆動器Ａ１１６は、ＤＵＴピン１０２に直接結合できる比較的大電流のスイッチ段を使用して、ＤＵＴピン１０２に遷移を生成するように構成できる。第１の駆動器Ａ１１６内の電流切り替え段は、電圧制御信号であり得るような、制御信号スイング１２０に応じて、ＤＵＴピン１０２の内外への電流を交互に切り替えできる。例えば、その付随する帯域幅制限および他の性能制限を有するクラスＡＢ電圧バッファリング段により負荷をかけなくてもよいため、第１の駆動器Ａ１１６は、高速動作を提供できる。

【0020】

一例では、第１の駆動器Ａ１１６は、比較的低い振幅信号をＤＵＴピン１０２に提供するように構成できる。例えば、第１の駆動器Ａ１１６は、約２Ｖのスイングを有する信号を提供できる。第１の駆動器ＡＢ１０８は、例えば、−１．５〜＋７Ｖの比較的高い振幅信号をＤＵＴピン１０２に提供するように構成できる。第１の駆動器Ａ１１６は、概して、第１の駆動器ＡＢ１０８より高い切り替え速度または帯域幅で動作する。一例では、第１の駆動器ＡＢ１０８は、第１の駆動器Ａの１１６からの切り替え電流を吸収するように構成できる。すなわち、第１の駆動器ＡＢ１０８はバッファとして機能でき、第１の駆動器Ａ１１６は、第１の抵抗器１０４などを介してそこに電流を供給できる。

【0021】

第１の駆動器ＡＢ１０８および第１の駆動器Ａ１１６の一方または両方を選択して、別様に、単一の駆動器では満たされない場合がある異種のＤＵＴ試験要件を満たすことができる。例えば、両方の駆動器回路がＤＵＴ波形を提供できるが、第１の駆動器ＡＢ１０８は、大振幅で低帯域幅の刺激信号を提供するように構成でき、第１の駆動器Ａ１１６は、低振幅で高帯域幅の刺激信号を提供するように構成できる。

【0022】

一例では、第１の駆動器ＡＢ１０８および第１の駆動器Ａ１１６は、イネーブルピンを共有しない。代わりに、各駆動器回路は、ピンＥｎＡＢ１１４およびＥｎＡ１１８を介した独立したイネーブル制御を含む。独立したイネーブル制御は、第１の駆動器ＡＢ１０８が低速の高圧刺激源として機能し、第１の駆動器Ａ１１６からの切り替え電流を吸収する静的な非遷移バッファとして機能することを容易にする。

【0023】

図１は、比較器回路１２４を含む。比較器回路１２４は、ＤＵＴピン１０２などを介して、ＤＵＴ１２６からの信号を受信するように構成されている多段比較器を含み得る。比較器回路１２４は、受信した信号を比較器基準信号１２８と比較し、それに応じて、差動比較器出力信号１３０を提供できる。例えば、比較器回路１２４は、ＤＵＴ１２６からの電圧信号を受信し、電圧信号の振幅を比較器基準信号１２８の振幅と比較できる。比較器回路１２４は、振幅関係についての情報を提供できる。例えば、比較器基準信号１２８が、ＤＵＴ１２６から受信した信号と等しいとき、差動比較器出力信号１３０は実質的に同じ大きさを有する信号を含み得る。

【0024】

一例では、比較器回路１２４は、異なる比較器モードで動作できる。比較器回路１２４は、１つ以上の信号を受信するように構成された比較器モード制御ノード１３２を含み、その利用可能なモードのうちの１つで動作するように比較器回路１２４を制御または構成できる。例えば、モード制御ノード１３２における第１の制御信号に応じて、比較器回路１２４は、第１の動作モードに構成できる。第１の動作モードでは、比較器回路１２４が最小量の電流を消費するモードとして部分的に特徴付けできるような、比較的低電力な動作に比較器回路１２４を構成できる。モード制御ノード１３２における異なる第２の制御信号に応じて、比較器回路１２４は、第２の動作モードで構成できる。第２の動作モードでは、比較器回路１２４が、第１の動作モードより比較的多くの電流を消費するモードとして部分的に特徴付けできるような、比較的高速な動作に比較器回路１２４を構成できる。

【0025】

図２は、概して、比較器回路１２４を含み得る比較器例２００を示す。比較器回路１２４は、比較器入力ノード２０４、基準信号入力ノード２１２、第１の出力ノード２０８、および第２の出力ノード２１０を含み得る。比較器回路１２４は、直列に設けられた複数の異なる回路段を含み得る。例えば、比較器回路１２４は、比較段２０２、第１の利得段３００から第ｎの利得段２０６などの１つ以上の利得段、および出力段５００を含み得る。

【0026】

一例では、比較段２０２は、比較器入力ノード２０４を使用して、ＤＵＴ１２６からの刺激またはＤＵＴ信号を受信するように構成できる。比較段２０２は、基準信号入力ノード２１２を使用して、電圧基準信号Ｖｔｈを受信できる。概して、比較段２０２は、信号比較動作を実行し、比較器入力ノード２０４および基準信号入力ノード２１２におけるそれぞれの信号のうちのどれが、特定の時間または指定された時間などに、より大きなまたはより小さな信号振幅特性を有するかを判定するように構成されている。比較段２０２の比較結果または出力は、第１の利得段３００に提供できる。一例では、比較結果は、差動信号または論理信号、すなわち、２つの信号成分を有する信号を含む。

【0027】

一例では、比較段２０２は、比較器入力ノード２０４および基準信号入力ノード２１２において受信される差動電圧を増幅し、かつ共通モード信号成分を抑制する差動増幅器を含む。ここでその全体が参照により本明細書に組み込まれる、米国特許第９，８１３，０５０号、発明の名称「Ｃｏｍｐａｒａｔｏｒ Ｃｉｒｃｕｉｔ ｗｉｔｈ Ｉｎｐｕｔ Ａｔｔｅｎｕａｔｏｒ」において、ＭｃＱｕｉｌｋｉｎにより説明される１つ以上の比較器を含むような、様々な他の比較段２０２回路を使用できる。比較段２０２の判定回路は、とりわけ、いつＤＵＴ信号が基準信号電圧Ｖｔｈを横切るかを報告する差動対を含み得るが、電力を節約するなど、後続の利得段を接地未満で動作可能にするレベルシフト器としても機能できる。

【0028】

第１の利得段３００は、様々な利得または増幅器回路網を含み得る。すなわち、第１の利得段３００は、演算増幅器、またはトランジスタもしくは他の回路網の他の配置もしくは構成を含み得るような増幅器回路網を含み、信号増幅またはバッファリングを実行できる。複数の利得段の場合は、各利得段が先行する利得段の出力をさらに増幅またはバッファリングするように直列に提供できる。図２の例では、第１の利得段３００は、第１の利得段出力信号を１つ以上の中間利得段に提供し、さらに、最後のまたは第ｎの利得段２０６を使用して利得段出力を提供する。第ｎの利得段２０６は、出力段５００内の比較的高い入力インピーダンスの受信器に出力信号を提供するように構成できる。それに応じて、出力段５００は、出力信号を低インピーダンス環境に提供し、したがって、電力利得を提供できる。第１の利得段３００、第ｎの利得段２０６、および任意の１つ以上の介在する利得段などの様々な利得段は、同一にまたは異なるように構成できる。

【0029】

一例では、出力段５００は、第１の出力ノード２０８および第２の出力ノード２１０に、それぞれ第１および第２の信号成分を含む差動比較器出力信号１３０を提供する。すなわち、比較器段出力信号成分を使用して、比較器入力ノード２０４および基準信号入力ノード２１２において受信される入力信号間の大きさ関係を示すデジタル出力信号を提供できる。

【0030】

図３は、概して、第１の利得段３００を備え得るような利得段トポロジーの一例を示す。第１の利得段３００は、比較段２０２からの比較結果信号３０２を受信するように構成できる。一例では、比較結果信号３０２は差動電圧信号を含む。第１の利得段３００は、第１の差動対３０６のそれぞれ第１および第２のトランジスタを使用して、比較結果信号３０２の成分を受信できる。

【0031】

図３では、第１の差動対３０６は第１の電流源３１２に結合できる。第１の電流源３１２は、調整可能な電流信号Ｉ_ｔａｉｌを提供し、第１の差動対３０６に電力を供給できる。第１の電流源３１２により提供される電流信号Ｉ_ｔａｉｌの大きさは、比較器回路１２４の動作モードに依存し得る。例えば、より低い消費電力に対応する第１の動作モードでは、Ｉ_ｔａｉｌの大きさは、より高速な動作に対応する第２の動作モードより比較的小さくなり得る。

【0032】

第１の差動対３０６は、バイアス網３１０および利得段出力網３０８に結合でき、さらに、バイアス電流源３１６の対に結合できる。利得段出力網３０８は、利得段出力信号３０４を提供するように構成できる。一例では、第１の利得段３００は、入力において受信される信号に、実質的に一定の利得を提供するように構成されている。すなわち、第１の利得段３００の利得特性は、比較器回路１２４の第１および異なる第２の動作モードで実質的に一定であり得る。

【0033】

第１の利得段３００の利得特性は、第１の電流源３１２により提供される電流信号Ｉ_ｔａｉｌの大きさにより、および第１の差動対３０６内のデバイスのコレクタ端子におけるインピーダンスにより部分的に決定できる。第１の利得段３００の利得Ａｖは、Ａｖ＝Ｉ_ｔａｉｌ×Ｒ_{ｃｏｌｌｅｃｔｏｒ}／Ｎと表現でき、ここで、Ｉ_ｔａｉｌは第１の電流源３１２により提供される電流であり、Ｎは第１の差動対３０６を構成するために使用される要素の種類に関連した定数であり、Ｒ_{ｃｏｌｌｅｃｔｏｒ}は第１の差動対３０６内のトランジスタのうちの１つのコレクタにおける抵抗である。したがって、利得は、電流Ｉ_ｔａｉｌの大きさを増大させるか、または抵抗Ｒ_{ｃｏｌｌｅｃｔｏｒ}の大きさを増大させることにより増大できる。

【0034】

一例では、第１の利得段３００の帯域幅は、コレクタ端子におけるコレクタ抵抗Ｒ_{ｃｏｌｌｅｃｔｏｒ}および寄生容量により影響され得るか、または決定され得る。一般に、コレクタ抵抗Ｒ_{ｃｏｌｌｅｃｔｏｒ}を減少させるにつれて、帯域幅を増大できる。したがって、帯域幅と利得との間に設計トレードオフがあり得る。

【0035】

一例では、調整可能なインピーダンス回路３１４は、第１の差動対３０６内のデバイスのコレクタ端子におけるインピーダンスを変更するように構成され、それにより、第１の利得段３００の利得特性に影響を与えるか、または利得特性を変更する。一例では、第１の電流源３１２により提供される電流Ｉ_ｔａｉｌの大きさは、調整可能なインピーダンス回路３１４により提供されるインピーダンスの変化に対応して変化するように構成されている。

【0036】

一例では、調整可能なインピーダンス回路３１４は、第１の差動対３０６内のそれぞれのデバイスから延在する各信号経路に抵抗器網を含む。すなわち、調整可能なインピーダンス回路３１４は、第１の差動対３０６の第１のトランジスタのコレクタに結合された１つ以上の抵抗器を含み得、第１の差動対３０６の第２のトランジスタのコレクタに結合された１つ以上の抵抗器を含み得る。図３の例では、一対の直列結合の抵抗器Ｒ_Ｃ１およびＲ_Ｃ２は、第１の差動対３０６内のデバイスのそれぞれのコレクタに結合されている。抵抗器Ｒ_Ｃ１およびＲ_Ｃ２の抵抗値は、同じであっても異なってもよく、この考察のために、抵抗器は、同じ抵抗値を有すると仮定できる。異なる値を使用して、異なる動作モードなどで、異なる利得特性を実現できる。

【0037】

調整可能なインピーダンス回路３１４は、コレクタ抵抗器Ｒ_Ｃ２用のそれぞれのシャント経路を制御するスイッチＳ１およびＳ２を含み得る。スイッチＳ１およびＳ２は、両方のスイッチが同時に開または閉になるように、共にまたは同時に動作するように構成できる。一例では、スイッチＳ１およびＳ２は、モード制御ノード１３２に提示される制御信号に応じて動作可能である。

【0038】

第１の動作モードなどで、スイッチＳ１およびＳ２が開のとき、第１の差動対３０６内の各トランジスタに対する有効コレクタ抵抗は、Ｒ_Ｃ１＋Ｒ_Ｃ２である。指定された目標利得が第１の動作モードで第１の利得段３００を介して達成されることを保証するために、より大きなコレクタ抵抗を補償するなど、テール電流Ｉ_ｔａｉｌの大きさを減少できる。一例では、第２の動作モードなどで、スイッチＳ１およびＳ２が閉のとき、第１の差動対３０６内の各トランジスタに対する有効コレクタ抵抗はＲ_Ｃ１である。第１の動作モードと実質的に同じ目標利得を第２の動作モードで第１の利得段３００を介して維持するために、テール電流Ｉ_ｔａｉｌの大きさを増大できる。

【0039】

したがって、第１の利得段３００は、第１の動作モードおよび第２の動作モードで実質的に同じ量の利得を提供するように構成できる。第１の動作モードは、第１の利得段３００によるより低い消費電力（例えば、第１の電流源３１２からのより小さなテール電流Ｉ_ｔａｉｌ）、および結果として、第２の動作モードに対してより低い帯域幅または比較的遅い性能により部分的に特徴付けできる。第２の動作モードは、第１の利得段３００によるより高い帯域幅または比較的速い性能、および結果として、第１の動作モードに対してより高い消費電力（例えば、第１の電流源３１２からのより多くのテール電流Ｉ_ｔａｉｌ）により部分的に特徴付けできる。言い換えると、第１の動作モードでは、スイッチＳ１およびＳ２を開いて、それにより、第１の差動対３０６内のデバイスのコレクタに比較的高いインピーダンスを提示でき、所望の利得特性を満たすことを保証するために、テール電流Ｉ_ｔａｉｌを低減できる。第２の動作モードでは、スイッチＳ１およびＳ２を閉じて、第１の差動対３０６内のデバイスのコレクタに比較的小さなインピーダンスを提示でき、同じ所望の利得特性を満たすことを保証するために、テール電流Ｉ_ｔａｉｌを増大できる。このようにして、同じ第１の利得段３００が、低電力用途および高帯域幅用途の両方において有用になり得る。

【0040】

図４は、概して、利得段詳細４００の一例を示す。一例では、利得段詳細４００は、第１の利得段３００または第ｎの利得段２０６の一部を備える。すなわち、第１の利得段３００、第ｎの利得段２０６、または１つ以上の中間の図示されていない利得段のうちの１つ以上が、利得段詳細４００に図示されたトポロジーを含み得るか、または使用できる。

【0041】

図４の例では、Ｑ５およびＱ６は、それぞれの利得段入力ノードに結合されたベースを有する第１の差動対３０６のデバイスを備える。一例では、利得段の出力において定電圧スイングを維持するために、Ｑ５およびＱ６のコレクタにおける抵抗負荷は、比較器回路１２４の動作モードに従って変化し得る。例えば、調整可能なインピーダンス回路３１４は、少なくとも２つの直列負荷または抵抗器、および制御機構またはスイッチを備える様々なセグメントを含み、負荷のどの部分を使用して、Ｑ５またはＱ６の切り替えコレクタ電流を導通するかを判定できる。図４の例では、制御機構は、モード制御信号４０２により制御されるベース電圧を有するスイッチ、またはトランジスタＱ１、Ｑ２、Ｑ３、およびＱ４を備える。一例では、モード制御信号４０２は、相補的な制御信号の対を備え、片側が高いとき他方は低い。一例では、モード制御信号４０２は、比較器回路１２４のモード制御ノード１３２により受信できる。

【0042】

第１の動作モードでは、トランジスタＱ２におけるベース電圧は高にでき、トランジスタＱ１におけるベース電圧は低にできる。その結果、トランジスタＱ１はオフにでき、さらに、トランジスタＱ２は、第１の差動対３０６から総抵抗３Ｒを介して切り替え電流を導通できる。第２の動作モードでは、トランジスタＱ１におけるベース電圧は高にでき、トランジスタＱ２におけるベース電圧は低にでき、したがって、トランジスタＱ２をオフにし、Ｑ１は総抵抗１Ｒを介して切り替え電流を導通させたままにできる。すなわち、第２の動作モードでは、調整可能なインピーダンス回路３１４は、第１の差動対３０６のコレクタに第１の動作モードより小さな抵抗の負荷をかける。

【0043】

一例では、比較器回路１２４内の１つ以上の利得段は、パススルーまたはバッファ段として構成できる。例えば、第ｎの利得段２０６の出力における切り替え電圧は、コレクタ抵抗の減少にもかかわらず、第１および第２の動作モードで実質的に一定に留まり得るが、それは、例えば、第１の電流源３１２により提供されるテール電流Ｉ_ｔａｉｌの大きさが、各モードに対して調整可能なためである。

【0044】

一例では、第１のまたはより低電力な動作モードでは、トランジスタＱ２におけるベース電圧は高にでき、トランジスタＱ１におけるベース電圧は低にできる。次いで、トランジスタＱ１のエミッタにおける電圧は、トランジスタＱ１が逆バイアスされ導通不可能になるように、実質的に十分高い逆バイアス電圧の大きさに維持できる。その上、トランジスタＱ１のエミッタにおける寄生容量は、例えば、トランジスタＱ１のベースを可能な限り低く駆動することを保証することにより最小化できるが、それは、エミッタ容量が、逆バイアス電圧に反比例するためである。トランジスタＱ１のエミッタにおける容量を最小化することが重要になり得るが、それは、そのような容量が、波形の不連続性、忠実度の低下、およびタイミング精度の妥協につながり得る、抵抗器ｒ１にわたる高速な電流のシャントとして機能できるためである。ＭＯＳトランジスタまたは伝送ゲートなど、コレクタ負荷抵抗を調整するために使用される代替的な切り替え方法は、より大きな容量を提示する可能性があり、回路性能の低下をもたらす可能性がある。

【0045】

一例では、コレクタ切り替え対、またはバイポーラトランジスタ対（例えば、トランジスタＱ１およびＱ２、またはトランジスタＱ３およびＱ４）は、直列抵抗器を結合する接地部とノードとの間に接続されるＦＥＴスイッチと実質的に同様の機能性を提供できる。第１の動作モードでは、ＦＥＴは電流を導通しないように開にでき、第２の動作モードでは、ＦＥＴは電流を導通するように閉にできる。しかしながら、図示されたバイポーラ切り替え対の方式は、様々な利点を提供する。例えば、バイポーラトランジスタの相互コンダクタンスｇｍは非常に大きくなり得るため、バイポーラデバイスは、物理的に小さな低容量のデバイスを使用して、抵抗器接合ノードに小さなインピーダンスを生成できる。ノードがコレクタの負荷抵抗器と直列であり、温度およびプロセス全体でのインピーダンスの変化が望ましくない可能性があるため、低インピーダンスが重要になり得る。小さな切り替え抵抗の大きな割合の変化は、全体的なコレクタ負荷抵抗の誤差を小さくし、したがって、電圧誤差を小さくできる。バイポーラトランジスタと同程度に小さなインピーダンスを提供するのに十分大きなＦＥＴは、物理的に大きく、抵抗器接合ノードに容量的に負荷をかけるであろう。

【0046】

図５は、概して、出力段５００の一例を示す。図５の例では、出力段５００は、第１の出力ノード２０８および第２の出力ノード２１０を使用して、伝送線により提供できるような終端デバイスに結合されている。例えば、出力段５００は、第１の終端抵抗器５２４および第２の終端抵抗器５２６を含む終端デバイスに結合でき、伝送線に整合インピーダンスを提供できる。実際の伝送線は比較的低いインピーダンス特性を有し得るため、実際には、第１の終端抵抗器５２４および第２の終端抵抗器５２６は、比較的低い抵抗デバイスであり得る。したがって、出力段５００を使用して、利得段または第ｎの利得段２０６などの先行段の高インピーダンス環境から、伝送線、第１の終端抵抗器５２４、または第２の終端抵抗器５２６を含み得る低インピーダンス環境に電力利得を提供できる。

【0047】

一例では、出力段５００は、出力段入力信号５０２を受信するように構成されている。出力段入力信号５０２は、第ｎの利得段２０６などからの利得段出力信号を含み得る。一例では、出力段５００は、並列に結合された第２の差動対５０４および第３の差動対５０６を含み、第２の差動対５０４および第３の差動対５０６のそれぞれは、同じ出力段入力信号５０２を受信するように構成できる。図５の例では、第２の差動対５０４および第３の差動対５０６は、相互排他的に動作するように構成できる。例えば、第２の差動対５０４は、第２の電流源５０８に結合でき、第３の差動対５０６は、第３の電流源５１０に結合できる。それらのそれぞれの電流源に差動対を結合するそれぞれのスイッチは、一方のスイッチが開の間、他方が閉になるように動作するように構成できる。

【0048】

比較器回路１２４のより高い帯域幅の第２の動作モードより比較的少ない電力を消費するとして部分的に特徴付けできるような、比較器回路１２４の第１の動作モードでは、第２の差動対５０４は、出力段入力信号５０２を受信し、それに応じて、第２の電流源５０８からの電流Ｉ_ｉｎを導通するように構成できる。第１の動作モードでは、第３の電流源５１０は、第３の差動対５０６から分離でき、それにより、第３の差動対５０６を実質的にオフまたは無効にし、第３の差動対５０６内のデバイスの導通を防止する。次いで、出力段入力信号５０２についての情報は、第２の差動対５０４を介して、第１のバッファ回路５１６および第２のバッファ回路５１８の入力端子に提供できる。それに応じて、第１のバッファ回路５１６および第２のバッファ回路５１８は、出力段５００の第１の出力ノード２０８および第２の出力ノード２１０に出力信号を提供できる。一例では、第１のバッファ回路５１６および第２のバッファ回路５１８の出力は、第１の終端抵抗器５２０および第２の終端抵抗器５２２にそれぞれ結合され、さらに、第１の出力ノード２０８および第２の出力ノード２１０にそれぞれ接続されている。一例では、第１の終端抵抗器５２０および第２の終端抵抗器５２２は、比較器回路１２４と一体化でき、すなわち、比較器回路１２４と同じＡＴＥ試験ヘッド上に提供できる。

【0049】

比較器回路１２４のより低電力な第１の動作モードより高い帯域幅信号に対応するように部分的に特徴付けできるような、比較器回路１２４の第２の動作モードでは、第３の差動対５０６は、出力段入力信号５０２を受信し、それに応じて、第３の電流源５１０からの電流Ｉ_ｏｕｔを導通するように構成できる。第２の動作モードでは、第２の電流源５０８は、第２の差動対５０４から分離でき、それにより、第２の差動対５０４を実質的にオフまたは無効にし、第２の差動対５０４内のデバイスの導通を防止する。次いで、出力段入力信号５０２についての情報は、第３の差動対５０６を介して、出力段５００の第１の出力ノード２０８および第２の出力ノード２１０に提供できる。第２の差動対５０４を無効にすると、電圧供給レールＶｔｔｃに結合されている第１のコレクタ抵抗器５１２および第２のコレクタ抵抗器５１４は、第１のバッファ回路５１６および第２のバッファ回路５１８の入力にそれぞれのバイアス電圧信号を提供する。したがって、第２の差動対５０４に関連したコレクタ抵抗器は、第１の動作モードでは、利得調整効果を提供でき、第２の動作モードでは、バイアス電圧信号を提供するために使用できる。すなわち、第２の動作モードでは、第３の差動対５０６は出力ノードにおいて直接出力信号を切り替え、第１のバッファ回路５１６および第２のバッファ回路５１８は、出力信号の基準電圧を提供する。

【0050】

図６は、概して、比較器回路１２４の第１の動作モード例６００を示す。第１の動作モード例６００は、第１の動作モードでの第ｎの利得段２０６の一例を含み、ここで、スイッチＳ１およびＳ２は開いている。したがって、第１の差動対３０６内のデバイスのコレクタに提示される抵抗負荷は比較的高く、第１の電流源３１２からの調整可能なテール電流Ｉ_ｔａｉｌの大きさを最小化できる。図６の例では、第ｎの利得段２０６の出力は、出力段５００の入力に結合されている。出力段５００は、第ｎの利得段２０６からの出力を受信し、第２の差動対５０４を介して、第１のバッファ回路５１６および第２のバッファ回路５１８に切り替え済み信号を提供する。第１の動作モード例６００では、第３の差動対５０６はオフにできる。それらのそれぞれの入力における入力信号に応じて、第１のバッファ回路５１６および第２のバッファ回路５１８は、ＤＵＴピン１０２などから受信されるＤＵＴ信号と、基準電圧信号Ｖｔｈまたは比較器基準信号１２８との間の関係を示す差動切り替え済み出力信号を提供する。

【0051】

図７は、概して、比較器回路１２４の第２の動作モード例７００を示す。第２の動作モード例７００は、第２の動作モードでの第ｎの利得段２０６の一例を含み、ここで、スイッチＳ１およびＳ２は閉じている。したがって、第１の差動対３０６内のデバイスのコレクタに提示される抵抗負荷は比較的低く、第１および第２の動作モードで一定の利得を維持するなど、第１の動作モードで使用される大きさに対して、第１の電流源３１２からの調整可能なテール電流Ｉ_ｔａｉｌの大きさを増大できる。

【0052】

図７の例では、第ｎの利得段２０６の出力は、出力段５００の入力に結合されている。出力段５００は、第ｎの利得段２０６からの出力を受信し、第３の差動対５０６を介して、切り替え済み信号を出力段５００の出力ノードに提供する。第２の動作モード例７００では、第２の差動対５０４はオフにできる。この第２の動作モード例７００では、第１のバッファ回路５１６および第２のバッファ回路５１８は、出力段５００の同じ出力ノードに固定基準電圧信号を提供できる。したがって、出力ノードは、ＤＵＴピン１０２などから受信されるＤＵＴ信号と、基準電圧信号Ｖｔｈ、または比較器基準信号１２８との間の関係を示す差動切り替え済み出力信号を提供できる。

【0053】

本開示の様々な態様は、本明細書で特定された試験システムに関連する問題に対する解決策を提供するのに役立ち得る。

【0054】

一例では、態様１は、自動試験装置で使用するような比較器回路を含み得るか、または使用できる装置、システム、またはデバイスなどの主題を含み得るか、または使用できる。一例では、態様１は、より低電力な第１のモード、またはより高速な第２のモードで動作可能なマルチモード比較器システムを含み得る。態様１では、比較器システムは、調整可能なインピーダンスデバイスに結合された入力切り替え段を含む利得回路を含むことができ、インピーダンスデバイスのインピーダンス大きさは、利得回路の帯域幅特性に影響を与え、利得回路は、利得段出力信号を提供するように構成されている。態様１は、利得段出力信号を受信し、出力ノードに駆動信号を提供するように構成された出力段を含むことができ、出力段は、出力ノードに結合され、かつ比較器システムの動作モードに応じて、固定基準電圧または切り替え信号電圧を提供するように構成されたバッファ回路を含む。

【0055】

態様２は、態様１の主題を含み得るか、もしくは使用でき、または任意選択的に組み合わせ可能であり、出力ノードとバッファ回路との間の終端抵抗器を任意選択的に含むか、または使用し、より低電力な第１のモードでは、第１の切り替えデバイスが、より小さな電流を切り替え、切り替え済みバッファ入力信号をバッファ回路に提供するように構成され、それに応じて、バッファ回路は、駆動信号を終端抵抗器に提供するように構成され、より高速な第２のモードでは、バッファ回路は、終端抵抗器の第１の側に固定基準電圧を提供するように構成され、第２の切り替えデバイスが、終端抵抗器の第２の側に第２のより大きな電流を切り替え、駆動信号を出力ノードに提供するように構成されている。

【0056】

態様３は、態様２の主題を含み得るか、もしくは使用でき、または任意選択的に組み合わせ可能であり、第１のより小さな電流を提供するように構成された第１の電流源、および第２のより大きな電流を提供するように構成された異なる第２の電流源を任意選択的に含むか、または使用する。

【0057】

態様４は、態様２の主題を含み得るか、もしくは使用でき、または任意選択的に組み合わせ可能であり、利得段出力信号を受信するように構成された第１の差動対を含む第１の切り替えデバイス、および同じ利得段出力信号を受信するように構成された第２の差動対を含む第２の切り替えデバイスを任意選択的に含むか、または使用する。

【0058】

態様５は、態様４の主題を含み得るか、もしくは使用でき、または任意選択的に組み合わせ可能であり、第１の差動対のそれぞれのコレクタ端子、および電圧供給レールに結合された第１および第２の抵抗器を任意選択的に含むか、または使用する。態様５では、バッファ回路は、一対のバッファ入力チャネルを含むことができ、各バッファ入力チャネルは、第１の差動対のコレクタ端子のそれぞれの端子に結合できる。

【0059】

態様６は、態様１〜５のうちの１つまたは任意の組み合わせの主題を含み得るか、もしくは使用でき、または任意選択的に組み合わせ可能であり、比較器システムの２つの異なる動作モードで相互排他的に動作するように構成された第１および第２の差動対を含む出力段を任意選択的に含むか、または使用する。

【0060】

態様７は、態様１〜６のうちの１つまたは任意の組み合わせの主題を含むか、もしくは使用でき、または任意選択的に組み合わせ可能であり、第１および第２のトランジスタを含む第１の差動対、ならびにトランジスタのコレクタ端子に結合された調整可能なインピーダンス網を含む利得回路の入力切り替え段を任意選択的に含むか、または使用する。

【0061】

態様８は、態様７の主題を含み得るか、もしくは使用でき、または任意選択的に組み合わせ可能であり、比較器システムのより高速な第１のモードでは、トランジスタのコレクタ端子により小さな第１のインピーダンスを提供するインピーダンス網、および比較器システムのより低電力な第２のモードでは、トランジスタのコレクタ端子により大きな第２のインピーダンスを提供するインピーダンス網を任意選択的に含む。

【0062】

態様９は、態様７の主題を含み得るか、もしくは使用でき、または任意選択的に組み合わせ可能であり、第１および第２のトランジスタに結合された調整可能なテール電流源を任意選択的に含むか、または使用し、調整可能なテール電流源は、比較器システムのより高速な第１のモードでは、より大きな大きさの電流信号を提供するように構成され、調整可能なテール電流源は、比較器システムのより低電力な第２のモードでは、より小さな大きさの電流信号を提供するように構成されている。

【0063】

態様１０は、態様１〜９のうちの１つまたは任意の組み合わせの主題を含み得るか、もしくは使用でき、または任意選択的に組み合わせ可能であり、被試験デバイスからの信号、および基準信号を受信し、それに応じて、利得回路の複数の直列結合の場合のうちの第１の場合の入力切り替え段に比較出力を提供するように構成された比較段回路を任意選択的に含むか、または使用する。

【0064】

態様１１は、態様１〜１０のうちの１つまたは任意の組み合わせの主題を含み得るか、もしくは使用でき、または任意選択的に組み合わせ可能であり、比較器システムの選択された動作モードとは独立して、実質的に同じ利得を提供するように構成された利得回路を任意選択的に含むか、または使用する。

【0065】

態様１２は、高帯域幅および低帯域幅の自動試験システム用のマルチ動作モード比較器システムを含み得るか、または使用できる装置、システム、またはデバイスなどの主題を含み得るか、または使用できる。態様１２は、例えば、比較器出力段の高インピーダンス入力を駆動するように構成された利得段を含むことができ、利得段は、調整可能インピーダンス回路に結合された差動切り替え段を含み、調整可能インピーダンス回路のインピーダンス大きさ特性は、利得段の帯域幅特性に対応する。態様１２では、比較器出力段は、低インピーダンス比較器出力ノードに結合されたバッファ回路を含むことができ、バッファ回路は、より高速なモードでは、切り替え済み出力信号の基準電圧を出力ノードに提供するように構成され、バッファ回路は、より低電力なモードでは、切り替え済み出力信号を出力ノードに提供するように構成されている。

【0066】

態様１３は、態様１２の主題を含み得るか、もしくは使用でき、または任意選択的に組み合わせ可能であり、利得段からの駆動信号に応じて、より高速なモードおよびより低電力なモードで、相互排他的に動作するように構成された第１および第２の差動対を含む比較器出力段を任意選択的に含むか、または使用し、第１の差動対の出力端子は、バッファ回路の入力経路に結合され、第２の差動対の出力端子は、バッファ回路の出力経路に結合されている。

【0067】

態様１４は、態様１３の主題を含み得るか、もしくは使用でき、または任意選択的に組み合わせ可能であり、異なる大きさ特性を有する電流信号を提供するそれぞれの電流源に結合された第１および第２の差動対を任意選択的に含むか、または使用する。

【0068】

態様１５は、態様１３の主題を含み得るか、もしくは使用でき、または任意選択的に組み合わせ可能であり、第２の差動対の出力端子とシステム出力ノードとの間の出力経路内の終端抵抗器を任意選択的に含むか、または使用する。

【0069】

態様１６は、態様１２〜１５のうちの１つまたは任意の組み合わせの主題を含み得るか、もしくは使用でき、または任意選択的に組み合わせ可能であり、差動切り替え段の出力端子に結合された抵抗器網を含む調整可能なインピーダンス回路、およびより高速なモードでは、抵抗器網内の１つ以上の抵抗器をシャントし、より低電力なモードでは、１つ以上の抵抗器をシャントしないように構成されたシャント回路を任意選択的に含むか、または使用する。

【0070】

態様１７は、高帯域幅および低帯域幅の自動試験システム用のマルチ動作モード比較器システムを含み得るか、または使用できる装置、システム、またはデバイスなどの主題を含み得るか、または使用できる。例えば、態様１７は、電力調整可能な利得段および出力段を含むような、より高速な第１のモードおよびより低電力な第２のモードで動作可能な比較器システムを含み得る。態様１７では、電力調整可能な利得段は、差動入力信号を受信し、それに応じて、利得段出力信号を提供するように構成でき、利得段の利得特性は、より高速な第１のモードおよびより低電力な第２のモードで実質的に一定である。態様１７では、出力段は、バッファ入力スイッチおよびバッファ出力スイッチに結合されたバッファ回路を含むことができ、出力段は、利得段出力信号を受信するように構成された高インピーダンス入力、および切り替え済み出力信号を出力ノードに提供するように構成された低インピーダンス出力を有する。態様１７の例では、より高速な第１のモードなどでは、バッファ入力スイッチは開いており、バッファ出力スイッチは閉じており、バッファ出力スイッチは、切り替え済み出力信号を出力ノードに提供する。態様１７の例では、より低電力な第２のモードなどでは、バッファ出力スイッチは開いており、バッファ入力スイッチは閉じており、バッファ入力スイッチは、切り替え電圧をバッファ回路の入力に提供し、バッファ回路は、切り替え済み出力信号を出力ノードに提供する。

【0071】

態様１８は、態様１７の主題を含み得るか、もしくは使用でき、または任意選択的に組み合わせ可能であり、より高速な第１のモードでは、出力ノードに固定基準電圧を提供するように構成されたバッファ回路を任意選択的に含む。

【0072】

態様１９は、態様１７または態様１８の主題を含み得るか、もしくは使用でき、または任意選択的に組み合わせ可能であり、それぞれの第１および第２の電流源に結合されたそれぞれの差動対回路を備えるバッファ入力スイッチおよびバッファ出力スイッチを任意選択的に含み、第１および第２の電流源は、異なる大きさ特性を有する電流信号を提供するように構成されている。

【0073】

態様２０は、態様１７〜１９のうちの１つまたは組み合わせの主題を含み得るか、もしくは使用でき、または任意選択的に組み合わせ可能であり、より高速な第１のモードでは、抵抗網と、抵抗網内の１つ以上の抵抗器をシャントするように構成されたシャント回路とを含む電力調整可能な利得段を任意選択的に含む。

【0074】

これらの非限定的な態様のそれぞれは、それ自体で成り立つことができ、または本明細書の他の場所で考察されている他の態様、例、もしくは特徴のうちの１つ以上との様々な順列または組み合わせで組み合わせることができる。

【0075】

この発明を実施するための形態は、添付図面への参照を含み、添付の図面は、発明を実施するための形態の一部を構成する。図面は、例証として、本発明を実践することができる特定の実施形態を示す。これらの実施形態は、本明細書では「例」とも呼ばれている。そのような例は、図示または説明されたものに加えて要素を含み得る。しかしながら、本発明者らは、図示または説明されたそれらの要素のみが提供される例も想定する。本発明者らは、特定の例（またはその１つ以上の態様）、または本明細書で図示もしくは説明された他の例（またはその１つ以上の態様）のいずれかに対して、図示または説明されたそれらの要素（またはその１つ以上の態様）の任意の組合せまたは順列を使用する例を想定する。

【0076】

この文書では、「ある（ａまたはａｎ）」という用語は、特許文書には一般的であるように、「少なくとも１つ」または「１つ以上」の他の場合または使用法とは独立して、１つまたは１つより多くを含むように使用されている。この文書では、「または」という用語は、特に指示がない限り、「ＡまたはＢ」が「ＡであるがＢではない」、「ＢであるがＡではない」、ならびに「ＡおよびＢ」を含むように、非排他的な「または」を指すために使用されている。この文書では、「含んでいる」および「そこで（ｉｎ ｗｈｉｃｈ）」という用語は、「備えている」および「そこで（ｗｈｅｒｅｉｎ）」というそれぞれの用語の平易な英語の等価物として使用されている。

【0077】

以降の請求項では、「含んでいる」および「備えている」という用語は非限定型であり、すなわち、請求項でそのような用語の後に列挙されたものに加えて要素を含むシステム、デバイス、物品、組成物、製剤、またはプロセスは、依然としてその請求項の範囲内にあると考えられる。その上、以降の請求項では、「第１の」、「第２の」、および「第３の」などの用語は、単にラベルとして使用され、それらの対象に数値的な要件を課すことを意図しない。

【0078】

本明細書において説明される方法の例は、少なくとも部分的に機械またはコンピュータ実装可能である。いくつかの例は、電子デバイスを構成するように動作可能な命令でコード化されたコンピュータ可読媒体または機械可読媒体を含み、上記の例で説明されたように、方法または回路動作または回路構成命令を実行できる。そのような方法の実装は、マイクロコード、アセンブリ言語コード、高水準言語コードなどのコードを含み得る。そのようなコードは、様々な方法を実行するコンピュータ可読命令を含み得る。コードは、コンピュータプログラム製品の一部を構成してもよい。さらに、一例では、コードは、実行中または他の時点などで、１つ以上の揮発性、非一時的、または不揮発性の有形のコンピュータ可読媒体に有形に格納できる。これらの有形のコンピュータ可読媒体の例は、ハードディスク、リムーバブル磁気ディスク、リムーバブル光ディスク（例えば、コンパクトディスクおよびデジタルビデオディスク）、磁気カセット、メモリカードまたはスティック、ランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）などを含み得るが、これらに限定されない。

【0079】

上記の説明は例示的なものであることを意図し、限定的なものではない。例えば、上記の例（またはその１つ以上の態様）は、互いに組み合わせて使用してもよい。上記の説明を検討する際、当業者などは、他の実施形態を使用することもできる。要約は、読者が技術的開示の本質を迅速に確認できるように提供されている。それは、請求項の範囲または意味を解釈または限定するために使用されることはないという理解の下で提出されている。また、上記の発明を実施するための形態では、様々な特徴を共にグループ化して、開示を簡素化している場合もある。これにより、未請求の開示された特徴がいずれかの請求項に必須なものであることを意図すると解釈すべきではない。むしろ、発明の主題は、特定の開示された実施形態の全ての特徴にはない場合がある。したがって、以降の請求項は、例または実施形態として発明を実施するための形態にここで組み込まれ、各請求項は別個の実施形態としてそれ自体で成り立ち、かつそのような実施形態は、様々な組み合わせまたは順列で互いに組み合わせ可能であることが想定されている。本発明の範囲は、そのような請求項が権利を与えられる等価物の全ての範囲と共に、添付の請求項を参照しながら決定されるべきである。

【符号の説明】

【0080】

108 駆動器ＡＢ
116 駆動器Ａ
122 負荷回路
124 比較器回路
202 比較器段
206 第ｎの利得段
300 第１の利得段
500 出力段

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【外国語明細書】

2021148800000001.pdf