特開2021-2538(P2021-2538A)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ イビデン株式会社の特許一覧
<>
  • 特開2021002538-配線基板及び配線基板の製造方法 図000003
  • 特開2021002538-配線基板及び配線基板の製造方法 図000004
  • 特開2021002538-配線基板及び配線基板の製造方法 図000005
  • 特開2021002538-配線基板及び配線基板の製造方法 図000006
  • 特開2021002538-配線基板及び配線基板の製造方法 図000007
  • 特開2021002538-配線基板及び配線基板の製造方法 図000008
  • 特開2021002538-配線基板及び配線基板の製造方法 図000009
  • 特開2021002538-配線基板及び配線基板の製造方法 図000010
  • 特開2021002538-配線基板及び配線基板の製造方法 図000011
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2021-2538(P2021-2538A)
(43)【公開日】2021年1月7日
(54)【発明の名称】配線基板及び配線基板の製造方法
(51)【国際特許分類】
   H05K 1/02 20060101AFI20201204BHJP
   H05K 3/14 20060101ALI20201204BHJP
   H05K 3/12 20060101ALI20201204BHJP
【FI】
   H05K1/02 P
   H05K3/14
   H05K3/12
【審査請求】未請求
【請求項の数】11
【出願形態】OL
【全頁数】14
(21)【出願番号】特願2019-113945(P2019-113945)
(22)【出願日】2019年6月19日
(71)【出願人】
【識別番号】000000158
【氏名又は名称】イビデン株式会社
(74)【代理人】
【識別番号】110001896
【氏名又は名称】特許業務法人朝日奈特許事務所
(72)【発明者】
【氏名】川合 康裕
(72)【発明者】
【氏名】西脇 千朗
【テーマコード(参考)】
5E338
5E343
【Fターム(参考)】
5E338AA03
5E338BB14
5E338CC02
5E338CC05
5E338CD33
5E338EE13
5E343AA02
5E343AA15
5E343AA16
5E343AA17
5E343BB24
5E343BB25
5E343BB28
5E343BB34
5E343BB35
5E343BB44
5E343BB48
5E343BB72
5E343DD02
5E343DD80
5E343GG20
(57)【要約】
【課題】配線基板の構造の簡素化及び信頼性向上。
【解決手段】実施形態の配線基板1は、シールドパターン21を含む第1内層導体層2と、第1内層導体層2の上に積層されている第1層間絶縁層3と、第1層間絶縁層3の上に形成されていて、所定の線路幅を有する線路パターン41を含む第1外層導体層4と、第1外層導体層4及び第1層間絶縁層3を覆う第1ソルダーレジスト層5と、第1ソルダーレジスト層5上に形成されていて、少なくとも線路パターン41を覆うことによってシールドパターン21及び線路パターン41と共にストリップ線路40を構成するシールド膜6と、を備える。そして、シールド膜6は、導電性ペースト又は導電性インクの固化物である
【選択図】図1
【特許請求の範囲】
【請求項1】
シールドパターンを含む内層導体層と、
前記内層導体層の上に積層されている層間絶縁層と、
前記層間絶縁層の上に形成されていて、所定の線路幅を有する線路パターンを含む外層導体層と、
前記外層導体層及び前記層間絶縁層を覆うソルダーレジスト層と、
前記ソルダーレジスト層上に形成されていて、少なくとも前記線路パターンを覆うことによって前記シールドパターン及び前記線路パターンと共にストリップ線路を構成するシールド膜と、
を備える配線基板であって、
前記シールド膜は、導電性ペースト又は導電性インクの固化物である。
【請求項2】
請求項1記載の配線基板であって、前記シールド膜における前記ソルダーレジスト層側と反対側の表面は、前記ソルダーレジスト層と反対の方向に向かって凸となるように湾曲している。
【請求項3】
請求項1記載の配線基板であって、前記外層導体層は外部部材に対する接続パッドをさらに含んでおり、
前記ソルダーレジスト層は前記接続パッドを露出させる開口を備えている。
【請求項4】
請求項1記載の配線基板であって、前記シールド膜は、前記ソルダーレジスト層を貫通して前記外層導体層に接している接続部を有している。
【請求項5】
請求項4記載の配線基板であって、
前記層間絶縁層は前記層間絶縁層を貫通するビア導体を含み、
前記シールド膜は前記接続部及び前記ビア導体を介して前記シールドパターンに電気的に接続されている。
【請求項6】
請求項1記載の配線基板であって、前記シールド膜を覆う表面保護膜をさらに備えている。
【請求項7】
請求項1記載の配線基板であって、前記ソルダーレジスト層は、前記ストリップ線路が30Ω以上、150Ω以下の特性インピーダンスを有するべく選択された厚さ及び比誘電率を有している。
【請求項8】
所定の導体パターンを含む導体層を形成することと、
前記導体層上に絶縁層を形成することと、
前記絶縁層の上に、所定の線路幅を有する線路パターンを含む導体層を形成することと、
前記線路パターンを含む導体層及び前記絶縁層を覆うソルダーレジスト層を形成することと、
前記線路パターンを覆う導体膜を前記ソルダーレジスト層上に形成することによって、前記導体膜と、前記線路パターンと、前記所定の導体パターンとによって構成されるストリップ線路を形成することと、
を含んでいる配線基板の製造方法であって、
前記導体膜を形成することは、導電性ペーストを印刷すること、又は、インクジェット方式により導電性インクを塗布することを含んでいる。
【請求項9】
請求項8記載の配線基板の製造方法であって、
前記ソルダーレジスト層を形成することは、前記ソルダーレジスト層に前記線路パターンを含む導体層の一部を露出させる開口を形成することを含んでおり、
前記導体膜を形成することは、前記導体膜の一部を前記開口内に形成することによって、前記導体膜と前記線路パターンを含む前記導体層とを接続することを含んでいる。
【請求項10】
請求項8記載の配線基板の製造方法であって、前記導体膜上に表面保護膜を形成することをさらに含んでいる。
【請求項11】
請求項8記載の配線基板の製造方法であって、
前記線路パターンを含む導体層を形成することは、外部部材に対する接続パッドを形成することを含んでいる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、配線基板及び配線基板の製造方法に関する。
【背景技術】
【0002】
特許文献1には、コア基板の一方の表面側に形成されたストリップライン構造を有する信号線を含むプリント配線板が開示されている。このプリント配線板において、ストリップライン構造を有する側の最外層の導体層はストリップライン構造のグランド層を構成している。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2004−342871号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献1に開示のプリント配線板では、ストリップライン構造を形成すべく最外層の導体層としてグランド層が設けられるため、ストリップライン構造を有する信号線を含む導体層の上には、ひと組の絶縁層及び導体層が積層される。そのため、プリント配線板における導体層及び絶縁層の積層数が意図せず増加することがある。
【課題を解決するための手段】
【0005】
本発明の配線基板は、シールドパターンを含む内層導体層と、前記内層導体層の上に積層されている層間絶縁層と、前記層間絶縁層の上に形成されていて、所定の線路幅を有する線路パターンを含む外層導体層と、前記外層導体層及び前記層間絶縁層を覆うソルダーレジスト層と、前記ソルダーレジスト層上に形成されていて、少なくとも前記線路パターンを覆うことによって前記シールドパターン及び前記線路パターンと共にストリップ線路を構成するシールド膜と、を備えている。そして、前記シールド膜は、導電性ペースト又は導電性インクの固化物である。
【0006】
本発明の配線基板の製造方法は、所定の導体パターンを含む導体層を形成することと、前記導体層上に絶縁層を形成することと、前記絶縁層の上に、所定の線路幅を有する線路パターンを含む導体層を形成することと、前記線路パターンを含む導体層及び前記絶縁層を覆うソルダーレジスト層を形成することと、前記線路パターンを覆う導体膜を前記ソルダーレジスト層上に形成することによって、前記導体膜と、前記線路パターンと、前記所定の導体パターンとによって構成されるストリップ線路を形成することと、を含んでいる。そして、前記導体膜を形成することは、導電性ペーストを印刷すること、又は、インクジェット方式により導電性インクを塗布することを含んでいる。
【0007】
本発明の実施形態によれば、表面にストリップ線路を有する配線基板において、ストリップ線路を構成する信号伝送路を含む導体層を、配線基板内の導体層のうちの最外層に設けることができる。配線基板における導体層及び絶縁層の積層数を少なくし得ることがある。また、積層数の減少に伴って配線基板の信頼性が向上することがある。
【図面の簡単な説明】
【0008】
図1】本発明の一実施形態の配線基板の一例を示す断面図。
図2図1の例の配線基板を示す平面図。
図3図1のIII部の拡大図。
図4図1のストリップ線路の他の例を示す断面図。
図5A】本発明の一実施形態の配線基板の製造方法における第1内層導体層の形成後の状態の一例を示す断面図。
図5B】一実施形態の配線基板の製造方法における第1外層導体層の形成後の状態の一例を示す断面図。
図5C】一実施形態の配線基板の製造方法におけるソルダーレジスト層の形成後の状態の一例を示す断面図。
図5D】一実施形態の配線基板の製造方法におけるシールド膜の形成工程の一例を示す断面図。
図5E】一実施形態の配線基板の製造方法における完成状態の配線基板の一例を示す断面図。
【発明を実施するための形態】
【0009】
本発明の一実施形態の配線基板が図面を参照しながら説明される。図1及び図2には、一実施形態の配線基板の一例である配線基板1の断面図及び平面図がそれぞれ示されている。図1図2に示されるI−I線での断面図である。また、図3には、図1のIII部の拡大図が示されている。
【0010】
図1図3に示されるように、配線基板1は、シールドパターン21を含む内層導体層(第1内層導体層2)と、第1内層導体層2の上に積層されている層間絶縁層(第1層間絶縁層3)と、第1層間絶縁層3の上に形成されている外層導体層(第1外層導体層4)と、さらに、第1外層導体層4及び第1層間絶縁層3を覆うソルダーレジスト層(第1ソルダーレジスト層5)と、を備えている。第1外層導体層4は、所定の線路幅を有する線路パターン41を含んでいる。第1内層導体層2のシールドパターン21は、線路パターン41に対する電磁シールドとして機能する。本実施形態の配線基板1は、さらに、第1ソルダーレジスト層5上に形成されているシールド膜6を備えている。シールド膜6は導電性を有する材料で形成されており、第1ソルダーレジスト層5を介して少なくとも線路パターン41を覆っている。シールド膜6は、線路パターン41を覆うことによって線路パターン41に対する電磁シールドとして機能し、シールドパターン21及び線路パターン41と共にストリップ線路40を構成している。図1の例において、シールド膜6は導電性ペースト又は導電性インクの固化物である。
【0011】
図1の例の配線基板1は、さらに、絶縁性を有するコア層10、第2内層導体層2b、第2層間絶縁層3b、第2外層導体層4b、及び、第2ソルダーレジスト層5bを備えている。コア層10は、厚さ方向と直交する二つの主面のうちの一方である第1面10a、及び、第1面10aと対向する第2面10bを有している。コア層10の第1面10a側に、少なくとも、第1外層導体層4、第1ソルダーレジスト層5、及び、シールド膜6が形成されている。図1の例では、第1層間絶縁層3及び第1内層導体層2も、第1面10a側に形成されている。一方、コア層10の第2面10b上に、第2内層導体層2b、第2層間絶縁層3b、第2外層導体層4b、及び、第2ソルダーレジスト層5bが形成されている。図1の例において、コア層10の第2面10b側、例えば第2ソルダーレジスト層5b上にはシールド膜は形成されていない。
【0012】
なお、配線基板1の説明では、配線基板1の厚さ方向においてコア層10から遠い側は「上側」もしくは「上方」、又は単に「上」とも称され、コア層10に近い側は「下側」もしくは「下方」、又は単に「下」とも称される。さらに、各導体層及び各絶縁層において、コア層10と反対側を向く表面は「上面」とも称され、コア層10側を向く表面は「下面」とも称される。また、配線基板1の厚さ方向は、単に「Z方向」とも称される。
【0013】
本実施形態では、ストリップ線路40の信号伝送路である線路パターン41は、第1外層導体層4に含まれている。第1外層導体層4は、配線基板1におけるコア層10の第1面10a側の最外層の導体層である。すなわち、第1外層導体層4の上には、さらに導体層及び絶縁層は積層されていない。しかし、第1外層導体層4の線路パターン41の上には、第1ソルダーレジスト層5を介してシールド膜6が形成されている。シールド膜6を設けることによって、シールド膜6とシールドパターン21とで線路パターン41が挟まれてなるストリップ線路40を形成することができる。
【0014】
このように本実施形態では、ストリップ線路40の信号伝送路(線路パターン41)を含む導体層(第1外層導体層4)の上に絶縁層及び導体層を積層することなく、ストリップ線路40を形成することができる。ストリップライン構造を表層部に有する配線基板を少ない積層数で実現し得ることがある。配線基板の構造の単純化、コスト低減、及び/又は、積層数の低減に伴う信頼性の向上を実現し得ることがある。
【0015】
また、最外層の導体層である第1外層導体層4には、線路パターン41に加えて、電子部品などの外部部材(図示せず)のための接続パッドを設けることができる。例えば図1の配線基板1では、第1外層導体層4は、外部部材に対する接続パッド42(第1接続パッド)を含んでいる。配線基板1では、ストリップライン構造を備えるべく線路パターン41よりも外層側に形成されたグランド層に外部部材などのための搭載パッドが設けられる場合と比べて、搭載される電子部品などと内部の特定の導体パターンとを短い経路で接続し得ることがある。配線基板1を用いる電子機器の特性を向上させ得ることがある。
【0016】
また、第1外層導体層4とシールド膜6との間に介在する第1ソルダーレジスト層5は、接続パッド42を露出させる開口52を備えている。接続パッド42への外部部材(図示せず)の搭載に係る短絡不良が第1ソルダーレジスト層5によって防がれる。また、シールド膜6と第1ソルダーレジスト層5とは、シールド膜6の材料を適切に選択することによって良好に密着し得る。例えば、シールド膜6と第1ソルダーレジスト層5とは、硬化後のソルダーレジスト層の上に導体層が積層される場合のソルダーレジスト層及び導体層よりも強固に密着し得る。第1ソルダーレジスト層5の上に導体層を設けることによってストリップライン構造が形成される場合と比べて、シールド膜6と第1ソルダーレジスト層5との間の剥離が生じ難いと推察される。配線基板1の信頼性向上に寄与し得ることがある。
【0017】
図1の例の配線基板1において、コア層10と、その両面それぞれに積層されている第1及び第2の内層導体層2、2bとによって配線基板1のコア基板が形成されている。このコア基板を挟んで、第1層間絶縁層3及び第1外層導体層4を含むビルドアップ層と、第2層間絶縁層3b及び第2外層導体層4bを含むビルドアップ層とが形成されている。コア層10には、第1内層導体層2と第2内層導体層2bとを接続するスルーホール導体10cが形成されている。配線基板1に含まれる導体層及び絶縁層の数は図1の例に限定されない。例えば、第1内層導体層2とコア層10の第1面10aとの間に、さらに一組以上の導体層及び絶縁層が形成されていてもよい。すなわち、第1内層導体層2は、必ずしもコア基板を構成する導体層でなくてもよく、第1面10a側のビルドアップ層中の導体層であってもよい。
【0018】
各導体層(第1及び第2の内層導体層2、2b、並びに、第1及び第2の外層導体層4、4b)は、例えば、金属箔及びめっき膜を含み得る。各導体層は、例えば、銅、ニッケル、銀、パラジウムなどの任意の金属を単独で又は組み合わせて用いて形成され得る。
【0019】
各導体層は、それぞれ、任意の導体パターンを含み得る。例えば、第1内層導体層2は、少なくともシールドパターン21を含み、さらにシールドパターン21以外の任意の導体パターンを含み得る。しかし、第1内層導体層2は、シールドパターン21を含んでいるので、好ましくは、グランド用導体パターン又は電源用導体パターンなど、電位変動の少ない導体パターンだけを含んでいる。より好ましくは、第1内層導体層2は、グランド電位に接続される導体パターンだけを含んでいる。例えばシールドパターン21は、スルーホール導体10c用のパッド2aを除いて、第1内層導体層2の下層の絶縁層(図1の例ではコア層10)の上面の一面にベタ状に形成されていてもよい。
【0020】
第1外層導体層4は、少なくとも線路パターン41を含み、さらに、接続パッド42などの任意の導体パターンを含み得る。例えば、第1外層導体層4は、線路パターン41以外にも、ストリップ線路を構成する又は構成しない、任意の配線パターンを含んでいてもよい。図1の例では、線路パターン41及びストリップ線路40は、Z方向と直交する方向(図1におけるX方向)において配線基板1の中央部に設けられている接続パッド42の一群のX方向における両側に設けられている。
【0021】
図1の例において、第2外層導体層4bは端子パッド4b2を含んでいる。端子パッド4b2は、例えば外部の配線基板などの外部部材(図示せず)と接続される導体パッドである。
【0022】
各導体層は、任意の厚さを有し得る。例えば、各導体層の厚さとしては、3μm以上、100μm以下程度の値が例示されるが、各導体層の厚さはこの範囲に限定されない。しかし、線路パターン41を含む第1外層導体層4は、線路パターン41を含むストリップ線路40が所定の特性インピーダンスを有するべく設定された厚さに形成される。線路パターン41は、ストリップ線路40が所定の特性インピーダンスを有するべく設定された所定の線路幅を有している。
【0023】
第1層間絶縁層3は、第1層間絶縁層3を貫通し、第1外層導体層4と第1内層導体層2とを接続するビア導体31を含んでいる。同様に、第2層間絶縁層3bは、第2層間絶縁層3bを貫通し、第2外層導体層4bと第2内層導体層2bとを接続するビア導体31bを含んでいる。第1外層導体層4の接続パッド42と第2外層導体層4bの端子パッド4b2は、ビア導体31、スルーホール導体10c、及びビア導体31bを介して電気的に接続されている。
【0024】
ビア導体31、31bは、第1及び第2の層間絶縁層3、3bそれぞれを貫く貫通孔を導電体で埋めることによって形成された、所謂フィルドビアである。ビア導体31、31bは、それぞれの上側の導体層と一体的に形成されている。ビア導体31、31bは、例えば、銅又はニッケルなどからなる無電解めっき膜及び電解めっき膜によって形成されている。スルーホール導体10も、銅又はニッケルなどからなる無電解めっき膜及び電解めっき膜によって形成されている。
【0025】
各絶縁層(第1及び第2の層間絶縁層3、3b)及びコア層10は、任意の絶縁性材料を用いて形成される。絶縁性材料としては、エポキシ樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)又はフェノール樹脂などが例示される。これらの樹脂を用いて形成される各絶縁層は、ガラス繊維又はアラミド繊維などの補強材、及び/又は、シリカなどの無機フィラーを含んでいてもよい。なお、ストリップ線路40の特性インピーダンスは、第1層間絶縁層3及び第1ソルダーレジスト層5それぞれの比誘電率と相関する。従って、第1層間絶縁層3には、ストリップ線路40が所定の特性インピーダンスを有するように選択された比誘電率を有する材料が用いられる。例えば、第1層間絶縁層3と第1ソルダーレジスト層5とは、略同じ比誘電率を有していてもよい。その場合、ストリップ線路40の設計が容易なため、設計値に近い特性インピーダンスが得られ易いと考えられる。
【0026】
各絶縁層は、任意の厚さを有し得る、例えば、各絶縁層は、10μm以上、200μm以下の厚さに形成される。ストリップ線路40の特性インピーダンスは、第1層間絶縁層3及び第1ソルダーレジスト層5の厚さとも相関する。従って、第1層間絶縁層3は、ストリップ線路40が所定の特性インピーダンスを有するべく設定された所定の厚さを有している。第1層間絶縁層3及び第1ソルダーレジスト層5は、互いに同じ厚さを有していてもよい。その場合、ストリップ線路40の設計が容易なため、設計値に近い特性インピーダンスが得られ易いと考えられる。
【0027】
第1及び第2のソルダーレジスト層5、5bは、絶縁性を有する任意の材料を用いて形成され得る。第1及び第2のソルダーレジスト層5、5bは、例えばエポキシ樹脂、ポリイミド樹脂などを主原料とする感光性樹脂を用いて形成される。第1ソルダーレジスト層5は、第1外層導体層4とシールド膜6との間に介在している。第1ソルダーレジスト層5の厚さ及び比誘電率は、ストリップ線路40の特性インピーダンスに関与する。第1ソルダーレジスト層5は、第1層間絶縁層3の比誘電率と略同じ比誘電率を有する材料を用いて形成されていてもよい。また、第1ソルダーレジスト層5は、第1層間絶縁層3と略同じ厚さに形成されていてもよい。前述したように、ストリップ線路40の特性インピーダンスに関する設計において有利なことがある。第2ソルダーレジスト層5bは、例えば、第1ソルダーレジスト層5と同じ材料を用いて、第1ソルダーレジスト層5と同じ厚さに形成される。
【0028】
図1の例において第1ソルダーレジスト層5は、開口52内に、接続パッド42の上面の一部を露出させている。図1の例の配線基板1は、接続パッド42の露出面上に形成されている導電性のバンプ42aを備えている。バンプ42aによって、例えば電子部品などの外部部材の端子(図示せず)と接続パッド42とが接合される。なお、第1ソルダーレジスト層5は、接続パッド42の上面の一部ではなく全体を開口52内に露出させていてもよい。
【0029】
第2ソルダーレジスト層5bにおける端子パッド4b2上には開口5b2が設けられており、開口5b2内に端子パッド4b2の一部が露出している。開口5b2に露出する端子パッド4b2上には導電性のバンプ4baが備えられている。バンプ4baによって、例えば、マザーボードなどの外部部材の端子と、端子パッド4b2とが接合される。接続パッド42上の導電性バンプ42a及び端子パッド4b2上の導電性バンプ4baは、例えば、はんだ、金、若しくは銅などの任意の金属、又は、導電性の粒子を含む樹脂を用いて形成される。
【0030】
図1及び図2の例において、配線基板1は、平面視で、配線基板1の中央部分に、マトリクス状に並ぶ一群の接続パッド42を備えている。接続パッド42に接続される外部部材(図示せず)は、この一群の接続パッド42を包含する実装領域MAに配置される。図2に示されるように、図1及び図2の例の配線基板1では、シールド膜6は、実装領域MAを平面視において全周に渡って囲むように形成されており、枠状の平面形状を有している。枠状の平面形状のシールド膜6の4つの辺それぞれの下層に、線路パターン41が配置されている。
【0031】
図2に例示される配線基板1において、第1ソルダーレジスト層5の上に形成されている導電体はシールド膜6だけである。すなわち、第1ソルダーレジスト層5の上には、電気信号が伝送されたり、特定の回路ノード間を接続したりする導体パターンは形成されていない。図1及び図2の例では、第1層ソルダーレジスト層5の上面は、シールド膜6に覆われていない領域を有しているが、シールド膜6は、第1ソルダーレジスト層5の上面全面を覆うように形成されていてもよい。
【0032】
図3を参照して、ストリップ線路40、及び、シールド膜6が、さらに詳細に説明される。シールド膜6は、第1ソルダーレジスト層5の表面上に形成され、第1ソルダーレジスト層5を介して線路パターン41を覆っている。図3の例においてシールド膜6は、第1ソルダーレジスト層5を貫通して第1外層導体層4に接している接続部61を有している。接続部61は、第1ソルダーレジスト層5に設けられた開口51を、シールド膜6を形成する材料で充填することによって形成されている。接続部61は、Z方向と直交する断面において任意の形状を有し得る。例えば、接続部61は、Z方向と直交する断面において略円形の形状を有し得る。シールド膜6における第1ソルダーレジスト層5の上の部分は、接続部61及びビア導体31を介してシールドパターン21に電気的に接続されている。シールド膜6による良好なシールド作用が得られると考えられる。
【0033】
シールド膜6は、導電性を有する任意の材料を用いて形成され得る。シールド膜6は、図3の例のように第1ソルダーレジスト5の開口51を埋める部分(接続部61)を有し得るように、例えば、その形成途上において流動性を有し得る材料を用いて形成される。例えば、シールド膜6は、所謂導電性ペースト又は導電性インクのような、導電性粒子又は導電性繊維などの導電性素材を含むペースト状又は液状の樹脂を用いて形成される。従って、シールド膜6は、導電性ペーストの固化物又は導電性インクの固化物であってもよい。シールド膜6における第1ソルダーレジスト5の上の部分及び接続部61は同一の材料で一体的に形成されている。
【0034】
シールド膜6を形成するための材料としては、銀ペースト、錫・銀ペースト、又は銅ペーストなどの任意の導電性樹脂、又は、銀ナノ粒子などを含む導電性インクが例示される。従ってシールド膜6は、銀、錫、銅、ニッケル、アルミニウム、パラジウム、チタン、モリブデンなどの任意の金属粒子を含み得る。また、シールド膜6を形成する導電性ペーストを構成する樹脂としては、エポキシ、アクリル、フェノールなどが例示されるが、シールド膜6が含み得る樹脂はこれらに限定されない。なお、配線基板1は、任意の絶縁層に設けられた貫通穴に導電性樹脂を充填することによって形成される樹脂充填型のビア導体を有していてもよい。その場合、樹脂充填型のビア導体と同じ材料を用いてシールド膜6が形成されてもよい。
【0035】
図3の例において、シールド膜6における第1ソルダーレジスト層5側と反対側の表面6aは、第1ソルダーレジスト層5と反対の方向に向かって凸となるように湾曲している。すなわち、シールド膜6の厚さは、線路パターン41が延びる方向と直交する方向(図3におけるX方向)における中央部で最も厚くなっている。X方向においてシールド膜6の中央部に位置する線路パターン41に対する効果的なシールド作用が得られると考えられる。なお、シールド膜6の表面6aは、略平坦であってもよく、略全体に若しくは部分的に第1ソルダーレジスト層5側に凹んでいてもよく、また、第1ソルダーレジスト層5の開口51の真上で部分的に凹んでいてもよい。
【0036】
ストリップ線路40の特性インピーダンスは、第1層間絶縁層3及び第1ソルダーレジスト層5それぞれの比誘電率、線路パターン41の厚さT、及び線路幅W、並びに、線路パターン41とシールドパターン21及びシールド膜6それぞれとの間隔H1、H2に基づいて定まる。従って、ストリップ線路40において所望の特性インピーダンスが得られるように、第1層間絶縁層3及び第1ソルダーレジスト層5の材料及び厚さが選択され、線路パターン41の厚さT(すなわち第1外層導体層4の厚さ)及び線路幅Wが決定される。例えば第1層間絶縁層3及び第1ソルダーレジスト層5は、ストリップ線路40が30Ω以上、150Ω以下の特性インピーダンスを有するべく選択された厚さ及び比誘電率を有している。
【0037】
配線基板1は、図3に示されるように、少なくともシールド膜6を覆う表面保護膜8を備えていてもよい。表面保護膜8は、例えば、イミダゾールを主成分とする、水溶性プリフラックス、好ましくは耐熱性水溶性プリフラックスを用いて形成されている。図1図3の例においてシールド膜6は第1ソルダーレジスト層5の上に露出しているが、表面保護膜8を設けることによって、シールド膜6における酸化や錆の発生を防ぐことができる。
【0038】
図4には、図1の配線基板1におけるストリップ線路40の変形例であるストリップ線路40aが示されている。図4に示されるように、ストリップ線路40aは、所定の間隔Gを開けて並走するように配置された2本の線路を有する線路パターン41aを含んでいる。すなわち、線路パターン41aを構成する2本の線路によって差動伝送路が形成されている。ストリップ線路40aは、例えば、微小振幅を有する高周波信号の伝送に有利である。本実施形態の配線基板1において、シールド膜6とシールドパターン21とは、差動伝送路である線路パターン41を互いの間に挟んでいてもよく、それにより、差動伝送路を含むストリップ線路40aが構成されていてもよい。
【0039】
なお、図4の例では、図3の例における表面保護膜8は形成されていない。本実施形態の配線基板1は、図4に示されるように、シールド膜6を覆う表面保護膜を必ずしも備えていなくてもよい。
【0040】
図4の例のストリップ線路40a及びその周囲の部分の構造は、線路パターン41aが差動伝送路である点及び表面保護膜8が形成されていない点を除いて、図3のストリップ線路40及びその周囲の部分と同様である。図3に示される構成要素と同様の構成要素には、図4において、図3に示される符号と同様の符号が付され、その説明は省略される。
【0041】
つぎに、図1に示される配線基板1を例に、一実施形態の配線基板の製造方法が、図5A図5Eを参照して説明される。
【0042】
本実施形態の配線基板の製造方法は、図5Aに示されるように、所定の導体パターン21を含む導体層(第1内層導体層2)を絶縁層(コア層10)上に形成することを含んでいる。所定の導体パターン21は、後工程で形成される線路パターン41(図5B参照)に対する電磁シールドとして機能する導体パターンであり、以下では「シールドパターン21」とも称される。図5Aの例では、第1内層導体層2は、コア層10を構成する絶縁層が有する2つの主面のうちの一方(第1面10a)の上に形成されている。コア層10の他方の主面(第2面10b)上には、第2内層導体層2bが形成されている。
【0043】
例えば、コア層10となる絶縁基板とその両面それぞれに積層された銅箔とを有する両面銅張積層板が用意される。両面銅張積層板には、レーザー加工によって、スルーホール導体10cを形成するための貫通孔が形成され、貫通孔の内壁及び両面銅張積層板の表面上に無電解めっき又はスパッタリングなどによって導体膜が形成される。そして、この導体膜をシード層及び給電層として用いる電解めっき、及び、適切なマスクを用いるエッチングなどを含むサブトラクティブ法によって、所望の導体パターンをそれぞれ有する第1内層導体層2及び第2内層導体層2b、並びにスルーホール導体10cが形成される。すなわち配線基板1のコア基板が形成される。なお、第1及び第2の内層導体層2、2b、並びにスルーホール導体10cは、セミアディティブ法によって形成されてもよい。また、本実施形態において、第1内層導体層2は、必ずしもコア層10を構成する絶縁層上に形成されなくてもよい。例えば、第1内層導体層2は、コア層以外の任意の層間絶縁層上に形成されてもよい。
【0044】
図5Bに示されるように、本実施形態の配線基板の製造方法は、さらに、コア層10の第1面10a上及び第1内層導体層2上に絶縁層(第1層間絶縁層3)を形成することと、第1層間絶縁層3の上に導体層(第1外層導体層4)を形成することと、を含んでいる。第1外層導体層4は、線路パターン41を含むように形成される。線路パターン41は所定の線路幅を有するように形成される。図5Bの例では、第1外層導体層4を形成することには、外部部材(図示せず)に対する接続パッド42を形成することが含まれており、2つの線路パターン41の間に複数の接続パッド42が形成されている。第1層間絶縁層3には、第1層間絶縁層3を貫通し、第1内層導体層2と第1外層導体層4とを接続するビア導体31が形成される。
【0045】
図5Bの例では、コア層10の第2面10b上及び第2内層導体層2b上には第2層間絶縁層3b及び第2外層導体層4bが形成されている。第2外層導体層4bは、端子パッド4b2を含むように形成される。また、第2層間絶縁層3bを貫通し、第2内層導体層2bと第2外層導体層4bとを接続するビア導体31bが形成されている。
【0046】
第1及び第2の層間絶縁層3、3bは、例えばフィルム状のエポキシ樹脂を積層して熱圧着することによって形成される。第1及び第2の層間絶縁層3、3bの形成において、銅箔などの金属箔が、第1及び第2の層間絶縁層3、3bそれぞれの上に熱圧着されてもよい。第1及び第2の層間絶縁層3、3bには、所定の位置に、ビア導体31、31bの形成用の孔が、炭酸ガスレーザー光の照射などによって形成される。
【0047】
そして、例えばセミアディティブ法によって、第1層間絶縁層3の上に、少なくとも線路パターン41を含む第1外層導体層4が形成され、第1層間絶縁層3内にビア導体31が形成される。また、第1外層導体層4及びビア導体31の形成方法と同様の方法で、好ましくは第1外層導体層4の形成と同時に、第2層間絶縁層3bの上に所望の導体パターンを有する第2外層導体層4bが形成され、第2層間絶縁層3b内にビア導体31bが形成される。
【0048】
図5Cに示されるように、本実施形態の配線基板の製造方法は、さらに、線路パターン41を含む第1外層導体層4と、第1層間絶縁層3とを覆うソルダーレジスト層(第1ソルダーレジスト層5)を形成することを含んでいる。図5Cの例では、コア層10の第2面10b側において、第2ソルダーレジスト層5bが、第2層間絶縁層3b及び第2外層導体層4bの上に形成されている。第1及び第2のソルダーレジスト層5、5bは、例えば、感光性のエポキシ樹脂又はポリイミド樹脂などを含む膜を、塗布、吹き付け、又は印刷などの方法で各導体層及び各絶縁層上に成膜することによって形成される。
【0049】
図5Cに示されるように、第1ソルダーレジスト層5の形成は、第1外層導体層4の一部を露出させる開口51及び開口52を第1ソルダーレジスト層5に形成することを含み得る。開口51はビア導体31のビアパッド43を露出させ、開口52は接続パッド42の一部又は全部を露出させる。図5Cの例では、第2ソルダーレジスト層5bにも端子パッド4b2を露出させる開口5b2が形成されている。例えば、適切な露光マスクを用いる露光及び現像を行うことによって、開口51、開口52及び開口5b2が形成される。
【0050】
各開口51、52、5b2の形成後、第1及び第2のソルダーレジスト層5、5bは、例えば加熱により完全に硬化され得る。本実施形態の配線基板の製造方法では、各ソルダーレジスト層5、5b上には導体層(例えばストリップ線路のシールド層)が形成されない。従って、各ソルダーレジスト層5、5bが、ストリップ線路40(図5D参照)が形成される前に完全に硬化されても、導体層との界面における剥離に関する懸念は生じ得ない。
【0051】
図5Dに示されるように、本実施形態の配線基板の製造方法は、さらに、電磁シールドとして機能するシールド膜6となる導体膜を第1ソルダーレジスト層5の上に形成することを含んでいる。この導体膜は、線路パターン41を覆うように形成され、そのため線路パターン41に対する電磁シールドとして機能する。シールド膜6と線路パターン41とシールドパターン21とによってストリップ線路40が形成される。このように本実施形態の配線基板の製造方法は、第1ソルダーレジスト層5の上に導体膜を形成することによって、その導体膜からなるシールド膜6と、線路パターン41と、シールドパターン21とによって構成されるストリップ線路40を形成することを含んでいる。
【0052】
シールド膜6は、導電性を有する任意の材料を第1ソルダーレジスト層5における線路パターン41の上方の部分に供給することよって形成される。シールド膜6の材料としては、第1ソルダーレジスト層5と良好に密着し得るものが好ましい。例えば、シールド膜6の材料は、第1ソルダーレジスト層5に用いられる樹脂と同種の樹脂、例えばエポキシ樹脂を含んでいてもよい。また、シールド膜6の導電性は金属粒子などの任意の導電性素材によって付与され得る。例えば、銀ペースト、錫・銀ペースト、若しくは銅ペーストなどの導電性ペースト、又は、銀ナノ粒子などを含む導電性インクを用いてシールド膜6が形成される。ペースト状又は液状の材料を用いることによって、第1ソルダーレジスト層5に対する良好な密着性が得られることがある。
【0053】
第1ソルダーレジスト層5の上へのシールド膜6の材料の供給には、任意の方法が用いられる。例えば、導電性ペーストのようなペースト状、又は液状の材料が用いられる場合、導体膜(シールド膜6)を形成することは、印刷マスクを介して導電性ペーストを印刷することを含んでいてもよい。或いは、導体膜(シールド膜6)を形成することは、図5Dに示されるように、インクジェット方式で第1ソルダーレジスト層5に導電性インク60を塗布することを含んでいてもよい。図5Dの例では、第1ソルダーレジスト層5の上に、シールド膜6の形成領域に対応する領域に適切な開口M1を有するマスクMが設けられる。開口M1は、少なくとも線路パターン41の真上の領域を含む領域に形成される。また、開口M1は、開口M1内に形成されるシールド膜6が線路パターン41に対する十分なシールド作用を奏し得る程度の大きさ(幅)に形成される。
【0054】
マスクMに向かって導電性インク60が塗布される。製造途上の配線基板1xが、図5Dにおいて矢印Aによって示される向きに動かされ、マスクMを介して塗布された導電性インク60が各開口M1内に堆積する。その結果、各開口M1内に、線路パターン41を覆うシールド膜6が形成される。なお、シールド膜6の形成中、コア層10の第2面10b側は、導電性インク60が意図せず付着しないように、レジストRなどの任意の保護膜に覆われてもよい。
【0055】
図5Dの例では、マスクMの開口M1は、第1ソルダーレジスト層5の開口51を露出させる領域に設けられている。従って、導体膜(シールド膜6)の形成は、シールド膜6の一部(接続部61)を第1ソルダーレジスト層5の開口51内に形成することを含み得る。すなわち、シールド膜6の形成は、シールド膜6における第1ソルダーレジスト層5の上の部分と第1外層導体層4の一部とを接続部61によって接続することを含み得る。図5Dの例においてシールド膜6は、ビア導体31のビアパッド43に接続され、その結果、シールド膜6とシールドパターン21とが電気的に接続される。
【0056】
シールド膜6の形成後、マスクMが除去される。シールド膜6がペースト状又は液状の材料を用いて形成される場合、マスクMの除去の前又は後に、例えば加熱することによってシールド膜6が硬化されてもよい。なお、シールド膜6の材料は、印刷や、図5Dの例のようなインクジェットを用いる方法ではなく、樹脂ディスペンサのノズルからの吐出などによって供給されてもよい。
【0057】
図5Eに示されるように、本実施形態の配線基板の製造方法は、さらに、シールド膜6上に表面保護膜8を形成することを含んでいてもよい。表面保護膜8は、シールド膜6上だけでなく、第1及び第2の外層導体層4、4bそれぞれの露出面上にも形成されてもよい。表面保護膜8は、例えば、水溶性プリフラックス、好ましくは耐熱性水溶性プリフラックスの溶液中に、シールド膜6の形成後の配線基板1xを浸漬することによって形成される。
【0058】
また、図5Eに示されるように、本実施形態の配線基板の製造方法は、さらに、接続パッド42上に導電性のバンプ42aを形成することを含んでいてもよい。同様に、端子パッド4b2上に、導電性のバンプ4baが形成されてもよい。バンプ42a及びバンプ4baは、例えばはんだボールを接続パッド42及び端子パッド4b2に配置して加熱溶融することによって形成される。なお、バンプ42a及びバンプ4baは、シールド膜6の形成の前に形成されてもよい。以上の工程を経ることによって、図1の配線基板1が完成する。
【0059】
実施形態の配線基板は、各図面に例示される構造、並びに、本明細書において例示された構造、形状、及び材料を備えるものに限定されない。例えば、配線基板1は接続パッド42を含んでいなくてもよい。ストリップ線路40は、平面視で配線基板1の任意の位置に設けられ得る。シールド膜6とシールドパターン21とは、必ずしも、線路パターン41の近傍で接続されていなくてもよい。配線基板1は、コア層を有さず一方向に導体層と絶縁層とが積層された所謂コアレス基板であってもよい。また、ビア導体31及び31b、シールド膜6の接続部61、並びにスルーホール導体10cは、必ずしも形成されていなくてもよい。
【0060】
実施形態の配線基板の製造方法は、各図面を参照して説明された方法に限定されない。例えば、第1及び第2の外層導体層4、4bがサブトラクティブ法でパターニングされてもよい。実施形態の配線基板の製造方法には、前述された各工程以外に任意の工程が追加されてもよく、前述された工程のうちの一部が省略されてもよい。
【符号の説明】
【0061】
1 配線基板
10 コア層
10a 第1面
10b 第2面
2 第1内層導体層
21 シールドパターン(所定の導体パターン)
3 第1層間絶縁層
31、31b ビア導体
4 第1外層導体層
40、40a ストリップ線路
41、41a 線路パターン
42 接続パッド(第1接続パッド)
42a バンプ
5 第1ソルダーレジスト層
51、52 開口
6 シールド膜
61 接続部
6a シールド膜の表面
8 表面保護膜
図1
図2
図3
図4
図5A
図5B
図5C
図5D
図5E