特許第6634089号(P6634089)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 日本テキサス・インスツルメンツ合同会社の特許一覧
特許6634089ソフトスイッチングフライバックコンバータ
<>
  • 特許6634089-ソフトスイッチングフライバックコンバータ 図000002
  • 特許6634089-ソフトスイッチングフライバックコンバータ 図000003
  • 特許6634089-ソフトスイッチングフライバックコンバータ 図000004
  • 特許6634089-ソフトスイッチングフライバックコンバータ 図000005
  • 特許6634089-ソフトスイッチングフライバックコンバータ 図000006
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6634089
(24)【登録日】2019年12月20日
(45)【発行日】2020年1月22日
(54)【発明の名称】ソフトスイッチングフライバックコンバータ
(51)【国際特許分類】
   H02M 3/28 20060101AFI20200109BHJP
【FI】
   H02M3/28 H
【請求項の数】20
【全頁数】15
(21)【出願番号】特願2017-541596(P2017-541596)
(86)(22)【出願日】2016年2月8日
(65)【公表番号】特表2018-504882(P2018-504882A)
(43)【公表日】2018年2月15日
(86)【国際出願番号】US2016017006
(87)【国際公開番号】WO2016127176
(87)【国際公開日】20160811
【審査請求日】2019年2月4日
(31)【優先権主張番号】15/007,262
(32)【優先日】2016年1月27日
(33)【優先権主張国】US
(31)【優先権主張番号】62/113,188
(32)【優先日】2015年2月6日
(33)【優先権主張国】US
(73)【特許権者】
【識別番号】390020248
【氏名又は名称】日本テキサス・インスツルメンツ合同会社
(73)【特許権者】
【識別番号】507107291
【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド
(74)【上記1名の代理人】
【識別番号】100098497
【弁理士】
【氏名又は名称】片寄 恭三
(72)【発明者】
【氏名】アイザック コーエン
【審査官】 遠藤 尊志
(56)【参考文献】
【文献】 米国特許出願公開第2010/0110732(US,A1)
【文献】 米国特許出願公開第2014/0092646(US,A1)
【文献】 特開2013−158231(JP,A)
【文献】 特開平11−220880(JP,A)
【文献】 特開2014−217188(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H02M 3/00−3/44
(57)【特許請求の範囲】
【請求項1】
フライバックコンバータであって、
変圧器であって、入力電圧信号を受信するための第1の端部と、第2の端部とを含む一次巻線、出力電圧信号を提供するための第1の端部と、第2の端部とを含む二次巻線を含む、前記変圧器
第1のスイッチであって、前記一次巻線の前記第2の端部と結合される第1の端子、第1の定電圧ノードと結合される第2の端子、第1のスイッチング制御信号を受信するための第1の制御端子を含む、前記第1のスイッチ
第2のスイッチであって、前記二次巻線の前記第2の端部と結合される第1の端子、第2の定電圧ノードと結合される第2の端子、第2のスイッチング制御信号を受信するための第2の制御端子を含む、前記第2のスイッチ
第1の制御回路であって、前記第1のスイッチの第1のスイッチ電圧が第1の閾値を下回って遷移することに応答して、前記一次巻線において電流を第1の方向に流し得るように、コンバータサイクルにおけるノンゼロの第1の時間期間、前記第1のスイッチをオンにするために前記第1のスイッチング制御信号を提供するための、前記第1の制御回路
前記コンバータサイクルにおける前記第1の時間期間に続く非ゼロの第2の時間期間、前記第2のスイッチをオンにするために前記第2のスイッチング制御信号を提供するための第2の制御回路であって、後続のコンバータサイクルを開始し、ゼロ電圧スイッチング(ZVS)状態で又はその近辺で前記第1のスイッチを動作させるために、前記第1のスイッチ電圧を前記第1の閾値を下回って遷移させるように前記第1のスイッチの静電容量を少なくとも部分的に放電するため、前記一次巻線において電流を第2の方向に流すために、前記第2のスイッチの第2のスイッチ電圧が第2の閾値を下回って遷移することに応答して、前記コンバータサイクルにおける非ゼロの第3の時間期間、前記第2のスイッチを再びオンにするために前記第2のスイッチング制御信号を提供するように作用し得る、前記第2の制御回路と、
を含む、フライバックコンバータ。
【請求項2】
請求項1に記載のフライバックコンバータであって、
前記第2のスイッチがオフである間、前記第2のスイッチ電圧が一連のピークを含む共振リンギングを被り、
前記第2の制御回路が、前記谷の特定のつにおいて又はその近辺で前記第2のスイッチ電圧が前記第2の閾値を下回って遷移することに応答して、前記第3の時間期間、前記第2のスイッチをオンにするために前記第2のスイッチング制御信号を提供するように作用し得る、フライバックコンバータ。
【請求項3】
請求項2に記載のフライバックコンバータであって、
前記第2の制御回路が、コンバータ出力信号に少なくとも部分的に従って前記第3の時間期間に前記第2のスイッチを再びオンにするための前記谷の前記特定のつを選択する、フライバックコンバータ。
【請求項4】
請求項3に記載のフライバックコンバータであって、
前記第2の制御回路が、セットポイント信号に従って前記コンバータ出力信号を少なくとも部分的にレギュレートするために、前記コンバータサイクルのスイッチング周波数期間を選択的に調節するため、前記第3の時間期間に前記第2のスイッチを再びオンにするための前記谷の前記特定のつを選択する、フライバックコンバータ。
【請求項5】
請求項4に記載のフライバックコンバータであって、
前記第2の制御回路が前記コンバータ出力信号を直接感知する、フライバックコンバータ。
【請求項6】
請求項4に記載のフライバックコンバータであって、
前記第2の制御回路が、前記変圧器の前記二次側のつ又は複数の感知された条件に従って前記コンバータ出力信号を演算する、フライバックコンバータ。
【請求項7】
請求項1に記載のフライバックコンバータであって、
前記第1の制御回路が、コンバータ出力信号をレギュレートするために前記第1の時間期間を選択的に調節する、フライバックコンバータ。
【請求項8】
請求項1に記載のフライバックコンバータであって、
第3のスイッチであって、前記入力電圧信号を受け取るように結合される第1の端子、前記一次巻線の前記第1の端部と結合される第2の端子、第3のスイッチング制御信号を受信するための第3の制御端子を含む、前記第3のスイッチ
第1のダイオードであって、前記一次巻線の前記第2の端部に接続される第1のアノードと、前記第3のスイッチの前記第1の端子に接続される第1のカソードとを含む、前記第1のダイオード
第2のダイオードであって、前記第1の定電圧ノードに接続される第2のアノードと、前記一次巻線の前記第1の端部に接続される第2のカソードとを含む、前記第2のダイオード
更に含み、
前記第1の制御回路が、前記第1のスイッチがオンであるとき前記第3のスイッチをオンにするため、前記第1のスイッチがオフであるとき前記第3のスイッチをオフにするために、前記第3のスイッチング制御信号を提供するように作用し得る、フライバックコンバータ。
【請求項9】
請求項8に記載のフライバックコンバータであって、
前記第2のスイッチがオフである間、前記第2のスイッチ電圧が一連のピークを含む共振リンギングを被り、
前記第2の制御回路が、前記第2のスイッチの第2のスイッチ電圧が前記谷の特定のつにおいて又はその近辺で前記第2の閾値を下回って遷移することに応答して、前記第3の時間期間、前記第2のスイッチをオンにするために前記第2のスイッチング制御信号を提供するように作用し得る、フライバックコンバータ。
【請求項10】
請求項9に記載のフライバックコンバータであって、
前記第2の制御回路が、コンバータ出力信号に少なくとも部分的に従って、前記第3の時間期間、前記第2のスイッチを再びオンにするための前記複数の谷のうちの前記特定のつを選択する、フライバックコンバータ。
【請求項11】
フライバックコンバータを動作させるための集積回路(IC)であって、
第1のスイッチであって、変圧器の一次巻線と結合するための第1の端子と、第1の定電圧ノードと結合するための第2の端子と、第1のスイッチング制御信号を受信するための第1の制御端子とを含む、前記第1のスイッチ
第2のスイッチであって、前記変圧器の二次巻線と結合するための第1の端子と、第2の定電圧ノードと結合するための第2の端子と、第2のスイッチング制御信号を受信するための第2の制御端子とを含む、前記第2のスイッチ
前記第1のスイッチの第1のスイッチ電圧が第1の閾値を下回って遷移することに応答して、前記一次巻線において電流が第1の方向に流れ得るようにコンバータサイクルにおける非ゼロの第1の時間期間、前記第1のスイッチをオンにするために前記第1のスイッチング制御信号を提供するための第1の制御回路
前記コンバータサイクルにおける前記第1の時間期間に続く非ゼロの第2の時間期間、前記第2のスイッチをオンにするために前記第2のスイッチング制御信号を提供するための第2の制御回路であって、後続のコンバータサイクルを開始し、ゼロ電圧スイッチング(ZVS)状態で又はその近辺で前記第1のスイッチを動作させるために前記第1のスイッチ電圧を前記第1の閾値を下回って遷移させるように前記第1のスイッチの静電容量を少なくとも部分的に放電するため、前記一次巻線において電流を第2の方向に流すために、前記第2のスイッチの第2のスイッチ電圧が第2の閾値を下回って遷移することに応答して、前記コンバータサイクルにおける非ゼロの第3の時間期間、前記第2のスイッチを再びオンにするために前記第2のスイッチング制御信号を提供するように作用し得る、前記第2の制御回路と、
を含む、IC。
【請求項12】
請求項11に記載のICであって、
前記第2のスイッチがオフである間、前記第2のスイッチ電圧が一連のピークを含む共振リンギングを被り、
前記第2の制御回路が、前記谷の特定のつにおいて又はその近辺で前記第2のスイッチ電圧が前記第2の閾値を下回って遷移することに応答して、前記第3の時間期間、前記第2のスイッチをオンにするために前記第2のスイッチング制御信号を提供するように作用し得る、IC。
【請求項13】
請求項12に記載のICであって、
前記第2の制御回路が、コンバータ出力信号に少なくとも部分的に従って、前記第3の時間期間、前記第2のスイッチを再びオンにするための前記谷の前記特定のつを選択する、IC。
【請求項14】
請求項13に記載のICであって、
前記第2の制御回路が、セットポイント信号に従って前記コンバータ出力信号を少なくとも部分的にレギュレートするために、前記コンバータサイクルのスイッチング周波数期間を選択的に調節するため、前記第3の時間期間、前記第2のスイッチを再びオンにするための前記谷の前記特定のつを選択する、IC。
【請求項15】
請求項11に記載のICであって、
前記第1の制御回路が、コンバータ出力信号をレギュレートするために前記第1の時間期間を選択的に調節する、IC。
【請求項16】
請求項11に記載のICであって、
第3のスイッチであって、入力電圧信号を受け取るように結合される第1の端子と、前記一次巻線の第1の端部と結合される第2の端子と、第3のスイッチング制御信号を受信するための第3の制御端子とを含む、前記第3のスイッチ
第1のダイオードであって、前記一次巻線の第2の端部に接続される第1のアノードと、前記第3のスイッチの前記第1の端子に接続される第1のカソードとを含む、前記第1のダイオード
第2のダイオードであって、前記第1の定電圧ノードに接続される第2のアノードと、前記一次巻線の前記第1の端部に接続される第2のカソードとを含む、前記第2のダイオード
更に含み、
前記第1のスイッチの前記第1の端子が、前記一次巻線の前記第2の端部と結合され、
前記第1の制御回路が、前記第1のスイッチがオンであるとき前記第3のスイッチをオンにするため、前記第1のスイッチがオフであるとき前記第3のスイッチをオフにするために、前記第3のスイッチング制御信号を提供するように作用し得る、IC。
【請求項17】
コンバータ変圧器の一次巻線と結合される第1のスイッチと、前記コンバータ変圧器の二次巻線と結合される第2のスイッチとを有するフライバックコンバータを動作させる方法であって、一連のコンバータサイクルの各々において、
前記第1のスイッチの第1のスイッチ電圧が第1の閾値を下回って遷移することに応答して、前記一次巻線において電流が第1の方向に流れ得るように、非ゼロの第1の時間期間、前記第1のスイッチをオンにすること
前記第1の時間期間の後前記第1のスイッチをオフにすること
前記第1の時間期間の後の非ゼロの第2の時間期間前記第2のスイッチをオンにすること
前記第2の時間期間の後前記第2のスイッチをオフにすること
後続のコンバータサイクルを開始し、ゼロ電圧スイッチング(ZVS)状態で又はその近辺で前記第1のスイッチを動作させるため前記第1のスイッチ電圧を前記第1の閾値を下回って遷移させるように前記第1のスイッチの静電容量を少なくとも部分的に放電するため、前記一次巻線において電流を第2の方向に流すために、前記第2のスイッチの第2のスイッチ電圧が第2の閾値を下回って遷移することに応答して、非ゼロの第3の時間期間、前記第2のスイッチを再びオンにすること
を含む、方法。
【請求項18】
請求項17に記載の方法であって、
前記第2のスイッチがオフである間、前記第2のスイッチ電圧が一連のピークを含む共振リンギングを被り、
前記方法が、前記谷の特定のつにおいて又はその近辺で前記第2のスイッチ電圧が前記第2の閾値を下回って遷移することに応答して、前記第3の時間期間前記第2のスイッチをオンにすることを更に含む、方法。
【請求項19】
請求項18に記載の方法であって、
コンバータ出力信号に少なくとも部分的に従って、前記第3の時間期間、前記第2のスイッチを再びオンにするための前記谷の前記特定のつを選択することを更に含む、方法。
【請求項20】
請求項19に記載の方法であって、
前記コンバータ出力信号を少なくとも部分的にレギュレートするために前記コンバータサイクルのスイッチング周波数期間を選択的に調節するため、前記第3の時間期間前記第2のスイッチを再びオンにするための前記谷の前記特定のつを選択することを更に含む、方法。
【発明の詳細な説明】
【技術分野】
【0001】
本願は、概してフライバックコンバータに関し、更に特定して言えば、ソフトスイッチング、及び同期的に整流されたフライバックコンバータに関連する。
【背景技術】
【0002】
同期整流器は、出力負荷を駆動するためDC−DC変換を実施するために用いられ、ここで、受動整流フライバックコンバータに比して効率の利点を提供するため二次側スイッチを備えるフライバックコンバータを構築するために、変圧器がしばしば用いられる。多くの応用例において、効率は主要な設計目標であり、一次及び二次側スイッチにおけるスイッチング損失及び導通損失を低減又は緩和することが望ましい。ソフトスイッチング又はゼロ電圧スイッチング(ZVS)は、スイッチの電圧が低(好ましくはゼロ)であるとき一次及び/又は二次側スイッチをオンにすることに関与する。理想的には、ゼロボルトでのスイッチングは、スイッチング損失を最小化するが、これは、電界効果トランジスタ(FET)タイプのスイッチのドレイン・ソース静電容量に起因して困難である。導通損失は、スイッチがオンにされる間起こり、より大きなスイッチを用いることにより低減され得、それにより、オン状態抵抗(FETスイッチに対するドレイン・ソース抵抗RDSONなど)が低減される。しかし、より大きなトランジスタ寸法は、スイッチ静電容量の増大につながる。そのため、ソフトスイッチング制御がないと、導通損失を緩和するためにトランジスタサイズを単に増大させることは、スイッチング損失を増大させる。また、同期的に整流されたフライバックコンバータの一次側スイッチに対してシンプルなソフトスイッチングを実施する能力は、広範囲の、入力電圧、及び出力電圧/電流条件にわたって困難である。或る従来の遷移モード(TM)同期整流器制御方式は、コンバータ出力電流又は電圧をレギュレートするためにバリー(valley)制御を用い、一次側スイッチは、一次側スイッチングノードにおける共振電圧リングの局所的な最低値又は「谷」でオンにされる。しかし、特に高入力電圧状況では、共振電圧発振は、谷においてもゼロボルトに近づかない。そのため、従来の同期的に整流されたフライバックコンバータに対する広範囲の動作条件にわたって真のゼロ電圧スイッチングが達成され得ず、スイッチング損失はかなりの量となり得る。従って、或る動作条件では、導通損失を増大させ、コンバータ効率を低減する、不連続モード(DM)スイッチングオペレーションが用いられる必要がある。また、ハードスイッチング(即ち、真のゼロ電圧スイッチングを信頼性を持って達成することが不可能であること)は、導通損失に対抗するためのスイッチサイズの増大を妨げ、同相電磁干渉(EMI)の増大につながる。また、一次側スイッチのハードターンオンは、二次側整流器上の電圧の共振を倍増させ得、同期整流器ブロック電圧の増大につながり、また、一層高いRDSONにより生じる導通損失を更に増大させる。従って、改善された同期整流器フライバックコンバータ及び制御手法が、効率を劣化させることなく、増大された電力密度及びスイッチング周波数をサポートするために容量性スイッチング損失を緩和することが望ましい。
【発明の概要】
【0003】
同期整流されたフライバックコンバータ、集積回路、及び動作方法の記載される例において、一次側の第1のスイッチが、そのスイッチ電圧が第1の閾値を下回って遷移することに応答してオンにされて、変圧器一次巻線において電流を第1の方向に、第1の時間期間、流れさせる。第1のスイッチはオフにされ、負荷を駆動するため変圧器二次からエネルギーを搬送するために、第2の時間期間、二次側スイッチがオンにされる。第2のスイッチ電圧が第2のスイッチを介する共振リンギング電圧波形の一連の谷の一つにおいて第2の閾値を下回って遷移することに応答して、第2のスイッチは、第3の時間期間、同じコンバータサイクルにおいて再びオンにされる。第2のスイッチをオフにすることは、後続のコンバータサイクルを開始するため第1のスイッチ電圧を第1の閾値を下回って遷移させるように第1のスイッチ静電容量を放電するために、一次巻線において電流を第2の方向に流れさせる。これらの手法及び回路要素は、スイッチング損失の低減を促進する一方で、導通損失に対抗するためにより大きなサイズのスイッチを用いることを可能にし、従って、コンバータ動作スイッチング周波数が増大され得る。変圧器リークは、或る例において、それをクランプにおいて放散するのではなく、リークエネルギーを入力に戻すために2スイッチフライバックトポロジーを用いることによって緩和され得る。或る例において、第2のスイッチの第2のアクチュエーション(作動)が、一連の共振リンギングピークにおける或る特定の谷及び第2のスイッチ電圧の谷において又はその近辺で着手される。また、或る例において、制御回路が、コンバータ出力信号に少なくとも部分的に従って、第3の時間期間、第2のスイッチを再びオンにするための谷の特定の一つを選択する。二次側制御に対する谷の選択は、二次側レギュレーションを提供するために、或る例においてコンバータ出力をレギュレートするように周波数変調を実装するために用いられる。或る例において、一次側レギュレーションが用いられる。
【図面の簡単な説明】
【0004】
図1】同期的に整流されたフライバックコンバータの概略図であり、このフライバックコンバータは、変圧器一次巻線と結合され、第1の制御回路により動作される第1のスイッチと、所与のコンバータサイクルにおける複数の二次側スイッチアクチュエーションを実装するために第2の制御回路からの制御信号に従ったオペレーションのため、変圧器二次巻線と出力負荷との間に結合される第2のスイッチとを備える。
【0005】
図2】同期的に整流されたフライバックコンバータを動作させる方法を説明するフローチャートである。
【0006】
図3図1のコンバータにおける信号の波形図であり、二次側スイッチが、第2のスイッチ電圧の第2の共振谷において又はその近辺で、所与のコンバータサイクルにおいて第2の時間、脈動される。
【0007】
図4図1のコンバータにおける信号の波形図であり、二次側スイッチが、第2のスイッチ電圧の第4の共振谷において又はその近辺で、所与のコンバータサイクルにおいて第2の時間、脈動される。
【0008】
図5】第1及び第2の一次側スイッチを備える、第2の例示の同期的に整流されたフライバックコンバータの概略図である。
【発明を実施するための形態】
【0009】
図面において、各特徴は必ずしも一定の縮尺で描いてはいない。第1のデバイスが、第2のデバイスに結合するか又は第2のデバイスと結合される場合、その接続は、直接的な電気的接続を介してもよく、又は一つ又は複数の介在するデバイス及び接続を介した間接的電気的接続を介してもよい。
【0010】
図1は、同期的に整流されたフライバックコンバータシステム100を示し、フライバックコンバータシステム100は、負荷125を駆動するためにDC電圧源102からの入力電力を変換するため、変圧器104、一次側又は第1のスイッチS1、及び二次側又は第2のスイッチS2を含む。第1のスイッチS1は、第1の制御回路114によって提供される第1のスイッチング制御信号SC1により動作され、第2のスイッチS2は、第2の制御回路130からの第2のスイッチング制御信号SC2に従って動作される。一例において、スイッチS1及びS2及び制御回路114及び130は、外部DCソース102から入力電圧VINを受信するための、一つ又は複数の接地接続、外部変圧器104への接続、及び外部負荷125に出力電圧VOを提供するための、端子又はピン又はその他の適切な接続を備える集積回路(IC)101において提供される。他の例において、変圧器104はIC101内に含まれてもよい。他の例において、外部の第1及び第2のスイッチS1及びS2を制御するための接続のため適切なピンを備えるコントローラIC101を用いることもできる。図示した例は、nチャネル電界効果トランジスタ(FET)スイッチS1及びS2を含む。例示の実施例の原理に従ってスイッチS1及びS2を作動させるために適切なスイッチング制御信号SC1及びSC2を提供するそれぞれの制御回路114及び130を備えた、pチャネルFET、バイポーラトランジスタ(p型又はn型)又は絶縁ゲートバイポーラトランジスタ(IGBT)、又はそれらの組み合わせなど、他の種類のスイッチを用いることができる。
【0011】
変圧器104は、一次巻線108及び二次巻線122を含み、これらは、共通のコア構造(図示せず)の周りに少なくとも部分的に巻かれることなどにより、互いと磁気的に結合される。一次巻線108は、入力電圧信号VINを受信するための第1の端部106と、第1のスイッチS1に接続される第2の端部110とを含む。第1のスイッチS1は、一次巻線108の第2の端部110と、第1の接地接続又は定電圧ノード112(図面においてGD1と示される)との間に結合される。スイッチS1は、一次巻線108の第2の端部110と結合される第1の端子(ドレインDなど)、第1の定電圧ノード112と結合される第2の端子(ソースSなど)、及び第1のスイッチング制御信号SC1を受信するための第1の制御端子(ゲートGなど)を含む。図1にも示されるように、スイッチS1は、ソース端子に接続されるアノードと、ドレイン端子に接続されるカソードとを有するボディダイオード、及び概略で第1のスイッチ静電容量CS1として示されるドレイン・ソーススイッチ静電容量を含む。
【0012】
オペレーションにおいて、第1のスイッチS1は、第1のスイッチング制御信号SC1が第1の状態(nチャネルFET S1に対しHIGHなど)にあるときに第1及び第2の端子D、S間に第1のスイッチ電流IS1を選択的に流す、オン状態又は状況に置かれる。この状況において、電流ILm+IS1が、第1のスイッチS1を介して流れる電流IS1と、一次巻線108の励磁インダクタンスLmに関連付けられる電流ILmとを含んで、入力源102から第1の端部106に流れる。第1のスイッチング制御信号SC1が、異なる第2の状態(LOWなど)にあるとき、第1のスイッチS1は、第1及び第2の端子D及びS間に電流が流れないようにするオフ状態又は状況にある。
【0013】
変圧器104の二次巻線122は、負荷125を駆動するために出力電圧信号VOを提供するための第1の端部124、及び第2のスイッチS2と結合される第2の端部126を含む。スイッチS2は、二次巻線122の第2の端部126と結合される第1の端子(ドレインDなど)、及びGND2と示される第2の定電圧ノード128と結合される第2の端子(ソースSなど)を含む。また、スイッチS2は、第2の制御回路130から第2のスイッチング制御信号SC2を受け取るように結合される第2の制御端子(ゲートGなど)を含む。図1に更に示されるように、第2のスイッチS2は、ボディダイオード、及びCS2として示される第2のスイッチ静電容量を含む。第2のスイッチング制御信号SC2が第1の状態(pチャネルFET S2に対してHIGHなど)にあるとき、第2のスイッチS2は、第2のスイッチ電流IS2を、そのソース端子Sとドレイン端子Dとの間(巻線122の第2の端部126と第2の定電圧ノード128との間など)に流し得るように、オン状態又は状況で動作する。この構成において、出力電流IOは、二次巻線122の第1の端部124と出力負荷125との間を流れる。S2は、信号SC2が異なる第2の状態(LOWなど)にあるとき、そのソース端子Sとドレイン端子Dとの間に電流が流れないようにするため、オフ状態又は状況で動作する。図示した例は、二次巻線122の下側端部126と第2の定電圧ノードGD2との間の下側回路分岐において二次側スイッチS2を含むが、二次側スイッチS2が上側端部124と負荷125との間に接続され、下側二次巻線端部126がGD2と結合される他の例も可能である。
【0014】
オペレーションにおいて、第1及び第2のスイッチS1及びS2がオフにされるとき、スイッチ静電容量CS2と、二次巻線122のインダクタンスと、出力端子間に接続される出力キャパシタCOの静電容量との間の電荷移動に起因して、S2の第2のスイッチ電圧(GND2に関するドレイン・ソース電圧VDS2など)において共振隔離又はリンギングが起こる。この共振リンギング状況の結果、電圧VDS2におけるピーク及び谷となり、こういった谷は概してゼロボルトに達する。また、一次側の第1のスイッチS1の電圧VDS1におけるこのスイッチング状況において共振リンギングが起こり、関連する共振ピークは概して入力電圧レベルVINに達し、谷は概してゼロに達しない。第1のスイッチ電圧VDS1の谷においてコンバータサイクルを始めるために第1のスイッチS1をオンにすることは、S1におけるハードスイッチング損失をわずかに低減し得るが、この手法は、スイッチング損失の問題に対する完全な解決を提供できず、増大される入力電圧レベルと共に状況は悪化する。
【0015】
更に図2図4を参照すると、開示される例における第1及び第2の制御回路114及び130は、有利にも、第2のスイッチS2が一次側スイッチングの開始前にオンになるアドバンストスイッチング制御により、第1のスイッチ静電容量CS1(及び更に第2のスイッチ静電容量CS2)の制御された放電を提供する。図2は、図1のフライバックコンバータ100などの同期整流器を動作させるためのプロセス又は方法200を示す。プロセス200は、図1のIC101における第1及び第2の制御回路114及び130のオペレーションに関連して以下で説明される。しかし、例示の実施例の方法は、他の同期整流器回路構成においても有用である。
【0016】
図3は、図1のコンバータにおける例示の信号波形を図示し、第2のスイッチ電圧VDS2の第2の共振谷(極小値など)における又はその近辺において所与のコンバータサイクルにおける第2の時間、二次側スイッチS2が脈動される。図4は、VDS2の第4の共振谷における又はその近辺における第2の時間、S2が脈動される例を示す。波形図は、図3におけるグラフ300及び図4におけるグラフ400を含み、一次巻線108の励磁インダクタンスLmに関連付けられる電流を表す励磁電流曲線302(ILm)を示し、グラフ310(図3)及び410(図4)は、第1のスイッチS1に流れる第1のスイッチ電流曲線312(IS1)を図示する。図3及び図4は更に、それぞれ、第2のスイッチS2を介して流れる電流曲線322(IS2)を図示するグラフ320及び420を提供する。図3及び図4におけるグラフ330及び430は、それぞれ、第2のスイッチS2のドレイン・ソース電圧を表す第2のスイッチ電圧曲線332(VDS2)を示し、グラフ340及び440は、それぞれ、S1の電圧を表す第1のスイッチ電圧曲線342(VDS1)を図示する。また、グラフ350及び450は、S1を動作させるために第1の制御回路114によって提供されるゲート・ソース制御電圧VGS1を表す第1のスイッチング制御信号曲線352を図示する(スイッチング制御信号SC1など)。図3及び図4におけるグラフ360及び460は、それぞれ、S2を動作させるために第2の制御回路130によって提供される第2のスイッチング制御信号SC2を表すゲート・ソース電圧VGS2に対する第2のスイッチング制御信号曲線362を示す。
【0017】
図2は、一連のコンバータサイクルの所与の一つのためのコンバータオペレーションを示す。プロセス200は202で始まり、ここで、第1の制御回路114は、図3及び図4の例示のコンバータサイクル301における期間T1として示される非ゼロ第1の時間期間、S1をオンにするために第1のスイッチング制御信号SC1を提供する(図3及び図4のグラフ350及び450における曲線352におけるハイに向かう遷移)。S1をオンにすることは、電流IS1を一次巻線108において第1の(下方など)方向に流し、これは、図3及び図4のILm及びIS1曲線302及び312における立ち上がり電流フローで示される。第1の制御回路114は、それぞれ、図3及び4のグラフ340及び440に示される、第1のスイッチ電圧VDS1が第1の閾値VTH1を下回って遷移することに応答して、S1をオンにする。理想的には、第1の制御回路114は、電圧VDS1がゼロであるか又はその近辺にあるときS1をオンにし、そのため、小さな閾値電圧VTH1がゼロ電圧又は近ゼロ電圧スイッチングを促進する。VDS1曲線342は、第1の時間期間T1A(図3)の開始時、閾値VTH1を下回るVDS1における遷移を示す立ち下がりエッジ346を含む。第2の制御回路130は、SC2制御信号(曲線362)において立ち上がりエッジを介してS2をオフにし、対応する第2のスイッチ電圧VDS2は、第1の時間期間T1Aの間、出力電圧レベルVO(曲線332)辺りで発振する。
【0018】
図1に示されるように、一例において第1の制御回路114は、ゼロ電圧スイッチング(ZVS)回路118を含み、ZVS回路118は、コンパレータ、又はスイッチノード電圧VDS1を電圧源119からの第1の閾値電圧VTH1と比較するためのその他の適切な回路要素を含み得る。概略で図示するように、ZVS回路118は、信号を第1のドライバ回路116に提供し、第1のドライバ回路116は、第1のスイッチング制御信号SC1をS1のゲート制御端子に提供する。一例において、感知されたVDS1信号がVTH1信号を下回って遷移することに応答して、ドライバ回路116は、スイッチS1をオンにするためにSC1信号をHIGHにする。
【0019】
或る例において、第1の制御回路114はまた、第1の時間期間又は継続時間T1(図3におけるT1A、図4におけるT1B)を制御する閉ループ(C−L)制御回路要素120を含む。第1の時間期間又は継続時間T1の間、セットポイント信号SP(例えば、所望の出力電流、電圧、電力など)によって表される所望の出力レベルに全体的に又は部分的に基づいて、第1のスイッチS1はオンのままである。一例において、閉ループ制御回路120は、一つ又は複数のエラー増幅器(図示せず)を含み得、一つ又は複数のエラー増幅器は、セットポイント信号SPと、出力電流IO、出力電圧VOなどの一つ又は複数のフィードバック信号又は値との比較に基づいて、S1に対するオン時間T1を設定するためのエラー信号を生成する。ここで、このような一次側レギュレーションは第1の制御回路114により実装され、また、IC101は、(GND2に関して)変圧器104の二次側で感知された信号に基づいて、隔離されたフィードバック信号を(GND1に関して)第1の制御回路114に提供するなどのために、一つ又は複数の隔離回路142などを含み得る。第1の制御回路114は、一例においてこのような閉ループ制御回路要素120に従って第1の時間期間T1を決定する。他の例において、第1の制御回路114は、T1が概して一定値である一定オン時間(COT)制御方式を実装する。
【0020】
図2における204で、第1の制御回路114はスイッチS1をオフにする。これは、第1のスイッチ電圧VDS1を、図3における曲線342に示される入力電圧レベルVIN辺りの時間の間、上昇及び発振させる。このアクションは、第1のスイッチ電流IS1を、曲線312に示されるようにゼロまで低減する。
【0021】
図2における206において、第2の制御回路130は二次スイッチS2をオンにし、励磁インダクタンス電流ILmに、曲線302に示されるようにランプダウンを開始させ、及び第2のスイッチ電流IS2に、曲線322に示されるようにゼロに向かってランプダウンを開始させる。一例において、第2の制御回路130は第2のドライバ回路132を含み、第2のドライバ回路132は、図2における206においてスイッチS2をオンにするために高ゲート制御信号SC2を提供する。制御回路130は、図3におけるT2A及び図4におけるT2Bとして示される、コンバータサイクル301における第1の時間期間T1に続く非ゼロの第2の時間期間T2の間、スイッチS2を初期のオン状態に維持する。第2の時間期間又は期間T2は、第1の又は一次側スイッチS1のオン時間T1を調節することによって第1の制御回路114がコンバータ100の出力状況をレギュレートする場合など、或る制御方式において一定の時間であり得る。他の例において、第2の制御回路130は、閉ループレギュレーションを提供するために一つ又は複数の出力条件に従って第2の時間期間T2を調節し得る。
【0022】
第2の制御回路130は、図2における208において、第2の時間期間T2の終わりにおいて第2のスイッチS2をオフにする。これにより、第2のスイッチ電流IS2におけるランプダウンが終わり、これは、ゼロで横ばいになる。S2をオフにすることは、第2のスイッチ電圧VDS2における共振発振を引き起こし、これは、二次巻線122のインダクタンスとコンバータ100の二次側の静電容量CS2及びCOとによって形成される共振回路のオペレーションを介して、示された領域334及び曲線332において示される。また、S1がオフのままである一方でS2をオフにすることは、静電容量CS1及び一次巻線インダクタンスに基づいて一次側スイッチ電圧VDS1における対応する共振電圧スイングを引き起こし、これは、図3において円で囲まれた領域344における曲線342のピーク及び谷として示される。共振リングの谷は、コンバータ入力及び出力条件の如何なる組み合わせに対してもゼロに接する(例えば、VIN、VO、IOとは無関係である)。
【0023】
図1に示されるように、第2の制御回路130の一例は、論理回路134、コンパレータ又はエラー増幅器136、及び、第2の閾値電圧信号VTH2を入力としてコンパレータ136に提供する第2の閾値電圧源138を含む。この例では他方のコンパレータ入力は、第2のスイッチ電圧VDS2を表す二次側スイッチングノード信号を受け取るように接続される。コンパレータ136は、出力信号を論理回路134に提供する。一例における論理回路130は、第2のスイッチS2を各コンバータサイクル301において2回オン及びオフにするために、第1及び第2のパルス信号SC2を提供するように動作する。また、或る例における制御回路130は、閉ループ(C−L)制御回路要素140も含む。閉ループ制御回路要素140は、コンパレータ136の出力信号を受け取り、セットポイント信号又は値SP及び一つ又は複数のフィードバック信号又は値(例えば、IO、VOなど)に基づいて、コンバータ100の一つ又は複数の出力条件をレギュレートするために閉ループレギュレーション方式を実装するため一つ又は複数の信号を論理回路134に提供する。
【0024】
図2の210において、第2の制御回路130は、共振的に発振する第2のスイッチ電圧VDS2を(コンパレータ136を介してなど)監視する。212において、第2の制御回路130は、VDS2が第2の閾値VTH2まで又はそれを下回って遷移することに応答して、VDS2における特定の谷において又はその近辺で212においてS2を再びオンにする(所与のコンバータサイクルにおけるS2の第2のアクチュエーション)。第2の制御回路140は、図3におけるT3A及び図4におけるT3Bとして示される、コンバータサイクルにおける非ゼロの第3の時間期間T3の間、第2のスイッチS2をオン状態に維持し、図2における214においてS2をオフにする。所与のコンバータサイクルにおけるS2のこの第2の又は補足的アクチュエーションは、円で囲まれた領域324及び曲線322において示される僅かな逆方向の二次側電流フローIS2を提供し、その結果、第2のスイッチ静電容量CS2の完全な又は少なくとも部分的な放電となる。また、S2をオンにすることは、曲線312における円で囲まれた領域314における負の電流遷移として示される、第2の方向(図1における上方など)の一次巻線108における電流フローIS1を生じさせる。反転にされた一次側電流フローIS1は、第1のスイッチ静電容量CS1を完全に又は少なくとも部分的に放電する。CS1の二次側の開始された放電は、図2の216において第1のスイッチ電圧VDS1を第1の閾値VTH1を下回って低減させ、そのため、第1の制御回路114に、次の又は後続のコンバータサイクル301を開始させる。
【0025】
第2のスイッチS2がオン状態のままである期間T3は、或る例において、第2の制御回路130により調節され得る。一つの実装において、第2の制御回路130は、いつS2が再びオフにされるべきかを決定するためにCS2の或る量の放電を検出するためVDS2を監視し、それにより、第3の時間期間T3を選択的に調節する。他の例において、T3は、第2の制御回路130により実装される所定の期間であり、第1の制御回路114により後続のコンバータサイクルの開始をトリガするために、一次側の第1のスイッチ静電容量CS1の充分な放電を確実にするために適切な値に設定される。
【0026】
或る例において、第2の制御回路130は、第2のスイッチ電圧VDS2が谷の特定の一つにおいて又はその近辺で第2の閾値VTH2を下回って遷移することに応答して、第3の時間期間T3の間、第2のスイッチS2をオンにするために第2の信号SC2を提供する。例えば、論理回路134及び/又は閉ループ制御回路140は、ドライバ回路132がトリガされ得る第2のスイッチ電圧波形共振発振(例えば、図3及び図4のグラフ330及び430における曲線332)における所与の谷を選択するように構成され得る。図3は、第2の制御回路130が、VDS2信号波形332における共振リンギング334のピーク及び谷を監視するためにコンパレータ136を用いる一つの例を示す。論理回路134は、スイッチS2がオンにされる特定の谷を選択するため、カウンタ又はその他の適切な回路要素を含み得る。一例において、第2の制御回路130は、電圧VDS2における所定の数のリングに基づいて所定の又は固定の第3の時間期間T3の後、図2の214において第2のスイッチS2をオフにする。
【0027】
図3及び図4を比較すると、第2の制御回路は、一つ又は複数のフィードバック信号又は値に従ってS2がオンになる前に、VDS2における谷の数を選択的に調節するために回路要素140を用いる閉ループ制御を実装する。このアプローチは、全体的なコンバータ制御サイクル又は期間T(例えば、図3におけるTA、図4におけるTB)を改変し、これは、コンバータ100に対する周波数変調(FM)出力レギュレーションを実装するためにスイッチング周波数(1/T)を変える。図3及び図4に示されるように、例えば、第2の谷(図3)においてS2の第2のスイッチングを開始することが、第1のコンバータサイクル期間TAを提供し、第4の谷がS2(図4)をオンにするまで待機することが、一層長いコンバータサイクル期間TBを提供し、そのため、スイッチング周波数が低減される。或る例において、第2の制御回路130は、コンバータ出力信号VO、IOに少なくとも部分的に従ってS2を再びオンにするための特定の谷を選択する。この制御能力は、出力電圧VO、出力電流IO、又は出力電力など、一つ又は複数のコンバータ出力信号の二次側レギュレーションを提供するために有用である。例えば、第2の制御回路130は、S2を再びオンにするため、及びそのため、セットポイント信号SPに従ってコンバータ出力信号を少なくとも部分的にレギュレートするためにコンバータスイッチング周波数とコンバータサイクル301の対応するコンバータサイクル期間Tとを選択的に調節するためにコンバータサイクル期間Tを設定するため、特定の谷を選択し得る。一例において、第2の制御回路130は、一つ又は複数のコンバータ出力信号(VO及び/又はIOなど)を直接感知する。或る例において、第2の制御回路130は、変圧器104の二次側の一つ又は複数の感知された条件(例えば、VDS2、IS2など)に従ってコンバータ出力信号又は信号を演算する。
【0028】
上記手法を用いて、開示される例は、第1の制御回路114における一次側レギュレーションを介する励磁電流振幅変調(AM)を含む、種々の異なるアプローチを用いるコンバータ電力伝送の制御を提供する。別の例において、一次又は二次側レギュレーションを用いて周波数変調(FM)が実施され得、ここで、スイッチング周波数は、電圧VDS2の後方の谷において新たなスイッチングサイクルを開始することにより、その自然最大値(これは遷移モードにおいて起こるなど)から一層低い値まで低減され得る。また、各コンバータサイクルにおけるS2の補足的又は補助アクチュエーションの利用は、スイッチング損失の向上された緩和又は排除を提供し、そのため、従来のように制御されたフライバックコンバータに比して、コンバータ効率を効果的に低減するために必要とされる周波数変調調節範囲の低減を促進する。また、記載される例は、コンバータスイッチS1及びS2両方におけるソフトスイッチング、並びに、スイッチングノード静電容量CS1及びCS2におけるエネルギーの回復を促進する。このようにして、同期整流の効率の利点は、新たな構成要素を付加することなくクランプスイッチS1及び変圧器一次108における低減された導通損失で補足され、一方で、出力条件の一次又は二次側レギュレーションのためのAM及びFM変調を、並びに、たとえ高スイッチング周波数であっても高効率を可能にする。
【0029】
また、任意の入力/出力電圧及び負荷組合せにおいて真又は近ZVSスイッチングを達成する能力は、従来のフライバックコンバータのためのものよりもずっと低い出力負荷での遷移モード(TM)オペレーションを維持することを促進する。これは、一層高いコンバータ効率、一層低い音響ノイズ、及び軽負荷状況での一層高いサンプリング周波数を促進する。共振リングの振幅は時間と共に減衰し、最終的に、S1のドレイン電圧はVINでセトリングし、S2のドレイン電圧は出力電圧レベルVOでセトリングする。S1の導通を開始するためにこの時点でS2をオンにすることは、キャパシタ上の電圧変化が従来の場合よりも著しく大きいので、同じポイントでオンにする従来の擬似共振コンバータに比して、共通静電容量CS1及びCS2へのドレインの強制的なチャージに起因してエネルギー損失を著しく低減する。また、コンバータサイクルにおけるS2の第2のアクチュエーションによる静電容量CS1及びCS2にストアされるエネルギーの再利用は、これらの静電容量の充電/放電に起因する増大された損失の犠牲なしに導通損失を低減するためS1及び/又はS2を大きくすること(oversizing)を促進する。S1を大きくすることは、S1がオフにされるとき自己スナビング(self-snubbing)を改善し、それにより、ターンオフスイッチング損失が低減され、S1がオンにされるときソフトスイッチングは同相EMIを低減する。
【0030】
ここで図5を参照すると、開示される例は、変圧器リークエネルギーの回復も促進し、そのため、スイッチング周波数の著しい増大を可能にする。この損失は、それをクランプにおいて放散する代わりに、リークを入力に戻すために2スイッチフライバックトポロジーを用いることによって低減され得る。図5は、この2スイッチフライバックアプローチを用いる第2の例示の同期的に整流されたフライバックコンバータ100を示す。図5におけるコンバータ100は、二次スイッチS2に加えて、第1及び第2の一次側スイッチS1及びS3を含む。この例では、S1及びS2は、概して上述したように第1及び第2の制御回路114及び130からの信号SC1及びSC2に従って動作する。第3のスイッチS3は、入力電圧信号VINを受け取るように結合される第1の端子(ドレインDなど)、一次巻線108の第1の端部106と結合される第2の端子(ソースSなど)、及び、第1の制御回路114から第3のスイッチング制御信号SC3を受け取るように結合される第3の制御端子(ゲートGなど)を含む。一例において、第1の制御回路116のドライバ回路116は、調和した、第1及び第3の同時又は併発のスイッチング制御信号SC1及びSC3を提供する。このようにして、第1の制御回路114は、S1もオンであるときS3をオンにするため、及び、第1のスイッチS1がオフであるときS3をオフにするために、第3のスイッチング制御信号SC3を提供する。一次巻線108の第2の端部110と入力電圧VINとの間に第1のダイオードD1が結合され、一次巻線108の第1の端部106と第1の定電圧ノード112(GND1)との間に第2のダイオードD2が結合され、そのため、ダイオードD1及びD2は、一次巻線108を入力電圧102にクランプし、それにより、リークエネルギーの回復を可能にする。
【0031】
本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得、他の実施例が可能である。
図1
図2
図3
図4
図5