特許第6859646号(P6859646)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 富士通株式会社の特許一覧
特許6859646化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器
<>
  • 特許6859646-化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器 図000002
  • 特許6859646-化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器 図000003
  • 特許6859646-化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器 図000004
  • 特許6859646-化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器 図000005
  • 特許6859646-化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器 図000006
  • 特許6859646-化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器 図000007
  • 特許6859646-化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器 図000008
  • 特許6859646-化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器 図000009
  • 特許6859646-化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器 図000010
  • 特許6859646-化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器 図000011
  • 特許6859646-化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器 図000012
  • 特許6859646-化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器 図000013
  • 特許6859646-化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器 図000014
  • 特許6859646-化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器 図000015
  • 特許6859646-化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器 図000016
  • 特許6859646-化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器 図000017
  • 特許6859646-化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器 図000018
  • 特許6859646-化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器 図000019
  • 特許6859646-化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器 図000020
  • 特許6859646-化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器 図000021
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6859646
(24)【登録日】2021年3月30日
(45)【発行日】2021年4月14日
(54)【発明の名称】化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器
(51)【国際特許分類】
   H01L 21/338 20060101AFI20210405BHJP
   H01L 29/778 20060101ALI20210405BHJP
   H01L 29/812 20060101ALI20210405BHJP
   H01L 21/336 20060101ALI20210405BHJP
   H01L 29/78 20060101ALI20210405BHJP
【FI】
   H01L29/80 H
   H01L29/78 301B
【請求項の数】7
【全頁数】21
(21)【出願番号】特願2016-191599(P2016-191599)
(22)【出願日】2016年9月29日
(65)【公開番号】特開2018-56365(P2018-56365A)
(43)【公開日】2018年4月5日
【審査請求日】2019年6月11日
(73)【特許権者】
【識別番号】000005223
【氏名又は名称】富士通株式会社
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(72)【発明者】
【氏名】牧山 剛三
【審査官】 恩田 和彦
(56)【参考文献】
【文献】 特開2014−183080(JP,A)
【文献】 特開2013−074069(JP,A)
【文献】 特開2014−135347(JP,A)
【文献】 特開2009−010142(JP,A)
【文献】 特開2010−258313(JP,A)
【文献】 特開2008−227501(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 21/338
H01L 21/336
H01L 29/778
H01L 29/78
H01L 29/812
(57)【特許請求の範囲】
【請求項1】
基板と、
前記基板の上に形成された電子走行層と、
前記電子走行層の上に形成され、ガリウムを含む化合物半導体層と、
前記化合物半導体層の上に形成され、酸化ガリウムを含む拡散防止層と、
前記拡散防止層の上に形成された絶縁層と、
前記電子走行層の上方において互いに間隔をおいて形成されたソース電極、ドレイン電極、及びゲート電極と、
を有し、
前記化合物半導体層は、前記ガリウムの他にIII族元素を含み、
前記化合物半導体層は、前記拡散防止層寄りの上層と、前記上層よりも下の下層とを有し、
前記上層における前記III族元素の組成比は、前記下層における前記III族元素の組成比よりも小さい化合物半導体装置。
【請求項2】
前記化合物半導体層は、前記電子走行層の上に形成された障壁層であることを特徴とする請求項に記載の化合物半導体装置。
【請求項3】
前記化合物半導体層は、前記ガリウムの他のIII族元素として少なくともインジウムを含み、
前記上層を構成するすべてのIII族元素は、前記下層を構成するすべてのIII族元素と同種であり、
前記上層におけるインジウムの組成比は、前記下層におけるインジウムの組成比よりも小さい請求項又はに記載の化合物半導体装置。
【請求項4】
基板の上に電子走行層を形成する工程と、
前記電子走行層の上にガリウムを含む化合物半導体層を形成する工程と、
前記化合物半導体層の上に、酸化ガリウムを含む拡散防止層を形成する工程と、
前記拡散防止層の上に絶縁層を形成する工程と、
前記電子走行層の上方に、ソース電極とドレイン電極とを互いに間隔をおいて形成する工程と、
前記電子走行層の上方に、前記ソース電極と前記ドレイン電極から間隔をおいてゲート電極を形成する工程と、
を有し、
前記化合物半導体層は、前記ガリウムの他にIII族元素を含み、
前記化合物半導体層は、前記拡散防止層寄りの上層と、前記上層よりも下の下層とを有し、
前記上層における前記III族元素の組成比は、前記下層における前記III族元素の組成比よりも小さい化合物半導体装置の製造方法。
【請求項5】
前記化合物半導体層は、前記ガリウムの他のIII族元素として少なくともインジウムを含み、
前記上層を構成するすべてのIII族元素は、前記下層を構成するすべてのIII族元素と同種であり、
前記上層におけるインジウムの組成比は、前記下層におけるインジウムの組成比よりも小さい請求項に記載の化合物半導体装置の製造方法。
【請求項6】
請求項1乃至のいずれか1項に記載の化合物半導体装置を有する電源装置。
【請求項7】
請求項1乃至のいずれか1項に記載の化合物半導体装置を有する増幅器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器に関する。
【背景技術】
【0002】
化合物半導体装置には様々なタイプのものがある。なかでも、HEMT(High Electron Mobility Transistor)は、雑音が小さく高速動作が可能であり、この特徴を活かして携帯電話の基地局等に使用されている。
【0003】
そのHEMTにおいては、電子走行層に誘起された二次元電子ガスがキャリアとなる。電子走行層の材料としては様々な材料があるが、GaN等の窒化物半導体を電子走行層の材料として使用すると、窒化物半導体が有する大きいバンドギャップによってHEMTの耐圧を高めることができる。
【0004】
電子走行層であるGaN層に二次元電子ガスを誘起するには、そのGaN層との間で格子定数差と自発分極差が生じるAlGaN層をGaN層の上に形成すればよい。この場合、各層の格子定数差に起因してAlGaN層に歪みが生じる。そして、この歪みが原因でAlGaN層に発生したピエゾ分極や自発分極により、電子走行層であるGaN層に二次元電子ガスを誘起することができる。
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、上記のように窒化物半導体を材料に用いたHEMTには電流コラプス現象が発生することがある。
【0006】
電流コラプス現象は、ソース‐ドレイン間電圧を高めるとオン抵抗が上昇し、ドレイン電流が増加し難くなる現象であって、HEMTの高出力化を阻む一因となる。
【0007】
開示の技術は、上記に鑑みてなされたものであって、電流コラプス現象が発生するのを抑制することを目的とする。
【課題を解決するための手段】
【0008】
以下の開示の一観点によれば、基板と、前記基板の上に形成された電子走行層と、前記電子走行層の上に形成され、ガリウムを含む化合物半導体層と、前記化合物半導体層の上に形成され、酸化ガリウムを含む拡散防止層と、前記拡散防止層の上に形成された絶縁層と、前記電子走行層の上方において互いに間隔をおいて形成されたソース電極、ドレイン電極、及びゲート電極と、を有し、前記化合物半導体層は、前記ガリウムの他にIII族元素を含み、前記化合物半導体層は、前記拡散防止層寄りの上層と、前記上層よりも下の下層とを有し、前記上層における前記III族元素の組成比は、前記下層における前記III族元素の組成比よりも小さい化合物半導体装置が提供される。
【発明の効果】
【0009】
以下の開示によれば、拡散防止層に含まれる酸化ガリウムが、化合物半導体層から絶縁層にガリウム原子が拡散するのを防止するように機能する。そのため、ガリウム原子の拡散に起因して化合物半導体層や絶縁層に電子トラップが形成され難くなり、その電子トラップによって電流コラプス現象が発生するのを抑制することができる。
【図面の簡単な説明】
【0010】
図1図1は、検討に使用した化合物半導体装置の断面図である。
図2図2は、検討に使用した化合物半導体装置のTEM像を基にして描いた図である。
図3図3(a)、(b)は、第1実施形態に係る化合物半導体装置の製造途中の断面図(その1)である。
図4図4(a)、(b)は、第1実施形態に係る化合物半導体装置の製造途中の断面図(その2)である。
図5図5(a)、(b)は、第1実施形態に係る化合物半導体装置の製造途中の断面図(その3)である。
図6図6(a)、(b)は、第1実施形態に係る化合物半導体装置の製造途中の断面図(その4)である。
図7図7(a)、(b)は、第1実施形態に係る化合物半導体装置の製造途中の断面図(その5)である。
図8図8(a)、(b)は、第1実施形態に係る化合物半導体装置の製造途中の断面図(その6)である。
図9図9は、第1実施形態に係る化合物半導体装置の製造途中の断面図(その7)である。
図10図10は、第1実施形態に係る化合物半導体装置の製造途中の断面図(その8)である。
図11図11は、第1実施形態に係る化合物半導体装置のTEM像を基にして描いた図である。
図12図12(a)は、比較例に係る化合物半導体装置の3端子特性の測定結果を示すグラフであり、図12(b)は、第1実施形態に係る化合物半導体装置の3端子特性の測定結果を示すグラフである。
図13図13(a)、(b)は、第2実施形態に係る化合物半導体装置の製造途中の断面図(その1)である。
図14図13(a)、(b)は、第2実施形態に係る化合物半導体装置の製造途中の断面図(その2)である。
図15図15は、第2実施形態に係る化合物半導体装置のTEM像を基にして描いた図である。
図16図16(a)は、比較例に係る化合物半導体装置の3端子特性の測定結果を示すグラフであり、図16(b)は、第2実施形態に係る化合物半導体装置の3端子特性の測定結果を示すグラフである。
図17図17は、第3実施形態に係るディスクリートパッケージの平面図である。
図18図18は、第4実施形態に係るPFC回路の回路図である。
図19図19は、第5実施形態に係る電源装置の回路図である。
図20図20は、第6実施形態に係る高周波増幅器の回路図である。
【発明を実施するための最良の形態】
【0011】
本実施形態の説明に先立ち、本願発明者が検討した事項について説明する。
【0012】
図1は、その検討に使用した化合物半導体装置の断面図である。
【0013】
この化合物半導体装置1は、HEMTであって、SiC基板2と、その上に形成されたGaNの電子走行層3とを有する。なお、SiC基板2と電子走行層3との間に核形成層を含むバッファ層を形成してもよい。
【0014】
電子走行層3の上には、ソース電極7とドレイン電極8が互いに間隔をおいて形成される。
【0015】
そして、そのソース電極7とドレイン電極8の間の電子走行層3の上には、中間層4、障壁層5、及びキャップ層6がこの順に形成される。
【0016】
このうち、中間層4は、電子走行層3の成膜終了後にその表面が荒れるのを防止する役割を担っており、この例ではAlN層を中間層4として形成する。
【0017】
また、障壁層5は、電子走行層3との間で格子定数差が生じ、かつ電子走行層3との間に障壁を形成するAlGaN層である。その格子定数差や自発分極差に起因してピエゾ分極や自発分極が発生し、これにより電子走行層3に二次元電子ガスeが発生する。その二次元電子ガスeはキャリアとして機能し、中間層4寄りの電子走行層3に蓄積される。
【0018】
そして、キャップ層6は、障壁層5に含まれるアルミニウムが酸化するのを防止したり電界を緩和したりするために設けられ、この例ではキャップ層6としてGaN層を形成する。
【0019】
更に、キャップ層6の上にはゲート電極9と絶縁層10が形成される。絶縁層10は、大気中の水分等から化合物半導体装置1を保護する役割を担っており、この例では防湿機能に優れた窒化シリコン膜を絶縁層10として形成する。
【0020】
上記した化合物半導体装置1においては、障壁層5やキャップ層6の材料として窒化物半導体が使用される。この場合、前述のように化合物半導体装置1に電流コラプス現象が起きることがある。
【0021】
本願発明者は、電流コラプス現象の原因を探るため、この化合物半導体装置1をTEM(Transmission Electron Microscope)で観察した。
【0022】
図2は、そのTEM像を基にして描いた図である。
【0023】
この例では、キャップ層6と絶縁層10との界面をTEMで観察した。
【0024】
図2に示すように、その界面は薄くぼやけている。これは、キャップ層6として形成したGaN層のガリウム原子が、絶縁10として形成した窒化シリコン膜に拡散したためと考えられる。その拡散長dは、キャップ層6の表面から3nm程度である。
【0025】
このようにガリウム原子が拡散すると、キャップ層6においてガリウム原子が欠損し、Ga-N結合の破壊が生じる。また、絶縁層10においては、キャップ層6から拡散してきたガリウム原子によってSi-N結合が破壊される。このようにGa-N結合やSi-N結合が破壊された部分は電子トラップとなるため、その電子トラップに捕獲された電子によってキャップ層6と絶縁層10との界面付近でチャージアップが発生する。
【0026】
そのチャージアップ(電子捕獲)が原因で伝導帯が持ち上げられて電子濃度が低下し、前述の電流コラプス現象が発生すると考えられる。
【0027】
そのため、電流コラプス現象を抑制するには絶縁層10にガリウム原子が拡散するのを防止するのが有効であると考えられる。
【0028】
このような知見に鑑み、本願発明者は、以下の各実施形態を着想した。
【0029】
(第1実施形態)
第1実施形態に係る化合物半導体装置について、その製造工程を追いながら説明する。
【0030】
図3図10は、本実施形態に係る化合物半導体装置の製造途中の断面図である。本実施形態では、以下のようにして化合物半導体装置としてHEMTを製造する。
【0031】
まず、図3(a)に示すように、基板21として半絶縁性のSiC基板を用意し、その上にMOVPE(Metal Organic Vapor Phase Epitaxy)法でバッファ層22としてGaN(窒化ガリウム)層を1μm程度の厚さに形成する。
【0032】
なお、バッファ層22を形成する前に基板21の上にAlNの各形成層を予め形成し、その上にバッファ層22を形成するようにしてもよい。
【0033】
その後、このバッファ層22の上にMOVPE法で電子走行層23としてGaN層を100nm程度の厚さに形成する。基板21と電子走行層23との間には格子定数差があるが、これらの間にバッファ層22を形成することで、基板21と電子走行層23との格子不整合を緩和することができる。
【0034】
電子走行層23の成膜条件は特に限定されない。本実施形態では、成膜ガスとしてTMG(Trimethylgalium)ガス、アンモニア(NH3)ガス、及び水素(H2)ガスの混合ガスを使用しながら、基板温度を1000℃〜1200℃程度とすることにより電子走行層23を形成する。
【0035】
本実施形態では電子走行層23を形成した後、基板温度を下げずに1000℃〜1200℃程度に維持しながら、電子走行層23の表面を中間層24で覆う。
【0036】
中間層24は、MOVPE法で形成された厚さが1nm程度のAlN層である。
【0037】
このように中間層24で電子走行層23を覆うことによりHEMTの移動度が向上する。
【0038】
その後に、中間層24の上に障壁層25としてMOVPE法でAlGaN(窒化アルミニウムガリウム)層を5nm〜15nm程度の厚さに形成する。その障壁層25の成膜ガスとしては、例えば、TMA(Trimethylaluminum)ガス、TMGガス、アンモニアガス、及び水素ガスの混合ガスがある。
【0039】
なお、障壁層25の自発分極を高めて電子走行層23に高濃度の二次元電子ガスを誘起するために、上記の成膜ガスにTMI(Trimethylindium)ガスを混合することにより障壁層25としてInAlGaN層を形成してもよい。そのInAlGaN層は、電子走行層23や中間層24よりも低温で形成される。
【0040】
次に、図3(b)に示すように、障壁層25の上にGaN層をMOVPE法で1nm〜10nm程度の厚さに形成し、そのGaN層をキャップ層26とする。
【0041】
そのキャップ層26により、障壁層25に含まれるアルミニウムが大気中の酸素によって酸化するのを防止することができると共に、電界を緩和する効果も得られる。
【0042】
なお、キャップ層26は、化合物半導体層の一例である。
【0043】
続いて、図4(a)に示すように、キャップ層26の表面から基板21に向けてアルゴンイオンを注入することにより素子分離領域28を形成し、各素子分離領域28で活性領域を画定する。
【0044】
次に、図4(b)に示すように、キャップ層26の上に第1のレジスト層30を塗布し、それを露光、現像することにより、第1のレジスト層30に二つの開口30aを間隔をおいて形成する。
【0045】
そして、図5(a)に示すように、各開口30aを通じて障壁層25の一部とキャップ層26をドライエッチングすることにより、障壁層25の途中の深さに至る第1の開口31と第2の開口32を間隔をおいて形成する。
【0046】
このドライエッチングで使用するエッチングガスは特に限定されず、例えば不活性ガスと塩素(Cl2)ガスとの混合ガスをエッチングガスとして使用し得る。
【0047】
その後に、加温した有機溶剤で第1のレジスト層30を除去する。
【0048】
次いで、図5(b)に示すように、基板21の上側全面に第2のレジスト層37と第3のレジスト層38とをこの順に形成する。この例では、第2のレジスト層37の材料としてMicroChem社製のPMGIを使用すると共に、第3のレジスト層37の材料として日本ゼオン株式会社製のZEP520を使用する。
【0049】
そして、第3のレジスト層38を電子線で露光した後、日本ゼオン株式会社製のZEP-SDで第3のレジスト層38を現像することにより、第1の開口31と第2の開口32の各々の上方に開口38aを形成する。
【0050】
更に、その開口38aを通じて第2のレジスト層37をウエットエッチングすることにより、開口38aから側面が後退した開口37aを第2のレジスト層37に形成する。そのウエットエッチングで使用し得るエッチング液としては、例えば東京応化工業株式会社製のNMD-Wがある。
【0051】
なお、この例では第3のレジスト層38を電子線で露光したが、i線用のレジスト層を第3のレジスト層38として形成し、i線で第3のレジスト層38を露光してもよい。そのようなi線用のレジスト層としては、例えば、住友化学株式会社製のPFI-32Aがある。
【0052】
続いて、図6(a)に示すように、第3のレジスト層38の上と各開口31、32から露出する障壁層25の上に、蒸着法により金属積層膜40として厚さが20nm程度のチタン層と厚さが200nm程度のアルミニウム層とをこの順に形成する。
【0053】
この後に、第2のレジスト層37と第3のレジスト層38をリフトオフする。これにより、各開口31、32内に形成されていた金属積層膜40が、互いに間隔がおかれたソース電極40a及びドレイン電極40bとなる。
【0054】
このとき、前述のように開口37aの側面を開口38aから後退させたため、第3のレジスト層38上の金属積層膜40からソース電極40aとドレイン電極40bを分離することができ、リフトオフ後に金属積層膜40が残るのを防止できる。
【0055】
次いで、図6(b)に示すように、窒素雰囲気中で基板温度を550℃程度とする条件でソース電極40aとドレイン電極40bを加熱する。これにより、ソース電極40aとドレイン電極40bの材料が電子走行層23に拡散し、ソース電極40aとドレイン電極40bの各々を電子走行層23にオーミックコンタクトさせることができる。
【0056】
次に、図7(a)に示す工程について説明する。
【0057】
まず、不図示のアッシングチャンバに基板21を入れる。そして、そのチャンバ内に酸素ガスを供給し、その酸素ガスに周波数が13.56MHzでパワーが200Wの高周波電力を印加することにより酸素のプラズマ雰囲気を生成する。
【0058】
そして、そのプラズマ雰囲気にキャップ層26の表面を3分程度曝すことにより、キャップ層26の表層のガリウムを酸化し、酸化ガリウムの拡散防止層41を1nm〜2nm程度の厚さに形成する。
【0059】
その酸化の際、拡散防止層41寄りのキャップ層26の上層26aにおいてガリウム原子が消費されるため、当該上層26aではガリウム原子が欠乏し、上層26aにおけるガリウムの組成比は化学量論的組成よりも小さくなる。
【0060】
一方、キャップ層26の下層26bではガリウム原子は消費されない。よって、上層26aにおけるガリウムの組成比は、下層26bにおけるガリウムの組成比よりも小さくなる。
【0061】
なお、拡散防止層41の形成方法はこれに限定されない。例えば、MOCVD(Metal Organic Chemical Vapor Deposition)法やMOVPE法により拡散防止層41として酸化ガリウム層を形成してもよい。更に、キャップ層26の表面を大気に曝して酸化することにより拡散防止層41を形成してもよい。これらについては後述の第2実施形態でも同様である。
【0062】
続いて、図7(b)に示すように、ソース電極40a、ドレイン電極40b、及び拡散防止層41の上に、大気中の水分からデバイスの表面を保護するための絶縁層42として窒化シリコン層を50nm程度の厚さに形成する。その窒化シリコン層は化学量論的組成を有しており、その屈折率は波長が633nmの光に対して2.0程度である。
【0063】
また、その窒化シリコン層は、例えば、シランガス(SiH4)とアンモニアガスとを成膜ガスとして使用するプラズマCVD法により形成され得る。
【0064】
絶縁層42は窒化シリコン層に限定されない。窒化シリコン層に代えて、酸窒化シリコン層、酸化シリコン層、窒化アルミニウム、酸化アルミニウム層、酸窒化アルミニウム層、及び酸化ハフニウム層のいずれかを絶縁層42として形成してもよい。
【0065】
次に、図8(a)に示すように、絶縁層42の上に第4のレジスト層43としてMicroChem社製のPMMAを塗布し、それを電子線で露光した後に現像することにより、直径が0.1μm程度の開口43aを第4のレジスト層43に形成する。
【0066】
そして、エッチングガスとしてSF6ガスを使用しながら開口43aを通じて絶縁層42をドライエッチングすることにより、ソース電極40aとドレイン電極40bの間の絶縁層42に開口42aを形成し、その開口42aから拡散防止層41を露出させる。
【0067】
その後に、第4のレジスト層43を除去する。
【0068】
続いて、図8(b)に示すように、絶縁層42の上に、第5〜第7のレジスト層45〜47をこの順に形成する。
【0069】
各レジスト層45〜47の材料は特に限定されない。この例では、第5のレジスト層45の材料としてMicroChem社製のPMMAを使用し、第6のレジスト層46の材料としてMicroChem社製のPMGIを使用する。また、第7のレジスト層47の材料としては、日本ゼオン株式会社製のZEP520を使用する。
【0070】
そして、電子線により第7のレジスト層47を露光した後、日本ゼオン株式会社製の現像液ZEP-SDで第7のレジスト層47を現像することにより、第7のレジスト層47に幅が0.8μm程度の開口47aを形成する。
【0071】
その後、その開口47aを通じて第6のレジスト層46をウエットエッチングすることにより、開口47aから側面が0.5μmだけ後退した開口46aを第6のレジスト層46に形成する。そのウエットエッチングにおけるエッチング液として、例えば東京応化工業株式会社製のNMD-Wを使用する。
【0072】
更に、その開口46aから露出した第5のレジスト層45を電子線で露光した後、東京応化工業株式会社製の現像液ZMB-Bで第5のレジスト層45を現像することにより、開口42aの上に直径が0.15μm程度の開口45aを形成する。
【0073】
次に、図9に示すように、第7のレジスト層47の上に蒸着法により金属積層膜49として厚さが10nm程度のニッケル層と厚さが300nm程度の金層とをこの順に形成する。
【0074】
その金属積層膜49は開口45aと各開口46a、47a内にも形成される。これにより、開口42aから露出したキャップ層26の上に、マッシュルーム型のゲート電極49aがソース電極40aとドレイン電極40bの各々から間隔をおいて形成される。
【0075】
その後に、図10に示すように、加温した有機溶剤により各レジスト層45〜47を溶解して除去する。
【0076】
以上により、本実施形態に係る化合物半導体装置50の基本構造が完成する。
【0077】
この化合物半導体装置50においては、障壁層25のピエゾ分極や自発分極によって電子走行層23にキャリアとして二次元電子ガスeが発生する。
【0078】
上記した本実施形態によれば、GaNのキャップ層26と窒化シリコンの絶縁層42との間に、拡散防止層41として酸化ガリウム層を形成する。
【0079】
その酸化ガリウム層におけるGa-O結合はGa-N結合よりも強いため、ガリウム原子が絶縁層42に拡散するのを抑制することができる。
【0080】
その結果、ガリウム原子の拡散によってキャップ層26や絶縁層42に電子トラップが発生するのを抑制することができ、その電子トラップが原因で電流コラプスが発生するのを抑えることが可能となる。
【0081】
なお、絶縁層42の成膜ガスとしては前述のようにシランが使用されるため、シラン中の水素原子に起因したSi-H結合やN-H結合が絶縁層42に含まれることもある。本実施形態では上記のように拡散防止層41がガリウム原子の拡散を防止するように機能するため、これらのSi-H結合やN-H結合の構成原子がガリウム原子に置換することが原因で絶縁層42にガリウム原子が取り込まれることもない。
【0082】
本願発明者は、拡散防止層41によってガリウム原子の拡散が抑制されるのを確認するため、化合物半導体装置50をTEMで観察した。
【0083】
図11は、そのTEM像を基にして描いた図である。
【0084】
この例では、キャップ層26と絶縁層42との界面をTEMで観察した。
【0085】
図11に示すように、本実施形態においては、図2の例よりもキャップ層26と絶縁層42との境目が明瞭に表れており、キャップ層26から絶縁層42へのガリウム原子の拡散が抑制されている。なお、ガリウム原子の拡散長dは、図2の例よりも短い2nm以下である。
【0086】
この結果より、拡散防止層41がガリウム原子の拡散を抑制するのに有効であることが確かめられた。
【0087】
また、本願発明者は、本実施形態において電流コラプス現象が抑制されるのを確かめるため、本実施形態に係る化合物半導体装置50の3端子特性を測定した。
【0088】
その測定結果について図12(a)、(b)を参照して説明する。
【0089】
図12(a)は、比較例として図1の化合物半導体装置1を採用し、その比較例の3端子特性を測定して得られた図である。
【0090】
図12(a)の横軸はソース‐ドレイン電圧を表し、その縦軸はドレイン電流を表す。これについては後述の図12(b)でも同様である。
【0091】
図12(a)に示すように、比較例においては、同じゲート電圧Vgで比較した場合に、ソース‐ドレイン電圧を20Vにまで高めた場合(実線)のオン抵抗と最大電流が10Vにまで高めた場合(点線)よりも小さくなっており、電流コラプス現象が発生している。
【0092】
一方、図12(b)は、本実施形態に係る化合物半導体装置50の3端子特性を測定して得られた図である。
【0093】
図12(b)に示すように、本実施形態においては、同じゲート電圧Vgで比較した場合に、ソース‐ドレイン電圧を20Vにまで高めた場合(実線)と10Vにまで高めた場合(点線)とでオン抵抗と最大電流が略同じであり、電流コラプス現象が抑制されている。
【0094】
この結果から、拡散防止層41を形成することが、電流コラプス現象を抑制するのに有効であることが確かめられた。
【0095】
(第2実施形態)
第1実施形態では、障壁層25の上にキャップ層26を形成することにより、障壁層25に含まれるアルミニウムが酸化するのをキャップ層26で防いだ。
【0096】
障壁層25の酸化が問題にならない場合には、以下のようにキャップ層26を省いてもよい。
【0097】
図13図14は、本実施形態に係る化合物半導体装置の製造途中の断面図である。なお、図13図14において、第1実施形態で説明したのと同じ要素には第1実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
【0098】
まず、第1実施形態の図3(a)で説明した工程を行うことにより、図13(a)に示すように、基板21の上にバッファ層22、電子走行層23、中間層24、及び障壁層25がこの順に積層された構造を得る。
【0099】
なお、本実施形態では図3(b)の工程を行わず、障壁層25の上にはキャップ層26を形成しない。
【0100】
その障壁層25の材料は、第1実施形態と同様に、ガリウムの他にIII族元素としてアルミニウムを含むAlGaNである。なお、障壁層25の自発分極を高めるために、AlGaNにIII族元素のインジウムを添加したInAlGaN層を障壁層25として形成してもよい。
【0101】
また、本実施形態では障壁層25が化合物半導体層の一例となる。
【0102】
そして、第1実施形態で説明した図4(a)〜図6(b)の工程を行うことにより、図13(b)に示すように、電子走行層23の上にソース電極40aとドレイン電極40bとが互いに間隔をおいて形成された構造を得る。
【0103】
次に、図14(a)に示すように、第1実施形態の図7(a)の工程と同じ条件でアッシングチャンバ内に酸素プラズマを発生させ、その酸素プラズマに障壁層25の表面を曝す。
【0104】
これにより、障壁層25として形成したAlGaN層の表層が酸化され、酸化ガリウムと酸化アルミニウムとを含む拡散防止層41が1nm〜2nm程度の厚さに形成される。
【0105】
その酸化の際、拡散防止層41寄りの障壁層25の上層25aにおいてガリウム原子とアルミニウム原子が消費される。そのため、当該上層25aではガリウム原子とアルミニウム原子が欠乏し、上層25aにおけるガリウムとアルミニウムの各々の組成比は化学量論的組成よりも小さくなる。
【0106】
一方、障壁層25の下層25bではガリウム原子とアルミニウム原子は消費されない。よって、上層25aにおけるガリウムとアルミニウムの各々の組成比は、下層26bにおけるガリウムとアルミニウムの各々の組成比よりも小さくなる。
【0107】
なお、InAlGaN層を障壁層25として形成した場合には、拡散防止層41には酸化インジウムも含まれることになる。そして、上記と同様の理由により、上層25aにおけるインジウムの組成比は、下層25におけるインジウムの組成比よりも小さくなる。
【0108】
この後は、第1実施形態で説明した図7(b)〜図10の工程を行うことにより、図14(b)に示す本実施形態に係る化合物半導体装置60の基本構造を完成させる。
【0109】
その化合物半導体装置60においても、第1実施形態と同様に、障壁層25のピエゾ分極や自発分極によって電子走行層23にキャリアとして二次元電子ガスeが発生する。
【0110】
以上説明した本実施形態によれば、AlGaNの障壁層25と窒化シリコンの絶縁層42との間に、酸化ガリウムや酸化アルミニウムを含む拡散防止層41を設ける。
【0111】
その酸化アルミニウムのAl-O結合は、酸化ガリウムのGa-O結合よりも結合エネルギが更に高い。よって、酸化ガリウム層を拡散防止層41として形成する場合と比較して拡散防止層41が安定となり、ガリウム原子が絶縁層42に拡散するのを効果的に抑制することができる。
【0112】
これにより、ガリウム原子の拡散によって障壁層25や絶縁層42に電子トラップが発生するのを抑制することができ、その電子トラップが原因で電流コラプスが発生するのを抑えることが可能となる。
【0113】
本願発明者は、このように酸化ガリウムと酸化アルミニウムとを含む拡散防止層41によってガリウム原子の拡散が抑制されるのを確認するため、化合物半導体装置60をTEMで観察した。
【0114】
図15は、そのTEM像を基にして描いた図である。
【0115】
この例では、障壁層25と絶縁層42との界面をTEMで観察した。
【0116】
図15に示すように、本実施形態においても障壁層25と絶縁層42との境目が明瞭に表れており、障壁層25から絶縁層42にガリウム原子が拡散するのが抑制されている。なお、そのガリウム原子の拡散長dは、第1実施形態と同様に2nm以下である。
【0117】
この結果より、本実施形態に係る拡散防止層41がガリウム原子の拡散を抑制するのに有効であることが確かめられた。
【0118】
また、本願発明者は、本実施形態において電流コラプス現象が抑制されるのを確かめるため、本実施形態に係る化合物半導体装置60の3端子特性を測定した。
【0119】
その測定結果について図16(a)、(b)を参照して説明する。
【0120】
図16(a)は、比較例として図1の化合物半導体装置1を採用し、その比較例の3端子特性を測定して得られた図である。
【0121】
図16(a)の横軸はソース‐ドレイン電圧を表し、その縦軸はドレイン電流を表す。これについては後述の図16(b)でも同様である。
【0122】
図16(a)の比較例においては、図12(a)を参照して説明したように電流コラプス現象が発生している。
【0123】
一方、図16(b)は、本実施形態に係る化合物半導体装置60の3端子特性を測定して得られた図である。
【0124】
図16(b)に示すように、本実施形態においては、同じゲート電圧Vgで比較した場合に、ソース‐ドレイン電圧を20Vにまで高めた場合(実線)と10Vにまで高めた場合(点線)とでオン抵抗と最大電流が略同じであり、電流コラプス現象が抑制されている。
【0125】
この結果から、本実施形態のように酸化ガリウムと酸化アルミニウムを含む拡散防止層41を形成することが、電流コラプス現象を抑制するのに有効であることが確かめられた。
【0126】
(第3実施形態)
本実施形態では、第1実施形態や第2実施形態で製造した化合物半導体装置50、60を備えたディスクリートパッケージについて説明する。
【0127】
図17は、本実施形態に係るディスクリートパッケージの平面図である。
【0128】
このディスクリートパッケージ100は、化合物半導体装置50(図10参照)と化合物半導体装置60(図14(b)参照)のいずれかを含むHEMTチップ101と、そのHEMTチップ101を封止する樹脂102とを有する。
【0129】
このうち、HEMTチップ101には、ゲートパッド103、ドレインパッド104、及びソースパッド105が設けられる。これらのパッドの各々は、不図示の配線を介して、前述のゲート電極49a、ドレイン電極40b、及びソース電極40aの各々と電気的に接続される。
【0130】
また、樹脂102には、ゲートリード110、ドレインリード111、及びソースリード112の各々の一部が埋没される。このうち、ドレインリード111には正方形状のランド111aが設けられており、ダイアタッチ材107によりランド111aにHEMTチップ101が接着される。
【0131】
そして、これらのリード110、111、112の各々は、アルミニウム線等の金属ワイヤ114を介してそれぞれゲートパッド103、ドレインパッド104、及びソースパッド105の各々に電気的に接続される。
【0132】
以上説明した本実施形態によれば、HEMTチップ101において電流コラプス現象が発生し難いため、高出力用途に適したディスクリートパッケージ100を提供することができる。
【0133】
(第4実施形態)
本実施形態では、第3実施形態のHEMTチップ101を用いたPFC(Power Factor Correction)回路について説明する。
【0134】
図18は、そのPFC回路の回路図である。
【0135】
図18に示すように、PFC回路200は、ダイオード201、チョークコイル202、コンデンサ203、204、ダイオードブリッジ205、交流電源206、及びスイッチ素子210を有する。
【0136】
このうち、スイッチ素子210としては、第3実施形態で説明したHEMTチップ101を採用し得る。そのスイッチ素子210のドレイン電極は、ダイオード201のアノード端子と、チョークコイル202の一端子とに接続される。
【0137】
また、スイッチ素子210のソース電極は、コンデンサ203の一端子と、コンデンサ204の一端子とに接続される。
【0138】
なお、スイッチ素子210のゲート電極には不図示のゲートドライバが接続される。
【0139】
更に、コンデンサ203の他端子とチョークコイル202の他端子とが接続されると共に、コンデンサ204の他端子とダイオード201のカソード端子とが接続される。
【0140】
そして、コンデンサ203の両端子間にはダイオードブリッジ205を介して交流電源206が接続され、コンデンサ204の両端子間には直流電源DCが接続される。
【0141】
(第5実施形態)
本実施形態では、第3実施形態のHEMTチップ101を用いた電源装置について説明する。
【0142】
図19は、その電源装置の回路図である。なお、図19において、第4実施形態で説明したのと同じ要素には第4実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
【0143】
図19に示すように、電源装置300は、高圧の一次側回路301、低圧の二次側回路302、及びこれらの間に接続されたトランス303を備える。
【0144】
このうち、一次側回路301には、第4実施形態で説明したPFC回路200と、そのPFC回路200のコンデンサ204の両端子間に接続されたフルブリッジインバータ回路304が設けられる。
【0145】
そのフルブリッジインバータ回路304には、四つのスイッチ素子304a、304b、304c、304dが設けられる。これらのスイッチ素子304a、304b、304c、304dの各々としては、第3実施形態で説明したHEMTチップ101を採用し得る。
【0146】
一方、二次側回路302は、三つのスイッチ素子302a、302b、302cを備える。これらのスイッチ素子302a、302b、302cとしては、例えば、シリコン基板にチャネルが形成されるMISFET(Metal Insulator Semiconductor Field Effect Transistor)を採用し得る。
【0147】
以上説明した本実施形態によれば、スイッチ素子210、304a、304b、304c、304dの各々にHEMTチップ101を採用する。そのHEMTチップ101においては電流コラプス現象が発生し難いため、高出力用途に適した電源装置300を提供することができる。
【0148】
(第6実施形態)
本実施形態では、第3実施形態のHEMTチップ101を用いた高周波増幅器について説明する。
【0149】
図20は、その高周波増幅器の回路図である。
【0150】
図20に示すように、高周波増幅器400は、ディジタル・プレディストーション回路401、ミキサ402、403、及びパワーアンプ404を備える。
【0151】
このうち、ディジタル・プレディストーション回路401は、入力信号の非線形歪みを補償する。また、ミキサ402は、非線形歪みが補償された入力信号と交流信号とをミキシングする。
【0152】
そして、パワーアンプ404は、前述のHEMTチップ101を備えており、交流信号とミキシングされた入力信号を増幅する。なお、本実施形態では、スイッチの切り替えにより、出力側の信号をミキサ403で交流信号とミキシングしてディジタル・プレディストーション回路401に送出できる。
【0153】
以上説明した本実施形態によれば、パワーアンプ404が内蔵するHEMTチップ101において電流コラプス現象が発生し難いため、高出力用途に適した高周波増幅器400を提供することができる。
【0154】
以上説明した各実施形態に関し、更に以下の付記を開示する。
【0155】
(付記1) 基板と、
前記基板の上に形成された電子走行層と、
前記電子走行層の上に形成され、ガリウムを含む化合物半導体層と、
前記化合物半導体層の上に形成され、酸化ガリウムを含む拡散防止層と、
前記拡散防止層の上に形成された絶縁層と、
前記電子走行層の上方において互いに間隔をおいて形成されたソース電極、ドレイン電極、及びゲート電極と、
を有する化合物半導体装置。
【0156】
(付記2) 前記電子走行層の上に形成された障壁層を更に有し、
前記化合物半導体層は、前記障壁層の上に形成された窒化ガリウムのキャップ層であることを特徴とする付記1に記載の化合物半導体装置。
【0157】
(付記3) 前記キャップ層は、前記拡散防止層寄りの上層と、前記上層よりも下の下層とを有し、
前記上層におけるガリウムの組成比は、前記下層におけるガリウムの組成比よりも小さいことを特徴とする付記2に記載の化合物半導体装置。
【0158】
(付記4) 前記化合物半導体層は、前記電子走行層の上に形成された障壁層であることを特徴とする付記1に記載の化合物半導体装置。
【0159】
(付記5) 前記障壁層は、前記ガリウムの他にIII族元素を含み、
前記拡散防止層は、前記酸化ガリウムの他に、前記III族元素の酸化物を含むことを特徴とする付記4に記載の化合物半導体装置。
【0160】
(付記6) 前記障壁層は、前記拡散防止層寄りの上層と、前記上層よりも下の下層とを有し、
前記上層における前記III族元素の組成比は、前記下層における前記III族元素の組成比よりも小さいことを特徴とする付記5に記載の化合物半導体装置。
【0161】
(付記7) 前記III族元素はアルミニウムであり、
前記障壁層は、窒化アルミニウムガリウム層であることを特徴とする付記5に記載の化合物半導体装置。
【0162】
(付記8) 前記III族元素はアルミニウムとインジウムであり、
前記障壁層は、インジウムが添加された窒化アルミニウムガリウム層であることを特徴とする付記5に記載の化合物半導体装置。
【0163】
(付記9) 基板の上に電子走行層を形成する工程と、
前記電子走行層の上にガリウムを含む化合物半導体層を形成する工程と、
前記化合物半導体層の上に、酸化ガリウムを含む拡散防止層を形成する工程と、
前記拡散防止層の上に絶縁層を形成する工程と、
前記電子走行層の上方に、ソース電極とドレイン電極とを互いに間隔をおいて形成する工程と、
前記電子走行層の上方に、前記ソース電極と前記ドレイン電極から間隔をおいてゲート電極を形成する工程と、
を有する化合物半導体装置の製造方法。
【0164】
(付記10) 前記拡散防止層を形成する工程は、前記化合物半導体層を酸化することにより行われることを特徴とする付記9に記載の化合物半導体装置の製造方法。
【0165】
(付記11) 基板と、
前記基板の上に形成された電子走行層と、
前記電子走行層の上に形成され、ガリウムを含む化合物半導体層と、
前記化合物半導体層の上に形成され、酸化ガリウムを含む拡散防止層と、
前記拡散防止層の上に形成された絶縁層と、
前記電子走行層の上方において互いに間隔をおいて形成されたソース電極、ドレイン電極、及びゲート電極とを備えた化合物半導体装置を有する電源装置。
【0166】
(付記12) 基板と、
前記基板の上に形成された電子走行層と、
前記電子走行層の上に形成され、ガリウムを含む化合物半導体層と、
前記化合物半導体層の上に形成され、酸化ガリウムを含む拡散防止層と、
前記拡散防止層の上に形成された絶縁層と、
前記電子走行層の上方において互いに間隔をおいて形成されたソース電極、ドレイン電極、及びゲート電極とを備えた化合物半導体装置を有する増幅器。
【符号の説明】
【0167】
1…化合物半導体装置、2…SiC基板、3…電子走行層、4…中間層、5…障壁層、6…キャップ層、7…ソース電極、8…ドレイン電極、9…ゲート電極、10…絶縁層、21…基板、22…バッファ層、23…電子走行層、24…中間層、25…障壁層、26…キャップ層、26a…上層、26b…下層、28…素子分離領域、30…第1のレジスト層、31…第1の開口、32…第2の開口、37…第2のレジスト層、38…第3のレジスト層、38a…開口、40…金属積層膜、40a…ソース電極、40b…ドレイン電極、42…絶縁層、42a…開口、43…第4のレジスト層、43a…開口、45…第5のレジスト層、45a…開口、46…第6のレジスト層、46a…開口、47…第7のレジスト層、47a…開口、49…金属積層膜、49a…ゲート電極、50、60…化合物半導体装置、100…ディスクリートパッケージ、101…HEMTチップ、102…樹脂、103…ゲートパッド、104…ドレインパッド、105…ソースパッド、107…ダイアタッチ材、110…ゲートリード、111a…ランド、111…ドレインリード、112…ソースリード、114…金属ワイヤ、200…PFC回路、201…ダイオード、202…チョークコイル、203、204…コンデンサ、205…ダイオードブリッジ、206…交流電源、301…一次側回路、302…二次側回路、303…トランス、304…フルブリッジインバータ回路、302a、302b、302c…スイッチ素子、400…高周波増幅器、401…ディジタル・プレディストーション回路、402、403…ミキサ、404…パワーアンプ。
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19
図20