ホーム > 特許ランキング > 株式会社ジャパンディスプレイ
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022109618
(43)【公開日】2022-07-28
(54)【発明の名称】半導体装置の製造方法
(51)【国際特許分類】
H01L 21/336 20060101AFI20220721BHJP
H01L 29/786 20060101ALI20220721BHJP
G09F 9/00 20060101ALI20220721BHJP
G09F 9/30 20060101ALI20220721BHJP
【ＦＩ】
H01L29/78 616A
H01L29/78 612B
H01L29/78 616M
H01L29/78 616L
H01L29/78 616V
H01L29/78 617T
H01L29/78 618B
G09F9/00 338
G09F9/30 338
G09F9/30 348A
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2021005017
(22)【出願日】2021-01-15
(71)【出願人】
【識別番号】502356528
【氏名又は名称】株式会社ジャパンディスプレイ
(74)【代理人】
【識別番号】110001737
【氏名又は名称】特許業務法人スズエ国際特許事務所
(72)【発明者】
【氏名】花田 明紘
(72)【発明者】
【氏名】三浦 健太郎
(72)【発明者】
【氏名】渡壁 創
(72)【発明者】
【氏名】津吹 将志
(72)【発明者】
【氏名】佐々木 俊成
(72)【発明者】
【氏名】田丸 尊也
(72)【発明者】
【氏名】境 武志
【テーマコード（参考）】
5C094
5F110
5G435
【Ｆターム（参考）】
5C094AA31
5C094AA43
5C094BA27
5C094DA13
5C094DA15
5C094FB14
5C094FB15
5C094JA02
5C094JA03
5F110AA03
5F110AA08
5F110AA14
5F110BB02
5F110CC02
5F110CC08
5F110DD01
5F110DD02
5F110DD13
5F110DD14
5F110DD17
5F110EE01
5F110EE03
5F110EE04
5F110EE06
5F110EE14
5F110EE30
5F110EE38
5F110FF02
5F110FF09
5F110GG01
5F110GG02
5F110GG13
5F110HJ01
5F110HJ04
5F110HJ06
5F110HJ13
5F110HL01
5F110HL03
5F110HL04
5F110HL06
5F110HL11
5F110HL14
5F110HM15
5F110HM18
5F110NN03
5F110NN23
5F110NN24
5F110NN27
5F110NN46
5F110NN47
5F110NN77
5F110NN78
5F110QQ10
5F110QQ26
5G435AA17
5G435BB05
5G435KK05
(57)【要約】
【課題】 信頼性が向上した半導体装置の製造方法を提供する。
【解決手段】 半導体装置の製造方法では、酸化物半導体層を形成し、前記酸化物半導体層に接し、前記酸化物半導体層を覆って、ゲート絶縁層を形成し、前記ゲート絶縁層上に、前記酸化物半導体層に重畳して、ゲート電極を形成し、前記ゲート電極形成後に、前記ゲート電極及び前記ゲート絶縁層を通して、ホウ素を注入し、前記ゲート絶縁層のうち、前記ゲート電極と重畳する領域に含まれるホウ素濃度は、１Ｅ＋１６［ａｔｏｍｓ／ｃｍ３］以上である。
【選択図】図３
【解決手段】 半導体装置の製造方法では、酸化物半導体層を形成し、前記酸化物半導体層に接し、前記酸化物半導体層を覆って、ゲート絶縁層を形成し、前記ゲート絶縁層上に、前記酸化物半導体層に重畳して、ゲート電極を形成し、前記ゲート電極形成後に、前記ゲート電極及び前記ゲート絶縁層を通して、ホウ素を注入し、前記ゲート絶縁層のうち、前記ゲート電極と重畳する領域に含まれるホウ素濃度は、１Ｅ＋１６［ａｔｏｍｓ／ｃｍ３］以上である。
【選択図】図３
【特許請求の範囲】
【請求項1】
酸化物半導体層を形成し、
前記酸化物半導体層に接し、前記酸化物半導体層を覆って、ゲート絶縁層を形成し、
前記ゲート絶縁層上に、前記酸化物半導体層に重畳して、ゲート電極を形成し、
前記ゲート電極形成後に、前記ゲート電極及び前記ゲート絶縁層を通して、ホウ素を注入し、
前記ゲート絶縁層のうち、前記ゲート電極と重畳する領域に含まれるホウ素濃度は、１Ｅ＋１６［ａｔｏｍｓ／ｃｍ３］以上である、半導体装置の製造方法。
前記酸化物半導体層に接し、前記酸化物半導体層を覆って、ゲート絶縁層を形成し、
前記ゲート絶縁層上に、前記酸化物半導体層に重畳して、ゲート電極を形成し、
前記ゲート電極形成後に、前記ゲート電極及び前記ゲート絶縁層を通して、ホウ素を注入し、
前記ゲート絶縁層のうち、前記ゲート電極と重畳する領域に含まれるホウ素濃度は、１Ｅ＋１６［ａｔｏｍｓ／ｃｍ３］以上である、半導体装置の製造方法。
【請求項2】
前記ゲート絶縁層は、酸化珪素膜である、請求項１に記載の半導体装置の製造方法。
【請求項3】
前記ホウ素を注入する印加電圧は、３０ｋｅＶ以上４０ｋｅＶ以下である、請求項１に記載の半導体装置の製造方法。
【請求項4】
第１絶縁層を形成し、
前記第１絶縁層にホウ素を注入し、
前記ホウ素が注入された第１絶縁層に接して、酸化物半導体層を形成し、
前記酸化物半導体層に接し、前記第１絶縁層及び前記酸化物半導体層を覆って、第２絶縁層を形成し、
前記第２絶縁層にホウ素を注入し、
前記ホウ素が注入された第２絶縁層上に、前記酸化物半導体層に重畳して、ゲート電極を形成し、
前記第１絶縁層及び前記第２絶縁層に含まれるホウ素濃度は、１Ｅ＋１６［ａｔｏｍｓ／ｃｍ３］以上である、半導体装置の製造方法。
前記第１絶縁層にホウ素を注入し、
前記ホウ素が注入された第１絶縁層に接して、酸化物半導体層を形成し、
前記酸化物半導体層に接し、前記第１絶縁層及び前記酸化物半導体層を覆って、第２絶縁層を形成し、
前記第２絶縁層にホウ素を注入し、
前記ホウ素が注入された第２絶縁層上に、前記酸化物半導体層に重畳して、ゲート電極を形成し、
前記第１絶縁層及び前記第２絶縁層に含まれるホウ素濃度は、１Ｅ＋１６［ａｔｏｍｓ／ｃｍ３］以上である、半導体装置の製造方法。
【請求項5】
前記第１絶縁層及び前記第２絶縁層は、それぞれ、酸化珪素膜である、請求項４に記載の半導体装置の製造方法。
【請求項6】
前記ホウ素を注入する印加電圧は、３０ｋｅＶ以上４０ｋｅＶ以下である、請求項４に記載の半導体装置の製造方法。
【請求項7】
ゲート電極を形成し、
前記ゲート電極を覆って、第１絶縁層を形成し、
前記第１絶縁層に、ホウ素を注入し、
前記ホウ素が注入された第１絶縁層に接して、酸化物半導体層を形成し、
前記酸化物半導体層の一部に重畳して、ソース電極及びドレイン電極を形成し、
前記酸化物半導体層に接し、前記酸化物半導体層、前記ソース電極、及び前記ドレイン電極を覆って、第２絶縁層を形成し、
前記第２絶縁層に、ホウ素を注入し、
前記第１絶縁層及び前記第２絶縁層に含まれるホウ素濃度は、１Ｅ＋１６［ａｔｏｍｓ／ｃｍ３］以上である、半導体装置の製造方法。
前記ゲート電極を覆って、第１絶縁層を形成し、
前記第１絶縁層に、ホウ素を注入し、
前記ホウ素が注入された第１絶縁層に接して、酸化物半導体層を形成し、
前記酸化物半導体層の一部に重畳して、ソース電極及びドレイン電極を形成し、
前記酸化物半導体層に接し、前記酸化物半導体層、前記ソース電極、及び前記ドレイン電極を覆って、第２絶縁層を形成し、
前記第２絶縁層に、ホウ素を注入し、
前記第１絶縁層及び前記第２絶縁層に含まれるホウ素濃度は、１Ｅ＋１６［ａｔｏｍｓ／ｃｍ３］以上である、半導体装置の製造方法。
【請求項8】
前記第１絶縁層及び前記第２絶縁層は、それぞれ、酸化珪素膜である、請求項７に記載の半導体装置の製造方法。
【請求項9】
前記ホウ素を注入する印加電圧は、３０ｋｅＶ以上４０ｋｅＶ以下である、請求項７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、半導体装置の製造方法に関する。
【背景技術】
【0002】
表示装置において、表示領域の画素回路に酸化物半導体を備えたトランジスタが設けられ、且つ、周辺領域の駆動回路にシリコン半導体を備えたトランジスタが設けられる技術が提案されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１３－２５４９５０号公報
【特許文献2】特開２０２０－１２９６３５号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本実施形態は、信頼性が向上した半導体装置の製造方法を提供する。
【課題を解決するための手段】
【0005】
一実施形態に係る半導体装置の製造方法では、酸化物半導体層を形成し、前記酸化物半導体層に接し、前記酸化物半導体層を覆って、ゲート絶縁層を形成し、前記ゲート絶縁層上に、前記酸化物半導体層に重畳して、ゲート電極を形成し、前記ゲート電極形成後に、前記ゲート電極及び前記ゲート絶縁層を通して、ホウ素を注入し、前記ゲート絶縁層のうち、前記ゲート電極と重畳する領域に含まれるホウ素濃度は、１Ｅ＋１６［ａｔｏｍｓ／ｃｍ３］以上である。
【0006】
また、一実施形態に係る半導体装置の製造方法では、第１絶縁層を形成し、前記第１絶縁層にホウ素を注入し、前記ホウ素が注入された第１絶縁層に接して、酸化物半導体層を形成し、前記酸化物半導体層に接し、前記第１絶縁層及び前記酸化物半導体層を覆って、第２絶縁層を形成し、前記第２絶縁層にホウ素を注入し、前記ホウ素が注入された第２絶縁層上に、前記酸化物半導体層に重畳して、ゲート電極を形成し、前記第１絶縁層及び前記第２絶縁層に含まれるホウ素濃度は、１Ｅ＋１６［ａｔｏｍｓ／ｃｍ３］以上である。
【0007】
一実施形態に係る半導体装置の製造方法では、ゲート電極を形成し、前記ゲート電極を覆って、第１絶縁層を形成し、前記第１絶縁層に、ホウ素を注入し、前記ホウ素が注入された第１絶縁層に接して、酸化物半導体層を形成し、前記酸化物半導体層の一部に重畳して、ソース電極及びドレイン電極を形成し、前記酸化物半導体層に接し、前記酸化物半導体層、前記ソース電極、及び前記ドレイン電極を覆って、第２絶縁層を形成し、前記第２絶縁層に、ホウ素を注入し、前記第１絶縁層及び前記第２絶縁層に含まれるホウ素濃度は、１Ｅ＋１６［ａｔｏｍｓ／ｃｍ３］以上である。
【図面の簡単な説明】
【0008】
【発明を実施するための形態】
【0009】
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
以下、図面を参照しながら一実施形態に係る半導体装置について詳細に説明する。
以下、図面を参照しながら一実施形態に係る半導体装置について詳細に説明する。
【0010】
本実施形態においては、第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは、互いに直交しているが、９０度以外の角度で交差していてもよい。第３方向Ｚの矢印の先端に向かう方向を上又は上方と定義し、第３方向Ｚの矢印の先端に向かう方向とは反対側の方向を下又は下方と定義する。
【0011】
また、「第１部材の上方の第２部材」及び「第１部材の下方の第２部材」とした場合、第２部材は、第１部材に接していてもよく、又は第１部材から離れて位置していてもよい。後者の場合、第１部材と第２部材との間に、第３の部材が介在していてもよい。一方、「第１部材の上の第２部材」及び「第１部材の下の第２部材」とした場合、第２部材は第１部材に接している。
【0012】
また、第３方向Ｚの矢印の先端側に半導体装置を観察する観察位置があるものとし、この観察位置から、第１方向Ｘ及び第２方向Ｙで規定されるＸ－Ｙ平面に向かって見ることを平面視という。第１方向Ｘ及び第３方向Ｚによって規定されるＸ－Ｚ平面、あるいは第２方向Ｙ及び第３方向Ｚによって規定されるＹ－Ｚ平面における半導体装置の断面を見ることを断面視という。
【0013】
図１は、本実施形態に係る半導体装置を備える表示装置の構成を示す平面図である。表示装置ＤＳＰは、画像を表示する表示領域ＤＡと、表示領域ＤＡの周囲の周辺領域（非表示領域）ＮＤＡと、を備えている。図１に示す例では、周辺領域ＮＤＡは、表示領域ＤＡを囲む額縁状に形成されている。周辺領域ＮＤＡを額縁領域ＦＡともいう。
【0014】
表示装置ＤＳＰは、周辺領域ＮＤＡにおいて、ゲートドライバＧＤ１及びＧＤ２と、ソースドライバＳＤと、を備えている。ゲートドライバＧＤ１及びＧＤ２の各々は、トランジスタＴｒ１を備えている。このように、ゲートドライバＧＤ１及びＧＤ２は、表示領域ＤＡの各要素とともに、同一基板上に形成される。
【0015】
表示装置ＤＳＰは、表示領域ＤＡにおいて、複数の画素ＰＸと、複数の走査線ＧＬと、複数の信号線ＳＬと、を備えている。複数の画素ＰＸは、第１方向Ｘ及び第２方向Ｙにおいて、マトリクス状に配列されている。
複数の走査線ＧＬは、それぞれ第１方向Ｘに沿って延出し、間隔をおいて第２方向Ｙに並んでいる。走査線ＧＬは、ゲート線と称する場合がある。走査線ＧＬは、ゲートドライバＧＤ１及びＧＤ２と電気的に接続されている。例えば、奇数番目の走査線ＧＬはゲートドライバＧＤ１に接続され、偶数番目の走査線ＧＬはゲートドライバＧＤ２に接続されている。走査線ＧＬの各々は、ゲートドライバＧＤ１及びＧＤ２によって駆動される。
複数の走査線ＧＬは、それぞれ第１方向Ｘに沿って延出し、間隔をおいて第２方向Ｙに並んでいる。走査線ＧＬは、ゲート線と称する場合がある。走査線ＧＬは、ゲートドライバＧＤ１及びＧＤ２と電気的に接続されている。例えば、奇数番目の走査線ＧＬはゲートドライバＧＤ１に接続され、偶数番目の走査線ＧＬはゲートドライバＧＤ２に接続されている。走査線ＧＬの各々は、ゲートドライバＧＤ１及びＧＤ２によって駆動される。
【0016】
複数の信号線ＳＬは、それぞれ第２方向Ｙに沿って延出し、間隔をおいて第１方向Ｘに並んでいる。信号線ＳＬは、ソース線と称する場合がある。表示領域ＤＡにおいて、複数の信号線ＳＬは、複数の走査線ＧＬと交差している。信号線ＳＬは、ソースドライバＳＤと電気的に接続されている。信号線ＳＬの各々は、ソースドライバＳＤによって駆動される。
【0017】
各画素ＰＸは、後述するトランジスタＴｒ２及び画素電極ＰＥを備えている。詳細は後述するが、トランジスタＴｒ１及びトランジスタＴｒ２は、例えば薄膜トランジスタ（ＴＦＴ）によって構成されている。トランジスタＴｒ２は、走査線ＧＬ及び信号線ＳＬと電気的に接続されている。走査線ＧＬは、第１方向Ｘに並んだ画素ＰＸの各々におけるトランジスタＴｒ２と電気的に接続されている。信号線ＳＬは、第２方向Ｙに並んだ画素ＰＸの各々におけるトランジスタＴｒ２と電気的に接続されている。
本実施形態では、トランジスタＴｒ１及びＴｒ２のそれぞれを半導体装置と称することもある。トランジスタＴｒ１及びトランジスタＴｒ２、各種配線、及び、各種電極を備えた基板を半導体装置と称することもある。
本実施形態では、トランジスタＴｒ１及びＴｒ２のそれぞれを半導体装置と称することもある。トランジスタＴｒ１及びトランジスタＴｒ２、各種配線、及び、各種電極を備えた基板を半導体装置と称することもある。
【0018】
図２は、実施形態の半導体装置を備える表示装置の概念断面図である。図面を見易くするために、一部の構成要素のハッチングは省略している。図２に示す表示装置ＤＳＰは、基材ＢＡ１、絶縁層ＵＣ１、遮光層ＬＳ１、絶縁層ＵＣ２、トランジスタＴｒ１、絶縁層ＩＬＩ１、絶縁層ＩＬＩ２、遮光層ＬＳ２、トランジスタＴｒ２、絶縁層ＩＬＩ３、絶縁層ＩＬＩ４、絶縁層ＰＡＳ１、絶縁層ＰＬＮ１、接続電極ＮＥ、絶縁層ＰＬＮ２、画素電極ＰＥ、有機ＥＬ層ＥＬＹ、共通電極ＣＥ、絶縁層ＰＡＳ２を有している。トランジスタＴｒ１及びＴｒ２は、それぞれ、第１薄膜トランジスタ及び第２薄膜トランジスタともいう。
【0019】
基材ＢＡ１の材料は、ガラスや樹脂である。このような樹脂として、例えば、ポリイミド樹脂やアクリル樹脂が挙げられる。
絶縁層ＵＣ１は、ガラス等からの不純物をブロックするもので、例えば、酸化珪素や窒化珪素の単層又は積層で形成されている。
遮光層ＬＳ１は、トランジスタＴｒ１の半導体層を遮光する機能を有する。遮光層ＬＳ１が、金属層である場合は、トランジスタＴｒ１のバックゲートとしての機能を有していてもよい。その場合は、遮光層ＬＳ１は、トランジスタＴｒ１に含まれるといえる。
絶縁層ＵＣ１は、ガラス等からの不純物をブロックするもので、例えば、酸化珪素や窒化珪素の単層又は積層で形成されている。
遮光層ＬＳ１は、トランジスタＴｒ１の半導体層を遮光する機能を有する。遮光層ＬＳ１が、金属層である場合は、トランジスタＴｒ１のバックゲートとしての機能を有していてもよい。その場合は、遮光層ＬＳ１は、トランジスタＴｒ１に含まれるといえる。
【0020】
遮光層ＬＳ１及び絶縁層ＵＣ１上に、絶縁層ＵＣ２が設けられている。絶縁層ＵＣ２は、絶縁層ＵＣ１と同様の材料で形成されていればよい。
絶縁層ＵＣ２上に、トランジスタＴｒ１の活性層である半導体層ＳＣ１が設けられている。半導体層ＳＣ１は、多結晶シリコンで形成されている。半導体層ＳＣ１を、第１半導体層又は多結晶シリコン層と呼ぶこともある。
半導体層ＳＣ１には、ゲート電極ＧＥ１と重畳するチャネル形成領域、ソース電極ＳＥ１と重畳するソース領域、ドレイン電極ＤＥ１と重畳するドレイン領域を有している。
絶縁層ＵＣ２上に、トランジスタＴｒ１の活性層である半導体層ＳＣ１が設けられている。半導体層ＳＣ１は、多結晶シリコンで形成されている。半導体層ＳＣ１を、第１半導体層又は多結晶シリコン層と呼ぶこともある。
半導体層ＳＣ１には、ゲート電極ＧＥ１と重畳するチャネル形成領域、ソース電極ＳＥ１と重畳するソース領域、ドレイン電極ＤＥ１と重畳するドレイン領域を有している。
【0021】
半導体層ＳＣ１及び絶縁層ＵＣ２上に、絶縁層ＧＩ１が設けられている。絶縁層ＧＩ１は、例えば酸化珪素で形成されている。絶縁層ＧＩ１は、トランジスタＴｒ１のゲート絶縁層である。
絶縁層ＧＩ１上には、トランジスタＴｒ１のゲート電極ＧＥ１、電極ＬＥ１、遮光層ＬＳ２が設けられている。換言すると、絶縁層ＧＩ１は、半導体層ＳＣ１及びゲート電極ＧＥ１との間に設けられている。ゲート電極ＧＥ１、電極ＬＥ１、遮光層ＬＳ２は、例えば、モリブデン・タングステン合金（ＭｏＷ）や、アルミニウム合金をチタンで挟んだ積層体で形成される。
絶縁層ＧＩ１上には、トランジスタＴｒ１のゲート電極ＧＥ１、電極ＬＥ１、遮光層ＬＳ２が設けられている。換言すると、絶縁層ＧＩ１は、半導体層ＳＣ１及びゲート電極ＧＥ１との間に設けられている。ゲート電極ＧＥ１、電極ＬＥ１、遮光層ＬＳ２は、例えば、モリブデン・タングステン合金（ＭｏＷ）や、アルミニウム合金をチタンで挟んだ積層体で形成される。
【0022】
電極ＬＥ１は、絶縁層ＵＣ２及びＧＩ１に設けられたコンタクトホールを介して、遮光層ＬＳ１と接続されている。上述のように、遮光層ＬＳ１がトランジスタＴｒ１のバックゲートとして機能する場合は、電極ＬＥ１を介して信号が入力される。
遮光層ＬＳ２は、トランジスタＴｒ２の活性層を遮光する。遮光層ＬＳ２は、トランジスタＴｒ２のバックゲートとして機能してもよい。その場合は、遮光層ＬＳ２は、トランジスタＴｒ２に含まれるといえる。
遮光層ＬＳ２は、トランジスタＴｒ２の活性層を遮光する。遮光層ＬＳ２は、トランジスタＴｒ２のバックゲートとして機能してもよい。その場合は、遮光層ＬＳ２は、トランジスタＴｒ２に含まれるといえる。
【0023】
ゲート電極ＧＥ１、電極ＬＥ１、遮光層ＬＳ２を覆って、絶縁層ＧＩ１上に、絶縁層ＩＬＩ１が設けられている。絶縁層ＩＬＩ１は、例えば、窒化珪素で形成されている。
絶縁層ＩＬＩ１上には、絶縁層ＩＬＩ２が設けられている。絶縁層ＩＬＩ２は、例えば、酸化珪素で形成されている。絶縁層ＩＬＩ１及びＩＬＩ２は、トランジスタＴｒ１の層間絶縁層として機能する。絶縁層ＩＬＩ１及びＩＬＩ２は、遮光層ＬＳ２と半導体層ＳＣ２の絶縁層としても機能する。
絶縁層ＩＬＩ１上には、絶縁層ＩＬＩ２が設けられている。絶縁層ＩＬＩ２は、例えば、酸化珪素で形成されている。絶縁層ＩＬＩ１及びＩＬＩ２は、トランジスタＴｒ１の層間絶縁層として機能する。絶縁層ＩＬＩ１及びＩＬＩ２は、遮光層ＬＳ２と半導体層ＳＣ２の絶縁層としても機能する。
【0024】
絶縁層ＩＬＩ２上に、遮光層ＬＳ２と重畳して、トランジスタＴｒ２の活性層である半導体層ＳＣ２が設けられる。半導体層ＳＣ２は、酸化物半導体で形成されている。半導体層ＳＣ２を、第２半導体層又は酸化物半導体層と呼ぶこともある。酸化物半導体には、ＩＧＺＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｚｉｎｃ Ｏｘｉｄｅ）、ＺｎＯＮ（Ｚｉｎｃ Ｏｘｉｄｅ Ｎｉｔｒｉｄｅ）、ＩＧＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｏｘｉｄｅ）等がある。
【0025】
半導体層ＳＣ２には、ゲート電極ＧＥ２と重畳するチャネル形成領域、ソース電極ＳＥ２と重畳するソース領域、ドレイン電極ＤＥ２と重畳するドレイン領域を有している。ゲート電極ＧＥ２は、走査線ＧＬと電気的に接続されている。ゲート電極ＧＥ２は、走査線ＧＬと一体形成されていてもよい。
【0026】
半導体層ＳＣ２及び絶縁層ＩＬＩ２上に、絶縁層ＧＩ２が設けられている。絶縁層ＧＩ２は、例えば、酸化珪素で形成される。絶縁層ＧＩ２は、トランジスタＴｒ２のゲート絶縁層として機能する。半導体層ＳＣ２は、絶縁層ＩＬＩ２及びＧＩ２との間に設けられているともいえる。
絶縁層ＧＩ２の膜厚は、例えば、１００ｎｍ程度であればよい。絶縁層ＩＬＩ１及びＩＬＩ２の膜厚は、例えば、３００ｎｍ程度である。ただし、絶縁層ＩＬＩ１、ＩＬＩ２、及びＧＩ２の膜厚はこれに限定されない。絶縁層ＩＬＩ１及びＩＬＩ２を併せた膜厚は、絶縁層ＧＩ２の膜厚よりも厚いことが好ましい。換言すると、半導体層ＳＣ２の上に位置する絶縁層ＧＩ２は、半導体層ＳＣ２の下に位置する絶縁層ＩＬＩ１及びＩＬＩ２の膜厚より薄い。
また絶縁層ＧＩ２の膜厚は、絶縁層ＧＩ１の膜厚と同じ程度の膜厚であることが好ましい。
絶縁層ＧＩ２の膜厚は、例えば、１００ｎｍ程度であればよい。絶縁層ＩＬＩ１及びＩＬＩ２の膜厚は、例えば、３００ｎｍ程度である。ただし、絶縁層ＩＬＩ１、ＩＬＩ２、及びＧＩ２の膜厚はこれに限定されない。絶縁層ＩＬＩ１及びＩＬＩ２を併せた膜厚は、絶縁層ＧＩ２の膜厚よりも厚いことが好ましい。換言すると、半導体層ＳＣ２の上に位置する絶縁層ＧＩ２は、半導体層ＳＣ２の下に位置する絶縁層ＩＬＩ１及びＩＬＩ２の膜厚より薄い。
また絶縁層ＧＩ２の膜厚は、絶縁層ＧＩ１の膜厚と同じ程度の膜厚であることが好ましい。
【0027】
絶縁層ＧＩ２上に、半導体層ＳＣ２のチャネル形成領域と重畳してゲート電極ＧＥ２、半導体層ＳＣ１のソース領域と重畳してソース電極ＳＥ１ａ、半導体層ＳＣ１のドレイン領域と重畳してドレイン電極ＤＥ１、電極ＬＥ１と接続する電極ＬＥ２、遮光層ＬＳ２と接続される電極ＬＥ３が設けられている。換言すると、絶縁層ＧＩ２は、半導体層ＳＣ２及びゲート電極ＧＥ２との間に設けられている。ゲート電極ＧＥ２、ソース電極ＳＥ１ａ、ドレイン電極ＤＥ１、電極ＬＥ２、及び電極ＬＥ３は、それぞれ、後述する材料で形成されていればよい。
【0028】
絶縁層ＧＩ２、ゲート電極ＧＥ２、ソース電極ＳＥ１ａ、ドレイン電極ＤＥ１、電極ＬＥ２、及び電極ＬＥ３を覆って、絶縁層ＩＬＩ３が設けられている。絶縁層ＩＬＩ３上に、絶縁層ＩＬＩ４が設けられている。絶縁層ＩＬＩ３及びＩＬＩ４は、それぞれ、窒化珪素及び酸化珪素で形成される。
【0029】
絶縁層ＩＬＩ４上に、ソース電極ＳＥ１ａと接続されるソース電極ＳＥ１ｂ、半導体層ＳＣ２のソース領域と重畳してソース電極ＳＥ２、半導体層ＳＣ２のドレイン領域と重畳してドレイン電極ＤＥ２が設けられている。ソース電極ＳＥ１ｂ、ソース電極ＳＥ２、及びドレイン電極ＤＥ２は、例えば、アルミニウム合金層をチタン膜で挟持した積層膜（チタン・アルミニウム・チタン（Ｔｉ／Ａｌ／Ｔｉ）の積層膜）で形成される。
ソース電極ＳＥ１ａ及びＳＥ１ｂを併せて、ソース電極ＳＥ１とする。ソース電極ＳＥ１ｂは、信号線ＳＬと一体形成されていてもよい。ソース電極ＳＥ１（ソース電極ＳＥ１ａ及びＳＥ１ｂ）が信号線ＳＬと一体形成されていてもよい。
ソース電極ＳＥ１ａ及びＳＥ１ｂを併せて、ソース電極ＳＥ１とする。ソース電極ＳＥ１ｂは、信号線ＳＬと一体形成されていてもよい。ソース電極ＳＥ１（ソース電極ＳＥ１ａ及びＳＥ１ｂ）が信号線ＳＬと一体形成されていてもよい。
【0030】
絶縁層ＩＬＩ４、ソース電極ＳＥ１ｂ、ソース電極ＳＥ２、及びドレイン電極ＤＥ２を覆って、絶縁層ＰＡＳ１が設けられている。絶縁層ＰＡＳ１は、例えば酸化珪素で形成されている。
絶縁層ＰＡＳ１を覆って、絶縁層ＰＬＮ１が設けられている。絶縁層ＰＬＮ１は、有機絶縁材料、例えばポリイミドで形成されている。
絶縁層ＰＬＮ１上には、ドレイン電極ＤＥ２に接続される接続電極ＮＥが設けられている。接続電極ＮＥは、例えば、アルミニウム合金層をチタン膜で挟持した積層膜で形成される。本実施形態では、接続電極ＮＥを設ける構成について説明したが、これに限定されない。接続電極ＮＥを設けず、後述する画素電極ＰＥを直接ドレイン電極ＤＥ２に接続する構成であってもよい。
絶縁層ＰＡＳ１を覆って、絶縁層ＰＬＮ１が設けられている。絶縁層ＰＬＮ１は、有機絶縁材料、例えばポリイミドで形成されている。
絶縁層ＰＬＮ１上には、ドレイン電極ＤＥ２に接続される接続電極ＮＥが設けられている。接続電極ＮＥは、例えば、アルミニウム合金層をチタン膜で挟持した積層膜で形成される。本実施形態では、接続電極ＮＥを設ける構成について説明したが、これに限定されない。接続電極ＮＥを設けず、後述する画素電極ＰＥを直接ドレイン電極ＤＥ２に接続する構成であってもよい。
【0031】
絶縁層ＰＬＮ１及び接続電極ＮＥを覆って、絶縁層ＰＬＮ２が設けられている。絶縁層ＰＬＮ２は、有機絶縁材料、例えばポリイミドで形成されている。絶縁層ＰＬＮ１及びＰＬＮ２は、トランジスタ等により生じる、基板ＳＵＢ１の凹凸を平坦化する機能を有する。
絶縁層ＰＬＮ２上には、接続電極ＮＥに接続する画素電極ＰＥが設けられている。上述のように、画素電極ＰＥは、ドレイン電極ＤＥ２と接続されていてもよい。
画素電極ＰＥは、反射性を有する第１導電層、及び透光性を有する第２導電層の積層構造であってもよい。例えば、第１導電層の材料として、銀（Ａｇ）、第２導電層の材料として、インジウム亜鉛酸化物（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ：ＩＺＯ）を用い、画素電極ＰＥが、ＩＺＯ、Ａｇ、ＩＺＯがこの順に積層された積層構造で形成されていてもよい。
絶縁層ＰＬＮ２上には、接続電極ＮＥに接続する画素電極ＰＥが設けられている。上述のように、画素電極ＰＥは、ドレイン電極ＤＥ２と接続されていてもよい。
画素電極ＰＥは、反射性を有する第１導電層、及び透光性を有する第２導電層の積層構造であってもよい。例えば、第１導電層の材料として、銀（Ａｇ）、第２導電層の材料として、インジウム亜鉛酸化物（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ：ＩＺＯ）を用い、画素電極ＰＥが、ＩＺＯ、Ａｇ、ＩＺＯがこの順に積層された積層構造で形成されていてもよい。
【0032】
隣り合う画素電極ＰＥとの間に、バンクＢＫ（凸部、リブ、隔壁ともいう）が設けられる。バンクＢＫの材料として、絶縁層ＰＬＮ１及びＰＬＮ２の材料と同様の有機材料が用いられる。バンクＢＫは、画素電極ＰＥの一部を露出するように開口される。また、開口部ＯＰの端部は、なだらかなテーパ形状となることが好ましい。開口部ＯＰの端部が急峻な形状となっていると、後に形成される有機ＥＬ層ＥＬＹにカバレッジ不良が生じる。
【0033】
画素電極ＰＥと重畳して、隣り合うバンクＢＫとの間に、有機ＥＬ層ＥＬＹが設けられている。有機ＥＬ層ＥＬＹは、正孔注入層、正孔輸送層、電子ブロッキング層、発光層、正孔ブロッキング層、電子輸送層、電子注入層等を含んでいる。なお本明細書では、有機ＥＬ層ＥＬＹを有機材料層ともいう。有機ＥＬ層ＥＬＹは、少なくとも発光層を含んでおり、他の層は必要に応じて適宜設ければよい。
【0034】
有機ＥＬ層ＥＬＹ及びバンクＢＫを覆って、共通電極ＣＥが設けられる。共通電極ＣＥは、例えば、第１層及び第２層を含んでいてもよい。第２層は第１層よりも透過率が高くてもよい。例えば、第１層として、マグネシウム－銀合金（ＭｇＡｇ）やイッテルビウム－銀合金（ＹｂＡｇ）の薄膜を形成してもよい。第２層として、透明電極、例えばインジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）や、インジウム亜鉛酸化物（ＩＺＯ）を形成する。
本実施形態では、画素電極ＰＥが陽極となり、共通電極ＣＥが陰極となる。有機ＥＬ層ＥＬＹで生じた発光は、上方に取り出される。すなわち表示装置ＤＳＰは、トップエミッション構造を有している。
本実施形態では、画素電極ＰＥが陽極となり、共通電極ＣＥが陰極となる。有機ＥＬ層ＥＬＹで生じた発光は、上方に取り出される。すなわち表示装置ＤＳＰは、トップエミッション構造を有している。
【0035】
共通電極ＣＥを覆って、絶縁層ＰＡＳ２が設けられる。絶縁層ＰＡＳ２は、外部から水分が有機ＥＬ層ＥＬＹに侵入することを防止する機能や光学調整機能を有している。絶縁層ＰＡＳ２としてはガスバリア性の高いものが好適である。絶縁層ＰＡＳ２として、例えば、有機絶縁層と窒素を含む無機絶縁層との積層であってもよい。あるいは絶縁層ＰＡＳ２として、例えば、有機絶縁層を、窒素を含む無機絶縁層２層で挟持した絶縁層が挙げられる。さらにあるいは、無機絶縁層を２層積層した構造であってもよい。当該有機絶縁層の材料としては、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂等が挙げられる。当該窒素を含む無機絶縁層の材料としては、例えば、窒化シリコン、窒化アルミニウムが挙げられる。
図示しないが、絶縁層ＰＡＳ２上に、さらに有機樹脂層や、基材ＢＡ１に対向する基材ＢＡ２を設けてもよい。
図示しないが、絶縁層ＰＡＳ２上に、さらに有機樹脂層や、基材ＢＡ１に対向する基材ＢＡ２を設けてもよい。
【0036】
トランジスタＴｒ２の半導体層ＳＣ２は、酸化珪素膜である絶縁層ＩＬＩ２及びＧＩ２に挟持されている。トランジスタＴｒ２は、活性層たる半導体層ＳＣ２の上下の酸化珪素膜中に存在する欠陥準位のため、信頼性が低下する恐れがある。当該欠陥準位は、主として酸化珪素膜の余剰酸素に起因する。このような欠陥は、トランジスタＴｒ２が駆動中に、電子トラップとして機能する。これによりトランジスタＴｒ２の信頼性が低下してしまう。
【0037】
酸化珪素膜中の欠陥修復には、水素の終端化を利用することも可能である。しかしながら、酸化物半導体層が活性層であるトランジスタでは、過剰な水素によりしきい値Ｖｔｈが大きくディプリートする恐れが生じる。極端なＶｔｈシフト（ディプリート）はトランジスタＴｒ２を備える表示装置ＤＳＰの動作異常を引き起こす恐れがある。よって、表示装置ＤＳＰにおいては、水素による酸化珪素膜の終端化は好ましくない。
【0038】
本実施形態においては、水素の代わりにホウ素により、酸化珪素膜である絶縁層ＩＬＩ２及びＧＩ２の終端化を行う。これにより、トランジスタＴｒ２がディプリートを起こすことなく、酸化珪素膜の欠陥修復を行うことができる。トランジスタＴｒ２の信頼性向上を図り、トランジスタＴｒ２を有する表示装置ＤＳＰの信頼性を向上させることが可能である。
【0039】
図３は、トランジスタの製造工程を示す断面図である。図３に示すトランジスタＴｒ２は、基材ＢＡ１上に、遮光層ＬＳ２、絶縁層ＩＬＩ１、絶縁層ＩＬＩ２、半導体層ＳＣ２、絶縁層ＧＩ２、及びゲート電極ＧＥ２が形成されている。基材ＢＡ１及び遮光層ＬＳ２との間には、図２と同様に絶縁層を設けてもよい。
ゲート電極ＧＥ２形成後に、上述したホウ素Ｂの注入を行う。このとき、ホウ素Ｂの印加電圧（加速電圧ともいう）は、半導体層ＳＣ２のうち、ゲート電極ＧＥ２と重畳しない領域では、ホウ素Ｂが、半導体層ＳＣ２又は半導体層ＳＣ２の下層である絶縁層ＩＬＩ２に達するような電圧とする。当該電圧では、半導体層ＳＣ２のうち、ゲート電極ＧＥ２と重畳する領域では、ゲート電極ＧＥ２を通して、絶縁層ＧＩ２にホウ素Ｂが注入される。
ゲート電極ＧＥ２形成後に、上述したホウ素Ｂの注入を行う。このとき、ホウ素Ｂの印加電圧（加速電圧ともいう）は、半導体層ＳＣ２のうち、ゲート電極ＧＥ２と重畳しない領域では、ホウ素Ｂが、半導体層ＳＣ２又は半導体層ＳＣ２の下層である絶縁層ＩＬＩ２に達するような電圧とする。当該電圧では、半導体層ＳＣ２のうち、ゲート電極ＧＥ２と重畳する領域では、ゲート電極ＧＥ２を通して、絶縁層ＧＩ２にホウ素Ｂが注入される。
【0040】
絶縁層ＧＩ２は、上述の通り酸化珪素膜であり、その膜厚は、例えば、５０ｎｍ以上２００ｎｍ以下であればよい。このような範囲の膜厚の絶縁層ＧＩ２では、ゲート電極ＧＥ２と重畳しない領域においては、絶縁層ＧＩ２を通して、半導体層ＳＣ２にホウ素Ｂが注入される。上述の通り、ホウ素Ｂは、絶縁層ＩＬＩ２に達してもよい。
絶縁層ＧＩ２が上記の膜厚である場合、半導体層ＳＣ２において、ゲート電極ＧＥ２と重畳する領域では、ゲート電極ＧＥ２だけでなく、絶縁層ＧＩ２もマスクとして機能するため、ホウ素Ｂは注入されない。
絶縁層ＧＩ２が上記の膜厚である場合、半導体層ＳＣ２において、ゲート電極ＧＥ２と重畳する領域では、ゲート電極ＧＥ２だけでなく、絶縁層ＧＩ２もマスクとして機能するため、ホウ素Ｂは注入されない。
【0041】
図４は、トランジスタの断面図である。ホウ素Ｂの注入により、半導体層ＳＣ２のうち、ゲート電極ＧＥ２に重畳しない領域では、半導体層ＳＣ２中に欠陥準位が形成される。当該領域では、欠陥準位が形成されることにより、低抵抗化される。当該低抵抗化された領域を、ソース領域ＲＳ２及びドレイン領域ＲＤ２として用いる。
【0042】
絶縁層ＧＩ２のうち、ゲート電極ＧＥ２と重畳する領域ＧＩ２ｃでは、ホウ素Ｂの注入により、過剰酸素が低減される。これにより、トランジスタＴｒ２の信頼性の低下を抑制可能である。
領域ＧＩ２ｃは、チャネル形成領域ＲＣ２と重畳する。絶縁層ＧＩ２のうち、ゲート電極ＧＥ２と重畳しない領域であって、ソース領域ＲＳ２と重畳する領域をＧＩ２ｓ、ドレイン領域ＲＤ２と重畳する領域をＧＩ２ｄとする。
領域ＧＩ２ｃは、チャネル形成領域ＲＣ２と重畳する。絶縁層ＧＩ２のうち、ゲート電極ＧＥ２と重畳しない領域であって、ソース領域ＲＳ２と重畳する領域をＧＩ２ｓ、ドレイン領域ＲＤ２と重畳する領域をＧＩ２ｄとする。
【0043】
領域ＧＩ２ｃ中のホウ素Ｂの濃度は、１Ｅ＋１６［ａｔｏｍｓ／ｃｍ３］以上であればよい。本実施形態において、Ｅは１０のべき乗を意味し、例えば１Ｅ＋１６は１×１０１６（１×１０の１６乗）を意味する。［ａｔｏｍｓ／ｃｍ３（原子／立方ｃｍ）］は、１立方センチメートル当たりの原子数である。図３で示したホウ素Ｂの注入工程では、領域ＧＩ２ｃ中のホウ素Ｂの濃度が上記になるように、印加電圧を定める。
【0044】
ゲート電極ＧＥ２は、チタン（Ｔｉ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、インジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）、インジウム亜鉛酸化物（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ：ＩＺＯ）、またはこれらを含む合金、またはこれらの積層で形成されている。
絶縁層ＧＩ２は、半導体層ＳＣ２に接する領域は、酸化珪素で形成される。ただし、半導体層ＳＣ２に接しない領域は、酸化珪素に代えて、酸化窒化珪素、窒化珪素、酸化アルミニウム、またはそれらの積層構造で形成されていてもよい。
絶縁層ＧＩ２は、半導体層ＳＣ２に接する領域は、酸化珪素で形成される。ただし、半導体層ＳＣ２に接しない領域は、酸化珪素に代えて、酸化窒化珪素、窒化珪素、酸化アルミニウム、またはそれらの積層構造で形成されていてもよい。
【0045】
図５は、トランジスタを構成する層の二次イオン質量分析（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＳＩＭＳ）プロファイルを示す図である。
図５は、トランジスタＴｒ２の絶縁層ＩＬＩ２、半導体層ＳＣ２、絶縁層ＧＩ２、ゲート電極ＧＥ２における、ホウ素ＢのＳＩＭＳプロファイルを示している。絶縁層ＩＬＩ２、半導体層ＳＣ２、絶縁層ＧＩ２、ゲート電極ＧＥ２は、下から順にこの順番で積層されている。図５は、当該積層膜を下から上に向かって分析したＳＩＭＳプロファイルである。図５の横軸は、絶縁層ＩＬＩ２の下面を基準としたときの当該下面からの距離（深さ）であり、縦軸は、ホウ素濃度である。絶縁層ＩＬＩ２、半導体層ＳＣ２、絶縁層ＧＩ２は、それぞれ、膜厚２００ｎｍの酸化珪素膜、膜厚３０ｎｍのＩＧＺＯ膜、膜厚１００ｎｍの酸化珪素膜である。
図５は、トランジスタＴｒ２の絶縁層ＩＬＩ２、半導体層ＳＣ２、絶縁層ＧＩ２、ゲート電極ＧＥ２における、ホウ素ＢのＳＩＭＳプロファイルを示している。絶縁層ＩＬＩ２、半導体層ＳＣ２、絶縁層ＧＩ２、ゲート電極ＧＥ２は、下から順にこの順番で積層されている。図５は、当該積層膜を下から上に向かって分析したＳＩＭＳプロファイルである。図５の横軸は、絶縁層ＩＬＩ２の下面を基準としたときの当該下面からの距離（深さ）であり、縦軸は、ホウ素濃度である。絶縁層ＩＬＩ２、半導体層ＳＣ２、絶縁層ＧＩ２は、それぞれ、膜厚２００ｎｍの酸化珪素膜、膜厚３０ｎｍのＩＧＺＯ膜、膜厚１００ｎｍの酸化珪素膜である。
【0046】
図５には、ゲート電極ＧＥ２及びホウ素Ｂの印加電圧を変えた条件でのＳＩＭＳプロファイルが示されている。ゲート電極ＧＥ２が膜厚３００ｎｍのモリブデン・タングステン（ＭｏＷ）膜、印加電圧が２９ｋｅＶでのプロファイルをＰＦ１とする。ゲート電極ＧＥ２が膜厚３００ｎｍのチタン・アルミニウム・チタン（Ｔｉ／Ａｌ／Ｔｉ（ＴＡＴ））の積層膜、印加電圧が２９ｋｅＶでのプロファイルをＰＦ２とする。ゲート電極ＧＥ２が膜厚１００ｎｍのチタン・アルミニウム・チタン（Ｔｉ／Ａｌ／Ｔｉ（ＴＡＴ））の積層膜、印加電圧が２９ｋｅＶでのプロファイルをＰＦ３とする。ゲート電極ＧＥ２が膜厚１５０ｎｍのチタン（Ｔｉ）膜、印加電圧が２９ｋｅＶでのプロファイルをＰＦ４とする。ゲート電極ＧＥ２が膜厚１５０ｎｍのチタン（Ｔｉ）膜、印加電圧が３５ｋｅＶでのプロファイルをＰＦ５とする。
プロファイルＰＦ３からＰＦ５までと比較して、プロファイルＰＦ１は、絶縁層ＧＩ２中のホウ素濃度が低いことが分かる。
プロファイルＰＦ３からＰＦ５までと比較して、プロファイルＰＦ１は、絶縁層ＧＩ２中のホウ素濃度が低いことが分かる。
【0047】
図６、図７、図８、及び図９は、加速試験下でのトランジスタ特性の経時変化を示す図である。本実施形態では、ゲート電極ＧＥ２に正の電圧を印加した、正ゲートバイアス温度ストレス（Ｐｏｓｉｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ：ＰＢＴＳ）試験により、トランジスタＴｒ２のトランジスタ特性の経時変化を調べた。図６、図７、図８、及び図９は、それぞれ、プロファイルＰＦ１、ＰＦ３、ＰＦ４、及びＰＦ５の条件のトランジスタＴｒ２における、ゲート電圧－ドレイン電流特性（Ｖｇ－Ｉｄ特性）の経時変化を示している。より具体的には、図６、図７、図８、及び図９は、経過時間０秒、１００秒、５００秒、１０００秒、１５００秒、２０００秒、３６００秒でのＶｇ－Ｉｄ特性を示している。
図６、図７、図８、及び図９において、ソース－ドレイン間電圧は、０．１Ｖ及び１０Ｖと２つの異なる電圧を印加した。図６、図７、図８、及び図９それぞれにおいて、ソース－ドレイン間電圧が高くなると、ドレイン電流が高くなる。
図６、図７、図８、及び図９において、ソース－ドレイン間電圧は、０．１Ｖ及び１０Ｖと２つの異なる電圧を印加した。図６、図７、図８、及び図９それぞれにおいて、ソース－ドレイン間電圧が高くなると、ドレイン電流が高くなる。
【0048】
上述のように、図６のトランジスタＴｒ２では、ゲート電極ＧＥ２が膜厚３００ｎｍのモリブデン・タングステン（ＭｏＷ）膜、ホウ素Ｂの印加電圧は２９ｋｅＶである。図６において、経過時間０秒、すなわち初期のしきい値Ｖｔｈは、０．５２Ｖであり、試験後（経過時間３６００秒）でのしきい値変動量ΔＶｔｈは、８．１２Ｖであった。
【0049】
トランジスタＴｒ２のしきい値変動量ΔＶｔｈは、１Ｖ程度であることが好ましい。しきい値変動量ΔＶｔｈが１Ｖ程度であれば、トランジスタＴｒ２の動作異常が起こる可能性が低いからである。
しかしながら、図６に示すトランジスタでは、しきい値変動量ΔＶｔｈは、８．１２Ｖと、１Ｖよりはるかに大きい。このように、しきい値変動量ΔＶｔｈが大きいトランジスタＴｒ２は、信頼性が低下する恐れがあり、好ましくない。
しかしながら、図６に示すトランジスタでは、しきい値変動量ΔＶｔｈは、８．１２Ｖと、１Ｖよりはるかに大きい。このように、しきい値変動量ΔＶｔｈが大きいトランジスタＴｒ２は、信頼性が低下する恐れがあり、好ましくない。
【0050】
上述のように、図７のトランジスタＴｒ２では、ゲート電極ＧＥ２が膜厚３００ｎｍのチタン・アルミニウム・チタン（ＴＡＴ）の積層膜、ホウ素Ｂの印加電圧は２９ｋｅＶである。図７において、初期のしきい値Ｖｔｈは、０．８０Ｖであり、試験後でのしきい値変動量ΔＶｔｈは、１．３５Ｖであった。このようなしきい値変動量ΔＶｔｈが小さいトランジスタＴｒ２は、信頼性の低下が抑制されており、好適である。
【0051】
上述のように、図８のトランジスタＴｒ２では、ゲート電極ＧＥ２が膜厚１５０ｎｍのチタン（Ｔｉ）膜、ホウ素Ｂの印加電圧が２９ｋｅＶである。図８において、初期のしきい値Ｖｔｈは、０．８５Ｖであり、試験後でのしきい値変動量ΔＶｔｈは、０．９１Ｖであった。このようなしきい値変動量ΔＶｔｈが小さいトランジスタＴｒ２は、信頼性の低下が抑制されており、好適である。
【0052】
上述のように、図９のトランジスタＴｒ２では、ゲート電極ＧＥ２が膜厚１５０ｎｍのチタン（Ｔｉ）膜、ホウ素Ｂの印加電圧は３５ｋｅＶである。図９において、初期のしきい値Ｖｔｈは、０．５５Ｖであり、試験後でのしきい値変動量ΔＶｔｈは、０．５１Ｖであった。このようなしきい値変動量ΔＶｔｈが小さいトランジスタＴｒ２は、信頼性の低下が抑制されており、好適である。 図８及び図９を比較すると、ゲート電極ＧＥ２が同一材料同一膜厚で形成されていても、印加電圧が高い方が、しきい値変動量ΔＶｔｈが小さい。印加電圧が高いと、ホウ素Ｂがより深く注入され、半導体層ＳＣ２近傍の絶縁層ＧＩ２のホウ素濃度が高くなり、当該領域の欠陥がより修復されるためと考えられる。
【0053】
図１０及び図１１は、トランジスタに定電流を流し続けたときのドレイン電流の経時変化を示す図である。図１０は、プロファイルＰＦ４（ゲート電極ＧＥ２が膜厚１５０ｎｍのチタン（Ｔｉ）膜、ホウ素Ｂの印加電圧が２９ｋｅＶ）、図１１は、プロファイルＰＦ５（ゲート電極ＧＥ２が膜厚１５０ｎｍのチタン（Ｔｉ）膜、ホウ素Ｂの印加電圧が３５ｋｅＶ）のトランジスタＴｒ２でのドレイン電流の経時変化を示している。
【0054】
図１０は、ドレイン電流の変化量ΔＩＤＲＴが、１０時間で２．８％減であったことを示している。図１１は、ドレイン電流の変化量ΔＩＤＲＴが、１０時間で１．９％減であったことを示している。図１０（プロファイルＰＦ４）及び図１１（プロファイルＰＦ５）のトランジスタＴｒ２は、ドレイン電流の変化量がこのように小さいことが明らかとなった。図１０（プロファイルＰＦ４）よりも図１１（プロファイルＰＦ５）に示すトランジスタの方が、よりドレイン電流の変化量が小さく、信頼性が維持されるということが分かった。
【0055】
図６から図１１までに示すＳＩＭＳプロファイルとＰＢＴＳ試験の結果から、ゲート電極ＧＥ２の膜厚とホウ素Ｂ注入時の印加電圧をそれぞれ調整することで、トランジスタＴｒ２の信頼性が向上することが分かった。膜厚が１００ｎｍ以上１５０ｎｍ以下の範囲内では、酸化珪素の終端化に十分な量のホウ素Ｂが、絶縁層ＧＩ２に注入される。これにより、トランジスタＴｒ２がディプリートを起こすことなく、酸化珪素膜の欠陥修復を行うことができる。以上からトランジスタＴｒ２の信頼性が向上する。
【0056】
図１２は、トランジスタＴｒ２の積層構成、図１３は、当該積層構成におけるホウ素注入のシミュレーション結果を示す図である。図１２に示すトランジスタＴｒ２では、絶縁層ＩＬＩ２、半導体層ＳＣ２、絶縁層ＧＩ２、及びゲート電極ＧＥ２として、それぞれ、酸化珪素（ＳｉＯ）、膜厚３０ｎｍのＩＧＺＯ膜、膜厚１００ｎｍの酸化珪素（ＳｉＯ）膜、膜厚１００ｎｍのモリブデン（Ｍｏ）膜が、この順に下から積層されている。ホウ素Ｂは、図１２に示すように、上方から注入されている。
【0057】
図１３は、当該積層構成を上から下に向かって分析したシミュレーション結果である。図１３の横軸は、ゲート電極ＧＥ２の上面を基準としたときの当該上面からの距離（深さ）であり、縦軸は、ホウ素濃度である。
図１３において、ホウ素Ｂの印加電圧は、３０ｋｅＶ、３５ｋｅＶ、３７．５ｋｅＶ、４０ｋｅＶ、及び４５ｋｅＶである。図１３に示すように、上記の印加電圧では、絶縁層ＧＩ２におけるホウ素濃度は、１Ｅ＋１６［ａｔｏｍｓ／ｃｍ３］以上となる。しかし、印加電圧４５ｋｅＶでは、半導体層ＳＣ２までホウ素Ｂが注入されてしまうことが分かった。よって、ゲート電極ＧＥ２が、膜厚１００ｎｍのモリブデン膜である場合には、ホウ素Ｂの印加電圧は、３０ｋｅＶ以上４０ｋｅＶ以下が好ましい。
図１３に示すように、ゲート電極ＧＥ２は、５Ｅ＋１９［ａｔｏｍｓ／ｃｍ３］以上５Ｅ＋２０［ａｔｏｍｓ／ｃｍ３］以下のホウ素を含んでいる。
図１３において、ホウ素Ｂの印加電圧は、３０ｋｅＶ、３５ｋｅＶ、３７．５ｋｅＶ、４０ｋｅＶ、及び４５ｋｅＶである。図１３に示すように、上記の印加電圧では、絶縁層ＧＩ２におけるホウ素濃度は、１Ｅ＋１６［ａｔｏｍｓ／ｃｍ３］以上となる。しかし、印加電圧４５ｋｅＶでは、半導体層ＳＣ２までホウ素Ｂが注入されてしまうことが分かった。よって、ゲート電極ＧＥ２が、膜厚１００ｎｍのモリブデン膜である場合には、ホウ素Ｂの印加電圧は、３０ｋｅＶ以上４０ｋｅＶ以下が好ましい。
図１３に示すように、ゲート電極ＧＥ２は、５Ｅ＋１９［ａｔｏｍｓ／ｃｍ３］以上５Ｅ＋２０［ａｔｏｍｓ／ｃｍ３］以下のホウ素を含んでいる。
【0058】
本実施形態により、信頼性が向上したトランジスタＴｒ２を得ることができる。トランジスタＴｒ２の信頼性が向上することにより、それを有する表示装置ＤＳＰの信頼性を向上させることが可能である。
【0059】
＜構成例１＞
図１４は、実施形態における半導体装置の他の構成例を示す断面図である。図１４に示した構成例では、図３に示した構成例と比較して、ホウ素の注入を２回行うという点で異なっている。
図１４及び図１５は、トランジスタＴｒ２の製造工程を示す断面図である。まず基材ＢＡ１上に、遮光層ＬＳ２、絶縁層ＩＬＩ１、及び絶縁層ＩＬＩ２を形成する。基材ＢＡ１及び遮光層ＬＳ２との間には、図２と同様に絶縁層を設けてもよい。絶縁層ＩＬＩ２は、酸化珪素膜である。
図１４は、実施形態における半導体装置の他の構成例を示す断面図である。図１４に示した構成例では、図３に示した構成例と比較して、ホウ素の注入を２回行うという点で異なっている。
図１４及び図１５は、トランジスタＴｒ２の製造工程を示す断面図である。まず基材ＢＡ１上に、遮光層ＬＳ２、絶縁層ＩＬＩ１、及び絶縁層ＩＬＩ２を形成する。基材ＢＡ１及び遮光層ＬＳ２との間には、図２と同様に絶縁層を設けてもよい。絶縁層ＩＬＩ２は、酸化珪素膜である。
【0060】
絶縁層ＩＬＩ２形成後に、ホウ素Ｂの注入を行う。当該注入工程を、第１注入工程ともいう。
第１注入工程により、絶縁層ＩＬＩ２にホウ素Ｂが印加される（図１４参照）。
より詳細には、絶縁層ＩＬＩ２のうち、後述する半導体層ＳＣ２と接する領域にホウ素Ｂが注入される。当該領域にホウ素Ｂが注入されるように、印加電圧を設定すればよい。
第１注入工程により、絶縁層ＩＬＩ２にホウ素Ｂが印加される（図１４参照）。
より詳細には、絶縁層ＩＬＩ２のうち、後述する半導体層ＳＣ２と接する領域にホウ素Ｂが注入される。当該領域にホウ素Ｂが注入されるように、印加電圧を設定すればよい。
【0061】
第１注入工程後、絶縁層ＩＬＩ２上に半導体層ＳＣ２を形成する。半導体層ＳＣ２を覆い、半導体層ＳＣ２及び絶縁層ＩＬＩ２に接して、絶縁層ＧＩ２を設ける。絶縁層ＧＩ２は、酸化珪素膜である。
第１注入工程にて、ホウ素Ｂが注入された絶縁層ＩＬＩ２の領域を、ＩＬＩ２ｕとする。上述のように、半導体層ＳＣ２及び領域ＩＬＩ２ｕは接している。領域ＩＬＩ２ｕは、絶縁層ＩＬＩ２及び半導体層ＳＣ２の界面近傍に位置している。領域ＩＬＩ２ｕは、絶縁層ＩＬＩ２のうち上層の領域である。絶縁層ＩＬＩ２、特に領域ＩＬＩ２ｕのホウ素濃度は、図１３で示した例と同様、１Ｅ＋１６［ａｔｏｍｓ／ｃｍ３］以上であればよい。
第１注入工程にて、ホウ素Ｂが注入された絶縁層ＩＬＩ２の領域を、ＩＬＩ２ｕとする。上述のように、半導体層ＳＣ２及び領域ＩＬＩ２ｕは接している。領域ＩＬＩ２ｕは、絶縁層ＩＬＩ２及び半導体層ＳＣ２の界面近傍に位置している。領域ＩＬＩ２ｕは、絶縁層ＩＬＩ２のうち上層の領域である。絶縁層ＩＬＩ２、特に領域ＩＬＩ２ｕのホウ素濃度は、図１３で示した例と同様、１Ｅ＋１６［ａｔｏｍｓ／ｃｍ３］以上であればよい。
【0062】
絶縁層ＧＩ２形成後に、ホウ素Ｂの注入を行う。当該注入工程を、第２注入工程ともいう。第２注入工程により、絶縁層ＧＩ２にホウ素Ｂが注入される（図１５参照）。絶縁層ＧＩ２のホウ素濃度は、図１３で示した例と同様、１Ｅ＋１６［ａｔｏｍｓ／ｃｍ３］以上であればよい。
半導体層ＳＣ２の上下で接する絶縁層ＩＬＩ２及びＧＩ２にホウ素Ｂを注入することにより、半導体層ＳＣ２の欠陥を増大させずに、絶縁層ＩＬＩ２及びＧＩ２中の余剰酸素による欠陥準位を低減させることができる。これにより、トランジスタＴｒ２の信頼性を向上させることが可能である。
半導体層ＳＣ２の上下で接する絶縁層ＩＬＩ２及びＧＩ２にホウ素Ｂを注入することにより、半導体層ＳＣ２の欠陥を増大させずに、絶縁層ＩＬＩ２及びＧＩ２中の余剰酸素による欠陥準位を低減させることができる。これにより、トランジスタＴｒ２の信頼性を向上させることが可能である。
【0063】
図１６、図１７、及び図１８は、トランジスタＴｒ２の製造工程を示す断面図である。絶縁層ＧＩ２上に金属膜を形成し、当該金属膜を成形することにより、ゲート電極ＧＥ２を形成する（図１６参照）。
次いで、ゲート電極ＧＥ２をマスクとして、半導体層ＳＣ２にホウ素Ｂを注入する（図１７参照）。
半導体層ＳＣ２のうち、ゲート電極ＧＥ２と重畳しない領域は、ホウ素Ｂが注入され、低抵抗化する。当該低抵抗化された領域を、ソース領域ＲＳ２及びドレイン領域ＲＤ２として用いる（図１８参照）。
半導体層ＳＣ２のうち、ゲート電極ＧＥ２と重畳する領域は、ホウ素Ｂは注入されない。当該領域を、チャネル形成領域ＲＣ２として用いる。
次いで、ゲート電極ＧＥ２をマスクとして、半導体層ＳＣ２にホウ素Ｂを注入する（図１７参照）。
半導体層ＳＣ２のうち、ゲート電極ＧＥ２と重畳しない領域は、ホウ素Ｂが注入され、低抵抗化する。当該低抵抗化された領域を、ソース領域ＲＳ２及びドレイン領域ＲＤ２として用いる（図１８参照）。
半導体層ＳＣ２のうち、ゲート電極ＧＥ２と重畳する領域は、ホウ素Ｂは注入されない。当該領域を、チャネル形成領域ＲＣ２として用いる。
【0064】
なお絶縁層ＩＬＩ２及びＧＩ２の欠陥量によっては、絶縁層ＩＬＩ２及びＧＩ２の一方、例えば絶縁層ＩＬＩ２のみホウ素Ｂを注入してもよい。
本構成例においても、実施形態と同様の効果を奏する。
本構成例においても、実施形態と同様の効果を奏する。
【0065】
＜構成例２＞
図１９は、実施形態における半導体装置の他の構成例を示す断面図である。図１９に示した構成例では、図３に示した構成例と比較して、トランジスタＴｒ２がボトムゲート型であるという点で異なっている。
図１９及び図２０は、トランジスタＴｒ２の製造工程を示す断面図である。まず基材ＢＡ１上に、ゲート電極ＧＥ２、絶縁層ＧＩ２ａ、絶縁層ＧＩ２ｂを形成する。基材ＢＡ１及び遮光層ＬＳ２との間には、図２と同様に絶縁層を設けてもよい。絶縁層ＧＩ２ｂは、後の工程で形成される半導体層ＳＣ２と接する。絶縁層ＧＩ２ｂは酸化珪素であればよい。２層の絶縁層ＧＩ２ａ及びＧＩ２ｂに代えて、絶縁層１層のみ（絶縁層ＧＩ２とする）を形成してもよい。
図１９は、実施形態における半導体装置の他の構成例を示す断面図である。図１９に示した構成例では、図３に示した構成例と比較して、トランジスタＴｒ２がボトムゲート型であるという点で異なっている。
図１９及び図２０は、トランジスタＴｒ２の製造工程を示す断面図である。まず基材ＢＡ１上に、ゲート電極ＧＥ２、絶縁層ＧＩ２ａ、絶縁層ＧＩ２ｂを形成する。基材ＢＡ１及び遮光層ＬＳ２との間には、図２と同様に絶縁層を設けてもよい。絶縁層ＧＩ２ｂは、後の工程で形成される半導体層ＳＣ２と接する。絶縁層ＧＩ２ｂは酸化珪素であればよい。２層の絶縁層ＧＩ２ａ及びＧＩ２ｂに代えて、絶縁層１層のみ（絶縁層ＧＩ２とする）を形成してもよい。
【0066】
絶縁層ＧＩ２ｂ形成後、ホウ素Ｂを注入する。当該注入工程を、本構成例の第１注入工程とする。実施形態と同様に、絶縁層ＧＩ２ｂ中のホウ素濃度は、１Ｅ＋１６［ａｔｏｍｓ／ｃｍ３］以上であればよい。これにより、絶縁層ＧＩ２ｂ中の余剰酸素による欠陥準位を低減させることができる。
絶縁層ＧＩ２ｂだけでなく、絶縁層ＧＩ２ｂと絶縁層ＧＩ２ａを併せた２層の絶縁層（絶縁層ＧＩ２とする）中のホウ素濃度が、上記の範囲であってもよい。絶縁層１層のみを形成する場合においても、ホウ素濃度が、上記の範囲であればよい。
絶縁層ＧＩ２ｂだけでなく、絶縁層ＧＩ２ｂと絶縁層ＧＩ２ａを併せた２層の絶縁層（絶縁層ＧＩ２とする）中のホウ素濃度が、上記の範囲であってもよい。絶縁層１層のみを形成する場合においても、ホウ素濃度が、上記の範囲であればよい。
【0067】
次いで、絶縁層ＧＩ２ｂ上に半導体層ＳＣ２を形成する。半導体層ＳＣ２は、ゲート電極ＧＥ２に絶縁層ＧＩ２（ＧＩ２ａ及びＧＩ２ｂ）を挟んで重畳している。
半導体層ＳＣ２を覆って金属膜を形成し、一部を除去して、ソース電極ＳＥ２及びドレイン電極ＤＥ２を形成する。半導体層ＳＣ２のうち、ソース電極ＳＥ２と重畳する領域がソース領域ＲＳ２、ドレイン電極ＤＥ２と重畳する領域がドレイン領域ＲＤ２である。ソース領域ＲＳ２及びドレイン領域ＲＤ２との間に、チャネル形成領域ＲＣ２が設けられる。
金属膜の一部を除去する際に、チャネル形成領域ＲＣ２の上層が一部除去されてもよい。
半導体層ＳＣ２を覆って金属膜を形成し、一部を除去して、ソース電極ＳＥ２及びドレイン電極ＤＥ２を形成する。半導体層ＳＣ２のうち、ソース電極ＳＥ２と重畳する領域がソース領域ＲＳ２、ドレイン電極ＤＥ２と重畳する領域がドレイン領域ＲＤ２である。ソース領域ＲＳ２及びドレイン領域ＲＤ２との間に、チャネル形成領域ＲＣ２が設けられる。
金属膜の一部を除去する際に、チャネル形成領域ＲＣ２の上層が一部除去されてもよい。
【0068】
絶縁層ＧＩ２ｂ（絶縁層ＧＩ２）、半導体層ＳＣ２、ソース電極ＳＥ２、及びドレイン電極ＤＥ２を覆って、絶縁層ＩＬＩ３を形成する。絶縁層ＩＬＩ３は、半導体層ＳＣ２と接する。絶縁層ＩＬＩ３は酸化珪素であればよい。
絶縁層ＩＬＩ３形成後、ホウ素Ｂを注入する。当該注入工程を、本構成例の第２注入工程とする。絶縁層ＩＬＩ３中のホウ素濃度は、１Ｅ＋１６［ａｔｏｍｓ／ｃｍ３］以上であればよい。これにより、絶縁層ＩＬＩ３中の余剰酸素による欠陥準位を低減させることができる。
第２注入工程では、半導体層ＳＣ２にホウ素Ｂが注入されず、絶縁層ＩＬＩ３にホウ素Ｂが注入されるように、注入時の印加電圧を決定する。
本構成例においても、実施形態と同様の効果を奏する。
絶縁層ＩＬＩ３形成後、ホウ素Ｂを注入する。当該注入工程を、本構成例の第２注入工程とする。絶縁層ＩＬＩ３中のホウ素濃度は、１Ｅ＋１６［ａｔｏｍｓ／ｃｍ３］以上であればよい。これにより、絶縁層ＩＬＩ３中の余剰酸素による欠陥準位を低減させることができる。
第２注入工程では、半導体層ＳＣ２にホウ素Ｂが注入されず、絶縁層ＩＬＩ３にホウ素Ｂが注入されるように、注入時の印加電圧を決定する。
本構成例においても、実施形態と同様の効果を奏する。
【0069】
本開示において、半導体層ＳＣ２と接し、半導体層ＳＣ２の下に形成される絶縁層を、第１絶縁層とする。半導体層ＳＣ２と接し、半導体層ＳＣ２の上に形成される絶縁層を、第２絶縁層とする。
図１４から図１８に示すトランジスタＴｒ２では、絶縁層ＩＬＩ２及びＧＩ２は、それぞれ、第１絶縁層及び第２絶縁層に相当する。図１９及び図２０に示されるトランジスタＴｒ２では、絶縁層ＧＩ２及び絶縁層ＩＬＩ３は、それぞれ、第１絶縁層及び第２絶縁層に相当する。
図１４から図１８に示すトランジスタＴｒ２では、絶縁層ＩＬＩ２及びＧＩ２は、それぞれ、第１絶縁層及び第２絶縁層に相当する。図１９及び図２０に示されるトランジスタＴｒ２では、絶縁層ＧＩ２及び絶縁層ＩＬＩ３は、それぞれ、第１絶縁層及び第２絶縁層に相当する。
【0070】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0071】
ＧＥ２…ゲート電極、ＧＩ２…絶縁層、ＧＩ２ａ…絶縁層、ＧＩ２ｂ…絶縁層、ＧＩ２ｃ…領域、ＩＬＩ１…絶縁層、ＩＬＩ２…絶縁層、ＩＬＩ２ｕ…領域、ＩＬＩ３…絶縁層、ＩＬＩ４…絶縁層、ＰＦ１…プロファイル、ＰＦ２…プロファイル、ＰＦ３…プロファイル、ＰＦ４…プロファイル、ＰＦ５…プロファイル、ＳＣ１…半導体層、ＳＣ２…半導体層、Ｔｒ１…トランジスタ、Ｔｒ２…トランジスタ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】