▶ サムソン エレクトロ−メカニックス カンパニーリミテッド．の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022129349
(43)【公開日】2022-09-05
(54)【発明の名称】積層セラミック電子部品
(51)【国際特許分類】
H01G 4/30 20060101AFI20220829BHJP
【ＦＩ】
H01G4/30 515
H01G4/30 516
H01G4/30 201D
H01G4/30 201L
【審査請求】未請求
【請求項の数】11
【出願形態】ＯＬ
(21)【出願番号】P 2021148762
(22)【出願日】2021-09-13
(31)【優先権主張番号】10-2021-0024911
(32)【優先日】2021-02-24
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】594023722
【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．
(74)【代理人】
【識別番号】110000877
【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所
(72)【発明者】
【氏名】ベイク、スン イン
(72)【発明者】
【氏名】チュン、ヒー スン
(72)【発明者】
【氏名】パク、ジェ スン
(72)【発明者】
【氏名】キム、ヒョン ウク
【テーマコード（参考）】
5E001
5E082
【Ｆターム（参考）】
5E001AB03
5E001AE02
5E001AE03
5E082AB03
5E082EE04
5E082EE23
5E082FF05
5E082FG26
5E082GG10
(57)【要約】
【課題】積層セラミック電子部品を提供する。
【解決手段】本発明の一実施形態による積層セラミック電子部品は、（Ｂａ１－ｘＣａｘ）（Ｔｉ１－ｙ（Ｚｒ、Ｓｎ、Ｈｆ）ｙ）Ｏ３（但し、０≦ｘ≦１、０≦ｙ≦０．５）で表される主成分を含み、複数のグレイン、及び上記複数のグレインの間に配置されるグレインバウンダリーを含む誘電体層、及び上記誘電体層を間に挟んで交互に積層される第１及び第２内部電極を含むセラミック本体と、上記第１内部電極と連結される第１外部電極と、上記第２内部電極と連結される第２外部電極と、を含み、上記誘電体層は、３個のグレインバウンダリーが接して配置される三重点及び上記三重点の内部に配置されるＳｉの二次相を含み、上記誘電体層と内部電極の界面におけるＳｉ含有量の散布が１重量％以下であることができる。
【選択図】図１
【解決手段】本発明の一実施形態による積層セラミック電子部品は、（Ｂａ１－ｘＣａｘ）（Ｔｉ１－ｙ（Ｚｒ、Ｓｎ、Ｈｆ）ｙ）Ｏ３（但し、０≦ｘ≦１、０≦ｙ≦０．５）で表される主成分を含み、複数のグレイン、及び上記複数のグレインの間に配置されるグレインバウンダリーを含む誘電体層、及び上記誘電体層を間に挟んで交互に積層される第１及び第２内部電極を含むセラミック本体と、上記第１内部電極と連結される第１外部電極と、上記第２内部電極と連結される第２外部電極と、を含み、上記誘電体層は、３個のグレインバウンダリーが接して配置される三重点及び上記三重点の内部に配置されるＳｉの二次相を含み、上記誘電体層と内部電極の界面におけるＳｉ含有量の散布が１重量％以下であることができる。
【選択図】図１
【特許請求の範囲】
【請求項1】
（Ｂａ１－ｘＣａｘ）（Ｔｉ１－ｙ（Ｚｒ、Ｓｎ、Ｈｆ）ｙ）Ｏ３（但し、０≦ｘ≦１、０≦ｙ≦０．５）で表される主成分を含み、複数のグレイン、及び前記複数のグレインの間に配置されるグレインバウンダリーを含む誘電体層、及び前記誘電体層を間に挟んで交互に積層される第１及び第２内部電極を含むセラミック本体と、
前記第１内部電極と連結される第１外部電極と、前記第２内部電極と連結される第２外部電極と、を含み、
前記誘電体層は、３個のグレインバウンダリーが接して配置される三重点及び前記三重点の内部に配置されるＳｉの二次相を含み、
前記誘電体層と内部電極の界面におけるＳｉ含有量の散布が１重量％以下である、積層セラミック電子部品。
前記第１内部電極と連結される第１外部電極と、前記第２内部電極と連結される第２外部電極と、を含み、
前記誘電体層は、３個のグレインバウンダリーが接して配置される三重点及び前記三重点の内部に配置されるＳｉの二次相を含み、
前記誘電体層と内部電極の界面におけるＳｉ含有量の散布が１重量％以下である、積層セラミック電子部品。
【請求項2】
前記複数のグレイン内部の平均Ｓｉの含有量（ａ）に対する前記三重点の平均Ｓｉ含有量（ｂ）の割合（ｂ／ａ）は、３超過及び／または６未満の範囲内である、請求項１に記載の積層セラミック電子部品。
【請求項3】
前記誘電体層は、Ｙ、Ｄｙ、Ｈｏ、Ｅｒ、Ｇｄ、Ｃｅ、Ｎｄ、Ｓｍ、Ｔｂ、Ｅｕ、Ｔｍ、Ｌａ、Ｌｕ及びＹｂのうち一つ以上の元素を含む第１副成分を含み、
前記誘電体層の内部の第１副成分が最大含有量を有する領域は、前記グレインバウンダリー内に配置される、請求項１に記載の積層セラミック電子部品。
前記誘電体層の内部の第１副成分が最大含有量を有する領域は、前記グレインバウンダリー内に配置される、請求項１に記載の積層セラミック電子部品。
【請求項4】
前記誘電体層の内部の第１副成分が最大含有量を有する領域は、前記三重点内に配置される、請求項３に記載の積層セラミック電子部品。
【請求項5】
前記複数のグレインの平均粒径は、３００ｎｍ以下である、請求項１から４のいずれか一項に記載の積層セラミック電子部品。
【請求項6】
前記誘電体層の平均厚さは、０．５μｍ以下である、請求項１から５のいずれか一項に記載の積層セラミック電子部品。
【請求項7】
前記誘電体層と内部電極の界面のＳｉ二次相の平均含有量は、０．１モル％以下である、請求項１から６のいずれか一項に記載の積層セラミック電子部品。
【請求項8】
前記誘電体層と内部電極の界面に配置されるＳｉ二次相の不検出領域を含む、請求項１から７のいずれか一項に記載の積層セラミック電子部品。
【請求項9】
前記誘電体層は、Ｍｇを含む第２副成分を含み、
前記誘電体層と内部電極の界面のＭｇ二次相の平均含有量は、０．１モル％以下である、請求項１から８のいずれか一項に記載の積層セラミック電子部品。
前記誘電体層と内部電極の界面のＭｇ二次相の平均含有量は、０．１モル％以下である、請求項１から８のいずれか一項に記載の積層セラミック電子部品。
【請求項10】
前記誘電体層及び／または内部電極はＳｎを含み、
前記誘電体層及び／または内部電極の内部のＳｎが最大含有量を有する領域は、前記誘電体層と内部電極の界面に配置される、請求項１から９のいずれか一項に記載の積層セラミック電子部品。
前記誘電体層及び／または内部電極の内部のＳｎが最大含有量を有する領域は、前記誘電体層と内部電極の界面に配置される、請求項１から９のいずれか一項に記載の積層セラミック電子部品。
【請求項11】
前記第１内部電極及び／または第２内部電極の平均厚さは、０．５μｍ以下である、請求項１から１０のいずれか一項に記載の積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、積層セラミック電子部品に関する。
【背景技術】
【0002】
最近、電子製品の小型化の傾向により、積層セラミック電子部品も小型化され、大容量化されることが要求されている。積層セラミック電子部品の小型化及び大容量化の要求に合わせて、積層セラミック電子部品の誘電体シートも薄層化されている。
【0003】
一方、電子部品の耐電圧特性などは、部品内部の微細構造に大きく影響を受けるものと知られている。誘電体シートが薄層化されるにつれて、誘電体層の結晶粒の大きさ、成分分布などが影響を受けることにより、チップの耐電圧及び信頼性特性が劣化するという問題点が表れている。一般的に、電子部品の結晶粒間の結晶粒界は高抵抗成分を有するようになるため、誘電体層の内部の結晶粒界の割合を高めて高信頼性を有する電子部品を提供するための研究が進められてきた。
【0004】
しかし、電子部品の超小型化／超高容量化に伴う誘電体層の薄層化により、製品の信頼性、高温高圧特性及び絶縁抵抗特性の低下の問題は依然として存在している。
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明の様々な目的のうち一つは、高温高圧特性に優れた積層セラミック電子部品を提供することにある。
【0006】
本発明の様々な目的のうち一つは、誘電体層の微細構造の均一性に優れ、かつ２次相を制御することができる積層セラミック電子部品を提供することにある。
【0007】
本発明の様々な目的のうち一つは、積層セラミック電子部品の絶縁抵抗特性を向上させることにある。
【0008】
本発明の様々な目的のうち一つは、信頼性が向上した積層セラミック電子部品を提供することにある。
【課題を解決するための手段】
【0009】
本発明の一実施形態による積層セラミック電子部品は、（Ｂａ１－ｘＣａｘ）（Ｔｉ１－ｙ（Ｚｒ、Ｓｎ、Ｈｆ）ｙ）Ｏ３（但し、０≦ｘ≦１、０≦ｙ≦０．５）で表される主成分を含み、複数のグレイン、及び上記複数のグレインの間に配置されるグレインバウンダリーを含む誘電体層、及び上記誘電体層を間に挟んで交互に積層される第１及び第２内部電極を含むセラミック本体と、上記第１内部電極と連結される第１外部電極と、上記第２内部電極と連結される第２外部電極と、を含み、上記誘電体層は、３個のグレインバウンダリーが接して配置される三重点及び上記三重点の内部に配置されるＳｉの二次相を含み、上記誘電体層と内部電極の界面におけるＳｉ含有量の散布が１重量％以下であることができる。
【発明の効果】
【0010】
本発明の様々な効果のうち一つは、積層セラミック電子部品の高温高圧特性を向上できることである。
【0011】
本発明の様々な効果のうち一つは、積層セラミック電子部品の誘電体層の微細構造の均一性に優れ、かつ２次相を制御できることである。
【0012】
本発明の様々な効果のうち一つは、積層セラミック電子部品の絶縁抵抗特性を向上できることである。
【0013】
本発明の様々な効果のうち一つは、積層セラミック電子部品の信頼性を向上できることである。
【0014】
但し、本発明の多様でありながらも有意義な利点及び効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解されることができる。
【図面の簡単な説明】
【0015】
【図1】本発明の一実施形態による積層セラミック電子部品を概略的に示す斜視図である。
【図5】比較例の同図（ａ）及び実施形態の同図（ｂ）の内部電極及び誘電体界面におけるＭｇに対するＥＤＳ（ｅｎｅｒｇｙ ｄｉｓｐｅｒｓｉｖｅ ｓｐｅｃｔｒｏｓｃｏｐｙ）マッピングイメージである。
【図6】比較例の同図（ａ）及び実施形態の同図（ｂ）の内部電極及び誘電体界面におけるＳｉに対するＥＤＳ（ｅｎｅｒｇｙ ｄｉｓｐｅｒｓｉｖｅ ｓｐｅｃｔｒｏｓｃｏｐｙ）マッピングイメージである。
【図7】同図（ａ）は、比較例の内部電極及び誘電体界面におけるＥＤＳ（ｅｎｅｒｇｙ ｄｉｓｐｅｒｓｉｖｅ ｓｐｅｃｔｒｏｓｃｏｐｙ）マッピングに対するＬｉｎｅ ｐｒｏｆｉｌｉｎｇ結果を示すグラフである。同図（ｂ）は、実施形態の内部電極及び誘電体界面におけるＥＤＳ（ｅｎｅｒｇｙ ｄｉｓｐｅｒｓｉｖｅ ｓｐｅｃｔｒｏｓｃｏｐｙ）マッピングに対するＬｉｎｅ ｐｒｏｆｉｌｉｎｇ結果を示すグラフである。
【図8】同図（ａ）は、比較例の三重点のＥＤＳ（ｅｎｅｒｇｙ ｄｉｓｐｅｒｓｉｖｅ ｓｐｅｃｔｒｏｓｃｏｐｙ）マッピングに対するＬｉｎｅ ｐｒｏｆｉｌｉｎｇ結果を示すグラフである。同図（ｂ）は、実施形態の三重点のＥＤＳ（ｅｎｅｒｇｙ ｄｉｓｐｅｒｓｉｖｅ ｓｐｅｃｔｒｏｓｃｏｐｙ）マッピングに対するＬｉｎｅ ｐｒｏｆｉｌｉｎｇ結果を示すグラフである。
【図9】同図（ａ）は、比較例に対する高温高圧テスト結果を示すグラフである。同図（ｂ）は、実施形態に対する高温高圧テスト結果を示すグラフである。
【発明を実施するための形態】
【0016】
以下、具体的な実施形態及び添付された図面を参照して、本発明の実施形態を説明する。これは、本明細書に記載された技術を特定の実施形態に限定しようとするものではなく、本発明の実施形態の様々な変更（ｍｏｄｉｆｉｃａｔｉｏｎｓ）、均等物（ｅｑｕｉｖａｌｅｎｔｓ）、及び／または代替物（ａｌｔｅｒｎａｔｉｖｅｓ）を含むものと理解されるべきである。図面の説明に関して、類似の構成要素については類似の参照符号が使用される。
【0017】
尚、図面において本発明を明確に説明するために説明と関係ない部分は省略し、複数層及び領域を明確に表現するために厚さを拡大して示し、同一の思想の範囲内で機能が同一である構成要素は、同一の参照符号を用いて説明する。
【0018】
本明細書において、「有する」、「有することができる」、「含む」、または「含むことができる」などの表現は、当該特徴（例えば、数値、機能、動作、または部品などの構成要素）の存在を指し、追加的な特徴の存在を排除しない。
【0019】
本明細書において、「Ａ及び／またはＢ」、「Ａ及び／またはＢの少なくとも一つ」、或いは「Ａ及び／またはＢのいずれか一つまたはそれ以上」などの表現は、ともに挙げられた項目の全ての可能な組み合わせを含み得る。例えば、「Ａ及び／またはＢ」、「Ａ及び／またはＢの少なくとも一つ」は、（１）少なくとも一つのＡを含む場合、（２）少なくとも一つのＢを含む場合、または（３）少なくとも一つのＡ及び少なくとも一つのＢの両方を含む場合を何れも指すことができる。
【0020】
図面において、Ｘ方向は第１方向、Ｌ方向または長さ方向、Ｙ方向は第２方向、Ｗ方向または幅方向、Ｚ方向は第３方向、Ｔ方向または厚さ方向と定義することができる。
【0021】
図１は本発明の一実施形態による積層セラミック電子部品の概略的な斜視図であり、図２は上記積層セラミック電子部品のセラミック本体に対する斜視図であり、図３は図１のＩ－Ｉ'断面図である。また、図４は図３のＡ領域の拡大図である。
【0022】
【0023】
図１～図４を参照すると、本発明の一実施形態による積層セラミック電子部品１００は、（Ｂａ１－ｘＣａｘ）（Ｔｉ１－ｙ（Ｚｒ、Ｓｎ、Ｈｆ）ｙ）Ｏ３（但し、０≦ｘ≦１、０≦ｙ≦０．５）で表される主成分を含み、複数のグレイン１１、及び上記複数のグレイン１１の間に配置されるグレインバウンダリー１１ｂを含む誘電体層１１１、及び上記誘電体層１１１を間に挟んで交互に積層される第１及び第２内部電極１２１、１２２を含むセラミック本体１１０と、上記第１内部電極１２１と連結される第１外部電極１３１と、上記第２内部電極１２２と連結される第２外部電極１３２とを含むことができる。
【0024】
この時、上記誘電体層１１１は、３個のグレインバウンダリー１１ｂが接して配置される三重点１１ｃ、及び上記三重点１１ｃの内部に配置されるＳｉの二次相（ｓｅｃｏｎｄａｒｙ ｐｈａｓｅ）を含むことができる。また、上記誘電体層１１１と内部電極１２１、１２２の界面におけるＳｉ含有量の散布が１重量％以下であることができる。本明細書において「三重点」とは、３個のグレインバウンダリーが会う地点を意味することができ、本明細書においてＳｉ含有量の「散布」とは、積層セラミック電子部品の中心を通りＹ軸に垂直である切断面において、上記中心から上下にそれぞれ１０個所の界面に対して測定したＳｉ含有量の標準偏差を意味することができる。図６は、誘電体層内のＳｉのＥＤＳ ｍａｐｐｉｎｇ結果を示すイメージである。図６を参照すると、従来の比較例（ａ）は三重点内にＳｉが配置されないことを確認することができるが、本発明の実施形態による積層セラミック電子部品（ｂ）は、誘電体層の三重点にＳｉの二次相が分布されていることを確認することができる。図８は、三重点のＥＳＤマッピングに対するＬｉｎｅ ｐｒｏｆｉｌｉｎｇ結果を示すグラフである。図８を参照すると、従来の比較例（ａ）は、三重点（Ｇ．Ｂ領域）内にＳｉが集中配置されないことを確認することができるが、本発明の実施形態による積層セラミック電子部品（ｂ）は、誘電体層の三重点（Ｇ．Ｂ領域）にＳｉの二次相が集中分布されていることを確認することができる。図９は、誘電体層の三重点にＳｉの二次相の配置有無による高温高圧テスト結果を示すグラフである。従来の比較例（ａ）は、誘電体層の三重点にＳｉの二次相が配置されず、高温高圧信頼性の側面で利点がないことが確認できる。本発明の実施形態による積層セラミック電子部品（ｂ）は、誘電体層の三重点にＳｉの二次相が配置されて高温高圧信頼性が向上することが確認できる。
【0025】
本発明による積層セラミック電子部品は、誘電体層の三重点にＳｉの二次相が配置される構造を通じてグレインバウンダリーに対する絶縁抵抗を向上させることができる。
【0026】
上記誘電体層と内部電極の界面におけるＳｉ含有量の散布は、１．０重量％以下、０．９重量％以下、０．８重量％以下、０．７重量％以下、０．６重量％以下、または０．５重量％以下であることができ、下限は特に制限されるものではないが、例えば、０重量％以上、または０重量％超過であることができる。誘電体層と内部電極の界面におけるＳｉ含有量の散布が上記範囲を満たすことで、誘電体及び内部電極の界面の副成分に対する濡れ性の向上により二次相の発生頻度を低くすることができ、積層セラミック電子部品の信頼性をより向上させることができる。
【0027】
本発明の一実施形態による積層セラミック電子部品１００は、誘電体層１１１、及び上記誘電体層１１１を間に挟んで交互に積層される第１及び第２内部電極１２１、１２２を含むセラミック本体１１０を含むことができる。
【0028】
上記セラミック本体１１０は、第１方向（Ｘ方向）に対向する第１及び第２面Ｓ１、Ｓ２、第２方向（Ｙ方向）に対向する第３及び第４面Ｓ３、Ｓ４、第３方向（Ｚ方向）に対向する第５及び第６面Ｓ５、Ｓ６を含むことができる。
【0029】
上記セラミック本体１１０の具体的な形状に特に制限はないが、図示されたように、セラミック本体１１０は、六面体形状やこれと類似した形状からなることができる。上記セラミック本体１１０は、焼成過程でセラミック本体１１０に含まれたセラミック粉末の収縮により、完全な直線を有する六面体形状ではないが、実質的に六面体形状を有することができる。上記セラミック本体１１０は、必要に応じて角に丸みをつけるラウンド処理をすることができる。上記ラウンド処理は、例えば、バレル研磨などを使用することができるが、これに制限されるものではない。
【0030】
上記セラミック本体１１０は、誘電体層１１１、第１内部電極１２１、及び第２内部電極１２２が交互に積層されていることができる。上記誘電体層１１１、第１内部電極１２１及び第２内部電極１２２は、第３方向（Ｚ方向）に積層されていることができる。上記複数の誘電体層１１１は焼成した状態で、隣接する誘電体層１１１間の境界は、走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認しにくいほど一体化することができる。
【0031】
一つの例示において、上記誘電体層１１１は、主成分及び副成分を含み、上記副成分は、第１～第６副成分のうち少なくとも一つ以上を含むことができる。本明細書において「主成分」とは、他の成分に比べて相対的に多くの重量割合を占める成分を意味することができ、全体誘電体の重量を基準として５０重量％以上の成分を意味することができる。また、「副成分」とは、他の成分に比べて相対的に少ない重量割合を占める成分を意味することができ、全体誘電体の重量を基準として５０重量％未満の成分を意味することができる。
【0032】
以下では、本発明の一実施形態による誘電体層の各成分をより具体的に説明する。
【0033】
ａ）主成分
本発明による積層セラミック電子部品の誘電体層は、（Ｂａ１－ｘＣａｘ）（Ｔｉ１－ｙ（Ｚｒ、Ｓｎ、Ｈｆ）ｙ）Ｏ３（但し、０≦ｘ≦１、０≦ｙ≦０．５）で表される主成分を含むことができる。上記主成分は、例えば、ＢａＴｉＯ３にＣａ、Ｚｒ、Ｓｎ及び／またはＨｆが一部固溶された形態で存在する化学物であることができる。上記組成式において、ｘは０以上、１以下の範囲であることができ、ｙは０以上、０．５以下の範囲であることができるが、これに制限されるものではない。例えば、上記組成式において、ｘが０、ｙが０、ｚが０である場合、上記主成分はＢａＴｉＯ３になることができる。
本発明による積層セラミック電子部品の誘電体層は、（Ｂａ１－ｘＣａｘ）（Ｔｉ１－ｙ（Ｚｒ、Ｓｎ、Ｈｆ）ｙ）Ｏ３（但し、０≦ｘ≦１、０≦ｙ≦０．５）で表される主成分を含むことができる。上記主成分は、例えば、ＢａＴｉＯ３にＣａ、Ｚｒ、Ｓｎ及び／またはＨｆが一部固溶された形態で存在する化学物であることができる。上記組成式において、ｘは０以上、１以下の範囲であることができ、ｙは０以上、０．５以下の範囲であることができるが、これに制限されるものではない。例えば、上記組成式において、ｘが０、ｙが０、ｚが０である場合、上記主成分はＢａＴｉＯ３になることができる。
【0034】
ｂ）第１副成分
本発明の一実施形態によると、本発明による積層セラミック電子部品の誘電体層は、Ｙ、Ｄｙ、Ｈｏ、Ｅｒ、Ｇｄ、Ｃｅ、Ｎｄ、Ｓｍ、Ｔｂ、Ｅｕ、Ｔｍ、Ｌａ、Ｌｕ及びＹｂのうち一つ以上の元素を含む第１副成分を含むことができる。
本発明の一実施形態によると、本発明による積層セラミック電子部品の誘電体層は、Ｙ、Ｄｙ、Ｈｏ、Ｅｒ、Ｇｄ、Ｃｅ、Ｎｄ、Ｓｍ、Ｔｂ、Ｅｕ、Ｔｍ、Ｌａ、Ｌｕ及びＹｂのうち一つ以上の元素を含む第１副成分を含むことができる。
【0035】
上記第１副成分は、主成分のＢサイト元素の合計１００モルに対して０．２モル部以上及び／または５．４モル部以下の範囲で含まれることができる。上記第１副成分の含有量は、酸化物または炭酸塩のような添加形態を区分せず、第１副成分に含まれたＹ、Ｄｙ、Ｈｏ、Ｅｒ、Ｇｄ、Ｃｅ、Ｎｄ、Ｓｍ、Ｔｂ、Ｅｕ、Ｔｍ、Ｌａ、Ｌｕ及びＹｂのうち少なくとも一つ以上の元素の含有量を基準とすることができる。
【0036】
上記第１副成分は、積層セラミック電子部品の信頼性低下を防ぐ役割をする。上記第１副成分が上述した範囲から外れる場合、高温耐電圧特性が低下するおそれがある。
【0037】
一つの例示において、本発明による積層セラミック電子部品の第１副成分が最大含有量を有する領域は、上記グレインバウンダリー内に配置されることができる。上記第１副成分が最大含有量を有する領域は、上記第１副成分の濃度が最大である点を意味することができ、積層セラミック電子部品の誘電体層のうち第１副成分の濃度が最大である点を意味することができる。
【0038】
上記誘電体層の内部の第１副成分が最大含有量を有する領域は、例えば、前述した三重点内に配置されることができる。即ち、誘電体層内の第１副成分の濃度の最大値は、三重点で観察されることができる。
【0039】
上記第１副成分は、ＡＢＯ３構造を有するペロブスカイト化合物のＡサイト及び／またはＢサイトに置換されて酸素空孔の発生を抑制することができ、これにより、高い絶縁抵抗を実現することができる。本明細書において「酸素空孔（ｏｘｙｇｅｎ ｖａｃａｎｃｙ）」とは、ある化合物において酸素があるべき所から酸素が抜け出て生じた空孔を意味する。例えば、ペロブスカイト構造（ＡＢＯ３）を有するチタン酸バリウム（ＢａＴｉＯ３）を還元雰囲気下で焼結すると、上記チタン酸バリウム（ＢａＴｉＯ３）が有する酸素のうち一部が還元されて酸素が上記チタン酸バリウム（ＢａＴｉＯ３）から落ちるようになり、酸素の落ちて生じた空孔はイオン伝導度を有する酸素空孔となる。かかる酸素空孔は、絶縁性低下などの電気的特性を悪化させる原因となるため、薄い厚さを有する積層セラミック電子部品では、酸素空孔の発生を抑制することが重要である。本発明による積層セラミック電子部品は、誘電体層内の第１副成分が最大含有量を有する領域を前述したように調節して酸素空孔の発生を効果的に抑制することができ、これにより製品の信頼性を向上させることができる。
【0040】
ｃ）第２副成分
本発明の一実施形態によると、本発明による積層セラミック電子部品の誘電体層は、Ｍｇを含む第２副成分を含むことができる。
本発明の一実施形態によると、本発明による積層セラミック電子部品の誘電体層は、Ｍｇを含む第２副成分を含むことができる。
【0041】
上記第２副成分は、原子が固定アクセプター（ｆｉｘｅｄ－ｖａｌｅｎｃｅ ａｃｃｅｐｔｏｒ）元素として機能することができ、主成分のＢサイト元素の合計１００モルに対して０．２５モル部以上及び／または１．０モル部以下の範囲で含まれることができる。上記第２副成分の含有量は、酸化物または炭酸塩のような添加形態を区分せず、第２副成分に含まれたＭｇ元素の含有量を基準とすることができる。
【0042】
上記第２副成分の含有量が主成分のＢサイト元素の合計１００モルに対して１．０モル部を超過する場合、誘電率が低くなり、高温耐電圧特性が低くなるという問題が発生するおそれがある。
【0043】
本発明の一実施形態において、本発明による積層セラミック電子部品１００の誘電体層１１１は、前述した主成分を含む複数のグレイン（ｇｒａｉｎ）１１及び２以上のグレイン１１の間に配置されるグレインバウンダリー（ｇｒａｉｎ ｂｏｕｎｄａｒｙ）１１ｃを含むことができる。図４は、本発明の一実施形態による誘電体層の微細構造を説明するための概路図である。本発明による誘電体は、前述した主成分及び副成分を焼結して形成されたものであることができ、主成分及び副成分を焼結して形成した誘電体１１１は、グレイン（ｇｒａｉｎ）１１とグレインバウンダリー（ｇｒａｉｎ ｂｏｕｎｄａｒｙ）１１ｂを含むことができる。また、上記グレインバウンダリーが３個会う三重点を含むことができる。
【0044】
一つの例示において、上記グレイン１１は、コアシェル構造を有することができる。上記コアシェル構造は、コア部１１ａを取り囲むようにシェル部１１ｂが配置されることができる。図４を参照すると、上記グレイン１１は、シェル部１１ｂの内部にコア部１１ａが配置されることができる。上記コア部１１ａは、副成分が固溶されていない領域を意味することができ、上記シェル部１１ｂは、コア部１１ａを除いた残りの領域を意味することができる。上記コア部１１ａ及びシェル部１１ｂは、上記切断面に対するＴＥＭ－ＥＤＳイメージを分析して区別することができる。
【0045】
本発明の一実施形態において、積層セラミック電子部品の誘電体層のグレイン内部の平均Ｓｉの含有量（ａ）に対する三重点の平均Ｓｉ含有量（ｂ）の割合（ｂ／ａ）は、３超過及び／または６未満の範囲内であることができる。上記三重点の平均Ｓｉ含有量（ｂ）は、前述したＳｉ含有量の散布を求めた地点で採取した試料のＳｉ含有量の算術平均を意味することができ、上記グレイン内部の平均Ｓｉの含有量（ａ）は、上記三重点と接しているグレインの内部に対して採取した試料のＳｉ含有量の算術平均を意味することができる。上記誘電体層のグレイン内部の平均Ｓｉの含有量（ａ）に対する三重点の平均Ｓｉ含有量（ｂ）の割合（ｂ／ａ）が上記範囲を満たすようにして高抵抗成分であるＳｉの分布を制御することができ、これにより、優れた高圧信頼性を有する積層セラミック電子部品を実現することができる。
【0046】
一つの例示において、本発明による積層セラミック電子部品の誘電体層のグレインの平均粒径は、３００ｎｍ以下であることができる。上記グレインの平均直径は、Ｙ軸に垂直でかつ積層セラミック電子部品の中心を通る切断面において、中心に最も近い誘電体層に対してＸ軸方向に等間隔で１０個所で測定した値の算術平均であることができる。上記グレインの測定直径は、誘電体層の切断面を走査電子顕微鏡（ＳＥＭ、Ｊｅｏｌ社のＪＳＭ－７４００Ｆ）を用いてイメージを撮影した後、イメージ分析プログラム（Ｍｅｄｉａｃｙｂｅｒｎｅｔｉｃｓ社のイメージプロプラスｖｅｒ４．５）により計算した平均値を意味することができる。
【0047】
本発明の一実施形態において、誘電体層１１１の平均厚さは０．５ｕｍ以下であることができる。上記誘電体層１１１の平均厚さは、焼成された誘電体層１１１のうち第１及び第２内部電極の間に位置した互いに異なる５個所の位置で測定された値の平均であることができる。上記誘電体層１１１の平均厚さの下限は特に制限されるものではないが、例えば０．０１ｕｍ以上であることができる。
【0048】
上記誘電体層１１１は、前述した材料を含むスラリーに必要に応じて添加剤を追加し、これをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布及び乾燥して複数個のセラミックシートを設けることにより形成されることができる。上記セラミックシートは、上記スラリーをドクターブレード法で数μｍの厚さを有するシート（ｓｈｅｅｔ）型で作製することにより形成されることができるが、これに限定されるものではない。
【0049】
本発明の一つの例示において、積層セラミック電子部品１００の第１及び第２内部電極１２１、１２２は、各断面がセラミック本体１１０の対向する両端部にそれぞれ露出するように積層されることができる。具体的に、上記セラミック本体１１０の第１方向（Ｘ方向）の両面に上記第１及び第２内部電極１２１、１２２がそれぞれ露出することができ、上記セラミック本体１１０の第１面Ｓ１方向に第１内部電極１２１が露出し、第２面Ｓ２方向に第２内部電極１２２が露出することができる。
【0050】
一つの例示において、積層セラミック電子部品１００の第１及び第２内部電極１２１、１２２の平均厚さは、０．５ｕｍ以下であることができる。上記内部電極の平均厚さは、焼成された内部電極の互いに異なる５個所の位置で測定された値の平均であることができる。上記第１及び第２内部電極の平均厚さの下限は特に制限されるものではないが、例えば０．０１ｕｍ以上であることができる。
【0051】
上記第１及び第２内部電極１２１、１２２を形成する材料は、特に制限されず、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、スズ（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）及びこれらの合金のうち一つ以上の物質を含む導電性ペーストを用いて形成されることができる。
【0052】
上記セラミック本体１１０は、誘電体層に第１内部電極１２１が印刷されたセラミックグリーンシートと、誘電体層に第２内部電極１２２が印刷されたセラミックグリーンシートとを第３方向（Ｚ方向）に交互に積層して形成することができる。上記第１及び第２内部電極１２１、１２２の印刷方法は、スクリーン印刷法またはグラビア印刷法などを使用することができるが、これに限定されるものではない。
【0053】
本発明の一実施形態において、本発明による積層セラミック電子部品の誘電体層と内部電極の界面のＳｉ二次相の平均含有量は、０．１モル％以下であることができる。本明細書において、誘電体層１１１と第１内部電極１２１及び／または第２内部電極１２２の「界面」とは、誘電体層と内部電極が接している面を意味することができ、ＳＥＭイメージなどを通じて観察が可能な面を意味することができる。また、上記界面は、互いに構成成分が異なる二つの面が接している面を意味することができ、上記誘電体層と内部電極の主要成分の分布を通じて確認が可能な面を意味することができる。例えば、図７を参照すると、Ｂａ及びＴｉの含有量は所定の位置で検出されず、Ｎｉの含有量は所定の位置を通過してから検出されることを確認することができる。これにより、上記Ｂａ及びＴｉが分布する領域とＮｉが分布する領域が明確に区分されることを確認することができ、上記領域を誘電体層と内部電極の界面であると解釈することができる。
【0054】
上記誘電体層と内部電極の界面のＳｉ二次相の平均含有量は、０．１０モル％以下、０．０９モル％以下、０．０８モル％以下、０．０７モル％以下、０．０６モル％以下、または０．０５モル％以下であることができる。上記誘電体層と内部電極の界面のＳｉ二次相の平均含有量の下限は、例えば０モル％以上であることができる。上記誘電体層と内部電極の界面のＳｉ二次相の平均含有量が０モル％の場合、誘電体層と内部電極の界面でＳｉの二次相が検出されないことを意味することができ、例えば、誘電体層と内部電極の界面に配置されるＳｉ二次相の不検出領域が存在し得る。Ｓｉの二次相は、高抵抗成分として、積層セラミック電子部品の絶縁抵抗の向上のために使用される場合がある。しかし、誘電体層と内部電極の界面にＳｉの二次相が配置される場合、局部的な電界集中を起こし、むしろＢＤＶ特性が低下するおそれがある。本実施形態のように、誘電体層と内部電極の界面のＳｉ二次相の平均含有量が前述した範囲を満たす場合、電界集中現象を抑制して高電圧信頼性を向上させることができる。
【0055】
図５を参照すると、従来の比較例（ａ）は、誘電体層と内部電極の界面にＭｇ二次相が配置されることが確認できるが、本発明の一実施例（ｂ）は、誘電体層と内部電極の界面にＭｇが配置されないことが確認できる。本発明の一実施例による積層セラミック電子部品は、Ｍｇ成分の濡れ性の向上により二次相の発生頻度を低くして誘電率を向上させ、耐電圧特性を向上させることができる。
【0056】
本発明の一つの例示において、積層セラミック電子部品の誘電体層と内部電極の界面のＭｇ二次相の平均含有量は、０．１モル％以下であることができる。上記誘電体層と内部電極の界面のＭｇ二次相の平均含有量は、０．１０モル％以下、０．０９モル％以下、０．０８モル％以下、０．０７モル％以下、０．０６モル％以下、または０．０５モル％以下であることができる。上記誘電体層と内部電極の界面のＭｇ二次相の平均含有量の下限は、例えば０モル％以上であることができる。上記誘電体層と内部電極の界面のＭｇ二次相の平均含有量が０モル％の場合、誘電体層と内部電極の界面でＭｇの二次相が検出されないことを意味することができ、例えば、誘電体層と内部電極の界面に配置されるＭｇ二次相の不検出領域が存在し得る。誘電体層と内部電極の界面のＭｇ二次相の含有量が上記範囲内の場合、誘電体層の内部の微細構造を均一に形成することができ、二次相を制御することができる。Ｍｇ二次相の含有量が上記範囲から外れる場合、グレインの過成長が誘発されて誘電率が低くなり高温耐電圧特性が低下するおそれがある。
【0057】
一つの例示において、積層セラミック電子部品の誘電体層及び／または内部電極は、Ｓｎを含み、上記誘電体層及び／または内部電極の内部のＳｎが最大含有量を有する領域は、上記誘電体層と内部電極の界面に配置されることができる。誘電体層及び／または内部電極の内部のＳｎが最大含有量を有する領域は上記誘電体層と内部電極の界面に配置されるということは、上記誘電体層と内部電極の界面から離れるほどＳｎの平均含有量が低くなることを意味することができ、上記誘電体層１１１と上記第１内部電極１２１及び／または第２内部電極１２２の界面から一定距離離隔した位置（例えば１０ｎｍ以内の距離）におけるＳｎの平均含有量が上記界面に比べて低いことを意味することができる。上記Ｓｎが最大含有量を有する領域は、上記誘電体層と内部電極の界面に配置される場合、積層セラミック電子部品の耐電圧特性を向上させることができる。
【0058】
本発明による積層セラミック電子部品１００は、セラミック本体１１０の外部面に第１外部電極１３１及び第２外部電極１３２が配置されることができる。上記第１外部電極１３１は、本発明による積層セラミック電子部品１００のセラミック本体１１０の第１面Ｓ１上に配置されることができ、上記第２外部電極１３２は、上記セラミック本体１１０の第２面Ｓ２上に配置されることができる。
【0059】
一つの例示において、本発明による積層セラミック電子部品１００の第１外部電極１３１の少なくとも一部がセラミック本体１１０の第３面Ｓ３、第４面Ｓ４、第５面Ｓ５及び第６面Ｓ６上に延長して配置されることができる。また、第２外部電極１３２の少なくとも一部が上記セラミック本体１１０の第３面Ｓ３、第４面Ｓ４、第５面Ｓ５及び第６面Ｓ６上に延長して配置されることができる。この場合、上記第１外部電極１３１と第２外部電極１３２は、互いに離隔して配置されることができる。上記第１外部電極１３１及び／または第２外部電極１３２の少なくとも一部がそれぞれ上記セラミック本体１１０の第３面Ｓ３、第４面Ｓ４、第５面Ｓ５及び第６面Ｓ６上に延長して配置される場合、上記延長される部分はいわゆるバンド部として機能することができ、水分浸透などを防止して本発明による積層セラミック電子部品１００の信頼性をより向上させることができる。
【0060】
本発明の一実施形態において、積層セラミック電子部品１００の第１外部電極１３１及び第２外部電極１３２は、導電性金属を含む焼成電極であることができる。上記導電性金属は、例えばニッケル（Ｎｉ）、銅（Ｃｕ）、スズ（Ｓｎ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、鉄（Ｆｅ）、金（Ａｕ）、銀（Ａｇ）、タングステン（Ｗ）、チタン（Ｔｉ）、鉛（Ｐｂ）及びこれらの合金のうち一つ以上を含むことができる。
【0061】
また、上記第１外部電極１３１及び第２外部電極１３２は、ガラスを含むことができる。上記ガラスは、酸化物が混合した組成であることができ、特に制限されるものではないが、ケイ素酸化物、ホウ素酸化物、アルミニウム酸化物、転移金属酸化物、アルカリ金属酸化物及びアルカリ土類金属酸化物からなる群より選択された一つ以上であることができる。上記転移金属は、亜鉛（Ｚｎ）、チタン（Ｔｉ）、銅（Ｃｕ）、バナジウム（Ｖ）、マンガン（Ｍｎ）、鉄（Ｆｅ）及びニッケル（Ｎｉ）からなる群より選択され、上記アルカリ金属は、リチウム（Ｌｉ）、ナトリウム（Ｎａ）及びカリウム（Ｋ）からなる群より選択され、上記アルカリ土類金属は、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）及びバリウム（Ｂａ）からなる群より選択された一つ以上であることができる。
【0062】
上記第１外部電極１３１及び第２外部電極１３２の形成方法の例示として、導電性金属を含む導電性ペーストにセラミック本体１１０をディッピングした後、焼成して形成するか、上記導電性ペーストをセラミック本体１１０の表面にスクリーン印刷法またはグラビア印刷法などで印刷して焼成して形成することができる。また、上記導電性ペーストをセラミック本体１１０の表面に塗布するか、または上記導電性ペーストを乾燥させた乾燥膜をセラミック本体１１０上に転写した後、これを焼成して形成する方法などが挙げられるが、これに制限されるものではない。例えば、上記方法以外の多様な方法で導電性ペーストをセラミック本体１１０上に形成した後、これを焼成して形成することができる。
【0063】
本発明の他の実施形態において、積層セラミック電子部品１００の第１及び第２外部電極１３１、１３２は、伝導性付与剤及びベース樹脂を含む樹脂系電極であることができる。上記樹脂系電極は、ベース樹脂の内部に伝導性付与剤が分散した構造を有し、焼成電極に比べて低温の環境で製造されることで伝導性付与剤が粒子形態でベース樹脂の内部に存在することができる。記第１及び第２外部電極１３１ｃ、１３２ｃが樹脂系電極の場合、外部の衝撃などの物理的ストレスを遮断することができる。
【0064】
上記伝導性付与剤は、導電性金属及び／または伝導性高分子を含むことができる。上記導電性金属は、例えばカルシウム（Ｃａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、亜鉛（Ｚｎ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、鉛（Ｐｂ）及びこれらの合金からなる群より選択される１種以上であることができるが、これに制限されるものではない。
【0065】
また、上記伝導性高分子の非制限的な例示として、ＰＴ（ｐｏｌｙ（ｔｈｉｏｐｈｅｎｅ））、ＰＥＤＯＴ（ｐｏｌｙ（ｅｔｈｙｌｅｎｅｄｉｏｘｙ）ｔｈｉｏｐｈｅｎｅ）、ＰＰＳ（ｐｏｌｙ（ｐ－ｐｈｅｎｙｌｅｎｅ ｓｕｌｆｉｄｅ））、ＰＡＮＩ（ｐｏｌｙａｎｉｌｉｎｅｓ）、Ｐ３ＨＴ（ｐｏｌｙ（３－ｈｅｘｙｌｔｈｉｏｐｈｅｎｅ－２，５－ｄｉｙｌ））、ＰｏｌｙＴＰＤ（ｐｏｌｙ（４－ｂｕｔｙｌｐｈｅｎｙｌｄｉｐｈｅｎｙｌａｍｉｎｅ））、ＰＳＳ（ｐｏｌｙ（４－ｂｕｔｙｌｐｈｅｎｙｌｄｉｐｈｅｎｙｌａｍｉｎｅ））、ＰＶＫ（ｐｏｌｙ（９－ｖｉｎｙｌｃａｒｂａｚｏｌｅ））、ＰＤＢＴ（ｐｏｌｙ（４，４'－ｄｉｍｅｔｈｏｘｙ ｂｉｔｈｏｐｈｅｎｅ））、ｐｏｌｙａｎｉｌｉｎｅ、またはｐｏｌｙｐｙｒｒｏｌｅなどの硫黄（Ｓ）及び／または窒素（Ｎ）含有化合物が挙げられ、ｐｏｌｙ（ｆｌｕｏｒｉｎｅ）、ｐｏｌｙｐｈｅｎｙｌｅｎｅ、ｐｏｌｙｐｙｒｅｎｅ、ｐｏｌｙａｚｕｌｅｎｅ、ｐｏｌｙｎａｐｈｔｈａｌｅｎｅ、ＰＡＣ（ｐｏｌｙ（ａｃｅｔｙｌｅｎｅ））、ＰＰＶ（ｐｏｌｙ（ｐ－ｐｈｅｎｙｌｅｎｅ ｖｉｎｙｌｅｎｅ）などのヘテロ原子を含まない化合物を例として挙げられるが、これに制限されるものではない。
【0066】
上記第１及び第２外部電極１３１、１３２は、必要に応じて炭素ナノチューブ、グラフェン、フラーレンなどのカーボンフィラー及び／または球状、楕円状、フレイク状、繊維状、または樹枝状（デンドライト状）の合金フィラーなどの導電性フィラーを含むことができるが、これに制限されるものではない。
【0067】
上記第１及び第２外部電極１３１、１３２に含まれるベース樹脂は、例えば熱硬化性樹脂であることができる。上記熱硬化性樹脂の具体例としては、フェノール樹脂、尿素樹脂、ジアリルフタレート樹脂、メラニン樹脂、グアナミン樹脂、不飽和ポリエステル樹脂、ポリウレタン樹脂、エポキシ樹脂、アミノアルキド樹脂、メラミン－尿素共縮合樹脂、珪素樹脂、ポリシロキサン樹脂などが挙げられるが、これに制限されるものではない。熱硬化性樹脂を用いる場合、必要に応じて架橋剤、重合開始剤などの硬化剤、重合促進剤、溶剤、粘度調整剤などをさらに添加して使用することができる。
【0068】
以上、本発明の実施形態について詳細に説明したが、本発明は、上述の実施形態及び添付の図面によって限定されるものではなく、添付の特許請求の範囲によって限定される。したがって、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で、当技術分野における通常の知識を有する者によって多様な形態の置換、変形、及び変更が可能であり、これも本発明の範囲に属するといえる。
【符号の説明】
【0069】
１００：積層セラミック電子部品
１１０：セラミック本体
１１１：誘電体層
１２１、１２２：第１及び第２内部電極
１３１、１３２：第１及び第２外部電極
１１０：セラミック本体
１１１：誘電体層
１２１、１２２：第１及び第２内部電極
１３１、１３２：第１及び第２外部電極
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7(a)】
【図7(b)】
【図8(a)】
【図8(b)】
【図9(a)】
【図9(b)】