ホーム > 特許ランキング > 株式会社ジャパンディスプレイ
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022095280
(43)【公開日】2022-06-28
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 29/786 20060101AFI20220621BHJP
H01L 21/336 20060101ALI20220621BHJP
G02F 1/1368 20060101ALI20220621BHJP
H01L 51/50 20060101ALI20220621BHJP
【ＦＩ】
H01L29/78 616V
H01L29/78 618B
H01L29/78 616M
H01L29/78 617T
H01L29/78 619A
G02F1/1368
H05B33/14 A
【審査請求】未請求
【請求項の数】5
【出願形態】ＯＬ
(21)【出願番号】P 2020208511
(22)【出願日】2020-12-16
(71)【出願人】
【識別番号】502356528
【氏名又は名称】株式会社ジャパンディスプレイ
(74)【代理人】
【識別番号】110001737
【氏名又は名称】特許業務法人スズエ国際特許事務所
(72)【発明者】
【氏名】境 武志
(72)【発明者】
【氏名】津吹 将志
【テーマコード（参考）】
2H192
3K107
5F110
【Ｆターム（参考）】
2H192AA24
2H192BC42
2H192CB02
2H192CB08
2H192CB34
2H192CB37
2H192CB53
2H192CB83
2H192EA15
2H192FB15
3K107AA01
3K107BB01
3K107CC21
3K107EE04
3K107FF14
3K107FF15
5F110AA14
5F110BB02
5F110BB11
5F110CC02
5F110DD01
5F110DD02
5F110DD13
5F110DD14
5F110DD17
5F110EE03
5F110EE04
5F110EE06
5F110EE14
5F110FF02
5F110FF03
5F110FF09
5F110GG01
5F110GG02
5F110GG13
5F110GG25
5F110HJ01
5F110HJ04
5F110HJ06
5F110HJ13
5F110HL03
5F110HL07
5F110HM18
5F110NN03
5F110NN23
5F110NN24
5F110NN27
5F110NN44
5F110QQ11
(57)【要約】
【課題】信頼性の低下を抑制することが可能な半導体装置を提供する。
【解決手段】本実施形態の半導体装置は、基材と、前記基材の上方に配置された第１絶縁層と、前記第１絶縁膜の上に配置された酸化物半導体と、前記酸化物半導体を覆う第２絶縁層と、前記第２絶縁層の上に配置され、前記酸化物半導体に重畳するゲート電極と、を備え、前記酸化物半導体は、前記ゲート電極に重畳する第１領域と、前記ゲート電極に重畳しない第２領域と、を有し、前記第１絶縁層、前記第２領域、及び、前記第２絶縁層は、同種の不純物を含み、前記第１絶縁層のうち、前記第２領域の直下の領域に含まれる前記不純物は、前記第２領域に含まれる前記不純物より多い。
【選択図】図６
【解決手段】本実施形態の半導体装置は、基材と、前記基材の上方に配置された第１絶縁層と、前記第１絶縁膜の上に配置された酸化物半導体と、前記酸化物半導体を覆う第２絶縁層と、前記第２絶縁層の上に配置され、前記酸化物半導体に重畳するゲート電極と、を備え、前記酸化物半導体は、前記ゲート電極に重畳する第１領域と、前記ゲート電極に重畳しない第２領域と、を有し、前記第１絶縁層、前記第２領域、及び、前記第２絶縁層は、同種の不純物を含み、前記第１絶縁層のうち、前記第２領域の直下の領域に含まれる前記不純物は、前記第２領域に含まれる前記不純物より多い。
【選択図】図６
【特許請求の範囲】
【請求項1】
基材と、
前記基材の上方に配置された第１絶縁層と、
前記第１絶縁膜の上に配置された酸化物半導体と、
前記酸化物半導体を覆う第２絶縁層と、
前記第２絶縁層の上に配置され、前記酸化物半導体に重畳するゲート電極と、を備え、
前記酸化物半導体は、前記ゲート電極に重畳する第１領域と、前記ゲート電極に重畳しない第２領域と、を有し、
前記第１絶縁層、前記第２領域、及び、前記第２絶縁層は、同種の不純物を含み、
前記第１絶縁層のうち、前記第２領域の直下の領域に含まれる前記不純物は、前記第２領域に含まれる前記不純物より多い、半導体装置。
前記基材の上方に配置された第１絶縁層と、
前記第１絶縁膜の上に配置された酸化物半導体と、
前記酸化物半導体を覆う第２絶縁層と、
前記第２絶縁層の上に配置され、前記酸化物半導体に重畳するゲート電極と、を備え、
前記酸化物半導体は、前記ゲート電極に重畳する第１領域と、前記ゲート電極に重畳しない第２領域と、を有し、
前記第１絶縁層、前記第２領域、及び、前記第２絶縁層は、同種の不純物を含み、
前記第１絶縁層のうち、前記第２領域の直下の領域に含まれる前記不純物は、前記第２領域に含まれる前記不純物より多い、半導体装置。
【請求項2】
前記第１絶縁層、前記第２領域、及び、前記第２絶縁層に亘る前記不純物の分布において、不純物数のピークは、前記第１絶縁層と前記第２領域との界面、もしくは、前記第１絶縁層にある、請求項１に記載の半導体装置。
【請求項3】
前記第１絶縁層の膜厚は、前記第２絶縁層の膜厚より大きく、
前記第１絶縁層において前記不純物が分布する厚さは、前記第２絶縁層の膜厚と同等以上である、請求項１または２に記載の半導体装置。
前記第１絶縁層において前記不純物が分布する厚さは、前記第２絶縁層の膜厚と同等以上である、請求項１または２に記載の半導体装置。
【請求項4】
前記不純物は、ホウ素（Ｂ）である、請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項5】
前記第１絶縁層及び前記第２絶縁層は、シリコン酸化物によって形成されている、請求項１乃至４のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【0002】
例えば液晶表示装置において、表示領域の画素回路に酸化物半導体を備えたトランジスタが設けられ、且つ、周辺領域の駆動回路にシリコン半導体を備えたトランジスタが設けられる技術が提案されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１７－１８３３１２号公報
【特許文献2】特開２０２０－１２９６３５号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明の目的は、信頼性の低下を抑制することが可能な半導体装置を提供することにある。
【課題を解決するための手段】
【0005】
一実施形態の半導体装置は、
基材と、前記基材の上方に配置された第１絶縁層と、前記第１絶縁膜の上に配置された酸化物半導体と、前記酸化物半導体を覆う第２絶縁層と、前記第２絶縁層の上に配置され、前記酸化物半導体に重畳するゲート電極と、を備え、前記酸化物半導体は、前記ゲート電極に重畳する第１領域と、前記ゲート電極に重畳しない第２領域と、を有し、前記第１絶縁層、前記第２領域、及び、前記第２絶縁層は、同種の不純物を含み、前記第１絶縁層のうち、前記第２領域の直下の領域に含まれる前記不純物は、前記第２領域に含まれる前記不純物より多い。
基材と、前記基材の上方に配置された第１絶縁層と、前記第１絶縁膜の上に配置された酸化物半導体と、前記酸化物半導体を覆う第２絶縁層と、前記第２絶縁層の上に配置され、前記酸化物半導体に重畳するゲート電極と、を備え、前記酸化物半導体は、前記ゲート電極に重畳する第１領域と、前記ゲート電極に重畳しない第２領域と、を有し、前記第１絶縁層、前記第２領域、及び、前記第２絶縁層は、同種の不純物を含み、前記第１絶縁層のうち、前記第２領域の直下の領域に含まれる前記不純物は、前記第２領域に含まれる前記不純物より多い。
【図面の簡単な説明】
【0006】
【発明を実施するための形態】
【0007】
以下、本発明の実施形態について、図面を参照しながら説明する。
【0008】
なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
【0009】
なお、図面には、必要に応じて理解を容易にするために、互いに直交するＸ軸、Ｙ軸、及び、Ｚ軸を記載する。Ｘ軸に沿った方向をＸ方向または第１方向と称し、Ｙ軸に沿った方向をＹ方向または第２方向と称し、Ｚ軸に沿った方向をＺ方向または第３方向と称する。Ｘ軸及びＹ軸によって規定される面をＸ－Ｙ平面と称し、Ｘ－Ｙ平面を見ることを平面視という。
【0010】
本実施形態に係る半導体装置１は、液晶表示装置、有機エレクトロルミネッセンス表示装置、電気泳動表示装置、ＬＥＤ表示装置などの各種表示装置の他、静電容量式センサーや光学式センサーなどの各種センサー、その他の電子機器に適用可能である。
【0011】
図１は、本実施形態に係る半導体装置１の一構成例を示す断面図である。
半導体装置１は、基材１０と、絶縁層１１乃至１９と、トランジスタＴＲ１及びＴＲ２と、素子電極３０と、を備えている。
半導体装置１は、基材１０と、絶縁層１１乃至１９と、トランジスタＴＲ１及びＴＲ２と、素子電極３０と、を備えている。
【0012】
トランジスタＴＲ１は、半導体ＳＣ１と、ゲート電極（第１ゲート電極）ＧＥ１と、ソース電極（第１ソース電極）ＳＥ１と、ドレイン電極（第１ドレイン電極）ＤＥ１と、を備えている。半導体ＳＣ１は、例えば多結晶シリコン半導体であるが、その他のシリコン系半導体であってもよい。ゲート電極ＧＥ１は、ゲート線と電気的に接続された電極である。ソース電極ＳＥ１は、ソース線ＳＬと電気的に接続された電極である。
【0013】
トランジスタＴＲ２は、半導体ＳＣ２と、ゲート電極（第２ゲート電極）ＧＥ２と、ソース電極（第２ソース電極）ＳＥ２と、ドレイン電極（第２ドレイン電極）ＤＥ２と、を備えている。半導体ＳＣ２は、例えば酸化物半導体である。ゲート電極ＧＥ２は、ゲート線と電気的に接続された電極である。ソース電極ＳＥ２は、ソース線あるいは電源線などと電気的に接続された電極である。ドレイン電極ＤＥ２は、素子電極３０と電気的に接続された電極である。
【0014】
基材１０は、ガラス、樹脂フィルム等の絶縁性の材料によって形成されている。絶縁層１１は、基材１０の上に配置されている。
【0015】
遮光層ＬＳ１は、トランジスタＴＲ１に対応して設けられ、絶縁層１１の上に配置され、絶縁層１２によって覆われている。遮光層ＬＳ１は、例えば金属層である。半導体ＳＣ１は、遮光層ＬＳ１の直上に位置し、絶縁層１２の上に配置され、絶縁層１３によって覆われている。
【0016】
ゲート電極ＧＥ１は、半導体ＳＣ１の直上に位置し、絶縁層１３の上に配置され、絶縁層１４によって覆われている。ゲート電極ＧＥ１は、例えば遮光層ＬＳ１と同電位である。
【0017】
ソース電極ＳＥ１及びドレイン電極ＤＥ１は、絶縁層１５の上に配置され、絶縁層１６によって覆われている。これらのソース電極ＳＥ１及びドレイン電極ＤＥ１は、それぞれ絶縁層１３乃至１５を貫通するコンタクトホールＣＨ１１及びＣＨ１２を介して半導体ＳＣ１に接している。
ソース線ＳＬは、絶縁層１６の上に配置され、絶縁層１７によって覆われている。ソース線ＳＬは、絶縁層１６を貫通するコンタクトホールＣＨ１３を介してソース電極ＳＥ１に接している。
ソース線ＳＬは、絶縁層１６の上に配置され、絶縁層１７によって覆われている。ソース線ＳＬは、絶縁層１６を貫通するコンタクトホールＣＨ１３を介してソース電極ＳＥ１に接している。
【0018】
遮光層ＬＳ２は、トランジスタＴＲ２に対応して設けられ、絶縁層１３の上に配置され、絶縁層１４によって覆われている。ゲート電極ＧＥ１及び遮光層ＬＳ２は、同一層に位置し、同一材料によって形成された金属層である。半導体ＳＣ２は、遮光層ＬＳ２の直上に位置し、絶縁層１４の上に配置され、絶縁層１５によって覆われている。
【0019】
ゲート電極ＧＥ２は、半導体ＳＣ２の直上に位置し、絶縁層１５の上に配置され、絶縁層１６によって覆われている。ゲート電極ＧＥ２は、例えば遮光層ＬＳ２と同電位である。ゲート電極ＧＥ２、ソース電極ＳＥ１、及び、ドレイン電極ＤＥ１は、同一層に位置し、同一材料によって形成された金属層である。
【0020】
ソース電極ＳＥ２及びドレイン電極ＤＥ２は、絶縁層１６の上に配置され、絶縁層１７によって覆われている。これらのソース電極ＳＥ２及びドレイン電極ＤＥ２は、それぞれ絶縁層１５及び１６を貫通するコンタクトホールＣＨ２１及びＣＨ２２を介して半導体ＳＣ２に接している。ソース電極ＳＥ２、ドレイン電極ＤＥ２、及び、ソース線ＳＬは、同一層に位置し、同一材料によって形成された金属層である。
【0021】
接続電極ＣＮ１は、絶縁層１８の上に配置され、絶縁層１９によって覆われている。接続電極ＣＮ１は、絶縁層１７及び１８を貫通するコンタクトホールＣＨ２３を介してドレイン電極ＤＥ２に接している。接続電極ＣＮ１は、例えば、インジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）などの透明導電材料によって形成された透明電極であるが、金属層であってもよい。
【0022】
素子電極３０は、絶縁層１９の上に配置され、絶縁層１９を貫通するコンタクトホールＣＨ２４を介して接続電極ＣＮ１に接している。素子電極３０は、各種電子機器の画素電極、下部電極、アノード、あるいは、カソードなどを構成するものである。素子電極３０は、例えば、ＩＴＯやＩＺＯなどの透明導電材料によって形成された透明電極である。なお、素子電極３０は、銀、アルミニウムなどの金属材料によって形成された金属電極であってもよい。また、素子電極３０は、透明電極及び金属電極の積層体であってもよい。例えば、素子電極３０は、透明電極、金属電極、及び、透明電極の順に積層された積層体として構成されてもよいし、３層以上の積層体として構成されてもよい。
【0023】
絶縁層１１乃至１７は、例えば、シリコン窒化物（ＳｉＮ）、シリコン酸化物（ＳｉＯ）などによって形成された透明な無機絶縁層である。なお、絶縁層１１乃至１７の各々は、単一の絶縁材料によって形成された単層体であってもよいし、複数の絶縁材料によって形成された積層体であってもよい。
絶縁層１８及び１９は、ポリイミドなどによって形成された透明な有機絶縁層である。
絶縁層１８及び１９は、ポリイミドなどによって形成された透明な有機絶縁層である。
【0024】
次に、図１に示したトランジスタＴＲ２の製造方法の一例について説明する。
【0025】
まず、図２に示すように、絶縁層１４を形成した後に、絶縁層１４の上に酸化物半導体膜を形成し、この酸化物半導体膜をパターニングすることにより、島状の半導体（酸化物半導体）ＳＣ２を形成する。絶縁層１４は、例えば、シリコン窒化物を堆積して形成した薄膜１４Ａと、シリコン酸化物を堆積して形成した薄膜１４Ｂとの積層体である。半導体ＳＣ２は、薄膜１４Ｂに接している。
その後、絶縁層１４及び半導体ＳＣ２の上に、シリコン酸化物を堆積して、絶縁層１５を形成する。これにより、半導体ＳＣ２は、シリコン酸化物である薄膜（第１絶縁層）１４Ｂと絶縁層（第２絶縁層）１５との間に位置することになる。
その後、絶縁層１５の上に、金属膜を形成し、この金属膜をパターニングすることにより、半導体ＳＣ２に重畳するゲート電極ＧＥ２を形成する。ゲート電極ＧＥ２は、例えば、チタン系金属層、アルミニウム系金属層、及び、チタン系金属層の積層体、あるいは、モリブデン－タングステン合金によって形成される。
その後、絶縁層１４及び半導体ＳＣ２の上に、シリコン酸化物を堆積して、絶縁層１５を形成する。これにより、半導体ＳＣ２は、シリコン酸化物である薄膜（第１絶縁層）１４Ｂと絶縁層（第２絶縁層）１５との間に位置することになる。
その後、絶縁層１５の上に、金属膜を形成し、この金属膜をパターニングすることにより、半導体ＳＣ２に重畳するゲート電極ＧＥ２を形成する。ゲート電極ＧＥ２は、例えば、チタン系金属層、アルミニウム系金属層、及び、チタン系金属層の積層体、あるいは、モリブデン－タングステン合金によって形成される。
【0026】
続いて、図３に示すように、ゲート電極ＧＥ２をマスクとして、半導体ＳＣ２にイオン注入を行う。一例では、イオン注入により不純物としてホウ素（Ｂ）を半導体ＳＣ２にドープする。なお、ドープする不純物は、ホウ素に限らない。
これにより、半導体ＳＣ２には、ゲート電極ＧＥ２に重畳する領域として、ほとんど不純物がドープされないチャネル領域（第１領域）Ｃ２が形成され、また、ゲート電極ＧＥ２に重畳しない領域として、不純物がドープされたソース領域（第２領域）Ｓ２及びドレイン領域（第２領域）Ｄ２が形成される。
なお、チャネル領域Ｃ２とソース領域Ｓ２との間には、チャネル領域Ｃ２よりも不純物濃度が高くソース領域Ｓ２よりも不純物濃度が低い領域が形成されてもよい。同様に、チャネル領域Ｃ２とドレイン領域Ｄ２との間には、チャネル領域Ｃ２よりも不純物濃度が高くドレイン領域Ｄ２よりも不純物濃度が低い領域が形成されてもよい。
また、このイオン注入により、ゲート電極ＧＥ２の内部、絶縁層１５のうちゲート電極ＧＥ２に重畳しない領域、絶縁層１４のうちソース領域Ｓ２の直下の領域及びドレイン領域Ｄ２の直下の領域にも、ソース領域Ｓ２及びドレイン領域Ｄ２と同種の不純物（例えばホウ素）がドープされる。
これにより、半導体ＳＣ２には、ゲート電極ＧＥ２に重畳する領域として、ほとんど不純物がドープされないチャネル領域（第１領域）Ｃ２が形成され、また、ゲート電極ＧＥ２に重畳しない領域として、不純物がドープされたソース領域（第２領域）Ｓ２及びドレイン領域（第２領域）Ｄ２が形成される。
なお、チャネル領域Ｃ２とソース領域Ｓ２との間には、チャネル領域Ｃ２よりも不純物濃度が高くソース領域Ｓ２よりも不純物濃度が低い領域が形成されてもよい。同様に、チャネル領域Ｃ２とドレイン領域Ｄ２との間には、チャネル領域Ｃ２よりも不純物濃度が高くドレイン領域Ｄ２よりも不純物濃度が低い領域が形成されてもよい。
また、このイオン注入により、ゲート電極ＧＥ２の内部、絶縁層１５のうちゲート電極ＧＥ２に重畳しない領域、絶縁層１４のうちソース領域Ｓ２の直下の領域及びドレイン領域Ｄ２の直下の領域にも、ソース領域Ｓ２及びドレイン領域Ｄ２と同種の不純物（例えばホウ素）がドープされる。
【0027】
続いて、図４に示すように、絶縁層１６を形成し、絶縁層１５及び１６を貫通するコンタクトホールＣＨ２１及びＣＨ２２を形成し、ソース電極ＳＥ２及びドレイン電極ＤＥ２を形成する。これにより、トランジスタＴＲ２を備えた半導体装置１が製造される。
【0028】
次に、図４に示した断面図における点線で囲んだ領域Ａに含まれる不純物を二次イオン質量分析によって検出し、加速エネルギーの違いによる不純物の分布を比較した。領域Ａは、絶縁層１４のうちのソース領域Ｓ２の直上の領域、半導体ＳＣ２のソース領域Ｓ２、及び、絶縁層１５のうちのソース領域Ｓ２の直下の領域に亘る範囲の領域に相当する。なお、ここで検出する不純物は、質量数１１のホウ素（１１Ｂ＋）である。
【0029】
図５は、第１実施例の分析結果を示す図である。図の横軸は、絶縁層１５と絶縁層１６との界面を基準とした深さ（ｎｍ）であり、縦軸は、二次イオン強度（ｃｏｕｎｔｓ／ｓｅｃ）である。二次イオン強度とは、１秒間に検出した二次イオン数である。絶縁層１４の膜厚は約１００ｎｍであり、半導体ＳＣ２の膜厚は約３０ｎｍである。図中には、検出対象である不純物（１１Ｂ＋）の他に、質量数３０の珪素（３０Ｓｉ＋）、及び、質量数１１３のインジウム（１１３Ｉｎ＋）の分析結果も併せて図示している。
【0030】
第１実施例では、図３を参照して説明したイオン注入の際の加速エネルギーを２９ｋｅＶ（３＊１０１５ｉｏｎｓ／ｃｍ２）に設定した。
【0031】
図５に示す分析結果によれば、絶縁層１４に含まれる不純物は、ソース領域Ｓ２に含まれる不純物より多いことが確認された。また、図示した不純物の分布において、不純物数のピークは、４．１＊１０４ｃｏｕｎｔｓ／ｓｅｃであり、絶縁層１４とソース領域Ｓ２との界面に出現することが確認された。ソース領域Ｓ２における不純物の分布に着目すると、深さ方向の中央部での不純物数は、絶縁層１４との界面での不純物数、及び、絶縁層１５との界面での不純物数より少ない。また、絶縁層１４とソース領域Ｓ２との界面での不純物数は、絶縁層１５とソース領域Ｓ２との界面での不純物数より多い。絶縁層１４の不純物の分布に着目すると、ソース領域Ｓ２との界面での不純物数が最大であり、深くなるほど不純物数が低減する傾向にある。
【0032】
絶縁層１４の膜厚が絶縁層１５の膜厚より大きい場合において、絶縁層１４に不純物が分布する厚さ（深さ）は、絶縁層１５の膜厚と同等以上であることが確認された。すなわち、ここに示す例では、絶縁層１５の膜厚は１００ｎｍであり、絶縁層１４においてはソース領域Ｓ２との界面から１００ｎｍ以上の深さの範囲に亘って不純物が分布している。
【0033】
単位体積当たりの不純物数として表される不純物濃度に関しては、絶縁層１４の不純物濃度がソース領域Ｓ２の不純物濃度より高い。第１実施例においては、不純物濃度のピークは、絶縁層１４とソース領域Ｓ２との界面にある、とみなすことができる。
【0034】
このような第１実施例において、トランジスタＴＲ２に関する信頼性試験を行った。信頼性試験では、ゲート電極ＧＥ２に対してトランジスタＴＲ２のオン電圧を印加し続け、ソース－ドレイン間に所定の電圧を印加し、初期のドレイン電流と１０時間後のドレイン電流とを比較して、電流低下率を測定した。第１実施例では、電流低下率は２．８％であった。
【0035】
図６は、第２実施例の分析結果を示す図である。図の横軸は、絶縁層１５と絶縁層１６との界面を基準とした深さ（ｎｍ）であり、縦軸は、二次イオン強度（ｃｏｕｎｔｓ／ｓｅｃ）である。絶縁層１４の膜厚は約１００ｎｍであり、半導体ＳＣ２の膜厚は約３０ｎｍである。第２実施例では、図３を参照して説明したイオン注入の際の加速エネルギーを３５ｋｅＶ（３＊１０１５ｉｏｎｓ／ｃｍ２）に設定した。
【0036】
図６に示す分析結果によれば、絶縁層１４に含まれる不純物は、ソース領域Ｓ２に含まれる不純物より多いことが確認された。また、図示した不純物の分布において、不純物数のピークは、３．９＊１０４ｃｏｕｎｔｓ／ｓｅｃであり、絶縁層１４内（特に、絶縁層１４のうちのソース領域Ｓ２との界面の近傍）に出現することが確認された。ソース領域Ｓ２における不純物の分布に着目すると、深さ方向の中央部での不純物数は、絶縁層１４との界面での不純物数、及び、絶縁層１５との界面での不純物数より少ない。また、絶縁層１４とソース領域Ｓ２との界面での不純物数は、絶縁層１５とソース領域Ｓ２との界面での不純物数より多い。絶縁層１４の不純物の分布に着目すると、ソース領域Ｓ２との界面の近傍での不純物数が最大であり、深くなるほど不純物数が低減する傾向にある。
【0037】
絶縁層１４の膜厚が絶縁層１５の膜厚より大きい場合において、絶縁層１４に不純物が分布する厚さ（深さ）は、絶縁層１５の膜厚と同等以上であることが確認された。すなわち、ここに示す例では、絶縁層１５の膜厚は１００ｎｍであり、絶縁層１４においてはソース領域Ｓ２との界面から１３０ｎｍ以上の深さの範囲に亘って不純物が分布している。
【0038】
絶縁層１４の不純物濃度は、ソース領域Ｓ２の不純物濃度より高い。第２実施例においては、不純物濃度のピークは、絶縁層１４内にある、とみなすことができる。
【0039】
このような第２実施例において、第１実施例と同様のトランジスタＴＲ２に関する信頼性試験を行ったところ、１０時間後の電流低下率は１．９％であった。
【0040】
なお、上記の第１実施例及び第２実施例では、半導体ＳＣ２のソース領域Ｓ２を含む領域についての分析を行ったが、半導体ＳＣ２のドレイン領域Ｄ２を含む領域についても、ソース領域Ｓ２を含む領域と同様の傾向がみられることは言うまでもない。
【0041】
以上説明したように、酸化物半導体である半導体ＳＣ２にイオン注入により不純物（例えばホウ素）をドープする際、加速エネルギーを最適化することにより、半導体ＳＣ２を貫通して絶縁層１４に到達する不純物が増加し、半導体ＳＣ２の内部の結晶欠陥の生成が促進される。
【0042】
このように加速エネルギーが最適化された場合には、絶縁層１４に存在する不純物数は、半導体ＳＣ２に存在する不純物数より多くなり、また、不純物濃度のピークは、半導体ＳＣ２よりも下層である絶縁層１４、あるいは、半導体ＳＣ２と絶縁層１４との界面に出現する。
【0043】
半導体ＳＣ２のうち、ゲート電極ＧＥ２に重畳しない領域の内部に、より多くの結晶欠陥が生成されることにより、半導体ＳＣ２の低抵抗領域であるソース領域Ｓ２及びドレイン領域Ｄ２が形成される。半導体ＳＣ２のうち、ゲート電極ＧＥ２に重畳する領域の内部には、ほとんど不純物が到達せず、高抵抗領域であるチャネル領域Ｃ２が形成される。
【0044】
上記のように、ソース領域Ｓ２及びドレイン領域Ｄ２における結晶欠陥の生成が促進されることで、チャネル領域Ｃ２とソース領域Ｓ２との抵抗差、及び、チャネル領域Ｃ２とドレイン領域Ｄ２との抵抗差が増大し、動作電圧のストレスが長時間加わった後であっても、半導体ＳＣ２の劣化が抑制され、電流の低下（あるいは、抵抗の増加）を抑制することができる。したがって、信頼性の低下を抑制することが可能となる。
【0045】
以上説明したように、本実施形態によれば、信頼性の低下を抑制することが可能な半導体装置を提供することができる。
【0046】
以上、本発明の実施形態として説明した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の実施形態に対して、当業者が適宜、構成要素の追加、削除、もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
また、上述の実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、または当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の実施形態に対して、当業者が適宜、構成要素の追加、削除、もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
また、上述の実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、または当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
【符号の説明】
【0047】
１…半導体装置 １０…基材 １４…絶縁層 １５…絶縁層
ＴＲ２…トランジスタ ＧＥ２…ゲート電極 ＳＥ２…ソース電極 ＤＥ２…ドレイン電極
ＳＣ２…半導体（酸化物半導体） Ｃ２…チャネル領域（第１領域） Ｓ２…ソース領域（第２領域） Ｄ２…ドレイン領域（第２領域）
ＴＲ２…トランジスタ ＧＥ２…ゲート電極 ＳＥ２…ソース電極 ＤＥ２…ドレイン電極
ＳＣ２…半導体（酸化物半導体） Ｃ２…チャネル領域（第１領域） Ｓ２…ソース領域（第２領域） Ｄ２…ドレイン領域（第２領域）
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】