ホーム > 特許ランキング > ラピステクノロジー株式会社
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023010154
(43)【公開日】2023-01-20
(54)【発明の名称】表示装置及びデータドライバ
(51)【国際特許分類】
G09G 3/36 20060101AFI20230113BHJP
G09G 3/20 20060101ALI20230113BHJP
G02F 1/133 20060101ALI20230113BHJP
【ＦＩ】
G09G3/36
G09G3/20 611D
G09G3/20 611E
G09G3/20 623D
G09G3/20 624B
G09G3/20 642A
G09G3/20 623V
G09G3/20 623R
G09G3/20 621B
G09G3/20 621C
G02F1/133 550
【審査請求】未請求
【請求項の数】13
【出願形態】ＯＬ
(21)【出願番号】P 2021114076
(22)【出願日】2021-07-09
(71)【出願人】
【識別番号】320012037
【氏名又は名称】ラピステクノロジー株式会社
(74)【代理人】
【識別番号】110001025
【氏名又は名称】弁理士法人レクスト国際特許事務所
(72)【発明者】
【氏名】土 弘
【テーマコード（参考）】
2H193
5C006
5C080
【Ｆターム（参考）】
2H193ZA04
2H193ZB01
2H193ZC02
2H193ZD22
2H193ZD34
5C006AC21
5C006AC26
5C006AC27
5C006AC28
5C006AF43
5C006AF44
5C006AF51
5C006AF52
5C006AF71
5C006BB15
5C006BB16
5C006BC03
5C006BC06
5C006BC11
5C006BF04
5C006BF24
5C006BF25
5C006BF34
5C006BF46
5C006FA23
5C006FA25
5C006FA37
5C080AA10
5C080BB05
5C080DD05
5C080DD10
5C080FF12
5C080GG11
5C080GG12
5C080JJ01
5C080JJ02
5C080JJ03
5C080JJ04
(57)【要約】
【目的】カラム反転駆動により、フリッカやクロストーク等の画質劣化を抑えた画像表示を行うことが可能な表示装置、及びデータドライバを提供することを目的とする。
【構成】本発明は、所定のデータ線数毎に設けられており、夫々が、映像信号を受け当該映像信号に応じて、正極性の階調データ信号及び負極性の階調データ信号を生成し、正極性及び負極性の階調データ信号のうちの一方を表示パネルの第１及び第２のデータ線群のうちの一方に出力すると共に、正極性及び負極性の階調データ信号のうちの他方を他方のデータ線群に出力する複数のデータドライバを有し、当該データドライバは、正極性の階調データ信号に対して負極性の階調データ信号の位相を遅れる方向にシフトすると共に、正極性の階調データ信号の出力を担う出力アンプのスルーレートを負極性の階調データ信号の出力を担う出力アンプのスルーレートよりも低くする。
【選択図】図１０
【構成】本発明は、所定のデータ線数毎に設けられており、夫々が、映像信号を受け当該映像信号に応じて、正極性の階調データ信号及び負極性の階調データ信号を生成し、正極性及び負極性の階調データ信号のうちの一方を表示パネルの第１及び第２のデータ線群のうちの一方に出力すると共に、正極性及び負極性の階調データ信号のうちの他方を他方のデータ線群に出力する複数のデータドライバを有し、当該データドライバは、正極性の階調データ信号に対して負極性の階調データ信号の位相を遅れる方向にシフトすると共に、正極性の階調データ信号の出力を担う出力アンプのスルーレートを負極性の階調データ信号の出力を担う出力アンプのスルーレートよりも低くする。
【選択図】図１０
【特許請求の範囲】
【請求項1】
第１及び第２のデータ線群からなる複数のデータ線、及び前記複数のデータ線と交叉して配置されている複数のゲート線を含み、前記データ線と前記ゲート線との各交叉部に画素を担う表示セルが配置されている表示パネルと、
前記複数のゲート線の各々にゲート選択信号を供給するゲートドライバと、
所定のデータ線数毎に設けられており、夫々が、映像信号を受け当該映像信号に応じて、所定の基準電圧より高い正極性の階調データ信号及び前記基準電圧より低い負極性の階調データ信号を生成し、前記正極性の階調データ信号及び前記負極性の階調データ信号のうちの一方を前記第１及び第２のデータ線群のうちの一方のデータ線群に出力すると共に、前記正極性の階調データ信号及び前記負極性の階調データ信号のうちの他方を前記第１及び第２のデータ線群のうちの他方のデータ線群に出力する複数のデータドライバと、を有し、
前記データドライバは、
夫々が前記正極性の階調データ信号及び前記負極性の階調データ信号のうちの一方を出力する複数の出力アンプを含み、
前記映像信号に基づく各画素の輝度レベルに対応した正極性の電圧値を夫々有するデータパルスが所定周期で表れる信号を前記正極性の階調データ信号として生成し、前記映像信号に基づく各画素の輝度レベルに対応した負極性の電圧値を夫々有するデータパルスが前記正極性の階調データ信号の位相に対して遅れる方向にシフトした位相で前記所定周期毎に表れる信号を前記負極性の階調データ信号として生成すると共に、
前記複数の出力アンプのうちで前記正極性の階調データ信号の出力を担う出力アンプのスルーレートが前記負極性の階調データ信号の出力を担う出力アンプのスルーレートよりも低くなるように制御することを特徴とする表示装置。
前記複数のゲート線の各々にゲート選択信号を供給するゲートドライバと、
所定のデータ線数毎に設けられており、夫々が、映像信号を受け当該映像信号に応じて、所定の基準電圧より高い正極性の階調データ信号及び前記基準電圧より低い負極性の階調データ信号を生成し、前記正極性の階調データ信号及び前記負極性の階調データ信号のうちの一方を前記第１及び第２のデータ線群のうちの一方のデータ線群に出力すると共に、前記正極性の階調データ信号及び前記負極性の階調データ信号のうちの他方を前記第１及び第２のデータ線群のうちの他方のデータ線群に出力する複数のデータドライバと、を有し、
前記データドライバは、
夫々が前記正極性の階調データ信号及び前記負極性の階調データ信号のうちの一方を出力する複数の出力アンプを含み、
前記映像信号に基づく各画素の輝度レベルに対応した正極性の電圧値を夫々有するデータパルスが所定周期で表れる信号を前記正極性の階調データ信号として生成し、前記映像信号に基づく各画素の輝度レベルに対応した負極性の電圧値を夫々有するデータパルスが前記正極性の階調データ信号の位相に対して遅れる方向にシフトした位相で前記所定周期毎に表れる信号を前記負極性の階調データ信号として生成すると共に、
前記複数の出力アンプのうちで前記正極性の階調データ信号の出力を担う出力アンプのスルーレートが前記負極性の階調データ信号の出力を担う出力アンプのスルーレートよりも低くなるように制御することを特徴とする表示装置。
【請求項2】
前記表示セルは、
液晶層と、
前記液晶層を挟む画素電極及び対向基板電極と、
前記ゲート線に前記ゲート選択信号が供給された場合にオン状態となって前記データ線に供給された前記階調データ信号を前記画素電極へ供給する画素スイッチと、を含み、
前記対向基板電極には前記基準電圧が印加されていることを特徴とする請求項１に記載の表示装置。
液晶層と、
前記液晶層を挟む画素電極及び対向基板電極と、
前記ゲート線に前記ゲート選択信号が供給された場合にオン状態となって前記データ線に供給された前記階調データ信号を前記画素電極へ供給する画素スイッチと、を含み、
前記対向基板電極には前記基準電圧が印加されていることを特徴とする請求項１に記載の表示装置。
【請求項3】
前記正極性の階調データ信号と前記負極性の階調データ信号との位相差に対応した分だけ前記正極性の階調データ信号の出力を担う出力アンプのスルーレートを低下させることを示すスルーレート制御信号を生成するスルーレート制御部と、
前記スルーレート制御信号に応じて前記正極性の階調データ信号の出力を担う出力アンプを動作させる為に当該出力アンプ内に流すバイアス電流の電流量を設定する第１のバイアス電圧を生成する第１のバイアス生成部と、
前記負極性の階調データ信号の出力を担う出力アンプを動作させる為に当該出力アンプ内に流す所定電流量のバイアス電流を設定する第２のバイアス電圧を生成する第２のバイアス生成部と、を含み、
前記正極性の階調データ信号の出力を担う出力アンプは、前記第１のバイアス電圧を受けて当該第１のバイアス電圧に対応したバイアス電流に基づき、前記階調データ信号を生成する為の出力電流を出力し、
前記負極性の階調データ信号の出力を担う出力アンプは、前記第２のバイアス電圧を受けて当該第２のバイアス電圧に対応したバイアス電流に基づき、前記階調データ信号を生成する為の出力電流を出力することを特徴とする請求項１又は２に記載の表示装置。
前記スルーレート制御信号に応じて前記正極性の階調データ信号の出力を担う出力アンプを動作させる為に当該出力アンプ内に流すバイアス電流の電流量を設定する第１のバイアス電圧を生成する第１のバイアス生成部と、
前記負極性の階調データ信号の出力を担う出力アンプを動作させる為に当該出力アンプ内に流す所定電流量のバイアス電流を設定する第２のバイアス電圧を生成する第２のバイアス生成部と、を含み、
前記正極性の階調データ信号の出力を担う出力アンプは、前記第１のバイアス電圧を受けて当該第１のバイアス電圧に対応したバイアス電流に基づき、前記階調データ信号を生成する為の出力電流を出力し、
前記負極性の階調データ信号の出力を担う出力アンプは、前記第２のバイアス電圧を受けて当該第２のバイアス電圧に対応したバイアス電流に基づき、前記階調データ信号を生成する為の出力電流を出力することを特徴とする請求項１又は２に記載の表示装置。
【請求項4】
前記データドライバは、
前記映像信号に基づく各画素の輝度レベルを正極性の電圧値を有する正極階調電圧又は負極性の電圧値を有する負極階調電圧に変換するデコーダ部を含み、
前記複数の出力アンプのうちで前記正極性の階調データ信号の出力を担う出力アンプは、自身の非反転入力端子で前記正極階調電圧を受け、自身の反転入力端子と出力端子とが接続されているオペアンプであり、
前記複数の出力アンプのうちで前記負極性の階調データ信号の出力を担う出力アンプは、自身の非反転入力端子で前記負極階調電圧を受け、自身の反転入力端子と出力端子とが接続されているオペアンプであることを特徴とする請求項３に記載の表示装置。
前記映像信号に基づく各画素の輝度レベルを正極性の電圧値を有する正極階調電圧又は負極性の電圧値を有する負極階調電圧に変換するデコーダ部を含み、
前記複数の出力アンプのうちで前記正極性の階調データ信号の出力を担う出力アンプは、自身の非反転入力端子で前記正極階調電圧を受け、自身の反転入力端子と出力端子とが接続されているオペアンプであり、
前記複数の出力アンプのうちで前記負極性の階調データ信号の出力を担う出力アンプは、自身の非反転入力端子で前記負極階調電圧を受け、自身の反転入力端子と出力端子とが接続されているオペアンプであることを特徴とする請求項３に記載の表示装置。
【請求項5】
前記映像信号における１フレーム期間毎に、前記正極性の階調データ信号の出力を担う出力アンプの出力端子をデータドライバの複数の外部端子のうちの１の外部端子に接続すると共に前記負極性の階調データ信号の出力を担う出力アンプの出力端子を他の外部端子に接続する第１状態と、前記正極性の階調データ信号の出力を担う出力アンプの出力端子を前記他の外部端子に接続すると共に前記負極性の階調データ信号の出力を担う出力アンプの出力端子を前記１の外部端子に接続する第２状態と、を交互に切り替えるマルチプレクサを含むことを特徴とする請求項４に記載の表示装置。
【請求項6】
前記データドライバは、
前記映像信号に基づく各画素の輝度レベルを正極性の電圧値を有する正極階調電圧又は負極性の電圧値を有する負極階調電圧に変換するデコーダ部と、
前記映像信号における１フレーム期間毎に、前記正極階調電圧を前記複数の出力アンプのうちの１の出力オペアンプに供給すると共に前記負極階調電圧を前記複数の出力アンプのうちの他の出力オペアンプに供給する第１状態と、前記正極階調電圧を前記他の出力オペアンプに供給すると共に前記負極階調電圧を前記１の出力アンプに供給する第２状態と、を交互に切り替える第１のマルチプレクサと、
前記映像信号における１フレーム期間毎に、前記第１のバイアス電圧を前記１の出力オペアンプに供給すると共に前記第２のバイアス電圧を前記他の出力オペアンプに供給する状態と、前記第１のバイアス電圧を前記他の出力オペアンプに供給すると共に前記第２のバイアス電圧を前記１の出力オペアンプに供給する状態と、を交互に切り替える第２のマルチプレクサと、を含み、
前記１の出力アンプは、自身の非反転入力端子で前記正極階調電圧又は前記負極階調電圧を受け、自身の反転入力端子と出力端子とがデータドライバの複数の外部端子のうちの１の外部端子に接続されているオペアンプであり、
前記他の出力アンプは、自身の非反転入力端子で前記負極階調電圧又は前記正極階調電圧を受け、自身の反転入力端子と出力端子とがデータドライバの複数の外部端子のうちの他の外部端子に接続されているオペアンプであることを特徴とする請求項３に記載の表示装置。
前記映像信号に基づく各画素の輝度レベルを正極性の電圧値を有する正極階調電圧又は負極性の電圧値を有する負極階調電圧に変換するデコーダ部と、
前記映像信号における１フレーム期間毎に、前記正極階調電圧を前記複数の出力アンプのうちの１の出力オペアンプに供給すると共に前記負極階調電圧を前記複数の出力アンプのうちの他の出力オペアンプに供給する第１状態と、前記正極階調電圧を前記他の出力オペアンプに供給すると共に前記負極階調電圧を前記１の出力アンプに供給する第２状態と、を交互に切り替える第１のマルチプレクサと、
前記映像信号における１フレーム期間毎に、前記第１のバイアス電圧を前記１の出力オペアンプに供給すると共に前記第２のバイアス電圧を前記他の出力オペアンプに供給する状態と、前記第１のバイアス電圧を前記他の出力オペアンプに供給すると共に前記第２のバイアス電圧を前記１の出力オペアンプに供給する状態と、を交互に切り替える第２のマルチプレクサと、を含み、
前記１の出力アンプは、自身の非反転入力端子で前記正極階調電圧又は前記負極階調電圧を受け、自身の反転入力端子と出力端子とがデータドライバの複数の外部端子のうちの１の外部端子に接続されているオペアンプであり、
前記他の出力アンプは、自身の非反転入力端子で前記負極階調電圧又は前記正極階調電圧を受け、自身の反転入力端子と出力端子とがデータドライバの複数の外部端子のうちの他の外部端子に接続されているオペアンプであることを特徴とする請求項３に記載の表示装置。
【請求項7】
前記出力アンプは、
前記正極階調電圧又は前記負極階調電圧をゲートで受ける第１のトランジスタと、自身が出力する前記階調データ信号をゲートで受ける第２のトランジスタとを含む差動対と、
前記バイアス電圧に対応したバイアス電流を生成して前記第１及び第２のトランジスタのソースに供給する電流源と、
前記差動対に流れる一対の差動出力電流に応じた電流を前記出力端子に流すことで前記出力端子上に前記階調データ信号を生成する増幅段と、を含むことを特徴とする請求項４～６のいずれか１に記載の表示装置。
前記正極階調電圧又は前記負極階調電圧をゲートで受ける第１のトランジスタと、自身が出力する前記階調データ信号をゲートで受ける第２のトランジスタとを含む差動対と、
前記バイアス電圧に対応したバイアス電流を生成して前記第１及び第２のトランジスタのソースに供給する電流源と、
前記差動対に流れる一対の差動出力電流に応じた電流を前記出力端子に流すことで前記出力端子上に前記階調データ信号を生成する増幅段と、を含むことを特徴とする請求項４～６のいずれか１に記載の表示装置。
【請求項8】
前記データドライバは、前記正極性の階調データ信号と前記負極性の階調データ信号との位相差に対応した分だけ、前記正極性の階調データ信号の出力を担う出力アンプのスルーレートを低下させる制御を行うことを特徴とする請求項１～７のいずれか１に記載の表示装置。
【請求項9】
前記複数のデータドライバの各々が個別に、前記正極性の階調データ信号と前記負極性の階調データ信号との位相差に対応した分だけ、前記正極性の階調データ信号の出力を担う出力アンプのスルーレートを、前記負極性の階調データ信号の出力を担う出力アンプのスルーレートよりも低くする制御を行うことを特徴とする請求項１～７のいずれか１に記載の表示装置。
【請求項10】
前記正極性の階調データ信号の出力を担う複数の出力アンプが、第１～第Ｕ（Ｕは２以上野整数）の正極出力アンプ群に区分けされていると共に、前記負極性の階調データ信号の出力を担う複数の出力アンプが、第１～第Ｕの負極出力アンプ群に区分けされており、
前記第１のバイアス生成部は、前記第１～第Ｕの正極出力アンプ群の各々に対して個別に前記第１のバイアス電圧を供給する第１～第Ｕの正極バイアス部を含み、
前記第２のバイアス生成部は、前記第１～第Ｕの負極出力アンプ群の各々に対して個別に前記第２のバイアス電圧を供給する第１～第Ｕの負極バイアス部を含むことを特徴とする請求項３に記載の表示装置。
前記第１のバイアス生成部は、前記第１～第Ｕの正極出力アンプ群の各々に対して個別に前記第１のバイアス電圧を供給する第１～第Ｕの正極バイアス部を含み、
前記第２のバイアス生成部は、前記第１～第Ｕの負極出力アンプ群の各々に対して個別に前記第２のバイアス電圧を供給する第１～第Ｕの負極バイアス部を含むことを特徴とする請求項３に記載の表示装置。
【請求項11】
映像信号を受け、前記映像信号に応じて所定の基準電圧より高い正極性の階調データ信号及び前記基準電圧より低い負極性の階調データ信号を生成し、前記正極性の階調データ信号及び前記負極性の階調データ信号のうちの一方を表示パネルの第１及び第２のデータ線群のうちの一方のデータ線群に出力すると共に、前記正極性の階調データ信号及び前記負極性の階調データ信号のうちの他方を前記第１及び第２のデータ線群のうちの他方のデータ線群に出力するデータドライバであって、
夫々が前記正極性の階調データ信号及び前記負極性の階調データ信号のうちの一方を出力する複数の出力アンプを含み、
前記映像信号に基づく各画素の輝度レベルに対応した正極性の電圧値を夫々有するデータパルスが所定周期で表れる信号を前記正極性の階調データ信号として生成し、前記映像信号に基づく各画素の輝度レベルに対応した負極性の電圧値を夫々有するデータパルスが前記正極性の階調データ信号の位相に対して遅れる方向にシフトした位相で前記所定周期毎に表れる信号を前記負極性の階調データ信号として生成すると共に、
前記複数の出力アンプのうちで前記正極性の階調データ信号の出力を担う出力アンプのスルーレートが前記負極性の階調データ信号の出力を担う出力アンプのスルーレートよりも低くなるように制御することを特徴とするデータドライバ。
夫々が前記正極性の階調データ信号及び前記負極性の階調データ信号のうちの一方を出力する複数の出力アンプを含み、
前記映像信号に基づく各画素の輝度レベルに対応した正極性の電圧値を夫々有するデータパルスが所定周期で表れる信号を前記正極性の階調データ信号として生成し、前記映像信号に基づく各画素の輝度レベルに対応した負極性の電圧値を夫々有するデータパルスが前記正極性の階調データ信号の位相に対して遅れる方向にシフトした位相で前記所定周期毎に表れる信号を前記負極性の階調データ信号として生成すると共に、
前記複数の出力アンプのうちで前記正極性の階調データ信号の出力を担う出力アンプのスルーレートが前記負極性の階調データ信号の出力を担う出力アンプのスルーレートよりも低くなるように制御することを特徴とするデータドライバ。
【請求項12】
前記正極性の階調データ信号と前記負極性の階調データ信号との位相差に対応した分だけ前記正極性の階調データ信号の出力を担う出力アンプのスルーレートを低下させることを示すスルーレート制御信号を生成するスルーレート制御部と、
前記スルーレート制御信号に応じて前記正極性の階調データ信号の出力を担う出力アンプを動作させる為に当該出力アンプ内に流すバイアス電流の電流量を設定する第１のバイアス電圧を生成する第１のバイアス生成部と、
前記負極性の階調データ信号の出力を担う出力アンプを動作させる為に当該出力アンプ内に流す所定電流量のバイアス電流を設定する第２のバイアス電圧を生成する第２のバイアス生成部と、を含み、
前記正極性の階調データ信号の出力を担う出力アンプは、前記第１のバイアス電圧を受けて当該第１のバイアス電圧に対応したバイアス電流に基づき、前記階調データ信号を生成する為の出力電流を出力し、
前記負極性の階調データ信号の出力を担う出力アンプは、前記第２のバイアス電圧を受けて当該第２のバイアス電圧に対応したバイアス電流に基づき、前記階調データ信号を生成する為の出力電流を出力することを特徴とする請求項１１に記載のデータドライバ。
前記スルーレート制御信号に応じて前記正極性の階調データ信号の出力を担う出力アンプを動作させる為に当該出力アンプ内に流すバイアス電流の電流量を設定する第１のバイアス電圧を生成する第１のバイアス生成部と、
前記負極性の階調データ信号の出力を担う出力アンプを動作させる為に当該出力アンプ内に流す所定電流量のバイアス電流を設定する第２のバイアス電圧を生成する第２のバイアス生成部と、を含み、
前記正極性の階調データ信号の出力を担う出力アンプは、前記第１のバイアス電圧を受けて当該第１のバイアス電圧に対応したバイアス電流に基づき、前記階調データ信号を生成する為の出力電流を出力し、
前記負極性の階調データ信号の出力を担う出力アンプは、前記第２のバイアス電圧を受けて当該第２のバイアス電圧に対応したバイアス電流に基づき、前記階調データ信号を生成する為の出力電流を出力することを特徴とする請求項１１に記載のデータドライバ。
【請求項13】
前記正極性の階調データ信号の出力を担う複数の出力アンプが、第１～第Ｕ（Ｕは２以上野整数）の正極出力アンプ群に区分けされていると共に、前記負極性の階調データ信号の出力を担う複数の出力アンプが、第１～第Ｕの負極出力アンプ群に区分けされており、
前記第１のバイアス生成部は、前記第１～第Ｕの正極出力アンプ群の各々に対して個別に前記第１のバイアス電圧を供給する第１～第Ｕの正極バイアス部を含み、
前記第２のバイアス生成部は、前記第１～第Ｕの負極出力アンプ群の各々に対して個別に前記第２のバイアス電圧を供給する第１～第Ｕの負極バイアス部を含むことを特徴とする請求項１２に記載のデータドライバ。
前記第１のバイアス生成部は、前記第１～第Ｕの正極出力アンプ群の各々に対して個別に前記第１のバイアス電圧を供給する第１～第Ｕの正極バイアス部を含み、
前記第２のバイアス生成部は、前記第１～第Ｕの負極出力アンプ群の各々に対して個別に前記第２のバイアス電圧を供給する第１～第Ｕの負極バイアス部を含むことを特徴とする請求項１２に記載のデータドライバ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、映像信号に応じた画像を表示する表示装置、及び表示装置に含まれるデータドライバに関する。
【背景技術】
【0002】
現在、大画面の表示装置の多くには、表示デバイスとしてアクティブマトリクス駆動方式の液晶パネルが採用されている。
【0003】
液晶パネルには、２次元画面の垂直方向に夫々伸張する複数のデータ線と、２次元画面の水平方向に夫々伸張する複数のゲート線と、が交叉して配置されている。更に、これら複数のデータ線と、複数のゲート線との各交叉部には、データ線及びゲート線に接続されている画素スイッチを含む画素部が形成されている。画素部は、画素毎に独立して配置されている透明電極と、液晶パネルにおける２次元画面全体を担う１つの透明な電極が形成されている対向基板と、各画素の透明電極各々と対向基板との間に封入された液晶材料と、バックライトと、を有する。
【0004】
液晶表示装置は、かかる液晶パネルと共に、各画素の輝度レベルに対応したアナログ電圧値を有する階調データ信号を１水平走査期間単位のデータパルスでデータ線に供給するデータドライバ、及び画素スイッチをオン・オフ制御するゲート選択信号をゲート線の各々に印加するゲートドライバを含む。
【0005】
液晶表示装置では、ゲートドライバから送出されたゲート選択信号に応じて画素スイッチがオンとなるときに、データドライバから送出された階調データ信号が画素部の透明電極に印加される。以降、かかる動作を画素部への電圧供給、或いは画素部への充電（放電も含む）と称する。この際、各画素部の透明電極に印加された階調データ信号の電圧値と、対向基板に印加されている固定の電圧（対向基板電圧と称する）との電位差に応じて液晶の透過率が変化し、当該階調データ信号に応じた表示が行われる。
【0006】
更に、液晶表示装置では、自身の液晶の劣化を防ぐために、対向基板電圧に対して正極性の階調データ信号と負極性の階調データ信号を所定のフレーム期間毎に交互に供給する極性反転駆動を行う。
【0007】
尚、近年の液晶表示装置の大画面化及び超高解像度化に伴い、映像信号の１水平走査期間の期間長が短くなり、１画素あたりの駆動期間、つまりデータ線に１つの画素に対応した階調データ信号を供給する期間（１データ期間とも称する）も短くなる。これにより、画素への充電期間が短くなり、特に、負極性の階調データ信号が供給（充電）される画素よりも、正極性の階調データ信号が供給（充電）される画素において充電不足が生じる可能性が高かった。
【0008】
つまり、各画素に含まれる画素スイッチは実際には薄膜トランジスタであり、その制御端子に印加されるゲート選択信号と、その第１端子に印加される階調データ信号との電位差に応じた電流駆動能力で、その第２端子に接続される画素（透明電極）へ階調データ信号が供給される。よって、ゲート選択信号と階調データ信号との電位差が小さいほど画素スイッチの電流駆動能力が小さくなり、画素に対する階調データ信号の充電速度が遅くなる。
【0009】
この際、正極性の階調データ信号の電圧は全体的に負極性の階調データ信号の電圧よりも高い。よって、正極性の階調データ信号とゲート選択信号との電位差は、負極性の階調データ信号とゲート選択信号との電位差よりも小さくなる。これにより、１データ期間内において、負極性の階調データ信号が供給（充電）された画素が過不足無く充電されても、正極性の階調データ信号が供給（充電）された画素が充電不足となる場合があり、表示画像にフリッカや画質劣化が生じる虞があった。
【0010】
そこで、階調データ信号の極性を１水平走査ライン毎に反転させる駆動を採用し、正極性の階調データ信号で書込を行う１水平走査期間の期間長を、負極性の階調データ信号で書込を行う１水平走査期間の期間長に比べて長くすることで、上記不具合を解消した液晶駆動方法が提案された（例えば、特許文献１参照）。
【0011】
ところで、液晶表示装置の大画面化及び超高解像度化に伴い、１データ期間が短くなると共に、ゲート線及びデータ線の配線抵抗及び配線容量が増加する。これにより、ゲートドライバの出力端子からの配線長が長い位置に配置されている画素では、近い位置に配置されている画素に比べて、その画素に到達するゲート選択信号のパルスのエッジ部の鈍りが大きくなる。また、極性反転による電位差の大きいデータ線の充放電が多いと、データドライバの消費電力（発熱）が増大する。
【0012】
そこで、大画面及び高解像度の液晶パネルでは、データ線に供給する階調データ信号の極性をフレーム期間内は同一極性とし、隣接データ線間で極性を異ならせると共に、フレーム期間単位で、各データ線に供給する階調データ信号の極性を反転させる、いわゆるカラム反転駆動（カラムライン反転駆動とも称する）が行われている。
【0013】
しかしながら、カラム反転駆動を行う場合にも、前述したように、負極性の階調データ信号が供給された画素が過不足無く充電されても、正極性の階調データ信号が供給された画素が充電不足となる虞がある。
【0014】
図１は、カラム反転駆動により、表示パネルの互いに隣接する第Ｘ番目及び第（Ｘ＋１）番目のデータ線に夫々印加される正極性の階調データ信号Ｖｄｘ及び負極性の階調データ信号Ｖｄ（ｘ＋１）と、ゲート線に印加されるゲート選択信号Ｖｇｋの波形の一例を示す波形図である。図１では、データドライバに最も近い１番目のゲート線をＧＬ１とし、最も遠いｒ番目のゲート線をＧＬｒとし、ゲート線ＧＬｒからゲート線ＧＬ１に向かってゲートドライバから順次ゲート選択信号が出力される駆動例を示している。また、データドライバから出力される正極性の階調データ信号Ｖｄｘ及び負極性の階調データ信号Ｖｄ（ｘ＋１）も、ゲート選択信号の選択順に対応し、それぞれｒ行目の画素に供給される階調データパルスＤｐｒ、Ｄｎｒから順次出力され、最後に１行目の画素に供給される階調データパルスＤｐ１、Ｄｎ１が出力される。
【0015】
ここで、階調データ信号は、データ線方向の各画素にそれぞれ供給するアナログ電圧値（階調電圧）を有し、１データ期間単位の複数の階調データパルスで構成される。正極性の階調データ信号Ｖｄｘの各階調データパルスは、対向基板電圧ＶＣＯＭより高電位側で、所定の下限値Ｌｐｙから、それより高い上限値Ｌｐｚまでの電圧範囲内の階調電圧を有する。また、負極性の階調データ信号Ｖｄ（ｘ＋１）は、対向基板電圧ＶＣＯＭより低電位側で、所定の上限値Ｌｎｙから、それより低い下限値Ｌｎｚまでの電圧範囲内の階調電圧を有する。対向基板電圧は、一般的に、正極性の階調データ信号の下限値Ｌｐｙと、負極性の階調データ信号の上限値Ｌｎｙとの間に設定される。なお図面では、説明の便宜上、階調データ信号Ｖｄｘ及びＶｄ（ｘ＋１）の階調データパルスは、それぞれの電圧範囲内の上限値と下限値の階調電圧が１データ期間毎交互に出力される駆動パターンを示す。
【0016】
ゲート選択信号Ｖｇｋは、選択対象となる第ｋ（ｋは２以上の整数）番目のゲート線に印加される、所定の低電位ＶＧＬの状態から高電位ＶＧＨに推移するパルス信号である。ゲート選択信号は、ゲートドライバの出力端子からのゲート線の配線長に応じたインピーダンス（配線抵抗や配線容量）により波形鈍りを生じる。尚、図１では、ゲートドライバの出力端子からの配線長が比較的長い位置の第Ｘ及び第（Ｘ＋１）番目のデータ線と交叉するゲート線の位置で観測されるゲート選択信号Ｖｇｋの波形の一例を示す。また、図１に示す一例では、画素充電効率を高める為に、ゲート選択信号Ｖｇｋは、ｋ行目の画素に供給する正極性の階調データパルスＤｐｋ及び負極性の階調データパルスＤｎｋが第Ｘ、第（Ｘ＋１）番目のデータ線に出力される１データ期間よりも前のデータ期間から高電位ＶＧＨの状態を維持している。これにより、図１に示すように、Ｄｐｋ及びＤｎｋの直前の階調データパルスＤｐ（ｋ＋１）及びＤｎ（ｋ＋１）等によって、選択対象となるｋ行目の画素を予備充電しておくという、いわゆるゲートプリチャージが為される。
【0017】
ここで、正極性のデータパルスＤｐｋと負極性のデータパルスＤｎｋ（ｋは共に１，２，…，ｒ）は同一クロックＣＬＫによりタイミング制御され、それぞれの位相は同一とされる。ゲート選択信号Ｖｇｋと階調データパルスＤｐｋ及びＤｎｋの位相タイミングは、ｋ行目の選択画素に対して次の階調データパルスＤｐ（ｋ－１）及びＤｎ（ｋ－１）の充電が生じないように、負極性の階調データ信号Ｖｄ（ｘ＋１）の振幅の下限値Ｌｎｚとゲート選択信号Ｖｇｋの電位との関係で決定する。図１では、負極性の階調データ信号Ｖｄ（ｘ＋１）の下限値Ｌｎｚを有する階調データパルスＤｎｋを供給する１データ期間Ｔ１Ｈの終了時に、ゲート信号Ｖｇｋが電位Ｌｎｚを下回るように位相タイミングが調整される。
【0018】
これにより、負極性の階調データパルスＤｎｋの実効的な画素充電期間Ｔｎ１は１データ期間Ｔ１Ｈと同等となる。
【0019】
一方、正極性の階調データパルスＤｐｋの実効的な画素充電期間Ｔｐ１は、正極性の階調データ信号Ｖｄｘのダイナミックレンジの下限値Ｌｐｙの階調データパルスＤｐｋとゲート選択信号Ｖｇｋの電位により定まる。
【0020】
このとき、正極性の階調データパルスＤｐｋによる実効的な画素充電期間Ｔｐ１は、図１に示すようにゲート選択信号Ｖｇｋのリアエッジ部の鈍りにより、１データ期間Ｔ１Ｈよりも期間Ｔｓ１だけ短くなり、その分だけ画素充電率が下がる。
【0021】
更に、前述したように、ゲート選択信号Ｖｇｋと階調データ信号との電位差も画素充電率に影響し、電位差の大きい負極性の階調データ信号Ｖｄ（ｘ＋１）の画素充電率に比べて、正極性の階調データ信号Ｖｄｘの画素充電率は低くなる。
【0022】
したがって、正極性の階調データ信号に基づく充電率と、負極性の階調データ信号に基づく充電率とが一致しなくなり、表示画像中にフリッカや画質劣化が生じるという不具合が発生する。
【0023】
この際、カラム反転駆動を行う場合には、１水平走査ラインに沿って正極性の階調データ信号が供給される画素と、負極性の階調データ信号が供給される画素とが混在するので、特許文献１に記載の方法では上記した不具合を解消することはできない。
【先行技術文献】
【特許文献】
【0024】
【特許文献1】特開２００２－１０８２８８号公報
【発明の概要】
【発明が解決しようとする課題】
【0025】
ところで、カラム反転駆動を行うにあたり、正極性の階調データ信号に対して負極性の階調データ信号の位相を遅らせることで、リアエッジ部に鈍りが生じているゲート選択信号と負極性の階調データ信号とによる画素充電率と、当該ゲート選択信号と正極性の階調データ信号とによる画素充電率との差を縮めることが考えられる。
【0026】
しかしながら、このようなカラム反転駆動により、例えば図２に示すような画面中央部に比較的大きい白色スクエア領域ＷＥを含むグレー背景の画像を表示すると、白色スクエア領域ＷＥの上辺及び下辺に沿って筋ムラ（クロストークと称する）が表れてしまうという問題が生じる。
【0027】
以下に、このようなクロストークが生じる原因について図３を参照しつつ説明する。
【0028】
図３は、図２に示す白色スクエア領域ＷＥの上辺に沿ったゲート線Ｇａにゲート選択信号が供給されている間に、白色スクエア領域ＷＥを通るデータ線Ｄｆ、Ｄ（ｆ＋１）、白色スクエア領域ＷＥを通らないデータ線Ｄｇ、Ｄ（ｇ＋１）に夫々送出されるデータ信号の波形と、対向基板電圧ＶＣＯＭの電圧波形を示す波形図である。なお以下では、液晶材料が、対向基板電圧ＶＣＯＭと各画素電極との電圧差が大きいほど液晶透過率大（白表示）となる特性を有する場合で説明する。
【0029】
図３に示すように、データ線Ｄｆでは、正極性の階調データ信号のレベルが、時点Ｔｐにてグレーを表すレベルＶｐ＿ｇｙから白を表すレベルＶｐ＿ｗｔに向けて上昇する。また、データ線Ｄ（ｆ＋１）では負極性の階調データ信号のレベルが、時点Ｔｐから所定期間だけ経過した時点Ｔｎにてグレーを表すレベルＶｎ＿ｇｙから白を表すレベルＶｎ＿ｗｔに向けて下降する。また、図３に示すように、白色スクエア領域ＷＥを通らないデータ線Ｄｇでは、正極性の階調データ信号はレベルＶｐ＿ｇｙを維持し、白色スクエア領域ＷＥを通らないデータ線Ｄ（ｇ＋１）では、負極性の階調データ信号はレベルＶｎ＿ｇｙを維持する。
【0030】
この際、対向基板電圧ＶＣＯＭは、図３に示すようなデータ線Ｄｆに印加される正極性の階調データ信号の電圧の立ち上がり及びデータ線Ｄ（ｆ＋１）に印加される負極性の階調データ信号の電圧の立ち下がりに応じた液晶パネル内の容量カップリングにより、大きな幅広の電圧変動が発生する。なお、対向基板電圧ＶＣＯＭの電圧変動の大きさは、図２に示す白色スクエア領域ＷＥエッジの幅（白色スクエア領域ＷＥのエッジで電圧変化を生じるデータ線数）や、正極性の階調データ信号と負極性の階調データ信号それぞれの白を表す電圧レベルへの変化のタイミング差や、電圧レベルの変化の速さ（正極性及び負極性の出力アンプのスルーレートの大きさ）等に依存する。そして白色スクエア領域ＷＥエッジで生じる対向基板電圧ＶＣＯＭの電圧変動は対向基板電極がつながるパネル面内にも伝播する。これにより、白色スクエア領域ＷＥを通らない例えばデータ線Ｄｇ、Ｄ（ｇ＋１）のゲート線ＧａやＧｂとの交差部の画素電極と対向基板電極との間の電位差が期待値からずれた状態で保持されると、ゲート線Ｇａ、Ｇｂに沿って配置されている各画素は、本来のグレー背景とは異なる輝度となる。例えば図３では、ゲート線Ｇａで選択される１Ｈ期間終了時に、データ線Ｄｆの正極性の階調データ信号が供給される画素は、対向基板電圧ＶＣＯＭが上昇しているため、画素の液晶に印加される電圧（階調データ信号と電圧ＶＣＯＭとの差電圧）が期待値より減少した状態で１フレーム期間保持され、輝度が期待値より低下する。また、データ線Ｄ（ｆ＋１）の負極性の階調データ信号が供給される画素は、対向基板電圧ＶＣＯＭが上昇しているため、画素の液晶に印加される電圧が期待値より増加した状態で１フレーム期間保持され、輝度が期待値より上昇する。しかしながら、これらの画素は、色変化が生じる境界に位置し、また輝度の高い白色のため対向基板電圧ＶＣＯＭの変動による多少の輝度変化を人は視覚できない。一方、ゲート線Ｇａで選択される１Ｈ期間終了時に、白色スクエア領域ＷＥを通らないデータ線Ｄｇの階調データ信号が供給される画素は、対向基板電圧ＶＣＯＭが上昇しているため、画素の液晶に印加される電圧が期待値より減少した状態で１フレーム期間保持され、輝度が期待値より低下する。また、データ線Ｄ（ｇ＋１）の階調データ信号が供給される画素は、対向基板電圧ＶＣＯＭが上昇しているため、画素の液晶に印加される電圧が期待値より増加した状態で１フレーム期間保持され、輝度が期待値より上昇する。これらの画素は、一定レベル以上の輝度変化が生じたことで、非線形なガンマ特性において正極性と負極性のそれぞれの画素の輝度の相殺にもずれが生じ、且つ、人の視覚感度が高いグレー表示領域に位置するため、周囲との輝度の違いが視覚されやすくなる。その結果、図２に示すように、グレー背景のゲート線Ｇａに沿った筋ムラが視覚されるようになる。同様に、ゲート線Ｇｂに沿った筋ムラも視覚される。なお対向基板電圧ＶＣＯＭの電圧変動が大きく、複数データ期間に及ぶ場合には、ゲート線Ｇａ、Ｇｂの後に選択されるゲート線に沿った各画素にも筋ムラが生じる可能性がある。一方、正極性の階調データ信号と負極性の階調データ信号とのタイミングの差が十分小さい時は、容量カップリングが正極と負極とで相殺されるため、対向基板電圧ＶＣＯＭの変動幅は微量となり、クロストークも十分小さい。
【0031】
そこで、本発明は、カラム反転駆動により、フリッカやクロストーク等の画質劣化を抑えた画像表示を行うことが可能な表示装置、及びデータドライバを提供することを目的とする。
【課題を解決するための手段】
【0032】
本発明に係る表示装置は、第１及び第２のデータ線群からなる複数のデータ線、及び前記複数のデータ線と交叉して配置されている複数のゲート線を含み、前記データ線と前記ゲート線との各交叉部に画素を担う表示セルが配置されている表示パネルと、前記複数のゲート線の各々にゲート選択信号を供給するゲートドライバと、所定のデータ線数毎に設けられており、夫々が、映像信号を受け当該映像信号に応じて、所定の基準電圧より高い正極性の階調データ信号及び前記基準電圧より低い負極性の階調データ信号を生成し、前記正極性の階調データ信号及び前記負極性の階調データ信号のうちの一方を前記第１及び第２のデータ線群のうちの一方のデータ線群に出力すると共に、前記正極性の階調データ信号及び前記負極性の階調データ信号のうちの他方を前記第１及び第２のデータ線群のうちの他方のデータ線群に出力する複数のデータドライバと、を有し、前記データドライバは、前記正極性の階調データ信号又は前記負極性の階調データ信号を個別に出力する複数の出力アンプを含み、前記映像信号に基づく各画素の輝度レベルに対応した正極性の電圧値を夫々有するデータパルスが所定周期で表れる信号を前記正極性の階調データ信号として生成し、前記映像信号に基づく各画素の輝度レベルに対応した負極性の電圧値を夫々有するデータパルスが前記正極性の階調データ信号の位相に対して遅れる方向にシフトした位相で前記所定周期毎に表れる信号を前記負極性の階調データ信号として生成すると共に、前記複数の出力アンプのうちで前記正極性の階調データ信号の出力を担う出力アンプのスルーレートが前記負極性の階調データ信号の出力を担う出力アンプのスルーレートよりも低くなるように制御する。
【0033】
本発明に係るデータドライバは、映像信号を受け、前記映像信号に応じて所定の基準電圧より高い正極性の階調データ信号及び前記基準電圧より低い負極性の階調データ信号を生成し、前記正極性の階調データ信号及び前記負極性の階調データ信号のうちの一方を表示パネルの第１及び第２のデータ線群のうちの一方のデータ線群に出力すると共に、前記正極性の階調データ信号及び前記負極性の階調データ信号のうちの他方を前記第１及び第２のデータ線群のうちの他方のデータ線群に出力するデータドライバであって、夫々が前記正極性の階調データ信号及び前記負極性の階調データ信号のうちの一方を出力する複数の出力アンプを含み、前記映像信号に基づく各画素の輝度レベルに対応した正極性の電圧値を夫々有するデータパルスが所定周期で表れる信号を前記正極性の階調データ信号として生成し、前記映像信号に基づく各画素の輝度レベルに対応した負極性の電圧値を夫々有するデータパルスが前記正極性の階調データ信号の位相に対して遅れる方向にシフトした位相で前記所定周期毎に表れる信号を前記負極性の階調データ信号として生成すると共に、前記複数の出力アンプのうちで前記正極性の階調データ信号の出力を担う出力アンプのスルーレートが前記負極性の階調データ信号の出力を担う出力アンプのスルーレートよりも低くなるように制御する。
【発明の効果】
【0034】
本発明では、表示パネルの各データ線に出力する階調データ信号の極性を１フレーム期間毎に切り替えるカラム反転駆動を行うにあたり、正極性の階調データ信号に対して負極性の階調データ信号の位相を遅らせる方向にシフトしている。これにより、ゲート選択信号のリアエッジ部に鈍りが生じている状態でも、負極性の階調データ信号による画素充電率と、正極性の階調データ信号による画素充電率との差を縮めることができる。よって、負極性の階調データ信号による画素充電率と、正極性の階調データ信号による画素充電率との差に伴うフリッカを抑制することが可能となる。
【0035】
更に、本発明では、正極性の階調データ信号を出力する出力アンプのスルーレートを、負極性の階調データ信号を出力する出力アンプのスルーレートよりも低下させている。これにより、正極性の階調データ信号に対して負極性の階調データ信号の位相を遅らせることで生じる、データ線及び対向基板電極間の容量カップリングによる対向基板電圧の変動のピークを抑えることができるので、当該対向基板電圧の変動に伴い表示画像中に表れるクロストーク（筋ムラ）を抑制することが可能となる。
【0036】
したがって、本発明によれば、カラム駆動によって表示パネルを駆動するにあたり、フリッカやクロストーク（筋ムラ）等の画質劣化を抑制した画像表示を行うことが可能となる。
【図面の簡単な説明】
【0037】
【図1】ゲート線に印加されるゲート選択信号と、従来の駆動により隣接する一対のデータ線に印加される正極性及び負極性の階調データ信号の波形例を示す波形図である。
【図2】グレー背景で画面中央に白色スクエア領域を含む画像を表示した際に当該画像中に表れるクロストーク（筋ムラ）の一例を示す図である。
【図3】グレー背景で画面中央に白色スクエア領域を含む画像を表示するために、当該白色スクエア領域を通る一対のデータ線及び通らない一対のデータ線に夫々印加される階調データ信号群、及び対向基板電圧の波形を示す波形図である。
【図4】本発明に係る表示装置としての液晶表示装置の概略構成を示すブロック図である。
【図5】表示セルの構造の一例を概略的に表す図である。
【図6】データドライバ１２０の内部構成の一例を示すブロック図である。
【図7】ラッチ出力タイミング信号ＬＯＡＤ１及びＬＯＡＤ２の波形の一例を示す波形図である。
【図8】データドライバ１２０から出力される階調データ信号Ｖｄ１～Ｖｄ４各々の極性状態（正極性又は負極正）の推移の一例を表すタイムチャートである。
【図9】ゲート線に印加されるゲート選択信号と、データドライバ１２０が一対のデータ線に印加する正極性及び負極性の階調データ信号の波形の一例を示す波形図である。
【図11】出力アンプ部９５内の一部の構成の一例を示すブロック図である。
【図12】出力アンプ部９５に含まれる出力アンプ群のうちから正極用の出力アンプを抜粋して出力アンプ各々の回路構成の一例を示す回路図である。
【図13】出力アンプ部９５内の一部の構成の他の一例を示すブロック図である。
【発明を実施するための形態】
【0038】
図４は、本発明に係る表示装置としてのアクティブマトリクス型の液晶表示装置１０の概略構成を示すブロック図である。
【0039】
図４に示すように、液晶表示装置１０は、表示コントローラ１００、データドライバ１２０－１～１２０－ｐ、ゲートドライバ１１０及び表示パネル１５０を有する。
【0040】
表示パネル１５０には、図４に示すように２次元画面の水平方向に伸張するゲート線ＧＬ１～ＧＬｒ（ｒは２以上の整数）と、２次元画面の垂直方向に伸張するデータ線ＤＬ１～ＤＬｍ（ｍは２以上の整数）とが交叉して配置されている。データドライバ１２０－１～１２０－ｐは、それぞれ所定のデータ線数毎に設けられており、ｐ個（ｐは１より大の整数）のデータドライバ全体で表示パネル１５０のデータ線ＤＬ１～ＤＬｍを駆動する。ゲート線ＧＬ１～ＧＬｒを駆動するゲートドライバ１１０は、狭額縁化の要請により、表示パネル１５０と一体で形成された薄膜トランジスタ回路で構成されるものが主流となっている。ゲート線ＧＬ１～ＧＬｒの各々と、データ線ＤＬ１～ＤＬｍの各々との交叉部には、単位画素を担う表示セル１５４が形成されている。
【0041】
尚、図４では、ゲートドライバ１１０は表示パネル１５０の片側配置で示されているが、２つのゲートドライバ１１０を夫々表示パネル１５０における２次元画面の左右両端部に配置し、各ゲートドライバ１１０でゲート線ＧＬ１～ＧＬｒを駆動するようにしても良い。
【0042】
図５は、表示セル１５４の構造を概略的に表す図である。
【0043】
図５に示すように、表示セル１５４は、互いに積層されている画素電極Ｃ１、液晶層Ｃ２及び対向基板電極Ｃ３と、画素スイッチとしての薄膜トランジスタＴＲと、を含む。尚、図５では、ｎチャネル型の薄膜トランジスタの例を示す。
【0044】
画素電極Ｃ１は、表示セル１５４毎に独立して設けられた透明電極であり、対向基板電極Ｃ３は、表示パネル１５０の全面に亘る単一の透明電極である。トランジスタＴＲの制御端子はゲート線ＧＬに接続されており、その第１端子はデータ線ＤＬに接続されている。更に、トランジスタＴＲの第２端子は画素電極Ｃ１に接続されている。対向基板電極Ｃ３には基準電圧としての対向基板電圧ＶＣＯＭが印加されている。
【0045】
また図４において、表示コントローラ１００は、映像信号ＶＤに基づき、制御信号群ＣＳ、各画素の輝度レベルを示す映像データＰＤの系列、及びデジタル設定情報をシリアルのデジタル信号形態で表す映像信号ＤＶＳを生成する。
【0046】
制御信号群ＣＳは、フレーム周期の基準信号の垂直帰線信号Ｖｓｙｎｃ、データ期間の基準信号の水平帰線信号Ｈｓｙｎｃ、及びクロック信号ＣＬＫ等を含む。デジタル設定情報は、出力遅延方向情報ＣＦ、出力遅延シフト量情報ＳＡ１及びＳＡ２、出力スタートタイミング情報ＴＡ１及びＴＡ２を含む。
【0047】
出力遅延方向情報ＣＦは、データドライバ１２０－１～１２０－ｐの各々毎に、ｉ（ｉは２以上の整数）個の階調データ信号Ｖｄを出力するｉ個の出力チャネルに対して、以下のような出力遅延時間の増加方向を指定する情報である。つまり、出力遅延方向情報ＣＦは、正極性及び負極性夫々の出力開始チャネルからの出力遅延時間の増加方向を、出力チャネルの番号の昇順及び降順のうちのいずれの順序で増加させるか、又はｉ個の出力チャネルの両端側から中央に向かって出力遅延時間を増加させるかを指定する情報である。尚、正極及び負極の出力遅延方向情報ＣＦは共通とされる。具体的には、例えば表示パネルの２次元画面の左右両端部にゲートドライバを配置し、２次元画面の下端部（又は上端部）に水平方向に沿ってデータドライバ１２０－１～１２０－ｐが並置される場合、出力遅延方向情報ＣＦの内容は以下のようになる。つまり、２次元画面の左半面のデータドライバＩＣ各々の出力遅延方向情報ＣＦにて、ｉ個の出力チャネルに対して、左端ゲートドライバから画面中央に向かってゲート選択信号遅延が増加する方向に対応し、第１出力チャネルから第ｉ出力チャネルに向かって出力遅延時間を増加させる方向指定を行う。また、２次元画面の右半面のデータドライバＩＣ各々の出力遅延方向情報ＣＦでは、ｉ個の出力チャネルに対して、右端側ゲートドライバから画面中央に向かってゲート選択信号遅延が増加する方向に対応し、第ｉ出力チャネルから第１出力チャネルに向かって出力遅延時間を増加させる方向指定を行う。また、出力遅延方向情報ＣＦにより、データドライバＩＣが実装される表示パネル端部でのデータ線ファンアウト配線長に対する補正のために、ｉ個の出力チャネルの両端側から中央に向かって出力遅延時間を増加させる方向指定を行ってもよい。
【0048】
出力遅延シフト量情報ＳＡ１は、データドライバ１２０－１～１２０－ｐの各々毎に、正極性の階調データ信号Ｖｄの出力を担う出力チャネル群に設定する遅延シフト量を指定する情報である。出力遅延シフト量情報ＳＡ２は、データドライバ１２０－１～１２０－ｐの各々毎に、負極性の階調データ信号Ｖｄの出力を担う出力チャネル群に設定する遅延シフト量を指定する情報である。尚、遅延シフト量とは、所定の出力チャネル数単位ｘｒ（出力チャネル番号の昇順方向）又はｘｌ（出力チャネル番号の降順方向）（但し、ｘｒ＜ｉ、ｘｌ＜ｉ）あたりの遅延時間の変化量であり、例えばクロック信号ＣＬＫのパルス幅の整数倍にて段階的に表される。
【0049】
出力スタートタイミング情報ＴＡ１は、データドライバ１２０－１～１２０－ｐの各々毎に、正極性の階調データ信号Ｖｄの出力を担う出力チャネル群に対して出力開始チャネルの出力タイミングを指定する情報である。出力スタートタイミング情報ＴＡ２は、データドライバ１２０－１～１２０－ｐの各々毎に、負極側の階調データ信号Ｖｄ群の出力を担う出力チャネル群に対して出力開始チャネルの出力タイミングを指定する情報である。なお正極性及び負極性の出力開始チャネルの指定情報を出力スタートタイミング情報ＴＡ１、ＴＡ２に夫々含めてもよい。あるいは、出力遅延方向情報ＣＦに対応して出力チャネルを指定するようにしてもよい。
【0050】
表示コントローラ１００は、上記したように生成した映像信号ＤＶＳをデータドライバ１２０－１～１２０－ｐの各々に供給すると共に、ゲート選択信号を印加するタイミングを示すゲートタイミング信号をゲートドライバ１１０に供給する。
【0051】
ゲートドライバ１１０は、かかるゲートタイミング信号に応じて、夫々がゲート線を選択する為の少なくとも１つのパルスを含むゲート選択信号Ｖｇ１～Ｖｇ（ｒ）を順に生成し、ｒ個の出力端子の各々から個別に出力する。ゲートドライバ１１０は、当該ｒ個の出力端子から出力したゲート選択信号Ｖｇ１～Ｖｇ（ｒ）を表示パネル１５０のゲート線ＧＬ１～ＧＬｒの各々に供給する。
【0052】
データドライバ１２０－１～１２０－ｐは、例えば夫々が独立したｐ個のＩＣで構成されており、表示パネル１５０のデータ線ＤＬ１～ＤＬｍのｉ（ｉは２以上の整数）本毎に設けられている。データドライバ１２０－１～１２０－ｐの各々は、映像信号ＤＶＳに応じて、画素毎の輝度レベルに対応したアナログの電圧値を有するｉ個の正極性又は負極性の階調データ信号Ｖｄ１～Ｖｄｉを生成し、夫々を、対応する表示パネル１５０のｉ本のデータ線ＤＬに供給する。
【0053】
尚、データドライバ１２０－１～１２０－ｐは、階調データ信号Ｖｄ１～Ｖｄｉのうち、あるフレーム期間は、隣接して対をなす一方のデータ線に正極性の階調データ信号を供給し、他方のデータ線に負極性の階調データ信号を供給するカラム反転駆動を行う。そして夫々の階調データ信号の極性状態はフレーム単位で反転させる。最も簡単な方法としては、表示パネルの奇数番目のデータ線に供給する階調データ信号Ｖｄ１、Ｖｄ３、Ｖｄ５、・・・各々の極性を正極及び負極の一方の極性とし、偶数番目のデータ線に供給する階調データ信号Ｖｄ２、Ｖｄ４、Ｖｄ６、・・・各々の極性を他方の極性とし、夫々の極性の状態を１フレーム毎に反転させてもよい。
【0054】
更に、データドライバ１２０－１～１２０－ｐは、階調データ信号Ｖｄ１～Ｖｄｉを出力するにあたり、階調データ信号Ｖｄ１～Ｖｄｉのうちの負極性の階調データ信号群を、正極性の階調データ信号群より所定期間だけ遅れたタイミングで出力する。
【0055】
図６は、データドライバ１２０－１～１２０－ｐのうちから１つのデータドライバ１２０を抜粋して、その内部の構成を示すブロック図である。
【0056】
図６に示すように、データドライバ１２０は、制御コア部５１０、設定記憶部６００、タイミング制御部６５０、ラッチ部７００、階調電圧生成部５４、負極バイアス生成部６１、正極バイアス生成部６２、レベルシフタ８０、デコーダ部９０、及び出力アンプ部９５、を含む。
【0057】
制御コア部５１０は、シリアル形態の映像信号ＤＶＳに対してシリアルパラレル変換処理を施すことで、各表示セル１５４に対応した映像データＰＤの系列、前述した各種の信号群及び設定情報を分離抽出し、夫々を、対応するブロックに供給する。
【0058】
すなわち、制御コア部５１０は、映像信号ＤＶＳから、映像データＰＤの系列、デジタル設定情報（ＣＦ、ＳＡ１、ＳＡ２、ＴＡ１、ＴＡ２）及びクロック信号ＣＬＫを抽出する。制御コア部５１０は、デジタル設定情報（ＣＦ、ＳＡ１、ＳＡ２、ＴＡ１、ＴＡ２）を設定記憶部６００に供給し、基準タイミング信号ＳＴＤをタイミング制御部６５０に供給し、映像データＰＤの系列をラッチ部７００に供給する。
【0059】
また、制御コア部５１０は、映像信号ＤＶＳに応じて１水平期間周期（１Ｈ周期）の基準タイミング信号ＳＴＤを生成する。この基準タイミング信号ＳＴＤとしては、例えばゲート選択信号のゲートオフタイミングと同期した信号としてもよい。
【0060】
更に、制御コア部５１０は、映像信号ＤＶＳに応じて、極性反転信号ＰＯＬ、並びに、正極用及び負極用夫々の映像データ信号をラッチ部７００へ取り込む為の正極用のラッチ出力タイミング信号ＬＯＡＤ１及び負極用のラッチ出力タイミング信号ＬＯＡＤ２を生成する。制御コア部５１０は、極性反転信号ＰＯＬを出力アンプ部９５及びラッチ部７００に供給し、ラッチ出力タイミング信号ＬＯＡＤ１及びＬＯＡＤ２を、タイミング制御部６５０及びラッチ部７００に供給する。
【0061】
極性反転信号ＰＯＬは、例えば論理レベル０及び１のうちの一方で正極、他方で負極を表す２値（論理レベル０及び１）のパルス状の周波数信号である。
【0062】
ラッチ出力タイミング信号ＬＯＡＤ１及びＬＯＡＤ２は、基準タイミング信号ＳＴＤに対して、制御信号群ＣＳやデジタル設定情報に基づく遅延量をもって生成される信号である。
【0063】
図７は、ラッチ出力タイミング信号ＬＯＡＤ１及びＬＯＡＤ２の波形の一例を示す図である。
【0064】
図７に示すように、ラッチ出力タイミング信号ＬＯＡＤ１及びＬＯＡＤ２は、１水平走査期間（１Ｈ）毎に、論理レベル０に対応した電圧値を有するパルス、及び論理レベル１に対応した電圧値を有するパルスが交互に表れる２値信号である。この際、負極用のラッチ出力タイミング信号ＬＯＡＤ２は、正極用のラッチ出力タイミング信号ＬＯＡＤ１の位相を、図７に示すように時間Ｔｓ２１だけ遅らせた信号である。尚、当該時間Ｔｓ２１は、ゲート選択信号のリアエッジ部での時間経過に伴う電圧変化率に基づいて予め設定されている時間である。
【0065】
また、制御コア部５１０には、スルーレート制御部５１０ａが含まれている。
【0066】
スルーレート制御部５１０ａは、正極用のラッチ出力タイミング信号ＬＯＡＤ１と、負極用のラッチ出力タイミング信号ＬＯＡＤ２との位相差（図７に示す時間Ｔｓ２１）に対応して、出力アンプ部９５に含まれる複数の出力アンプのうちで正極性の階調データ信号の出力を担う出力アンプのスルーレートを低下させるスルーレート制御信号ＳＲＬを生成し、これをスルーレート設定部６０に供給する。
【0067】
設定記憶部６００は、制御コア部５１０から供給されたデジタル設定情報（ＣＦ，ＳＡ１，ＳＡ２，ＴＡ１、ＴＡ２）を取り込んで格納する。設定記憶部６００は、格納したデジタル設定情報、すなわち出力遅延方向情報ＣＦ、出力遅延シフト量情報ＳＡ１及びＳＡ２、出力スタートタイミング情報ＴＡ１及びＴＡ２をタイミング制御部６５０に供給する。尚、設定記憶部６００に格納されたデジタル設定情報は、所定周期毎にリフレッシュされる。
【0068】
タイミング制御部６５０は、正極用及び負極用夫々の機能ブロックとして正極タイミング制御部及び負極タイミング制御部を備え、ラッチ部７００に取り込まれた正極用及び負極用に夫々対応した映像データ信号を出力するためのタイミング信号を生成する。
【0069】
すなわち、タイミング制御部６５０の正極タイミング制御部は、出力遅延方向情報ＣＦ、出力遅延シフト量情報ＳＡ１、出力スタートタイミング情報ＴＡ１、基準タイミング信号ＳＴＤ及びラッチ出力タイミング信号ＬＯＡＤ１に基づき、正極用の映像データ信号のラッチ出力タイミング信号群ＬＯＡＤ１－Ｇｒｓを生成する。
【0070】
タイミング制御部６５０の負極タイミング制御部は、出力遅延方向情報ＣＦ、出力遅延シフト量情報ＳＡ２、出力スタートタイミング情報ＴＡ２、基準タイミング信号ＳＴＤ及びラッチ出力タイミング信号ＬＯＡＤ２に基づき、負極用の映像データ信号のラッチ出力タイミング信号群ＬＯＡＤ２－Ｇｒｓを生成する。
【0071】
タイミング制御部６５０は、上記したように生成したラッチ出力タイミング信号群ＬＯＡＤ１－Ｇｒｓ及ＬＯＡＤ２－Ｇｒｓをラッチ部７００に供給する。
【0072】
ラッチ部７００は、正極データラッチ７１０及び負極データラッチ７２０を含む。ラッチ部７００は、極性切替信号ＰＯＬに応じて、映像データＰＤの系列中の各映像データＰＤを正極用及び負極用に振り分ける。
【0073】
正極データラッチ７１０は、ラッチ出力タイミング信号ＬＯＡＤ１に応じて、正極に振り分けられた映像データＰＤの各々を取り込む。そして、正極データラッチ７１０は、取り込んだ正極の映像データＰＤの各々を映像データＰとして、夫々に対応する出力チャネルに対応した出力タイミング信号群ＬＯＡＤ１－Ｇｒｓに基づく所定の出力数単位毎に設定された出力タイミングで出力する。
【0074】
負極データラッチ７２０は、ラッチ出力タイミング信号ＬＯＡＤ２に応じて、負極に振り分けられた映像データＰＤの各々を取り込む。そして、負極データラッチ７２０は、取り込んだ負極の映像データＰＤの各々を映像データＰとして、夫々に対応する出力チャネルに対応した出力タイミング信号群ＬＯＡＤ２－Ｇｒｓに基づく所定の出力数単位毎に設定された出力タイミングで出力する。
【0075】
ラッチ部７００は、これら正極データラッチ７１０及び負極データラッチ７２０から出力されたｉ（ｉは２以上の整数）個の映像データＰを映像データＰ１～Ｐiとしてレベルシフタ８０に供給する。
【0076】
レベルシフタ８０は、ラッチ部７００から供給されたｉ個の映像データＰ１～Ｐｉの各々に対して、そのデータの信号レベル（電圧振幅）を増加するレベルシフト処理を施して得られた映像データＪ１～Ｊｉをデコーダ部９０に供給する。
【0077】
階調電圧生成部５４は、夫々が異なる電圧値を有し且つ基準電圧としての対向基板電圧ＶＣＯＭよりも高い電圧値を有するＬ（Ｌは２以上の整数）個の電圧を、画素の輝度レベルをＬ段階にて表す正極性の参照電圧群Ｘ１～ＸＬとして生成する。更に、階調電圧生成部５４は、夫々が異なる電圧値を有し且つ対向基板電圧ＶＣＯＭよりも低い電圧値を有するＬ個の電圧を画素の輝度レベルをＬ段階にて表す負極性の参照電圧群Ｙ１～ＹＬとして生成する。例えば、階調電圧生成部５４は、ラダー抵抗により、所定の高電位ＶＧＨと、この高電位ＶＧＨよりも低い所定の低電位ＶＧＬとの間を複数の電圧に分圧することで、夫々が異なる電圧値を有する参照電圧群を生成する。
【0078】
階調電圧生成部５４は、生成した正極性の参照電圧群Ｘ１～ＸＬ、及び負極性の参照電圧群Ｙ１～ＹＬをデコーダ部９０に供給する。
【0079】
デコーダ部９０は、映像データＪ１～Ｊｉの各々を個別に、アナログ電圧値を有する階調データ信号に変換するｉ個のデコーダＤＥＣを有する。
【0080】
デコーダＤＥＣの各々は、階調電圧生成部５４から、正極性の参照電圧群Ｘ１～ＸＬ、及び負極性の参照電圧群Ｙ１～ＹＬを受ける。更に、ｉ個のデコーダＤＥＣの各々は、映像データＪ１～Ｊｉのうちの１つを夫々個別に受ける。
【0081】
各デコーダＤＥＣは、自身が受けた映像データＪが正極データである場合には、正極性の参照電圧群Ｘ１～ＸＬのうちから、その映像データＪによって指定される１つ又は複数の参照電圧を選択する。一方、自身が受けた映像データＪが負極データである場合には、デコーダＤＥＣは、負極性の参照電圧群Ｙ１～ＹＬのうちから、その映像データＪによって指定される１つ又は複数の参照電圧を選択する。
【0082】
デコーダ部９０は、各デコーダＤＥＣでそれぞれ選択された１つ又は複数の参照電圧を各画素の輝度レベルに対応した階調電圧として出力アンプ部９５に出力する。
【0083】
出力アンプ部９５は、デコーダ部９０に含まれるｉ個のデコーダＤＥＣにそれぞれ対応したｉ個の出力アンプ（オペアンプ）を有する。出力アンプの各々は、自身の出力端子と反転入力端子（－）とが互いに接続されているボルテージフォロワであり、夫々に対応するデコーダＤＥＣから供給された１つ又は複数の階調電圧を自身の非反転入力端子（＋）で受ける。ｉ個の出力アンプの各々は、自身の非反転入力端子（＋）で受けた１つ又は複数の階調電圧を増幅することで、当該階調電圧に対応した電圧値を有するパルス電圧を輝度レベルに対応した階調データパルスとして生成し、これを出力端子を介して出力する。尚、階調データパルスは、１フレーム期間内において１データ期間（例えば１水平走査期間）毎に連続して出力される。ｉ個の出力アンプの各々は、１データ期間毎に表れる階調データパルスの系列を含む信号を階調データ信号Ｖｄとして、半導体ＩＣのｉ個の外部端子Ｔ１～Ｔｉを夫々介して外部出力する。ここで、ｉ個の外部端子Ｔ１～Ｔｉは、表示パネル１５０のデータラインＤＬ１～ＤＬｍのうちのｉ本と夫々個別に接続されている。例えばデータドライバ１２０が、データラインＤＬ１～ＤＬｍのうちのＤＬ１～ＤＬｉを受け持つデータドライバ１２０－１の場合、データドライバ１２０の外部端子Ｔ１～Ｔｉの夫々から階調データ信号Ｖｄ１～Ｖｄｉが出力される。
【0084】
スルーレート設定部６０は、負極バイアス生成部６１及び正極バイアス生成部６２を含む。
【0085】
負極バイアス生成部６１は、ｉ個の出力アンプのうちで負極性の階調データ信号の出力を担う出力アンプ（負極用出力アンプとも称する）に対して、その出力アンプを動作させるべく当該出力アンプ内に流すバイアス電流の電流量を所定量に設定するバイアス電圧群ＶＢＮを生成する。そして、負極バイアス生成部６１は、生成したバイアス電圧群ＶＢＮを負極用出力アンプの各々に供給する。
【0086】
正極バイアス生成部６２は、上記したスルーレート制御信号ＳＲＬに基づき、ｉ個の出力アンプのうちで正極性の階調データ信号の出力を担う出力アンプ（正極用出力アンプとも称する）を動作させるためにその出力アンプ内に流すバイアス電流の電流量を設定するバイアス電圧群ＶＢＰを生成する。具体的には、正極バイアス生成部６２は、スルーレート制御信号ＳＲＬにて示されるラッチ出力タイミング信号ＬＯＡＤ１とＬＯＡＤ２との位相差（Ｔｓ２１）が大きいほど、正極用出力アンプを動作させる為のバイアス電流の電流量を低下させるバイアス電圧群ＶＢＰを生成する。この際、正極用出力アンプは、上記したバイアス電流が低くなるほど、階調データ信号を出力する際のスルーレートが低下する。正極バイアス生成部６２は、上記したように生成したバイアス電圧群ＶＢＰを正極用出力アンプの各々に供給する。
【0087】
上記した構成により、スルーレート設定部６０は、スルーレート制御信号ＳＲＬにて示されるラッチ出力タイミング信号ＬＯＡＤ１とＬＯＡＤ２との間の位相差に対応して、出力アンプ部９５に含まれる負極用出力アンプに比して、正極用出力アンプのスルーレートを低下させる設定を出力アンプ部９５に施す。尚、スルーレート設定部６０は、スルーレート制御信号ＳＲＬにて示されるラッチ出力タイミング信号ＬＯＡＤ１とＬＯＡＤ２との間の位相差がゼロのときは、負極性の階調データ信号の出力を担う出力アンプと正極性の階調データ信号の出力を担う出力アンプのスルーレートを等しくするバイアス電圧群ＶＢＰ及びＶＢＮを生成する。
【0088】
以下に、図６に示すデータドライバ１２０によるカラム反転駆動について説明する。
【0089】
図８は、データドライバ１２０から出力される階調データ信号Ｖｄ１～Ｖｄｉのうちから４つのＶｄ１～Ｖｄ４を抜粋して各々の極性状態（正極性又は負極正）の変化を表すタイムチャートである。
【0090】
図８に示すように、例えば極性反転信号ＰＯＬが論理レベル１となる１フレーム期間では、ラッチ部７００の正極データラッチ７１０は、１水平走査ライン分の映像データＰＤの系列中の奇数番目の映像データＰＤの各々を正極データとして取り込む。また、この間、ラッチ部７００の負極データラッチ７２０は、１水平走査ライン分の映像データＰＤの系列中の偶数番目の映像データＰＤの各々を負極データとして取り込む。
【0091】
そして、極性反転信号ＰＯＬが論理レベル１となる１フレーム期間において、正極データラッチ７１０は、正極データとしての奇数番目の映像データＰＤの各々を、奇数番目の映像データＰ１、Ｐ３、Ｐ５、Ｐ７、・・・・として出力する。また、この間、負極データラッチ７２０は、負極データとしての偶数番目の映像データＰＤの各々を、偶数番目の映像データＰ２、Ｐ４、Ｐ６、Ｐ８、・・・・として出力する。
【0092】
これにより、図８に示すように、極性反転信号ＰＯＬが論理レベル１となる１フレーム期間では、表示パネル１５０のデータ線ＤＬ１～ＤＬ４に夫々印加される階調データ信号Ｖｄ１～Ｖｄ４のうちの奇数番目の階調データ信号Ｖｄ１、Ｖｄ３の各々が正極性となる。更に、極性反転信号ＰＯＬが論理レベル１となる１フレーム期間では、図８に示すように、偶数番目の階調データ信号Ｖｄ２、Ｖｄ４の各々が負極性となる。
【0093】
また、図８に示すように、極性反転信号ＰＯＬが論理レベル０となる１フレーム期間では、正極データラッチ７１０は、１水平走査ライン分の映像データＰＤの系列中の偶数番目の映像データＰＤの各々を正極データとして取り込む。また、この間、負極データラッチ７２０は、１水平走査ライン分の映像データＰＤの系列中の奇数番目の映像データＰＤの各々を負極データとして取り込む。
【0094】
そして、極性反転信号ＰＯＬが論理レベル０となる１フレーム期間において、正極データラッチ７１０は、正極データとしての偶数番目の映像データＰＤの各々を、偶数番目の映像データＰ２、Ｐ４、Ｐ６、Ｐ８、・・・・として出力する。また、この間、負極データラッチ７２０は、負極データとしての奇数番目の映像データＰＤの各々を、奇数番目の映像データＰ１、Ｐ３、Ｐ５、Ｐ７、・・・・として出力する。
【0095】
これにより、図８に示すように、極性反転信号ＰＯＬが論理レベル０となる１フレーム期間では、表示パネル１５０のデータ線ＤＬ１～ＤＬ４に夫々印加される階調データ信号Ｖｄ１～Ｖｄ４のうちの奇数番目の階調データ信号Ｖｄ１、Ｖｄ３の各々が負極性となる。更に、極性反転信号ＰＯＬが論理レベル０となる１フレーム期間では、図８に示すように、偶数番目の階調データ信号Ｖｄ２、Ｖｄ４の各々が正極性となる。なお、説明の便宜上、表示パネル１５０のデータ線の偶数と奇数で異なる極性となる例で説明したが、データ線の極性の順番を適宜入れ替えることも可能である。
【0096】
ところで、図８に示すような階調データ信号Ｖｄ１～Ｖｄ４の各々は、データ線ＤＬ１～ＤＬ４の各々に沿って配置されているｒ個の表示セル１５４に夫々対応したｒ個の階調データパルスが１水平走査期間（１Ｈ）の周期毎に連続するパルスの系列からなる。
【0097】
この際、ゲートドライバ１１０から送出されたパルス状のゲート選択信号Ｖｇをゲート線ＧＬを介して受け、且つデータドライバ１２０から送出された階調データ信号Ｖｄを受けた表示セル１５４で、階調データパルスが画素スイッチを介して画素電極に供給（充電）される。つまり、階調データパルスの電位とゲート選択信号Ｖｇの電位との電位差に対応した電流駆動能力で当該表示セル１５４に階調データパルスが供給され、当該表示セル１５４は、この階調データパルスの電圧値に保持される。
【0098】
図９は、互いに隣接するデータ線ＤＬｘ（ｘは１～ｍの整数）及びＤＬ（ｘ＋１）に夫々印加される正極性の階調データ信号Ｖｄｘ及び負極性の階調データ信号Ｖｄ（ｘ＋１）と、ゲート線ＧＬｋ（ｋは１～ｒの整数）に印加されるゲート選択信号Ｖｇｋの波形の一例を示す波形図である。
【0099】
尚、図９では、正極性の階調データ信号Ｖｄｘに含まれる階調データパルスＤｐｋがデータ線ＤＬｘとゲート線ＧＬｋとの交叉部の表示セル１５４に供給（充電）される状態を示している。更に、図９では、負極性の階調データ信号Ｖｄ（ｘ＋１）に含まれる階調データパルスＤｎｋがデータ線ＤＬ（ｘ＋１）とゲート線ＧＬｋとの交叉部の表示セル１５４に供給（充電）される状態を示している。
【0100】
ここで、データ線ＤＬｘ及びＤＬ（ｘ＋１）は、ゲート線ＧＬｋ上におけるゲートドライバ１１０の出力端子（図示せず）からの配線長が比較的長い位置でこのゲート線ＧＬｋと交叉するデータ線である。また、図９の一点破線にて示されるゲート選択信号Ｖｇｋのパルス波形は、ゲート線ＧＬｋ上におけるデータ線ＤＬｘ、ＤＬ（ｘ＋１）との交叉部の位置で観測される波形である。データ線ＤＬｘ、ＤＬ（ｘ＋１）との交叉部の位置で観測されるこのゲート選択信号Ｖｇｋは、ゲートドライバの出力端子からのゲート線の配線長に応じたインピーダンスが大きく、比較的大きな波形鈍りを生じる。
【0101】
尚、図９に示す一例では、階調データパルスＤｐｋを含む正極性の階調データ信号Ｖｄｘがデータ線ＤＬｘに印加され、階調データパルスＤｎｋを含む負極性の階調データ信号Ｖｄ（ｘ＋１）がデータ線ＤＬ（ｘ＋１）に印加された状態を示す。
【0102】
階調データ信号は、データ線方向の各画素にそれぞれ供給するアナログ電圧値（階調電圧）を有し、１データ期間（１Ｈ）単位の複数の階調データパルスの系列で構成される。正極性の階調データ信号Ｖｄｘの各階調データパルスは、下限値Ｌｐｙから上限値Ｌｐｚまでの電圧範囲内の階調電圧を有するものとする。同様に、負極性の階調データ信号Ｖｄ（ｘ＋１）の各階調データパルスは、上限値Ｌｎｙから下限値Ｌｎｚまでの電圧範囲内の階調電圧を有するものとする。対向基板電圧ＶＣＯＭは、正極性の階調データ信号の下限値Ｌｐｙと、負極性の階調データ信号の上限値Ｌｎｙとの間に設定されている。なお、図７においても説明の便宜上、階調データ信号Ｖｄｘ及びＶｄ（ｘ＋１）の階調データパルスは、それぞれの電圧範囲内の上限値と下限値の階調電圧が１データ期間毎交互に出力される駆動パターンを示す。
【0103】
図９に示すゲート選択信号Ｖｇｋは、画素充電率を高める為にゲートプリチャージが為されている。すなわち第ｋ行目の画素に対応した階調データパルスＤｐｋ及びＤｎｋと共に、第（ｋ＋１）行目の画素に対応した１データ期間（１Ｈ）前の階調データパルスＤｐ（ｋ＋１）及びＤｎ（ｋ＋１）の印加期間も含めて高電位ＶＧＨの状態を維持させている。
【0104】
図９に示す階調データ信号Ｖｄｘ及びＶｄ（ｘ＋１）では、正極性の階調データパルスＤｐｋと負極性の階調データパルスＤｎｋとが互いに異なるタイミングで出力される。例えば図１に示す従来の駆動では、正極性のデータパルスＤｐｋと負極性のデータパルスＤｎｋは同一のタイミングで出力され、互いの位相は同一である。
【0105】
一方、図９に示す駆動では、正極性の階調データパルスＤｐｋに対して、負極性の階調データパルスＤｎｋは所定の時間Ｔｓ２１だけ遅れる方向にシフトした位相で出力される。
【0106】
以下に、図９に示す正極性の階調データ信号Ｖｄｘ及びゲート選択信号Ｖｇｋのタイミング制御について説明する。
【0107】
データドライバ１２０は、正極性の階調データ信号Ｖｄｘの出力タイミングを、ゲート選択信号Ｖｇｋにより階調データパルスＤｐｋの次のデータ期間の階調データパルスＤｐ（ｋ－１）が表示セル１５４へ供給（充電）されないように設定する。
【0108】
すなわち、データドライバ１２０は、図９に示すように、正極性の階調データパルスＤｐｋのリアエッジ部の時点でゲート選択信号Ｖｇｋのリアエッジ部の電位が当該階調データパルスＤｐｋの下限値Ｌｐｙ以下となるようなタイミングで正極性の階調データ信号Ｖｄｘを出力する。例えば、このような出力形態となるように、制御コア部５１０は、ラッチ出力タイミング信号ＬＯＡＤ１を生成する。これにより、正極性の階調データパルスＤｐｋの実効的な画素充電期間を、図９に示すように、１データ期間Ｔ１Ｈ（１水平走査期間１Ｈ）と同等の画素充電期間Ｔｐ２とすることができる。
【0109】
また、データドライバ１２０は、図９に示すように、正極性の階調データ信号Ｖｄｘの位相に対して負極性の階調データ信号Ｖｄ（ｘ＋１）の位相を時間Ｔｓ２１だけ遅らせる方向に位相シフトしている。
【0110】
すなわち、図６に示す構成では、正極データラッチ７１０が正極データとして定めた映像データ片の各々を、出力タイミング信号群ＬＯＡＤ１－Ｇｒｓ中における夫々に対応した出力タイミング信号に応じたタイミングで出力する。一方、負極データラッチ７２０は、負極データとして定めた映像データ片の各々を、出力タイミング信号群ＬＯＡＤ２－Ｇｒｓ中における夫々に対応した出力タイミング信号に応じたタイミングで、且つ、正極データラッチ７１０での出力タイミングよりも時間Ｔｓ２１だけ遅らせたタイミングで出力する。
【0111】
これにより、データドライバ１２０は、図９に示すように、正極性の階調データ信号Ｖｄｘに対して、時間Ｔｓ２１だけ位相を遅らせる方向にシフトした負極性の階調データ信号Ｖｄ（ｘ＋１）を出力する。その結果、図９に示すように、負極性の階調データ信号Ｖｄ（ｘ＋１）に含まれる階調データパルスＤｎｋのリアエッジよりも手前の時点で、ゲート信号Ｖｇｋのリアエッジ部の電位が当該階調データパルスＤｎｋの下限値Ｌｐｙ以下となる。
【0112】
よって、負極性の階調データパルスＤｎｋの実効的な画素充電期間は、図９に示すように、１データ期間Ｔ１Ｈよりも期間Ｔｓ２２（≧０）だけ短い画素充電期間Ｔｎ２となる。この期間Ｔｓ２２の作用は以下の通りである。
【0113】
ゲート選択信号Ｖｇｋと階調データ信号との電位差は、正極性に比べて負極性の方が大きいため、同じ画素充電期間でも負極性の画素充電率の方が高くなる。ゲート選択信号Ｖｇｋと階調データ信号との電位差に伴う正極性と負極性の画素充電率の差の調整として期間Ｔｓ２２を設けてもよい。
【0114】
上記した駆動により、正極性の階調データパルスＤｐｋの実効的な画素充電期間Ｔｐ２として、１データ期間Ｔ１Ｈと同等の期間を確保すると共に、負極性の階調データパルスＤｎｋの実効的な画素充電期間Ｔｎ２を１データ期間Ｔ１Ｈ以下にすることが可能となる。
【0115】
したがって、正極性の階調データパルスＤｐｋの画素充電期間Ｔｐ２を図１に示す画素充電期間Ｔｐ１よりも長くすると共に、負極性の階調データパルスＤｎｋの画素充電期間Ｔｎ２を図１に示す画素充電期間Ｔｎ１以下にすることが可能となる。
【0116】
このように、負極性の階調データ信号による画素充電率を低下調整させる一方、正極性の階調データ信号による画素充電率を高くすることで、負極性の階調データ信号による画素充電率と、正極性の階調データ信号による画素充電率との差が縮まる。
【0117】
よって、データドライバ１２０によれば、ゲート選択信号のパルスエッジ部に鈍りが生じていても、負極性の階調データ信号による画素充電率と、正極性の階調データ信号による画素充電率との差に伴って生じるフリッカ及び画質劣化を抑制することが可能となる。
【0118】
更に、データドライバ１２０では、スルーレート制御部５１０ａ及び正極バイアス生成部６１により、以下のように、正極性の階調データ信号の出力を担う出力アンプのスルーレートを制御している。
【0119】
すなわち、スルーレート制御部５１０ａ及び正極バイアス生成部６１により、正極性の階調データ信号の出力を担う出力アンプのスルーレートを、負極性の階調データ信号の出力を担う出力アンプのスルーレートよりも低くなるように制御している。
【0120】
これにより、図２に示すような特定の画像表示を行った際に生じる対向基板電圧ＶＣＯＭの変動のピークを低減することができる。
【0121】
尚、スルーレート制御部５１０ａ及び正極バイアス生成部６１では、正極性の階調データ信号と負極性の階調データ信号との位相差（Ｔｓ２１）が大きいほど、正極性の階調データ信号の出力を担う出力アンプのスルーレートの低下幅を大きくすることで、対向基板電圧ＶＣＯＭの変動を抑制可能にしている。
【0122】
図１０は、図２に示す白色スクエア領域ＷＥを通るデータ線Ｄｆ、Ｄ（ｆ＋１）、及び白色スクエア領域ＷＥを通らないデータ線Ｄｇ、Ｄ（ｇ＋１）に夫々送出される階調データ信号Ｖｄｆ、Ｖｄ（ｆ＋１）、Ｖｄｇ及びＶｄ（ｇ＋１）と、対向基板電圧ＶＣＯＭの波形を示す波形図である。
【0123】
図１０に示すように、データ線Ｄ（ｆ＋１）では負極性の階調データ信号Ｖｄ（ｆ＋１）のレベルが、時点Ｔｎにてグレーを表すレベルＶｎ＿ｇｙから白を表すレベルＶｎ＿ｗｔに向けて下降する。
【0124】
一方、データ線Ｄｆでは、正極性の階調データ信号Ｖｄｆのレベルが、時点Ｔｎよりも時間Ｔｓ２１だけ前の時点Ｔｐにてグレーを表すレベルＶｐ＿ｇｙから白を表すレベルＶｐ＿ｗｔに向けて上昇する。ただし、正極性の階調データ信号Ｖｄｆを出力する出力アンプのスルーレートは、時間Ｔｓ２１に対応して、負極性の階調データ信号Ｖｄ（ｆ＋１）を出力する出力アンプのスルーレートよりも低くなるように制御される。スルーレート低下割合は、時間Ｔｓ２１の幅にも依るが、負極性の階調データ信号を出力する出力アンプのスルーレート（単位時間当たりの電圧変化量の絶対値）に対し、正極性の階調データ信号出力する出力アンプのスルーレート（単位時間当たりの電圧変化量の絶対値）を例えば２０％～５０％低下させる。その結果、対向基板電圧ＶＣＯＭの期待値からの変動をクロストーク（筋ムラ）が視覚できないレベルにまで抑制することが望ましい。
【0125】
よって、図１０に示すように、正極性の階調データ信号Ｖｄｆの立ち上がり波形は、このようなスルーレートの低下制御が行われない場合での立ち上がり波形（一点鎖線にて示す）に比べて緩やかに電圧が変化する。
【0126】
これにより、図１０に示すように、データ線Ｄｆと対向基板電極Ｃ３との間の容量カップリングによる対向基板電圧ＶＣＯＭの変動のピーク電圧が、上記したスルーレートの低下制御が行われない場合での対向基板電圧ＶＣＯＭの変動（一点鎖線にて示す）のピーク電圧より低くなる。図２に示す白色スクエア領域ＷＥを通らないデータ線Ｄｇ、Ｄ（ｇ＋１）について図１０を参照すると、ゲート線Ｇａで選択され、データ線Ｄｇの正極性の階調データ信号が供給される画素は、実効的な画素充電期間は期間Ｔｐ２で、時刻Ｔｐｔにおける階調データ信号と対向基板電圧ＶＣＯＭとの電圧差が１フレーム期間保持され、当該画素の液晶に印加される。図１０に示すように対向基板電圧ＶＣＯＭの変動が低下したことで、画素の液晶に印加される電圧も期待値からの減少が抑えられ、輝度低下も抑制される。また、データ線Ｄ（ｇ＋１）の負極性の階調データ信号が供給される画素は、実効的な画素充電期間は期間Ｔｎ２で、時刻Ｔｎｔ’における階調データ信号と対向基板電圧ＶＣＯＭとの電圧差が１フレーム期間保持され、当該画素の液晶に印加される。図１０に示すように対向基板電圧ＶＣＯＭの変動が低下したことで、画素の液晶に印加される電圧も期待値からの増加が抑えられ、輝度増加も抑制される。これらの画素の輝度変化を一定レベル未満に抑制することで、正極性と負極性のそれぞれの画素の輝度もほぼ相殺され、周囲との輝度の違いが視覚されにくくなる。
【0127】
したがって、対向基板電圧ＶＣＯＭの変動に伴い、図２に示すようなグレー背景と白色スクエア領域ＷＥとの境界部に生じるクロストーク（筋ムラ）を抑制することが可能となる。
【0128】
上記したように、液晶表示装置２０は、表示パネル１５０の各データ線に出力する階調データ信号の極性を１フレーム期間毎に切り替えるカラム反転駆動を行うデータドライバ１２０として、以下のような制御部、及びスルーレート設定部を含むものを採用している。
【0129】
すなわち、制御部（５１０、５１０ａ）は、表示パネルの各データ線に出力する正極性の階調データ信号に対して、負極性の階調データ信号の位相を遅らせる方向にシフトさせる。これにより、ゲート選択信号のリアエッジ部に鈍りが生じている状態でも、負極性の階調データ信号による画素充電率と、正極性の階調データ信号による画素充電率との差が縮まる。よって、負極性の階調データ信号による画素充電率と、正極性の階調データ信号による画素充電率との差に伴うフリッカを抑制することが可能となる。
【0130】
スルーレート設定部（６０、６２）は、正極性の階調データ信号と負極性の階調データ信号との位相差に対応して、正極性の階調データ信号の出力を担う出力アンプのスルーレートを負極性の階調データ信号を出力する出力アンプのスルーレートよりも低下させている。これにより、正極性の階調データ信号に対して負極性の階調データ信号の位相を遅らせることで生じる、データ線及び対向基板電極間の容量カップリングによる対向基板電圧の変動のピークが低下し、当該対向基板電圧の変動に伴い表示画像中に表れるクロストーク（筋ムラ）を抑制することが可能となる。
【0131】
したがって、本発明に係る表示装置としての液晶表示装置１０によれば、カラム駆動によって表示パネルを駆動するにあたり、ゲート選択信号のリアエッジ部に鈍りが生じるような大画面・高精細の液晶表示パネルにおいて、フリッカやクロストーク（筋ムラ）等の画質劣化を抑制した画像表示を行うことが可能となる。
【0132】
尚、図６に示す実施例では、スルーレート設定部６０は、夫々が単一の負極バイアス生成部６１及び正極バイアス生成部６２で出力アンプ部９５に含まれるｉ個の出力アンプのバイアス電流を生成している。しかしながら、ｉ個の出力アンプをＵ（Ｕは２以上の整数）個にグループ分けし、このグループ毎に専用の負極バイアス生成部６１及び正極バイアス生成部６２を設けるようにしても良い。すなわち、スルーレート設定部６０としては、複数の出力アンプに対して単一又は複数のバイアス生成部（６１、６２）にてスルーレートの設定を行うものであれば良い。したがって、正極性の階調データ信号の出力を担う出力アンプのスルーレート、及び、負極性の階調データ信号の出力を担う出力アンプのスルーレートの設定は、例えばデータドライバ単位や、データドライバ内の複数のバイアス生成部で制御される出力アンプの各グループ単位で、正極性の階調データ信号と負極性の階調データ信号との位相差に応じて、個別に調整することができる。
【0133】
要するに、本発明に係る表示装置（１０）としては、以下の表示パネル、ゲートドライバ、及びデータドライバを含むものであれば良い。
【0134】
すなわち、表示パネル（１５０）は、第１及び第２のデータ線群からなる複数のデータ線（ＤＬ１～ＤＬｍ）、複数のデータ線と交叉して配置されている複数のゲート線（ＧＬ１～ＧＬｒ）、及びデータ線とゲート線との各交叉部に配置されている画素を担う表示セル（１５４）を有する。ゲートドライバ（１１０）は、表示パネルの複数のゲート線の各々にゲート選択信号を供給する。
【0135】
データドライバ（１２０）は、表示パネルの所定のデータ線数（ｉ本）毎に設けられており、夫々が、映像信号（ＤＶＳ）に基づき、所定の基準電圧（ＶＣＯＭ）に対して正極性の階調データ信号（Ｖｄｘ）及び負極性の階調データ信号（Ｖｄｘ＋１）を生成する。具体的には、データドライバは、映像信号に基づく各画素の輝度レベルに対応した正極性の電圧値を夫々有するデータパルス（Ｄｐｋ）が所定周期（１Ｈ、Ｔ１Ｈ）で表れる信号を上記した正極性の階調データ信号として生成する。更に、映像信号に基づく各画素の輝度レベルに対応した負極性の電圧値を夫々有するデータパルス（Ｄｎｋ）が正極性の階調データ信号の位相に対して遅れる方向にシフトした位相で所定周期毎に表れる信号を上記した負極性の階調データ信号として生成する。そして、データドライバは、当該正極性の階調データ信号及び負極性の階調データ信号のうちの一方を第１及び第２のデータ線群のうちの一方のデータ線群に出力すると共に、正極性の階調データ信号及び負極性の階調データ信号のうちの他方を第１及び第２のデータ線群のうちの他方のデータ線群に出力する。
【0136】
尚、データドライバは、これら正極性の階調データ信号及び負極性の階調データ信号を個別に出力する複数の出力アンプ（９５）を含む。データドライバは、正極性の階調データ信号と負極性の階調データ信号との位相差（Ｔｓ２１）に応じて、正極性の階調データ信号の出力を担う出力アンプのスルーレートを、負極性の階調データ信号の出力を担う出力アンプのスルーレートよりも低くするように制御する（５１０ａ、６２）。
【0137】
次に、出力アンプ部９５の詳細な構成について説明する。
【0138】
図１１は、出力アンプ部９５に含まれる各出力チャネルに対応した出力アンプの内部構成の一例を示すブロック図である。具体的には、各出力アンプとして、正極用及び負極用の専用の出力アンプを採用した場合での構成例を図１１において示す。
【0139】
尚、図１１では、出力アンプ部９５のうちから、正極及び負極の階調データ信号（Ｖｓｐ＿Ｏ、Ｖｓｎ＿Ｏ）を夫々出力する一対の出力アンプ（９５Ｐ、９５Ｎ）と、当該一対の出力アンプの出力を外部端子Ｔｋ及びＴ（ｋ＋１）に交互に切り替えて供給するマルチプレクサを抜粋したものを出力アンプ部９５－１として示す。更に、図１１では、デコーダ部９０のうちから、当該一対の出力アンプ（９５Ｐ、９５Ｎ）に夫々正極性及び負極性の階調電圧（Ｖｓｐ、Ｖｓｎ）を供給する一対の正極デコーダ及び負極デコーダを抜粋したものをデコーダ部９０－１として示す。
【0140】
図１１において、負極用の出力アンプ９５ｎは、自身の出力端子が反転入力端子に接続されているボルテージフォロワであり、自身の非反転入力端子で受けた負極性の階調電圧Ｖｓｎを増幅したものを階調データ信号Ｖｓｎ＿Ｏとして生成し、これをノードＮｏ（ｋ+1）を介してマルチプレクサＭＵＸに供給する。
【0141】
正極用の出力アンプ９５ｐは、自身の出力端子が反転入力端子に接続されているボルテージフォロワであり、自身の非反転入力端子で受けた正極性の階調電圧Ｖｓｐを増幅したものを階調データ信号Ｖｓｐ＿Ｏとして生成し、これをノードＮｏｋを介してマルチプレクサＭＵＸに供給する。この際、正極用の出力アンプ９５ｐは、上記したバイアス電圧群ＶＢＰに応じて、階調データ信号Ｖｓｐ＿Ｏを出力する際のスルーレートを、負極用の出力アンプ９５ｎが階調データ信号Ｖｓｎ＿Ｏを出力する際のスルーレートより低下させる。
【0142】
マルチプレクサＭＵＸは、極性反転信号ＰＯＬが論理レベル１及び０のうちの一方を表す場合には、正極性の階調データ信号Ｖｓｐ＿Ｏを外部端子Ｔｋ（ｋは２以上の整数）を介して階調データ信号Ｖｄｋとして出力すると共に、負極性の階調データ信号Ｖｓｎ＿Ｏを外部端子Ｔ（ｋ+１）を介して階調データ信号Ｖｄ（ｋ+１）として出力する。また、極性反転信号ＰＯＬが論理レベル１及び０のうちの他方を表す場合には、マルチプレクサＭＵＸは、負極性の階調データ信号Ｖｓｎ＿Ｏを外部端子Ｔｋを介して階調データ信号Ｖｄｋとして出力すると共に、正極性の階調データ信号Ｖｓｐ＿Ｏを外部端子Ｔ（ｋ+１）を介して階調データ信号Ｖｄ（ｋ+１）として出力する。
【0143】
図１２は、出力アンプ９５ｐ及び９５ｎのうちから正極用の出力アンプ９５ｐを抜粋して出力アンプ部９５に含まれる出力アンプ各々の回路構成の一例を示す回路図である。
【0144】
図１２に示すように、出力アンプ９５ｐは、ＮチャネルＭＯＳ型のトランジスタ１１～１３、及びＰチャネルＭＯＳ型のトランジスタ１４～１６からなる差動段と、増幅段１９と、を含む。
【0145】
トランジスタ１１及び１２はＮ型差動対を構成している。トランジスタ１１は自身のゲートで正極性の階調電圧Ｖｓｐを受け、トランジスタ１２は自身のゲートで出力アンプ９５ｐの出力である正極性の階調データ信号Ｖｓｐ＿Ｏを受ける。トランジスタ１１及び１２は、互いのソース同士が接続されており、夫々のドレインが増幅段１９に接続されている。当該Ｎ型差動対の電流源としてのトランジスタ１３は、正極バイアス生成部６２で生成されたバイアス電圧群ＶＢＰのうちの第１のバイアス電圧ＶＢＰ＿１を自身のゲートで受ける。トランジスタ１３のソースには所定の低電源電位Ｅ２が印加されており、ドレインがトランジスタ１１及び１２のソースに接続されている。
【0146】
かかる構成により、Ｎ型差動対（１１、１２）は、正極性の階調電圧Ｖｓｐと階調データ信号Ｖｓｐ＿Ｏとの差分に対応した電流比からなる一対の電流を、負側の差動出力電流対として増幅段１９から引き抜く。尚、負側の差動出力電流対の合計電流は、第１のバイアス電圧ＶＢＰ＿１に基づいてトランジスタ１３が出力する電流量である。
【0147】
トランジスタ１４及び１５はＰ型差動対を構成している。トランジスタ１４は自身のゲートで正極性の階調電圧Ｖｓｐを受け、トランジスタ１２は自身のゲートで出力アンプ９５ｐの出力である正極性の階調データ信号Ｖｓｐ＿Ｏを受ける。トランジスタ１４及び１５は、互いのソース同士が接続されており、夫々のドレインが増幅段１９に接続されている。当該Ｐ型差動対の電流源としてのトランジスタ１６は、正極バイアス生成部６２で生成されたバイアス電圧群ＶＢＰのうちの第２のバイアス電圧ＶＢＰ＿２を自身のゲートで受ける。トランジスタ１６のソースには所定の高電源電位Ｅ１が印加されており、ドレインがトランジスタ１４及び１２のソースに接続されている。
【0148】
かかる構成により、Ｐ型差動対（１４、１５）は、正極性の階調電圧Ｖｓｐと階調データ信号Ｖｓｐ＿Ｏとの差分に対応した電流比からなる一対の電流を、正側の差動出力電流対として増幅段１９に送出する。尚、正側の差動出力電流対の合計電流は、第２のバイアス電圧ＶＢＰ＿２に基づいてトランジスタ１６が出力する電流量である。
【0149】
増幅段１９は、正側の差動出力電流対に対応した電流を出力端子に送出すると共に負側の差動出力電流対に対応した電流を当該出力端子から引き抜くことで、正極性の階調電圧Ｖｓｐに対応した階調データ信号Ｖｓｐ＿Ｏを生成し、当該出力端子を介して出力する。増幅段１９は、正極バイアス生成部６２で生成されたバイアス電圧群ＶＢＰのうちで、自身の増幅動作に必要な第３のバイアス電圧ＶＢＰ＿３（不図示）を受ける。
【0150】
図１２に示す構成により、正極用の出力アンプ９５ｐは、バイアス電圧群ＶＢＰとしてのＶＢＰ＿１、ＶＢＰ＿２及びＶＢＰ＿３に応じたスルーレートにて、階調データ信号Ｖｓｐ＿Ｏを出力する。尚、バイアス電圧ＶＢＰ＿１、ＶＢＰ＿２及びＶＢＰ＿３は、スルーレート制御部５１０ａから送出されたスルーレート制御信号ＳＲＬに応じて可変に制御される。この際、スルーレート制御信号ＳＲＬは、前述したように、ラッチ出力タイミング信号ＬＯＡＤ１と、ラッチ出力タイミング信号ＬＯＡＤ２との位相差に応じて、出力アンプ９５ｐのスルーレートを低下させる制御を担うものである。ここで、正極用の出力アンプ９５ｐのスルーレートを低下させるためには、少なくとも電流源としてのトランジスタ１３及び１６が送出する電流が小さくなる方向にバイアス電圧ＶＢＰ＿１及びＶＢＰ＿２各々の電圧値を設定する。
【0151】
尚、図１２では、Ｎ型の差動段（１１～１３）とＰ型の差動段（１４～１６）を備えた相補型差動構成であるが、どちらか一方の差動段のみを備えた構成でも構わない。また、図１１に示す負極用の出力アンプ９５ｎについても図１２と同様な回路を採用しても良い。但し、負極用の出力アンプ９５ｎが受ける第１～第３のバイアス電圧ＶＢＮ＿１～ＶＢＮ＿３は、夫々が所定の固定値、または正極用の出力アンプ９５ｐと連動して同じ割合でスルーレートを調整できるようにしてもよい。負極用の出力アンプ９５ｎと正極用の出力アンプ９５ｐが連動して制御される場合、スルーレート制御信号ＳＲＬとは別の制御信号で制御されるのが好ましい。
【0152】
図１３は、出力アンプ部９５に含まれる各出力チャネルに対応した出力アンプの内部構成の他の一例を示すブロック図である。
【0153】
尚、図１３では、出力アンプ部９５のうちから、隣接する一対の出力アンプ（９５ｋ、９５ｋ＋１）と、当該一対の出力アンプに対応して設けられた第１及び第２のマルチプレクサ（ＭＵＸ１、ＭＵＸ２）を抜粋したものを出力アンプ部９５－２として示す。更に、図１３では、デコーダ部９０のうちから、当該出力アンプ部９５－２に正極性及び負極性の階調電圧（Ｖｓｐ、Ｖｓｎ）を供給する一対の正極デコーダ及び負極デコーダを抜粋したものをデコーダ部９０－１として示す。
【0154】
図１３において、マルチプレクサＭＵＸ１は、制御コア部５１０から送出された極性反転信号ＰＯＬを受ける。マルチプレクサＭＵＸ１は、極性反転信号ＰＯＬが論理レベル１及び０のうちの一方を表す場合には、正極性の階調電圧Ｖｓｐを出力アンプ９５ｋの非反転入力端子に供給すると共に、負極性の階調電圧Ｖｓｎを出力アンプ９５ｋ＋１の非反転入力端子に供給する。また、極性反転信号ＰＯＬが論理レベル１及び０のうちの他方を表す場合には、マルチプレクサＭＵＸ１は、負極性の階調電圧Ｖｓｎを出力アンプ９５ｋの非反転入力端子に供給すると共に、正極性の階調電圧Ｖｓｐを出力アンプ９５ｋ＋１の非反転入力端子に供給する。
【0155】
出力アンプ９５ｋは、自身の出力端子が反転入力端子に接続されているボルテージフォロワであり、自身の非反転入力端子で受けた階調電圧を増幅したものを階調データ信号Ｖｓ１＿Ｏとして生成し、これを外部端子Ｔｋを介して階調データ信号Ｖｄｋとして出力する。
【0156】
出力アンプ９５ｋ＋１は、自身の出力端子が反転入力端子に接続されているボルテージフォロワであり、自身の非反転入力端子で受けた階調電圧を増幅したものを階調データ信号Ｖｓ２＿Ｏとして生成し、これを外部端子Ｔ（ｋ＋１）を介して階調データ信号Ｖｄ（ｋ＋１）として出力する。
【0157】
マルチプレクサＭＵＸ２は、制御コア部５１０から送出された極性反転信号ＰＯＬを受ける。マルチプレクサＭＵＸ２は、極性反転信号ＰＯＬが論理レベル１及び０のうちの一方を表す場合には、バイアス電圧群ＶＢＰを出力アンプ９５ｋに供給すると共に、バイアス電圧群ＶＢＮを出力アンプ９５ｋ＋１に供給する。また、マルチプレクサＭＵＸ２は、極性反転信号ＰＯＬが論理レベル１及び０のうちの他方を表す場合には、バイアス電圧群ＶＢＮを出力アンプ９５ｋに供給すると共に、バイアス電圧群ＶＢＰを出力アンプ９５ｋ＋１に供給する。すなわち、出力アンプ部９５として、図１３に示すように、各出力アンプ（９５ｋ、９５ｋ＋１）が受ける階調電圧の極性が極性信号ＰＯＬに応じて切り替わる構成を採用した場合には、マルチプレクサＭＵＸ２により、該出力アンプが受けるバイアス電圧の極性も極性信号ＰＯＬに応じて切り替えるのである。
なお、出力アンプ部９５ｋ及び出力アンプ９５ｋ＋１も、図１２と同様の構成を採用可能であり、正極性の階調電圧Ｖｓｐがそれぞれ供給されるときには、スルーレートを低下させる制御を行うことができる。
なお、出力アンプ部９５ｋ及び出力アンプ９５ｋ＋１も、図１２と同様の構成を採用可能であり、正極性の階調電圧Ｖｓｐがそれぞれ供給されるときには、スルーレートを低下させる制御を行うことができる。
【符号の説明】
【0158】
６０ スルーレート設定部
６１ 正極バイアス生成部
６２ 負極バイアス生成部
９５ 出力アンプ部
１２０ データドライバ
１５０ 表示パネル
５１０ 制御コア部
５１０ａ スルーレート制御部
７００ ラッチ部
６１ 正極バイアス生成部
６２ 負極バイアス生成部
９５ 出力アンプ部
１２０ データドライバ
１５０ 表示パネル
５１０ 制御コア部
５１０ａ スルーレート制御部
７００ ラッチ部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】