特開 2023-113391 電力変換装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023113391

(43)【公開日】2023-08-16

(54)【発明の名称】電力変換装置

(51)【国際特許分類】

   H02P 3/22 20060101AFI20230808BHJP

   B60L 7/22 20060101ALI20230808BHJP

   B60L 9/18 20060101ALI20230808BHJP

【ＦＩ】

H02P3/22 Z

B60L7/22 Z

B60L9/18 P

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2022015732

(22)【出願日】2022-02-03

(71)【出願人】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(71)【出願人】

【識別番号】598076591

【氏名又は名称】東芝インフラシステムズ株式会社

(74)【代理人】

【識別番号】110003708

【氏名又は名称】弁理士法人鈴榮特許綜合事務所

(72)【発明者】

【氏名】高木 隆志

(72)【発明者】

【氏名】武田 亮

【テーマコード（参考）】

5H125

5H530

【Ｆターム（参考）】

5H125AA01

5H125AC12

5H125BA00

5H125BB02

5H125BB07

5H125CB03

5H530AA02

5H530BB24

5H530CD32

5H530CD34

5H530CE15

5H530DD03

5H530DD13

5H530EE01

5H530EE07

(57)【要約】

【課題】ハードウェア設計の制約を低減する。
【解決手段】実施形態の電力変換装置は、互いに並列に接続された複数の半導体素子と、複数の半導体素子にそれぞれ対応し、駆動電圧を対応する半導体素子にそれぞれ供給する複数のゲートドライバと、搬送波に基づいて、駆動電圧に対応するゲート指令を複数のゲートドライバのそれぞれに供給する制御部と、を含み、複数の半導体素子は、動作期間Ｔｚにおいて、互いに異なるタイミングで導通状態に設定される。
【選択図】 図２

【特許請求の範囲】

【請求項1】

互いに並列に接続された複数の半導体素子と、
複数の半導体素子にそれぞれ対応し、駆動電圧を対応する半導体素子にそれぞれ供給する複数のゲートドライバと、
搬送波に基づいて、前記駆動電圧に対応するゲート指令を、前記複数のゲートドライバのそれぞれに供給する制御部と、
を具備し、
前記複数の半導体素子は、前記複数の半導体素子の動作期間において、互いに異なるタイミングで導通状態に設定される、
電力変換装置。

【請求項2】

前記複数の半導体素子の個数が、Ｎ（ここで、Ｎは２以上の自然数）で示され、前記動作期間が、Ｔで示される場合、
前記動作期間は、Ｎ個の部分に分割され、
前記動作期間の分割された前記Ｎ個の部分のそれぞれの長さは、Ｔ／Ｎで示される、
請求項１に記載の電力変換装置。

【請求項3】

前記複数の半導体素子に直列に接続されたブレーキ抵抗部を、さらに具備する、
請求項１又は２に記載の電力変換装置。

【請求項4】

前記複数の半導体素子は、第１の半導体素子、第２の半導体素子、及び第３の半導体素子を含み、
前記搬送波は、前記動作期間において、第１の周期、第２の周期、及び第３の周期を含み、
前記第１の周期において、前記第１の半導体素子は、導通状態に設定され、前記第２及び第３の半導体素子は、非導通状態に設定され、
前記第２の周期において、前記第２の半導体素子は、導通状態に設定され、前記第１及び第３の半導体素子は、非導通状態に設定され、
前記第３の周期において、前記第３の半導体素子は、導通状態に設定され、前記第１及び第２の半導体素子は、非導通状態に設定される、
請求項１乃至３のうちいずれか１項に記載の電力変換装置。

【請求項5】

互いに並列に接続された複数の電力変換ユニット
を具備し、
前記複数の電力変換ユニットのそれぞれは、
半導体素子と、
前記半導体素子に対して駆動電圧を供給するゲートドライバと、
搬送波に基づいて、前記駆動電圧に対応するゲート指令を、前記ゲートドライバに供給する制御部と、
を含み、
前記半導体素子のそれぞれは、前記半導体素子の動作期間において、互いに異なるタイミングで導通状態に設定される、
電力変換装置。

【請求項6】

前記複数の電力変換ユニットの個数が、Ｎ（ここで、Ｎは２以上の自然数）で示され、前記動作期間が、Ｔで示される場合、
前記動作期間は、Ｎ個の部分に分割され、
前記動作期間の分割された複数の部分のそれぞれの長さは、Ｔ／Ｎで示される、
請求項５に記載の電力変換装置。

【請求項7】

前記複数の電力変換ユニットのうち１つの電力変換ユニットの前記制御部が、同期信号を生成し、
前記同期信号は、前記複数の電力変換ユニットの残りの電力変換ユニットの前記制御部のそれぞれに供給され、
前記残りの電力変換ユニットの前記制御部のそれぞれは、前記同期信号に基づいて、前記残りの電力変換ユニットの前記制御部のそれぞれの搬送波の位相を、前記１つの電力変換ユニットの前記制御部の搬送波の位相と揃える、
請求項５又は６に記載の電力変換装置。

【請求項8】

前記同期信号は、立ち上がりエッジ及び立ち下りエッジを有するパルス波であり、
前記複数の電力変換ユニットのそれぞれの前記搬送波の前記位相は、前記立ち上りエッジ及び前記立ち下りエッジのうちいずれか一方に、同期される、
請求項７に記載の電力変換装置。

【請求項9】

前記複数の電力変換ユニットに接続されたブレーキ抵抗部を、さらに具備する、
請求項５乃至８のうちいずれか１項に記載の電力変換装置。

【請求項10】

前記複数の電力変換ユニットは、第１の電力変換ユニット、第２の電力変換ユニット及び第３の電力変換ユニットを含み、
前記動作期間の第１の部分において、前記第１の電力変換ユニットの前記半導体素子は導通状態に設定され、前記第２の電力変換ユニットの前記半導体素子及び前記第３の電力変換ユニットの前記半導体素子は非導通状態に設定され、
前記動作期間の第２の部分において、前記第２の電力変換ユニットの前記半導体素子は導通状態に設定され、前記第１の電力変換ユニットの前記半導体素子及び前記第３の電力変換ユニットの前記半導体素子は非導通状態に設定され、
前記動作期間の第３の部分において、前記第３の電力変換ユニットの前記半導体素子は導通状態に設定され、前記第１の電力変換ユニットの前記半導体素子及び前記第２の電力変換ユニットの前記半導体素子は非導通状態に設定される、
請求項５乃至９のうちいずれか１項に記載の電力変換装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、電力変換装置に関する。

【背景技術】

【0002】

電力変換装置は、様々な用途の実現のために、様々な装置及びシステムに供されている。電力変換装置の変換容量は、市場の要求に応じて増加傾向にある。変換容量を増加させるには、電力変換の要となる半導体素子の電流容量を増大させることが望まれている。単に電流定格の高い半導体素子に、電力変換装置内の半導体素子を置換するだけで対応できる場合もある。ただし、半導体素子の置換だけでは不十分な場合、複数の半導体素子の並列接続又は複数の電力変換ユニットの並列接続などによって、電力変換装置の総合的な電流定格を増加させることが求められる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２０－１３７２６３号公報

【特許文献2】国際公開第２０２０／１６１９４５号

【特許文献3】特開２０１７－２０８９１６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

電力変換装置のハードウェア設計の制約を低減する。

【課題を解決するための手段】

【0005】

実施形態の電力変換装置は、互いに並列に接続された複数の半導体素子と、複数の半導体素子にそれぞれ対応し、駆動電圧を対応する半導体素子にそれぞれ供給する複数のゲートドライバと、搬送波に基づいて、前記駆動電圧に対応するゲート指令を、前記複数のゲートドライバのそれぞれに供給する制御部と、を含み、前記複数の半導体素子は、前記複数の半導体素子の動作期間において、互いに異なるタイミングで導通状態に設定される。

【図面の簡単な説明】

【0006】

【図1】第１の実施形態の電力変換装置の構成例を示す回路図。

【図2】第１の実施形態の電力変換装置の動作例を示す波形図。

【図3】第２の実施形態の電力変換装置の構成例を示す回路図。

【図4】第２の実施形態の電力変換装置の動作例を示す波形図。

【図5】実施形態の電力変換装置の変形例を示す回路図。

【図6】実施形態の電力変換装置の変形例を示す波形図。

【発明を実施するための形態】

【0007】

図１乃至図６を参照して、実施形態の電力変換装置について、説明する。

【0008】

以下、図面を参照しながら、本実施形態について詳細に説明する。以下の説明において、同一の機能及び構成を有する要素については、同一符号を付す。
また、以下の各実施形態において、末尾に区別化のための数字／英字を伴った参照符号を付された構成要素（例えば、回路、配線、各種の電圧及び信号など）が、相互に区別されなくとも良い場合、末尾の数字／英字が省略された記載（参照符号）が用いられる。

【0009】

［実施形態］
図１乃至図６を参照して、実施形態の電力変換装置について、説明する。

【0010】

（１）第１の実施形態
第１の実施形態の電力変換装置について、図１及び図２を参照して、構成及び動作を説明する。

【0011】

（ａ）構成例
図１は、本実施形態の電力変換装置１００の構成例を示す回路図である。

【0012】

図１に示されるように、本実施形態の電力変換装置１００は、複数の半導体素子１（１ａ，１ｂ，１ｃ）、複数のゲートドライバ２（２ａ，２ｂ，２ｃ）、ブレーキ抵抗部３、制御部４、電圧検出部５、電流検出部６、及び直流電源９を含む。

【0013】

複数の半導体素子１及びブレーキ抵抗部３は、直流電源９の高電位側の配線（直流リンクともよばれる）と直流電源の低電位側の配線との間に接続されている。高電位側の配線は、接続ノード（接続点、接続端子或いは単にノードともよばれる）ＮＤ１を介して、直流電源９の正極端子９０と電気的に接続されている。低電位側の配線は、接続ノードＮＤ３を介して、直流電源９の負極端子（アース）９１と電気的に接続されている。

【0014】

３つの半導体素子１（１ａ，１ｂ，１ｃ）が、電力変換装置１００内に設けられている。各半導体素子１は、ＩＧＢＴ（Insulated gate bipolar transistor）のようなスイッチング素子１０及びダイオードのような整流素子１１などを含む。半導体素子１は、ＭＯＳ（Metal-oxide-semiconductor）トランジスタのような電界効果トランジスタ（図示せず）を含んでいてもよい。

【0015】

各半導体素子１の２つの端子のうち一方の端子は、接続ノードＮＤ２に接続されている。各半導体素子１の２つの端子のうち他方の端子は、接続ノードＮＤ３に接続されている。接続ノードＮＤ３は、アース９１に接続されている。

【0016】

３つの半導体素子１ａ，１ｂ，１ｃは、接続ノードＮＤ２と接続ノードＮＤ３との間において、互いに並列に接続されている。これによって、３並列の通電経路が、電力変換装置１００内に形成される。並列接続された複数の半導体素子１は、２つの接続ノードＮＤ２，ＮＤ３間において、端子間電位を共有している。

【0017】

各半導体素子１は、導通状態時に、半導体素子１の特性に応じた或る大きさの電流を流す。

【0018】

複数のゲートドライバ２（２ａ，２ｂ，２ｃ）は、複数の半導体素子１に１対１で接続されている。すなわち、１つのゲートドライバ２は、複数の半導体素子１のうち対応する１つに接続されている。本実施形態において、３つのゲートドライバ２が、電力変換装置１００内に設けられている。各ゲートドライバ２は、後述のゲート指令ＧＣに応じて、対応する半導体素子１にゲート駆動電圧（ゲート信号）を供給する。

【0019】

ブレーキ抵抗部３は、接続ノードＮＤ１と接続ノードＮＤ３との間において、複数の半導体素子１に接続ノードＮＤ２を介して直列に接続されている。ブレーキ抵抗部３の２つの端子のうち一方の端子は、接続ノードＮＤ１を介して直流電源９の正極端子９０に接続されている。ブレーキ抵抗部３の２つの端子のうち他方の端子は、接続ノードＮＤ２を介して複数の半導体素子１の一方の端子にそれぞれ接続されている。ブレーキ抵抗部３は、複数の抵抗素子（図示せず）を含む。ブレーキ抵抗部３は、抵抗素子に加えて、容量素子（図示せず）及び誘導素子（図示せず）などをさらに含んでいてもよい。ブレーキ抵抗部３及び複数の半導体素子１からなる構成部は、電力変換回路ともよばれる。

【0020】

ブレーキ抵抗部３は、電力変換装置１００の負荷として機能する。ブレーキ抵抗部３は、電流Ｉ１を出力する。電流Ｉ１の大きさ（通流量）は、半導体素子１の導通状態に応じて、制御され得る。ブレーキ抵抗部３を流れる電流Ｉ１によって、ブレーキ抵抗部３は、ジュール熱を発する。例えば、ブレーキ抵抗部３の発熱によって、電力変換装置１００は、供給された電力を消費できる。このように、電力変換装置１００は、熱電変換できる。尚、電流Ｉ１の大きさは、電力変換装置１００の定格値（例えば、電流定格）などに応じて制限され得る。

【0021】

制御部４は、ゲートドライバ２を介して複数の半導体素子１の動作を制御する。
例えば、制御部４は、複数の半導体素子１の通電期間（導通期間ともよばれる）を制御するために、ＰＷＭ(Pulse Width Modulation)搬送波を生成する。ＰＷＭ搬送波は、例えば、周期的に出力される複数の三角波（三角パルス）を含む信号である。半導体素子１の通電期間は、半導体素子１のオンしている期間に相当する。

【0022】

制御部４は、各半導体素子１の導通状態（オン状態）及び非導通状態（オフ状態）を制御するために、ゲート指令ＧＣ（ＧＣａ，ＧＣｂ，ＧＣｃ）を生成する。制御部４は、生成されたゲート指令ＧＣを、各ゲートドライバ２に出力する。例えば、対応する半導体素子１を導通状態（オン状態、通電状態）に設定する場合、制御部４は、ゲート指令ＧＣの信号レベルを第１のレベル（例えば、“Ｈ”レベル）に設定する。対応する半導体素子１を非導通状態（オフ状態、非通電状態）に設定する場合、制御部４は、ゲート指令ＧＣの信号レベルを第１のレベルと異なる第２のレベル（例えば、“Ｌ”レベル）に設定する。

【0023】

制御部４は、供給された指令電力ＣＰに応じて、ＰＷＭ搬送波と半導体素子１の通流率との比較結果に基づいて、生成され得るゲート指令ＧＣのパルス形状（例えば、パルス幅）を制御する。通流率は、電力変換装置１００内の電圧及び電流に対するＰＩ制御等の各種の制御によって、決定される。通流率は、ＰＷＭ搬送波の或る周期に対する半導体素子１の通電期間の割合を示す値である。

【0024】

例えば、制御部４は、制御プロセッサ（図示せず）、メモリ（図示せず）及びカウンタ（図示せず）等を有している。制御部４は、ソフトウェア、又は、ソフトウェアとハードウェアとの組合せによって、種々の機能を実現するように構成された演算回路を含み得る。
制御部４は、ソフトウェアによって設定されたシーケンスに基づいて、半導体素子１の動作タイミングを制御できる。

【0025】

電圧検出部５は、接続ノードＮＤ１と接続ノード（アース）ＮＤ３との間の電位差に相当する電圧を検出する。電圧検出部５は、検出された電圧の電圧値を測定及び取得できる。電圧検出部５は、検出された電圧の電圧値を示す信号Ｓ１を、制御部４に送信する。電圧検出部５は、接続ノードＮＤ１と接続ノードＮＤ３との間において、複数の半導体素子１及びブレーキ抵抗部３に対して並列に接続されている。

【0026】

電流検出部６は、ブレーキ抵抗部３から出力される電流Ｉ１を検出する。例えば、電流Ｉ１は、半導体素子１を経由して電流検出部６に供給される。電流検出部６は、検出された電流Ｉ１の電流値を測定及び取得できる。電流検出部６は、検出された電流Ｉ１の電流値を示す信号Ｓ２を、制御部４に送信する。

【0027】

例えば、電力変換装置１００は、プロセッサのような外部装置２００に電気的に接続される。本実施形態の電力変換装置１００は、外部装置２００と通信できる。電力変換装置１００は、指令電力ＣＰに関する信号を、外部装置２００から受信する。指令電力ＣＰは、ブレーキ抵抗部３により変換されるべき電力（例えば、消費電力）を示す信号である。

【0028】

例えば、電力変換装置１００は、電動機３００に接続されている。電動機３００は、車輪（図示せず）に接続されている。電動機３００は、三相インバータ回路のような電力変換装置（図示せず）によって直流－交流変換された電源電圧（電力）を受ける。電動機３００は、供給された電源電圧に応じてトルクを発生させる。電動機３００は、トルクに応じたエネルギーを、車輪に印加する。電動機３００は、電動機３００に対する電源電圧の供給が遮断された時（例えば、車輪の減速時又は停止時）において、電動機３００の回転に応じて、回生電力を生成する。

【0029】

電力変換装置１００は、直流電源９の直流電圧を調整して、ブレーキ抵抗部３に供給する。
電力変換装置１００は、電動機３００からの回生電力を受けることができる。電力変換装置１００は、ブレーキ抵抗部３による熱電変換によって、電動機３００によって生成された回生電力を消費できる。

【0030】

すなわち、図１の電力変換装置１００は、ブレーキ抵抗部３による消費電力を制御する発電ブレーキ回路（ブレーキチョッパ回路）に相当する。発電ブレーキ回路としての電力変換装置１００において、例えば、半導体素子１は、ブレーキチョッパ素子ともよばれる。

【0031】

尚、電力変換装置１００の内部構成は、上述の構成要素に限定されず、他の構成要素が装置１００内にさらに設けられてもよいし、上述の構成要素の一部が装置１００から除外されてもよい。例えば、電圧検出部５、電流検出部６及び直流電源９のうち１つ以上は、電力変換装置１００の外部の構成要素であってもよい。また、ゲート指令ＧＣ、ゲート信号及び指令電力ＣＰなどの各種の信号は、配線を介して供給される電気信号でもよいし、フォトカプラを介して供給される光信号でもよい。

【0032】

本実施形態の電力変換装置１００において、２つの接続ノードＮＤ２，ＮＤ３間に並列接続された複数の半導体素子１は、或る動作期間において、互いに異なるタイミングで導通状態となる。換言すると、本実施形態の電力変換装置１００において、複数の半導体素子１の通電期間は、互いに重ならない。

【0033】

（ｂ）動作例
図２は、第１の実施形態の電力変換装置１００の動作例を示す波形図である。

【0034】

図２の波形図は、電力変換装置１００の複数の半導体素子１のスイッチングのタイミングチャートを示している。

【0035】

図２の半導体素子１のスイッチングのタイミングチャートにおいて、図１における制御部４によって生成されたＰＷＭ搬送波、及び、制御部４から３並列の半導体素子１ａ，１ｂ，１ｃに対して出力されるゲート指令ＧＣ（ＧＣａ，ＧＣｂ，ＧＣｃ）の時間推移が、示されている。

【0036】

図２を用いて、本実施形態の電力変換装置の動作について、説明する。

【0037】

図１の電力変換装置１００において、接続ノードＮＤ１，ＮＤ３間の電圧が電圧検出部５によって検出され、ブレーキ抵抗部３から出力された電流（通電電流）Ｉ１が電流検出部６によって検出される。検出された電圧の電圧値に関する信号Ｓ１及び電流Ｉ１の電流値に関する信号Ｓ２が、制御部４に供給される。

【0038】

制御部４は、電圧の電圧値（信号Ｓ１によって示される値）と通電電流Ｉ１の電流値（信号Ｓ２によって示される値）とを乗算し、電力変換装置（発電ブレーキ回路）１００において生じる消費電力を演算する。

【0039】

制御部４は、外部装置２００から指令電力ＣＰを受信する。例えば、受信した指令電力ＣＰは、電動機３００に要求される駆動状態（例えば、減速又は停止）に応じた値を示している。

【0040】

図２に示されるように、制御部４は、半導体素子１のゲート指令ＧＣを生成及び制御するために、ＰＷＭ搬送波ＣＷを生成する。例えば、時刻ｔａから時刻ｔｂまでの期間Ｔｚが、並列接続された複数の半導体素子１の導通／非導通が順次制御される１サイクル（１シーケンス）の動作期間Ｔｚとなる。電力変換装置１００は、複数の動作期間Ｔｚを繰り返し実行する。

【0041】

本実施形態において、複数の半導体素子１の個数に応じて、動作期間Ｔｚは複数の部分（区間）に分割される。接続ノードＮＤ２と接続ノードＮＤ３との間に並列接続された半導体素子１の個数が、Ｎ個である場合、期間Ｔｚは、Ｎ個の部分に分割される。Ｎは、２以上の自然数である。例えば、動作期間Ｔｚの分割されたＮ個の部分の長さ（Ｔｚ／Ｎ）は、互いに等しい。各動作期間Ｔｚは、並列接続された電流経路の個数（例えば、並列接続された半導体素子１の個数）に応じて、ＰＷＭ搬送波ＣＷの複数の三角波に応じた複数の周期ＣＹを含む。

【0042】

本実施形態のように、並列接続された半導体素子１の個数が３つである場合、１つの動作期間Ｔｚは、３周期分の三角波を含む。すなわち、動作期間Ｔｚは、３つの半導体素子１の制御の対象となる期間に対応する３つの部分を含む。尚、並列接続された半導体素子１の個数は、２個でもよいし、４個以上でもよい。

【0043】

演算された消費電力が制御部４に与えられた指令電力ＣＰと一致するよう、制御部４は、各種の制御（例えば、ＰＩ制御）によって、対応する１つ以上の半導体素子１の通流率ＤＦ（ＤＦ１，ＤＦ２）を決定する。通流率ＤＦに応じて、ＰＷＭ搬送波ＣＷの或る周期ＣＹに対する半導体素子１の通電期間（導通状態の期間）の割合が、設定される。各半導体素子１に割り当てられた周期ＣＹに相当する時間は、制御対象期間ともよばれる。

【0044】

制御部４は、或る動作期間Ｔｚにおいて、ＰＷＭ搬送波ＣＷと通流率ＤＦ１とを比較する。これによって、制御部４は、所望のパルス幅（“Ｈ”レベルの期間）を有するゲート指令ＧＣを生成できる。制御部４は、生成されたゲート指令ＧＣを、対応するゲートドライバ２に供給する。ゲートドライバ２は、供給されたゲート指令ＧＣの“Ｈ”レベルの信号に応じて、対応する半導体素子１に、ゲート駆動電圧を供給する。通流率ＤＦ１に対する各ゲート指令ＧＣａ，ＧＣｂ，ＧＣｃにおいて、“Ｈ”レベルの信号のそれぞれは、或るパルス幅Ｗａ１，Ｗｂ１，Ｗｃ１を有する。
これによって、対応する半導体素子１の導通が、許可される。

【0045】

図２に示されるように、制御部４は、生成された三角波のＰＷＭ搬送波ＣＷの周期ＣＹ毎に通流率の比較対象となる１つの半導体素子１を切り替える。
例えば、ＰＷＭ搬送波ＣＷの３つの周期ＣＹａ，ＣＹｂ，ＣＹｃを含む動作期間Ｔｚにおいて、１番目の周期ＣＹａは半導体素子１ａを導通状態の制御の対象とし、２番目の周期ＣＹｂは半導体素子１ｂを導通状態の制御の対象とし、３番目の周期ＣＹｃは半導体素子１ｃを導通状態の制御の対象とする。

【0046】

周期ＣＹａにおいて、電流Ｉ１は、導通状態の半導体素子１ａのみに依存し、非導通状態の半導体素子１ｂ，１ｃに実質的に影響されない。周期ＣＹａの後の周期ＣＹｂにおいて、電流Ｉ１は、導通状態の半導体素子１ｂのみに依存し、非導通状態の半導体素子１ａ，１ｃに実質的に影響されない。周期ＣＹｂの後の周期ＣＹｃにおいて、電流Ｉ１は、導通状態の半導体素子１ｃのみに依存し、非導通状態の半導体素子１ａ，１ｂに実質的に影響されない。

【0047】

このように、本実施形態において、制御部４は、ＰＷＭ搬送波ＣＷの３周期分を１つの動作期間Ｔｚとして、３つの半導体素子１の導通状態及び非導通状態の切り替えを繰り返す。

【0048】

これによって、本実施形態の電力変換装置１００において、複数の半導体素子１のうち１つの半導体素子１が導通している周期ＣＹに、残りの半導体素子１に関して導通する素子は存在しない。すなわち、本実施形態の電力変換装置１００において、或る１つの周期ＣＹにおいて１つの半導体素子１が単独で導通することになる。

【0049】

例えば、各半導体素子１の通流率が一致している場合、並列接続された複数の半導体素子１の通電期間（ゲート指令ＧＣのパルス幅）Ｗａ１，Ｗｂ１，Ｗｃ１は、実質的に同じ長さに共通化できる。これによって、本実施形態において、並列接続された全ての半導体素子１は、発生損失が共通化され、要求される負荷を均等に分担できる。

【0050】

尚、指令電力ＣＰの大きさに応じて、半導体素子１の通流率は、変化する。通流率の変化に応じて、ゲート指令ＧＣのパルス幅は、制御される。例えば、指令電力ＣＰに応じて通流率がより低い値になる場合、ゲート指令ＧＣのパルス幅は狭くなる。
この一方で、図２の通流率ＤＦ２のように、指令電力ＣＰに応じて通流率がより高い値になる場合、ゲート指令ＧＣａ，ＧＣｂ，ＧＣｃのパルス幅Ｗａ２，Ｗｂ２，Ｗｃ２は広くなる。この場合において、或るゲート指令（例えば、ゲート指令ＧＣａ）の立ち下りエッジが、時間的に隣り合う他のゲート指令（例えば、ゲート指令ＧＣｂ）の立ち上りエッジと実質的に同じタイミングで揃う場合がある。

【0051】

半導体素子１は、ゲート指令ＧＣの立ち上りエッジ及び立ち下りエッジに対して、或る大きさの遅延量を含んだ応答速度で、動作する。すなわち、半導体素子１は、ゲート指令ＧＣの立ち上りエッジを受けてから或る遅延時間を経過して、実効的に動作する。また、半導体素子１は、ゲート指令ＧＣの立ち下りエッジを受けてから或る遅延時間を経過して、その動作を停止する。

【0052】

それゆえ、設定された通流率ＤＦ２に応じて、或るゲート指令ＧＣの立ち上りエッジが他のゲート指令ＧＣの立ち下りエッジと揃ったタイミングであったとしても、２つの半導体素子１の実効的な通電期間は、実質的に重ならない。このように、各動作期間Ｔｚにおいて、半導体素子１のそれぞれは、互いに異なる周期ＣＹにおいて互いに独立に動作する。

【0053】

上述のように、本実施形態において、各半導体素子１が負荷を負う区間は、動作期間Ｔｚの３分の１の時間となる。それゆえ、電流Ｉ１が各周期ＣＹのそれぞれにおいて１つの半導体素子１内を流れたとしても、半導体素子１に印加される負荷は、電力変換装置１００の定格値に基づく半導体素子１の耐圧の範囲内に許容され得る。

【0054】

（ｃ）まとめ
電力変換装置の変換容量の増加にあたって、複数の半導体素子の並列接続によって電流定格を増やす場合、各半導体素子の動特性、ゲートドライバの特性、及び、回路間の回路インピーダンスを一致させることが望まれている。これらの一致が不成立である場合、同時に動作する複数の半導体素子間で通電電流が均等に分担されず、特定の半導体素子に発熱が集中するなどの不具合が生じる可能性がある。この結果として、電力変換装置の故障リスクが、高まる。

【0055】

電力変換装置の製品設計において、このような半導体素子毎の負担の不均一が考慮され、ディレーティングの観点から半導体素子の電流容量及び（又は）並列数に余裕を持たせる必要が生じる。又は、回路インピーダンスの整合のために、半導体素子の構造配置及び（又は）接続導体の設計最適化が求められる。これらの要求は、装置の小型化、省スペース設計とは相反する場合がある。このため、全体として、電力変換装置の製品の競争力が低下する状況が、生じる可能性がある。

【0056】

本実施形態によれば、複数の半導体素子１が並列接続される回路構成において、各半導体素子１の動特性、ゲートドライバ２の特性、及び回路インピーダンスの整合などに関するハードウェア設計の制約が、解消される。

【0057】

本実施形態の電力変換装置１００は、互いに独立に導通状態に設定される複数の半導体素子１によって電流Ｉ１を分担する並列接続回路を含んでいる。これによって、本実施形態の電力変換装置１００は、各々の半導体素子１を近接して配置するなどのハードウェア設計が困難な状況においても、半導体素子１毎の負担を均一化できる。

【0058】

上述のように、本実施形態の電力変換装置１００は、１つの通電経路内に並列接続される複数の半導体素子１ａ，１ｂ，１ｃに対して、制御部４の制御によって制御の対象となる期間（例えば、通電期間）を等分する。そして、本実施形態の電力変換装置１００は、各半導体素子１ａ，１ｂ，１ｃに単独に導通指令を与える。

【0059】

本実施形態において、或る期間Ｔｚの各周期ＣＹにおいて、１個の半導体素子１しか導通しないため、通電電流Ｉ１は並列接続された複数の半導体素子１間の特性の不均一を考慮せずに、一意に決まる。したがって、本実施形態の電力変換装置１００において、並列接続された全ての半導体素子１は、通電期間と通電電流Ｉ１とが一致して発生損失が共通化される。それゆえ、本実施形態の電力変換装置１００は、複数の半導体素子１に動作期間Ｔｚ中に発生する負荷を均等に分担できる。

【0060】

このように、本実施形態によれば、上述のハードウェア設計上の制約を解消し、ソフトウェアによる並列接続された半導体素子１の簡潔な制御が、可能となる。

【0061】

この結果として、本実施形態の電力変換装置は、電力変換装置のハードウェア設計の制約を低減できる。

【0062】

（２）第２の実施形態
第２の実施形態の電力変換装置について、図３及び図４を参照して説明する。

【0063】

（ａ）構成例
図３は、本実施形態の電力変換装置１００の構成例を示す回路図である。

【0064】

図３に示される電力変換装置１００は、複数の電力変換ユニット７（７ａ，７ｂ，７ｃ）を含む。

【0065】

例えば、３つの電力変換ユニット７ａ，７ｂ，７ｃが、電力変換装置１００内に設けられている。

【0066】

電力変換ユニット７ａは、半導体素子１ａ、ゲートドライバ２ａ、制御部４ａ、電圧検出部５ａ、及び電流検出部６ａを含む。電力変換ユニット７ｂは、半導体素子１ｂ、ゲートドライバ２ｂ、制御部４ｂ、電圧検出部５ｂ、及び電流検出部６ｂを含む。電力変換ユニット７ｃは、半導体素子１ｃ、ゲートドライバ２ｃ、制御部４ｃ、電圧検出部５ｃ、及び電流検出部６ｃを含む。

【0067】

例えば、各電力変換ユニット７内において、電流検出部６は、接続ノードＮＤ２と半導体素子１との間に設けられている。図３の例において、電圧検出部５は、電流検出部６を介さずに、接続ノードＮＤ３に接続されている。

【0068】

３つの電力変換ユニット７ａ，７ｂ，７ｃは、１つのブレーキ抵抗部３に共通に接続されている。

【0069】

本実施形態の電力変換装置１００は、上述の実施形態と同様に、ブレーキ抵抗部３における消費電力を制御する発電ブレーキ回路に相当する。

【0070】

本実施形態の電力変換装置１００において、複数の半導体素子１のそれぞれが電力変換ユニット７毎に独立に設けられ、複数の半導体素子１のそれぞれに対して個別の制御部４が設けられている。尚、各電力変換ユニット７は、並列に接続された複数の半導体素子１を含んでもよい。

【0071】

各電力変換ユニット７内において、各制御部４（４ａ，４ｂ，４ｃ）は、電圧検出部５（５ａ，５ｂ，５ｃ）の検出結果、電流検出部６（６ａ，６ｂ，６ｃ）の検出結果、及び指令電力ＣＰなどの各種の情報に基づいて、対応する半導体素子１（１ａ，１ｂ，１ｃ）の動作を、制御する。
複数の制御部４のそれぞれは、ＰＷＭ搬送波ＣＷ（ＣＷａ，ＣＷｂ，ＣＷｃ）を生成する。各ＰＷＭ搬送波ＣＷａ，ＣＷｂ，ＣＷｃは、或る周期の複数の三角波を含む。

【0072】

複数の制御部４のうちいずれか１つは、同期信号ＳＳ１を生成し、生成した同期信号ＳＳ１を、他の制御部４に送信する。例えば、本実施形態において、制御部４ａが、同期信号ＳＳ１を生成する。制御部４ａは、生成した同期信号ＳＳ１を制御部４ｂ，４ｃに送信する。制御部４ｂ，４ｃは、同期信号ＳＳ１を受信する。

【0073】

同期信号ＳＳ１は、複数の電力変換ユニット７間の動作タイミングを制御するための信号である。例えば、同期信号ＳＳ１は、四角形状のパルス信号であって、立ち上りエッジ及び立ち下りエッジを有する。各電力変換ユニット７の搬送波は、同期信号ＳＳ１の立ち上りエッジ又は立ち下りエッジのタイミングに同期して、各搬送波の位相が揃えられる。

【0074】

（ｂ）動作
図４は、本実施形態の電力変換装置１００の動作例を示す波形図である。
図４の波形図は、電力変換装置１００の複数の電力変換ユニット７における、複数の半導体素子１のスイッチングのタイミングチャートを示している。

【0075】

図４の半導体素子１のスイッチングのタイミングチャートにおいて、図３における制御部４ａ，４ｂ，４ｃのそれぞれによって生成されたＰＷＭ搬送波ＣＷａ，ＣＷｂ，ＣＷｃ、各制御部４ａ，４ｂ，４ｃから半導体素子１ａ，１ｂ，１ｃに対して出力されるゲート指令ＧＣａ，ＧＣｂ，ＧＣｃ、及び同期信号ＳＳ１の時間推移が、示されている。

【0076】

図３の電力変換装置１００において、電力変換ユニット７ａは、ノードＮＤ１，ＮＤ３間の電圧の電圧値を電圧検出部５ａによって取得し、ブレーキ抵抗部３の通電電流Ｉ１の電流値を電流検出部６ａによって取得する。

【0077】

制御部４ａは、取得された電圧値（信号Ｓ１によって示される値）と電流値（信号Ｓ２によって示される値）とを乗算し、電力変換装置１００の消費電力を演算する。この消費電力が外部装置２００から制御部４ａに与えられた指令電力ＣＰに一致するように、制御部４ａは、ＰＩ制御等を用いて、半導体素子１ａに対する通流率ＤＦａを決定する。制御部４ａでは、半導体素子１ａのゲート指令ＧＣａを生成するために、ＰＷＭ搬送波ＣＷａと通流率ＤＦａとを比較する。

【0078】

これと同様に、電力変換ユニット７ｂにおいて、制御部４ｂは、電圧検出部５ｂによって取得された電圧値及び電流検出部６ｂによって取得された電流値に基づいて、消費電力を演算する。制御部４ｂは、演算結果の消費電力と指令電力ＣＰとに基づいて、半導体素子１ｂに対する通流率ＤＦｂを決定する。制御部４ｂは、半導体素子１ｂのゲート指令ＧＣｂを生成するために、ＰＷＭ搬送波ＣＷｂと通流率ＤＦｂとを比較する。

【0079】

又、電力変換ユニット７ｃにおいて、制御部４ｃは、電圧検出部５ｃによって取得された電圧値及び電流検出部６ｃによって取得された電流値に基づいて、消費電力を演算する。制御部４ｃは、演算結果の消費電力と指令電力ＣＰとに基づいて、半導体素子１ｃに対する通流率ＤＦｃを決定する。制御部４ｃは、半導体素子１ｃのゲート指令ＧＣｃを生成するために、ＰＷＭ搬送波ＣＷｃと通流率ＤＦｃとを比較する。

【0080】

図４において、制御部４ａによって生成されたＰＷＭ搬送波ＣＷａに対して、制御部４ａは、動作期間Ｔｚ内の周期ＣＹａのみにおいて半導体素子１ａの導通制御の対象の周期（制御対象期間）であるとあらかじめ設定する。制御部４ａは、期間Ｔ１内の他の周期ＣＹｂ，ＣＹｃにおいて、半導体素子１ａを制御対象から無視して、半導体素子１ａを導通させない。

【0081】

これと同様に、制御部４ｂは、ＰＷＭ搬送波ＣＷｂの周期ＣＹｂのみを、半導体素子１ｂの導通制御の対象の周期として半導体素子１ｂの導通状態を制御する。制御部４ｃは、ＰＷＭ搬送波ＣＷｃの周期ＣＹｃのみを半導体素子１ｃの導通制御の対象周期として、半導体素子１ｃの導通状態を制御する。

【0082】

本実施形態において、各制御部４ａ，４ｂ，４ｃは属する電力変換ユニット７ａ，７ｂ，７ｃがそれぞれ異なるため、各制御部４ａ，４ｂ，４ｃは、それぞれ異なる制御プロセッサを有していることが想定される。この場合において、各制御部４ａ，４ｂ，４ｃによって互いに独立に生成されたＰＷＭ搬送波ＣＷａ，ＣＷｂ，ＣＷｃの位相は、一致するとは限らない。

【0083】

そこで、本実施形態において、制御部４ａがマスターデバイスに設定され、制御部４ｂ，４ｃがサブデバイスに設定される。電力変換ユニット７ａの制御部４ａは、例えばＰＷＭ搬送波ＣＷの周期ＣＹａの開始タイミングで、パルス状の同期信号ＳＳ１を生成する。制御部４ａは、生成した同期信号ＳＳ１を、別の電力変換ユニット７ｂ，７ｃ内の制御部４ｂ，４ｃに送信する。制御部４ｂ，４ｃは、受信した同期信号ＳＳ１に応じて、同期信号ＳＳ１のタイミングに基づいて１番目の周期ＣＹａが開始されるように、対応するＰＷＭ搬送波ＣＷｂ，ＣＷｃの位相を補正する。例えば、複数のＰＷＭ搬送波ＣＷａ，ＣＷｂ，ＣＷｃは、同期信号ＳＳ１の立ち上りエッジのタイミングで位相が揃うように、各制御部４ａ，４ｂ，４ｃによって制御される。

【0084】

これによって、本実施形態の電力変換装置１００は、同期信号ＳＳ１に同期したタイミングで、複数のＰＷＭ搬送波ＣＷａ，ＣＷｂ，ＣＷｃの位相を揃えることができる。

【0085】

尚、複数のＰＷＭ搬送波ＣＷａ，ＣＷｂ，ＣＷｃの位相は、同期信号ＳＳ１の立ち下りエッジのタイミングで揃えられてもよい。

【0086】

第１の実施形態と同様に、本実施形態において、各電力変換ユニット７の半導体素子１は、互いに異なるタイミング（周期ＣＹ）で、導通状態に設定される。すなわち、動作期間Ｔｚの周期ＣＹａにおいて、半導体素子１ａのみが、制御部４ａからの“Ｈ”レベルのゲート指令ＧＣａに応じた期間において、導通状態に設定される。周期ＣＹａの後の周期ＣＹｂにおいて、半導体素子１ｂのみが、制御部４ｂからの“Ｈ”レベルのゲート指令ＧＣｂに応じた期間において、導通状態に設定される。さらに、周期ＣＹｂの後の周期ＣＹｃにおいて、半導体素子１ｃのみが、制御部４ｃからの“Ｈ”レベルのゲート指令ＧＣｃに応じた期間において、導通状態に設定される。

【0087】

以上のように、本実施形態の電力変換装置１００は、１つの通電経路（接続ノードＮＤ１とアース９１との間の経路）に並列接続される複数の半導体素子１ａ，１ｂ，１ｃに対して、対応する制御部４ａ，４ｂ、４ｃのそれぞれが独立したプロセッサであった場合において、共通の同期信号ＳＳ１が、ＰＷＭ搬送波ＣＷの位相を揃えるために、制御部４ａ，４ｂ、４ｃに供給される。これによって、本実施形態の電力変換装置１００は、異なるＰＷＭ搬送波ＣＷによって制御される複数の半導体素子１のスイッチングタイミングを、連動させることができる。

【0088】

この結果として、本実施形態において、第１の実施形態と同様に、並列接続される全ての半導体素子１は、通電期間と通電電流Ｉ１が一致して発生損失が共通化される。それゆえ、複数の半導体素子１は、電力変換装置１００内で発生する負荷を均等に分担できる。

【0089】

したがって、本実施形態の電力変換装置１００は、並列接続される半導体素子１の動特性、ゲートドライバ２の特性、及び回路インピーダンスの整合などのハードウェア設計上の制約を解消し、ソフトウェアによる並列接続された半導体素子１の簡潔な制御が、可能となる。

【0090】

以上のように、本実施形態の電力変換装置１００は、電力変換装置のハードウェア設計の制約を低減できる。

【0091】

（３） 変形例
図５及び図６を参照して、実施形態の電力変換装置の変形例について、説明する。

【0092】

図５は、第２の実施形態の電力変換装置の変形例を示す回路図である。

【0093】

図５に示されるように、同期信号ＳＳ１ｘは、外部装置２００から電力変換装置１００に供給される。電力変換装置１００において、複数の制御部４が、外部装置２００からの同期信号ＳＳ１ｘを受信する。

【0094】

複数の制御部４は、図３及び図４の例と同様に、同期信号ＳＳ１ｘに基づいて、複数のＰＷＭ搬送波の位相を補正する。

【0095】

この場合においても、図５の変形例の電力変換装置１００は、第２の実施形態で説明された動作と実質的に同じ動作を実現できる。

【0096】

図６は、電力変換装置１００の動作の変形例を示す波形図である。

【0097】

図６に示されるように、或る動作期間Ｔｚにおいて、通流率ＤＦ３の値が変化する場合がある。この場合において、複数の半導体素子１毎に、比較対象となる通流率ＤＦ３の値が、異なる。この結果として、複数のゲート指令ＧＣａ，ＧＣｂ，ＧＣｃのパルス幅Ｗａ３，Ｗｂ３，Ｗｃ３は、対応する半導体素子１ａ，１ｂ，１ｃ毎に異なる。

【0098】

例えば、周期ＣＹａにおける通流率ＤＦ３の値は、周期ＣＹｂ，ＣＹｃにおける通流率ＤＦ３の値より高い。また、周期ＣＹｂにおける通流率ＤＦ３の値は、周期ＣＹａにおける通流率ＤＦ３の値より低く、周期ＣＹｃにおける通流率ＤＦ３の値より高い。この場合において、周期ＣＹａにおけるパルス幅Ｗａ３は、周期ＣＹｂ，ＣＹｃにおけるパルス幅Ｗｂ３，Ｗｃ３より広い。周期ＣＹｂにおけるパルス幅Ｗａ２は、周期ＣＹａにおけるパルス幅Ｗａ３より狭く、周期ＣＹｃにおけるパルス幅Ｗｃ３より広い。

【0099】

図６において、動作期間Ｔｚ内における複数のゲート指令ＧＣａ，ＧＣｂ，ＧＣｃのパルス幅Ｗａ３，Ｗｂ３，Ｗｃ３が異なっていても、半導体素子１がそれぞれ異なるタイミングで導通状態となるように、複数の半導体素子１のオン及びオフのスイッチングが、制御される。このように、本変形例においても、複数の半導体素子１の通電期間は、動作期間Ｔｚにおいて、重ならない。

【0100】

それゆえ、図６の変形例の電力変換装置１００は、上述の実施形態の電力変換装置１００と実質的に同じ効果を得ることができる。

【0101】

（４） その他
実施形態の電力変換装置１００は、例えば、鉄道車両、自動車、船舶、航空機、及び発電装置などに適用され得る。実施形態の電力変換装置１００は、交流インバータ回路のような他の電力変換装置と同じシステム内に設けられてもよい。

【0102】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0103】

１ａ，１ｂ，１ｃ…半導体素子、２ａ，２ｂ，２ｃ…ゲートドライバ、３…ブレーキ抵抗部、４，４ａ，４ｂ，４ｃ…制御部、５，５ａ，５ｂ，５ｃ…電圧検出部、６，６ａ，６ｂ，６ｃ…電流検出部、７ａ，７ｂ，７ｃ…電力変換ユニット、９…直流電源、１００…電力変換装置、２００…外部装置。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】