特開 2023-139716 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023139716

(43)【公開日】2023-10-04

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 29/78 20060101AFI20230927BHJP

   H01L 29/41 20060101ALI20230927BHJP

   H01L 29/12 20060101ALI20230927BHJP

   H01L 29/06 20060101ALI20230927BHJP

   H01L 21/336 20060101ALI20230927BHJP

【ＦＩ】

H01L29/78 652K

H01L29/78 653C

H01L29/44 Y

H01L29/78 652T

H01L29/06 301F

H01L29/06 301V

H01L29/78 658F

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2022045399

(22)【出願日】2022-03-22

(71)【出願人】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(71)【出願人】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】100119035

【弁理士】

【氏名又は名称】池上 徹真

(74)【代理人】

【識別番号】100141036

【弁理士】

【氏名又は名称】須藤 章

(74)【代理人】

【識別番号】100178984

【弁理士】

【氏名又は名称】高下 雅弘

(72)【発明者】

【氏名】白石 達也

【テーマコード（参考）】

4M104

【Ｆターム（参考）】

4M104AA01

4M104AA03

4M104AA04

4M104AA05

4M104BB01

4M104DD08

4M104DD15

4M104DD16

4M104DD18

4M104DD43

4M104DD63

4M104EE02

4M104EE03

4M104EE09

4M104EE12

4M104EE14

4M104EE15

4M104EE17

4M104FF10

(57)【要約】

【課題】耐圧の高い半導体装置を提供する。
【解決手段】第１電極と、第１電極の上に設けられた、第１導電型の第１半導体層と、第１半導体層の上に設けられた、第１導電型の第２半導体層と、第２半導体層の上に設けられた、第２導電型の第１半導体領域と、第１半導体領域の上から第２半導体層に到達するトレンチ内に、第２半導体層に対向して設けられ、下方よりも上方の誘電率が高い第１絶縁膜と、トレンチ内において、第１半導体領域に対向して設けられた第２電極と、トレンチ内の第１絶縁膜の上の、第２電極と第１半導体領域の間に設けられた第２絶縁膜と、第１半導体領域の上に設けられた、第１導電型の第２半導体領域と、第２電極の上に設けられた層間絶縁膜と、層間絶縁膜の上に設けられ、第２半導体領域と電気的に接続された第３電極と、を備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１電極と、
前記第１電極の上に設けられた、第１導電型の第１半導体層と、
前記第１半導体層の上に設けられた、第１導電型の第２半導体層と、
前記第２半導体層の上に設けられた、第２導電型の第１半導体領域と、
前記第１半導体領域の上から前記第２半導体層に到達するトレンチ内に、前記第２半導体層に対向して設けられ、下方よりも上方の誘電率が高い第１絶縁膜と、
前記トレンチ内において、前記第１半導体領域に対向して設けられた第２電極と、
前記トレンチ内の前記第１絶縁膜の上の、前記第２電極と前記第１半導体領域の間に設けられた第２絶縁膜と、
前記第１半導体領域の上に設けられた、第１導電型の第２半導体領域と、
前記第２電極の上に設けられた層間絶縁膜と、
前記層間絶縁膜の上に設けられ、前記第２半導体領域と電気的に接続された第３電極と、
を備える半導体装置。

【請求項2】

前記第１絶縁膜は、酸化シリコン膜である第１絶縁部を含む、
請求項１記載の半導体装置。

【請求項3】

前記第１絶縁膜は、ＳｉＯＦ膜である第１絶縁部を含む、
請求項１記載の半導体装置。

【請求項4】

前記第１絶縁部は、前記トレンチの最下部に設けられている、
請求項２又は請求項３記載の半導体装置。

【請求項5】

前記第１絶縁膜は、前記第１絶縁部の上に設けられ、窒化シリコン膜である第５絶縁部を含む、
請求項２乃至請求項４いずれか一項記載の半導体装置。

【請求項6】

前記第２電極は、前記第５絶縁部と直接接している、
請求項５記載の半導体装置。

【請求項7】

前記第１絶縁膜は、前記第１絶縁部と前記第５絶縁部の間に設けられた、ＳｉＯＮ膜である第２絶縁部をさらに備える、
請求項５又は請求項６記載の半導体装置。

【請求項8】

前記第２絶縁膜は、酸化シリコン膜である、
請求項１乃至請求項７いずれか一項記載の半導体装置。

【請求項9】

前記トレンチ内の、前記第１絶縁膜と前記第２半導体層の間に設けられた、酸化シリコン膜である第３絶縁膜をさらに備える請求項１乃至請求項８いずれか一項記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体装置に関する。

【背景技術】

【0002】

ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などの半導体装置は、電力変換等の用途に用いられる。このような半導体装置については、耐圧が高いことが好ましい。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１４－０６０２９８号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明が解決しようとする課題は、耐圧の高い半導体装置を提供することである。

【課題を解決するための手段】

【0005】

実施形態の半導体装置は、第１電極と、第１電極の上に設けられた、第１導電型の第１半導体層と、第１半導体層の上に設けられた、第１導電型の第２半導体層と、第２半導体層の上に設けられた、第２導電型の第１半導体領域と、第１半導体領域の上から第２半導体層に到達するトレンチ内に、第２半導体層に対向して設けられ、下方よりも上方の誘電率が高い第１絶縁膜と、トレンチ内において、第１半導体領域に対向して設けられた第２電極と、トレンチ内の第１絶縁膜の上の、第２電極と第１半導体領域の間に設けられた第２絶縁膜と、第１半導体領域の上に設けられた、第１導電型の第２半導体領域と、第２電極の上に設けられた層間絶縁膜と、層間絶縁膜の上に設けられ、第２半導体領域と電気的に接続された第３電極と、を備える。

【図面の簡単な説明】

【0006】

【図1】実施形態の半導体装置の模式断面図である。

【図2】実施形態の半導体装置の要部の模式断面図である。

【図3】実施形態の他の態様の半導体装置の模式断面図である。

【図4】実施形態の他の態様の半導体装置の模式断面図である。

【図5】実施形態の他の態様の半導体装置の模式断面図である。

【図6】実施形態の半導体装置の製造工程を示す模式断面図である。

【図7】実施形態の半導体装置の製造工程を示す模式断面図である。

【図8】実施形態の半導体装置の製造工程を示す模式断面図である。

【図9】実施形態の半導体装置の製造工程を示す模式断面図である。

【図10】実施形態の半導体装置の製造工程を示す模式断面図である。

【図11】比較形態となる半導体装置の要部の模式断面図である。

【図12】実施形態の半導体装置の作用効果を説明する模式断面図である。

【発明を実施するための形態】

【0007】

以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。

【0008】

本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。

【0009】

以下、第１導電型がｎ型、第２導電型がｐ型である場合を例に説明する。

【0010】

以下の説明において、ｎ^＋、ｎ、ｎ^－および、ｐ^＋、ｐ、ｐ^－の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ^＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ^－はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ^＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ^－はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ^＋型、ｎ^－型を単にｎ型、ｐ^＋型、ｐ^－型を単にｐ型と記載する場合もある。

【0011】

（実施形態）
実施形態の半導体装置は、第１電極と、第１電極の上に設けられた、第１導電型の第１半導体層と、第１半導体層の上に設けられた、第１導電型の第２半導体層と、第２半導体層の上に設けられた、第２導電型の第１半導体領域と、第１半導体領域の上から第２半導体層に到達するトレンチ内に、第２半導体層に対向して設けられ、下方よりも上方の誘電率が高い第１絶縁膜と、トレンチ内において、第１半導体領域に対向して設けられた第２電極と、トレンチ内の第１絶縁膜の上の、第２電極と第１半導体領域の間に設けられた第２絶縁膜と、第１半導体領域の上に設けられた、第１導電型の第２半導体領域と、第２電極の上に設けられた層間絶縁膜と、層間絶縁膜の上に設けられ、第２半導体領域と電気的に接続された第３電極と、を備える。

【0012】

図１は、実施形態の半導体装置１００の模式断面図である。半導体装置１００は、例えば、縦型のＭＯＳＦＥＴである。

【0013】

半導体装置１００は、ドレイン層１０と、ドリフト層１２と、ベース領域１４と、ソース領域１６と、コンタクト領域１８と、トレンチ２０と、フィールドプレート電極２４と、第１絶縁膜２６と、ゲート絶縁膜２８と、ＨＤＰ保護膜３０と、ゲート電極４０と、ドレイン電極６０と、ソース電極６６と、層間絶縁膜７０と、を備える。

【0014】

なお、ドレイン層１０は、第１半導体層の一例である。ドリフト層１２は、第２半導体層の一例である。ベース領域１４は、第１半導体領域の一例である。ソース領域１６は、第２半導体領域の一例である。ゲート絶縁膜２８は、第２絶縁膜の一例である。ＨＤＰ保護膜３０は、第３絶縁膜の一例である。ゲート電極４０は、第２電極の一例である。ドレイン電極６０は、第１電極の一例である。ソース電極６６は、第３電極の一例である。

【0015】

ドレイン層１０は、ＭＯＳＦＥＴのドレインとして機能する層である。ドレイン層１０は、例えば、ｎ^＋型の半導体材料を含む。

【0016】

ドレイン電極６０は、ドレイン層１０の下に設けられ、ドレイン層１０と電気的に接続されている。

【0017】

ドリフト層１２は、ドレイン層１０の上に設けられている。ドリフト層１２は、例えば、ｎ^－型の半導体材料を含む。

【0018】

ここで、Ｘ方向と、Ｘ方向に対して垂直に交差するＹ方向と、Ｘ方向及びＹ方向に垂直に交差するＺ方向を定義する。ドレイン層１０及びドリフト層１２は、Ｘ方向及びＹ方向に平行なＸＹ平面に平行に設けられた層である。Ｚ方向は、ドレイン層１０及びドリフト層１２が積層された方向である。図１は、ＹＺ平面内における半導体装置１００の模式断面図である。

【0019】

ベース領域１４は、ドリフト層１２の上に設けられている。ベース領域１４は、ゲート電極４０に電圧が印加された場合にチャネルを形成し、ソース領域１６とドレイン層１０の間にキャリアが流れることを可能とする領域である。ベース領域１４は、例えば、ｐ型の半導体材料を含む。半導体装置１００は、ベース領域１４ａ、１４ｂ及び１４ｃを有する。

【0020】

ソース領域１６は、ベース領域１４の上に設けられている。ゲート電極４０に適切な電圧が印加された場合に、ソース領域１６とドレイン層１０の間にキャリアが流れる。ソース領域１６は、例えば、ｎ^＋型の半導体材料を含む。半導体装置１００は、ソース領域１６ａ、１６ｂ、１６ｃ及び１６ｄを有する。

【0021】

コンタクト領域１８は、ベース領域１４の上に設けられ、ベース領域１４及びソース領域１６と電気的に接続されている。コンタクト領域１８は、ベース領域１４とソース電極６６の電気的接触を向上させるために設けられている。コンタクト領域１８は、例えば、ｐ^＋型の半導体材料を含む。

【0022】

トレンチ２０は、ベース領域１４の上からドリフト層１２に到達するように設けられている。半導体装置１００は、トレンチ２０ａ及びトレンチ２０ｂを有する。

【0023】

第１絶縁膜２６は、トレンチ２０内に、ドリフト層１２に対向して設けられている。しかし、第１絶縁膜２６の形態は、これに限定されるものではない。例えば、第１絶縁膜２６は、例えばＨＤＰ－ＣＶＤ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ－Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成される。第１絶縁膜２６ａは、トレンチ２０ａ内に設けられている。第１絶縁膜２６ｂは、トレンチ２０ｂ内に設けられている。

【0024】

ここで、第１絶縁膜２６は、第１絶縁部４２と、第２絶縁部４４と、第３絶縁部４６と、第４絶縁部４８と、第５絶縁部５０と、を有する。第２絶縁部４４は、第１絶縁部４２の上に設けられている。第３絶縁部４６は、第２絶縁部４４の上に設けられている。第４絶縁部４８は、第３絶縁部４６の上に設けられている。第５絶縁部５０は、第４絶縁部４８の上に設けられている。言い換えると、トレンチ２０内において、下から上に向かって順に、又は下方から上方に、第１絶縁部４２、第２絶縁部４４、第３絶縁部４６、第４絶縁部４８及び第５絶縁部５０が設けられている。

【0025】

そして、第１絶縁膜２６の誘電率は、下方から上方に向かって高くなっていることが好ましい。言い換えると、第１絶縁膜２６の誘電率は、上方から下方に向かって低くなっていることが好ましい。このために、実施形態の半導体装置１００においては、第２絶縁部４４の誘電率は、第１絶縁部４２の誘電率より高い。第３絶縁部４６の誘電率は、第２絶縁部４４の誘電率より高い。第４絶縁部４８の誘電率は、第３絶縁部４６の誘電率より高い。第５絶縁部５０の誘電率は、第４絶縁部４８の誘電率より高い。

【0026】

なお、第１絶縁膜２６は、第１絶縁部４２と、第２絶縁部４４と、第３絶縁部４６と、第４絶縁部４８と、第５絶縁部５０と、を有していなくてもかまわない。そして、例えば、第１絶縁膜２６の組成が連続的に変化することにより、第１絶縁膜２６の誘電率が、下方から上方に向かって高くなっていてもかまわない。

【0027】

また、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）絶縁膜３０が、第１絶縁膜２６（第１絶縁部４２、第２絶縁部４４、第３絶縁部４６、第４絶縁部４８及び第５絶縁部５０）とドリフト層１２の間に設けられている。

【0028】

また、フィールドプレート電極２４が、トレンチ２０内の、第１絶縁膜２６内に設けられている。例えば、第１絶縁膜２６が、第１絶縁部４２と、第２絶縁部４４と、第３絶縁部４６と、第４絶縁部４８と、第５絶縁部５０と、を有する場合、フィールドプレート電極２４の下端は、第１絶縁部４２内に設けられている。そして、フィールドプレート電極２４の上端は、第５絶縁部５０内に設けられている。

【0029】

以下、第１絶縁部４２、第２絶縁部４４、第３絶縁部４６、第４絶縁部４８、第５絶縁部５０、ＨＤＰ保護膜３０及びフィールドプレート電極２４について記載する。

【0030】

第１絶縁部４２は、トレンチ２０内の最下部に設けられている。第１絶縁部４２は、酸化シリコン膜であることが好ましい。また、第１絶縁部４２は、ＳｉＯＦ膜（フッ素添加シリコン酸化膜）であることが好ましい。ただし、第１絶縁部４２は、酸化シリコン膜やＳｉＯＦ膜に限定されるものではない。第１絶縁部４２ａは、トレンチ２０ａ内に設けられている。第１絶縁部４２ｂは、トレンチ２０ｂ内に設けられている。

【0031】

第５絶縁部５０は、第１絶縁部４２の上のトレンチ２０内に設けられている。第５絶縁部５０は、窒化シリコン膜であることが好ましい。ただし、第５絶縁部５０は、窒化シリコン膜に限定されるものではない。第５絶縁部５０ａは、トレンチ２０ａ内に設けられている。第５絶縁部５０ｂは、トレンチ２０ｂ内に設けられている。

【0032】

例えば、第１絶縁部４２が酸化シリコン膜やＳｉＯＦ膜であり、第５絶縁部５０が窒化シリコン膜である場合、第１絶縁膜２６の下方の誘電率よりも、第１絶縁膜２６の上方の誘電率の方が高い。

【0033】

第２絶縁部４４は、第１絶縁部４２と第５絶縁部５０の間に設けられている。第２絶縁部４４ａは、トレンチ２０ａ内に設けられている。第２絶縁部４４ｂは、トレンチ２０ｂ内に設けられている。

【0034】

第３絶縁部４６は、第２絶縁部４４と第５絶縁部５０の間に設けられている。第３絶縁部４６ａは、トレンチ２０ａ内に設けられている。第３絶縁部４６ｂは、トレンチ２０ｂ内に設けられている。

【0035】

第４絶縁部４８は、第３絶縁部４６と第５絶縁部５０の間に設けられている。第４絶縁部４８ａは、トレンチ２０ａ内に設けられている。第４絶縁部４８ｂは、トレンチ２０ｂ内に設けられている。

【0036】

第２絶縁部４４の誘電率は、第１絶縁部４２の誘電率より高く、第５絶縁部５０の誘電率より低いことが好ましい。第３絶縁部４６の誘電率は、第２絶縁部４４の誘電率より高く、第５絶縁部５０の誘電率より低いことが好ましい。第４絶縁部４８の誘電率は、第３絶縁部４６の誘電率より高く、第５絶縁部５０の誘電率より低いことが好ましい。

【0037】

例えば、第２絶縁部４４、第３絶縁部４６及び第４絶縁部４８は、ＳｉＯＮ膜であることが好ましい。そして、例えば、第３絶縁部４６の窒素濃度を第２絶縁部４４の窒素濃度よりも高くし、第４絶縁部４８の窒素濃度を第３絶縁部４６の窒素濃度よりも高くすることが好ましい。なぜなら、これにより、第２絶縁部４４の誘電率を、第１絶縁部４２の誘電率より高く、第５絶縁部５０の誘電率より低くすることができるためである。また、第３絶縁部４６の誘電率を、第２絶縁部４４の誘電率より高く、第５絶縁部５０の誘電率より低くすることができるためである。また、第４絶縁部４８の誘電率を、第３絶縁部４６の誘電率より高く、第５絶縁部５０の誘電率より低くすることができるためである。

【0038】

ゲート電極４０は、トレンチ２０内の第５絶縁部５０の上に、ベース領域１４に対向して設けられている。例えば、ゲート電極４０は、第５絶縁部５０に接している。ただし、ゲート電極４０は、第５絶縁部５０に接していなくてもよい。ゲート電極４０は、ＭＯＳＦＥＴのゲートとして機能する。

【0039】

ゲート絶縁膜２８は、トレンチ２０内の第５絶縁部５０（第１絶縁膜２６）の上の、ゲート電極４０とベース領域１４の間に設けられている。Ｙ方向のゲート絶縁膜２８の膜厚は、Ｙ方向の第１絶縁膜２６の膜厚より薄い。ゲート絶縁膜２８ａ_１及びゲート絶縁膜２８ａ_２は、トレンチ２０ａ内に設けられている。ゲート絶縁膜２８ｂ_１及びゲート絶縁膜２８ｂ_２は、トレンチ２０ｂ内に設けられている。ゲート絶縁膜２８は、ＭＯＳＦＥＴのゲート絶縁膜として機能する。ゲート絶縁膜２８は、例えば酸化シリコンを含む。

【0040】

上記の場合、ゲート電極４０は、ゲート絶縁膜２８の側面及び第５絶縁部５０の上面と直接接する。

【0041】

フィールドプレート電極２４は、例えば、トレンチ深さ方向のドリフト層中の電界分布をフラットに近付け、耐圧を増加させるために設けられている。フィールドプレート電極２４は、例えば、導電型不純物を含むポリシリコンを含む。フィールドプレート電極２４ａは、トレンチ２０ａ内に設けられている。フィールドプレート電極２４ｂは、トレンチ２０ｂ内に設けられている。

【0042】

ＨＤＰ保護膜３０は、トレンチ２０内のゲート絶縁膜２８の下の、第１絶縁膜２６とドリフト層１２の間に設けられている。ＨＤＰ保護膜３０は、第１絶縁膜２６を形成する際に、ソース領域１６やベース領域１４が削られないように、ソース領域１６やベース領域１４を保護するための膜である。ＨＤＰ保護膜３０ａは、トレンチ２０ａの内面を覆うように設けられている。そして、第１絶縁膜２６ａが、ＨＤＰ保護膜３０ａの表面に沿って形成されている。ＨＤＰ保護膜３０ｂは、トレンチ２０ｂの内面を覆うように設けられている。そして、第１絶縁膜２６ｂが、ＨＤＰ保護膜３０ｂの表面に沿って形成されている。ＨＤＰ保護膜３０は、例えば酸化シリコンを含む。

【0043】

層間絶縁膜７０は、ソース領域１６、ゲート電極４０及びゲート絶縁膜２８の上に設けられている。層間絶縁膜７０は、例えば酸化シリコンを含む。

【0044】

ソース電極６６は、ソース領域１６、コンタクト領域１８、ゲート絶縁膜２８及び層間絶縁膜７０の上に設けられている。なお、ソース電極６６は、層間絶縁膜７０により、ゲート電極４０と電気的に絶縁されている。

【0045】

ドレイン層１０、ドリフト層１２、ベース領域１４及びソース領域１６に用いられる半導体材料は、例えばシリコン（Ｓｉ）である。しかし、ドレイン層１０、ドリフト層１２、ベース領域１４及びソース領域１６に用いられる半導体材料は、例えば炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）又はヒ化ガリウム（ＧａＡｓ）等の他の半導体材料であってもかまわない。

【0046】

半導体材料としてＳｉが用いられる場合、ｎ型不純物としては例えばヒ素（Ａｓ）、リン（Ｐ）又はアンチモン（Ｓｂ）を、またｐ型不純物としては例えばＢ（ホウ素）を、それぞれ用いることができる。

【0047】

フィールドプレート電極２４及びゲート電極４０は、例えば導電型不純物を含むポリシリコン等の導電材料を含む。

【0048】

ドレイン電極６０及びソース電極６６は、例えばＡｌ等の導電材料を含む。

【0049】

図２は、実施形態の半導体装置１００の要部の模式断面図である。図２は、半導体装置１００の、フィールドプレート電極２４を通過するＸＺ平面内における模式断面図である。なお、ドレイン層１０及びドレイン電極６０の図示は省略している。

【0050】

フィールドプレート電極２４は、上方に延伸した部分５５を有する。そして、フィールドプレート電極２４は、かかる上方に延伸した部分５５を用いて、ソース電極６６の一部と電気的に接続されている。これにより、フィールドプレート電極２４は、ソース電極６６と電気的に接続されている。なお、フィールドプレート電極２４とソース電極６６の間の電気的接続の態様は、これに限定されるものではない。

【0051】

図３は、実施形態の他の態様の半導体装置１１０の要部の模式断面図である。半導体装置１１０には、半導体装置１００と異なり、ＨＤＰ保護膜３０は設けられていない。ＨＤＰ保護膜３０は、設けられていなくてもかまわない。

【0052】

図４は、実施形態の他の態様の半導体装置１２０の要部の模式断面図である。半導体装置１２０には、半導体装置１００と異なり、フィールドプレート電極２４は設けられていない。フィールドプレート電極２４は、第１絶縁部４２、第２絶縁部４４、第３絶縁部４６、第４絶縁部４８及び第５絶縁部５０に置き換わっている。このように、フィールドプレート電極２４は、設けられていなくてもかまわない。

【0053】

図５は、実施形態の他の態様の半導体装置１３０の要部の模式断面図である。半導体装置１３０には、半導体装置１１０と異なり、フィールドプレート電極２４は設けられていない。フィールドプレート電極２４は、第１絶縁部４２、第２絶縁部４４、第３絶縁部４６、第４絶縁部４８及び第５絶縁部５０に置き換わっている。このように、フィールドプレート電極２４は、設けられていなくてもかまわない。

【0054】

図６乃至図１０は、実施形態の半導体装置の製造工程を示す模式断面図である。

【0055】

まず、ドレイン層１０の上に、ドリフト層１２を形成する。例えば、ドレイン層１０をＳｉ基板である半導体基板とし、ドレイン層１０の上にエピタキシャル成長によりドリフト層１２を形成する。しかし、ドレイン層１０及びドリフト層１２の製造工程は、上記に限定されるものではない。次に、例えばフォトリソグラフィ及びＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）を用いて、ドリフト層１２に到達するトレンチ２０を形成する（図６）。

【0056】

次に、ドリフト層１２の上面及びトレンチ２０の内壁に、図示しない熱酸化膜を形成して剥離する。次に、ドリフト層１２の上面及びトレンチ２０の内壁に、例えばプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、酸化シリコンを含むＨＤＰ保護膜３０を形成する。（図７）。

【0057】

次に、例えばＨＤＰ－ＣＶＤ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ－Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、トレンチ２０内に、第１絶縁部４２、第２絶縁部４４、第３絶縁部４６、第４絶縁部４８及び絶縁膜４９を順に形成する。次に、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により、絶縁膜４９の上面を平坦化する（図８）。ここで、絶縁膜４９は、第５絶縁部５０の一部となる絶縁膜である。トレンチ２０ａ内には絶縁膜４９ａが形成される。また、トレンチ２０ｂ内には絶縁膜４９ｂが形成される。

【0058】

ここで、第１絶縁部４２が酸化シリコン膜である場合、第１絶縁部４２の形成に使用する原料ガスは、例えば、ＳｉＨ_４ガスとＮ_２Ｏガス、またはＳｉＨ_４ガスとＯ_２ガスである。また、第１絶縁部４２がＳｉＯＦ膜である場合、Ｆ（フッ素）を酸化シリコン膜に添加するために、例えば、ＮＦ_３ガス、ＣＦ_４ガス、Ｃ_２Ｆ_６ガス又はＳｉＦ_４ガスが好ましく用いられる。

【0059】

また、第２絶縁部４４、第３絶縁部４６及び第４絶縁部４８がＳｉＯＮ膜である場合、第２絶縁部４４、第３絶縁部４６及び第４絶縁部４８の形成に使用する原料ガスは、例えば、ＳｉＨ_４ガスとＮ_２ＯガスとＮＨ_３ガス、またはＳｉＨ_４ガスとＮ_２Ｏガスである。そして、絶縁膜中の窒素濃度を高くする場合には、例えば、原料ガス中のＮ_２Ｏガス又はＮＨ_３ガスの濃度を高くする。

【0060】

また、第５絶縁部５０がＳｉＮ膜である場合、第５絶縁部５０の形成に使用する原料ガスは、例えば、ＳｉＨ_４ガスとＮＨ_３ガスである。

【0061】

次に、例えばフォトリソグラフィ及びドライエッチングを用いて、トレンチ２０内に、第２絶縁部４４、第３絶縁部４６、第４絶縁部４８及び絶縁膜４９を貫通し、第１絶縁部４２に到達する開口９２を形成する（図９）。トレンチ２０ａ内には開口９２ａが形成される。また、トレンチ２０ｂ内には開口９２ｂが形成される。

【0062】

次に、例えばＣＶＤ及びエッチバックを用いて、導電型不純物を含むポリシリコンを含む、フィールドプレート電極２４を、開口９２内に形成する。次に、フィールドプレート電極２４の上部に、例えば絶縁膜４９と同じ材料を含む絶縁膜５１を形成する（図１０）。トレンチ２０ａ内には絶縁膜５１ａが形成される。トレンチ２０ｂ内には絶縁膜５１ｂが形成される。絶縁膜４９及び絶縁膜５１は、第５絶縁部５０となる絶縁膜である。

【0063】

次に、ベース領域１４、ソース領域１６、ゲート絶縁膜２８、ゲート電極４０、層間絶縁膜７０、ソース電極６６及びドレイン電極６０を適宜形成し、実施形態の半導体装置１００を得る。

【0064】

次に、実施形態の半導体装置の作用効果を記載する。

【0065】

図１１は、実施形態の比較形態となる半導体装置の要部の模式断面図である。

【0066】

トレンチ２００内に、絶縁膜２１０が形成されている。絶縁膜２１０の膜厚は、トレンチ２００の上方において薄く、トレンチ２００の下方にいくに従って厚くなっている。かかる形状を有する絶縁膜を「傾斜フィールドプレート絶縁膜」と称する。なお、これに対して、トレンチ内の上方と下方で膜厚が特段変化しない絶縁膜を、「ストレートフィールドプレート絶縁膜」と称する。

【0067】

図１２は、実施形態の半導体装置の作用効果を説明する模式図である。図１２は、傾斜フィールドプレート絶縁膜とストレートフィールドプレート絶縁膜の双方において、トレンチ深さ方向における電界を示す模式図である。なお、「トレンチ深さ方向」は、例えば図１において、Ｚ方向の反対方向に相当する。本発明者が鋭意調査したところによると、ストレートフィールドプレート絶縁膜の場合は、電界強度が低くなる箇所が見られる。一方、傾斜フィールドプレート絶縁膜の場合には、ストレートフィールドプレート絶縁膜の場合と比較して、トレンチ深さ方向における電界の強度に差が生じにくい。ここで、半導体装置の耐圧は、電界をトレンチ深さで積分した値で決定される。そのため、傾斜フィールドプレート絶縁膜を採用することにより、半導体装置の耐圧を高めることが出来る。また、斜フィールドプレート絶縁膜を採用することにより、ドリフト層１２のｎ型不純物濃度を高くしても、同等の耐圧を得ることができ、かつドリフト抵抗を低減出来ると考えられる。

【0068】

しかし、傾斜フィールドプレート絶縁膜は、トレンチ深さ方向で膜厚が変化している。かかる形状を再現性高く安定して作成することは困難であると考えられる。また、かかる形状を作成するために、ドリフト層１２におけるトレンチ２０の占有面積を増加させ、適切な絶縁膜の膜厚の変化を確保することが考えられる。しかしこの場合には、オン抵抗が増加してしまうことが考えられる。

【0069】

そこで、実施形態の半導体装置は、ベース領域１４からドリフト層１２に到達するトレンチ２０内に、ドリフト層１２に対向して設けられ、下方よりも上方の誘電率が高い第１絶縁膜を備える。

【0070】

絶縁膜の等価酸化膜厚（Ｅｑｕｉｖａｌｅｎｔ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ）は、（絶縁膜の膜厚）×（酸化シリコンの誘電率）／（絶縁膜の誘電率）で決定される。絶縁膜の誘電率が高くなるほど、その等価酸化膜厚（Ｅｑｕｉｖａｌｅｎｔ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ）は薄くなる。そのため、第１絶縁膜の下方よりも第１絶縁膜の上方の誘電率を高くすることにより、等価酸化膜厚が上方においてより薄い構造を実現することが可能となる。これにより、かかる等価酸化膜厚を考慮すると、実施形態の半導体装置により、上記の傾斜フィールドプレート絶縁膜を有する半導体装置が、実現可能である。そのため、実施形態の半導体装置により、耐圧の高い半導体装置の提供が可能となる。

【0071】

半導体装置の耐圧を高くするためには、第１絶縁膜の下方と上方で、誘電率の差を出来るだけ大きくすることが好ましい。酸化シリコン膜又はＳｉＯＦ膜は、誘電率が低い絶縁膜として好ましく用いられる。そして、かかる酸化シリコン膜又はＳｉＯＦ膜は、例えば、第１絶縁膜２６に含まれる第１絶縁部４２として、トレンチ２０内の最下部に設けられることが好ましい。誘電率の差を出来るだけ大きくすることが可能となるためである。

【0072】

また、窒化シリコン膜は、誘電率が高い絶縁膜として好ましく用いられる。かかる窒化シリコン膜は、例えば、第１絶縁膜２６に含まれる第５絶縁部５０として、第１絶縁部４２の上に設けられることが好ましい。第１絶縁膜の下方と上方で、誘電率の差を出来るだけ大きくすることが可能となるためである。

【0073】

一方、ゲート絶縁膜は、酸化シリコン膜であることが好ましい。リーク電流を抑制でき、信頼性が高いためである。

【0074】

第２絶縁部４４、第３絶縁部４６及び第４絶縁部４８は、ＳｉＯＮ膜であることが好ましい。酸化シリコン膜又はＳｉＯＦ膜と、ＳｉＮ膜の間の誘電率を有する絶縁膜を、容易に形成することが出来るためである。

【0075】

実施形態の半導体装置によれば、耐圧の高い半導体装置の提供が可能になる。

【0076】

本発明のいくつかの実施形態及び実施例を説明したが、これらの実施形態及び実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0077】

１０ ドレイン層（第１半導体層）
１２ ドリフト層（第２半導体層）
１４ ベース領域（第１半導体領域）
１６ ソース領域（第２半導体領域）
１８ コンタクト領域
２０ トレンチ
２４ フィールドプレート電極
２６ 第１絶縁膜
２８ ゲート絶縁膜（第２絶縁膜）
３０ ＨＤＰ保護膜（第３絶縁膜）
４０ ゲート電極（第２電極）
４２ 第１絶縁部
４４ 第２絶縁部
４６ 第３絶縁部
４８ 第４絶縁部
５０ 第５絶縁部
６０ ドレイン電極（第１電極）
６６ ソース電極（第３電極）
７０ 層間絶縁膜
１００ 半導体装置
１１０ 半導体装置
１２０ 半導体装置
１３０ 半導体装置

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】