特開 2023-139981 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023139981

(43)【公開日】2023-10-04

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 29/12 20060101AFI20230927BHJP

   H01L 29/78 20060101ALI20230927BHJP

【ＦＩ】

H01L29/78 652T

H01L29/78 652C

H01L29/78 652D

H01L29/78 652F

H01L29/78 652H

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2022045801

(22)【出願日】2022-03-22

(71)【出願人】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(71)【出願人】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(74)【代理人】

【識別番号】100119035

【弁理士】

【氏名又は名称】池上 徹真

(74)【代理人】

【識別番号】100141036

【弁理士】

【氏名又は名称】須藤 章

(74)【代理人】

【識別番号】100178984

【弁理士】

【氏名又は名称】高下 雅弘

(72)【発明者】

【氏名】朝羽 俊介

(72)【発明者】

【氏名】河野 洋志

(57)【要約】

【課題】アバランシェ耐量が向上する半導体装置を提供する。
【解決手段】第１の面と第２の面とを有する炭化珪素層と、第１の領域と、第１の領域と第１の面との間に位置する第２の領域及ぶ第３の領域を含み、第２の領域の第１導電形不純物濃度は第１の領域と等しいか高く、第３の領域の第１導電形不純物濃度は第２の領域より高い、第１導電形の第１の炭化珪素領域と、第１の炭化珪素領域と第１の面との間に位置し、第２の領域と接する第４の領域と、第３の領域と接し第４の領域よりも第２導電形不純物濃度の高い第５の領域を含む、第２導電形の第２の炭化珪素領域と、第２の炭化珪素領域と第１の面との間の第１導電形の第３の炭化珪素領域と、第２の炭化珪素領域と対向した第１のゲート電極と、第１のゲート絶縁層と、第２の炭化珪素領域及び第３の炭化珪素領域に接する第１の部分を含む第１の電極と、第２の電極と、を備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１の面と、前記第１の面に対向する第２の面と、を有する炭化珪素層と、
前記炭化珪素層の中に設けられた第１導電形の第１の炭化珪素領域であって、第１の領域と第２の領域と第３の領域を含み、前記第２の領域は前記第１の領域と前記第１の面との間に位置し、前記第３の領域は前記第１の領域と前記第１の面との間に位置し、前記第２の領域の第１導電形不純物濃度は前記第１の領域の第１導電形不純物濃度と等しいか高く、前記第３の領域の第１導電形不純物濃度は前記第２の領域より高い、第１の炭化珪素領域と、
前記炭化珪素層の中に設けられ前記第１の炭化珪素領域と前記第１の面との間に位置する第２導電形の第２の炭化珪素領域であって、第４の領域と第５の領域を含み、前記第４の領域は前記第２の領域と接し、前記第５の領域は前記第３の領域と接し、前記第５の領域の第２導電形不純物濃度は前記第４の領域の第２導電形不純物濃度より高い、第２の炭化珪素領域と、
前記炭化珪素層の中に設けられ、前記第２の炭化珪素領域と前記第１の面との間に位置する第１導電形の第３の炭化珪素領域と、
前記炭化珪素層に対し前記第１の面の側に設けられ、前記第１の面に平行な第１の方向に延び、前記第１の面において前記第２の炭化珪素領域と対向した第１のゲート電極と、
前記炭化珪素層に対し前記第１の面の側に設けられ、前記第１の方向に延び、前記第１のゲート電極に対し前記第１の面に平行で前記第１の方向に垂直な第２の方向に設けられ、前記第１の面において前記第２の炭化珪素領域と対向した第２のゲート電極と、
前記第２の炭化珪素領域と前記第１のゲート電極との間に設けられた第１のゲート絶縁層と、
前記第２の炭化珪素領域と前記第２のゲート電極との間に設けられた第２のゲート絶縁層と、
前記炭化珪素層に対し前記第１の面の側に設けられた第１の電極であって、前記第１のゲート電極と前記第２のゲート電極との間に設けられ前記第２の炭化珪素領域及び前記第３の炭化珪素領域に接する第１の部分を、含む第１の電極と、
前記炭化珪素層に対し前記第２の面の側に設けられた第２の電極と、
を備える半導体装置。

【請求項2】

前記第１の炭化珪素領域は、第６の領域と第７の領域を更に含み、前記第６の領域は前記第１の領域と前記第１の面との間に位置し、前記第７の領域は前記第１の領域と前記第１の面との間に位置し、前記第６の領域の第１導電形不純物濃度は前記第１の領域の第１導電形不純物濃度と等しいか高く、前記第７の領域の第１導電形不純物濃度は前記第２の領域より高く、前記第６の領域は前記第３の領域と前記第７の領域との間に位置し、
前記第２の炭化珪素領域は、第８の領域と第９の領域を更に含み、前記第８の領域は前記第６の領域と接し、前記第９の領域は前記第７の領域と接し、前記第９の領域の第２導電形不純物濃度は、前記第８の領域の第２導電形不純物濃度より高く、前記第８の領域は、前記第５の領域と前記第９の領域との間に位置する請求項１記載の半導体装置。

【請求項3】

前記第２の領域の第１導電形不純物濃度は前記第１の領域の第１導電形不純物濃度より高い、請求項１又は請求項２記載の半導体装置。

【請求項4】

前記第５の領域の第２導電形不純物濃度は前記第４の領域の第２導電形不純物濃度の１．５倍以上１０倍以下である請求項１ないし請求項３いずれか一項記載の半導体装置。

【請求項5】

前記第５の領域は前記第１の部分に対し、前記第１の面から前記第２の面に向かう方向に位置する請求項１ないし請求項４いずれか一項記載の半導体装置。

【請求項6】

前記第５の領域は前記第１の部分に対し、前記第１の面から前記第２の面に向かう第３の方向に位置し、
前記第９の領域は前記第１の部分に対し、前記第３の方向に位置する請求項２記載の半導体装置。

【請求項7】

前記第２の炭化珪素領域は、第１０の領域を更に含み、前記第１０の領域は前記第５の領域と前記第１の部分との間に位置し、前記第１０の領域の第２導電形不純物濃度は、前記第５の領域の第２導電形不純物濃度より高い、請求項１ないし請求項６いずれか一項記載の半導体装置。

【請求項8】

前記第１の炭化珪素領域は、前記第１の面に接する第１１の領域を更に含み、
前記第１の電極は、前記第１１の領域に接する第２の部分を更に含む、請求項１ないし請求項７いずれか一項記載の半導体装置。

【請求項9】

前記第２の部分は前記第１のゲート電極と前記第２のゲート電極との間に設けられ、前記第２の部分は前記第１の部分の前記第１の方向に位置する請求項８記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体装置に関する。

【背景技術】

【0002】

次世代の半導体デバイス用の材料として炭化珪素が期待されている。炭化珪素はシリコンと比較して、バンドギャップが約３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば、例えば、高耐圧、低損失かつ高温動作可能なＭｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（ＭＯＳＦＥＴ）を実現することができる。

【0003】

炭化珪素を用いたＭＯＳＦＥＴでは、アバランシェ耐量の向上が望まれる。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１９－１６５２４５号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明が解決しようとする課題は、アバランシェ耐量が向上する半導体装置を提供することにある。

【課題を解決するための手段】

【0006】

実施形態の半導体装置は、第１の面と、前記第１の面に対向する第２の面と、を有する炭化珪素層と、前記炭化珪素層の中に設けられた第１導電形の第１の炭化珪素領域であって、第１の領域と第２の領域と第３の領域を含み、前記第２の領域は前記第１の領域と前記第１の面との間に位置し、前記第３の領域は前記第１の領域と前記第１の面との間に位置し、前記第２の領域の第１導電形不純物濃度は前記第１の領域の第１導電形不純物濃度と等しいか高く、前記第３の領域の第１導電形不純物濃度は前記第２の領域より高い、第１の炭化珪素領域と、前記炭化珪素層の中に設けられ前記第１の炭化珪素領域と前記第１の面との間に位置する第２導電形の第２の炭化珪素領域であって、第４の領域と第５の領域を含み、前記第４の領域は前記第２の領域と接し、前記第５の領域は前記第３の領域と接し、前記第５の領域の第２導電形不純物濃度は前記第４の領域の第２導電形不純物濃度より高い、第２の炭化珪素領域と、前記炭化珪素層の中に設けられ、前記第２の炭化珪素領域と前記第１の面との間に位置する第１導電形の第３の炭化珪素領域と、前記炭化珪素層に対し前記第１の面の側に設けられ、前記第１の面に平行な第１の方向に延び、前記第１の面において前記第２の炭化珪素領域と対向した第１のゲート電極と、前記炭化珪素層に対し前記第１の面の側に設けられ、前記第１の方向に延び、前記第１のゲート電極に対し前記第１の面に平行で前記第１の方向に垂直な第２の方向に設けられ、前記第１の面において前記第２の炭化珪素領域と対向した第２のゲート電極と、前記第２の炭化珪素領域と前記第１のゲート電極との間に設けられた第１のゲート絶縁層と、前記第２の炭化珪素領域と前記第２のゲート電極との間に設けられた第２のゲート絶縁層と、前記炭化珪素層に対し前記第１の面の側に設けられた第１の電極であって、前記第１のゲート電極と前記第２のゲート電極との間に設けられ前記第２の炭化珪素領域及び前記第３の炭化珪素領域に接する第１の部分を、含む第１の電極と、前記炭化珪素層に対し前記第２の面の側に設けられた第２の電極と、を備える。

【図面の簡単な説明】

【0007】

【図1】第１の実施形態の半導体装置の模式断面図。

【図2】第１の実施形態の半導体装置の模式上面図。

【図3】第１の実施形態の半導体装置の模式上面図。

【図4】比較例の半導体装置の模式断面図。

【図5】第１の実施形態の変形例の半導体装置の模式断面図。

【図6】第２の実施形態の半導体装置の模式断面図。

【図7】第２の実施形態の半導体装置の模式断面図。

【図8】第２の実施形態の半導体装置の模式上面図。

【図9】第２の実施形態の半導体装置の模式上面図。

【図10】第２の実施形態の半導体装置の等価回路図。

【発明を実施するための形態】

【0008】

以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する場合がある。

【0009】

また、以下の説明において、ｎ^＋＋、ｎ^＋、ｎ、ｎ^－及び、ｐ^＋＋、ｐ^＋、ｐ、ｐ^－の表記がある場合、それらの表記は、各導電形における不純物濃度の相対的な高低を表す。すなわち、ｎ^＋＋はｎ^＋よりもｎ形不純物濃度が相対的に高く、ｎ^＋はｎよりもｎ形不純物濃度が相対的に高く、ｎ^－はｎよりもｎ形不純物濃度が相対的に低いことを示す。また、ｐ^＋＋はｐ^＋よりもｐ形不純物濃度が相対的に高く、ｐ^＋はｐよりもｐ形不純物濃度が相対的に高く、ｐ^－はｐよりもｐ形不純物濃度が相対的に低いことを示す。なお、ｎ^＋形、ｎ^－形を単にｎ形、ｐ^＋形、ｐ^－形を単にｐ形と記載する場合もある。

【0010】

不純物濃度は、例えば、Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ（ＳＩＭＳ）により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ（ＳＣＭ）で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の幅や深さ等の距離は、例えば、ＳＩＭＳで求めることが可能である。また。不純物領域の幅や深さ等の距離は、例えば、ＳＣＭの画像やＳｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ（ＳＥＭ）の画像から求めることが可能である。また、絶縁層の厚さ等は、例えば、ＳＩＭＳ、ＳＥＭ、又はＴｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ（ＴＥＭ）の画像上で計測することが可能である。

【0011】

なお、本明細書中でｐ形の炭化珪素領域の「ｐ形不純物濃度」とは、当該領域のｐ形不純物濃度から当該領域のｎ形不純物濃度を引いた正味（ｎｅｔ）のｐ形不純物濃度を意味する。また、ｎ形の炭化珪素領域の「ｎ形不純物濃度」とは、当該領域のｎ形不純物濃度から当該領域のｐ形不純物濃度を引いた正味（ｎｅｔ）のｎ形不純物濃度を意味する。

【0012】

また、明細書中に別段の記述がない限り特定の領域の不純物濃度は、当該領域の中央部の不純物濃度で代表させるものとする。

【0013】

（第１の実施形態）
第１の実施形態の半導体装置は、第１の面と、第１の面に対向する第２の面と、を有する炭化珪素層と、炭化珪素層の中に設けられた第１導電形の第１の炭化珪素領域であって、第１の領域と第２の領域と第３の領域を含み、第２の領域は第１の領域と第１の面との間に位置し、第３の領域は第１の領域と第１の面との間に位置し、第２の領域の第１導電形不純物濃度は第１の領域の第１導電形不純物濃度と等しいか高く、第３の領域の第１導電形不純物濃度は第２の領域より高い、第１の炭化珪素領域と、炭化珪素層の中に設けられ第１の炭化珪素領域と第１の面との間に位置する第２導電形の第２の炭化珪素領域であって、第４の領域と第５の領域を含み、第４の領域は第２の領域と接し、第５の領域は第３の領域と接し、第５の領域の第２導電形不純物濃度は第４の領域の第２導電形不純物濃度より高い、第２の炭化珪素領域と、炭化珪素層の中に設けられ、第２の炭化珪素領域と第１の面との間に位置する第１導電形の第３の炭化珪素領域と、炭化珪素層に対し第１の面の側に設けられ、第１の面に平行な第１の方向に延び、第１の面において第２の炭化珪素領域と対向した第１のゲート電極と、炭化珪素層に対し第１の面の側に設けられ、第１の方向に延び、第１のゲート電極に対し第１の面に平行で第１の方向に垂直な第２の方向に設けられ、第１の面において第２の炭化珪素領域と対向した第２のゲート電極と、第２の炭化珪素領域と第１のゲート電極との間に設けられた第１のゲート絶縁層と、第２の炭化珪素領域と第２のゲート電極との間に設けられた第２のゲート絶縁層と、炭化珪素層に対し第１の面の側に設けられた第１の電極であって、第１のゲート電極と第２のゲート電極との間に設けられ第２の炭化珪素領域及び第３の炭化珪素領域に接する第１の部分を、含む第１の電極と、炭化珪素層に対し第２の面の側に設けられた第２の電極と、を備える。

【0014】

第１の実施形態の半導体装置は、炭化珪素を用いたプレーナゲート形の縦形ＭＯＳＦＥＴ１００である。第１の実施形態のＭＯＳＦＥＴ１００は、例えば、ボディ領域とソース領域をイオン注入で形成する、Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔａｔｉｏｎ ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）である。

【0015】

以下、第１導電形がｎ形、第２導電形がｐ形である場合を例に説明する。ＭＯＳＦＥＴ１００は、電子をキャリアとする縦型のｎチャネル形のＭＯＳＦＥＴである。

【0016】

図１は、第１の実施形態の半導体装置の模式断面図である。図２及び図３は、第１の実施形態の半導体装置の模式上面図である。図２は、炭化珪素層の上面の、ゲート電極と不純物領域のパターンを示す模式図である。図３は、炭化珪素層の上面の、図２からゲート電極を除いた、不純物領域のパターンを示す模式図である。図１は、図２及び図３のＡＡ’断面図である。

【0017】

ＭＯＳＦＥＴ１００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、第１のゲート絶縁層１６ａ、第２のゲート絶縁層１６ｂ、第３のゲート絶縁層１６ｃ、第１のゲート電極１８ａ、第２のゲート電極１８ｂ、第３のゲート電極１８ｃ、層間絶縁層２０を備える。ソース電極１２は、コンタクト電極部分１２ｘ（第１の部分）を含む。

【0018】

炭化珪素層１０の中には、ｎ^＋形のドレイン領域２２、ｎ形のドリフト領域２４（第１の炭化珪素領域）、ｐ形のボディ領域２６（第２の炭化珪素領域）、ｎ^＋＋形のソース領域３０（第３の炭化珪素領域）が設けられる。

【0019】

ｎ形のドリフト領域２４は、ｎ^－形の下部領域２４ｘ（第１の領域）、ｎ型の第１の低濃度ｎ領域２４ｙ１（第２の領域）、ｎ型の第２の低濃度ｎ領域２４ｙ２（第６の領域）、ｎ型の第３の低濃度ｎ領域２４ｙ３、ｎ^＋型の第１の高濃度ｎ領域２４ｚ１（第３の領域）、ｎ^＋型の第２の高濃度ｎ領域２４ｚ２（第７の領域）を含む。

【0020】

ｐ形のボディ領域２６は、ｐ型の第１の低濃度ｐ領域２６ｘ１（第４の領域）、ｐ型の第２の低濃度ｐ領域２６ｘ２（第８の領域）、ｐ型の第３の低濃度ｐ領域２６ｘ３、ｐ^＋型の第１の高濃度ｐ領域２６ｙ１（第５の領域）、ｐ^＋型の第２の高濃度ｐ領域２６ｙ２（第９の領域）、ｐ^＋＋型のコンタクト領域２６ｚ（第１０の領域）を含む。

【0021】

炭化珪素層１０は、ソース電極１２とドレイン電極１４との間に設けられる。炭化珪素層１０は、単結晶のＳｉＣである。炭化珪素層１０は、例えば、４Ｈ－ＳｉＣである。

【0022】

炭化珪素層１０は、第１の面（図１中“Ｆ１”）と第２の面（図１中“Ｆ２”）とを備える。以下、第１の面Ｆ１を表面、第２の面Ｆ２を裏面と称する場合がある。第１の面Ｆ１は、炭化珪素層１０のソース電極１２側に位置する。また、第２の面Ｆ２は、炭化珪素層１０のドレイン電極１４側に位置する。第１の面Ｆ１と第２の面Ｆ２は対向する。なお、以下、「深さ」とは、第１の面を基準として第２の面に向かう方向の深さを意味する。

【0023】

第１の方向及び第２の方向は、第１の面Ｆ１に平行である。第２の方向は、第１の方向に垂直である。第１の面Ｆ１から第２の面Ｆ２に向かう方向は第３の方向である。第３の方向は、第１の方向及び第２の方向に垂直である。

【0024】

第１の面Ｆ１は、例えば、（０００１）面に対し０度以上８度以下傾斜した面である。また、第２の面Ｆ２は、例えば、（０００－１）面に対し０度以上８度以下傾斜した面である。（０００１）面はシリコン面と称される。（０００－１）面はカーボン面と称される。

【0025】

ｎ^＋形のドレイン領域２２は、炭化珪素層１０の裏面側に設けられる。ドレイン領域２２は、例えば、窒素（Ｎ）をｎ形不純物として含む。ドレイン領域２２のｎ形不純物濃度は、例えば、１×１０^１８ｃｍ^－３以上１×１０^２１ｃｍ^－３以下である。

【0026】

ｎ形のドリフト領域２４は、ドレイン領域２２と第１の面Ｆ１との間に設けられる。ｎ形のドリフト領域２４は、ソース電極１２とドレイン電極１４との間に設けられる。

【0027】

ｎ形のドリフト領域２４は、ドレイン領域２２上に設けられる。ドリフト領域２４は、例えば、窒素（Ｎ）をｎ形不純物として含む。ドリフト領域２４のｎ形不純物濃度は、ドレイン領域２２のｎ形不純物濃度よりも低い。ドリフト領域２４の厚さは、例えば、３μｍ以上１５０μｍ以下である。

【0028】

ドリフト領域２４は、ｎ^－形の下部領域２４ｘ（第１の領域）、ｎ型の第１の低濃度ｎ領域２４ｙ１（第２の領域）、ｎ型の第２の低濃度ｎ領域２４ｙ２（第６の領域）、ｎ型の第３の低濃度ｎ領域２４ｙ３、ｎ^＋型の第１の高濃度ｎ領域２４ｚ１（第３の領域）、ｎ^＋型の第２の高濃度ｎ領域２４ｚ２（第７の領域）を含む。

【0029】

ｎ^－形の下部領域２４ｘは、ドリフト領域２４の第２の面Ｆ２の側に設けられる。下部領域２４ｘは、ドレイン領域２２に接する。

【0030】

下部領域２４ｘは、例えば、窒素（Ｎ）をｎ形不純物として含む。下部領域２４ｘのｎ形不純物濃度は、例えば、４×１０^１４ｃｍ^－３以上１×１０^１７ｃｍ^－３以下である。

【0031】

ｎ型の第１の低濃度ｎ領域２４ｙ１、ｎ型の第２の低濃度ｎ領域２４ｙ２、ｎ型の第３の低濃度ｎ領域２４ｙ３は、下部領域２４ｘと第１の面Ｆ１との間に位置する。第１の低濃度ｎ領域２４ｙ１、第２の低濃度ｎ領域２４ｙ２、第３の低濃度ｎ領域２４ｙ３は、下部領域２４ｘとボディ領域２６との間に位置する。第１の低濃度ｎ領域２４ｙ１、第２の低濃度ｎ領域２４ｙ２、第３の低濃度ｎ領域２４ｙ３は、ボディ領域２６に接する。第１の低濃度ｎ領域２４ｙ１、第２の低濃度ｎ領域２４ｙ２、第３の低濃度ｎ領域２４ｙ３は、第１の方向に延びる。

【0032】

第１の低濃度ｎ領域２４ｙ１、第２の低濃度ｎ領域２４ｙ２、第３の低濃度ｎ領域２４ｙ３は、例えば、窒素（Ｎ）をｎ形不純物として含む。第１の低濃度ｎ領域２４ｙ１、第２の低濃度ｎ領域２４ｙ２、第３の低濃度ｎ領域２４ｙ３のｎ型不純物濃度は、下部領域２４ｘのｎ型不純物濃度と等しいか高い。第１の低濃度ｎ領域２４ｙ１、第２の低濃度ｎ領域２４ｙ２、第３の低濃度ｎ領域２４ｙ３のｎ型不純物濃度は、例えば、４×１０^１４ｃｍ^－３以上２×１０^１７ｃｍ^－３以下である。

【0033】

ｎ^＋型の第１の高濃度ｎ領域２４ｚ１、ｎ^＋型の第２の高濃度ｎ領域２４ｚ２は、下部領域２４ｘと第１の面Ｆ１との間に位置する。第１の高濃度ｎ領域２４ｚ１、第２の高濃度ｎ領域２４ｚ２は、下部領域２４ｘとボディ領域２６との間に位置する。第１の高濃度ｎ領域２４ｚ１、第２の高濃度ｎ領域２４ｚ２は、ボディ領域２６に接する。第１の高濃度ｎ領域２４ｚ１、第２の高濃度ｎ領域２４ｚ２は、例えば、第１の方向に延びる。

【0034】

第１の高濃度ｎ領域２４ｚ１は、第１の低濃度ｎ領域２４ｙ１と第２の低濃度ｎ領域２４ｙ２との間に位置する。第２の高濃度ｎ領域２４ｚ２は、第２の低濃度ｎ領域２４ｙ２と第３の低濃度ｎ領域２４ｙ３との間に位置する。

【0035】

第１の高濃度ｎ領域２４ｚ１、第２の高濃度ｎ領域２４ｚ２は、例えば、窒素（Ｎ）をｎ形不純物として含む。第１の高濃度ｎ領域２４ｚ１、第２の高濃度ｎ領域２４ｚ２のｎ型不純物濃度は、第１の低濃度ｎ領域２４ｙ１、第２の低濃度ｎ領域２４ｙ２、第３の低濃度ｎ領域２４ｙ３のｎ型不純物濃度より高い。

【0036】

第１の高濃度ｎ領域２４ｚ１、第２の高濃度ｎ領域２４ｚ２のｎ型不純物濃度は、例えば、第１の低濃度ｎ領域２４ｙ１、第２の低濃度ｎ領域２４ｙ２、第３の低濃度ｎ領域２４ｙ３のｎ型不純物濃度の１．５倍以上１０倍以下である。第１の高濃度ｎ領域２４ｚ１、第２の高濃度ｎ領域２４ｚ２のｎ型不純物濃度は、例えば、１×１０^１５ｃｍ^－３以上２×１０^１７ｃｍ^－３以下である。

【0037】

ｐ形のボディ領域２６は、ドリフト領域２４と第１の面Ｆ１との間に設けられる。ボディ領域２６は、第１の方向に延びる。ボディ領域２６は、ＭＯＳＦＥＴ１００のチャネル領域として機能する。

【0038】

ボディ領域２６の一部は第１の面Ｆ１に接する。ボディ領域２６の一部は第１のゲート電極１８ａ、第２のゲート電極１８ｂ、第３のゲート電極１８ｃに対向する。ボディ領域２６の一部は、ＭＯＳＦＥＴ１００のチャネル領域となる。

【0039】

ボディ領域２６は、例えば、アルミニウム（Ａｌ）をｐ形不純物として含む。ボディ領域２６の深さは、例えば、５００ｎｍ以上９００ｎｍ以下である。ボディ領域２６は、ソース電極１２に電気的に接続される。ボディ領域２６は、ソース電極１２の電位に固定される。

【0040】

ボディ領域２６は、ｐ型の第１の低濃度ｐ領域２６ｘ１（第４の領域）、ｐ型の第２の低濃度ｐ領域２６ｘ２（第８の領域）、ｐ型の第３の低濃度ｐ領域２６ｘ３、ｐ^＋型の第１の高濃度ｐ領域２６ｙ１（第５の領域）、ｐ^＋型の第２の高濃度ｐ領域２６ｙ２（第９の領域）、ｐ^＋＋型のコンタクト領域２６ｚ（第１０の領域）を含む。

【0041】

第１の低濃度ｐ領域２６ｘ１は、第１の低濃度ｎ領域２４ｙ１に接する。第１の低濃度ｐ領域２６ｘ１は、第１の低濃度ｎ領域２４ｙ１の第３の方向に位置する。

【0042】

第２の低濃度ｐ領域２６ｘ２は、第２の低濃度ｎ領域２４ｙ２に接する。第２の低濃度ｐ領域２６ｘ２は、第２の低濃度ｎ領域２４ｙ２の第３の方向に位置する。

【0043】

第３の低濃度ｐ領域２６ｘ３は、第３の低濃度ｎ領域２４ｙ３に接する。第３の低濃度ｐ領域２６ｘ３は、第３の低濃度ｎ領域２４ｙ３の第３の方向に位置する。

【0044】

第１の低濃度ｐ領域２６ｘ１、第２の低濃度ｐ領域２６ｘ２、ｐ型の第３の低濃度ｐ領域２６ｘ３は、例えば、アルミニウム（Ａｌ）をｐ形不純物として含む。第１の低濃度ｐ領域２６ｘ１、第２の低濃度ｐ領域２６ｘ２、ｐ型の第３の低濃度ｐ領域２６ｘ３のｐ形不純物濃度は、例えば、５×１０^１６ｃｍ^－３以上５×１０^１９ｃｍ^－３以下である。

【0045】

第１の高濃度ｐ領域２６ｙ１は、第１の高濃度ｎ領域２４ｚ１に接する。第１の高濃度ｐ領域２６ｙ１は、第１の高濃度ｎ領域２４ｚ１の第３の方向に位置する。第１の高濃度ｐ領域２６ｙ１は、第１の低濃度ｐ領域２６ｘ１と、第２の低濃度ｐ領域２６ｘ２との間に位置する。

【0046】

第１の高濃度ｐ領域２６ｙ１は、例えば、コンタクト電極部分１２ｘの第３の方向に位置する。第１の高濃度ｐ領域２６ｙ１は、例えば、コンタクト電極部分１２ｘの直下に位置する。

【0047】

第１の高濃度ｐ領域２６ｙ１は、例えば、コンタクト領域２６ｚの第３の方向に位置する。第１の高濃度ｐ領域２６ｙ１は、例えば、コンタクト領域２６ｚの直下に位置する。第１の高濃度ｐ領域２６ｙ１は、例えば、コンタクト領域２６ｚに接する。

【0048】

第２の高濃度ｐ領域２６ｙ２は、第２の高濃度ｎ領域２４ｚ２に接する。第２の高濃度ｐ領域２６ｙ２は、第２の高濃度ｎ領域２４ｚ２の第３の方向に位置する。第２の高濃度ｐ領域２６ｙ２は、第２の低濃度ｐ領域２６ｘ２と、第３の低濃度ｐ領域２６ｘ３との間に位置する。

【0049】

第２の高濃度ｐ領域２６ｙ２は、例えば、コンタクト電極部分１２ｘの第３の方向に位置する。第２の高濃度ｐ領域２６ｙ２は、例えば、コンタクト電極部分１２ｘの直下に位置する。

【0050】

第２の高濃度ｐ領域２６ｙ２は、例えば、コンタクト領域２６ｚの第３の方向に位置する。第２の高濃度ｐ領域２６ｙ２は、例えば、コンタクト領域２６ｚの直下に位置する。第２の高濃度ｐ領域２６ｙ２は、例えば、コンタクト領域２６ｚに接する。

【0051】

第１の高濃度ｐ領域２６ｙ１、第２の高濃度ｐ領域２６ｙ２は、例えば、アルミニウム（Ａｌ）をｐ形不純物として含む。第１の高濃度ｐ領域２６ｙ１、第２の高濃度ｐ領域２６ｙ２のｐ型不純物濃度は、第１の低濃度ｐ領域２６ｘ１、第２の低濃度ｐ領域２６ｘ２、ｐ型の第３の低濃度ｐ領域２６ｘ３のｐ形不純物濃度より高い。

【0052】

第１の高濃度ｐ領域２６ｙ１、第２の高濃度ｐ領域２６ｙ２のｐ型不純物濃度は、例えば、第１の低濃度ｐ領域２６ｘ１、第２の低濃度ｐ領域２６ｘ２、ｐ型の第３の低濃度ｐ領域２６ｘ３のｐ形不純物濃度の１．５倍以上１０倍以下である。第１の高濃度ｐ領域２６ｙ１、第２の高濃度ｐ領域２６ｙ２のｐ型不純物濃度は、例えば、５×１０^１６ｃｍ^－３以上１×１０^２０ｃｍ^－３以下である。

【0053】

ｐ^＋＋型のコンタクト領域２６ｚは、第１の高濃度ｐ領域２６ｙ１と第１の面Ｆ１との間に位置する。コンタクト領域２６ｚは、第１の高濃度ｐ領域２６ｙ１とソース電極１２との間に位置する。コンタクト領域２６ｚは、第１の高濃度ｐ領域２６ｙ１とソース電極１２のコンタクト電極部分１２ｘとの間に位置する。コンタクト領域２６ｚは、第１の高濃度ｐ領域２６ｙ１の第３の方向に位置する。コンタクト領域２６ｚは、第１の高濃度ｐ領域２６ｙ１に接する。

【0054】

コンタクト領域２６ｚは、第２の高濃度ｐ領域２６ｙ２と第１の面Ｆ１との間に位置する。コンタクト領域２６ｚは、第２の高濃度ｐ領域２６ｙ２とソース電極１２との間に位置する。コンタクト領域２６ｚは、第２の高濃度ｐ領域２６ｙ２とソース電極１２のコンタクト電極部分１２ｘとの間に位置する。コンタクト領域２６ｚは、第２の高濃度ｐ領域２６ｙ２の第３の方向に位置する。コンタクト領域２６ｚは、第２の高濃度ｐ領域２６ｙ２に接する。

【0055】

コンタクト領域２６ｚは、ソース電極１２に接する。コンタクト領域２６ｚは、ソース電極１２に電気的に接続される。コンタクト領域２６ｚと、ソース電極１２との間のコンタクトは、例えば、オーミックコンタクトである。コンタクト領域２６ｚは、ソース電極１２の電位に固定される。

【0056】

コンタクト領域２６ｚは、ソース電極１２のコンタクト電極部分１２ｘに接する。コンタクト領域２６ｚの深さは、例えば、２００ｎｍ以上５００ｎｍ以下である。

【0057】

コンタクト領域２６ｚは、例えば、アルミニウム（Ａｌ）をｐ形不純物として含む。コンタクト領域２６ｚのｐ形不純物濃度は、第１の高濃度ｐ領域２６ｙ１、第２の高濃度ｐ領域２６ｙ２のｐ型不純物濃度より高い。コンタクト領域２６ｚのｐ形不純物濃度は、例えば、１×１０^１９ｃｍ^－３以上５×１０^２１ｃｍ^－３以下である。

【0058】

ｎ^＋形のソース領域３０は、ボディ領域２６と第１の面Ｆ１との間に設けられる。ソース領域３０は、例えば、第１の低濃度ｐ領域２６ｘ１と第１の面Ｆ１との間に設けられる。ソース領域３０は、例えば、第１の高濃度ｐ領域２６ｙ１と第１の面Ｆ１との間に設けられる。

【0059】

ソース領域３０は、例えば、第３の低濃度ｐ領域２６ｘ３と第１の面Ｆ１との間に設けられる。ソース領域３０は、例えば、第２の高濃度ｐ領域２６ｙ２と第１の面Ｆ１との間に設けられる。

【0060】

ソース領域３０は、例えば、リン（Ｐ）又は窒素（Ｎ）をｎ形不純物として含む。ソース領域３０のｎ形不純物濃度は、ドリフト領域２４のｎ形不純物濃度よりも高い。

【0061】

ソース領域３０のｎ形不純物濃度は、例えば、１×１０^１９ｃｍ^－３以上５×１０^２１ｃｍ^－３以下である。ソース領域３０の深さは、ボディ領域２６の深さよりも浅い。ソース領域３０の深さは、例えば、８０ｎｍ以上２００ｎｍ以下である。

【0062】

ソース領域３０は、ソース電極１２に接する。ソース領域３０は、ソース電極１２に電気的に接続される。ソース領域３０とソース電極１２との間のコンタクトは、例えば、オーミックコンタクトである。ソース領域３０は、ソース電極１２の電位に固定される。ソース領域３０は、ソース電極１２のコンタクト電極部分１２ｘに接する。

【0063】

第１のゲート電極１８ａは、炭化珪素層１０に対し第１の面Ｆ１の側に設けられる。第１のゲート電極１８ａは、第１の方向に延びる。第１のゲート電極１８ａは、第１の面Ｆ１においてボディ領域２６と対向する。

【0064】

第２のゲート電極１８ｂは、炭化珪素層１０に対し第１の面Ｆ１の側に設けられる。第２のゲート電極１８ｂは、第１の方向に延びる。第２のゲート電極１８ｂは、第１のゲート電極１８ａに対し、第２の方向に設けられる。第２のゲート電極１８ｂは、第１の面Ｆ１においてボディ領域２６と対向する。

【0065】

第３のゲート電極１８ｃは、炭化珪素層１０に対し第１の面Ｆ１の側に設けられる。第３のゲート電極１８ｃは、第１の方向に延びる。第３のゲート電極１８ｃは、第２のゲート電極１８ｂに対し、第２の方向に設けられる。第１のゲート電極１８ａと第３のゲート電極１８ｃとの間に、第２のゲート電極１８ｂが設けられる。第３のゲート電極１８ｃは、第１の面Ｆ１においてボディ領域２６と対向する。

【0066】

第１のゲート電極１８ａ、第２のゲート電極１８ｂ、第３のゲート電極１８ｃは、導電層である。第１のゲート電極１８ａ、第２のゲート電極１８ｂ、第３のゲート電極１８ｃは、例えば、ｐ形不純物又はｎ形不純物を含む多結晶質シリコンである。

【0067】

第１のゲート絶縁層１６ａは、第１のゲート電極１８ａとボディ領域２６との間に設けられる。第２のゲート絶縁層１６ｂは、第２のゲート電極１８ｂとボディ領域２６との間に設けられる。第３のゲート絶縁層１６ｃは、第３のゲート電極１８ｃとボディ領域２６との間に設けられる。

【0068】

第１のゲート絶縁層１６ａ、第２のゲート絶縁層１６ｂ、第３のゲート絶縁層１６ｃは、例えば、酸化シリコンを含む。第１のゲート絶縁層１６ａ、第２のゲート絶縁層１６ｂ、第３のゲート絶縁層１６ｃは、例えば、酸化シリコン層を含む。第１のゲート絶縁層１６ａ、第２のゲート絶縁層１６ｂ、第３のゲート絶縁層１６ｃには、例えば、高誘電率絶縁材料を適用することも可能である。また、第１のゲート絶縁層１６ａ、第２のゲート絶縁層１６ｂ、第３のゲート絶縁層１６ｃには、例えば、酸化シリコン層と高誘電率絶縁層との積層構造を適用することも可能である。

【0069】

第１のゲート絶縁層１６ａ、第２のゲート絶縁層１６ｂ、第３のゲート絶縁層１６ｃの厚さは、例えば、３０ｎｍ以上１００ｎｍ以下である。

【0070】

層間絶縁層２０は、第１のゲート電極１８ａ、第２のゲート電極１８ｂ、第３のゲート電極１８ｃ上に設けられる。層間絶縁層２０は、第１のゲート電極１８ａとソース電極１２との間、第２のゲート電極１８ｂとソース電極１２との間、第３のゲート電極１８ｃとソース電極１２との間に設けられる。

【0071】

層間絶縁層２０は、第１のゲート電極１８ａとソース電極１２、第２のゲート電極１８ｂとソース電極１２、第３のゲート電極１８ｃとソース電極１２、を電気的に分離する。層間絶縁層２０は、例えば、酸化シリコンを含む。層間絶縁層２０は、例えば、酸化シリコン層である。

【0072】

ソース電極１２は、炭化珪素層１０に対し第１の面Ｆ１の側に設けられる。ソース電極１２は、炭化珪素層１０に接する。ソース電極１２は、コンタクト領域２６ｚ及びソース領域３０に接する。

【0073】

ソース電極１２は、コンタクト電極部分１２ｘを含む。コンタクト電極部分１２ｘは、第１のゲート電極１８ａと第２のゲート電極１８ｂの間に設けられる。コンタクト電極部分１２ｘは、コンタクト領域２６ｚ及びソース領域３０に接する。

【0074】

ソース電極１２は、金属を含む。ソース電極１２は、例えば、バリアメタル膜と金属膜との積層構造を備える。

【0075】

バリアメタル膜は、例えば、チタン（Ｔｉ）、タングステン（Ｗ）、又は、タンタル（Ｔａ）を含む。バリアメタル膜は、例えば、チタン膜、窒化チタン膜、窒化タングステン膜、又は、窒化タンタル膜である。

【0076】

金属膜は、例えば、アルミニウム（Ａｌ）を含む。金属膜は、例えば、アルミニウム膜である。

【0077】

ソース電極１２のコンタクト電極部分１２ｘは、例えば、金属シリサイド層を含む。金属シリサイド層は、例えば、コンタクト領域２６ｚに接する。金属シリサイド層は、例えば、ソース領域３０に接する。

【0078】

金属シリサイド層は、例えば、ニッケル（Ｎｉ）、チタン（Ｔｉ）、又はコバルト（Ｃｏ）を含む。金属シリサイド層は、例えば、ニッケルシリサイド層、チタンシリサイド層、又は、コバルトシリサイド層である。

【0079】

ドレイン電極１４は、炭化珪素層１０に対し第２の面Ｆ２側に設けられる。ドレイン電極１４は、炭化珪素層１０の第２の面Ｆ２上に設けられる。ドレイン電極１４は、第２の面Ｆ２に接する。

【0080】

ドレイン電極１４は、例えば、金属又は金属半導体化合物を含む。ドレイン電極１４は、例えば、ニッケルシリサイド層、チタン層、ニッケル層、銀層、又は金層を含む。

【0081】

ドレイン電極１４は、ドレイン領域２２に電気的に接続される。ドレイン電極１４は、例えば、ドレイン領域２２に接する。

【0082】

次に、第１の実施形態のＭＯＳＦＥＴ１００の作用及び効果について説明する。

【0083】

図４は、比較例の半導体装置の模式断面図である。図４は、第１の実施形態の図１に対応する図である。

【0084】

比較例の半導体装置は、炭化珪素を用いたプレーナゲート形の縦形ＭＯＳＦＥＴ９００である。

【0085】

ＭＯＳＦＥＴ９００は、ｎ形のドリフト領域２４が、ｎ^＋型の第１の高濃度ｎ領域２４ｚ１、ｎ^＋型の第２の高濃度ｎ領域２４ｚ２を含まない点で、第１の実施形態のＭＯＳＦＥＴ１００と異なる。また、ＭＯＳＦＥＴ９００は、ｐ形のボディ領域２６が、ｐ^＋型の第１の高濃度ｐ領域２６ｙ１、ｐ^＋型の第２の高濃度ｐ領域２６ｙ２を含まない点で、第１の実施形態のＭＯＳＦＥＴ１００と異なる。

【0086】

ＭＯＳＦＥＴに、耐圧を超える逆バイアス電圧が印加されると、ｐｎ接合部でアバランシェ降伏が生じ、アバランシェ電流が流れる。アバランシェ電流が流れると、例えば、ＭＯＳＦＥＴの温度が上昇することにより、ＭＯＳＦＥＴが破壊に至る場合がある。アバランシェ降伏が起こった際に、ＭＯＳＦＥＴが許容できる電流又はエネルギーは、アバランシェ耐量と称される。

【0087】

ＭＯＳＦＥＴ９００では、例えば、セル部に設けられたｐ型のボディ領域２６とｎ型のドリフト領域２４との間のｐｎ接合の耐圧が高くなりすぎることで、アバランシェ降伏が生じる逆バイアス電圧が大きくなり、アバランシェ耐量が低下するおそれがある。特に、ＭＯＳＦＥＴ９００のセル部を囲む終端領域（図示せず）のｐｎ接合で、セル部より先にアバランシェ降伏が生じると、アバランシェ耐量が低下する。これは、セル部の面積より終端領域の面積が小さいため、ＭＯＳＦＥＴ９００が流せる電流が制限されるためである。

【0088】

第１の実施形態のＭＯＳＦＥＴ１００では、ｎ形のドリフト領域２４が、ｎ^＋型の第１の高濃度ｎ領域２４ｚ１、ｎ^＋型の第２の高濃度ｎ領域２４ｚ２を含む。また、ｐ形のボディ領域２６が、ｐ^＋型の第１の高濃度ｐ領域２６ｙ１、ｐ^＋型の第２の高濃度ｐ領域２６ｙ２を含む。

【0089】

ＭＯＳＦＥＴ１００は、ｎ^＋型の第１の高濃度ｎ領域２４ｚ１とｐ^＋型の第１の高濃度ｐ領域２６ｙ１で形成されるｐｎ接合、及び、ｎ^＋型の第２の高濃度ｎ領域２４ｚ２とｐ^＋型の第２の高濃度ｐ領域２６ｙ２で形成されるｐｎ接合を備える。ＭＯＳＦＥＴ１００は、セル部に不純物濃度の高いｐｎ接合を部分的に備えることで、セル部でアバランシェ降伏が生じやすくなる。したがって、ＭＯＳＦＥＴ１００のアバランシェ耐量が向上する。

【0090】

アバランシェ耐量を向上させる観点から、１つのコンタクト電極部分１２ｘに対し、第１の高濃度ｎ領域２４ｚ１と第１の高濃度ｐ領域２６ｙ１で形成されるｐｎ接合、及び、第２の高濃度ｎ領域２４ｚ２と第２の高濃度ｐ領域２６ｙ２で形成されるｐｎ接合の２つのｐｎ接合が設けられることが好ましい。２つのｐｎ接合を設けることで、１つのコンタクト電極部分１２ｘに流れ込むアバランシェ電流の経路が分散され、コンタクト電極部分１２ｘの発熱が抑制される。よって、アバランシェ耐量が向上する。

【0091】

アバランシェ耐量を向上させる観点から、第１の高濃度ｐ領域２６ｙ１は、コンタクト領域２６ｚの第３の方向に位置することが好ましい。言い換えれば、第１の高濃度ｐ領域２６ｙ１は、コンタクト領域２６ｚの直下に位置することが好ましい。また、第１の高濃度ｐ領域２６ｙ１は、コンタクト領域２６ｚに接することが好ましい。上記構成により、アバランシェ電流の流れる経路の電気抵抗が低減する。よって、コンタクト電極部分１２ｘの発熱が抑制され、アバランシェ耐量が向上する。

【0092】

同様に、アバランシェ耐量を向上させる観点から、第２の高濃度ｐ領域２６ｙ２は、コンタクト領域２６ｚの第３の方向に位置することが好ましい。言い換えれば、第２の高濃度ｐ領域２６ｙ２は、コンタクト領域２６ｚの直下に位置することが好ましい。また、第２の高濃度ｐ領域２６ｙ２は、コンタクト領域２６ｚに接することが好ましい。上記構成により、アバランシェ電流の流れる経路の電気抵抗が低減する。よって、コンタクト電極部分１２ｘの発熱が抑制され、アバランシェ耐量が向上する。

【0093】

アバランシェ耐量を向上させる観点から、第１の高濃度ｐ領域２６ｙ１、第２の高濃度ｐ領域２６ｙ２のｐ型不純物濃度は、第１の低濃度ｐ領域２６ｘ１、第２の低濃度ｐ領域２６ｘ２、ｐ型の第３の低濃度ｐ領域２６ｘ３のｐ形不純物濃度の１．５倍以上であることが好ましく、２倍以上であることがより好ましい。

【0094】

（変形例）
図５は、第１の実施形態の変形例の半導体装置の模式断面図である。図５は、第１の実施形態の図１に対応する図である。

【0095】

変形例の半導体装置は、炭化珪素を用いたプレーナゲート形の縦形ＭＯＳＦＥＴ１０１である。

【0096】

ＭＯＳＦＥＴ１０１は、ｎ形のドリフト領域２４が、ｎ型の第２の低濃度ｎ領域２４ｙ２、ｎ^＋型の第２の高濃度ｎ領域２４ｚ２を含まない点で、第１の実施形態のＭＯＳＦＥＴ１００と異なる。また、ＭＯＳＦＥＴ９００は、ｐ形のボディ領域２６が、ｐ型の第２の低濃度ｐ領域２６ｘ２、ｐ^＋型の第２の高濃度ｐ領域２６ｙ２を含まない点で、第１の実施形態のＭＯＳＦＥＴ１００と異なる。

【0097】

第１の実施形態のＭＯＳＦＥＴ１００と同様の作用により、ＭＯＳＦＥＴ１０１のアバランシェ耐量が向上する。

【0098】

以上、第１の実施形態及び変形例によれば、アバランシェ耐量が向上するＭＯＳＦＥＴが実現できる。

【0099】

（第２の実施形態）
第２の実施形態の半導体装置は、第１の炭化珪素領域は、第１の面に接する第１１の領域を更に含み、第１の電極は、第１１の領域に接する第２の部分を更に含み、第２の部分は第１のゲート電極と第２のゲート電極との間に設けられ、第２の部分は第１の部分の第１の方向に位置する点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する場合がある。

【0100】

第２の実施形態の半導体装置は、炭化珪素を用いたプレーナゲート形の縦形ＭＯＳＦＥＴ２００である。第２の実施形態のＭＯＳＦＥＴ２００は、ＤＩＭＯＳＦＥＴである。また、第２の実施形態のＭＯＳＦＥＴ２００は、内蔵ダイオードとしてＳｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ（ＳＢＤ）を備える。

【0101】

以下、第１導電形がｎ形、第２導電形がｐ形である場合を例に説明する。ＭＯＳＦＥＴ２００は、電子をキャリアとする縦型のｎチャネル形のＭＯＳＦＥＴである。

【0102】

図６及び図７は、第２の実施形態の半導体装置の模式断面図である。図８及び図９は、第２の実施形態の半導体装置の模式上面図である。図８は、炭化珪素層の上面の、ゲート電極と不純物領域のパターンを示す模式図である。図９は、炭化珪素層の上面の、図８からゲート電極を除いた、不純物領域のパターンを示す模式図である。図６は、図８及び図９のＢＢ’断面図である。図７は、図８及び図９のＢＢ’断面図である。

【0103】

ＭＯＳＦＥＴ２００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、第１のゲート絶縁層１６ａ、第２のゲート絶縁層１６ｂ、第３のゲート絶縁層１６ｃ、第１のゲート電極１８ａ、第２のゲート電極１８ｂ、第３のゲート電極１８ｃ、層間絶縁層２０を備える。ソース電極１２は、コンタクト電極部分１２ｘ（第１の部分）及びダイオード電極部分１２ｙ（第２の部分）を含む。

【0104】

炭化珪素層１０の中には、ｎ^＋形のドレイン領域２２、ｎ形のドリフト領域２４（第１の炭化珪素領域）、ｐ形のボディ領域２６（第２の炭化珪素領域）、ｎ^＋＋形のソース領域３０（第３の炭化珪素領域）が設けられる。

【0105】

ｎ形のドリフト領域２４は、ｎ^－形の下部領域２４ｘ（第１の領域）、ｎ型の第１の低濃度ｎ領域２４ｙ１（第２の領域）、ｎ型の第２の低濃度ｎ領域２４ｙ２（第６の領域）、ｎ型の第３の低濃度ｎ領域２４ｙ３、ｎ^＋型の第１の高濃度ｎ領域２４ｚ１（第３の領域）、ｎ^＋型の第２の高濃度ｎ領域２４ｚ２（第７の領域）、ＪＢＳ領域２４ｓ（第１１の領域）を含む。

【0106】

ｐ形のボディ領域２６は、ｐ型の第１の低濃度ｐ領域２６ｘ１（第４の領域）、ｐ型の第２の低濃度ｐ領域２６ｘ２（第８の領域）、ｐ型の第３の低濃度ｐ領域２６ｘ３、ｐ^＋型の第１の高濃度ｐ領域２６ｙ１（第５の領域）、ｐ^＋型の第２の高濃度ｐ領域２６ｙ２（第９の領域）、ｐ^＋＋型のコンタクト領域２６ｚ（第１０の領域）を含む。

【0107】

ソース電極１２は、コンタクト電極部分１２ｘ及びダイオード電極部分１２ｙを含む。コンタクト電極部分１２ｘ及びダイオード電極部分１２ｙは、第１のゲート電極１８ａと第２のゲート電極１８ｂとの間に設けられる。コンタクト電極部分１２ｘ及びダイオード電極部分１２ｙは、第２のゲート電極１８ｂと第３のゲート電極１８ｃとの間に設けられる。

【0108】

ダイオード電極部分１２ｙは、コンタクト電極部分１２ｘの第１の方向に位置する。

【0109】

ｎ^－形のドリフト領域２４は、ＪＢＳ領域２４ｓを含む。ＪＢＳ領域２４ｓは、第１の面Ｆ１に接する。ＪＢＳ領域２４ｓは、ボディ領域２６に囲まれる。

【0110】

ＪＢＳ領域２４ｓは、ソース電極１２のダイオード電極部分１２ｙに接する。ＪＢＳ領域２４ｓは、ＳＢＤのカソード領域として機能する。

【0111】

ＪＢＳ領域２４ｓを囲むドリフト領域２４には、ｎ^＋型の第１の高濃度ｎ領域２４ｚ１、ｎ^＋型の第２の高濃度ｎ領域２４ｚ２が存在しない。また、ＪＢＳ領域２４ｓを囲むボディ領域２６には、ｐ^＋型の第１の高濃度ｐ領域２６ｙ１、ｐ^＋型の第２の高濃度ｐ領域２６ｙ２が存在しない。

【0112】

次に、第２の実施形態のＭＯＳＦＥＴ２００の作用及び効果について説明する。

【0113】

図１０は、第２の実施形態の半導体装置の等価回路図である。ＭＯＳＦＥＴ２００では、ソース電極１２とドレイン電極１４との間に、トランジスタに並列にｐｎダイオードとＳＢＤとが内蔵ダイオードとして接続される。ボディ領域２６がｐｎ接合ダイオードのアノード領域であり、ドリフト領域２４がｐｎ接合ダイオードのカソード領域である。また、ソース電極１２がＳＢＤのアノード電極であり、ＪＢＳ領域２４ｓがＳＢＤのカソード領域となる。

【0114】

例えば、ＭＯＳＦＥＴ２００が、誘導性負荷に接続されたスイッチング素子として用いられる場合を考える。ＭＯＳＦＥＴ２００のオフ時に、誘導性負荷に起因する誘導電流により、ソース電極１２にドレイン電極１４に対し正となる電圧が印加される場合がある。この場合、内蔵ダイオードに順方向電流が流れる。この状態は、逆導通状態とも称される。

【0115】

仮にＭＯＳＦＥＴがＳＢＤを備えない場合、ｐｎ接合ダイオードに順方向電流が流れる。ｐｎ接合ダイオードはバイポーラ動作をする。バイポーラ動作するｐｎ接合ダイオードを用いて還流電流を流すと、キャリアの再結合エネルギーにより炭化珪素層中に積層欠陥が成長する。炭化珪素層中に積層欠陥が成長すると、ＭＯＳＦＥＴのオン抵抗が増大するという問題が生ずる。ＭＯＳＦＥＴのオン抵抗の増大は、ＭＯＳＦＥＴの信頼性の低下を招く。

【0116】

ＭＯＳＦＥＴ２００は、ＳＢＤを備える。ＳＢＤに順方向電流が流れ始める順方向電圧（Ｖｆ）は、ｐｎ接合ダイオードの順方向電圧（Ｖｆ）よりも低い。したがって、ｐｎ接合ダイオードに先立ち、ＳＢＤに順方向電流が流れる。

【0117】

ＳＢＤの順方向電圧（Ｖｆ）は、例えば、１．０Ｖ以上２．０Ｖ未満である。ｐｎ接合ダイオードの順方向電圧（Ｖｆ）は、例えば、２．０Ｖ以上３．０Ｖ以下である。

【0118】

ＳＢＤはユニポーラ動作をする。このため、順方向電流が流れても、キャリアの再結合エネルギーにより炭化珪素層１０中に積層欠陥が成長することはない。したがって、ＭＯＳＦＥＴ２００のオン抵抗の増大が抑制される。よって、ＭＯＳＦＥＴ２００の信頼性が向上する。

【0119】

また、ＭＯＳＦＥＴ２００は、第１の実施形態のＭＯＳＦＥＴ１００と同様、ｎ^＋型の第１の高濃度ｎ領域２４ｚ１とｐ^＋型の第１の高濃度ｐ領域２６ｙ１で形成されるｐｎ接合、及び、ｎ^＋型の第２の高濃度ｎ領域２４ｚ２とｐ^＋型の第２の高濃度ｐ領域２６ｙ２で形成されるｐｎ接合を備える。したがって、ＭＯＳＦＥＴ１００と同様の作用により、ＭＯＳＦＥＴ２００のアバランシェ耐量が向上する。

【0120】

また、ＭＯＳＦＥＴ２００は、ＪＢＳ領域２４ｓを囲むドリフト領域２４には、ｎ^＋型の第１の高濃度ｎ領域２４ｚ１、ｎ^＋型の第２の高濃度ｎ領域２４ｚ２が存在しない。また、ＪＢＳ領域２４ｓを囲むボディ領域２６には、ｐ^＋型の第１の高濃度ｐ領域２６ｙ１、ｐ^＋型の第２の高濃度ｐ領域２６ｙ２が存在しない。

【0121】

したがって、ＪＢＳ領域２４ｓの近傍で、アバランシェ降伏が生じ、アバランシェ電流が流れることが抑制される。よって、発熱によるＳＢＤのショットキー接合の特性劣化が抑制できる。

【0122】

第１及び第２の実施形態では、ＳｉＣの結晶構造として４Ｈ－ＳｉＣの場合を例に説明したが、本発明は６Ｈ－ＳｉＣ、３Ｃ－ＳｉＣ等、その他の結晶構造のＳｉＣを用いたデバイスに適用することも可能である。また、炭化珪素層１０の表面に（０００１）面以外の面を適用することも可能である。

【0123】

第１及び第２の実施形態では、第１導電形がｎ形、第２導電形がｐ形の場合を例に説明したが、第１導電形をｐ形、第２導電形をｎ形とすることも可能である。

【0124】

第１及び第２の実施形態では、ｐ形不純物としてアルミニウム（Ａｌ）を例示したが、ボロン（Ｂ）を用いることも可能である。また、ｎ形不純物として窒素（Ｎ）及びリン（Ｐ）を例示したが、砒素（Ａｓ）、アンチモン（Ｓｂ）等を適用することも可能である。

【0125】

また、Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ（ＩＧＢＴ）に本発明を適用することも可能である。

【0126】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0127】

１０ 炭化珪素層
１２ ソース電極（第１の電極）
１２ｘ コンタクト電極部分（第１の部分）
１２ｙ ダイオード電極部分（第２の部分）
１４ ドレイン電極（第２の電極）
１６ａ 第１のゲート絶縁層
１６ｂ 第２のゲート絶縁層
１６ｃ 第３のゲート絶縁層
１８ａ 第１のゲート電極
１８ｂ 第２のゲート電極
１８ｃ 第３のゲート電極
２４ ドリフト領域（第１の炭化珪素領域）
２４ｘ 下部領域（第１の領域）
２４ｙ１ 第１の低濃度ｎ領域（第２の領域）
２４ｙ２ 第２の低濃度ｎ領域（第６の領域）
２４ｚ１ 第１の高濃度ｎ領域（第３の領域）
２４ｚ２ 第２の高濃度ｎ領域（第７の領域）
２４ｓ ＪＢＳ領域（第１１の領域）
２６ ボディ領域（第２の炭化珪素領域）
２６ｘ１ 第１の低濃度ｐ領域（第４の領域）
２６ｘ２ 第２の低濃度ｐ領域（第８の領域）
２６ｙ１ 第１の高濃度ｐ領域（第５の領域）
２６ｙ２ 第２の高濃度ｐ領域（第９の領域）
２６ｚ コンタクト領域（第１０の領域）
３０ ソース領域（第３の炭化珪素領域）
１００ ＭＯＳＦＥＴ（半導体装置）
２００ ＭＯＳＦＥＴ（半導体装置）
Ｆ１ 第１の面
Ｆ２ 第２の面

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】