特開 2023-171258 パッケージ基板、支持体付きパッケージ基板、半導体装置、パッケージ基板の製造方法、及び支持体付きパッケージ基板の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023171258

(43)【公開日】2023-12-01

(54)【発明の名称】パッケージ基板、支持体付きパッケージ基板、半導体装置、パッケージ基板の製造方法、及び支持体付きパッケージ基板の製造方法

(51)【国際特許分類】

   H01L 23/12 20060101AFI20231124BHJP

   H01L 21/60 20060101ALI20231124BHJP

【ＦＩ】

H01L23/12 F

H01L23/12 N

H01L21/60 311Q

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2023059115

(22)【出願日】2023-03-31

(31)【優先権主張番号】P 2022082773

(32)【優先日】2022-05-20

(33)【優先権主張国・地域又は機関】JP

(71)【出願人】

【識別番号】000003193

【氏名又は名称】ＴＯＰＰＡＮホールディングス株式会社

(74)【代理人】

【識別番号】110003708

【氏名又は名称】弁理士法人鈴榮特許綜合事務所

(72)【発明者】

【氏名】木内 脩治

(72)【発明者】

【氏名】割栢 亮

【テーマコード（参考）】

5F044

【Ｆターム（参考）】

5F044KK02

5F044LL01

5F044QQ03

5F044RR18

(57)【要約】

【課題】優れた接続信頼性を有するパッケージ基板を実現する技術を提供する。
【解決手段】配線層と、前記配線層上に板状に設けられた金属からなる第一補強部材と、前記配線層上に設けられ、前記第一補強部材を内包する第二補強部材と、前記第二補強部材に埋設されると共に、前記配線層内の複数の導体に電気的に接続される複数のメタルポスト上にそれぞれ形成された接合電極とを備えるパッケージ基板が提供される。
【選択図】図１

【特許請求の範囲】

【請求項1】

配線層と、
前記配線層上に板状に設けられた金属からなる第一補強部材と、
前記配線層上に設けられ、前記第一補強部材を内包する第二補強部材と、
前記第二補強部材に埋設されると共に、前記配線層内の複数の導体に電気的に接続される複数のメタルポスト上にそれぞれ形成された接合電極と
を備える、パッケージ基板。

【請求項2】

配線層と、
前記配線層上に板状に設けられた金属からなる第一補強部材と、
前記配線層上に設けられ、前記第一補強部材を内包する第二補強部材と、
前記第二補強部材上に設けられた第三補強部材と、
前記第二補強部材および前記第三補強部材に埋設されると共に、前記配線層内の複数の導体に電気的に接続される複数のメタルポスト上にそれぞれ形成された接合電極と
を備える、パッケージ基板。

【請求項3】

前記第二補強部材は、前記第一補強部材と同一の高さを持つ、請求項２に記載のパッケージ基板。

【請求項4】

請求項１乃至３の何れか１項に記載のパッケージ基板と、
前記パッケージ基板を支持する支持体と
を具備し、
前記支持体上に前記配線層が形成されている、支持体付きパッケージ基板。

【請求項5】

請求項１乃至３の何れか１項に記載のパッケージ基板と、
前記パッケージ基板の前記接合電極に電気的に接続された半導体素子と、
前記パッケージ基板と前記半導体素子との間に介在する封止樹脂層と
を具備する半導体装置。

【請求項6】

配線層上に板状の金属からなる第一補強部材を形成する工程と、
前記配線層の複数の表面電極上に第一貫通孔を有し前記第一補強部材を内包する第二補強部材を形成する工程と、
前記第一貫通孔と連通した第二貫通孔を有するレジスト層を形成する工程と、
前記第一貫通孔と前記第二貫通孔とを埋め込んだメタルポストを形成して、前記メタルポスト上に接合電極を形成する工程と、
前記レジスト層を除去する工程と
を含む、パッケージ基板の製造方法。

【請求項7】

前記第二補強部材を形成する工程と、前記レジスト層を形成する工程との間に、前記第二補強部材を覆う第三補強部材を形成する工程を含む、請求項６に記載のパッケージ基板の製造方法。

【請求項8】

支持体上に配線層を形成する工程と、
前記配線層上に板状の金属からなる第一補強部材を形成する工程と、
前記配線層の複数の表面電極上に第一貫通孔を有し前記第一補強部材を内包する第二補強部材を形成する工程と、
前記第一貫通孔と連通した第二貫通孔を有するレジスト層を形成する工程と、
前記第一貫通孔と前記第二貫通孔とを埋め込んだメタルポストを形成して、前記メタルポスト上に接合電極を形成する工程と、
前記レジスト層を除去する工程と
を含む、支持体付きパッケージ基板の製造方法。

【請求項9】

前記第二補強部材を形成する工程と、前記レジスト層を形成する工程との間に、前記第二補強部材を覆う第三補強部材を形成する工程を含む、請求項８に記載の支持体付きパッケージ基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、パッケージ基板、支持体付きパッケージ基板、半導体装置、パッケージ基板の製造方法、及び支持体付きパッケージ基板の製造方法に関する。

【背景技術】

【0002】

近年では、複数個の異種半導体装置（半導体チップ）をインターポーザー上に搭載し、一つの高機能パッケージ基板とする、ＳｉＰ（Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ）が実用化されている。この手法によればプロセスコストを増大させることなく、高機能化された一つの半導体装置である「パッケージ基板」を得ることができる。

【0003】

例えば、高性能半導体の実装において、３次元積層メモリとロジック等半導体装置をシリコンインターポーザー上で統合し、異種複数の半導体チップが搭載されたシリコンインターポーザーをパッケージ基板上に実装搭載したいわゆるチップレットと呼ばれる技術が主流となっている。

【0004】

また、シリコンインターポーザーの代わりに、半導体チップをＥＭＣ（Ｅｌｅｃｔｒｉｃ Ｍｏｌｄｉｎｇ Ｃｏｍｐｏｕｎｄ）と呼ばれる封止樹脂で固定し、ＥＭＣ上に再配線層と呼ばれる感光性絶縁樹脂による微細配線形成したＦＯＷＬＰ（Ｆａｎ－ｏｕｔ Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）基板の開発が進んでいる。

【0005】

ＦＯＷＬＰや通常のパッケージ基板においては、基板と半導体チップと熱膨張率が異なる。また、剛性が低い樹脂が用いられ、さらに多層構造であることから、接合時に熱膨張率の差による界面破壊が起きやすい。また、基板に複数設けられる導体の配置密度と、半導体チップに複数設けられる電極の配置密度とが異なる場合、温度変化が生じた際に配置密度の小さい側に基板の反り返りが発生しやすい。その対策として特許文献１に記載されるような、配線基板の周縁部に金属等の補強部材を形成することで、半導体素子と配線基板との接合部分以外の部分においても配線基板を補強部材により補強し、配線基板の反りを抑制する構造が考えられていた。

【0006】

しかし、上記補強構造の場合、補強部材と配線基板の樹脂との間に剛性及び熱膨張率に大きな差があり、補強部材と配線基板界面で応力が発生する問題があった。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】国際公開第２０１３／０６５２８７号明細書

【発明の概要】

【発明が解決しようとする課題】

【0008】

本発明は、優れた接続信頼性を有するパッケージ基板を実現する技術を提供することを目的とする。

【課題を解決するための手段】

【0009】

本発明の一側面によると、配線層と、前記配線層上に板状に設けられた金属からなる第一補強部材と、前記配線層上に設けられ、前記第一補強部材を内包する第二補強部材と、前記第二補強部材に埋設されると共に、前記配線層内の複数の導体に電気的に接続される複数のメタルポスト上にそれぞれ形成された接合電極とを備える、パッケージ基板が提供される。

【0010】

本発明の他の側面によると、配線層と、前記配線層上に板状に設けられた金属からなる第一補強部材と、前記配線層上に設けられ、前記第一補強部材を内包する第二補強部材と、前記第二補強部材上に設けられた第三補強部材と、前記第二補強部材および前記第三補強部材に埋設されると共に、前記配線層内の複数の導体に電気的に接続される複数のメタルポスト上にそれぞれ形成された接合電極とを備える、パッケージ基板が提供される。

【0011】

本発明の更なる他の側面によると、前記第二補強部材は、前記第一補強部材と同一の高さを持つ、パッケージ基板が提供される。

【0012】

本発明の別の側面によると、前記パッケージ基板と、前記パッケージ基板を支持する支持体とを具備し、前記支持体上に前記配線層が形成されている、支持体付きパッケージ基板が提供される。

【0013】

本発明の更なる別の側面によると、前記パッケージ基板と、前記パッケージ基板の前記接合電極に電気的に接続された半導体素子と、前記パッケージ基板と前記半導体素子との間に介在する封止樹脂層とを具備する、半導体装置が提供される。

【0014】

本発明の更なる別の側面によると、配線層上に板状の金属からなる第一補強部材を形成する工程と、前記配線層の複数の表面電極上に第一貫通孔を有し前記第一補強部材を内包する第二補強部材を形成する工程と、前記第一貫通孔と連通した第二貫通孔を有するレジスト層を形成する工程と、前記第一貫通孔と前記第二貫通孔とを埋め込んだメタルポストを形成して、前記メタルポスト上に接合電極を形成する工程と、前記レジスト層を除去する工程とを含む、パッケージ基板の製造方法が提供される。

【0015】

本発明の他の側面によると、前記第二補強部材を形成する工程と、前記レジスト層を形成する工程との間に、前記第二補強部材を覆う第三補強部材を形成する工程を含む、パッケージ基板の製造方法が提供される。

【0016】

本発明の更なる別の側面によると、支持体上に配線層を形成する工程と、前記配線層上に板状の金属からなる第一補強部材を形成する工程と、前記配線層の複数の表面電極上に第一貫通孔を有し前記第一補強部材を内包する第二補強部材を形成する工程と、前記第一貫通孔と連通した第二貫通孔を有するレジスト層を形成する工程と、前記第一貫通孔と前記第二貫通孔とを埋め込んだメタルポストを形成して、前記メタルポスト上に接合電極を形成する工程と、前記レジスト層を除去する工程とを含む、支持体付きパッケージ基板の製造方法が提供される。

【0017】

本発明の他の側面によると、前記第二補強部材を形成する工程と、前記レジスト層を形成する工程との間に、前記第二補強部材を覆う第三補強部材を形成する工程を含む、支持体付きパッケージ基板の製造方法が提供される。

【発明の効果】

【0018】

本発明によれば、優れた接続信頼性を有するパッケージ基板を実現する技術が提供される。

【図面の簡単な説明】

【0019】

【図1】図１は、本発明の一実施形態に係る半導体装置２２を概略的に示す断面図である。

【図2】図２は、図１に示される構造の変形例を示す断面図である。

【図3】図３は、図２中の特定の部材の配置密度を説明するための断面図である。

【図4】図４は、発明の一実施形態に係るパッケージ基板の製造工程の一部を概略的に示す断面図である。

【図5】図５は、同パッケージ基板の製造工程の一部を概略的に示す断面図である。

【図6】図６は、同パッケージ基板の製造工程の一部を概略的に示す断面図である。

【図7】図７は、同パッケージ基板の製造工程の一部を概略的に示す断面図である。

【図8】図８は、同パッケージ基板の製造工程の一部を概略的に示す断面図である。

【図9】図９は、同パッケージ基板の製造工程の一部を概略的に示す断面図である。

【図10】図１０は、同パッケージ基板の製造工程の一部を概略的に示す断面図である。

【図11】図１１は、同パッケージ基板の製造工程の一部を概略的に示す断面図である。

【図12】図１２は、支持体付きパッケージ基板の製造工程の一部を概略的に示す断面図である。

【図13】図１３は、支持体付きパッケージ基板の製造工程の一部を概略的に示す断面図であるである。

【図14】図１４は、本発明の他の実施形態に係るパッケージ基板の製造工程の一部を概略的に示す断面図である。

【図15】図１５は、同パッケージ基板の製造工程の一部を概略的に示す断面図である。

【図16】図１６は、同パッケージ基板を用いた半導体装置を概略的に示す断面図である。

【発明を実施するための形態】

【0020】

以下に、本発明の実施形態について、図面を参照しながら説明する。以下に説明する実施形態は、上記側面の何れかをより具体化したものである。以下に記載する事項は、単独で又は複数を組み合わせて、上記側面の各々に組み入れることができる。

【0021】

また、以下に示す実施形態は、本発明の技術的思想を具体化するための構成を例示するものであって、本発明の技術的思想は、下記の構成部材の材質、形状、及び構造等によって限定されるものではない。本発明の技術的思想には、請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。

【0022】

なお、同様又は類似した機能を有する要素については、以下で参照する図面において同一の参照符号を付し、重複する説明は省略する。また、図面は模式的なものであり、或る方向の寸法と別の方向の寸法との関係、及び、或る部材の寸法と他の部材の寸法との関係等は、現実のものとは異なり得る。

【0023】

また、以下において、用語「上方」及び「下方」は、層の厚さ方向における位置を表すために使用しており、断面図における上方及び下方にそれぞれ対応している。また、以下で使用する用語「上面」及び「下面」は、厚さ方向が縦方向になるように断面が描かれた層の２つの主面のうち、上方に位置した主面及び下方に位置した主面をそれぞれ意味している。

【0024】

＜構造＞
図１は、本発明の一実施形態に係る半導体装置２２を概略的に示す断面図である。

【0025】

図１に示す半導体装置２２は、パッケージ基板１と、半導体素子１５と、アンダーフィル１６と、第二メタルポスト２０とを含んでいる。半導体装置２２は、複数の半導体素子１５を含んでもよいし、半導体素子１５を１つのみ含んでいてもよい。パッケージ基板１は、微細配線層２と、第一補強部材４と、接合電極５と、シード層１２と、第二補強部材１３と、第一メタルポスト３とを含む。

【0026】

半導体素子１５は、電力及び電気信号の少なくとも一方が供給されることにより動作する機能、外部からの刺激により電力及び電気信号の少なくとも一方を出力する機能、又は、電力及び電気信号の少なくとも一方が供給されることにより動作し且つ外部からの刺激により電力及び電気信号の少なくとも一方を出力する機能などを有するデバイスである。半導体素子１５は、例えば、半導体チップ、又は、ガラス基板などの半導体以外の材料からなる基板上に回路や素子が形成されたチップであり、大規模集積回路（ＬＳＩ）、メモリ、撮像素子、発光素子、及びＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）の１以上を含むことができる。ＭＥＭＳは、例えば、圧力センサ、加速度センサ、ジャイロセンサ、傾斜センサ、マイクロフォン、及び音響センサの１以上である。ここでは、一例として、半導体素子１５は半導体チップであるとする。半導体素子１５は、接合電極５を介して、パッケージ基板１へ接合される。

【0027】

第二メタルポスト２０は、半導体素子１５のパッケージ基板１と対向する表面に設けられている。第二メタルポスト２０は、例えば、銅からなる。第二メタルポスト２０は、接合電極５と接続している。

【0028】

接合電極５は、第一メタルポスト３の上に形成されている。接合電極５は、例えば、はんだからなる。

【0029】

アンダーフィル１６は、半導体素子１５とパッケージ基板１との間に介在し、半導体素子１５をパッケージ基板１へ固定している。アンダーフィル１６は、例えば、絶縁性の樹脂からなる。

【0030】

微細配線層２は導体２Ｂと絶縁樹脂８で構成される。導体２Ｂと絶縁樹脂８を微細配線層２の厚み方向に交互に積層することで、複数の微細配線層２が積層される構成としても良い。

【0031】

導体２Ｂは、銅などの金属又は合金からなる。導体２Ｂは、単層構造を有していてもよく、多層構造を有していてもよい。

【0032】

絶縁樹脂８の主成分は、例えば、エポキシ樹脂又はポリイミド樹脂である。絶縁樹脂８は、熱硬化性樹脂であってもよく、感光性樹脂であってもよい。絶縁樹脂８は、シリカ（ＳｉＯ_２）等のフィラーを更に含んでいてもよい。

【0033】

第一補強部材４は微細配線層２の半導体素子１５側の表面上に第一メタルポスト３形成部分の周辺部に設けられている。第一補強部材４は、例えば、銅などの金属又は合金が好ましいが、及びエポキシ樹脂又はガラスクロス浸漬のエポキシ樹脂であっても良い。

【0034】

第二補強部材１３は微細配線層２の半導体素子側の表面上に、第一補強部材４を平面視において内包するように設けられている。第二補強部材１３は、例えばエポキシ樹脂又はポリイミド樹脂である。第二補強部材１３は、熱硬化性樹脂であってもよく、感光性樹脂であってもよい。第二補強部材１３は、シリカ（ＳｉＯ_２）等のフィラーを更に含んでいてもよい。

【0035】

第二補強部材１３にはシード層１２及び第一メタルポスト３が形成される第一貫通孔２３が形成されている。

【0036】

シード層１２は、第一メタルポスト３と第二補強部材１３との間に介在している。シード層１２は、電解めっきによる成膜において、給電層としての役割を果たす。シード層１２は、例えば、銅を含む。

【0037】

第一メタルポスト３は、シード層１２を介して微細配線層２の導体（表面電極）２Ｂと電気的に接続し、第二補強部材１３の第一貫通孔２３に設けられたシード層１２の内側を埋め込むとともに第二補強部材１３の半導体素子１５が設けられる側の表面から突き出ている。第一メタルポスト３は、導電性を有している。また、第一メタルポスト３の材料の融点は、接合電極５材料の融点よりも高い。第一メタルポスト３は、例えば銅などの金属又は合金からなる。

【0038】

接合電極５は第一メタルポスト３と第二メタルポスト２０との間に設けられている。接合電極５はたとえばはんだで構成されており、具体的にはＳｎ、Ｓｎ－Ｐｂ、Ｓｎ－Ａｇ、Ｓｎ－Ｃｕ、Ｓｎ－Ａｇ－Ｃｕ、Ｓｎ－Ｂｉ若しくはＡｕからなる。

【0039】

＜図１の構造の変形例＞
図２は、図１に示される構造の変形例を示す断面図である。
図２には、半導体装置２２が、支持体３１付きのパッケージ基板１（支持体付きパッケージ基板）を有する場合の例が示されている。

【0040】

支持体３１は、当該支持体上においてパッケージ基板１もしくは半導体装置２２を安定して製作するために使用される。パッケージ基板１もしくは半導体装置２２の製作後、支持体３１は剥離されることになる。

【0041】

支持体３１は、その表面（少なくとも微細配線層２側の表面）が平滑であり、さらに剛性を有するものである。支持体３１は、例えば、シリコン基板、ガラス基板、または樹脂基板からなる。

【0042】

パッケージ基板１は、支持体３１上に剥離層３２を介して配置される。ただし、剥離層３２は必ずしも必要とされるものではなく、省略することが可能である。剥離層３２を設けた場合、パッケージ基板１と支持体３１との分離が容易となる。さらに、剥離層３２と絶縁樹脂８の間には金属からなる剥離支持層（図示せず）を設けてもよい。剥離支持層は、銅、チタン、アルミニウムなどからなる。

【0043】

支持体３１付きのパッケージ基板１（支持体付きパッケージ基板）は、例えば半導体素子１５等が実装される前の状態において、中間製品として他の者に譲渡することが可能である。その場合、支持体３１は、パッケージ基板１全体を支持・固定する支持体として機能する。パッケージ基板１は支持体３１によって支持・固定されているため、支持体付きパッケージ基板を安定して運搬・輸送することができる。また、中間製品としての支持体付きパッケージ基板は、任意の場所で、支持体３１の剥離を行ったり、支持体３１を剥離した後のパッケージ基板１をマザーボード上に実装したり、当該パッケージ基板１上に半導体素子１５等を実装したりすることができる。

【0044】

また、図２の例に示される微細配線層２は、複数の導体２Ａ，２Ｂ，２Ｃを含むほか、導体間を導通させるビアなどを含む。図２の例では、導体２Ａは、微細配線層２の中ほどの位置にある。導体２Ｂは、第一メタルポスト３寄りの位置にある。導体２Ｃは、支持体３１寄りの位置にある。導体２Ｂは、第一メタルポスト３寄りの位置にある。

【0045】

微細配線層２内の各導体は、必ずしも全てが配線として機能するものであるとは限らない。配線として機能しないものもある。電極として機能するものもある。また、配線の全てが微細であるとは限らない。微細でない配線が存在する場合もあり得る。

【0046】

次に、図３を参照して、配置密度に関して説明する。

【0047】

微細配線層２の中には、前述した複数の導体２Ｂや複数の導体２Ｃが存在する。また、微細配線層２の上方には、複数の接合電極５が存在する。これらの部材ごとの設置密度は、配置される水平方向の間隔が狭くなるほど、大きくなる。

【0048】

ここで、複数の導体２Ｂのうちのある１つの導体２Ｂの水平方向の中心位置（図３中の線分Ｂの位置）とこの導体２Ｂに最も近い導体２Ｂの水平方向の中心位置（図３中の線分Ｂ’の位置）との距離をＬ１とする。なお、ここでは、複数の接合電極５のうちのある１つの接合電極５の水平方向の中心位置（図３中の線分Ｂの位置）とこの接合電極５に最も近い接合電極５の水平方向の中心位置（図３中の線分Ｂ’の位置）との距離もＬ１であるものとする。

【0049】

また、複数の導体２Ｃのうちのある１つの導体２Ｃの水平方向の中心位置（図３中の線分Ｃの位置）とこの導体２Ｃに最も近い導体２Ｃの水平方向の中心位置（図３中の線分Ｃ’の位置）との距離をＬ２とする。Ｌ２はＬ１よりも大きい。

【0050】

ここで、すべてのＬ１を平均したＬ１ａとすべてのＬ２を平均したＬ２ａを比較すると、「Ｌ１ａ＜Ｌ２ａ」が成立する。この場合、接合電極５の配置密度は、微細配線層２の導体２Ｃの配置密度よりも大きいといえる。ただし、これは一例であって、この例に限られるものではない。逆に「Ｌ１ａ＞Ｌ２ａ」が成立して、接合電極５の配置密度が、微細配線層２の導体２Ｃの配置密度よりも小さくなる場合もある。さらには、接合電極５の配置密度が、導体２Ａの配置密度や導体２Ｂの配置密度よりも小さくなる場合もあり得る。そのような配置密度の差があると、温度変化に起因して配置密度の小さい側にパッケージ基板１の反り返りが発生しやすいが、本実施形態では、後述する第一補強部材４および第二補強部材１３の作用により、パッケージ基板１全体の反りが抑制される。

【0051】

＜パッケージ基板の製造方法＞
上述した半導体装置２２に含まれるパッケージ基板１は、例えば、以下の方法により製造することができる。

【0052】

図４乃至図１１は、本発明の一実施形態に係るパッケージ基板の製造方法を概略的に示す断面図である。

【0053】

先ず、図４に示すように、微細配線層２の上面の周縁部に第一補強部材４を形成する。第一補強部材４は、第一補強部材４となる構造体の貼合や、めっきなどで形成することができる。

【0054】

次に、図５に示すように、微細配線層２及び第一補強部材４上に第二補強部材１３を形成する。第二補強部材１３は貼合や塗工などで形成することができる。

【0055】

次に、図６に示すように、各微細配線層２の導体（表面電極）２Ｂが露出するように、第二補強部材１３に第一貫通孔２３を形成する。第一貫通孔２３の形成方法はドリル加工などでも、レーザーによる加工でも良い。

【0056】

次に、図７に示すように、第二補強部材１３の上面、第二補強部材１３に形成された第一貫通孔２３の側面、及び微細配線層２の導体（表面電極）２Ｂの露出している部分に、無電解めっきによってシード層１２を形成する。シード層１２は、真空成膜によって形成してもよい。シード層１２の材料は、例えば、銅である。

【0057】

次に、図８に示すように、シード層１２上にレジスト層１１を形成する。レジスト層１１は、第二補強部材１３に形成された第一貫通孔２３と連通した第二貫通孔２４を有している。レジスト層１１は、例えば、フォトリソグラフィによって形成することができる。

【0058】

次に、図９に示すように、シード層１２上に第一メタルポスト３及びはんだ１０をこの順に形成する。第一メタルポスト３及びはんだ１０は、第一貫通孔２３と第二貫通孔２４を埋め込んでいる。第一メタルポスト３上に設けられるはんだ１０は、例えば、その上面がレジスト層１１の上面よりも低くなるように形成される。第一メタルポスト３は、例えば、電解めっきによって形成される。はんだ１０は、例えば、はんだボールなどのはんだ材料を第一メタルポスト３上へ配置し、これらを溶融させ、その後、冷却して第一メタルポスト３に固着させることにより形成することができる。図９に示すように、はんだ１０は、例えば、ドーム状である。

【0059】

次に、図１０に示すように、レジスト層１１を除去する。レジスト層１１は、例えば、ドライエッチング法によって除去されるか、又は、アルカリ性の溶液や溶剤に浸漬させることにより溶解又は剥離される。

【0060】

次に、図１１に示すように、シード層１２の露出部を除去する。シード層１２は、例えば、薬液に浸漬することで除去できる。

【0061】

以上のようにして、パッケージ基板１を得る。

【0062】

＜支持体付きパッケージ基板の製造方法＞
上述した支持体付きパッケージ基板は、例えば、以下の方法により製造することができる。

【0063】

図１２及び図１３は、支持体付きパッケージ基板の製造方法を概略的に示す断面図である。ここでは、図４乃至図１１も適宜参照する。

【0064】

最初に、図１２に示すように、支持体３１を準備し、支持体３１の表面に剥離層３２を形成する。ただし、剥離層３２は必ずしも必要とされるものではなく、その形成を省略しても構わない。

【0065】

次に、図１３に示すように、剥離層３２上（または支持体３１上）に、微細配線層２を形成する。なお、微細配線層２を形成するための具体的な工程は、前述した図４乃至図１１で説明したものと同様となるため、その説明を省略する。

【0066】

＜半導体装置の製造方法＞
図１に示す半導体装置２２は、上述したパッケージ基板の製造方法によって得られたパッケージ基板１を使用することによって、以下の方法により製造することができる。

【0067】

先ず、図１１に示すパッケージ基板１と、第二メタルポスト２０が設けられた半導体素子１５とを準備する。次に、半導体素子１５をパッケージ基板１の第二補強部材１３側の表面に接合する。具体的には、第一メタルポスト３上のはんだ１０と、第二メタルポスト２０とを接合し、接合電極５を形成する。次に、パッケージ基板１と半導体素子１５との間にアンダーフィル材を充填してアンダーフィル１６を形成する。

【0068】

アンダーフィル材としては、例えば、樹脂とフィラーとの混合物を使用することができる。樹脂としては、例えば、エポキシ樹脂、ウレタン樹脂、シリコン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の１種又はこれらの樹脂の２種以上の混合物を使用することができる。フィラーとしては、例えば、シリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、及び酸化亜鉛の１種又はこれらの２種以上を使用することができる。

【0069】

一方、図２に示す半導体装置２２は、上述した支持体付きパッケージ基板の製造方法によって得られた支持体付きパッケージ基板を使用することによって製造することができる。

【0070】

支持体付きパッケージ基板の場合は、上述のパッケージ基板１の代わりに、支持体３１を含んだ支持体付きパッケージ基板を用い、上述した手法により半導体素子１５をパッケージ基板１の第二補強部材１３側の表面に接合する。

【0071】

その後、任意の工程でパッケージ基板１を支持体３１から剥離することで半導体装置２２を得る。

【0072】

なお、パッケージ基板１から支持体３１を取り外す方法としては様々あり、剥離層３２にＵＶ光やレーザー光を照射することにより密着性を喪失させて剥離する方法や、剥離層を物理的に破壊して剥離する方法などがあるが、これらに限られるものではない。

【0073】

以上、半導体装置２２の製造方法の例について述べた。

【0074】

＜効果＞
パッケージ基板１を備える半導体装置２２において、微細配線層２の導体の配置密度よりも接合電極５の配置密度が小さい場合、温度変化に起因して配置密度の小さい側にパッケージ基板１の反り返りが発生しやすい。これは、配置密度の違いによって、微細配線層２と微細配線層２よりも半導体素子１５側の部分とで膨張収縮率が異なるためである。しかし、以上説明したように構成されたパッケージ基板１によれば、微細配線層２の上面の周縁部に金属製の第一補強部材４が形成される。そのため、配置密度の小さい接合電極５側が補強されることになり、また、半導体素子１５とパッケージ基板１との接合部分以外の部分においてもパッケージ基板１が補強され、パッケージ基板１の反りが抑制される。さらに、パッケージ基板１には第二補強部材１３が形成されるため、第一補強部材４のみの場合よりもパッケージ基板１の剛性が増す。特に、絶縁性樹脂で構成される第二補強部材１３が第一補強部材４を内包するように設けられているため、金属である第一補強部材と微細配線層２の絶縁樹脂８との間の剛性及び熱膨張率の差によって、第一補強部材４と微細配線層２との界面で応力が発生してしまうのを抑制できる。すなわち、第二補強部材１３が第一補強部材４及び微細配線層２周辺の応力を緩和し、パッケージ基板１全体の反りを抑制することができる。また、第一補強部材４と第二補強部材１３とに用いる材料の組み合わせを変更することで、パッケージ基板１に掛かる応力を細かく制御することができる。

【0075】

＜他の実施形態に係るパッケージ基板＞
以下、本発明の他の実施形態に係るパッケージ基板１Ｂについて説明する。図１４及び図１５は、本発明の他の実施形態に係るパッケージ基板の上面を概略的に示す断面図である。

【0076】

図１４に示す他の実施形態に係るパッケージ基板１Ｂは、以下の構成を有していること以外は、図１１に示すパッケージ基板１と同様である。パッケージ基板１Ｂは、第二補強部材１３上に第三補強部材１４が形成されており、第一メタルポスト３及びシード層１２は第二補強部材１３及び第三補強部材１４を貫通して形成されている。第三補強部材１４は第二補強部材１３と同様に、例えばエポキシ樹脂又はポリイミド樹脂である。第二補強部材１３は、熱硬化性樹脂であってもよく、感光性樹脂であってもよい。第二補強部材１３は、シリカ（ＳｉＯ_２）等のフィラーを更に含んでいてもよい。第三補強部材１４を追加することで応力のより細かい制御が可能となり、反り制御が容易となる。

【0077】

なお、パッケージ基板１Ｂは、第一補強部材４と第二補強部材１３の高さが同一平面上にあり、その上に第三補強部材１４が形成されており、第一メタルポスト３及びシード層１２は第二補強部材１３及び第三補強部材１４を貫通して形成されていてもよい（図１５）。このようなパッケージ基板１Ｂを用いた半導体装置は例えば図１６に示すような構成とすることができる。

【0078】

また、パッケージ基板１Ｂは、基本的には上述のパッケージ基板の製造方法で説明した手法を利用することで製造することができる。ただし、第二補強部材１３を形成する工程の後、レジスト層１１を形成する工程の前に、第二補強部材１３を覆う第三補強部材１４を形成する工程を追加するものとする。

【0079】

また、パッケージ基板１Ｂを有する半導体装置も、上述の半導体装置の製造方法で説明した手法を利用することで製造することができる。

【0080】

また、上述した支持体３１は、パッケージ基板１Ｂやパッケージ基板１Ｂを有する半導体装置に適用してもよい。すなわち、支持体３１付きのパッケージ基板１Ｂ（支持体付きパッケージ基板）やこれを有する半導体装置を実現してもよい。これらは、上述の支持体付きパッケージ基板の製造方法や半導体装置の製造方法で説明した手法を利用することで製造することができる。

【符号の説明】

【0081】

１…パッケージ基板、１Ｂ…パッケージ基板、２…微細配線層、３…第一メタルポスト、４…第一補強部材、５…接合電極、８…絶縁樹脂、１０…はんだ、１１…レジスト層、１２…シード層、１３…第二補強部材、１４…第三補強部材、１５…半導体素子、１６…アンダーフィル、２０…第二メタルポスト、２２…半導体装置、２３…第一貫通孔、２４…第二貫通孔、３１…支持体、３２…剥離層。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】