▶ エルジー ディスプレイ カンパニー リミテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023020985
(43)【公開日】2023-02-09
(54)【発明の名称】ピクセル回路及びこれを含む表示パネル
(51)【国際特許分類】
G09G 3/3233 20160101AFI20230202BHJP
G09G 3/20 20060101ALI20230202BHJP
H10K 50/00 20230101ALI20230202BHJP
H10K 59/00 20230101ALI20230202BHJP
H05B 33/02 20060101ALI20230202BHJP
【ＦＩ】
G09G3/3233
G09G3/20 624B
G09G3/20 680G
G09G3/20 670J
G09G3/20 611H
H05B33/14 A
H01L27/32
H05B33/02
【審査請求】有
【請求項の数】13
【出願形態】ＯＬ
(21)【出願番号】P 2022117641
(22)【出願日】2022-07-25
(31)【優先権主張番号】10-2021-0100602
(32)【優先日】2021-07-30
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】501426046
【氏名又は名称】エルジー ディスプレイ カンパニー リミテッド
(74)【代理人】
【識別番号】100094112
【弁理士】
【氏名又は名称】岡部 讓
(74)【代理人】
【識別番号】100106183
【弁理士】
【氏名又は名称】吉澤 弘司
(74)【代理人】
【識別番号】100114915
【弁理士】
【氏名又は名称】三村 治彦
(74)【代理人】
【識別番号】100125139
【弁理士】
【氏名又は名称】岡部 洋
(74)【代理人】
【識別番号】100209808
【弁理士】
【氏名又は名称】三宅 高志
(72)【発明者】
【氏名】ジュン ジンウ
(72)【発明者】
【氏名】ナム サンジン
(72)【発明者】
【氏名】イ ヒュンスク
(72)【発明者】
【氏名】ユ スンジン
【テーマコード（参考）】
3K107
5C080
5C380
【Ｆターム（参考）】
3K107AA01
3K107BB01
3K107CC41
3K107EE03
3K107EE04
3K107FF00
3K107HH04
3K107HH05
5C080AA06
5C080BB05
5C080CC03
5C080DD23
5C080DD25
5C080DD29
5C080EE29
5C080FF01
5C080FF11
5C080JJ02
5C080JJ03
5C080JJ04
5C080KK02
5C080KK20
5C080KK23
5C080KK43
5C380AA01
5C380AB06
5C380AB18
5C380AB28
5C380AB34
5C380AB50
5C380AC07
5C380AC08
5C380AC13
5C380BA12
5C380BA17
5C380BA24
5C380BA39
5C380BD02
5C380BD05
5C380BD10
5C380CA01
5C380CA12
5C380CA17
5C380CA54
5C380CA57
5C380CB01
5C380CB18
5C380CC03
5C380CC09
5C380CC27
5C380CC33
5C380CC39
5C380CC62
5C380CC63
5C380CC64
5C380CC65
5C380CC77
5C380CD014
5C380CD015
5C380CD072
5C380CD073
5C380CE01
5C380CE05
5C380CE19
5C380CE21
5C380CF07
5C380CF22
5C380CF24
5C380CF37
5C380CF48
5C380CF49
5C380CF53
5C380DA02
5C380DA06
5C380DA33
5C380DA35
5C380EA16
(57)【要約】
【課題】実施例によるピクセル回路、表示パネル及びこれを用いた表示装置が開示される。
【解決手段】実施例によるピクセル回路は、第１ＥＭ信号のパルスが印加される第１ＥＭトランジスタと、第１発光素子を駆動する第１駆動トランジスタとを備える第１ピクセル回路と、第２ＥＭ信号のパルスが印加される第２ＥＭトランジスタと、第２発光素子を駆動する第２駆動トランジスタとを備える第２ピクセル回路とを含み、前記第１ＥＭトランジスタと前記第１駆動トランジスタとの間のノードと、前記第２ＥＭトランジスタと前記第２駆動トランジスタとの間のノードとが連結される。
【選択図】図１
【解決手段】実施例によるピクセル回路は、第１ＥＭ信号のパルスが印加される第１ＥＭトランジスタと、第１発光素子を駆動する第１駆動トランジスタとを備える第１ピクセル回路と、第２ＥＭ信号のパルスが印加される第２ＥＭトランジスタと、第２発光素子を駆動する第２駆動トランジスタとを備える第２ピクセル回路とを含み、前記第１ＥＭトランジスタと前記第１駆動トランジスタとの間のノードと、前記第２ＥＭトランジスタと前記第２駆動トランジスタとの間のノードとが連結される。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１ＥＭ信号のパルスが印加される第１ＥＭトランジスタと、第１発光素子を駆動する第１駆動トランジスタとを備える第１ピクセル回路と、
第２ＥＭ信号のパルスが印加される第２ＥＭトランジスタと、第２発光素子を駆動する第２駆動トランジスタとを備える第２ピクセル回路とを含み、
前記第１ＥＭトランジスタと前記第１駆動トランジスタとの間のノードと、前記第２ＥＭトランジスタと前記第２駆動トランジスタとの間のノードとが連結され、
前記第１ＥＭトランジスタは第１電源ラインおよび前記第１駆動トランジスタの間に連結され、前記第１ＥＭトランジスタがターンオンされると、前記第１電源ラインのピクセル駆動電圧が前記第１駆動トランジスタに供給され、前記第１駆動トランジスタは前記第１発光素子を駆動され、
前記第２ＥＭトランジスタは第２電源ラインおよび前記第２駆動トランジスタの間に連結され、前記第２ＥＭトランジスタがターンオンされると、前記第２電源ラインのピクセル駆動電圧が前記第２駆動トランジスタに供給され、前記第２駆動トランジスタは前記第２発光素子を駆動され、
前記第１ピクセル回路および前記第２ピクセル回路は、データラインを互いに共有する、ピクセル回路。
第２ＥＭ信号のパルスが印加される第２ＥＭトランジスタと、第２発光素子を駆動する第２駆動トランジスタとを備える第２ピクセル回路とを含み、
前記第１ＥＭトランジスタと前記第１駆動トランジスタとの間のノードと、前記第２ＥＭトランジスタと前記第２駆動トランジスタとの間のノードとが連結され、
前記第１ＥＭトランジスタは第１電源ラインおよび前記第１駆動トランジスタの間に連結され、前記第１ＥＭトランジスタがターンオンされると、前記第１電源ラインのピクセル駆動電圧が前記第１駆動トランジスタに供給され、前記第１駆動トランジスタは前記第１発光素子を駆動され、
前記第２ＥＭトランジスタは第２電源ラインおよび前記第２駆動トランジスタの間に連結され、前記第２ＥＭトランジスタがターンオンされると、前記第２電源ラインのピクセル駆動電圧が前記第２駆動トランジスタに供給され、前記第２駆動トランジスタは前記第２発光素子を駆動され、
前記第１ピクセル回路および前記第２ピクセル回路は、データラインを互いに共有する、ピクセル回路。
【請求項2】
前記第１ピクセル回路および前記第２ピクセル回路は、スキャンラインを互いに共有し、ＥＭラインが互いに異なる、請求項１に記載のピクセル回路。
【請求項3】
１フレーム期間の間に前記第１発光素子および前記第２発光素子が発光する発光デューティ比は、前記第１ＥＭトランジスタと前記第２ＥＭトランジスタとのゲート電極に印加されるＥＭ信号のデューティ比よりも大きい値であり、
前記ＥＭ信号のデューティ比は、（発光デューティ比／連結されたピクセル回路数）による値である、請求項１に記載のピクセル回路。
前記ＥＭ信号のデューティ比は、（発光デューティ比／連結されたピクセル回路数）による値である、請求項１に記載のピクセル回路。
【請求項4】
前記第２ピクセル回路は、少なくとも１つのピクセル回路を含み、
前記第１ピクセル回路と前記少なくとも１つのピクセル回路には、互いに異なるフレーム期間にてＥＭ信号のパルスが印加される、請求項１に記載のピクセル回路。
前記第１ピクセル回路と前記少なくとも１つのピクセル回路には、互いに異なるフレーム期間にてＥＭ信号のパルスが印加される、請求項１に記載のピクセル回路。
【請求項5】
前記第１ピクセル回路は、
データラインおよび前記駆動トランジスタのゲート電極の間に連結される第１スキャントランジスタと、
前記駆動トランジスタのソース電極および基準電圧ラインの間に連結される第１センシングトランジスタと、
前記ゲート電極および前記ソース電極の間に連結される第１キャパシタとをさらに含む、請求項１に記載のピクセル回路。
データラインおよび前記駆動トランジスタのゲート電極の間に連結される第１スキャントランジスタと、
前記駆動トランジスタのソース電極および基準電圧ラインの間に連結される第１センシングトランジスタと、
前記ゲート電極および前記ソース電極の間に連結される第１キャパシタとをさらに含む、請求項１に記載のピクセル回路。
【請求項6】
前記第２ピクセル回路は、
データラインおよび前記駆動トランジスタのゲート電極の間に連結される第２スキャントランジスタと、
前記駆動トランジスタのソース電極および基準電圧ラインの間に連結される第２センシングトランジスタと、
前記ゲート電極および前記ソース電極の間に連結される第２キャパシタとをさらに含む、請求項１に記載のピクセル回路。
データラインおよび前記駆動トランジスタのゲート電極の間に連結される第２スキャントランジスタと、
前記駆動トランジスタのソース電極および基準電圧ラインの間に連結される第２センシングトランジスタと、
前記ゲート電極および前記ソース電極の間に連結される第２キャパシタとをさらに含む、請求項１に記載のピクセル回路。
【請求項7】
高電位電圧ラインおよび低電位電圧ラインの間に形成された電流経路を通して流れる電流により発光する発光素子と、ＥＭ信号に応答して前記電流経路をスイッチングするＥＭトランジスタとを含む複数のピクセルと、
前記複数のピクセルの発光素子を駆動するように構成された請求項１のピクセル回路を含み、
少なくとも２つのピクセル回路の間で前記電流経路が互いに連結される、表示パネル。
前記複数のピクセルの発光素子を駆動するように構成された請求項１のピクセル回路を含み、
少なくとも２つのピクセル回路の間で前記電流経路が互いに連結される、表示パネル。
【請求項8】
１フレーム期間の間に前記発光素子が発光する発光デューティ比は、前記ＥＭトランジスタのゲート電極に印加されるＥＭ信号のデューティ比よりも大きい値である、請求項７に記載の表示パネル。
【請求項9】
前記ＥＭ信号のデューティ比は、（発光デューティ比／連結されたピクセル回路数）による値である、請求項８に記載の表示パネル。
【請求項10】
前記少なくとも２つのピクセル回路には、互いに異なるフレーム期間にてＥＭ信号のパルスが印加される、請求項７に記載の表示パネル。
【請求項11】
前記少なくとも２つのピクセル回路の各々は、
前記電流経路を通して電流を供給する駆動トランジスタと、
データラインおよび前記駆動トランジスタのゲート電極の間に連結されるスキャントランジスタと、
前記駆動トランジスタのソース電極および基準電圧ラインの間に連結されるセンシングトランジスタと、
前記ゲート電極およびソース電極の間に連結されるキャパシタとをさらに含む、請求項７に記載の表示パネル。
前記電流経路を通して電流を供給する駆動トランジスタと、
データラインおよび前記駆動トランジスタのゲート電極の間に連結されるスキャントランジスタと、
前記駆動トランジスタのソース電極および基準電圧ラインの間に連結されるセンシングトランジスタと、
前記ゲート電極およびソース電極の間に連結されるキャパシタとをさらに含む、請求項７に記載の表示パネル。
【請求項12】
前記少なくとも２つのピクセル回路は、スキャンラインを互いに共有し、ＥＭラインが互いに異なる、請求項７に記載の表示パネル。
【請求項13】
前記ピクセル回路を含むパネル内の全てのトランジスタは、ｎチャネル型の酸化物半導体を含むＯｘｉｄｅＴＦＴで構成される、請求項７に記載の表示パネル。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ピクセル回路及びこれを含む表示パネルに関する。
【背景技術】
【0002】
表示装置は、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＬＣＤ）、電界発光表示装置（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ Ｄｉｓｐｌａｙ）、電界放出表示装置（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ：ＦＥＤ）、プラズマディスプレイパネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ：ＰＤＰ）などがある。
【0003】
電界発光表示装置は、発光層の材料に応じて無機発光表示装置と有機発光表示装置とに分けられる。アクティブマトリックス型（ａｃｔｉｖｅ ｍａｔｒｉｘ ｔｙｐｅ）の有機発光表示装置は、自ら発光する自発光素子、例えば有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：以下、「ＯＬＥＤ」という。）を用いて入力映像を再現する。有機発光表示装置は、応答速度が速く、発光効率、輝度及び視野角が大きいというメリットがある。
【0004】
表示装置のうちの一部、例えば液晶表示装置や有機発光表示装置には、複数のサブピクセルを含む表示パネル、表示パネルを駆動するための駆動信号を出力する駆動部、及び、表示パネル又は駆動部に供給するための電源を生成する電源供給部などが含まれる。駆動部には、表示パネルへスキャン信号又はゲート信号を供給するゲート駆動部、及び、表示パネルへデータ信号を供給するデータ駆動部などが含まれる。
【0005】
このような表示装置は、表示パネルに形成された複数のサブピクセルへ駆動信号、例えばスキャン信号、発光制御(ＥＭ)信号及びデータ信号などが供給されると、選択されたサブピクセルが光を透過させるか、光を直接発光するようになることで映像を表示することができる。
【0006】
このとき、サブピクセル内のＥＭ信号が印加されるＥＭトランジスタは、デューティ駆動が可能であるが、スキャントランジスタ、センシングトランジスタに比べて相対的に１フレーム基準輝度維持のために持続的に駆動される。したがって、１００％デューティ駆動時にＥＭトランジスタの信頼性が脆弱である。
【発明の概要】
【発明が解決しようとする課題】
【0007】
本発明は、前述の必要性及び／又は問題点を解決することを目的とする。
【0008】
本発明は、ＥＭトランジスタの信頼性を確保することができるピクセル回路及びこれを含む表示パネルを提供する。
【0009】
本発明の課題は、以上で言及した課題に制限されず、言及されていないさらなる課題は、以下の記載から当業者にとって明確に理解できるであろう。
【課題を解決するための手段】
【0010】
本発明のピクセル回路は、第１ＥＭ信号のパルスが印加される第１ＥＭトランジスタと、第１発光素子を駆動する第１駆動トランジスタとを備える第１ピクセル回路と、第２ＥＭ信号のパルスが印加される第２ＥＭトランジスタと、第２発光素子を駆動する第２駆動トランジスタとを備える第２ピクセル回路とを含み、前記第１ＥＭトランジスタと前記第１駆動トランジスタとの間のノードと、前記第２ＥＭトランジスタと前記第２駆動トランジスタとの間のノードとが連結される。
【0011】
本発明の表示パネルは、高電位電圧ラインと低電位電圧ラインとの間に形成された電流経路を通して流れる電流により発光する発光素子と、ＥＭ信号に応答して前記電流経路をスイッチングするＥＭトランジスタを含む複数のピクセル回路とを含み、少なくとも２つのピクセル回路の間で前記電流経路が互いに連結される。
【発明の効果】
【0012】
本発明によれば、データラインを共有する隣接したピクセル間ＥＭ素子のソースノードを連結して、１つのＥＭ素子で多数の発光素子を駆動させるようにすることで、ＥＭ素子が駆動するデューティ比が減少してストレスを減らすため、信頼性を確保することができる。
【0013】
本発明によれば、ＥＭライン及びＥＭ信号を追加することなく、ＥＭトランジスタの駆動比率を低下させることができる。
【0014】
本発明の効果は、以上で言及した効果に制限されず、言及されていないさらなる効果は、請求の範囲の記載から当業者にとって明確に理解できるであろう。
【図面の簡単な説明】
【0015】
【図1】本発明の第１実施例によるピクセル回路を示す図である。
【図3】本発明の他の実施例によるピクセル回路を示す回路図である。
【図4】本発明の他の実施例によるピクセル回路を示す回路図である。
【図5】表示パネル内のピクセル回路の連結状態を示す図である。
【図8】本発明の第４実施例によるピクセル回路を示す図である。
【図10】本発明の第５実施例によるピクセル回路を示す図である。
【図11】本発明の別の実施例によるピクセル回路を示す回路図である。
【図12】本発明の別の実施例によるピクセル回路を示す回路図である。
【図14】本発明の第８実施例によるピクセル回路を示す図である。
【図15】本発明のピクセル回路に適用可能な様々なピクセル回路を示す図である。
【図16】本発明のピクセル回路に適用可能な様々なピクセル回路を示す図である。
【図17】本発明の実施例による表示装置を示すブロック図である。
【発明を実施するための形態】
【0016】
本発明の利点及び特徴、並びにそれらを達成する方法は、添付の図面と共に詳細に後述されている実施例を参照すれば明確になるであろう。しかし、本発明は、以下で開示する実施例に限定されるものではなく、互いに異なる様々な形態で構成されるものであり、単に実施例は、本発明の開示が完全になるようにし、本発明が属する技術分野において通常の知識を有する者に発明の範囲を完全に知らせるために提供されるものであり、本発明は特許請求の範囲により定義される。
【0017】
本発明の実施例を説明するための図面に開示された形状、大きさ、比率、角度、個数などは例示的なものであるから、本発明は図面に示された事項に限定されるものではない。明細書の全体に亘って、同一の参照符号は同一の構成要素を指し示す。また、本発明を説明するにあたり、関連する公知技術についての具体的な説明が本発明の要旨を不要に濁らせると判断される場合、その詳細な説明を省略する。
【0018】
本明細書上で言及された「含む」、「有する」、「からなる」などが使用される場合は、「～だけ」が使用されない以上、他の部分が追加され得る。構成要素を単数で表現した場合に、特に明示的な記載事項がない限り、複数を含む場合が含まれる。
【0019】
構成要素を解釈するにあたり、別途の明示的な記載がなくても、誤差範囲を含むものと解釈する。
【0020】
位置関係についての説明である場合、例えば、「～の上に」、「～の上部に」、「～の下部に」、「～の側方に」などのように２部分の位置関係が説明される場合、「すぐに」又は「直接」が使用されない限り、２部分の間に１つ以上の他の部分が位置することもできる。
【0021】
実施例の説明において、第１、第２などが様々な構成要素を述べるために使用されるものの、これらの構成要素はこれらの用語により制限されない。これらの用語は、単に１つの構成要素を他の構成要素と区別するために使用するものである。したがって、以下で言及される第１構成要素は、本発明の技術的思想内で第２構成要素でもあり得る。
【0022】
明細書の全体に亘って同一の参照符号は、同一の構成要素を指し示す。
【0023】
複数の実施例の特徴が部分的に又は全体的に互いに結合又は組み合わせ可能であり、技術的に様々な連動及び駆動が可能であり、各実施例が互いに対して独立的に実施することもでき、連関関係をもって一緒に実施することもできる。
【0024】
以下、添付の図面を参照して、本発明の様々な実施例を詳細に説明する。
【0025】
【0026】
図１を参照すれば、一実施例によるピクセル回路は、カラム方向に配置された第１ピクセル回路ＰＸＬ１と第２ピクセル回路ＰＸＬ２とを含む。第１ピクセル回路ＰＸＬ１と第２ピクセル回路ＰＸＬ２の各々は、発光素子ＥＬ、発光素子ＥＬを駆動する駆動トランジスタＤＴ、及び、駆動トランジスタＤＴに連結された電流経路をスイッチングするＥＭトランジスタＴｅｍとを含む。駆動トランジスタＤＴとＥＭトランジスタＴｅｍとは、ｎチャネルＯｘｉｄｅトランジスタで構成され得る。
【0027】
第１ピクセル回路ＰＸＬ１は、第１発光素子ＥＬ１、第１駆動トランジスタＤＴ１、及び第１ＥＭトランジスタＴｅｍ１を含む。第１ＥＭトランジスタＴｅｍ１は第１電源ラインと第１ａのノードＮ１ａとの間に連結され、第１駆動トランジスタＤＴ１は第１ａのノードＮ１ａと第２ａのノードＮ２ａとの間に連結され、第１発光素子ＥＬ１は第２ａのノードＮ２ａと低電位電圧ラインとの間に連結される。
【0028】
第１ＥＭトランジスタＴｅｍ１は、ＥＭ信号のゲートオン電圧が印加されると、ターンオンされて、ピクセル駆動電圧ＥＶＤＤを第１ａのノードＮ１ａに供給する。第１ＥＭトランジスタＴｅｍ１は、ＥＭ信号が印加されるゲートラインに連結されたゲート、ピクセル駆動電圧が供給される第１電源ラインに連結された第１電極、及び、第１ａのノードＮ１ａに連結された第２電極を含む。
【0029】
第１駆動トランジスタＤＴ１は、ゲート－ソース間電圧Ｖｇｓに応じて第１発光素子ＥＬ１へ電流を供給して、第１発光素子ＥＬ１を駆動する。第１駆動トランジスタＤＴ１は、データ電圧が印加されるゲート（又はゲート電極）、第１ａのノードＮ１ａに連結された第１電極（又はドレーン電極）、及び、第２ａのノードＮ２ａに連結された第２電極（又はソース電極）を含む。
【0030】
第２ピクセル回路ＰＸＬ２は、第２発光素子ＥＬ２、第２駆動トランジスタＤＴ２、及び第２ＥＭトランジスタＴｅｍ２を含む。第２ＥＭトランジスタＴｅｍ２は第１電源ラインと第１ｂのノードＮ１ｂとの間に連結され、第２駆動トランジスタＤＴ２は第１ｂのノードＮ１ｂと第２ｂのノードＮ２ｂとの間に連結され、第２発光素子ＥＬ２は第２ｂのノードＮ２ｂと第２電源ラインとの間に連結される。
【0031】
第２ＥＭトランジスタは、ＥＭ信号のゲートオン電圧が印加されると、ターンオンされて、ピクセル駆動電圧ＥＶＤＤを第１ｂのノードＮ１ｂに供給する。第２ＥＭトランジスタＴｅｍ２は、ＥＭ信号が印加されるゲートラインに連結されたゲート、ピクセル駆動電圧が供給される第１電源ラインに連結された第１電極、及び、第１ｂのノードＮ１ｂに連結された第２電極を含む。
【0032】
第２駆動トランジスタＤＴ２は、ゲート－ソース間電圧Ｖｇｓに応じて第２発光素子ＥＬ２へ電流を供給して、第２発光素子ＥＬ２を駆動する。第２駆動トランジスタＤＴ２は、データ電圧が印加されるゲート、第１ｂのノードＮ１ｂに連結された第１電極、及び、第２ｂのノードＮ２ｂに連結された第２電極を含む。
【0033】
このとき、第１ピクセル回路ＰＸＬ１内の第１ａのノードＮ１ａと第２ピクセル回路ＰＸＬ２内の第１ｂのノードＮ１ｂとは、互いに連結される。第１ａのノードＮ１ａと第１ｂのノードＮ１ｂとは、連結配線により連結された１つの第１ノードＮ１である。第１ＥＭトランジスタＴｅｍ１へＥＭ信号のゲートオン電圧が印加されると、ターンオンされて、ピクセル駆動電圧を第１ａのノードＮ１ａと第１ｂのノードＮ１ｂとに供給する。第１ａのノードＮ１ａに連結された第１駆動トランジスタＤＴ１と、第１ｂのノードＮ１ｂに連結された第２駆動トランジスタＤＴ２とは、ゲート－ソースの間電圧に応じて第１発光素子ＥＬ１と第２発光素子ＥＬ２とに電流を供給して、第１発光素子ＥＬ１と第２発光素子ＥＬ２とを駆動する。
【0034】
また、第２ＥＭトランジスタＴｅｍ２へＥＭ信号のゲートオン電圧が印加されると、第２ＥＭトランジスタがターンオンされて、ピクセル駆動電圧を第１ｂのノードＮ１ｂと第１ａのノードＮ１ａとに供給する。第１ｂのノードＮ１ｂに連結された第２駆動トランジスタＤＴ２と、第１ａのノードＮ１ａに連結された第１駆動トランジスタＤＴ１とは、ゲート－ソースの間電圧に応じて第２発光素子ＥＬ２と第１発光素子ＥＬ１とに電流を供給して、第２発光素子ＥＬ２と第１発光素子ＥＬ１とを駆動する。
【0035】
図２ａ乃至図２ｂを参照すれば、第１ピクセル回路ＰＸＬ１と第２ピクセル回路ＰＸＬ２とが連結された場合、第１ＥＭトランジスタＴｅｍ１がターンオンされると、ピクセル駆動電圧が印加されて第１発光素子ＥＬ１と第２発光素子ＥＬ２とが共に駆動され、第２ＥＭトランジスタＴｅｍ２がターンオンされると、ピクセル駆動電圧が印加されて第１発光素子ＥＬ１と第２発光素子ＥＬ２とが共に駆動される。
【0036】
このとき、第１発光素子ＥＬ１と第２発光素子ＥＬ２とが発光する発光デューティ比（ｄｕｔｙ ｒａｔｉｏ）は、第１ＥＭトランジスタＴｅｍ１と第２ＥＭトランジスタＴｅｍ２とに印加されるＥＭ信号のデューティ比と異なる。実施例において、発光デューティ比はＥＭ信号のデューティ比よりも大きい。ここで、発光デューティ比は、発光区間と非発光区間とを含む１周期で発光区間の比率を意味する。ＥＭ信号のデューティ比は、オン区間とオフ区間とを含む１周期でオン区間の比率を意味する。
【0037】
【0038】
ＥＭ信号のデューティ比は、（発光デューティ比／ピクセル回路数）の値である。実施例によれば、２つのピクセル回路が連結される場合、ＥＭ信号のデューティ比は、発光デューティ比の半分になるため、スィッチ素子の駆動回数を減らしてそれだけストレスを減少させる。
【0039】
【0040】
図３を参照すれば、第２実施例によるピクセル回路は、カラム方向に配置されてデータラインを共有する第１ピクセル回路ＰＬＸ１と第２ピクセル回路ＰＬＸ２とを含む。第１ピクセル回路ＰＬＸ１と第２ピクセル回路ＰＬＸ２の各々は、発光素子ＥＬ、発光素子ＥＬを駆動する駆動トランジスタＤＴ、駆動トランジスタＤＴに連結された電流経路をスイッチングするＥＭトランジスタＴｅｍ、センシングトランジスタＴｓｅｎｓｅ、スキャントランジスタＴｓｃａｎ、及び、駆動トランジスタＤＴのゲート－ソース間電圧Ｖｇｓを貯蔵するストレージキャパシタＣＳＴＧを含む。駆動トランジスタＤＴとＥＭトランジスタＴｅｍ、センシングトランジスタＴｓｅｎｓｅ、スキャントランジスタＴｓｃａｎは、ｎチャネルＯｘｉｄｅトランジスタで構成され得る。
【0041】
発光素子ＥＬは、データ電圧Ｖｄａｔａに応じて変わる駆動トランジスタＤＴのゲート－ソース間電圧Ｖｇｓに応じて、駆動トランジスタＤＴのチャネルを通して印加される電流により発光される。発光素子ＥＬは、アノードとカソードとの間に形成された有機化合物層を含むＥＬで構成され得る。有機化合物層は、正孔注入層ＨＩＬ、正孔輸送層ＨＴＬ、発光層ＥＭＬ、電子輸送層ＥＴＬ及び電子注入層ＥＩＬなどを含み得るが、これに限定されない。発光素子ＥＬのアノードは、第２ノードＮ２を通して駆動トランジスタＤＴに連結され、発光素子ＥＬのカソードは低電位の電源電圧ＥＶＳＳが印加される第２電源ラインに連結される。
【0042】
発光素子ＥＬとして用いられるＯＬＥＤは、複数の発光層が積層されたタンデム（Ｔａｎｄｅｍ）構造であり得る。タンデム構造のＯＬＥＤは、ピクセルの輝度と寿命とを向上させることができる。
【0043】
スキャントランジスタＴｓｃａｎは、スキャン信号ＳＣＡＮのゲートオン電圧ＶＧＨに応じてターンオンされ、データラインを第３ノードＮ３に連結して、データ電圧Ｖｄａｔａを第３ノードＮ３に連結された駆動トランジスタＤＴに供給する。第３ノードＮ３は、駆動トランジスタＤＴのゲートに連結される。したがって、駆動トランジスタＤＴのゲート電圧は、第３ノードＮ３の電圧と同じである。スキャントランジスタＴｓｃａｎは、スキャン信号ＳＣＡＮが印加される第１ゲートラインに連結されたゲート、データラインに連結された第１電極、及び、第３ノードＮ３に連結された第２電極を含む。
【0044】
センシングトランジスタＴｓｅｎｓｅは、センシング信号ＳＥＮＳＥのゲートオン電圧ＶＧＨに応じてターンオンされて、基準電圧Ｖｒｅｆを第２ノードＮ２に供給する。センシングトランジスタＴｓｅｎｓｅは、センシング信号ＳＥＮＳＥが印加される第１ゲートラインに連結されたゲート、基準電圧Ｖｒｅｆが印加される基準電圧ラインに連結された第１電極、及び、第２ノードＮ２に連結された第２電極を含む。
【0045】
ＥＭトランジスタＴｅｍは、ＥＭ信号ＥＭのゲートオン電圧ＶＥＨに応じてターンオンされて、ピクセル駆動電圧ＥＶＤＤを第１ノードＮ１に供給する。ＥＭトランジスタＴｅｍは、ＥＭ信号ＥＭが印加されるＥＭラインに連結されたゲート、ピクセル駆動電圧ＥＶＤＤが供給される第１電源ラインに連結された第１電極、及び、第１ノードＮ１に連結された第２電極を含む。
【0046】
第１ピクセル回路ＰＬＸ１と第２ピクセル回路ＰＬＸ２内の第３スィッチ素子のソースノードは、互いに連結される。即ち、第１ピクセル回路ＰＬＸ１と第２ピクセル回路ＰＬＸ２との第１ノードＮ１が互いに連結される。
【0047】
駆動トランジスタＤＴは、ゲート－ソース間電圧Ｖｇｓに応じて発光素子ＥＬに電流を供給して、発光素子ＥＬを駆動する。駆動トランジスタＤＴは、第３ノードＮ３に連結されたゲート、第１ノードＮ１に連結された第１電極（又はドレーン）、及び、第２ノードＮ２を介して発光素子ＥＬのアノードに連結された第２電極（又はソース）を含む。
【0048】
ストレージキャパシタＣＳＴＧされるとは、第３ノードＮ３と第２ノードＮ２との間に連結される。ストレージキャパシタＣＳＴＧは、駆動トランジスタＤＴのゲート－ソースの間電圧Ｖｇｓを充電する。
【0049】
センシングモードにおいて、駆動トランジスタＤＴのチャネルを通して流れる電流又は駆動トランジスタＤＴと発光素子ＥＬとの間の電圧が、基準電圧ラインを通してセンシングされる。基準電圧ラインを通して流れる電流は、積分器を通じて電圧に変換され、アナログ－デジタル変換器（Ａｎａｌｏｇ－ｔｏ－ｄｉｇｉｔａｌ ｃｏｎｖｅｒｔｅｒ）ＡＤＣを通じてデジタルデータに変換される。このデジタルデータは、駆動トランジスタＤＴのしきい値電圧又は移動度情報を含むセンシングデータである。センシングデータはデータ演算部に伝送される。データ演算部は、ＡＤＣからのセンシングデータを入力されて、センシングデータを基に選択された補償値をピクセルデータに足したり掛けたりして、ピクセルの駆動偏差と劣化とを補償することができる。
【0050】
図４を参照すれば、第３実施例によるピクセル回路は、カラム方向に配置されてデータラインを共有する第１ピクセル回路ＰＬＸ１と第２ピクセル回路ＰＬＸ２とを含む。第１ピクセル回路ＰＬＸ１と第２ピクセル回路ＰＬＸ２との各々は、第２実施例の構成に、初期化電圧ラインと第３ノードＮ３との間に連結された初期化トランジスタＴｉｎｉｔをさらに含む。このピクセル回路において、駆動トランジスタＤＴとＥＭトランジスタＴｅｍ、センシングトランジスタＴｓｅｎｓｅ、スキャントランジスタＴｓｃａｎ、初期化トランジスタＴｉｎｉｔは、ｎチャネルＯｘｉｄｅトランジスタで構成され得る。
【0051】
初期化トランジスタＴｉｎｉｔは、初期化信号ＩＮＩＴに応答して初期化電圧ＶＩＮＩＴを印加する。このとき、初期化電圧ＶＩＮＩＴは、初期化電圧ラインを通して第３ノードＮ３に印加される。
【0052】
図５は表示パネル内のピクセル回路の連結状態を示す図であり、図６は図５に示されたピクセル回路の駆動タイミングを示す図であり、図７ａ乃至図７ｂは図５に示されたピクセル回路の駆動原理を説明するための図である。
【0053】
図５乃至図６を参照すれば、表示パネルは、データラインを共有する多数のピクセル回路ＰＸＬを含む。多数のピクセル回路ＰＸＬは、２つずつ並列連結される。即ち、隣接した２つのピクセル回路間ＥＭ素子のソースノードが連結されて、２つのピクセル回路は並列連結される。
【0054】
このとき、ＥＭ信号は、内部補償のための区間とデューティ駆動のための区間とに区分されて駆動され得る。ＥＭ信号は、フレーム別に交互に印加されるものの、駆動タイミングは同一である。
【0055】
図７ａを参照すれば、１番目のフレーム期間にて奇数番目のＥＭラインへＥＭ信号のゲートオン電圧が印加されて、１番目のＥＭラインと３番目のＥＭラインとにそれぞれ連結された１番目のピクセル回路ＰＸＬ＿１１、ＰＸＬ＿Ｎ１と、３番目のピクセル回路ＰＸＬ＿１３、ＰＸＬ＿Ｎ３内のＥＭトランジスタＴｅｍとがオンになる。即ち、１番目のピクセル回路ＰＸＬ＿１１、ＰＸＬ＿Ｎ１内のＥＭトランジスタＴｅｍがオンになると、ピクセル駆動電圧が印加されて、１番目のピクセル回路ＰＸＬ＿１１、ＰＸＬ＿Ｎ１と、２番目のピクセル回路（ＰＸＬ＿１２、ＰＸＬ＿Ｎ２）との発光素子が駆動される。３番目のピクセル回路ＰＸＬ＿１３、ＰＸＬ＿Ｎ３内のＥＭトランジスタＴｅｍがオンになると、ピクセル駆動電圧が印加されて、３番目のピクセル回路ＰＸＬ＿１３、ＰＸＬ＿Ｎ３と４番目のピクセル回路ＰＸＬ＿１４、ＰＸＬ＿Ｎ４との発光素子が駆動される。
【0056】
図７ｂを参照すれば、２番目のフレーム期間にて偶数番目のＥＭラインへＥＭ信号のゲートオン電圧が印加されて、２番目のＥＭラインと４番目のＥＭラインとにそれぞれ連結された２番目のピクセル回路ＰＸＬ＿１２、ＰＸＬ＿Ｎ２と、４番目のピクセル回路ＰＸＬ＿１４、ＰＸＬ＿Ｎ４内のＥＭトランジスタＴｅｍとがオンになる。即ち、２番目のピクセル回路ＰＸＬ＿１２、ＰＸＬ＿Ｎ２内のＥＭトランジスタＴｅｍがオンになると、ピクセル駆動電圧が印加されて、２番目のピクセル回路ＰＸＬ＿１２、ＰＸＬ＿Ｎ２と１番目のピクセル回路ＰＸＬ＿１１、ＰＸＬ＿Ｎ１との発光素子が駆動される。４番目のピクセル回路ＰＸＬ＿１４、ＰＸＬ＿Ｎ４内のＥＭトランジスタがオンになると、ピクセル駆動電圧が印加されて、４番目のピクセル回路ＰＸＬ＿１４、ＰＸＬ＿Ｎ４と、３番目のピクセル回路ＰＸＬ＿１３、ＰＸＬ＿Ｎ３との発光素子が駆動される。
【0057】
発光素子が１００％のデューティ比で駆動される状態において、ＥＭトランジスタは５０％デューティ比で駆動される。このとき、ＥＭトランジスタは、２水平期間（２Ｈ）単位でＥＭ信号を共有するようになる。
【0058】
このように、奇数番目のフレーム期間では、奇数番目のピクセル回路内のＥＭ素子をオンにして、並列連結されたピクセル回路内の発光素子を駆動させ、偶数番目のフレーム期間では、偶数番目のピクセル回路内のＥＭ素子をオンにして、並列連結されたピクセル回路内の発光素子を駆動させる。したがって、２つのＥＭ素子を交互に駆動させながら、発光素子を全て駆動させることができる。
【0059】
【0060】
図８を参照すれば、第４実施例によるピクセル回路は、カラム方向に配置された第１ピクセル回路ＰＸＬ１、第２ピクセル回路ＰＸＬ２、及び第３ピクセル回路ＰＸＬ３を含む。第１ピクセル回路ＰＸＬ１、第２ピクセル回路ＰＸＬ２及び第３ピクセル回路ＰＸＬ３の各々は、発光素子ＥＬ、発光素子ＥＬを駆動する駆動トランジスタＤＴ、及び、駆動トランジスタＤＴに連結された電流経路をスイッチングするＥＭトランジスタＴｅｍを含む。
【0061】
このとき、第１ピクセル回路ＰＸＬ１内の第１ａのノードＮ１ａ、第２ピクセル回路ＰＸＬ２内の第１ｂのノードＮ１ｂ、及び、第３ピクセル回路ＰＸＬ３内の第１ｃのノードＮ１ｃは、互いに連結される。第１ａのノードＮ１ａ、第１ｂのノードＮ１ｂ、第１ｃのノードＮ１ｃは、連結配線により連結された１つの第１ノードＮ１である。第１ピクセル回路ＰＸＬ１内の第１ＥＭトランジスタＴｅｍ１、又は第２ピクセル回路ＰＸＬ２内の第２ＥＭトランジスタＴｅｍ２、又は第３ピクセル回路ＰＸＬ３内の第３ＥＭトランジスタＴｅｍ３は、ＥＭ信号のゲートオン電圧が印加されると、ターンオンされて、ピクセル駆動電圧を第１ピクセル回路ＰＸＬ１、第２ピクセル回路ＰＸＬ２、及び第３ピクセル回路ＰＸＬ３の第１ノードＮ１に供給する。第１ピクセル回路ＰＸＬ１内の第１ノードＮ１に連結された駆動トランジスタＤＴ、第２ピクセル回路ＰＸＬ２内の第１ノードＮ１に連結された駆動トランジスタＤＴ、及び、第３ピクセル回路ＰＸＬ３内の第１ノードＮ１に連結された駆動トランジスタＤＴは、ゲート－ソース間電圧に応じて第１発光素子ＥＬ１、第２発光素子ＥＬ２、及び第３発光素子ＥＬ３に電流を供給して、第１発光素子ＥＬ１、第２発光素子ＥＬ２、及び第３発光素子ＥＬ３を駆動させる。
【0062】
このとき、第１発光素子ＥＬ１、第２発光素子ＥＬ２、及び第３発光素子ＥＬ３が発光する発光デューティ比は、第１ＥＭトランジスタ、第２ＥＭトランジスタ、及び第３ＥＭトランジスタに印加されるＥＭ信号のデューティ比と異なる。実施例において、発光デューティ比はＥＭ信号のデューティ比よりも大きい。
【0063】
ここでは、２つのピクセル回路と３つのピクセル回路が連結される場合を一例として説明しているが、必ずしもこれに限定されず、それ以上のピクセル回路が連結されることができる。即ち、実施例によるピクセル回路は、少なくとも２つのピクセル回路を連結することができる。連結するピクセル回路の数が多くなるほど、ＥＭ信号のデューティ比は徐々に小さくなり得る。ＥＭ信号のデューティ比が徐々に小さくなると、スィッチ素子のストレスも漸次に減少するようになる。
【0064】
図９ａを参照すれば、１番目のフレーム期間にて１番目のＥＭラインへＥＭ信号のゲートオン電圧が印加されて、１番目のＥＭラインに連結された１番目のピクセル回路ＰＸＬ＿１１、ＰＸＬ＿Ｎ１内のＥＭトランジスタＴｅｍがオンになる。１番目のピクセル回路ＰＸＬ＿１１、ＰＸＬ＿Ｎ１内のＥＭトランジスタＴｅｍがオンになると、ピクセル駆動電圧が印加されて、１番目のピクセル回路ＰＸＬ＿１１、ＰＸＬ＿Ｎ１、２番目のピクセル回路ＰＸＬ＿１２、ＰＸＬ＿Ｎ２、及び３番目のピクセル回路ＰＸＬ＿１３、ＰＸＬ＿Ｎ３内の発光素子ＥＬが駆動される。
【0065】
このとき、２番目のピクセル回路ＰＸＬ＿１２、ＰＸＬ＿Ｎ２と３番目のピクセル回路ＰＸＬ＿１３、ＰＸＬ＿Ｎ３内のＥＭトランジスタＴｅｍには、ゲートオフ電圧が印加されて、ＥＭトランジスタＴｅｍがオフになる。
【0066】
図９ｂを参照すれば、２番目のフレーム期間にて２番目のＥＭラインへＥＭ信号のゲートオン電圧が印加されて、２番目のＥＭラインに連結された２番目のピクセル回路ＰＸＬ＿１２、ＰＸＬ＿Ｎ２内のＥＭトランジスタＴｅｍがオンになる。２番目のピクセル回路ＰＸＬ＿１２、ＰＸＬ＿Ｎ２内のＥＭトランジスタＴｅｍがオンになると、ピクセル駆動電圧が印加されて、２番目のピクセル回路ＰＸＬ＿１２、ＰＸＬ＿Ｎ２、３番目のピクセル回路ＰＸＬ＿１３、ＰＸＬ＿Ｎ３、及び１番目のピクセル回路ＰＸＬ＿１１、ＰＸＬ＿Ｎ１の発光素子ＥＬが駆動される。
【0067】
このとき、１番目のピクセル回路ＰＸＬ＿１１、ＰＸＬ＿Ｎ１と３番目のピクセル回路ＰＸＬ＿１３、ＰＸＬ＿Ｎ３内のＥＭトランジスタＴｅｍには、ゲートオフ電圧が印加されてオフになる。
【0068】
図９ｃを参照すれば、３番目のフレーム期間にて３番目のＥＭラインへＥＭ信号のゲートオン電圧が印加されて、３番目のＥＭラインに連結された３番目のピクセル回路ＰＸＬ＿１３、ＰＸＬ＿Ｎ３内のＥＭトランジスタＴｅｍがオンになる。３番目のピクセル回路ＰＸＬ＿１３、ＰＸＬ＿Ｎ３内のＥＭトランジスタＴｅｍがオンになると、ピクセル駆動電圧が印加されて、３番目のピクセル回路ＰＸＬ＿１３、ＰＸＬ＿Ｎ３、１番目のピクセル回路ＰＸＬ＿１１、ＰＸＬ＿Ｎ１、及び２番目のピクセル回路ＰＸＬ＿１２、ＰＸＬ＿Ｎ２内の発光素子ＥＬが駆動される。
【0069】
このとき、１番目のピクセル回路ＰＸＬ＿１１、ＰＸＬ＿Ｎ１と２番目のピクセル回路ＰＸＬ＿１２、ＰＸＬ＿Ｎ２内のＥＭトランジスタＴｅｍには、ゲートオフ電圧が印加されてオフになる。
【0070】
発光素子が１００％デューティ比で駆動される状態において、ＥＭトランジスタはおおよそ３３％デューティ比で駆動される。このとき、ＥＭトランジスタは、３水平期間（３Ｈ）単位でＥＭ信号を共有するようになる。
【0071】
このように、３つのピクセル回路が連結される場合、各フレーム期間の間に３つのピクセル回路内のＥＭ素子が順次にオンになって、３つのピクセル回路内の発光素子は全て駆動される。したがって、３つのＥＭ素子を交互に駆動させながら、発光素子を全て駆動させることができる。
【0072】
図１０は、本発明の第５実施例によるピクセル回路を示す図である。
【0073】
図１０を参照すれば、別の実施例によるピクセル回路は、ライン方向に配置された第１ピクセル回路ＰＸＬ１と第２ピクセル回路ＰＸＬ２とを含む。第１ピクセル回路ＰＸＬ１と第２ピクセル回路ＰＸＬ２との各々は、発光素子ＥＬ、発光素子ＥＬを駆動する駆動トランジスタＤＴ、及び、駆動トランジスタＤＴに連結された電流経路をスイッチングするＥＭトランジスタＴｅｍを含む。
【0074】
第１ピクセル回路ＰＸＬ１は、第１発光素子ＥＬ１、第１駆動トランジスタＤＴ１、及び第１ＥＭトランジスタＴｅｍ１を含む。第１ＥＭトランジスタＴｅｍ１は第１電源ラインと第１ａのノードＮ１ａとの間に連結され、第１駆動トランジスタＤＴ１は第１ａのノードＮ１ａと第２ａのノードＮ２ａとの間に連結され、第１発光素子ＥＬ１は第２ａのノードＮ２ａと低電位電圧ラインとの間に連結される。
【0075】
第１ＥＭトランジスタＴｅｍ１は、第１ＥＭ信号ＥＭ１のゲートオン電圧が印加されると、ターンオンされて、ピクセル駆動電圧ＥＶＤＤを第１ａのノードＮ１ａに供給する。第１ＥＭトランジスタＴｅｍ１は、第１ＥＭ信号ＥＭが印加されるゲートラインに連結されたゲート、ピクセル駆動電圧が供給される第１電源ラインに連結された第１電極、及び、第１ａのノードＮ１ａに連結された第２電極を含む。
【0076】
第１駆動トランジスタＤＴ１は、ゲート－ソース間電圧Ｖｇｓに応じて第１発光素子ＥＬ１へ電流を供給して、第１発光素子ＥＬ１を駆動する。第１駆動トランジスタＤＴ１は、データ電圧が印加されるゲート、第１ａのノードＮ１ａに連結された第１電極、及び、第２ａのノードＮ２ａに連結された第２電極を含む。
【0077】
第２ピクセル回路ＰＸＬ２は、第２発光素子ＥＬ２、第２駆動トランジスタＤＴ２、及び、第２ＥＭトランジスタＴｅｍ２を含む。第２ＥＭトランジスタＴｅｍ２は第１電源ラインと第１ｂのノードＮ１ｂとの間に連結され、第２駆動トランジスタＤＴ２は第１ｂのノードＮ１ｂと第２ｂのノードＮ２ｂとの間に連結され、第２発光素子ＥＬ２は第２ｂのノードＮ２ｂと第２電源ラインとの間に連結される。
【0078】
第２ＥＭトランジスタは、第２ＥＭ信号ＥＭ２のゲートオン電圧が印加されると、ターンオンされて、ピクセル駆動電圧ＥＶＤＤを第１ｂのノードＮ１ｂに供給する。第２ＥＭトランジスタＴｅｍ２は、第２ＥＭ信号ＥＭ２が印加されるゲートラインに連結されたゲート、ピクセル駆動電圧が供給される第１電源ラインに連結された第１電極、及び、第１ｂのノードＮ１ｂに連結された第２電極を含む。
【0079】
第２駆動トランジスタＤＴ２は、ゲート－ソース間電圧Ｖｇｓに応じて第２発光素子ＥＬ２へ電流を供給して、第２発光素子ＥＬ２を駆動する。第２駆動トランジスタＤＴ２は、データ電圧が印加されるゲート、第１ｂのノードＮ１ｂに連結された第１電極、及び、第２ｂのノードＮ２ｂに連結された第２電極を含む。
【0080】
このとき、第１ピクセル回路ＰＸＬ１内の第１ａのノードＮ１ａと第２ピクセル回路ＰＸＬ２内の第１ｂのノードＮ１ｂとは、互いに連結される。第１ａのノードＮ１ａと第１ｂのノードＮ１ｂとは、連結配線により連結された１つの第１ノードＮ１である。第１ＥＭトランジスタＴｅｍ１は、第１ＥＭ信号ＥＭ１のゲートオン電圧が印加されると、ターンオンされて、ピクセル駆動電圧を第１ａのノードＮ１ａと第１ｂのノードＮ１ｂとに供給する。第１ａのノードＮ１ａに連結された第１駆動トランジスタＤＴ１と第１ｂのノードＮ１ｂに連結された第２駆動トランジスタＤＴ２とは、ゲート－ソースの間電圧に応じて第１発光素子ＥＬ１と第２発光素子ＥＬ２へ電流を供給して、第１発光素子ＥＬ１と第２発光素子ＥＬ２とを駆動する。
【0081】
また、第２ＥＭトランジスタＴｅｍ２は、第２ＥＭ信号ＥＭ２のゲートオン電圧が印加されると、ターンオンされて、ピクセル駆動電圧を第１ｂのノードＮ１ｂと第１ａのノードＮ１ａとに供給する。第１ｂのノードＮ１ｂに連結された第２駆動トランジスタＤＴ２と、第１ａのノードＮ１ａに連結された第１駆動トランジスタＤＴ１とは、ゲート－ソースの間電圧に応じて第２発光素子ＥＬ２と第１発光素子ＥＬ１とに電流を供給して、第２発光素子ＥＬ２と第１発光素子ＥＬ１とを駆動する。
【0082】
【0083】
図１１を参照すれば、実施例によるピクセル回路は、ライン方向に配置された第１ピクセル回路ＰＸＬ１と第２ピクセル回路ＰＸＬ２とを含む。第１ピクセル回路ＰＸＬ１と第２ピクセル回路ＰＸＬ２との各々は、発光素子ＥＬ、発光素子ＥＬを駆動する駆動トランジスタＤＴ、駆動トランジスタＤＴに連結された電流経路をスイッチングするＥＭトランジスタＴｅｍ、センシングトランジスタＴｓｅｎｓｅ、スキャントランジスタＴｓｃａｎ、及び、駆動トランジスタＤＴのゲート－ソース間電圧Ｖｇｓを貯蔵するストレージキャパシタＣＳＴＧを含む。
【0084】
図１２を参照すれば、実施例によるピクセル回路は、ライン方向に配置された第１ピクセル回路ＰＸＬ１と第２ピクセル回路ＰＸＬ２とを含む。第１ピクセル回路ＰＸＬ１と第２ピクセル回路ＰＸＬ２との各々は、初期化電圧ラインと第３ノードとの間に連結された初期化トランジスタＴｉｎｉｔをさらに含む。このピクセル回路において、駆動トランジスタＤＴとＥＭトランジスタＴｅｍ、センシングトランジスタＴｓｅｎｓｅ、スキャントランジスタＴｓｃａｎ、初期化トランジスタＴｉｎｉｔは、ｎチャネルＯｘｉｄｅトランジスタで構成され得る。
【0085】
初期化トランジスタＴｉｎｉｔは、初期化信号ＩＮＩＴに応答して初期化電圧ＶＩＮＩＴを印加する。初期化電圧ＶＩＮＩＴは、初期化電圧ラインを通して第１ノードＮ１に印加される。
【0086】
【0087】
図１３ａを参照すれば、奇数番目のフレーム期間にて奇数側ＥＭラインへ第１ＥＭ信号ＥＭ１のゲートオン電圧が印加されて、奇数側ＥＭラインに連結された各ピクセルライン別奇数番目のピクセル回路ＰＸＬ＿１１、ＰＸＬ＿２１、ＰＸＬ＿３１、ＰＸＬ＿４１内のＥＭトランジスタＴｅｍがオンになる。奇数番目のピクセル回路ＰＸＬ＿１１、ＰＸＬ＿２１、ＰＸＬ＿３１、ＰＸＬ＿４１内のＥＭトランジスタＴｅｍがオンになると、ピクセル駆動電圧が印加されて、奇数番目のピクセル回路ＰＸＬ＿１１、ＰＸＬ＿２１、ＰＸＬ＿３１、ＰＸＬ＿４１と偶数番目のピクセル回路ＰＸＬ＿１２、ＰＸＬ＿２２、ＰＸＬ＿３２、ＰＸＬ＿４２の発光素子ＥＬが全て駆動される。
【0088】
このとき、偶数番目のピクセル回路内のＥＭ素子には、ゲートオフ電圧が印加されてオフになる。
【0089】
図１３ｂを参照すれば、偶数番目のフレーム期間にて偶数側ＥＭラインへ第２ＥＭ信号ＥＭ２のゲートオン電圧が印加されて、偶数側ＥＭラインに連結された各ピクセルライン別偶数番目のピクセル回路ＰＸＬ＿１２、ＰＸＬ＿２２、ＰＸＬ＿３２、ＰＸＬ＿４２内のＥＭトランジスタＴｅｍがオンになる。偶数番目のピクセル回路ＰＸＬ＿１２、ＰＸＬ＿２２、ＰＸＬ＿３２、ＰＸＬ＿４２内のＥＭトランジスタＴｅｍがオンになると、ピクセル駆動電圧が印加されて、偶数番目のピクセル回路ＰＸＬ＿１２、ＰＸＬ＿２２、ＰＸＬ＿３２、ＰＸＬ＿４２と奇数番目のピクセル回路ＰＸＬ＿１１、ＰＸＬ＿２１、ＰＸＬ＿３１、ＰＸＬ＿４１の発光素子ＥＬが全て駆動される。
【0090】
このとき、奇数番目のピクセル回路内のＥＭ素子には、ゲートオフ電圧が印加されてオフになる。
【0091】
発光素子が１００％デューティ比で駆動される状態において、ＥＭトランジスタは５０％デューティ比で駆動される。このとき、ＥＭトランジスタは２水平期間（２Ｈ）単位でＥＭ信号を共有するようになる。
【0092】
図１４は、本発明の第８実施例によるピクセル回路を示す図である。
【0093】
図１４を参照すれば、第８実施例によるピクセル回路は、ライン方向に配置された第１ピクセル回路ＰＸＬ１、第２ピクセル回路ＰＸＬ２、及び第３ピクセル回路ＰＸＬ３を含み、第１ピクセル回路ＰＸＬ１、第２ピクセル回路ＰＸＬ２、及び第３ピクセル回路ＰＸＬ３の各々は、発光素子ＥＬ１、ＥＬ２、ＥＬ３、発光素子ＥＬ１、ＥＬ２、ＥＬ３を駆動する駆動トランジスタＤＴ１、ＤＴ２、ＤＴ３、及び、駆動トランジスタＤＴ１、ＤＴ２、ＤＴ３に連結された電流経路をスイッチングするＥＭトランジスタＴｅｍ１、Ｔｅｍ２、Ｔｅｍ３を含む。
【0094】
このとき、第１ピクセル回路ＰＸＬ１内の第１ａのノードＮ１ａ、第２ピクセル回路ＰＸＬ２内の第１ｂのノードＮ１ｂ、及び、第３ピクセル回路ＰＸＬ３内の第１ｃのノードＮ１ｃは、互いに連結される。第１ａのノードＮ１ａ、第１ｂのノードＮ１ｂ、及び第１ｃのノードＮ１ｃは、連結配線により連結された１つの第１ノードＮ１である。 第１ピクセル回路ＰＸＬ１内のＥＭトランジスタＴｅｍ又は第２ピクセル回路ＰＸＬ２内のＥＭトランジスタＴｅｍ、もしくは第３ピクセル回路ＰＸＬ３内のＥＭトランジスタＴｅｍへＥＭ信号のゲートオン電圧が印加されると、ターンオンされて、ピクセル駆動電圧ＥＶＤＤを第１ピクセル回路ＰＸＬ１、第２ピクセル回路ＰＸＬ２、及び第３ピクセル回路ＰＸＬ３の第１ノードＮ１に供給する。第１ピクセル回路ＰＸＬ１内の第１ａのノードＮ１ａに連結された駆動トランジスタＤＴ１、第２ピクセル回路ＰＸＬ２内の第１ｂのノードＮ１ｂに連結された駆動トランジスタＤＴ２、及び、第３ピクセル回路ＰＸＬ３内の第１ｃのノードＮ１ｃに連結された駆動トランジスタＤＴ３は、ゲート－ソースの間電圧に応じて第１発光素子ＥＬ１、第２発光素子ＥＬ２及び第３発光素子ＥＬ３へ電流を供給して、第１発光素子ＥＬ１、第２発光素子ＥＬ２及び第３発光素子ＥＬ３を駆動させる。
【0095】
発光素子が１００％デューティ比で駆動される状態において、ＥＭトランジスタはおおよそ３３％デューティ比で駆動される。このとき、ＥＭトランジスタは３水平期間（３Ｈ）単位でＥＭ信号を共有するようになる。
【0096】
【0097】
図１５を参照すれば、ピクセル回路は、発光素子ＥＬ、発光素子ＥＬを駆動する駆動トランジスタＤＴ、及び、駆動トランジスタＤＴに連結された電流経路をスイッチングするＥＭトランジスタＴｅｍを含む。
【0098】
ＥＭトランジスタＴｅｍは、駆動トランジスタＤＴと発光素子ＥＬとの間に連結され、ＥＭ共有ノードＮ１０を介して発光素子ＥＬと連結される。ＥＭトランジスタＴｅｍは、ＥＭ共有ノードＮ１０を介して少なくも１つの他のピクセル回路内の発光素子と全て連結される。
【0099】
図１６を参照すれば、ピクセル回路は、発光素子ＥＬ、発光素子ＥＬを駆動する駆動トランジスタＤＴ、駆動トランジスタＤＴに連結された電流経路をスイッチングする第１ＥＭトランジスタＴｅｍ１及び第２ＥＭトランジスタＴｅｍ２を含む。
【0100】
第１ＥＭトランジスタＴｅｍ１は、ピクセル駆動電圧ＥＶＤＤが第１電源ラインと駆動トランジスタＤＴとの間に連結され、第１ＥＭ共有ノードＮ１１を介して駆動トランジスタＤＴに連結される。第１ＥＭトランジスタＴｅｍ１は、第１ＥＭ共有ノードＮ１１を介して少なくも１つの他のピックシル回路内の駆動トランジスタと全て連結される。
【0101】
第２ＥＭトランジスタＴｅｍ２は、駆動トランジスタＤＴと発光素子ＥＬとの間に連結され、第２ＥＭ共有ノードＮ１２を介して発光素子ＥＬと連結される。第２ＥＭトランジスタＴｅｍ２は、第２ＥＭ共有ノード Ｎ１２を介して少なくも１つの他のピクセル回路内の発光素子と全て連結される。
【0102】
実施例は、このように様々なピクセル回路を用いて構成され得るが、必ずしもこれに限定されず、ＥＭ信号を共有できる如何なる形態のピクセル回路も適用可能である。
【0103】
以下では、実施例によるピクセル回路が適用された表示パネルが備えられた表示装置を説明する。
【0104】
図１７は、本発明の実施例による表示装置を示すブロック図である。
【0105】
図１７を参照すれば、本発明の実施例による表示装置は、表示パネル１００、表示パネル１００のピクセルにピクセルデータを書き込む（ｗｒｉｔｅ）ための表示パネル駆動回路、及び、ピクセルと表示パネル駆動回路の駆動に必要な電源を発生する電源部１４０を含む。
【0106】
表示パネル１００は、入力映像を表示するピクセルアレイＡＡを含む。ピクセルアレイＡＡは、多数のデータライン１０２、データライン１０２と交差する多数のゲートライン１０３、及び、マトリックス状に配置されるピクセルを含む。
【0107】
ピクセルアレイＡＡは、多数のピクセルラインＬ１～Ｌｎを含む。ピクセルラインＬ１～Ｌｎの各々は、表示パネル１００のピクセルアレイＡＡにおいて、ライン方向Ｘに沿って配置された１ラインのピクセルを含む。１ピクセルラインに配置されたピクセルは、ゲートライン１０３を共有する。データライン方向に沿ってカラム方向Ｙに配置されたサブピクセルは、同一のデータライン１０２を共有する。１水平期間（１Ｈ）は、１フレーム期間をピクセルラインＬ１～Ｌｎの総本数で割った時間である。
【0108】
ピクセルは、カラム方向又はライン方向で少なくとも２つのピクセルごとに互いに連結される。このとき、多数のピクセル内のＥＭトランジスタのソースノードが連結されて、ＥＭ信号を共有する。
【0109】
表示パネル１００上にタッチセンサが配置され得る。タッチ入力は、別途のタッチセンサを用いてセンシングされるか、ピクセルを通してセンシングされ得る。タッチセンサは、オンセルタイプ（Ｏｎ－ｃｅｌｌ ｔｙｐｅ）又はアドオンタイプ（Ａｄｄ ｏｎ ｔｙｐｅ）で表示パネルの画面上に配置されるか、ピクセルアレイＡＡに組み込まれるインセルタイプ（Ｉｎ－ｃｅｌｌ ｔｙｐｅ）のタッチセンサで構成され得る。
【0110】
表示パネル１００は、フレキシブル表示パネルで構成され得る。フレキシブル表示パネルは、プラスチックＥＬパネルで製作されることができる。プラスチックＥＬパネルのバックプレート（Ｂａｃｋ ｐｌａｔｅ）上に有機薄膜フィルムが配置され、有機薄膜フィルム上にピクセルアレイＡＡが形成され得る。
【0111】
プラスチックＥＬのバックプレートは、ＰＥＴ（Ｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ）基板であり得る。バックプレート上に有機薄膜フィルムが形成される。有機薄膜フィルム上に、ピクセルアレイＡＡとタッチセンサアレイとが形成され得る。バックプレートは、ピクセルアレイＡＡが湿度に晒されないように透湿を遮断する。有機薄膜フィルムは薄肉のＰＩ（Ｐｏｌｙｉｍｉｄｅ）フィルム基板であり得る。有機薄膜フィルム上に、図示せぬ絶縁物質で多層のバッファ膜が形成され得る。有機薄膜フィルム上に、ピクセルアレイＡＡと、タッチセンサアレイに印加される電源や信号を供給するための配線とが形成され得る。
【0112】
ピクセルの各々は、色（カラー）実現のために、赤色サブピクセル（以下、「Ｒサブピクセル」という。）、緑色サブピクセル（以下、「Ｇサブピクセル」という。）、及び青色サブピクセル（以下、「Ｂサブピクセル」という。）に分けられ得る。ピクセルの各々は、白色サブピクセルをさらに含むことができる。サブピクセル１０１の各々はピクセル回路を含む。ピクセル回路は、データライン１０２とゲートライン１０３とに連結される。
【0113】
以下で、ピクセルはサブピクセルと同じ意味であると解釈され得る。
【0114】
電源部１４０は、直流－直流変換器（ＤＣ－ＤＣ Ｃｏｎｖｅｒｔｅｒ）を用いて、表示パネル１００のピクセルアレイＡＡと表示パネル駆動回路の駆動に必要な直流（ＤＣ）電源を発生する。直流－直流変換器は、チャージポンプ（Ｃｈａｒｇｅ ｐｕｍｐ）、レギュレータ（Ｒｅｇｕｌａｔｏｒ）、バックコンバータ（Ｂｕｃｋ Ｃｏｎｖｅｒｔｅｒ）、ブーストコンバータ（Ｂｏｏｓｔ Ｃｏｎｖｅｒｔｅｒ）などを含むことができる。電源部１４０は、図示せぬホストシステムからの直流入力電圧を調整して、ガンマ基準電圧ＶＧＭＡ、ゲートオン電圧ＶＧＨ、ＶＥＨ、ゲートオフ電圧ＶＧＬ、ＶＥＬ、ピクセル駆動電圧ＥＶＤＤ、ピクセル低電位電源電圧ＥＶＳＳなどの直流電圧を発生することができる。ガンマ基準電圧ＶＧＭＡは、データ駆動部１１０に供給される。ゲートオン電圧ＶＧＨ、ＶＥＨとゲートオフ電圧ＶＧＬ、ＶＥＬとは、ゲート駆動部１２０に供給される。ピクセル駆動電圧ＥＶＤＤとピクセル低電位電源電圧ＥＶＳＳとは、ピクセルへ共通に供給される。
【0115】
表示パネル駆動回路は、タイミングコントローラ（Ｔｉｍｉｎｇ ｃｏｎｔｒｏｌｌｅｒ、ＴＣＯＮ）１３０の制御下に、表示パネル１００のピクセルに入力映像のピクセルデータ（デジタルデータ）を書き込む。
【0116】
表示パネル駆動回路は、データ駆動部１１０とゲート駆動部１２０とを備える。
【0117】
データ駆動部１１０とデータライン１０２との間に、デマルチプレクサ（Ｄｅｍｕｌｔｉｐｌｅｘｅｒ、ＤＥＭＵＸ）１１２が配置され得る。デマルチプレクサ１１２は、データ駆動部１１０の１チャネルを多数のデータライン１０２に順次に連結して、データ駆動部１１０の１チャネルから出力されるデータ電圧をデータライン１０２に時分割分配することにより、データ駆動部１１０のチャネル数を減らすことができる。デマルチプレクサアレイ１１２は省略され得る。この場合、データ駆動部１１０の出力バッファＡＭＰは、データライン１０２に直接連結される。
【0118】
表示パネル駆動回路は、タッチセンサを駆動するためのタッチセンサ駆動部をさらに備えることができる。タッチセンサ駆動部は、図１で省略されている。モバイル機器においてタイミングコントローラ１３０、電源部１４０、及びデータ駆動部１１０などは、１つのドライブＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）に集積されることができる。
【0119】
データ駆動部１１０は、ＤＡＣ（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）を用いて、毎フレーム期間ごとにタイミングコントローラ１３０から受信される入力映像のピクセルデータをガンマ補償電圧に変換して、データ電圧Ｖｄａｔａを発生する。ガンマ基準電圧ＶＧＭＡは、分圧回路を通して階調別に分圧される。ガンマ基準電圧ＶＧＭＡから分圧されたガンマ補償電圧は、データ駆動部１１０のＤＡＣに提供される。データ電圧Ｖｄａｔａは、データ駆動部１１０のチャネルの各々から出力バッファＡＭＰを通して出力される。
【0120】
データ駆動部１１０において１つのチャネルに含まれた出力バッファＡＭＰは、デマルチプレクサアレイ１１２を通して隣合うデータライン１０２に連結され得る。デマルチプレクサアレイ１１２は、表示パネル１００の基板上に直接形成されるか、データ駆動部１１０と共に１つのドライブＩＣに集積され得る。
【0121】
ゲート駆動部１２０は、ピクセルアレイＡＡのＴＦＴアレイと共に、表示パネル１００上のベゼル領域（Ｂｅｚｅｌ）ＢＺ上に直接形成されるＧＩＰ（Ｇａｔｅ ｉｎ ｐａｎｅｌ）回路で構成され得る。ゲート駆動部１２０は、タイミングコントローラ１３０の制御下に、ゲート信号をゲートライン１０３へ順次に出力する。ゲート駆動部１２０は、シフトレジスタ（Ｓｈｉｆｔ ｒｅｇｉｓｔｅｒ）を用いてゲート信号をシフトさせることにより、それらの信号をゲートライン１０３へ順次に供給することができる。
【0122】
ゲート信号は、データ電圧に同期してデータが書き込まれるラインのピクセルを選択するためのスキャン信号と、データ電圧が充電されたピクセルの発光時間を定義するＥＭ信号とを含むことができる。
【0123】
ゲート駆動部１２０は、スキャン駆動部１２１とＥＭ駆動部１２２とを含むことができる。
【0124】
スキャン駆動部１２１は、タイミングコントローラ１３０からのスタートパルス（ｓｔａｒｔ ｐｕｌｓｅ）とシフトクロック（Ｓｈｉｆｔ ｃｌｏｃｋ）とに応答してスキャン信号ＳＣＡＮを出力し、シフトクロックタイミングに合わせてスキャン信号ＳＣＡＮをシフトする。ＥＭ駆動部１２２は、タイミングコントローラ１３０からのスタートパルスとシフトクロックとに応答してＥＭ信号ＥＭを出力し、シフトクロックに応じてＥＭ信号ＥＭを順次にシフトする。したがって、スキャン信号ＳＣＡＮとＥＭ信号ＥＭとは、ピクセルラインＬ１～Ｌｎのゲートライン１０３へ順次に供給される。ベゼル（ｂｅｚｅｌ）がないモデルの場合に、ゲート駆動部１２０を構成するトランジスタのうちの少なくとも一部とクロック配線とが、ピクセルアレイＡＡ内に分散配置され得る。
【0125】
タイミングコントローラ１３０は、図示せぬホストシステムから入力映像のデジタルビデオデータＤＡＴＡと、それと同期するタイミング信号を受信する。タイミング信号は、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、メインクロックＣＬＫ及びデータイネーブル信号（Ｄａｔａ Ｅｎａｂｌｅ）ＤＥなどを含む。データイネーブル信号ＤＥをカウントする方法から垂直期間と水平期間とが分かるため、垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃとは省略され得る。データイネーブル信号ＤＥは、１水平期間（１Ｈ）の周期を有する。
【0126】
ホストシステムは、テレビ（Ｔｅｌｅｖｉｓｉｏｎ）システム、セットトップボックス、ナビゲーションシステム、パーソナルコンピュータ（ＰＣ）、ホームシアターシステム、車両用システム、モバイル機器のシステムのうちのいずれか１つであり得る。
【0127】
タイミングコントローラ１３０は、入力フレーム周波数をｉ倍逓倍して入力フレーム周波数Ｘｉ（ｉは、０よりも大きい正の整数）Ｈｚのフレーム周波数で表示パネル駆動回路の動作タイミングを制御することができる。入力フレーム周波数は、ＮＴＳＣ（Ｎａｔｉｏｎａｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓｔａｎｄａｒｄｓ Ｃｏｍｍｉｔｔｅｅ）方式において６０Ｈｚであり、ＰＡＬ（Ｐｈａｓｅ－Ａｌｔｅｒｎａｔｉｎｇ Ｌｉｎｅ）方式において５０Ｈｚである。
【0128】
タイミングコントローラ１３０は、ホストシステムから受信されたタイミング信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、ＤＥを基にして、データ駆動部１１０の動作タイミングを制御するためのデータタイミング制御信号、デマルチプレクサアレイ１１２の動作タイミングを制御するためのＭＵＸ信号ＭＵＸ１、ＭＵＸ２、及び、ゲート駆動部１２０の動作タイミングを制御するためのゲートタイミング制御信号を発生する。
【0129】
タイミングコントローラ１３０から出力されたゲートタイミング制御信号の電圧レベルは、図示せぬレベルシフタ（Ｌｅｖｅｌ ｓｈｉｆｔｅｒ）を通してゲートオン電圧ＶＧＨ、ＶＥＨとゲートオフ電圧ＶＧＬ、ＶＥＬとに変換されて、ゲート駆動部１２０に供給されることができる。即ち、レベルシフタは、ゲートタイミング制御信号のローレベル電圧（ｌｏｗ ｌｅｖｅｌ ｖｏｌｔａｇｅ）をゲートロー電圧ＶＧＬ、ＶＥＬに変換し、ゲートタイミング制御信号のハイレベル電圧（ｈｉｇｈ ｌｅｖｅｌ ｖｏｌｔａｇｅ）をゲートハイ電圧ＶＧＨ、ＶＥＨに変換する。ゲートタイミング制御信号は、スタートパルスとシフトクロックとを含む。
【0130】
以上、添付の図面を参照して本発明の実施例をさらに詳細に説明したが、本発明は必ずしもこのような実施例に限るものではなく、本発明の技術思想から外れない範囲内でさまざまに変形実施されることができる。したがって、本発明に開示された実施例は本発明の技術思想を限定するためのものではなく、説明するためのものであり、このような実施例によって本発明の技術思想の範囲が限定されるものではない。それゆえに、以上で記述した実施例は、あらゆる面で例示的なものであり、限定的ではないものと理解すべきである。本発明の保護範囲は請求の範囲によって解釈されるべきであり、それと同等な範囲内にある全ての技術思想は、本発明の権利範囲に含まれるものと解釈されるべきであろう。
【符号の説明】
【0131】
１００ 表示パネル
１１０ データ駆動部
１２０ ゲート駆動部
１２１ スキャン駆動部
１２２ ＥＭ駆動部
１４０ 電源部
１１０ データ駆動部
１２０ ゲート駆動部
１２１ スキャン駆動部
１２２ ＥＭ駆動部
１４０ 電源部
【図1】
【図2a】
【図2b】
【図3】
【図4】
【図5】
【図6】
【図7a】
【図7b】
【図8】
【図9a】
【図9b】
【図9c】
【図10】
【図11】
【図12】
【図13a】
【図13b】
【図14】
【図15】
【図16】
【図17】
