(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023002744
(43)【公開日】2023-01-10
(54)【発明の名称】ＤＣ／ＤＣコンバータ及びその制御
(51)【国際特許分類】
H02M 3/155 20060101AFI20221227BHJP
H02M 3/28 20060101ALI20221227BHJP
【ＦＩ】
H02M3/155 H
H02M3/28 H
【審査請求】有
【請求項の数】25
【出願形態】ＯＬ
(21)【出願番号】P 2022170702
(22)【出願日】2022-10-25
(62)【分割の表示】P 2019563624の分割
【原出願日】2018-02-13
(31)【優先権主張番号】62/506,315
(32)【優先日】2017-05-15
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】517306721
【氏名又は名称】ダイナパワー カンパニー エルエルシー
(74)【代理人】
【識別番号】100104765
【弁理士】
【氏名又は名称】江上 達夫
(72)【発明者】
【氏名】ソマニ，アパーバ
(72)【発明者】
【氏名】シィア，シィアォロォン
(72)【発明者】
【氏名】タパ，アナップ
(72)【発明者】
【氏名】カステッリーノ，ギズラー
(57)【要約】 （修正有）
【課題】第１、第２ポートの間の電圧レベルを変換する双方向ＤＣ／ＤＣコンバータ及びその制御システムを提供する。
【解決手段】ＤＣ／ＤＣコンバータ１００は、第１ポート１３０に接続された第１変換ステージ１１０、第１変換ステージに絶縁トランスＴ１を介してインターフェイスで接続されており、第２ポート１４０に接続された第２変換ステージ１２０と、制御システムと、を含む。制御システムは、外部及び内部制御ループを含む。外部制御ループは、第１、第２ポートの一方の電圧レベル、電流レベル又は電力の一つに対するコマンドと、電圧レベル、電流レベル又は電力レベルの実際値とを比較し、比較に基づいてインターフェイス電流コマンドを出力する。内部制御ループは、インターフェイス電流コマンドと、第１及び第２変換ステージのインターフェイスの実際のインターフェイス電流とを比較し、比較に基づいてスイッチング信号デューティ値を制御する。
【選択図】図２
【解決手段】ＤＣ／ＤＣコンバータ１００は、第１ポート１３０に接続された第１変換ステージ１１０、第１変換ステージに絶縁トランスＴ１を介してインターフェイスで接続されており、第２ポート１４０に接続された第２変換ステージ１２０と、制御システムと、を含む。制御システムは、外部及び内部制御ループを含む。外部制御ループは、第１、第２ポートの一方の電圧レベル、電流レベル又は電力の一つに対するコマンドと、電圧レベル、電流レベル又は電力レベルの実際値とを比較し、比較に基づいてインターフェイス電流コマンドを出力する。内部制御ループは、インターフェイス電流コマンドと、第１及び第２変換ステージのインターフェイスの実際のインターフェイス電流とを比較し、比較に基づいてスイッチング信号デューティ値を制御する。
【選択図】図２
【特許請求の範囲】
【請求項1】
第１端子及び第２端子を規定する第１ポートと、
ノードで接続された第１ハーフブリッジ及び第２ハーフブリッジと、
を備え、
前記第１ハーフブリッジは、ジャンクションで接続された２つのスイッチを含み、
前記第１ハーフブリッジの第１スイッチは、前記第１ポートの前記第１端子に接続されており、
前記第１ハーフブリッジの第２スイッチは、前記第１ハーフブリッジ及び前記第２ハーフブリッジの前記ノードに接続されており、
前記第２ハーフブリッジは、ジャンクションで接続された２つのスイッチを含み、
前記第２ハーフブリッジの第１スイッチは、前記第１ハーフブリッジ及び前記第２ハーフブリッジの前記ノードに接続されており、
前記第２ハーフブリッジの第２スイッチは前記第１ポートの前記第２端子に接続されており、
第１端子及び第２端子を規定する第２ポートと、
ノードで接続された第３ハーフブリッジ及び第４ハーフブリッジと、
を更に備え、
前記第３ハーフブリッジは、ジャンクションで接続された２つのスイッチを含み、
前記第３ハーフブリッジの第１スイッチは、前記第２ポートの前記第１端子に接続されており、
前記第３ハーフブリッジの第２スイッチは、前記第３ハーフブリッジ及び前記第４ハーフブリッジの前記ノードに接続されており、
前記第４ハーフブリッジは、ジャンクションで接続された２つのスイッチを含み、
前記第４ハーフブリッジの第１スイッチは、前記第３ハーフブリッジ及び前記第４ハーフブリッジの前記ノードに接続されており、
前記第４ハーフブリッジの第２スイッチは、前記第２ポートの前記第２端子に接続されており、
前記第１ハーフブリッジの前記２つのスイッチの前記ジャンクションは、前記第３ハーフブリッジの前記２つのスイッチの前記ジャンクションに接続されている
ＤＣ／ＤＣコンバータ。
ノードで接続された第１ハーフブリッジ及び第２ハーフブリッジと、
を備え、
前記第１ハーフブリッジは、ジャンクションで接続された２つのスイッチを含み、
前記第１ハーフブリッジの第１スイッチは、前記第１ポートの前記第１端子に接続されており、
前記第１ハーフブリッジの第２スイッチは、前記第１ハーフブリッジ及び前記第２ハーフブリッジの前記ノードに接続されており、
前記第２ハーフブリッジは、ジャンクションで接続された２つのスイッチを含み、
前記第２ハーフブリッジの第１スイッチは、前記第１ハーフブリッジ及び前記第２ハーフブリッジの前記ノードに接続されており、
前記第２ハーフブリッジの第２スイッチは前記第１ポートの前記第２端子に接続されており、
第１端子及び第２端子を規定する第２ポートと、
ノードで接続された第３ハーフブリッジ及び第４ハーフブリッジと、
を更に備え、
前記第３ハーフブリッジは、ジャンクションで接続された２つのスイッチを含み、
前記第３ハーフブリッジの第１スイッチは、前記第２ポートの前記第１端子に接続されており、
前記第３ハーフブリッジの第２スイッチは、前記第３ハーフブリッジ及び前記第４ハーフブリッジの前記ノードに接続されており、
前記第４ハーフブリッジは、ジャンクションで接続された２つのスイッチを含み、
前記第４ハーフブリッジの第１スイッチは、前記第３ハーフブリッジ及び前記第４ハーフブリッジの前記ノードに接続されており、
前記第４ハーフブリッジの第２スイッチは、前記第２ポートの前記第２端子に接続されており、
前記第１ハーフブリッジの前記２つのスイッチの前記ジャンクションは、前記第３ハーフブリッジの前記２つのスイッチの前記ジャンクションに接続されている
ＤＣ／ＤＣコンバータ。
【請求項2】
前記第１ハーフブリッジ及び前記第２ハーフブリッジは、前記第１ポートの前記第１端子と前記１ポートの前記第２端子との間に直列に接続されており、
前記第３ハーフブリッジ及び前記第４ハーフブリッジは、前記第２ポートの前記第１端子と前記第２ポートの前記第２端子との間に直列に接続されている
請求項１に記載のＤＣ／ＤＣコンバータ。
前記第３ハーフブリッジ及び前記第４ハーフブリッジは、前記第２ポートの前記第１端子と前記第２ポートの前記第２端子との間に直列に接続されている
請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項3】
前記第２ハーフブリッジの前記２つのスイッチの前記ジャンクションは、前記第４ハーフブリッジの前記２つのスイッチの前記ジャンクションに接続される
請求項１に記載のＤＣ／ＤＣコンバータ。
請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項4】
前記第１ハーフブリッジの前記第１スイッチ及び前記第１ハーフブリッジの前記第２スイッチは、前記第１ポートの前記第１端子と、前記第１ハーフブリッジ及び前記第２ハーフブリッジの前記ノードとの間に直列に接続されており、
前記第２ハーフブリッジの前記第１スイッチ及び前記第２ハーフブリッジの前記第２スイッチは、前記第１ポートの前記第２端子と、前記第１ハーフブリッジ及び前記第２ハーフブリッジの前記ノードとの間に直列に接続されている
請求項３に記載のＤＣ／ＤＣコンバータ。
前記第２ハーフブリッジの前記第１スイッチ及び前記第２ハーフブリッジの前記第２スイッチは、前記第１ポートの前記第２端子と、前記第１ハーフブリッジ及び前記第２ハーフブリッジの前記ノードとの間に直列に接続されている
請求項３に記載のＤＣ／ＤＣコンバータ。
【請求項5】
前記第３ハーフブリッジの前記第１スイッチ及び前記第３ハーフブリッジの前記第２スイッチは、前記第２ポートの前記第１端子と、前記第３ハーフブリッジ及び前記第４ハーフブリッジの前記ノードとの間に直列に接続されており、
前記第４ハーフブリッジの前記第１スイッチ及び前記第４ハーフブリッジの前記第２スイッチは、前記第２ポートの前記第２端子と、前記第３ハーフブリッジ及び前記第４ハーフブリッジの前記ノードとの間に直列に接続されている
請求項４に記載のＤＣ／ＤＣコンバータ。
前記第４ハーフブリッジの前記第１スイッチ及び前記第４ハーフブリッジの前記第２スイッチは、前記第２ポートの前記第２端子と、前記第３ハーフブリッジ及び前記第４ハーフブリッジの前記ノードとの間に直列に接続されている
請求項４に記載のＤＣ／ＤＣコンバータ。
【請求項6】
前記第１ハーフブリッジの前記２つのスイッチに接続する前記ジャンクションと、前記第３ハーフブリッジの前記２つのスイッチに接続する前記ジャンクションとに接続された第１インダクタと、
前記第２ハーフブリッジの前記２つのスイッチに接続する前記ジャンクションと、前記第４ハーフブリッジの前記２つのスイッチに接続する前記ジャンクションとに接続された第２インダクタと、
を備える請求項３に記載のＤＣ／ＤＣコンバータ。
前記第２ハーフブリッジの前記２つのスイッチに接続する前記ジャンクションと、前記第４ハーフブリッジの前記２つのスイッチに接続する前記ジャンクションとに接続された第２インダクタと、
を備える請求項３に記載のＤＣ／ＤＣコンバータ。
【請求項7】
前記第１ポートの前記第１端子と、前記第１ハーフブリッジ及び前記第２ハーフブリッジの前記ノードとの間に接続された第１キャパシタと、
前記第１ポートの前記第２端子と、前記第１ハーフブリッジ及び前記第２ハーフブリッジの前記ノードとの間に接続された第２キャパシタと、
前記第２ポートの前記第１端子と、前記第３ハーフブリッジ及び前記第４ハーフブリッジの前記ノードとの間に接続された第３キャパシタと、
前記第２ポートの前記第２端子と、前記第３ハーフブリッジ及び前記第４ハーフブリッジの前記ノードの間に接続された第４キャパシタと、
を備える請求項１に記載のＤＣ／ＤＣコンバータ。
前記第１ポートの前記第２端子と、前記第１ハーフブリッジ及び前記第２ハーフブリッジの前記ノードとの間に接続された第２キャパシタと、
前記第２ポートの前記第１端子と、前記第３ハーフブリッジ及び前記第４ハーフブリッジの前記ノードとの間に接続された第３キャパシタと、
前記第２ポートの前記第２端子と、前記第３ハーフブリッジ及び前記第４ハーフブリッジの前記ノードの間に接続された第４キャパシタと、
を備える請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項8】
前記第１ハーフブリッジ及び前記第２ハーフブリッジの前記ノードは、前記第３ハーフブリッジ及び前記第４ハーフブリッジの前記ノードに接続される
請求項１に記載のＤＣ／ＤＣコンバータ。
請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項9】
前記第１ハーフブリッジ及び前記第２ハーフブリッジは、カスケードハーフブリッジのセットを規定し、
前記第３ハーフブリッジ及び前記第４ハーフブリッジは、カスケードハーフブリッジのセットを規定する
請求項１に記載のＤＣ／ＤＣコンバータ。
前記第３ハーフブリッジ及び前記第４ハーフブリッジは、カスケードハーフブリッジのセットを規定する
請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項10】
前記第１ポート及び前記第２ポートの一方は、電気エネルギ源に接続するように構成及び適合されており、
前記第１ポート及び前記第２ポートの他方は、負荷に接続するように構成及び適合されている
請求項１に記載のＤＣ／ＤＣコンバータ。
前記第１ポート及び前記第２ポートの他方は、負荷に接続するように構成及び適合されている
請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項11】
前記第１ポート及び前記第２ポートの一方は、バッテリに接続するように構成及び適合されており、
前記第１ポート及び前記第２ポートの他方は、フォトボルタイクアレイに接続するように構成及び適合されている
請求項１に記載のＤＣ／ＤＣコンバータ。
前記第１ポート及び前記第２ポートの他方は、フォトボルタイクアレイに接続するように構成及び適合されている
請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項12】
前記第２ハーフブリッジの前記２つのスイッチの前記ジャンクションは、前記第４ハーフブリッジの前記２つのスイッチの前記ジャンクションに接続されており、
前記第１ハーフブリッジ及び前記第２ハーフブリッジは、前記第１ポートの前記第１端子と、前記第１ポートの前記第２端子との間に直列に接続されており、
前記第３ハーフブリッジ及び前記第４ハーフブリッジは、前記第２ポートの前記第１端子と、前記第２ポートの前記第２端子との間に直列に接続されており、
前記第１ハーフブリッジの前記第１スイッチ及び前記第１ハーフブリッジの前記第２スイッチは、前記第１ポートの前記第１端子と、前記第１ハーフブリッジ及び前記第２ハーフブリッジの前記ノードとの間に直列に接続されており、
前記第２ハーフブリッジの前記第１スイッチ及び前記第２ハーフブリッジの前記第２スイッチは、前記第１ポートの前記第２端子と、前記第１ハーフブリッジ及び前記第２ハーフブリッジの前記ノードとの間に直列に接続されており、
前記第３ハーフブリッジの前記第１スイッチ及び前記第３ハーフブリッジの前記第２スイッチは、前記第２ポートの前記第１端子と、前記第３ハーフブリッジ及び前記第４ハーフブリッジの前記ノードとの間に直列に接続されており、
前記第４ハーフブリッジの前記第１スイッチ及び前記第４ハーフブリッジの前記第２スイッチは、前記第２ポートの前記第２端子と、前記第３ハーフブリッジ及び前記第４ハーフブリッジの前記ノードとの間に直列に接続されており、
前記第１ハーフブリッジ及び前記第２ハーフブリッジの前記ノードは、前記第３ハーフブリッジ及び前記第４ハーフブリッジの前記ノードに接続されている
請求項１に記載のＤＣ／ＤＣコンバータ。
前記第１ハーフブリッジ及び前記第２ハーフブリッジは、前記第１ポートの前記第１端子と、前記第１ポートの前記第２端子との間に直列に接続されており、
前記第３ハーフブリッジ及び前記第４ハーフブリッジは、前記第２ポートの前記第１端子と、前記第２ポートの前記第２端子との間に直列に接続されており、
前記第１ハーフブリッジの前記第１スイッチ及び前記第１ハーフブリッジの前記第２スイッチは、前記第１ポートの前記第１端子と、前記第１ハーフブリッジ及び前記第２ハーフブリッジの前記ノードとの間に直列に接続されており、
前記第２ハーフブリッジの前記第１スイッチ及び前記第２ハーフブリッジの前記第２スイッチは、前記第１ポートの前記第２端子と、前記第１ハーフブリッジ及び前記第２ハーフブリッジの前記ノードとの間に直列に接続されており、
前記第３ハーフブリッジの前記第１スイッチ及び前記第３ハーフブリッジの前記第２スイッチは、前記第２ポートの前記第１端子と、前記第３ハーフブリッジ及び前記第４ハーフブリッジの前記ノードとの間に直列に接続されており、
前記第４ハーフブリッジの前記第１スイッチ及び前記第４ハーフブリッジの前記第２スイッチは、前記第２ポートの前記第２端子と、前記第３ハーフブリッジ及び前記第４ハーフブリッジの前記ノードとの間に直列に接続されており、
前記第１ハーフブリッジ及び前記第２ハーフブリッジの前記ノードは、前記第３ハーフブリッジ及び前記第４ハーフブリッジの前記ノードに接続されている
請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項13】
前記第１ハーフブリッジの前記２つのスイッチに接続する前記ジャンクションと、前記第３ハーフブリッジの前記２つのスイッチに接続する前記ジャンクションとに接続された第１インダクタと、
前記第２ハーフブリッジの前記２つのスイッチに接続する前記ジャンクションと、前記第４ハーフブリッジの前記２つのスイッチに接続する前記ジャンクションとに接続された第２インダクタと、
を備える請求項１２に記載のＤＣ／ＤＣコンバータ。
前記第２ハーフブリッジの前記２つのスイッチに接続する前記ジャンクションと、前記第４ハーフブリッジの前記２つのスイッチに接続する前記ジャンクションとに接続された第２インダクタと、
を備える請求項１２に記載のＤＣ／ＤＣコンバータ。
【請求項14】
前記第１ポートの前記第１端子と、前記第１ハーフブリッジ及び前記第２ハーフブリッジの前記ノードとの間に接続された第１キャパシタと、
前記第１ポートの前記第２端子と、前記第１ハーフブリッジ及び前記第２ハーフブリッジの前記ノードとの間に接続された第２キャパシタと、
前記第２ポートの前記第１端子と、前記第３ハーフブリッジ及び前記第４ハーフブリッジの前記ノードとの間に接続された第３キャパシタと、
前記第２ポートの前記第２端子と、前記第３ハーフブリッジ及び前記第４ハーフブリッジの前記ノードの間に接続された第４キャパシタと、
を備える請求項１３に記載のＤＣ／ＤＣコンバータ。
前記第１ポートの前記第２端子と、前記第１ハーフブリッジ及び前記第２ハーフブリッジの前記ノードとの間に接続された第２キャパシタと、
前記第２ポートの前記第１端子と、前記第３ハーフブリッジ及び前記第４ハーフブリッジの前記ノードとの間に接続された第３キャパシタと、
前記第２ポートの前記第２端子と、前記第３ハーフブリッジ及び前記第４ハーフブリッジの前記ノードの間に接続された第４キャパシタと、
を備える請求項１３に記載のＤＣ／ＤＣコンバータ。
【請求項15】
第１入出力ポートと、
第２入出力ポートと、
夫々、３つのポートと１組のスイッチとを含む４つのハーフブリッジと、
を備え、
前記１組のスイッチは、ジャンクションでお互い接続されており、前記１組のスイッチは、前記３つのポートの第１ポート及び第２ポートに接続されており、前記１組のスイッチの前記ジャンクションは、前記３つのポートの第３ポートに接続されており、
前記４つのハーフブリッジの第１組は、前記第１入出力ポートと直列に接続されており、前記４つのハーフブリッジの前記第１組と、前記第１入出力ポートとの間の前記接続は、お互いに接続された、前記第１入出力ポートと、前記４つのハーフブリッジの前記第１組の各ハーフブリッジの前記３つのポートの前記第２ポートとに接続された、前記４つのハーフブリッジの前記第１組の前記各ハーフブリッジの前記第１ポートで形成され、
前記４つのハーフブリッジの第２組は、前記第２入出力ポートと直列に接続されており、前記４つのハーフブリッジの前記第２組と、前記第２入出力ポートとの間の前記接続は、お互いに接続された、前記第２入出力ポートと、前記４つのハーフブリッジの前記第２組の各ハーフブリッジの前記３つのポートの前記第２ポートとに接続された、前記４つのハーフブリッジの前記第２組の各ハーフブリッジの前記第１ポートで形成され、
ハーフブリッジの前記第１組におけるハーフブリッジの一方の前記第３ポートは、ハーフブリッジの前記第２組におけるハーフブリッジの一方の前記第３ポートに接続される
ＤＣ／ＤＣコンバータ。
第２入出力ポートと、
夫々、３つのポートと１組のスイッチとを含む４つのハーフブリッジと、
を備え、
前記１組のスイッチは、ジャンクションでお互い接続されており、前記１組のスイッチは、前記３つのポートの第１ポート及び第２ポートに接続されており、前記１組のスイッチの前記ジャンクションは、前記３つのポートの第３ポートに接続されており、
前記４つのハーフブリッジの第１組は、前記第１入出力ポートと直列に接続されており、前記４つのハーフブリッジの前記第１組と、前記第１入出力ポートとの間の前記接続は、お互いに接続された、前記第１入出力ポートと、前記４つのハーフブリッジの前記第１組の各ハーフブリッジの前記３つのポートの前記第２ポートとに接続された、前記４つのハーフブリッジの前記第１組の前記各ハーフブリッジの前記第１ポートで形成され、
前記４つのハーフブリッジの第２組は、前記第２入出力ポートと直列に接続されており、前記４つのハーフブリッジの前記第２組と、前記第２入出力ポートとの間の前記接続は、お互いに接続された、前記第２入出力ポートと、前記４つのハーフブリッジの前記第２組の各ハーフブリッジの前記３つのポートの前記第２ポートとに接続された、前記４つのハーフブリッジの前記第２組の各ハーフブリッジの前記第１ポートで形成され、
ハーフブリッジの前記第１組におけるハーフブリッジの一方の前記第３ポートは、ハーフブリッジの前記第２組におけるハーフブリッジの一方の前記第３ポートに接続される
ＤＣ／ＤＣコンバータ。
【請求項16】
前記ハーフブリッジの前記第１組における前記ハーフブリッジの他方の前記第３ポートは、前記ハーフブリッジの前記第２組における前記ハーフブリッジの他方の前記第３ポートに接続されている
請求項１５に記載のＤＣ／ＤＣコンバータ。
請求項１５に記載のＤＣ／ＤＣコンバータ。
【請求項17】
各ハーフブリッジにおける前記１組のスイッチは、互いに直列に接続されている
請求項１６に記載のＤＣ／ＤＣコンバータ。
請求項１６に記載のＤＣ／ＤＣコンバータ。
【請求項18】
第１外部装置は、エネルギストレージデバイスである
請求項１６に記載のＤＣ／ＤＣコンバータ。
請求項１６に記載のＤＣ／ＤＣコンバータ。
【請求項19】
前記第１外部装置は、バッテリである
請求項１８に記載のＤＣ／ＤＣコンバータ。
請求項１８に記載のＤＣ／ＤＣコンバータ。
【請求項20】
第２外部装置は、フォトボルタイクアレイである
請求項１６に記載のＤＣ／ＤＣコンバータ。
請求項１６に記載のＤＣ／ＤＣコンバータ。
【請求項21】
前記第２外部装置は、電気的負荷である
請求項２０に記載のＤＣ／ＤＣコンバータ。
請求項２０に記載のＤＣ／ＤＣコンバータ。
【請求項22】
前記ハーフブリッジの前記第１組の一方は、第１インダクタに接続されており、
前記ハーフブリッジの前記第２組の一方は、前記第１インダクタに接続されている
請求項１６に記載のＤＣ／ＤＣコンバータ。
前記ハーフブリッジの前記第２組の一方は、前記第１インダクタに接続されている
請求項１６に記載のＤＣ／ＤＣコンバータ。
【請求項23】
前記ハーフブリッジの前記第１組の他方は、第２インダクタに接続されており、
前記ハーフブリッジの前記第２組の他方は、前記第２インダクタに接続されている
請求項２２に記載のＤＣ／ＤＣコンバータ。
前記ハーフブリッジの前記第２組の他方は、前記第２インダクタに接続されている
請求項２２に記載のＤＣ／ＤＣコンバータ。
【請求項24】
第１キャパシタと、
第２キャパシタと、
を備え、
前記４つのハーフブリッジの前記第１組は、前記第１入出力ポートの第１端子と前記第１入出力ポートの第２端子との間に接続されており、
前記第１キャパシタは、前記第１入出力ポートの前記第１端子と、前記４つのハーフブリッジの前記第１組の間の前記ジャンクションとの間に接続されており、
前記第２キャパシタは、前記第１入出力ポートの前記第２端子と、前記４つのハーフブリッジの前記第１組の間の前記ジャンクションとの間に接続されている
請求項１６に記載のＤＣ／ＤＣコンバータ。
第２キャパシタと、
を備え、
前記４つのハーフブリッジの前記第１組は、前記第１入出力ポートの第１端子と前記第１入出力ポートの第２端子との間に接続されており、
前記第１キャパシタは、前記第１入出力ポートの前記第１端子と、前記４つのハーフブリッジの前記第１組の間の前記ジャンクションとの間に接続されており、
前記第２キャパシタは、前記第１入出力ポートの前記第２端子と、前記４つのハーフブリッジの前記第１組の間の前記ジャンクションとの間に接続されている
請求項１６に記載のＤＣ／ＤＣコンバータ。
【請求項25】
第１インダクタと、
第２インダクタと、
第１キャパシタと、
第２キャパシタと、
第３キャパシタと、
第４キャパシタと、
を備え、
前記ハーフブリッジの前記第１組における前記ハーフブリッジの他方の前記第３ポートは、前記ハーフブリッジの前記第２組における前記ハーフブリッジの他方の前記第３ポートに接続されており、
各ハーフブリッジの前記１組のスイッチは、互いに直列に接続されており、
前記ハーフブリッジの前記第１組の一方は、前記第１インダクタに接続されており、前記ハーフブリッジの前記第２組の一方は、前記第１インダクタに接続されており、前記ハーフブリッジの前記第１組の前記他方は、前記第２インダクタに接続されており、前記ハーフブリッジの前記第２組の前記他方は、前記第２インダクタに接続されており、
前記４つのハーフブリッジの前記第１組は、前記第１入出力ポートの前記第１端子と前記第１入出力ポートの前記第２端子との間に接続されており、
前記第１キャパシタは、前記第１入出力ポートの前記第１端子と、前記４つのハーフブリッジの前記第１組の間の前記ジャンクションとの間に接続されており、
前記第２キャパシタは、前記第１入出力ポートの前記第２端子と、前記４つのハーフブリッジの前記第１組の間の前記ジャンクションとの間に接続されており、
前記４つのハーフブリッジの前記第２組は、前記第２入出力ポートの第１端子と、前記第２入出力ポートの第２端子との間に接続されており、
前記第３キャパシタは、前記第２入出力ポートの前記第１端子と、前記４つのハーフブリッジの前記第２組の間の前記ジャンクションとの間に接続されており、
前記第４キャパシタは、前記第２入出力ポートの前記第２端子と、前記４つのハーフブリッジの前記第２組の間の前記ジャンクションとの間に接続されている
請求項１５に記載のＤＣ／ＤＣコンバータ。
第２インダクタと、
第１キャパシタと、
第２キャパシタと、
第３キャパシタと、
第４キャパシタと、
を備え、
前記ハーフブリッジの前記第１組における前記ハーフブリッジの他方の前記第３ポートは、前記ハーフブリッジの前記第２組における前記ハーフブリッジの他方の前記第３ポートに接続されており、
各ハーフブリッジの前記１組のスイッチは、互いに直列に接続されており、
前記ハーフブリッジの前記第１組の一方は、前記第１インダクタに接続されており、前記ハーフブリッジの前記第２組の一方は、前記第１インダクタに接続されており、前記ハーフブリッジの前記第１組の前記他方は、前記第２インダクタに接続されており、前記ハーフブリッジの前記第２組の前記他方は、前記第２インダクタに接続されており、
前記４つのハーフブリッジの前記第１組は、前記第１入出力ポートの前記第１端子と前記第１入出力ポートの前記第２端子との間に接続されており、
前記第１キャパシタは、前記第１入出力ポートの前記第１端子と、前記４つのハーフブリッジの前記第１組の間の前記ジャンクションとの間に接続されており、
前記第２キャパシタは、前記第１入出力ポートの前記第２端子と、前記４つのハーフブリッジの前記第１組の間の前記ジャンクションとの間に接続されており、
前記４つのハーフブリッジの前記第２組は、前記第２入出力ポートの第１端子と、前記第２入出力ポートの第２端子との間に接続されており、
前記第３キャパシタは、前記第２入出力ポートの前記第１端子と、前記４つのハーフブリッジの前記第２組の間の前記ジャンクションとの間に接続されており、
前記第４キャパシタは、前記第２入出力ポートの前記第２端子と、前記４つのハーフブリッジの前記第２組の間の前記ジャンクションとの間に接続されている
請求項１５に記載のＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【背景技術】
【0001】
電力変換デバイス及び関連する制御システムは、様々なエネルギ源をインターフェイスで接続するために用いられる。例えば、電力システムは、様々な内部接続分配エネルギ源（例えば、電力ジェネレータ及びエネルギストレージユニット）及び負荷を含み得る。電力システムは、ユーティリティグリッド又はマイクログリッドに接続されてもよい。電力システムは、これらのエネルギ源の間の電力を変換するために電力変換を使用する（例えばＡＣ／ＤＣ、ＤＣ／ＤＣ、ＡＣ／ＡＣ及びＤＣ／ＡＣ）。
【0002】
電力エレクトロニクスにおいて、ＤＣ／ＤＣコンバータは、一の電圧レベルから他にソースを変換する。ＤＣ／ＤＣコンバータは、出力電圧が入力電圧より低いステップダウン（バック）コンバータと、出力電圧が入力電圧より高いステップアップ（ブースト）コンバータとを含む。ＤＣ／ＤＣコンバータは、入力電圧を所望の出力電圧にステップアップ又はステップダウンするために様々なトポロジーを使用する。例えば、ＤＣ／ＤＣコンバータは、例えばＩＧＢＴ等のスイッチがゲート信号を受信して、入力電圧を所望の出力電圧に変換するスイッチングトポロジーを使用してよい。ＤＣ／ＤＣコンバータがエネルギ源から出力された電力をマイクログリッドに適切な電圧に変換するマイクログリッドアプリケーションを含む様々なアプリケーションにおいて、ＤＣ／ＤＣコンバータが使用されてよい。
【発明の概要】
【0003】
本発明の実施形態は、一のポートの電圧の程度を、反対側のポートの電圧より高く、と同じに、より低くなるように制御可能なＤＣ／ＤＣコンバータを含む。
【0004】
一の態様では、ＤＣ／ＤＣコンバータシステムは、第１及び第２ポートの間の電圧レベルを変換する双方向ＤＣ／ＤＣコンバータと、ＤＣ／ＤＣコンバータを制御するための制御システムとを含む。双方向ＤＣ／ＤＣコンバータは、第１ポートに接続され、複数のスイッチを有する第１変換ステージと、第１変換ステージにインターフェイスで接続された第２変換ステージ、第２変換ステージは第２ポートに接続されており、複数のスイッチを有する、とを含む。制御システムは、第１ポート及び第２ポートの一方の電圧レベル、電流レベル又は電力のいずれか一つのコマンドと、第１ポート及び第２ポートの一方の電圧レベル、電流レベル又は電力レベルの実際値とを比較し、比較に基づいてインターフェイス電流コマンドを出力するように構成された外部制御ループユニットと、インターフェイス電流コマンドと第１及び第２変換ステージのインターフェイスのインターフェイス電流の実際値とを比較し、比較に基づいてスイッチング信号デューティ値を制御するように構成された内部制御ループユニットとを含む。
【0005】
ＤＣ／ＤＣコンバータシステムの内部制御ループユニットは、第１変換ステージコントローラ及び第２変換ステージコントローラを含んでよい。内部制御ループユニットは、第１及び第２インターフェイス電流コマンドを生成するために、インターフェイス電流コマンドとインターフェイス電流比較値とを比較し、第１及び第２インターフェイス電流コマンドとインターフェイス電流の実際値とを比較するように構成されていてよい。ここで、第１変換ステージコントローラは、第１インターフェイス電流コマンドとインターフェイス電流の実際値との比較に応じて、第１変換ステージに対するスイッチング信号のデューティ値を制御する。第２変換ステージコントローラは、第２インターフェイス電流コマンドとインターフェイス電流の実際値との比較に応じて、第２変換ステージに対するスイッチング信号のデューティ値を制御する。
【0006】
インターフェイス電流コマンドとインターフェイス電流比較値とを比較するときに、内部制御ループユニットは、第１インターフェイス電流コマンドを生成するために、インターフェイス電流比較値をインターフェイス電流コマンドから引き、第２インターフェイス電流コマンドを生成するために、インターフェイス電流比較値をインターフェイス電流コマンドに加え、第１インターフェイス電流コマンドとインターフェイス電流の実際値とを比較し、第１変換ステージコントローラによって、比較に基づいて、第１変換ステージに対するスイッチング信号のデューティ値を制御し、第２インターフェイス電流コマンドとインターフェイス電流の実際値とを比較し、第２変換ステージコントローラによって、比較に基づいて、第２変換ステージに対するスイッチング信号のデューティ値を制御するように構成されていてよい。
【0007】
第１変換ステージコントローラ及び第２変換ステージコントローラは、比例－積分－微分（ＰＩＤ）コントローラ、比例－積分（ＰＩ）コントローラ、比例（Ｐ）コントローラ及びヒステリシスコントローラの一つを含んでよい。
【0008】
前記外部制御ループは、前記インターフェイス電流を制御するための、電圧又は電流についてのコマンドと、実際の電圧又は電流との比較を受信するために、比例－積分－微分（ＰＩＤ）コントローラ、比例－積分（ＰＩ）コントローラ、比例（Ｐ）コントローラ及びヒステリシスコントローラの一つを含んでよい。
【0009】
第１変換ステージは、第１ポートの電圧が第２ポートの電圧より高いときに、第１ポートの電圧を、第２ポートの出力である出力電圧に変換してよい。第２変換ステージは、第２ポートの電圧が第１ポートの電圧より高いときに、第２ポートの電圧を、第２ポートの出力である出力電圧に変換してよい。第１変換ステージ及び第２変換ステージ各々は、第１及び第２ポートの電圧が実質的に同じであるときに、第１及び第２ポートの電圧を制御するために動作してよい。
【0010】
前記第１変換ステージは、第１ポートの第１端子及び第２端子間に直列接続された第１ハーフブリッジ及び第２ハーフブリッジを含んでよい。前記第２変換ステージは、第２ポートの第３端子及び第４端子間に直列接続された第３ハーフブリッジ及び第４ハーフブリッジを含んでよい。
【0011】
第１ハーフブリッジは、入力ポートの第１端子と第１ハーフブリッジの接合部との間に直列接続された一対の第１スイッチを含んでよく、第２ハーフブリッジは、第１ハーフブリッジの接合部と第２ハーフブリッジとの間に直列接続された一対の第２スイッチを有する。第３ハーフブリッジは、第３ハーフブリッジの接合部と第４ハーフブリッジとの間に直列接続された一対のスイッチを含んでよく、第４ハーフブリッジは、第３ハーフブリッジの接合部と第４ハーフブリッジとの間に直列接続された一対のスイッチを含んでよい。
【0012】
第１変換ステージ及び第２変換ステージは、第１及び第２インダクタ又は絶縁トランスを介して、インターフェイスで接続されていてよい。
【0013】
第１変換ステージ及び第２変換ステージが、第１及び第２インダクタを介して、インターフェイスで接続されている場合、第１インダクタは、一対の第１スイッチの接合部に接続された第１端子と、一対の第３スイッチの接合部に接続された第２端子とを有してよく、第２インダクタは、一対の第２スイッチの接合部に接続された第１端子と、一対の第４スイッチに接続された第２端子とを有する。
【0014】
第１変換ステージ及び第２変換ンステージが、絶縁トランスを介して、インターフェイスで接続されている場合、前記絶縁トランスの第１巻線の一方の側は、前記第１ハーフブリッジの前記一対のスイッチの接合部に接続されていてよく、前記第１巻線の他方の側は、前記第２ハーフブリッジの前記一対のスイッチの接合部に接続されていてよく、前記絶縁トランスの第２巻線の一方の側は、前記第３ハーフブリッジの前記一対のスイッチの接合部に接続されていてよく、前記第２巻線の他方の側は、前記第４ハーフブリッジの前記一対のスイッチの接合部に接続されていてよい。
【0015】
第１変換ステージは、第１ポートでエネルギストレージユニットに接続されていてよく、第２変換ステージは、第２ポートでＰＶアレイに接続されていてよい。
【0016】
ＤＣ／ＤＣコンバータシステムは、第１ハーフブリッジに結合された第１キャパシタと、第２ハーフブリッジに結合された第２キャパシタと、も含んでいてよい。制御システムは、第１キャパシタに係る電圧と第２キャパシタに係る電圧との間の電圧差を制御するためのキャパシタンス制御システムを更に有してよい。キャパシタンス制御システムは、第１キャパシタに係る電圧と第２キャパシタに係る電圧との間の差分を計算し、第１キャパシタに係る電圧と第２キャパシタに係る電圧との間の差分に応じて、デューティ比オフセットを計算し、デューティ比オフセットを、第１変換ステージコントローラにより出力されたデューティ値に適用するように構成されている。
【0017】
ＤＣ／ＤＣコンバータシステムは、第３ハーフブリッジに結合された第３キャパシタと、第４ハーフブリッジに結合された第４キャパシタと、も含んでよい。制御システムは、第３キャパシタに係る電圧と第４キャパシタに係る電圧との間の電圧差を制御するためのキャパシタンス制御システムを更に有してよい。キャパシタンス制御システムは、第３キャパシタに係る電圧と第４キャパシタに係る電圧との間の差分を計算し、第３キャパシタに係る電圧と第４キャパシタに係る電圧との間の差分に応じて、デューティ比オフセットを計算し、デューティ比オフセットを、第２変換ステージコントローラにより出力されたデューティ値に適用するように構成されている。
【0018】
他の態様では、インターフェイスで接続され、夫々複数のスイッチを有する、第１ポートに接続された第１変換ステージと第２ポートに接続された第２変換ステージとを有する双方向ＤＣ／ＤＣコンバータを制御する方法は、第１及び第２ポートの一方の電流レベル、電圧レベル又は電力のコマンドと、第１及び第２ポートの一方の電流レベル、電圧レベル又は電力の実際値とを比較することと、インターフェイス電流コマンドと、第１及び第２変換ステージのインターフェイスのインターフェイス電流の実際のレベルとを比較することと、比較に基づいてスイッチング信号を制御することを含む。
【0019】
インターフェイス電流コマンドと、第１及び第２変換ステージのインターフェイスのインターフェイス電流の実際値とを比較すること、及び、比較に基づいてスイッチング信号を制御することは、第１及び第２インターフェイス電流コマンドを生成するために、インターフェイス電流コマンドと、インターフェイス電流比較値とを比較することと、第１及び第２インターフェイス電流コマンドと、インターフェイス電流の実際値とを比較することと、第１インターフェイス電流コマンドとインターフェイス電流の実際値との比較に応じて、第１変換ステージに対するスイッチング信号のデューティ値を制御することと、第２インターフェイス電流コマンドとインターフェイス電流の実際値との比較に応じて、第２変換ステージに対するスイッチング信号のデューティ値を制御することと、を含んでよい。
【0020】
第１及び第２インターフェイス電流コマンドを生成するために、インターフェイス電流コマンドと、インターフェイス電流比較値とを比較すること、及び、第１及び第２変換ステージに対するスイッチング信号のデューティ値を制御することは、第１インターフェイス電流コマンドを生成するために、インターフェイス電流比較値を、インターフェイス電流コマンドから引くことと、第２インターフェイス電流コマンドを生成するために、インターフェイス電流比較値を、インターフェイス電流コマンドに加えることと、第１インターフェイス電流コマンドとインターフェイス電流の実際値とを比較して、比較に基づいて、第１変換ステージに対するスイッチング信号のデューティ値を制御することと、第２インターフェイス電流コマンドとインターフェイス電流の実際値とを比較して、比較に基づいて、第２変換ステージに対するスイッチング信号のデューティ値を制御することと、を含んでよい。
【0021】
第１変換ステージは、第１ポートでエネルギストレージユニットに接続されていてよく、第２変換ステージは、第２ポートでＰＶアレイに接続されていてよい。
【0022】
他の態様では、ＤＣ／ＤＣコンバータは、第１変換ステージ及び第２変換ステージを含んでよい。第１変換ステージは、第１ポートの第１端子及び第２端子間に直列接続された第１ハーフブリッジ及び第２ハーフブリッジを含む。第２変換ステージは、第１変換ステージに結合されている。第２変換ステージは、第２ポートの第３端子及び第４端子間に直列接続された第３ハーフブリッジ及び第４ハーフブリッジを有する。第１変換ステージは、第１ポートの第１電圧の程度が第２ポートの第２電圧の程度より高いときに、第１ポートの第１電圧を、第２ポートの出力である所望の出力電圧に変換するように動作可能である。第２変換ステージは、第２ポートの第２電圧の程度が第１ポートの第１電圧の程度より大きいときに、第２ポートの第２電圧を、第１ポートの出力である所望の電圧出力電圧に変換するように動作可能である。
【0023】
第１変換ステージは、第１、第２、第３及び第４ハーフブリッジが直列ハーブブリッジのカスケード接続を形成するように、第２変換ステージに接続されていてよい。
【0024】
第１ハーフブリッジは、第１ポートの第１端子と、第１ハーフブリッジ及び第２ハーフブリッジの接合部との間に直列接続された一対の第１スイッチを含んでよい。
【0025】
第２ハーフブリッジは、第１ポートの第２端子と、第１ハーフブリッジ及び第２ハーフブリッジの接合部との間に直列接続された一対の第２スイッチを含んでよい。
【0026】
第３ハーフブリッジは、第２ポートの第１端子と、第３ハーフブリッジ及び第４ハーフブリッジの接合部との間に接続された一対のスイッチを含んでよい。
【0027】
第４ハーフブリッジは、第２ポートの第２端子と、第３ハーフブリッジ及び第４ハーフブリッジの接合部との間に直列接続された一対のスイッチを含んでよい。
【0028】
ＤＣ／ＤＣコンバータは、一対の第１スイッチの接合部に接続された第１端子と、一対の第３スイッチの接合部に接続された第２端子とを有する第１インダクタと、一対の第２スイッチの接合部に接続された第１端子と、一対の第４スイッチに接続された第２端子とを有する第２インダクタと、を更に含んでよい。
【0029】
ＤＣ／ＤＣコンバータは、第１及び第２ハーフブリッジに近接して結合された第１及び第２キャパシタと、第３及び第４ハーフブリッジに近接して結合された第３及び第４キャパシタと、を更に含んでよい。
【0030】
第１変換ステージ及び第２変換ステージは、絶縁トランスを介して、インターフェイスで接続されていてよい。絶縁トランスの第１巻線の一方の側は、第１ハーフブリッジの一対のスイッチの接合部に接続されており、第１巻線の他方の側は、第２ハーフブリッジの一対のスイッチの接合部に接続されており、絶縁トランスの第２巻線の一方の側は、第３ハーフブリッジの一対のスイッチの接合部に接続されており、第２巻線の他方の側は、第４ハーフブリッジの一対のスイッチの接合部に接続されている。
【0031】
第１ポートは、エネルギストレージユニットに結合するように構成されていてよく、第２ポートは、フォトボルタイクアレイに結合するように構成されていてよい。
【0032】
本発明の利点は容易に認められるだろうし、関連する添付図面を考慮して以下の詳細な説明を参照することにより、よりよく理解できる。
【図面の簡単な説明】
【0033】
【発明を実施するための形態】
【0034】
本明細書の一部を形成し、具体的な実施例を図示する添付図面を参照する。しかしながら、本明細書に記載の原理は、多数の異なる形態で実施されてよい。図中の構成要素は必ずしも縮尺どおりではなく、代わりに本発明の原理を説明することに重点がおかれている。さらに、図面において、異なる視点を通じて対応する部品を指定するために、同様の参照番号が付されてよい。
【0035】
本発明の以下の説明において、特定の用語は、参照のみを目的として用いられ、限定を意図するものではない。例えば、様々な要素を記述するために本明細書において、第１、第２等の用語が用いられるかもしれないが、これらの要素は、これらの用語により限定されるものではない。これらの用語は、一の要素を他から区別するためだけに用いられる。本発明の説明及び添付の特許請求の範囲で使用されるように、単数形「a」、「an」及び「the」は、文脈がそうでないことを明確に示さない限り、複数形も含むことを意図している。本明細書で使用される「及び／又は」という用語は、関連する列挙された用語の１つ又は複数のありとあらゆる可能な組み合わせを指し、包含することも理解されるであろう。用語「comprises」及び／又は「comprising」は、本明細書で用いられる場合、述べられた特徴、整数、ステップ、操作、要素、及び／又は構成要素の存在を明記すると理解されるだろうが、一つ以上の他の機能、整数、ステップ操作、要素、コンポーネント、及び／又はそのグループの存在又は追加を排除しない。
【0036】
典型的なＤＣ／ＤＣコンバータは、例えばバッテリ等のソースに接続されていてよく、それによりソース電圧が中間ＤＣバスへ増加（又は減少）可能となる。例えば、バッテリ電圧が３００から６００Ｖである場合、ＤＣ／ＤＣコンバータは、この電圧を、中間ＤＣバスで例えば８００Ｖなどの出力電圧にブーストしてよい。このような設計は、電流制御がいずれの方向（例えばバッテリの充電又は放電）であるときに、出力電圧が入力電圧より常に高いことを要求する。このような設計は、ソース電圧の増加又は減少に制限される。
【0037】
本発明の実施形態は、ブースト（即ち、増加）又はバック（即ち、減少）動作のいずれにも限定されないＤＣ／ＤＣコンバータを含む。ＤＣ／ＤＣコンバータは、トポロジーを伴う第１及び第２ポートと、一方のポートの電圧の大きさが、反対側のポートの電圧より高く、と同じに、より低くなるように制御可能であるという柔軟性を可能とする制御システムと、を含む。
【0038】
本発明の実施形態は、ＤＣ／ＤＣコンバータと、所望の電流、電圧又は電力リファレンスを出力するためにＤＣ／ＤＣコンバータを制御する制御構造を有する制御システムと、を含む。本発明の実施形態は、低電圧定格スイッチ（例えば、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）等の半導体デバイス）を使用しつつ、高電圧エネルギストレージ（例えばバッテリ）及びフォトボルタイク（ＰＶ）アレイのインターフェイスを可能にするＤＣ／ＤＣコンバータ及び制御システムを含む。本発明の実施形態は、ＰＶアレイを伴うエネルギストレージ（例えばバッテリ）とのインターフェイスを可能にするＤＣ／ＤＣコンバータ及び制御システムも含み、ここで、エネルギストレージの出力／入力電圧及びＰＶアレイの出力電圧は、電圧の程度が重複している。
【0039】
図１を参照して、本発明の実施形態によるＤＣ／ＤＣコンバータ１００は、互いに接続された第１変換ステージ１１０及び第２変換ステージ１２０を含んでよい。第１変換ステージは、例えばエネルギストレージユニット（例えばバッテリ）等の電源に接続されてよい第１ポート１３０に接続されている。第２変換ステージは、例えばフォトボルタイク（ＰＶ）アレイ等の電源、又は他の電力コンバータ（例えば電力インバータ）、又は負荷に接続されてよい第２ポート１４０に接続されている。第１及び第２変換ステージ１１０、１２０は、双方向ＤＣ／ＤＣコンバータ（即ち、電力の流れが双方向である）を形成する。図１に示す実施形態では、第１ポート１３０での第１変換ステージ１１０の電圧の大きさは、第２ポート１４０での第２変換ステージの電圧の大きさより大きく若しくは小さく、又は、実質的に等しく（即ち、等しいに近い）なることが可能である。従って、ＤＣ／ＤＣコンバータ１００のいずれかの側は、バック又はブーストコンバータとして使用可能である。図１は、第１及び第２ポート１３０及び１４０に接続されたバッテリ及びＰＶアレイを示しているけれども、異なるソース及び／又は負荷が、第１及び第２ポート１３０及び１４０に代わりに接続されていてもよいことに留意されたい、つまり、本発明はそのように限定されない。
【0040】
実施形態では、第１変換ステージ１１０は、ポート１３０の電圧の大きさがポート１４０の電圧の大きさより高い場合、第１ポート１３０の電圧を、ポート１４０の所望の大きさ（即ち、出力電圧）に変換するように動作する。この変換は、フィードバック信号と比較される電流コマンド、電圧コマンド又は電力リファレンスのいずれか一つを用いて実現されてよい。第２変換ステージ１２０は、ポート１４０の電圧の大きさがポート１３０の電圧の大きさより大きい場合、ポート１４０電圧を、ポート１３０で所望の大きさに変換するように動作する。この変換は、フィードバック信号と比較される電流コマンド、電圧コマンド又は電力リファレンスのいずれか一つを用いて実現されてよい。
【0041】
従って、ＤＣ／ＤＣコンバータは、いずれかのポートでの電圧の大きさが、いずれかの側で例えば１５００Ｖ等の所定電圧までの範囲をとる設計において、実装されてよい。この例では、ＤＣ／ＤＣコンバータにおける電力の流れを制御可能にしつつ（即ち、電流の方向を制御する）、ポート１３０、１４０いずれかの電圧を、１５００Ｖまでの任意の電圧に制御可能である。従って、例えばポート１３０の電圧を８００Ｖにすることができ、ポート１４０の電圧を１５００Ｖにすることができ、電流はいずれの方向にも制御可能である（例えば、電源を充電又は放電する）。同様に、ポート１３０を１５００Ｖにすることができ、ポート１４０を８００Ｖにすることができ、電流はいずれの方向にも制御可能である。最後に、ポート１３０の電圧の大きさは、ポート１４０の電圧の大きさと実質的に等しくなることができ、電流はいずれの方向にも制御可能である。
【0042】
実施形態では、ＤＣ／ＤＣコンバータは、２組のカスケード式ハーフブリッジを含む。第１変換ステージ１１０は、直列に接続された第１ハーフブリッジ１１２及び第２ハーフブリッジ１１４を含む。第１ハーフブリッジ１１２及び第２ハーフブリッジ１１４は、夫々、一対のスイッチＱ１、Ｑ２及びＱ３、Ｑ４を有してよい。第２変換ステージ１２０は、直列に接続された第３ハーフブリッジ１２２及び第４ハーフブリッジ１２４を含む。第３ハーフブリッジ１２２及び第４ハーフブリッジ１２４は、夫々、一対のスイッチＱ５、Ｑ６及びＱ７、Ｑ８を有してよい。
【0043】
図１に示す実施形態では、第１ハーフブリッジ１１２の一対のスイッチＱ１、Ｑ２は、第１ポート１３０の第１端子と、第１ハーフブリッジ１１２及び第２ハーフブリッジ１１４の接合部（即ち、第１ハーフブリッジを第２ハーフブリッジに接続するノード）との間に直列に接続される。第２ハーフブリッジ１１４の一対のスイッチＱ３、Ｑ４は、第１ハーフブリッジ１１２及び第２ハーフブリッジ１１４の接合部（即ち、第１ハーフブリッジを第２ハーフブリッジに接続するノード）と、ポート１３０の第２端子との間に直列に接続される。第３ハーフブリッジ１２２の一対のスイッチは、第２ポートの第１端子と、第３ハーフブリッジ１２２及び第４ハーフブリッジ１２４の接合部との間に直列に接続される。第４ハーフブリッジ１２４の一対のスイッチは、第３ハーフブリッジ１２２及び第４ハーフブリッジ１２４の接合部と、第２ポート１４０の第２端子との間に接続されている。
【0044】
実施形態では、第１変換ステージ１１０及び第２変換ステージは、第１及び第２インダクタＬ１及びＬ２を用いてインターフェイスで接続される。第１インダクタＬ１の一の端子は、第１ハーフブリッジ１１２の一対のスイッチＱ１、Ｑ２の接合部（即ち、スイッチＱ１及びＱ２を接続するノード）に接続される。第１インダクタＬ１の他の端子は、第３ハーブブリッジ１２２の一対のスイッチの接合部に接続される。第２インダクタＬ２の一の端子は、第２ハーフブリッジ１１４の一対のスイッチＱ３、Ｑ４の接合部に接続されており、第２インダクタの他の端子は、第４ハーフブリッジ１２４の一対のスイッチＱ７、Ｑ８の接合部に接続されている。
【0045】
他の実施形態では、第１及び第２インダクタＬ１及びＬ２は、図２に示す絶縁トランスＴ１により置き換えられてよい。図２に図示するように、絶縁トランスＴ１の第１巻線の一方の側は、第１ハーフブリッジの一対のスイッチＱ１、Ｑ２の接合部に接続されており、第１巻線の他方の側は、第２ハーフブリッジの一対のスイッチＱ３、Ｑ４の接合部に接続されている。トランスＴ１の第２巻線の一方の側は、第３ハーフブリッジの一対のスイッチＱ５、Ｑ６の接合部に接続されており、第２巻線の他方の側は、第４ハーフブリッジ１２４の一対のスイッチＱ７、Ｑ８の接合部に接続されている。
【0046】
第１及び第２変換ステージ１１０及び１２０が、インダクタＬ１及びＬ２（図１）によりインターフェイスで接続される実施形態では、ＤＣ／ＤＣコンバータ１００は、付加的な中央部接続１５０を更に含んでよい。図１を参照して、中央部接続１５０は、第１及び第２ハーフブリッジ１１２、１１４の接合部を、第３及び第４ハーフブリッジ１２２、１２４の接合部に接続してよい。中央部接続１５０は、例えば、入力／出力１３０がエネルギストレージ（例えばバッテリ／複数のバッテリ）に接続されるシナリオにおいて、バッテリ端子上のノイズは、ニュートラル中央部接続により減少されるという利点があるだろう。しかしながら、リップル実施（即ち、バッテリ及びＰＶポート上のリップル電流及び電圧）をある程度妥協するというこの接続の設計上のトレードオフがある。
【0047】
実施形態では、ハーフブリッジ１１２、１１４、１２２、１２４各々は、フィルタリング及び半導体電圧オーバシュート低減のために、ＤＣバスキャパシタＣ１～Ｃ４に近接して結合されていてよい。例えばキャパシタＣ１は、Ｑ１及びＱ２により形成されるハーフブリッジについてのフィルタキャパシタである。これらのキャパシタＣ１～Ｃ４各々は、個別のキャパシタであってもよいし、適切な定格に到達するために、複数のディスクリートキャパシタを直列及び並列に組み合わせたものであってもよい。
【0048】
実施形態では、スイッチＱ１～Ｑ８は、バックボディダイオードを伴う半導体スイッチである。Ｑ１～Ｑ８に使用してよい半導体スイッチの例は、ＩＧＢＴ、ＭＯＳＦＥＴ等を含むが、これらに限定されない。
【0049】
実施形態では、エネルギストレージユニットは、入力／出力側１３０に設けられてよく、ＰＶアレイ及び／又はＰＶインバータは、入力／出力側１４０に接続されてよい。このようなレイアウトの一つが図６の例示的なシステムに示されている。例えばＤＣ／ＤＣコンバータ１００は、エネルギストレージユニット５１０（バッテリ６１０等）とＰＶアレイ６２０との間で使用可能であり、ＰＶアレイ６２０は、ユーティリティＡＣグリッド６５０に接続されたインバータ６３０を有していてよい。この特定のレイアウトでは、ＤＣ／ＤＣコンバータ１００を通る電力の流れが双方向であることが好ましく、それにより、システムはＰＶアレイからの電力でバッテリを充電する能力を有し、一方で、ＰＶインバータの方法によりバッテリをグリッドに放電することも可能である。この場合、バッテリの電圧は、双方向の電力の流れを伴い、ＰＶ電圧よりも高く若しくは低く、又はおおよそ等しくなることが可能である。バッテリ電圧がＰＶ電圧より高い場合、バッテリ側コンバータ（即ち、第１変換ステージ１１０）はスイッチングする。バッテリ電圧がＰＶ電圧より低い場合、ＰＶ側コンバータ（即ち、第２変換ステージ１２０）はスイッチングする。両者の電圧が等しい又は実質的に等しい（即ち、等しいに近い）場合、両側のコンバータがスイッチングする。電圧が等しいに近いか否かの判定は、設計思想に基づいてよく、コンバータ１００の制御システム内にプログラムされる。例えば、第１ポート１３０電圧の大きさを、第２ポート１４０の電圧の大きさから引いて得られた値が、所定値以下である場合、両電圧が、実質的に等しいと判定されてよい。例えば、両ポート電圧が互いに５％以内である場合、それらは実質的に等しいと判定されてよい。従って、ＤＣ／ＤＣコンバータ１００のいずれの側もバック又はブーストとして使用可能である。
【0050】
実施形態では、制御システム６６０は、インバータ６３０及びＤＣ／ＤＣコンバータ１００を制御するための一以上のコントローラを含んでよい。一の実施形態では、制御システム６６０は、ＤＣ／ＤＣコンバータ１００及びインバータ６３０各々を制御するための単一のコントローラを含んでよい。他の実施形態では、制御システム６６０は、ＤＣ／ＤＣコンバータ１００及びＰＶインバータのための分離したコントローラを含んでよい。制御システム６６０のコントローラは、ＤＣ／ＤＣコンバータ１００及び／又はインバータ６３０内に収容されていてもよいし、一方又は両方から分離して収容されていてもよい。分離したマスタコントローラは、ＤＣ／ＤＣコンバータ及びインバータ６３０の一以上のコントローラに信号を送信するために、及び／又は、一以上のコントローラの間を調整するために用いられてもよい。
【0051】
図３は、本発明の実施形態によるＤＣ／ＤＣコンバータを制御するための制御システムの制御構造３００を示している。図４は、本発明の実施形態による図３に示す制御構造３００により制御されるＤＣ／ＤＣコンバータの回路図である。図４は、図１に類似しているが、特定の測定のための符号と、ＤＣ／ＤＣコンバータのスイッチに送信するゲーティング／スイッチング信号とも含む。
【0052】
図３及び図４を参照して、制御構造３００は、外部制御ループ３１０及び内部制御ループ３２０を含む。外部ループ３１０は、第１ポート又は第２ポート１２０の電圧、電流又は電力の大きさを制御する（一例では、これは、バッテリ／ＰＶ電流の大きさ又はバッテリ／ＰＶ電圧の大きさであり得る）。内部ループ３２０は、インターフェイスインダクタ電流Ｉｍ１を制御する。図４に示す例示的な実施形態では、バッテリ電流又は電圧は、ポート１３０の電流又は電圧であり、ＰＶ電流又は電圧は、ポート１４０の電圧又は電流である。インターフェイスインダクタ電流Ｉｍ１は、第１変換ステージ及び第２変換ステージのインターフェイスの電流である。第１及び第２インダクタＬ１及びＬ２が、第１及び第２変換ステージ１１０、１２０（図１及び４）のインターフェイスとして用いられる実施形態では、インターフェイスインダクタ電流の一方又は両方（例えば、Ｉｍ１、Ｉｍ２又はＩｍ１及びＩｍ２）が制御される。第１及び第２インダクタが、絶縁トランスＴ１（図２）により置き換えられる実施形態では、内部ループ３２０は、トランス電流Ｉｍ１を制御する。例示的な実施形態は、ソースとしてのバッテリ／ＰＶ電圧又は電流を有するが、外部ループ３１０が、ソースが接続される第１及び第２ポート１３０又は１４０の一方の電圧／電流／電力を制御する場合に、他のソースがポート１３０及び１４０に接続されてよい、と理解すべきである。
【0053】
図３に示す実施形態では、コントローラパラメータ（例えば、２つのＰＩパラメータ）は、ハードウェアパラメータに適合するように調整されてよい。チューニングは、複数の要因に依存してよい。例えば１）要求される応答速度－システムの制御帯域幅－例えば、１ｍｓ又は１００ｍｓで定格電流に到達することが望ましいか否か、２）システムのハードウェアパラメータ：インダクタンス、キャパシタンス及びスイッチング周波数値。
【0054】
外部制御ループ３１０は、第１ポート１３０及び第２ポート１４０の一方の電圧、電流又は電力（例えばバッテリ電流又はＰＶ電圧）の特定のレベル（即ち、大きさ）のためのコマンドを一の入力として受信し、電圧、電流又は電力の実際のレベル（例えばバッテリ電流又はＰＶ電圧の実際の大きさ）のフィードバックを他の入力として受信する。電力のコマンドの場合、電力は、制御されるポート１３０又は１４０の電圧及び電流センサから取得された値を用いることにより、計算される。電圧、電流又は電力（例えばバッテリ電流又はＰＶ電圧）の特定のレベル（即ち、大きさ）のコマンドは、電圧、電流又は電力の所望の大きさであってよい（例えば、第１ポート１３０又は第２ポート１４０のバッテリ電流の所望の大きさ又はＰＶ電圧の所望の大きさ）。これらのコマンドは、所望の動作モードに基づいてＤＣ／ＤＣコンバータ１００のコントローラにおいて生成されてもよいし、マスタコントローラにより送信されてよい。例えば、バッテリが放電される場合、正のバッテリ電流コマンドが用いられてよく、バッテリが充電される場合、負のバッテリ電流コマンドが用いられてよい。バッテリ電流又はＰＶ電圧のフィードバックは、第１ポート１３０又は第２ポート１４０で測定されたバッテリ電流の実際の大きさ又はＰＶ電圧の実際の大きさである。所望の大きさは、次に、例えば所望の大きさと実際の大きさとの間の差分をとることにより、実際の大きさと比較される。この差分は、インダクタ（例えばＬｍ１）の一つを介して、インターフェイスインダクタ電流（例えばＩｍ１）の一つを制御するためのコントローラ３１２内に入力される。コントローラ３１２は、次に、内部制御ループ３２０に、インターフェイスインダクタ電流のための電流コマンドＩｍ＿ｃｍｄを出力する。ここで、第１及び第２変換ステージ１１０、１２０のスイッチＱ１～Ｑ８に送信される一以上のスイッチング信号のデューティ値Ｄ１を計算するために、電流コマンドＩｍ＿ｃｍｄは、インターフェイスインダクタ電流の実際の大きさと比較可能なインターフェイスインダクタ電流のための所望の大きさとしてみなされてよい。
【0055】
中央部接続１５０がインストールされる実施形態では、インダクタ電流Ｉｍ１の制御に加えて、制御構造３００は、Ｉｍ１が制御されるのと同じ方法で、Ｉｍ２を制御するための追加の外部及び内部制御ループを含んでよい。中央部接続１５０が省略された場合、Ｉｍ２の制御は、インダクタ電流Ｉｍ２はＩｍ１と同じになるため、Ｉｍ２の制御は不要である。
【0056】
図３に示す実施形態では、コントローラ３１２及び３２２は、比例－積分（ＰＩ）コントローラである。しかしながら、コントローラはＰＩコントローラに限定されないと理解すべきであり、実際、コントローラは、例えば比例－積分－微分（ＰＩＤ）コントローラ、比例（Ｐ）コントローラ、ヒステリシスコントローラ、等を含む任意の閉ループコントローラであってよい。
【0057】
内部制御ループ３２０は、インダクタ電流コマンドＩｍ＿ｃｍｄ及びインダクタ電流Ｉｍ１の実際の大きさを、入力として、受信する。インダクタ電流コマンドＩｍ＿ｃｍｄは、次に、例えば、インダクタ電流コマンドＩｍ＿ｃｍｄとインダクタ電流Ｉｍ１との間の差分をとることにより、インターフェイスインダクタ電流と比較される。この差分は、次に、スイッチＱ１～Ｑ８（図４参照）に入力されるスイッチング信号Ｇｂ１ｐ、Ｇｂ１ｎ、Ｇｂ２ｐ、Ｇｂ２ｎ、Ｇｓ１ｐ、Ｇｓ１ｎ、Ｇｓ２ｐ、Ｇｓ２ｎを生成するために用いることが可能なデューティ値Ｄ１の計算のために、コントローラ３２２に入力される。コントローラ３２２は、ＤＣ／ＤＣコンバータに、デューティ値又はスイッチング信号Ｇｂ１ｐ、Ｇｂ１ｎ、Ｇｂ２ｐ、Ｇｂ２ｎ、Ｇｓ１ｐ、Ｇｓ１ｎ、Ｇｓ２ｐ、Ｇｓ２ｎを出力する。デューティ値は、ＤＣ／ＤＣコンバータ１００のステップアップ／ステップダウンの大きさに影響を及ぼすスイッチの信号のデューティサイクルに影響を及ぼし、デューティ比は、ＤＣ／ＤＣコンバータ１００の第１ポート１３０及び第２ポート１４０の電圧の比に依存する。
【0058】
制御構造３００がデューティ値を計算する場合、入力／出力１３０から流れる電流は、正の電流として規定されてよく（例えば、バッテリが入力／出力１３０に存在する実施形態では、バッテリ放電電流は、正の電流として規定される）、制御構造は、上限インターフェイスインダクタＬｍ１の電流を制御してよい（制御構造は、任意のインターフェイスインダクタの電流を同様に制御可能であると理解すべきである）。バッテリ側コントローラから計算されたデューティ値（Ｄｂ１）は、ＩＧＢＴＴｂ１Ｇ（Ｇｐ１ｐ）のゲートについてのものである。例えば、デューティ値Ｄｂ１が１である場合、Ｔｂ１ｐは完全にオンであり、０．５は半分オンであり半分オフであり、０は完全にオフである。Ｇｂ１ｎは、デッドタイムを伴うＧｐ１ｐの逆数であってよい。Ｇｂ２ｐ／Ｇｂ２ｎは、複数の方法で、Ｇｂ１ｐ／Ｇｂ１ｎから確認されてよい。一の実施形態では、Ｇｂ２ｐ／Ｇｂ２ｎは、Ｇｂ１ｐ／Ｇｂ１ｎを逆にすることによって確認されてよい（即ち、Ｇｂ２ｐ＝Ｇｂ１ｎ、Ｇｂ２ｎ＝Ｇｂ１ｐ）。他の実施形態では、Ｇｂ２ｐ／Ｇｂ２ｎは、Ｇｂ１ｐ／Ｇｂ１ｎを逆にして、半周期（１８０度）だけシフトすることにより確認されてよい。同様のロジックは、入力／出力側１４０スイッチ信号に適用される。
【0059】
いくつかの状況では、ＩＧＢＴのダイオードのみが必要とされる、つまり、ＩＧＢＴは、完全にオフにされるべきである。例えば、ＰＶ側電圧がバッテリ側より十分に高く（即ち、互いに実質的に等しくない）、電流は、バッテリ側からＰＶ側に流れている場合、Ｔｓ１ｐ／Ｔｓ２ｎは、オフであるべきであり、Ｔｓ１ｎ／Ｔｓ２ｐのみがスイッチングされる。実施形態では、スイッチのゲーティングはオフにされないことが望ましい（即ち、これらのスイッチが不要であっても、スイッチは依然としてゲート信号を受信する）。しかしながら、電流の方向は、スイッチが導通しないような方向である。代わりに、バックボディ並列ダイオードは導通する。これらのスイッチはスイッチングしているが、電流がながれないので損失はない。ＭＯＳＦＥＴを用いるコンバータでは、バックボディダイオードよりもＭＯＳＦＥＴチャンネルが電流を伝導することが望ましい－この場合、ゲーティングがオフにされないことが要求される。
【0060】
図３の制御構造は、所望の出力を得るために、スイッチング信号Ｇｂ１ｐ，Ｇｂ１ｎ、Ｇｂ２ｐ、Ｇｂ２ｎ、Ｇｓ１ｐ、Ｇｓ１ｎ、Ｇｓ２ｐ、Ｇｓ２ｎのデューティサイクルを計算可能であるが、この制御システムは、同時に、第１変換ステージ１１０及び第２変換ステージ１２０のスイッチングを回避することは困難である。ポート１３０（例えばバッテリ）及びポート１４０（例えばＰＶアレイ又はＰＶインバータ）の電圧の大きさが異なる場合、第１変換ステージ１１０及び第２変換ステージ１２０の一方のみのスイッチが、スイッチングされることが必要である。例えば、最高電圧を有する入力／出力１３０又は１４０の第１又は第２変換ステージ１２０のスイッチのみが、スイッチングされる必要がある。望ましくは、第１及び第２変換ステージ１１０、１２０の他方のスイッチは、常にオン又はオフであるべきである（即ち、スイッチングなし）。例えば、バッテリが入力／出力１３０に存在し、ＰＶアレイ／ＰＶインバータが入力／出力１４０に存在する実施形態を考えると、ＰＶ＝１０００Ｖ且つバッテリ＝５００Ｖの場合、バッテリ側変換ステージ１１０は、スイッチングされるべきではなく、ＰＶ側変換ステージ１２０は、０．５に近いデューティ比を有するであろう。
【0061】
図３に示す制御構造は、所望の出力を得るために、第１及び第２変換ステージ１２０の両方をスイッチングするための制御を提供するけれども、この制御は、不必要なスイッチング損失をもたらす（この場合、第１及び第２変換ステージのインターフェイスの電圧を、バッテリ及びＰＶ電圧の両側より低くするために、両側の全てのスイッチをスイッチングする場合、制御は実行可能であるが、スイッチング損失が生じる）。
【0062】
図５は、本発明の実施形態によるＤＣ／ＤＣコンバータのための制御構造５００である。図５の制御構造５００は、ＤＣ／ＤＣコンバータ１００を制御する、それにより、これらの変換ステージ１１０及び１２０の電圧が所定電圧の大きさだけ離れているときに、第１変換ステージ１１０及び第２変換ステージ１２０の一方のみがその時にスイッチングし、それにより、第１変換ステージ１１０及び第２変換ステージ１２０の電圧の大きさが十分に近いときに（即ち、差分が所定電圧値以内である）、第１変換ステージ１１０及び第２変換ステージ１２０の両方がスイッチングする。加えて、図５の制御構造は、一の変換ステージから他の変換ステージへの切り換えをスムーズな移行を提供する。
【0063】
図５を参照して、制御構造５００は、外部制御ループユニット５１０及び内部制御ループユニット５２０を備える。外部制御ループユニット５１０は、一方のポート（１１０又は１２０）の電圧の大きさ、電流の大きさ又は電力を制御し、インターフェイスインダクタ電流コマンドＩｍ＿ｃｍｄを生成する（第１及び第２インダクタが、絶縁トランスＴ１（図５参照）により置き換えられる実施形態では、内部ループ３２０は、トランス電流Ｉｍ１を制御してよい）。内部制御ループ５２０は、インダクタ電流コマンドＩｍ＿ｃｍｄを受信して、インターフェイス電流コマンドをインターフェイス電流比較値と比較することにより（つまり、インターフェイス電流比較値Ｉｄｅｌｔａを用いて、２つのポートのためのＩｍ＿ｃｍｄ値を調整することにより）、２つの異なるインダクタ電流コマンド、即ち、第１インダクタ電流コマンドＩｂ＿ｃｍｄ及び第２インダクタ電流コマンドＩｓ＿ｃｍｄを生成する。内部制御ループ５２０は、第１及び第２デューティ値Ｄｂ１及びＤｓ１を生成するために、第１及び第２インダクタ電流コマンドＩｂ＿ｃｍｄ及びＩｓ＿ｃｍｄを用いる。第１デューティ値Ｄｂ１は、第１変換ステージ１１０のスイッチＱ１～Ｑ４のスイッチングを制御するためのものであり、第２デューティ値Ｄｓ１は、第２変換ステージ１２０のスイッチＱ５～Ｑ８のスイッチングを制御するためのものである。
【0064】
中央部接続１５０がインストールされた実施形態では、インダクタ電流Ｉｍ１を制御することに加えて、制御構造５００は、Ｉｍ１が制御される方法と同じにＩｍ２を制御するための追加の外部及び内部制御ループを含んでよい。中央部接続１５０が省略される場合、インダクタ電流Ｉｍ２はＩｍ１と同じになるため、Ｉｍ２の制御は不要である。
【0065】
図５に示す実施形態では、コントローラ５１２、５２２及び５２４は、比例－積分（ＰＩ）コントローラである。しかしながら、これらのコントローラはＰＩコントローラに限定されないと理解すべきであり、実際、コントローラは、例えば比例－積分－微分（ＰＩＤ）コントローラ及び比例（Ｐ）コントローラ等を含む任意の閉ループコントローラであってよい。
【0066】
外部制御ループユニット５１０は、第１及び第２ポート１３０及び１４０の一方の電圧の大きさ、電流の大きさ又は電力（例えばバッテリ電流又はＰＶ電圧）についてのコマンドを、一の入力として受信する。外部制御ループユニット５１０は、ポート１３０又は１４０電圧、電流又は電力のフィードバック（例えばバッテリ電流又はＰＶ電圧のフィードバック）を、他の入力として受信する。図３を参照して説明した制御構造と同様に、ソースとしてのバッテリ／ＰＶ電圧又は電流は一例であると理解すべきであり、他のソースがポート１３０及び１４０に結合されてよい。電圧、電流又は電力（例えばバッテリ電流又はＰＶ電圧）についてのコマンドは、電圧、電流又は電力の所望の大きさ（例えばバッテリ電流又はＰＶ電圧の所望の大きさ）であってよく、電圧、電流又は電力（例えばバッテリ電流又はＰＶ電圧）のフィードバックは、ポート１３０又は１４０の電圧、電流又は電力の実際の大きさ（例えば、バッテリ電流又はＰＶ電圧の実際の大きさ）である。所望の大きさは、次に、例えば所望の大きさと実際の大きさとの間の差分をとることにより、実際の大きさと比較される。この差分は、インダクタの一つ（例えばＬｍ１）上のインターフェイスインダクタ電流の一つ（例えばＩｍ１）を制御するために、コントローラ５１２に入力される。コントローラ５１２は、次に、内部制御ループ５２０に、インターフェイスインダクタ電流についての電流コマンドＩｍ＿ｃｍｄを出力する。ここで、電流コマンドＩｍ＿ｃｍｄは、インターフェイスインダクタ電流の実際の大きさと比較されるインターフェイスインダクタ電流についての所望の大きさであってよい。
【0067】
内部制御ループ５２０では、インターフェイスインダクタ（Ｌｍ１）電流（Ｉｍ１）は、電流Ｉｍ１の大きさを、外部制御ループから受信された電流コマンドＩｍ＿ｃｍｄの大きさと等しくするために、スイッチＱ１～Ｑ８に送信されるスイッチング信号のためのゲートデューティＤｂ１、Ｄｓ１を計算することにより、制御される。第１及び第２ポート１３０及び１４０が異なる電圧の大きさを有している場合、制御システムの制御構造により計算されたゲートデューティは、より高い電圧側のスイッチにのみ用いられる（即ち、より高い電圧の大きさを有するポート１３０又は１４０に接続された変換ステージのスイッチ）。より低い電圧側のスイッチのゲートデューティは、１又は０の定数である。例えば、バッテリが入力／出力１３０に存在し、ＰＶアレイ／ＰＶインバータが入力／出力１４０に存在する実施形態を考えると、ＰＶ＝１０００Ｖ且つバッテリ＝５００Ｖの場合、バッテリ側変換ステージ１１０は、１又は０の定数でスイッチングすべきであり、ＰＶ側変換ステージ１２０は、デューティ値Ｄｓ１に応じてスイッチングするだろう。
【0068】
ＤＣ／ＤＣコンバータ１００トポロジーについて、コントローラがどちらの側がより高い電圧であるかを間違えた場合（即ち、第１変換ステージ１１０又は第２変換ステージ１２０の電圧）大きな電流障害が生じることに注意すべきである。バッテリが第１ポート１３０に接続されており且つＰＶアレイが第２ポート１４０に接続されている場合を考えると、バッテリ電圧は急速には変化せずに、数秒以内は一定として悪買うことができることがわかる。しかしながら、ＰＶ電圧は、ＰＶアレイに入射する太陽光量に関連するので、ＰＶ電圧は急速に変化することがある。制御システムに入力する電圧フィードバックに誤差がある場合、どちらの側の電圧がより高いかを間違える可能性がある（即ち、第１ポート１３０及び第２ポート１４０の電圧の大きさのいずれがより高いか）。従って、ＰＶ電圧がバッテリ電圧を高速で横切る場合、電流障害が容易に発生する。
【0069】
図５に示す実施形態の制御構造は、一の変換ステージから他への転送をスムーズにすることができる。
【0070】
図５に示す実施形態では、内部制御ループ５２０は２つのコントローラ、即ち、第１変換ステージコントローラ５２２及び第２変換ステージコントローラ５２４を含む（例えば、２つのＰＩコントローラ－上述したように、コントローラはＰＩコントローラに限定されず、任意の閉ループコントローラであり得る）。第１変換ステージコントローラ５２２は、第１変換ステージ１１０のスイッチＱ１～Ｑ４に出力されるスイッチング信号を生成するために、ゲートデューティＤｂ１を制御し、第２変換ステージコントローラ５２４は、第２変換ステージ１２０のスイッチＱ５～Ｑ８に出力されるスイッチング信号を生成するために、ゲートデューティＤｓ１を制御する。
【0071】
図５に示す制御構造を実施する場合、第１変換ステージ１１０及び第２変換ステージ２１０各々は、Ｉｍ１電流を制御したいと考えることができる。しかしながら、実際には、制御されるＩｍ１電流は一つのみである。図５に示すように、２つのＰＩコントローラに異なる電流コマンドを発行することによって、２つのコントローラ５２２及び５２４が同時に１つの電流制御を制御しようとする結果は、低電圧側のコントローラは常に飽和しており、電流を制御できないこととなる。従って、低電圧側のゲートデューティ値は一定である（例えば、最大値である１、又は最小値である０になる）。つまり、低電圧側のスイッチは完全にオン又はオフになり、高電圧側のスイッチはＩｍ１を制御するためにスイッチングする。電流コマンドは、次のように計算されてよい。
Ib_cmd=Im_cmd-Idelta;
Is_cmd=Im_cmd+Idelta;
Ｉｄｅｌｔａは、インターフェイス電流比較値と呼ばれる。インターフェイス電流比較値Ｉｄｅｌｔａは、正の定数として設定可能である。しかしながら、次の式のようにＩｍ＿ｃｍｄでその値が変化することが望ましい。
Idelta=Kdrp*abs(Im_cmd);
上記式では、インターフェイス電流比較値Ｉｄｅｌｔａは、正の値でなければならない。好ましくは、インターフェイス電流比較値Ｉｄｅｌｔａについて最小制限値Ｉｄｅｌｔａ＿ｍｉｎが設定されており、それにより、Ｋｄｒｐ＊ａｂｓ（Ｉｍ＿ｃｍｄ）＜Ｉｄｅｌｔａ＿ｍｉｎの場合Ｉｄｅｌｔａ＝Ｉｄｅｌｔａ＿ｍｉｎとなる。ドループ係数Ｋｄｒｐは、小さい比（例えば、５－１０％、Ｋｄｒｐ＝０．０５－０．１）であることが望ましい。Ｉｄｅｌｔａ＿ｍｉｎは、チューニングの初期値として定格コンバータ電流の５％に設定されることが望ましい。デューティ比Ｄｂ１及びＤｓ１は、通常、最大値１に制限される。第１及び第２ポート１３０及び１４０の電圧が十分に離れている場合（即ち、第１及び第２ポート１３０、１４０の電圧の大きさが、実質的に等しくない）、デューティ比の一つ（より低い電圧側）が１に飽和すると、この側はスイッチングしない。他方の側は、１未満のデューティ比を有し、この側はスイッチングする。電圧が実質的に同じである場合（即ち、第１及び第２ポートの間の電圧レベルの差分が所定値未満である）、最大デューティ比は、所定値に制限される（例えば０．９５に制限される）。この場合、両方の側がスイッチングする。実施形態では、一の場合から他に移行するためのヒステリシス帯（この例では２５Ｖ）が存在する－これは、エッジでのモード間の急速な切替を防ぐ。制御システムは、第１及び第２ポート１３０及び１４０電圧Ｖ１及びＶ２が、実質的に同じであるとみなされる場合――両者は５０Ｖ未満の差であり、２５Ｖのヒステリシス帯が提供される場合――について、最大デューティ比が所定値０．９５に制限される例について、下記の制御ロジックを含んでよい。即ち、
if abs(V1-V2) < 25V //電圧が十分に近い場合（２５Ｖ以内）、最大デューティを０．９５に制限
Db1_max=0.95 Ds1_max=0.95
else if abs(V1-V2) > 50V //電圧が十分に離れている場合（５０Ｖより大きい）、最大デューティを１に解放
Db1_max=1 Ds1_max=1
上記式に従い、内部制御ループ５２０では、外部制御ループにより制御されるインターフェイス電流コマンドＩｍ＿ｃｍｄは、第１及び第２インテ―フェイス電流コマンドＩｂ＿ｃｍｄ及びＩｓ＿ｃｍｄを出力するために、インターフェイス電流比較値Ｉｄｅｌｔａと比較される／により調整される。図５の実施形態では、インターフェイス電流比較値との比較は、第１インターフェイス電流コマンドＩｂ＿ｃｍｄを生成するために、インターフェイス電流コマンドＩｍ＿ｃｍｄからインテ―フェイス電流比較値Ｉｄｅｌｔａを引くことと、第２インターフェイス電流コマンドを生成するために、インターフェイス電流コマンドＩｍ＿ｃｍｄにインターフェイス電流比較値Ｉｄｅｌｔａを加えることとを含む。第１及び第２インターフェイス電流コマンドは、次に、例えば、これらの値からインターフェイス電流Ｉｍ１の実際値を引くことによって、インターフェイス電流Ｉｍ１の実際値（例えば、インダクタＬ１（図１）のインターフェイス電流又はトランス電流（図２））と比較され、比較の結果は、第１及び第２変換ステージコントローラ５２２及び５２４に出力される。第１及び第２変換ステージコントローラ５２２は、次に、第１及び第２変換ステージ１１０及び１２０夫々のスイッチング信号を生成するためのゲートデューティ値Ｄｂ１及びＤｓ１を生成する。
Ib_cmd=Im_cmd-Idelta;
Is_cmd=Im_cmd+Idelta;
Ｉｄｅｌｔａは、インターフェイス電流比較値と呼ばれる。インターフェイス電流比較値Ｉｄｅｌｔａは、正の定数として設定可能である。しかしながら、次の式のようにＩｍ＿ｃｍｄでその値が変化することが望ましい。
Idelta=Kdrp*abs(Im_cmd);
上記式では、インターフェイス電流比較値Ｉｄｅｌｔａは、正の値でなければならない。好ましくは、インターフェイス電流比較値Ｉｄｅｌｔａについて最小制限値Ｉｄｅｌｔａ＿ｍｉｎが設定されており、それにより、Ｋｄｒｐ＊ａｂｓ（Ｉｍ＿ｃｍｄ）＜Ｉｄｅｌｔａ＿ｍｉｎの場合Ｉｄｅｌｔａ＝Ｉｄｅｌｔａ＿ｍｉｎとなる。ドループ係数Ｋｄｒｐは、小さい比（例えば、５－１０％、Ｋｄｒｐ＝０．０５－０．１）であることが望ましい。Ｉｄｅｌｔａ＿ｍｉｎは、チューニングの初期値として定格コンバータ電流の５％に設定されることが望ましい。デューティ比Ｄｂ１及びＤｓ１は、通常、最大値１に制限される。第１及び第２ポート１３０及び１４０の電圧が十分に離れている場合（即ち、第１及び第２ポート１３０、１４０の電圧の大きさが、実質的に等しくない）、デューティ比の一つ（より低い電圧側）が１に飽和すると、この側はスイッチングしない。他方の側は、１未満のデューティ比を有し、この側はスイッチングする。電圧が実質的に同じである場合（即ち、第１及び第２ポートの間の電圧レベルの差分が所定値未満である）、最大デューティ比は、所定値に制限される（例えば０．９５に制限される）。この場合、両方の側がスイッチングする。実施形態では、一の場合から他に移行するためのヒステリシス帯（この例では２５Ｖ）が存在する－これは、エッジでのモード間の急速な切替を防ぐ。制御システムは、第１及び第２ポート１３０及び１４０電圧Ｖ１及びＶ２が、実質的に同じであるとみなされる場合――両者は５０Ｖ未満の差であり、２５Ｖのヒステリシス帯が提供される場合――について、最大デューティ比が所定値０．９５に制限される例について、下記の制御ロジックを含んでよい。即ち、
if abs(V1-V2) < 25V //電圧が十分に近い場合（２５Ｖ以内）、最大デューティを０．９５に制限
Db1_max=0.95 Ds1_max=0.95
else if abs(V1-V2) > 50V //電圧が十分に離れている場合（５０Ｖより大きい）、最大デューティを１に解放
Db1_max=1 Ds1_max=1
上記式に従い、内部制御ループ５２０では、外部制御ループにより制御されるインターフェイス電流コマンドＩｍ＿ｃｍｄは、第１及び第２インテ―フェイス電流コマンドＩｂ＿ｃｍｄ及びＩｓ＿ｃｍｄを出力するために、インターフェイス電流比較値Ｉｄｅｌｔａと比較される／により調整される。図５の実施形態では、インターフェイス電流比較値との比較は、第１インターフェイス電流コマンドＩｂ＿ｃｍｄを生成するために、インターフェイス電流コマンドＩｍ＿ｃｍｄからインテ―フェイス電流比較値Ｉｄｅｌｔａを引くことと、第２インターフェイス電流コマンドを生成するために、インターフェイス電流コマンドＩｍ＿ｃｍｄにインターフェイス電流比較値Ｉｄｅｌｔａを加えることとを含む。第１及び第２インターフェイス電流コマンドは、次に、例えば、これらの値からインターフェイス電流Ｉｍ１の実際値を引くことによって、インターフェイス電流Ｉｍ１の実際値（例えば、インダクタＬ１（図１）のインターフェイス電流又はトランス電流（図２））と比較され、比較の結果は、第１及び第２変換ステージコントローラ５２２及び５２４に出力される。第１及び第２変換ステージコントローラ５２２は、次に、第１及び第２変換ステージ１１０及び１２０夫々のスイッチング信号を生成するためのゲートデューティ値Ｄｂ１及びＤｓ１を生成する。
【0072】
上記のように制御する場合、実際のＬｍ１電流Ｉｍ１は、コマンドＩｍ＿ｃｍｄから異なる可能性があることに注意すべきである。しかしながら、最終目標は、外部制御ループ５１０により制御されるバッテリ電流又はＰＶ電圧であるので、これは問題ではない。電流コマンドＩｍ＿ｃｍｄは、外部制御ループ５１０により自動的に調整されるだろう。
【0073】
内部制御ユニットへのフィードバックのために、インターフェイス電流Ｉｍ１はサンプリングされる。インターフェイス電流Ｉｍ１は、高周波リップルが含まれる可能性があることに注意すべきである。このリップルは、おおよそ直線的に上昇／下降する。リップル周波数は、第１及び第２変換ステージ１１０及び１２０のスイッチのスイッチング周波数と等しい又はその２倍である。リップル振幅は、リップル周波数、インダクタＬｍ１及びＬｍ２の大きさ、並びに、第１ポート１３０（例えばバッテリ）及び第２ポート１４０（例えばＰＶ）間の差異に依存する。Ｌｍ１電流フィードバックについてのサンプル周波数がスイッチング周波数と同じである場合、Ｌｍ１電流のサンプリングされた値は誤差を有する可能性がある。従って、リップルの中間点でサンプリングすることが望ましい、さもなければ、サンプリングされた値は実際の平均電流から異なる。しかしながら、いずれにせよ、Ｌｍ１は最終目標ではないので、外部制御ループ－最終目標値（例えば、バッテリ電流又はＰＶ電圧）及びその実際値の両方を入力として受信する－は、Ｌｍ１電流における誤差を自動的に調整するだろう。
【0074】
ＤＣ／ＤＣコンバータ１００が、エネルギストレージ（例えばバッテリ）及びＰＶアレイ／インバータに結合されている場合、外部制御ループ３１０について、制御目標は、バッテリ電流又はＰＶ電圧であってよく、制御構造５００は、ユーザが制御を望むものに依存するこれら２つの目標の間を転送可能である。目標がバッテリ電流である場合、実際のバッテリ電流は、外部ループ３１０においてフィードバックのためにサンプリングされ、目標がＰＶ電圧の場合、実際のＰＶ電圧は、外部ループ３１０においてフィードバックのためにサンプリングされる。バッテリ電流がサンプリングされる場合、内部ループのためにインターフェイスインダクタＬ１電流がサンプリングされる場合に比べて、このサンプリングは重要であることに注意すべきである。インターフェイスインダクタ電流Ｉｍ１は最終目標ではなくので、Ｉｍ１電流サンプリングの精度はそれほど重要ではなく、上述したように、外部制御ループ５１０は、内部制御ループ５２０のために、自動的に調整するだろうからである。バッテリ電流は最終目標であるので、サンプリング時のその精度は、より重要である。
【0075】
上述のように、第１変換ステージ１１０（例えばコンバータのバッテリ側）の端子には、キャパシタＣ１及びＣ２が存在する。バッテリ及びＤＣ／ＤＣコンバータ間の電流が存在する場合、（バッテリ）電流は、リップル又は振動を含むだろう。リップル周波数は、スイッチング周波数（又はその２倍）である。スイッチング周波数が固定であると仮定すると、バッテリ電流リップル振幅は、主に、バッテリ及びコンバータのキャパシタ間のインピーダンスに依存する。コンバータのバッテリ側のキャパシタが十分には大きくなく及び／又はスイッチング周波数が十分には大きくない場合、バッテリ電流リップルは、仕様を越えている可能性がある。追加のインダクタは、バッテリ及びコンバータ間に設けられてよい。
【0076】
バッテリ電流フィードバックは、Ｌｍ１よりも高い精度が必要であるという事実に加えて、バッテリ及びコンバータ間のインピーダンスが変化すると、バッテリ電流の中間点は移動する。従って、バッテリ電流の中間点をサンプリングすること、又は、バッテリ電流の間違った点でのサンプリングにより生じる誤差を訂正することは困難である。従って、実施形態では、フィードバックのためのバッテリ電流は、第１及び第２変換ステージ１１０及び１２０のスイッチのスイッチング周波数よりも高い周波数でサンプリングされる。例えば、実施形態では、バッテリ電流の１６ポイントは、一のスイッチングサイクル中にサンプリングされ、次に、１６ポイントの平均が計算され、バッテリ電流制御のためのフィードバックとして提供される。サンプリングポイントの数を増やすと、遅延が増加し、バッテリ電流制御が遅くなる可能性がある。従って、サンプリングポイントの数は、望ましい応答時間に基づいて決定されてよい。さらに、バッテリ電流リップルが高い場合、サンプリングポイントの数は増加してよい。
【0077】
図７は、本発明の実施形態による、第１及び第２ポートのキャパシタ間の電圧の電圧差を制御するための制御構造／システムである。第１ポート１３０上のキャパシタＣ１に係る電圧とキャパシタＣ２に係る電圧と（同様に、第２ポート１４０上のキャパシタＣ３に係る電圧とキャパシタＣ４に係る電圧）の間の差分は、ゼロに近づくように維持されることが望ましい。図７は、これを達成するために、図３又は図５の制御構造と一緒に提供可能な制御構造／システムを示している。この制御構造７００は、図５の制御構造と同じ又は別個の物理的コントローラ上に設けることが可能である。
【0078】
図７を参照して、キャパシタＣ及びＣ２（図１及び２）に係る電圧が測定され、それらの差分が計算される（Ｖｃ１－Ｖｃ２）。この値には、次に、インダクタＬ１内を流れる電流の向きがポート１３０からポート１４０である場合、１がかけられる。Ｌ２における電流又はトランスＴ１における電流は、この目的のために用いられてよい。電流の流れが逆方向である場合、電圧差には、代わりに－１がかけられる。ローパスフィルタ７１０は、測定された電流をフィルタリングするために用いられてよく、フィルタリングされた電流の方向も用いられてよい。
【0079】
このようにして得られた値は、次に、コントローラ５２２（図５）から得られたデューティ比に適用しなければならないデューティ比オフセットを計算するために、コントローラ７０２に入力される。このコントローラの出力は、第１ハーフブリッジ１１２のスイッチＱ１及びＱ２のためのスイッチング信号を生成するために、コントローラ５２２の出力に加えられるとともに、第２ハーフブリッジ１１４のスイッチＱ３及びＱ４のためのスイッチング信号を生成するために、コントローラ５２２の出力から引かれる。
【0080】
コントローラ７０２は、例えばＰＩコントローラ、比例－積分－微分（ＰＩＤ）コントローラ、比例（Ｐ）コントローラ、ヒステリシスコントローラ等の閉ループコントローラであってよい。
【0081】
同様のアプローチは、ポート１４０のキャパシタＣ３及びＣ４間の電圧差をゼロに近いことを維持するためにとられる。キャパシタＣ３及びＣ４に係る電圧が測定され、それらの差異が計算される（Ｖｃ３－Ｖｃ４）。この値には、次に、インダクタＬ１における電流の流れの方向がポート１３０からポート１４０である場合に、１がかけられる。Ｌ２における電流又はトランスＴ１における電流は、この目的のために用いられてよい。電流の流れが反対方向である場合、電圧差には、代わりに－１がかけられる。ローパスフィルタは、測定された電流をフィルタリングするために用いられてよく、フィルタリングされた電流の方向（符号）も用いられてよい。
【0082】
次に、取得された値は、コントローラ５２４（図５）から取得されるデューティ比に適用されるべきデューティ比オフセットを計算するために、コントローラに入力される。このコントローラの出力は、第３ハーフブリッジ１２２についてのスイッチング信号を生成するために、コントローラ５２４の出力から引かれるとともに、第４ハーフブリッジ１２４についてのスイッチング信号を生成するために、コントローラ５２４の出力に加えられる。
【0083】
上述した特定の例示的な実施形態では、ＤＣ／ＤＣコンバータ１００は、エネルギストレージ及びＰＶアレイ／インバータ間に結合されるものとして説明されているけれども、本発明はこの用途に限定されないと理解すべきである。当業者には、本発明の実施形態が、例えばＤＣ／ＤＣコンバータに、第１及び第２入力／出力側１３０及び１４０の電圧のオーバラップが要求されるアプリケーションなどの追加のアプリケーションに適していることが理解されるであろう。追加の例には、可変周波数ドライブ（ＶＦＤ）アプリケーションにおけるバックアップ電力が含まれる。ＤＣ／ＤＣコンバータは、ＶＦＤのＤＣバスとインターフェイスで接続されていてよい。グリッド電圧が存在する場合、ＤＣバス電圧は、グリッドによって確立され、ＶＦＤはモータに給電する。グリッドがなくなる（例えば停電）場合、ＤＣ／ＤＣコンバータは、バッテリからＶＦＤに放電することによりＤＣバスを維持し、ＶＦＤを中断なく実行できる。
【0084】
制御構造３００及び５００は、例えばデジタル信号プロセッサ（ＤＳＰ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）等のコントローラ上で具現されてよい。しかしながら、コントローラはこれらに限定されず、任意のデジタルプロセッサ又はアナログ若しくは混合信号回路であってよいと理解すべきである。加えて、制御構造３００及び５００は、単一のコントローラ又は複数のコントローラ（例えば、外部及び内部ループの別々のコントローラ）上に具現されてよい。
【0085】
本開示の範囲から逸脱することなく、開示された電力システムに様々な修正及び変更を行うことができることは、当業者には明らかであろう。本開示の他の実施形態は、本開示の明細書及び実施の考慮から当業者には明らかであろう。本明細書及び実施例は例示としてのみ考慮されることが意図されており、本開示の真の範囲は以下の特許請求の範囲及びそれらの均等物によって示される。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
