特開 2023-5838 モータ制御装置、モータ制御方法、及びプログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023005838

(43)【公開日】2023-01-18

(54)【発明の名称】モータ制御装置、モータ制御方法、及びプログラム

(51)【国際特許分類】

   H02P 27/08 20060101AFI20230111BHJP

【ＦＩ】

H02P27/08

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2021108041

(22)【出願日】2021-06-29

(71)【出願人】

【識別番号】314012076

【氏名又は名称】パナソニックＩＰマネジメント株式会社

(74)【代理人】

【識別番号】110002527

【氏名又は名称】弁理士法人北斗特許事務所

(72)【発明者】

【氏名】川上 蓮也

(72)【発明者】

【氏名】園田 大輔

(72)【発明者】

【氏名】今田 裕介

(72)【発明者】

【氏名】増田 隆宏

【テーマコード（参考）】

5H505

【Ｆターム（参考）】

5H505BB09

5H505DD03

5H505EE49

5H505GG02

5H505HA09

5H505HA10

5H505HB01

5H505JJ03

5H505JJ13

5H505JJ16

5H505JJ17

5H505JJ26

5H505KK04

5H505LL22

5H505LL41

(57)【要約】

【課題】モータ制御に関する応答性の改善を図ること。
【解決手段】ディジタル制御部１７は電圧指令値Ｓ１を算出する。ＰＷＭ部１６は電圧指令値Ｓ１を三角波と比較することでＰＷＭ変調する。電力変換部１８は駆動電圧Ｖ１を印加する。モータ電流検出部１１は駆動電圧Ｖ１により流れる電流をアナログ電圧に変換する。ΔΣ型ＡＤコンバータ１２は、アナログ電圧を、ＡＤ変換クロックＣｌｋ１毎に１ビットのディジタル信号に変換する。間引きフィルタ１４は、間引きクロック毎にモータ電流検出値Ｄ１として出力する。クリア信号出力部Ａ１は、間引きフィルタ１４をクリアさせるためのクリア信号Ｃｓ１を出力する。クリア信号出力部Ａ１は、間引きクロックにおけるモータ電流検出値Ｄ１の出力完了タイミングが、三角波の半周期毎に行われる電圧指令値Ｓ１の算出に関する処理タイミングに同期するように、クリア信号Ｃｓ１を出力する。
【選択図】図１

【特許請求の範囲】

【請求項1】

３相の巻線を巻回したステータを備えるモータに対し、前記巻線に流れる電流を検出するモータ電流検出部を有し、前記モータの動作を制御するモータ制御装置であって、
上位装置からの動作指令と前記モータの位置情報と前記巻線に流れる電流の電流値であるモータ電流検出値とに基づき、前記モータを駆動するための電圧指令値を算出するディジタル制御部と、
前記電圧指令値を三角波と比較することでＰＷＭ変調し、ＰＷＭスイッチング信号を出力するＰＷＭ部と、
前記ＰＷＭスイッチング信号に従い電力変換素子をオン／オフすることで、前記巻線に駆動電圧を印加する電力変換部と、
前記駆動電圧により前記巻線に流れる電流をアナログ電圧に変換する前記モータ電流検出部と、
前記アナログ電圧を、ＡＤ変換クロック毎に１ビットのディジタル信号に変換するΔΣ型ＡＤコンバータと、
前記１ビットのディジタル信号を多ビットのディジタル信号に変換し、前記ＡＤ変換クロックを分周した間引きクロック毎に前記モータ電流検出値として出力する少なくとも１つの間引きフィルタと、
前記間引きフィルタをクリアさせるためのクリア信号を出力するクリア信号出力部と、
を備え、
前記クリア信号出力部は、前記間引きクロックにおける前記モータ電流検出値の出力完了タイミングが、前記三角波の半周期毎に行われる前記電圧指令値の算出に関する処理タイミングに同期するように、前記クリア信号を出力する、
モータ制御装置。

【請求項2】

前記ディジタル制御部は、前記三角波の半周期毎に、当該半周期の開始時点から最短のタイミングで、前記出力完了タイミングが前記処理タイミングに同期可能なように、前記クリア信号を出力させる、
請求項１に記載のモータ制御装置。

【請求項3】

前記少なくとも１つの間引きフィルタは、第１間引きフィルタ及び第２間引きフィルタを含み、
前記クリア信号出力部は、前記三角波の各周期において、
前段の半周期では、前記第１間引きフィルタに対して、前記出力完了タイミングが前記処理タイミングに同期するように、前記クリア信号を出力し、
後段の半周期では、前記第２間引きフィルタに対して、前記出力完了タイミングが前記処理タイミングに同期するように、前記クリア信号を出力する、
請求項１又は２に記載のモータ制御装置。

【請求項4】

前記ディジタル制御部は、前記第１間引きフィルタ及び前記第２間引きフィルタのうちの一方が、前記クリア信号によりクリアされてから所定の期間が過ぎるまでの間、他方から出力される前記モータ電流検出値を取得する、
請求項３に記載のモータ制御装置。

【請求項5】

前記ディジタル制御部は、前記前段の半周期において、
前記第１間引きフィルタが前記クリア信号によりクリアされてから所定の期間が過ぎるまでの間、前記第２間引きフィルタから出力される前記モータ電流検出値を取得し、
前記第１間引きフィルタの動作が開始されると、前記第１間引きフィルタから出力される前記モータ電流検出値を取得する、
請求項３又は４に記載のモータ制御装置。

【請求項6】

前記ディジタル制御部は、前記後段の半周期において、
前記第２間引きフィルタが前記クリア信号によりクリアされてから所定の期間が過ぎるまでの間、前記第１間引きフィルタから出力される前記モータ電流検出値を取得し、
前記第２間引きフィルタの動作が開始されると、前記第２間引きフィルタから出力される前記モータ電流検出値を取得する、
請求項３～５のいずれか１項に記載のモータ制御装置。

【請求項7】

３相の巻線を巻回したステータを備えるモータに対し、前記巻線に流れる電流を検出するモータ電流検出部を有し、前記モータの動作を制御するモータ制御装置のモータ制御方法であって、前記モータ制御装置は、上位装置からの動作指令と前記モータの位置情報と前記巻線に流れる電流の電流値であるモータ電流検出値とに基づき、前記モータを駆動するための電圧指令値を算出するディジタル制御部と、前記電圧指令値を三角波と比較することでＰＷＭ変調し、ＰＷＭスイッチング信号を出力するＰＷＭ部と、前記ＰＷＭスイッチング信号に従い電力変換素子をオン／オフすることで、前記巻線に駆動電圧を印加する電力変換部と、前記駆動電圧により前記巻線に流れる電流をアナログ電圧に変換する前記モータ電流検出部と、前記アナログ電圧を、ＡＤ変換クロック毎に１ビットのディジタル信号に変換するΔΣ型ＡＤコンバータと、前記１ビットのディジタル信号を多ビットのディジタル信号に変換し、前記ＡＤ変換クロックを分周した間引きクロック毎に前記モータ電流検出値として出力する少なくとも１つの間引きフィルタと、を備え、
前記モータ制御方法は、
前記間引きフィルタをクリアさせるためのクリア信号を出力するクリア信号出力ステップを含み、
前記クリア信号出力ステップでは、前記間引きクロックにおける前記モータ電流検出値の出力完了タイミングが、前記三角波の半周期毎に行われる前記電圧指令値の算出に関する処理タイミングに同期するように、前記クリア信号を出力する、
モータ制御方法。

【請求項8】

１以上のプロセッサに、請求項７に記載のモータ制御方法を実行させるためのプログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、一般に、モータ制御装置、モータ制御方法、及びプログラムに関する。より詳細には本開示は、モータの巻線に印加する駆動電圧をＰＷＭ（Pulse Width Modulation）制御することでモータの制御を行うモータ制御装置、モータ制御方法、及びプログラムに関する。

【背景技術】

【0002】

特許文献１には、ΔΣＡＤ変換によりモータ電流を検出するモータ制御装置が開示されている。特許文献１には、電源に接続されたスイッチング素子をスイッチングすることにより、モータの巻線を駆動する駆動波形をＰＷＭパルスで擬似的に形成した駆動電圧を生成する点が記載される。そして特許文献１には、スイッチングの瞬間に発生し得る漏れ電流が、ＡＤ変換部に対してノイズ等として影響し、その結果、モータ電流検出値の精度が劣化する可能性がある点が記載される。そこで特許文献１では、所定の期間だけＡＤ変換部の動作を停止させることで、漏れ電流の影響を抑制している。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】国際公開第２０１９／２３９７９２号

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１におけるモータ制御装置について、更なるモータ制御に関する応答性の改善が望まれる。

【0005】

本開示は上記事由に鑑みてなされ、モータ制御に関する応答性の改善を図る、モータ制御装置、モータ制御方法、及びプログラムを提供することを目的とする。

【課題を解決するための手段】

【0006】

本開示の一態様のモータ制御装置は、３相の巻線を巻回したステータを備えるモータに対し、前記巻線に流れる電流を検出するモータ電流検出部を有し、前記モータの動作を制御する。前記モータ制御装置は、ディジタル制御部と、ＰＷＭ部と、電力変換部と、前記モータ電流検出部と、ΔΣ型ＡＤコンバータと、少なくとも１つの間引きフィルタと、クリア信号出力部と、を備える。前記ディジタル制御部は、上位装置からの動作指令と前記モータの位置情報と前記巻線に流れる電流の電流値であるモータ電流検出値とに基づき、前記モータを駆動するための電圧指令値を算出する。前記ＰＷＭ部は、前記電圧指令値を三角波と比較することでＰＷＭ変調し、ＰＷＭスイッチング信号を出力する。前記電力変換部は、前記ＰＷＭスイッチング信号に従い電力変換素子をオン／オフすることで、前記巻線に駆動電圧を印加する。前記モータ電流検出部は、前記駆動電圧により前記巻線に流れる電流をアナログ電圧に変換する。前記ΔΣ型ＡＤコンバータは、前記アナログ電圧を、ＡＤ変換クロック毎に１ビットのディジタル信号に変換する。前記少なくとも１つの間引きフィルタは、前記１ビットのディジタル信号を多ビットのディジタル信号に変換し、前記ＡＤ変換クロックを分周した間引きクロック毎に前記モータ電流検出値として出力する。前記クリア信号出力部は、前記間引きフィルタをクリアさせるためのクリア信号を出力する。前記クリア信号出力部は、前記間引きクロックにおける前記モータ電流検出値の出力完了タイミングが、前記三角波の半周期毎に行われる前記電圧指令値の算出に関する処理タイミングに同期するように、前記クリア信号を出力する。

【0007】

本開示の一態様のモータ制御方法は、３相の巻線を巻回したステータを備えるモータに対し、前記巻線に流れる電流を検出するモータ電流検出部を有し、前記モータの動作を制御するモータ制御装置のモータ制御方法である。前記モータ制御装置は、ディジタル制御部と、ＰＷＭ部と、電力変換部と、前記モータ電流検出部と、ΔΣ型ＡＤコンバータと、少なくとも１つの間引きフィルタと、を備える。前記ディジタル制御部は、上位装置からの動作指令と前記モータの位置情報と前記巻線に流れる電流の電流値であるモータ電流検出値とに基づき、前記モータを駆動するための電圧指令値を算出する。前記ＰＷＭ部は、前記電圧指令値を三角波と比較することでＰＷＭ変調し、ＰＷＭスイッチング信号を出力する。前記電力変換部は、前記ＰＷＭスイッチング信号に従い電力変換素子をオン／オフすることで、前記巻線に駆動電圧を印加する。前記モータ電流検出部は、前記駆動電圧により前記巻線に流れる電流をアナログ電圧に変換する。前記ΔΣ型ＡＤコンバータは、前記アナログ電圧を、ＡＤ変換クロック毎に１ビットのディジタル信号に変換する。前記少なくとも１つの間引きフィルタは、前記１ビットのディジタル信号を多ビットのディジタル信号に変換し、前記ＡＤ変換クロックを分周した間引きクロック毎に前記モータ電流検出値として出力する。前記モータ制御方法は、前記間引きフィルタをクリアさせるためのクリア信号を出力するクリア信号出力ステップを含む。前記クリア信号出力ステップでは、前記間引きクロックにおける前記モータ電流検出値の出力完了タイミングが、前記三角波の半周期毎に行われる前記電圧指令値の算出に関する処理タイミングに同期するように、前記クリア信号を出力する。

【0008】

本開示の一態様のプログラムは、１以上のプロセッサに、上記のモータ制御方法を実行させるためのプログラムである。

【発明の効果】

【0009】

本開示によれば、モータ制御に関する応答性の改善が図れる、という利点がある。

【図面の簡単な説明】

【0010】

【図1】図１は、一実施形態に係るモータ制御装置を備えるシステム全体の構成図である。

【図2】図２は、同上のモータ制御装置におけるモータ電流の検出に関する動作を説明するための動作波形図である。

【図3】図３は、同上のモータ制御装置に対する比較例に関する動作を説明するための動作波形図である。

【図4】図４は、同上のモータ制御装置の変形例における要部の構成図である。

【図5】図５は、同上の変形例におけるモータ電流の検出に関する動作を説明するための動作波形図である。

【発明を実施するための形態】

【0011】

（１）概要
以下の実施形態において説明する各図は、模式的な図であり、各図中の各構成要素の大きさ及び厚さそれぞれの比が、必ずしも実際の寸法比を反映しているとは限らない。

【0012】

本実施形態に係るモータ制御装置１は、３相の巻線を巻回したステータを備えるモータ２に対し、巻線に流れる電流を検出するモータ電流検出部１１を有し、モータ２の動作を制御する（図１参照）。

【0013】

モータ制御装置１は、図１に示すように、ディジタル制御部１７と、ＰＷＭ部１６と、電力変換部１８と、モータ電流検出部１１と、ΔΣ型ＡＤコンバータ１２と、少なくとも１つの間引きフィルタ１４と、クリア信号出力部Ａ１と、を備える。図１では、ΔΣ型ＡＤコンバータを「ΔΣ型ＡＤＣ」に略して図示する。本実施形態では一例として、図１に示すように、Ｕ相モータ線とＷ相モータ線の電流をそれぞれ検出するモータ電流検出部１１が２つ設けられ、各モータ電流検出部１１に対応するＡＤ変換部１５に、間引きフィルタ１４が１つ設けられている。

【0014】

ディジタル制御部１７は、上位装置４（上位コントローラ）からの動作指令とモータ２の位置情報と巻線に流れる電流の電流値であるモータ電流検出値Ｄ１とに基づき、モータ２を駆動するための電圧指令値Ｓ１を算出する。

【0015】

ＰＷＭ部１６は、電圧指令値Ｓ１を三角波（キャリア信号Ｂ１：図２参照）と比較することでＰＷＭ変調し、ＰＷＭスイッチング信号Ｐ１を出力する。電力変換部１８は、ＰＷＭスイッチング信号Ｐ１に従い電力変換素子をオン／オフすることで、巻線に駆動電圧Ｖ１を印加する。モータ電流検出部１１は、駆動電圧Ｖ１により巻線に流れる電流をアナログ電圧に変換する。ΔΣ型ＡＤコンバータ１２は、アナログ電圧を、ＡＤ変換クロックＣｌｋ１毎に１ビットのディジタル信号に変換する。少なくとも１つの間引きフィルタ１４は、１ビットのディジタル信号を多ビットのディジタル信号に変換し、ＡＤ変換クロックＣｌｋ１を分周した間引きクロック毎にモータ電流検出値Ｄ１として出力する。

【0016】

クリア信号出力部Ａ１は、間引きフィルタ１４をクリアさせるためのクリア信号Ｃｓ１（フィルタ制御信号）を出力する。クリア信号出力部Ａ１は、間引きクロックにおけるモータ電流検出値Ｄ１の出力完了タイミングｔ１（図２参照）が、三角波の半周期毎に行われる電圧指令値Ｓ１の算出に関する処理タイミング（ここでは開始タイミングｔ２：図２参照）に同期するように、クリア信号Ｃｓ１を出力する。

【0017】

この構成によれば、モータ電流検出値Ｄ１の出力完了タイミングｔ１が、電圧指令値Ｓ１の算出に関する処理タイミング（開始タイミングｔ２）に同期するように、クリア信号Ｃｓ１が出力されて間引きフィルタ１４がクリアされる。そのため、常に最新のモータ電流検出値Ｄ１でモータ制御を行える可能性が高まる。結果的に、モータ制御に関する応答性の改善が図れる、という利点がある。

【0018】

また本実施形態に係るモータ制御方法は、モータ制御装置１のモータ制御方法である。モータ制御装置１は、（上述した）ディジタル制御部１７とＰＷＭ部１６と電力変換部１８とモータ電流検出部１１とΔΣ型ＡＤコンバータ１２と少なくとも１つの間引きフィルタ１４とを備える。モータ制御方法は、間引きフィルタ１４をクリアさせるためのクリア信号Ｃｓ１を出力するクリア信号出力ステップを含む。クリア信号出力ステップでは、間引きクロックにおけるモータ電流検出値Ｄ１の出力完了タイミングｔ１が、三角波の半周期毎に行われる電圧指令値Ｓ１の算出に関する処理タイミング（開始タイミングｔ２）に同期するように、クリア信号Ｃｓ１を出力する。この構成によれば、モータ制御に関する応答性の改善が図れるモータ制御方法を提供できる。このモータ制御方法は、コンピュータシステム（モータ制御装置１）上で用いられる。つまり、このモータ制御方法は、プログラムでも具現化可能である。本実施形態に係るプログラムは、本実施形態に係るモータ制御方法を、１以上のプロセッサに実行させるためのプログラムである。

【0019】

（２）詳細
（２．１）全体構成
以下、本実施形態に係るモータ制御装置１及びその周辺構成を含んだ全体のシステム（モータ制御システム１００）について、図１－図３を参照しながら詳しく説明する。なお、周辺構成の少なくとも一部が、モータ制御装置１の構成に含まれてもよい。

【0020】

モータ制御システム１００は、図１に示すように、モータ制御装置１と、モータ２と、位置検出センサ３と、上位装置４とを備える。モータ制御システム１００は、上位装置４の指令制御に従ってモータ制御装置１がモータ２の動作を制御するように構成されている。

【0021】

上位装置４は、例えばプログラマブルロジックコントローラ等を利用して構成され、モータ制御装置１に対して動作指令等により制御する。上位装置４とモータ制御装置１とは制御バスライン等を介して通信可能に接続されており、上位装置４からの動作指令がモータ制御装置１に伝送されるとともに、モータ制御装置１からの情報が上位装置４へと伝送される。

【0022】

モータ２は、例えば３相のブラシレスモータであり、３相の巻線を巻回したステータを備える。具体的には、モータ２は、Ｕ相、Ｖ相、Ｗ相とする各相の巻線をステータコアに巻回したステータと、永久磁石を有したロータとを備える。そして、モータ制御装置１で生成した駆動電圧Ｖ１を、Ｕ相の巻線には駆動電圧Ｖ１Ｕとし、Ｖ相の巻線には駆動電圧Ｖ１Ｖとし、Ｗ相の巻線には駆動電圧Ｖ１Ｗとして印加することで、ロータが回転する。

【0023】

位置検出センサ３は、モータ２におけるロータの近傍に配置されて、ロータの位置（回転位置）を検出するように構成される。位置検出センサ３は、例えば、ロータリエンコーダ、リニアスケール、又はホールＣＴ等により構成される。位置検出センサ３は、検出したロータの位置の情報を位置情報Ｓｅｎ１（図１参照）としてモータ制御装置１へ出力する。なお、位置検出センサ３は、ロータの位置を検出可能であれば、そのセンサの種類は特に限定されない。

【0024】

モータ制御装置１は、モータ２の動作を制御するように構成される。モータ制御装置１は、ディジタル制御部１７と、ＰＷＭ部１６と、電力変換部１８と、一対のモータ電流検出部１１と、一対のＡＤ変換部１５と、クリア信号出力部Ａ１と、停止信号生成部１９と、停止信号制御部２０と、を備える。なお、クリア信号出力部Ａ１、停止信号生成部１９、及び停止信号制御部２０については次の欄で説明する。

【0025】

ディジタル制御部１７は、ＤＳＰ（Digital Signal Processor）やマイクロコンピュータのソフトウェア或いはＡＳＩＣ（Application Specific Integrated Circuit）やＦＰＧＡ（Field-Programmable Gate Array）のロジック回路で構成され、モータ２の回転動作を制御する。すなわち、ディジタル制御部１７は、プログラム等の処理手順を示すソフトウェアに従って各処理を実行するように構成されている。またディジタル制御部１７は、処理する信号として、所定のビット数のデータを並べたデータ列で構成されるディジタル信号を主体にして処理している。

【0026】

ディジタル制御部１７は、上位装置４から、位置、速度、及びトルク等を指令する動作指令の情報等を受信する。またディジタル制御部１７は、モータ制御装置１における種々の情報を上位装置４へ送信する。ディジタル制御部１７は、このような情報を伝送する通信機能を有するとともに、モータ２の回転動作を制御し、モータ２が所定の動きをするように動作制御を行う。

【0027】

ディジタル制御部１７のより具体的な処理の一例として、ディジタル制御部１７は、フィードバック制御に基づき、次のような制御処理を実行する。ディジタル制御部１７は、上位装置４からの位置を指令する動作指令と位置検出センサ３の位置情報Ｓｅｎ１とで位置制御演算を行い、速度指令を生成する。次に、ディジタル制御部１７は、位置情報Ｓｅｎ１の微分により、モータ２の実速度に対応するモータ速度値を算出し、モータ速度と速度指令とから速度制御演算で電流指令を算出する。次に、ディジタル制御部１７は、一対のモータ電流検出部１１及び一対のＡＤ変換部１５を介してそれぞれ得られたＵ相のモータ電流検出値Ｄ１ＵとＷ相のモータ電流検出値Ｄ１Ｗと、算出した電流指令とから電流制御演算により各相の電圧指令を算出する。そして、ディジタル制御部１７は、モータを駆動するためのＵ相、Ｖ相、Ｗ相の電圧指令を示す電圧指令値Ｓ１として、Ｕ相電圧指令値Ｓ１Ｕ、Ｖ相電圧指令値Ｓ１Ｖ、Ｗ相電圧指令値Ｓ１Ｗを出力する。すなわち、ディジタル制御部１７は、上位装置４からの動作指令とモータ２の位置情報と巻線に流れる電流の電流値であるモータ電流検出値Ｄ１とによりトルク演算を行い、モータ２を駆動するための電圧指令値Ｓ１（３相電圧指令値）を算出する。

【0028】

ＰＷＭ部１６は、ＰＷＭスイッチング信号（以下、単に「ＰＷＭ信号」と呼ぶこともある）Ｐ１を生成する。ＰＷＭ部１６は、マイクロコンピュータ内蔵の周辺回路（ペリフェラル）やＡＳＩＣ、ＦＰＧＡのロジック回路で構成される。ＰＷＭ部１６は、例えばアップダウンカウンタにより形成される三角波のキャリア信号Ｂ１（図２参照）と、各相の電圧指令値Ｓ１とを比較することで各相のＰＷＭ信号Ｐ１を生成している。

【0029】

図２の上側半分では、三角波のキャリア信号Ｂ１、電圧指令値Ｓ１（Ｓ１Ｕ，Ｓ１Ｖ，Ｓ１Ｗ）、及びＰＷＭ信号Ｐ１（Ｐ１Ｕ，Ｐ１Ｖ，Ｐ１Ｗ）を示している。図２に示すように、三角波のレベルが順次増加する期間である第１期間Ｒ１において、三角波のレベルが電圧指令値Ｓ１のレベル以上となった時点で、ＰＷＭ信号Ｐ１はハイレベルからローレベルへと立ち下がる。そして、三角波のレベルが順次減少する期間である第２期間Ｒ２において、三角波のレベルが電圧指令のレベル以下となった時点で、ＰＷＭ信号Ｐ１はローレベルからハイレベルへと立ち上がる。ＰＷＭ部１６では、このような動作を繰り返すことにより、電圧指令値Ｓ１のレベルに応じたパルス幅、或いはデューティ比のパルス列で構成されるＰＷＭ信号Ｐ１を相ごとに生成している。このようにして生成されたＰＷＭ信号Ｐ１が電力変換部１８に供給される。すなわち、ＰＷＭ部１６は、電圧指令値Ｓ１（３相電圧指令値）を三角波と比較することでＰＷＭ変調し、ＰＷＭ信号Ｐ１（３相ＰＷＭスイッチング信号）を出力する。

【0030】

電力変換部１８は、モータ２の巻線を通電駆動する。具体的には、電力変換部１８は、ＰＷＭ部１６からの各相のＰＷＭ信号Ｐ１を受けて駆動電圧Ｖ１を生成し、Ｕ相の駆動電圧Ｖ１Ｕ、Ｖ相の駆動電圧Ｖ１Ｖ、Ｗ相の駆動電圧Ｖ１Ｗとして、モータ線を介してモータ２のそれぞれの巻線にこれらの電圧を印加する。電力変換部１８は、いわゆるインバータであり、ＩＧＢＴ（Insulated Gate Bipolar Transistor）又はパワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）といった高速パワースイッチング素子及びダイオード等の電力変換素子を含む。電力変換部１８は、ＩＧＢＴのようなスイッチング素子（電力変換素子）を用いて、電源から供給された電圧をＰＷＭ信号Ｐ１に応じてスイッチング、すなわちオン／オフすることにより駆動電圧Ｖ１を生成している。すなわち、電力変換部１８は、ＰＷＭ信号Ｐ１（３相ＰＷＭスイッチング信号）に従い電力変換素子をオン／オフすることで、巻線に駆動電圧Ｖ１を印加する。電力変換部１８は、電力変換素子を駆動するためのプリドライブ回路を内蔵したＩＰＭ（Intelligent Power Module）により実現され得る。

【0031】

一対のモータ電流検出部１１は、駆動電圧Ｖ１をモータ２の巻線に印加したとき、その巻線に流れるモータ電流の電流量を検出し、電流検出信号Ｃ１として出力する。具体的には、一対のモータ電流検出部１１は、Ｕ相モータ線とＷ相モータ線とに流れるモータ電流をそれぞれ電圧に変換して、Ｕ相の電流検出信号Ｃ１ＵとＷ相の電流検出信号Ｃ１Ｗとして出力する。各モータ電流検出部１１は、モータ電流が小電流の場合はシャント抵抗を用いるが、特に大電流の場合はＣＴ（Current Transfer）で電流を数千分の１の値に変換し、ＣＴからの出力電流をシャント抵抗で検出する。すなわち、各モータ電流検出部１１は、巻線に流れる電流を検出し、駆動電圧Ｖ１（所定範囲内における任意の電圧）により巻線に流れる電流をアナログ電圧に変換する。各モータ電流検出部１１が出力する電流検出信号Ｃ１は、ＡＤ変換部１５（ΔΣＡＤ変換部）に供給される。

【0032】

一対のＡＤ変換部１５は、図１に示すように、Ｕ相の電流検出信号Ｃ１Ｕが供給される第１ＡＤ変換部１５１と、Ｗ相の電流検出信号Ｃ１Ｗが供給される第２ＡＤ変換部１５２とで構成される。また、各ＡＤ変換部１５は、ΔΣ型のアナログ－ディジタル変換器であるΔΣ型ＡＤコンバータ１２と、間引きフィルタ１４と、クロック生成部１３とを有し、対応するモータ電流検出部１１から供給されたアナログ信号（アナログ電圧）をディジタル信号に変換して出力する。

【0033】

各ＡＤ変換部１５において、クロック生成部１３は、クロック発生器と論理積ゲートとを有している。クロック発生器は、ΔΣ型ＡＤコンバータ１２の変換周期を決める原クロックを生成する。また、論理積ゲートでは、原クロックと（後述する）停止制御信号Ｃｎｔ１との論理積を取り、ＡＤ変換クロックＣｌｋ１（図１及び図２参照）として出力する。また、原クロックの周波数は、ディジタル制御部１７の電流制御で必要なＡＤ変換分解能とフィルタの間引きによる変換遅れの許容量で決めればよく、通常数十ＭＨｚの周波数を使用する。すなわち、クロック生成部１３は、ΔΣ型ＡＤコンバータ１２と間引きフィルタ１４とを動作させるための動作クロックであるＡＤ変換クロックＣｌｋ１を出力する。そして、ＡＤ変換部１５は、停止制御信号Ｃｎｔ１により動作クロックであるＡＤ変換クロックＣｌｋ１を停止させる。

【0034】

各ＡＤ変換部１５において、ΔΣ型ＡＤコンバータ１２は、アナログ電圧をＡＤ変換クロックＣｌｋ１毎に１ビットのディジタル信号に変換する。具体的には、ΔΣ型ＡＤコンバータ１２は、例えば閾値と比較する比較器を有しており、供給された電流検出信号Ｃ１をその閾値と大小比較する。ΔΣ型ＡＤコンバータ１２は、その比較結果を二値に対応させることで、１ビットのディジタル信号に変換する。そして、ΔΣ型ＡＤコンバータ１２は、その変換した１ビットディジタル信号を、ＡＤ変換クロックＣｌｋ１毎にＡＤ変換信号ｄＳ１として出力する。すなわち、ΔΣ型ＡＤコンバータ１２から出力されるＡＤ変換信号ｄＳ１は、パルスで構成された信号であり、例えばその信号のハイとローのレベルが１ビットディジタル信号の１と０の値に対応している。このように、ΔΣ型ＡＤコンバータ１２は、入力されたアナログ電圧を１ビットのディジタル信号に変換する。

【0035】

各ＡＤ変換部１５において、間引きフィルタ１４（ＡＤ変換間引きフィルタ）は、ｓｉｎｃフィルタと呼ばれる周波数特性がｓｉｎｃ関数のディジタルフィルタを構成しており、加算器と減算器とを含む。加算器は、ΔΣ型ＡＤコンバータ１２から出力された１ビットのディジタル信号であるＡＤ変換信号ｄＳ１をＡＤ変換クロックＣｌｋ１毎に積分することで、多ビットとなる加算データを生成している。加算データのビット数が、ＡＤ変換部１５のＡＤ変換分解能に対応している。

【0036】

また間引きフィルタ１４は、ＡＤ変換クロックＣｌｋ１を１／Ｎ（Ｎは２のｎ乗、ｎは整数）に分周した間引きクロックを生成するＡＤ変換クロック分周器を有する。すなわち、間引きフィルタ１４は、いわゆるオーバサンプリングクロックと呼ばれるＡＤ変換クロックＣｌｋ１の高クロックレートから、所望の低クロックレートの間引きクロックに分周している。減算器は、間引きクロック毎に動作し、加算データの前回値と今回値の差分を演算することで、ｓｉｎｃ関数となる周波数特性を得ている。このように構成される間引きフィルタ１４により、ローパス特性のフィルタを実現しており、高周波ノイズをカットするとともに、所望の分解能のビット数に変換したフィルタ後のモータ電流検出値Ｄ１を生成する。すなわち、間引きフィルタ１４は、１ビットのディジタル信号を多ビットのディジタル信号に変換し、ＡＤ変換クロックＣｌｋ１を分周した間引きクロック毎にモータ電流検出値Ｄ１として出力する。

【0037】

第１ＡＤ変換部１５１で生成されたモータ電流検出値Ｄ１Ｕと、第２ＡＤ変換部１５２で生成されたモータ電流検出値Ｄ１Ｗとは、ディジタル制御部１７に供給される。ディジタル制御部１７は、供給されたモータ電流検出値Ｄ１Ｕ、Ｄ１Ｗを用いて電流制御演算を行い、それぞれの駆動電圧Ｖ１を生成するための電圧指令値Ｓ１を算出している。

【0038】

（２．２）応答性の改善
本実施形態におけるモータ制御装置１は、上述の通り、クリア信号出力部Ａ１を備えており、応答性の改善機能（以下、第１機能と呼ぶことがある）を有する。またモータ制御装置１は、上述の通り、停止信号生成部１９及び停止信号制御部２０を備えており、ノイズの低減機能（以下、第２機能と呼ぶことがある）を有する。なお、第２機能は、本開示におけるモータ制御装置１にとって必須ではなく、停止信号生成部１９及び停止信号制御部２０は、適宜に省略されてもよい。以下、主に図２及び図３を参照しながら、第１機能及び第２機能についてそれぞれ説明する。

【0039】

＜第１機能＞
先ず、図２及び図３について詳細に説明する。図２は、モータ制御装置１におけるモータ電流の検出に関する動作を説明するための動作波形図（つまり、横軸は時間）である。

【0040】

図２における中段に示す第１群Ｆ１は、ＡＤ変換クロックＣｌｋ１、及びフィルタ後のモータ電流検出値Ｄ１を示し、ただし、モータ制御装置１が第１機能のみを有する場合の動作波形図である。仮に第２機能がモータ制御装置１から省略される場合、第１群Ｆ１に示す動作波形となる。

【0041】

図２における下段に示す第２群Ｆ２は、ＡＤ変換クロックＣｌｋ１、及びフィルタ後のモータ電流検出値Ｄ１を示し、ただし、モータ制御装置１が第１機能及び第２機能を有する場合の動作波形図である。

【0042】

一方、図３は、モータ制御装置１に対する比較例に関する動作を説明するための動作波形図（横軸は時間）であり、第２機能は有するものの、第１機能を有さない、つまりクリア信号出力部Ａ１を備えない比較例に関する動作波形図である。

【0043】

図２及び図３では、三角波の頂点となる時点と底点となる時点との間を１つの期間としており、底点となる時点から頂点となる時点までの期間を第１期間Ｒ１と定義し、頂点となる時点から底点となる時点までの期間を第２期間Ｒ２と定義している。第１期間Ｒ１及び第２期間Ｒ２における期間の合計（つまり底点から次の底点までの期間）が、三角波の１周期に相当する。ディジタル制御部１７は、上述の通り、フィルタ後のモータ電流検出値Ｄ１を用いて電流制御演算を行って電圧指令値Ｓ１を算出する処理（以下、単に「電流制御処理」と呼ぶことがある）を実行するが、この電流制御処理は、三角波の半周期毎に行われる。図２及び図３では、三角波の半周期毎に行われる電流制御処理の開始タイミングｔ２から終了タイミングｔ３までの区間を、処理区間Ｊ１として図示される。各電流制御処理の終了タイミングｔ３は、三角波の頂点又は底点と概ね一致する。

【0044】

電流制御処理は、直近（最新）のモータ電流検出値Ｄ１を用いて行われることが好ましく、直近のモータ電流検出値Ｄ１の出力完了タイミングｔ１から、電流制御処理の開始タイミングｔ２までの時間は、出来るだけ短いことが好ましい。しかし、モータ電流検出値Ｄ１の出力完了タイミングｔ１と三角波のキャリア信号Ｂ１とが非同期であることに起因して、出力完了タイミングｔ１から開始タイミングｔ２までの時間が大きくなる可能性がある。図３の例では、出力完了タイミングｔ１から開始タイミングｔ２までにおいて、遅れ時間Ｔ３が発生している。さらに遅れ時間Ｔ３は、一定でなく揺らぎ（ジッタ）がある。図３では、第２期間Ｒ２における遅れ時間Ｔ３（図３の右隅）は、第１期間Ｒ１における遅れ時間Ｔ３（図３の中央）よりも長い。遅れ時間Ｔ３やジッタの発生は、電流制御処理において最新のモータ電流検出値Ｄ１を用いること、及び電流制御処理の安定性を阻害する可能性があり、モータ制御の応答性に影響する。

【0045】

そこで、クリア信号出力部Ａ１は、クリア信号Ｃｓ１（図１参照）を各間引きフィルタ１４に出力し（モータ制御方法における信号出力ステップに相当）、各間引きフィルタ１４をクリアさせるように構成される。クリア信号出力部Ａ１は、間引きクロックにおけるモータ電流検出値Ｄ１の出力完了タイミングｔ１が、三角波の半周期毎に行われる電圧指令値Ｓ１の算出に関する処理タイミング（ここでは開始タイミングｔ２）に同期するように、クリア信号Ｃｓ１を出力する。クリア信号出力部Ａ１は、ディジタル制御部１７による制御下で、間引きフィルタ１４のクリアと動作開始を制御するためのクリア信号Ｃｓ１（フィルタ制御信号）を生成し、一対のＡＤ変換部１５の２つの間引きフィルタ１４にそれぞれ出力している。図１では、クリア信号出力部Ａ１が、ディジタル制御部１７と別体に図示されているが、クリア信号出力部Ａ１の機能は、ディジタル制御部１７の内部に設けられてよい。

【0046】

ディジタル制御部１７は、クリア信号出力部Ａ１に対して制御信号Ｃｎｔ２（図１参照）を供給する。クリア信号出力部Ａ１は、ディジタル制御部１７から供給される制御信号Ｃｎｔ２に基づいて、所定のタイミング及び所定のパルス幅のクリア信号Ｃｓ１を生成する。クリア信号Ｃｓ１は、間引きフィルタ１４の動作をコントロールするための信号であり、例えば、信号波形の立ち上がりエッジ等において瞬間的に間引きフィルタ１４を停止（クリア）させる信号である。以下、クリア信号Ｃｓ１によって間引きフィルタ１４がクリアされた時点から、一定の期間を非参照期間Ｔ１（図２参照）と呼ぶ。クリア直後では、間引きフィルタ１４から正常なモータ電流検出値Ｄ１（変換値）は出力されないため、非参照期間Ｔ１は、モータ電流検出値Ｄ１を参照出来ない（言い換えると、参照するべきではない）期間とされている。図２では、非参照期間Ｔ１に対応する二つ分のモータ電流検出値Ｄ１（変換値）は、白抜きで図示され、ドットハッチングで示すモータ電流検出値Ｄ１は、正常な値として出力されている。なお、ドットハッチングで示すモータ電流検出値Ｄ１の途中で、白抜きで示すモータ電流検出値Ｄ１が部分的に重なっている箇所は、そこで間引きフィルタ１４がクリアされたことを意味する。

【0047】

非参照期間Ｔ１の長さは、フィルタの種類に依存する。本実施形態では、間引きフィルタ１４が三次ｓｉｎｃフィルタ（ｓｉｎｃ３）を構成しており、ｓｉｎｃフィルタの三段分をクリアすることになり、３回変換後に正常なモータ電流検出値Ｄ１（変換値）が取得可能となる。そのため、クリア直後の二つ分のモータ電流検出値Ｄ１（変換値）は、異常値となり得るので、非参照期間Ｔ１は、二つ分のモータ電流検出値Ｄ１（変換値）の期間としている。例えば、間引きフィルタ１４が、二次ｓｉｎｃフィルタ（ｓｉｎｃ２）を構成する場合、クリア直後の一つ分の変換値は、異常値となり得るので、非参照期間Ｔ１は、一つ分のモータ電流検出値Ｄ１（変換値）の期間となる。

【0048】

ディジタル制御部１７は、間引きフィルタ１４から供給されるモータ電流検出値Ｄ１に基づき、出力完了タイミングｔ１から次の出力完了タイミングｔ１までの処理時間Ｔ４（図２及び図３参照：間引きクロックの周期に相当）を演算する。ディジタル制御部１７は、その演算結果を用いて、三角波のキャリア信号Ｂ１に基づく電流制御処理の開始タイミングｔ２から逆算して、間引きフィルタ１４をクリアするタイミング及び非参照期間Ｔ１を決定し、制御信号Ｃｎｔ２を送信する。非参照期間Ｔ１は、一例として処理時間Ｔ４の２倍に相当する。ここでは一例として、間引きフィルタ１４を停止するタイミングは、各半周期の開始時点から最短のタイミングとする。つまり、ディジタル制御部１７は、三角波の半周期毎に、当該半周期の開始時点から最短のタイミングで、出力完了タイミングｔ１が処理タイミング（開始タイミングｔ２）に同期可能なように、クリア信号Ｃｓ１を出力させる。言い換えると、非参照期間Ｔ１は、各半周期内において、予定される電流制御処理の処理区間Ｊ１から最も離れた位置に設定される。

【0049】

各間引きフィルタ１４では、入力されるクリア信号Ｃｓ１における立ち上がりエッジに応じて加算器及び減算器で生成されるデータはゼロにクリアされる。そして、クリアされたその時点からフィルタ処理が再開される。そして、各間引きフィルタ１４のモータ電流検出値Ｄ１（変換値）を正常な値として参照可能となるタイミング、つまり、非参照期間Ｔ１が終了するタイミングが、電流制御処理の開始タイミングｔ２からの逆算により決定されている。

【0050】

このようにモータ制御装置１は、第１機能を有するため、図２に示すように、直近のモータ電流検出値Ｄ１の出力完了タイミングｔ１と電流制御処理の開始タイミングｔ２とがほぼ一致し、図３に示した遅れ時間Ｔ３やジッタの発生が解消されやすくなる。

【0051】

＜第２機能＞
モータ制御装置１は、上述の通り、電源に接続されたスイッチング素子をスイッチングすることにより、巻線を駆動する駆動波形をＰＷＭパルスで擬似的に形成した駆動電圧Ｖ１を生成している。このため、スイッチングの瞬間（例えば図２のスイッチング区間Ｈ１）に漏れ電流が発生し、この漏れ電流がＡＤ変換部１５にノイズ等として影響し得る。その結果、モータ電流検出値Ｄ１Ｕ、Ｄ１Ｗの精度が劣化する可能性がある。また、モータ電流検出部１１は、大電流の検出用にＣＴとシャント抵抗を組み合わせた構成となる場合、ＣＴで変換する際に数μｓ～十数μｓの遅れが発生し、電流検出信号Ｃ１に含まれる漏れ電流の発生タイミングがスイッチングの瞬間から遅れることとなる。

【0052】

そこで、停止信号生成部１９及び停止信号制御部２０は、漏れ電流の影響を抑制するように、停止制御信号Ｃｎｔ１を利用して、所定のマスク期間Ｔ２（図２及び図３参照）だけＡＤ変換部１５の動作を停止させることで、漏れ電流の影響を抑制している。

【0053】

停止信号生成部１９には、各相の電圧指令値Ｓ１（Ｕ相の電圧指令値Ｓ１Ｕ、Ｖ相の電圧指令値Ｓ１Ｖ、Ｗ相の電圧指令値Ｓ１Ｗ）、及び、各相のＰＷＭ信号Ｐ１（Ｕ相のＰＷＭ信号Ｐ１Ｕ、Ｖ相のＰＷＭ信号Ｐ１Ｖ、Ｗ相のＰＷＭ信号Ｐ１Ｗ）が供給される。停止信号生成部１９は、各相の電圧指令値Ｓ１や、供給されたＰＷＭ信号Ｐ１のレベルが変化するエッジ（ローレベルからハイレベルへの立ち上りエッジや、その逆の立ち下がりエッジ）等に基づいて、所定のタイミング及び所定のパルス幅の停止信号Ｓｔｐ１を生成し、停止信号制御部２０に供給する。

【0054】

停止信号制御部２０には、停止信号Ｓｔｐ１が供給される。停止信号制御部２０は、上述のスイッチングの瞬間に発生する漏れ電流が、電流検出信号Ｃ１に変換されるまでの遅れ時間を補正し、停止制御信号Ｃｎｔ１を生成し、各ＡＤ変換部１５におけるクロック生成部１３の論理積ゲートの入力に供給される。例えば、停止制御信号Ｃｎｔ１がローレベル（又はハイレベル）のとき、クロック生成部１３からは原クロックが出力されず、結果、ＡＤ変換クロックＣｌｋ１も出力されない。その結果、図２の下段の第２群Ｆ２のＡＤ変換クロックＣｌｋ１において、マスク期間Ｔ２が生成される。逆に停止制御信号Ｃｎｔ１がハイレベル（又はローレベル）のとき、原クロックがＡＤ変換クロックＣｌｋ１として出力される。

【0055】

マスク期間Ｔ２において、ＡＤ変換クロックＣｌｋ１の出力が停止されるため、ΔΣ型ＡＤコンバータ１２及び間引きフィルタ１４の動作も停止する。そのため、マスク期間Ｔ２において、モータ電流検出値Ｄ１も出力されない。したがって、スイッチング区間Ｈ１に発生し得る漏れ電流による電流検出信号Ｃ１の検出精度劣化を低減することができる。また、不要な成分の混入が抑制された電流検出信号Ｃ１が得られるので、モータに発生する不要なトルクが小さくなり、微振動を抑えることができる。

【0056】

＜利点＞
以上説明したようにモータ制御装置１では、モータ電流検出値Ｄ１の出力完了タイミングｔ１が、電圧指令値Ｓ１の算出に関する処理タイミング（ここでは開始タイミングｔ２）に同期するように、間引きフィルタ１４がクリアされる。そのため、常に最新のモータ電流検出値Ｄ１でモータ制御を行える可能性が高まり、特に図３に示した遅れ時間Ｔ３やジッタの発生が解消されやすくなる。結果的に、モータ制御装置１には、モータ制御に関する応答性の改善が図れる、という利点がある。

【0057】

また非参照期間Ｔ１は、各半周期内において、予定される電流制御処理の処理区間Ｊ１から最も離れた位置に設定されるため、電流制御処理に用いられる最新のモータ電流検出値Ｄ１が、間引きフィルタ１４のクリアによる影響を受けにくくできる。

【0058】

さらにモータ制御装置１は、第１機能に加えて、第２機能を更に有するため、ノイズを低減しつつ、遅れ時間Ｔ３やジッタの発生が解消されやすくなる。

【0059】

（３）変形例
上記実施形態は、本開示の様々な実施形態の一つに過ぎない。上記実施形態は、本開示の目的を達成できれば、設計等に応じて種々の変更が可能である。また、上記実施形態に係るモータ制御装置１と同様の機能は、モータ制御方法、コンピュータプログラム、又はコンピュータプログラムを記録した非一時的記録媒体等で具現化されてもよい。

【0060】

以下、上記実施形態の変形例を列挙する。以下に説明する変形例は、適宜組み合わせて適用可能である。以下では、上記実施形態を「基本例」と呼ぶこともある。

【0061】

本開示におけるモータ制御装置１は、コンピュータシステムを含んでいる。コンピュータシステムは、ハードウェアとしてのプロセッサ及びメモリを主構成とする。コンピュータシステムのメモリに記録されたプログラムをプロセッサが実行することによって、本開示におけるモータ制御装置１としての機能が実現される。プログラムは、コンピュータシステムのメモリに予め記録されてもよく、電気通信回線を通じて提供されてもよく、コンピュータシステムで読み取り可能なメモリカード、光学ディスク、ハードディスクドライブ等の非一時的記録媒体に記録されて提供されてもよい。コンピュータシステムのプロセッサは、半導体集積回路（ＩＣ）又は大規模集積回路（ＬＳＩ）を含む１ないし複数の電子回路で構成される。ここでいうＩＣ又はＬＳＩ等の集積回路は、集積の度合いによって呼び方が異なっており、システムＬＳＩ、ＶＬＳＩ（Very Large Scale Integration）、又はＵＬＳＩ（Ultra Large Scale Integration）と呼ばれる集積回路を含む。さらに、ＬＳＩの製造後にプログラムされる、ＦＰＧＡ（Field-Programmable Gate Array）、又はＬＳＩ内部の接合関係の再構成若しくはＬＳＩ内部の回路区画の再構成が可能な論理デバイスについても、プロセッサとして採用することができる。複数の電子回路は、１つのチップに集約されていてもよいし、複数のチップに分散して設けられていてもよい。複数のチップは、１つの装置に集約されていてもよいし、複数の装置に分散して設けられていてもよい。ここでいうコンピュータシステムは、１以上のプロセッサ及び１以上のメモリを有するマイクロコントローラを含む。したがって、マイクロコントローラについても、半導体集積回路又は大規模集積回路を含む１ないし複数の電子回路で構成される。

【0062】

また、モータ制御装置１における複数の機能が、１つのハウジング内に集約されていることは必須の構成ではない。例えば、モータ制御装置１の構成要素は、複数のハウジングに分散して設けられていてもよい。

【0063】

反対に、モータ制御装置１における複数の機能が、１つのハウジング内に集約されてもよい。さらに、モータ制御装置１の少なくとも一部の機能、例えば、モータ制御装置１の一部の機能がクラウド（クラウドコンピューティング）等によって実現されてもよい。

【0064】

基本例では、モータ制御装置１は、各ＡＤ変換部１５において、１つの間引きフィルタ１４が設けられている。しかし、モータ制御装置１は、各ＡＤ変換部１５において、２つ以上の間引きフィルタ１４が設けられてもよい。

【0065】

以下、各ＡＤ変換部１５において、２つの間引きフィルタ１４が設けられた変形例のモータ制御装置１Ａについて、図４及び図５を参照しながら説明する。なお、以下のモータ制御装置１Ａについて、基本例のモータ制御装置１と実質的に共通する構成要素については同一の参照符号を付して適宜に説明を省略する場合がある。

【0066】

図４は、モータ制御装置１Ａの要部の構成図を示し、具体的には、一対のＡＤ変換部１５のうち、第１ＡＤ変換部１５１についてのみ図示されるが、第２ＡＤ変換部１５２も、第１ＡＤ変換部１５１と同様の構成を有する。

【0067】

ＡＤ変換部１５は、図４に示すように、クロック生成部１３と、ΔΣ型ＡＤコンバータ１２と、２つの間引きフィルタ１４（第１間引きフィルタ１４１及び第２間引きフィルタ１４２）とを有する。つまり、少なくとも１つの間引きフィルタ１４は、第１間引きフィルタ１４１及び第２間引きフィルタ１４２を含む。第１間引きフィルタ１４１と第２間引きフィルタ１４２は、互いに同種のディジタルフィルタである。

【0068】

第１間引きフィルタ１４１と第２間引きフィルタ１４２は、互いに並列に接続される。クロック生成部１３から出力されるＡＤ変換クロックＣｌｋ１は、第１間引きフィルタ１４１及び第２間引きフィルタ１４２にそれぞれ入力される。またΔΣ型ＡＤコンバータ１２から出力されるＡＤ変換信号ｄＳ１は、第１間引きフィルタ１４１及び第２間引きフィルタ１４２にそれぞれ入力される。

【0069】

図５は、モータ制御装置１Ａにおけるモータ電流の検出に関する動作を説明するための動作波形図（つまり、横軸は時間）である。図５における中段の第１群Ｆ１は、ＡＤ変換クロックＣｌｋ１、第１間引きフィルタ１４１によるフィルタ後のモータ電流検出値Ｄ１Ａ、第２間引きフィルタ１４２によるフィルタ後のモータ電流検出値Ｄ１Ｂを示す。ただし、図５の第１群Ｆ１は、基本例で説明した図２の第１群Ｆ１と同様に、第１機能のみを有する場合の動作波形図である。

【0070】

図５における下段の第２群Ｆ２は、ＡＤ変換クロックＣｌｋ１、第１間引きフィルタ１４１によるフィルタ後のモータ電流検出値Ｄ１Ａ、第２間引きフィルタ１４２によるフィルタ後のモータ電流検出値Ｄ１Ｂを示す。ただし、図５の第２群Ｆ２は、基本例で説明した図２の第２群Ｆ２と同様に、第１機能及び第２機能を有する場合の動作波形図である。

【0071】

モータ制御装置１Ａのクリア信号出力部Ａ１は、三角波の各周期において、前段の半周期では、第１間引きフィルタ１４１に対して、出力完了タイミングｔ１が処理タイミング（開始タイミングｔ２）に同期するように、クリア信号Ｃｓ１を出力する。またモータ制御装置１Ａのクリア信号出力部Ａ１は、三角波の各周期において、後段の半周期では、第２間引きフィルタ１４２に対して、出力完了タイミングｔ１が処理タイミング（開始タイミングｔ２）に同期するように、クリア信号Ｃｓ１を出力する。つまり、モータ制御装置１Ａでは、前段の半周期（第１期間Ｒ１）と後段の半周期（第２期間Ｒ２）とで、クリアする対象の間引きフィルタ１４を切り替えている。

【0072】

さらにモータ制御装置１Ａでは、ディジタル制御部１７は、第１間引きフィルタ１４１及び第２間引きフィルタ１４２のうちの一方が、クリア信号Ｃｓ１によりクリアされてから非参照期間Ｔ１（所定の期間）が過ぎるまでの間、他方から出力されるモータ電流検出値Ｄ１を取得する。

【0073】

具体的には、ディジタル制御部１７は、前段の半周期（第１期間Ｒ１）において、第１間引きフィルタ１４１がクリア信号Ｃｓ１によりクリアされてから非参照期間Ｔ１（所定の期間）が過ぎるまでの間、第２間引きフィルタ１４２から出力されるモータ電流検出値Ｄ１を取得する。ディジタル制御部１７は、前段の半周期において、第１間引きフィルタ１４１における非参照期間Ｔ１が過ぎると、第１間引きフィルタ１４１から出力されるモータ電流検出値Ｄ１を取得する。

【0074】

つまり、第１期間Ｒ１では、クリアのタイミング、及び第１間引きフィルタ１４１の変換値を正常な値として参照可能となるタイミングが、電流制御処理の開始タイミングｔ２からの逆算により決定される。ディジタル制御部１７は、第１期間Ｒ１では、第１間引きフィルタ１４１から出力される最新のモータ電流検出値Ｄ１を用いて電流制御処理（処理区間Ｊ１）を実行する一方で、非参照期間Ｔ１にて欠損したモータ電流検出値Ｄ１について、第２間引きフィルタ１４２から出力されるモータ電流検出値Ｄ１で補間する。

【0075】

そのため、基本例では、第１期間Ｒ１において、非参照期間Ｔ１に起因してモータ電流検出値Ｄ１を取得できない期間が存在していたが、本変形例では、クリア直後の非参照期間Ｔ１だけ、第２間引きフィルタ１４２のモータ電流検出値Ｄ１で補間される。そのため、例えば、モータ制御等において第１期間Ｒ１にわたってモータ電流検出値Ｄ１の平均値の演算を必要とする場合に、演算結果の信頼性が向上する。

【0076】

またディジタル制御部１７は、後段の半周期（第２期間Ｒ２）において、第２間引きフィルタ１４２がクリア信号Ｃｓ１によりクリアされてから非参照期間Ｔ１（所定の期間）が過ぎるまでの間、第１間引きフィルタ１４１から出力されるモータ電流検出値Ｄ１を取得する。ディジタル制御部１７は、後段の半周期において、第２間引きフィルタ１４２における非参照期間Ｔ１が過ぎると、第２間引きフィルタ１４２から出力されるモータ電流検出値Ｄ１を取得する。

【0077】

つまり、第２期間Ｒ２では、クリアのタイミング、及び第２間引きフィルタ１４２の変換値を正常な値として参照可能となるタイミングが、電流制御処理の開始タイミングｔ２からの逆算により決定される。ディジタル制御部１７は、第２期間Ｒ２では、第２間引きフィルタ１４２から出力される最新のモータ電流検出値Ｄ１を用いて電流制御処理（処理区間Ｊ１）を実行する一方で、非参照期間Ｔ１にて欠損したモータ電流検出値Ｄ１について、第１間引きフィルタ１４１から出力されるモータ電流検出値Ｄ１で補間する。

【0078】

そのため、基本例では、第２期間Ｒ２において、非参照期間Ｔ１に起因してモータ電流検出値Ｄ１を取得できない期間が存在していたが、本変形例では、クリア直後の非参照期間Ｔ１だけ、第１間引きフィルタ１４１のモータ電流検出値Ｄ１で補間される。そのため、例えば、モータ制御等において第２期間Ｒ２にわたってモータ電流検出値Ｄ１の平均値の演算を必要とする場合に、演算結果の信頼性が向上する。

【0079】

なお、モータ制御装置１Ａでは、図５に示すように、第１間引きフィルタ１４１と第２間引きフィルタ１４２とでは、モータ電流検出値Ｄ１の出力完了タイミングｔ１がずれている。

【0080】

モータ制御装置１Ａにおいても、基本例と同様に、第２機能を有することで、図５の第２群Ｆ２に示すように、ノイズを低減しつつ、遅れ時間Ｔ３やジッタの発生が解消されやすくなる。

【0081】

（４）まとめ
以上説明したように、第１の態様に係るモータ制御装置（１，１Ａ）は、３相の巻線を巻回したステータを備えるモータ（２）に対し、巻線に流れる電流を検出するモータ電流検出部（１１）を有し、モータ（２）の動作を制御する。モータ制御装置（１，１Ａ）は、ディジタル制御部（１７）と、ＰＷＭ部（１６）と、電力変換部（１８）と、モータ電流検出部（１１）と、ΔΣ型ＡＤコンバータ（１２）と、少なくとも１つの間引きフィルタ（１４）と、クリア信号出力部（Ａ１）と、を備える。ディジタル制御部（１７）は、上位装置（４）からの動作指令とモータ（２）の位置情報と巻線に流れる電流の電流値であるモータ電流検出値（Ｄ１）とに基づき、モータ（２）を駆動するための電圧指令値（Ｓ１）を算出する。ＰＷＭ部（１６）は、電圧指令値（Ｓ１）を三角波と比較することでＰＷＭ変調し、ＰＷＭスイッチング信号（Ｐ１）を出力する。電力変換部（１８）は、ＰＷＭスイッチング信号（Ｐ１）に従い電力変換素子をオン／オフすることで、巻線に駆動電圧（Ｖ１）を印加する。モータ電流検出部（１１）は、駆動電圧（Ｖ１）により巻線に流れる電流をアナログ電圧に変換する。ΔΣ型ＡＤコンバータ（１２）は、アナログ電圧を、ＡＤ変換クロック（Ｃｌｋ１）毎に１ビットのディジタル信号に変換する。少なくとも１つの間引きフィルタ（１４）は、１ビットのディジタル信号を多ビットのディジタル信号に変換し、ＡＤ変換クロック（Ｃｌｋ１）を分周した間引きクロック毎にモータ電流検出値（Ｄ１）として出力する。クリア信号出力部（Ａ１）は、間引きフィルタ（１４）をクリアさせるためのクリア信号（Ｃｓ１）を出力する。クリア信号出力部（Ａ１）は、間引きクロックにおけるモータ電流検出値（Ｄ１）の出力完了タイミング（ｔ１）が、三角波の半周期毎に行われる電圧指令値（Ｓ１）の算出に関する処理タイミング（開始タイミングｔ２）に同期するように、クリア信号（Ｃｓ１）を出力する。

【0082】

この態様によれば、モータ電流検出値（Ｄ１）の出力完了タイミング（ｔ１）が、電圧指令値（Ｓ１）の算出に関する処理タイミング（開始タイミングｔ２）に同期するように、クリア信号（Ｃｓ１）が出力されて間引きフィルタ（１４）がクリアされる。そのため、常に最新のモータ電流検出値（Ｄ１）でモータ制御を行える可能性が高まる。結果的に、モータ制御に関する応答性の改善が図れる、という利点がある。

【0083】

第２の態様に係るモータ制御装置（１，１Ａ）に関して、第１の態様において、ディジタル制御部（１７）は、三角波の半周期毎に、当該半周期の開始時点から最短のタイミングで、出力完了タイミング（ｔ１）が処理タイミング（開始タイミングｔ２）に同期可能なように、クリア信号（Ｃｓ１）を出力させる。

【0084】

この態様によれば、電圧指令値（Ｓ１）の算出に用いられる最新のモータ電流検出値（Ｄ１）が、間引きフィルタ（１４）のクリアによる影響を受けにくくできる。

【0085】

第３の態様に係るモータ制御装置（１，１Ａ）に関して、第１又は第２の態様において、少なくとも１つの間引きフィルタ（１４）は、第１間引きフィルタ（１４１）及び第２間引きフィルタ（１４２）を含む。クリア信号出力部（Ａ１）は、三角波の各周期において、前段の半周期では、第１間引きフィルタ（１４１）に対して、出力完了タイミング（ｔ１）が処理タイミング（開始タイミングｔ２）に同期するように、クリア信号（Ｃｓ１）を出力する。クリア信号出力部（Ａ１）は、三角波の各周期において、後段の半周期では、第２間引きフィルタ（１４２）に対して、出力完了タイミング（ｔ１）が処理タイミング（開始タイミングｔ２）に同期するように、クリア信号（Ｃｓ１）を出力する。

【0086】

この態様によれば、２つの間引きフィルタ（１４）を用いた場合におけるモータ制御に関する応答性を改善できる。

【0087】

第４の態様に係るモータ制御装置（１，１Ａ）に関して、第３の態様において、ディジタル制御部（１７）は、第１間引きフィルタ（１４１）及び第２間引きフィルタ（１４２）のうちの一方が、クリア信号（Ｃｓ１）によりクリアされてから所定の期間（非参照期間Ｔ１）が過ぎるまでの間、他方から出力されるモータ電流検出値（Ｄ１）を取得する。

【0088】

この態様によれば、２つの間引きフィルタ（１４）を用いることで、間引きフィルタ（１４）が１つの場合では取得できないクリア直後のモータ電流検出値（Ｄ１）を取得できる。

【0089】

第５の態様に係るモータ制御装置（１，１Ａ）に関して、第３又は第４の態様において、ディジタル制御部（１７）は、前段の半周期において、第１間引きフィルタ（１４１）がクリア信号（Ｃｓ１）によりクリアされてから所定の期間（非参照期間Ｔ１）が過ぎるまでの間、第２間引きフィルタ（１４２）から出力されるモータ電流検出値（Ｄ１）を取得する。ディジタル制御部（１７）は、前段の半周期において、第１間引きフィルタ（１４１）の動作が開始されると、第１間引きフィルタ（１４１）から出力されるモータ電流検出値（Ｄ１）を取得する。

【0090】

この態様によれば、前段の半周期において、クリア直後の所定の期間（非参照期間Ｔ１）だけ第２間引きフィルタ（１４２）からのモータ電流検出値（Ｄ１）を取得することで、前段の半周期におけるモータ電流検出値（Ｄ１）を補間できる。

【0091】

第６の態様に係るモータ制御装置（１，１Ａ）に関して、第３～第５の態様のいずれか１つにおいて、ディジタル制御部（１７）は、後段の半周期において、第２間引きフィルタ（１４２）がクリア信号（Ｃｓ１）によりクリアされてから所定の期間（非参照期間Ｔ１）が過ぎるまでの間、第１間引きフィルタ（１４１）から出力されるモータ電流検出値（Ｄ１）を取得する。ディジタル制御部（１７）は、後段の半周期において、第２間引きフィルタ（１４２）の動作が開始されると、第２間引きフィルタ（１４２）から出力されるモータ電流検出値（Ｄ１）を取得する。

【0092】

この態様によれば、後段の半周期において、クリア直後の所定の期間（非参照期間Ｔ１）だけ第１間引きフィルタ（１４１）からのモータ電流検出値（Ｄ１）を取得することで、後段の半周期におけるモータ電流検出値（Ｄ１）を補間できる。

【0093】

第７の態様に係るモータ制御方法は、３相の巻線を巻回したステータを備えるモータ（２）に対し、巻線に流れる電流を検出するモータ電流検出部（１１）を有し、モータ（２）の動作を制御するモータ制御装置（１，１Ａ）のモータ制御方法である。モータ制御装置（１，１Ａ）は、ディジタル制御部（１７）と、ＰＷＭ部（１６）と、電力変換部（１８）と、モータ電流検出部（１１）と、ΔΣ型ＡＤコンバータ（１２）と、少なくとも１つの間引きフィルタ（１４）と、を備える。ディジタル制御部（１７）は、上位装置（４）からの動作指令とモータ（２）の位置情報と巻線に流れる電流の電流値であるモータ電流検出値（Ｄ１）とに基づき、モータ（２）を駆動するための電圧指令値（Ｓ１）を算出する。ＰＷＭ部（１６）は、電圧指令値（Ｓ１）を三角波と比較することでＰＷＭ変調し、ＰＷＭスイッチング信号（Ｐ１）を出力する。電力変換部（１８）は、ＰＷＭスイッチング信号（Ｐ１）に従い電力変換素子をオン／オフすることで、巻線に駆動電圧（Ｖ１）を印加する。モータ電流検出部（１１）は、駆動電圧（Ｖ１）により巻線に流れる電流をアナログ電圧に変換する。ΔΣ型ＡＤコンバータ（１２）は、アナログ電圧を、ＡＤ変換クロック（Ｃｌｋ１）毎に１ビットのディジタル信号に変換する。少なくとも１つの間引きフィルタ（１４）は、１ビットのディジタル信号を多ビットのディジタル信号に変換し、ＡＤ変換クロック（Ｃｌｋ１）を分周した間引きクロック毎にモータ電流検出値（Ｄ１）として出力する。モータ制御方法は、間引きフィルタ（１４）をクリアさせるためのクリア信号（Ｃｓ１）を出力するクリア信号出力ステップを含む。クリア信号出力ステップでは、間引きクロックにおけるモータ電流検出値（Ｄ１）の出力完了タイミング（ｔ１）が、三角波の半周期毎に行われる電圧指令値（Ｓ１）の算出に関する処理タイミング（開始タイミングｔ２）に同期するように、クリア信号（Ｃｓ１）を出力する。

【0094】

この態様によれば、モータ制御に関する応答性の改善が図れるモータ制御方法を提供できる。

【0095】

第８の態様に係るプログラムは、１以上のプロセッサに、第７の態様におけるモータ制御方法を実行させるためのプログラムである。

【0096】

この態様によれば、モータ制御に関する応答性の改善が図れる機能を提供できる。

【0097】

第２～６の態様に係る構成については、モータ制御装置（１，１Ａ）に必須の構成ではなく、適宜省略可能である。

【符号の説明】

【0098】

１，１Ａ モータ制御装置
１１ モータ電流検出部
１２ ΔΣ型ＡＤコンバータ
１４ 間引きフィルタ
１４１ 第１間引きフィルタ
１４２ 第２間引きフィルタ
１６ ＰＷＭ部
１７ ディジタル制御部
１８ 電力変換部
Ａ１ クリア信号出力部
Ｃｌｋ１ ＡＤ変換クロック
Ｃｓ１ クリア信号
Ｄ１ モータ電流検出値
Ｖ１ 駆動電圧
Ｐ１ ＰＷＭスイッチング信号
Ｓ１ 電圧指令値
Ｔ１ 非参照期間（所定の期間）
ｔ１ 出力完了タイミング
ｔ２ 開始タイミング（処理タイミング）
２ モータ
４ 上位装置

【図1】

【図2】

【図3】

【図4】

【図5】