知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024115216
(43)【公開日】2024-08-26
(54)【発明の名称】送信制御回路
(51)【国際特許分類】
H04L 47/28 20220101AFI20240819BHJP
H04L 47/24 20220101ALI20240819BHJP
【ＦＩ】
H04L47/28
H04L47/24
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2023020799
(22)【出願日】2023-02-14
(71)【出願人】
【識別番号】318010018
【氏名又は名称】キオクシア株式会社
(74)【代理人】
【識別番号】110001737
【氏名又は名称】弁理士法人スズエ国際特許事務所
(72)【発明者】
【氏名】堀口 智哉
(72)【発明者】
【氏名】滝 大輔
(72)【発明者】
【氏名】宮本 幸昌
(72)【発明者】
【氏名】熊谷 健
【テーマコード（参考）】
5K030
【Ｆターム（参考）】
5K030HB21
5K030HC14
5K030KX18
5K030LC01
(57)【要約】
【課題】簡単な回路構成で、各トラフィッククラスが使用可能な帯域幅を制限しながら次の送信対象のトラフィッククラスを選択できる送信制御回路を実現する。
【解決手段】送信制御回路は、複数のトラフィッククラスに１対１の関係でそれぞれ対応付けられた複数のカウンタを含む。送信制御回路は、トラフィッククラス毎に割り当てられた帯域幅に基づいて、トラフィッククラス毎に、０より大きいカウンタ増加値と、０より大きいカウンタ減少値と、を設定する。トラフィッククラス毎に割り当てられた前記帯域幅は、ネットワークの利用可能な帯域幅全体に占める割合によって表される。送信制御回路は、各カウンタを増減させ、フレームの送信を要求しているトラフィッククラスの中からカウンタの値が０であるトラフィッククラスを選択し、選択したトラフィッククラスに属するフレームを、ネットワークを介して前外部装置に送信する。
【選択図】図３
【解決手段】送信制御回路は、複数のトラフィッククラスに１対１の関係でそれぞれ対応付けられた複数のカウンタを含む。送信制御回路は、トラフィッククラス毎に割り当てられた帯域幅に基づいて、トラフィッククラス毎に、０より大きいカウンタ増加値と、０より大きいカウンタ減少値と、を設定する。トラフィッククラス毎に割り当てられた前記帯域幅は、ネットワークの利用可能な帯域幅全体に占める割合によって表される。送信制御回路は、各カウンタを増減させ、フレームの送信を要求しているトラフィッククラスの中からカウンタの値が０であるトラフィッククラスを選択し、選択したトラフィッククラスに属するフレームを、ネットワークを介して前外部装置に送信する。
【選択図】図３
【特許請求の範囲】
【請求項1】
複数のトラフィッククラスから１つのトラフィッククラスを選択し、選択したトラフィッククラスに属するフレームを、ネットワークを介して外部装置に送信するように構成された送信制御回路であって、
前記複数のトラフィッククラスに１対１の関係でそれぞれ対応付けられた複数のカウンタを具備し、
前記ネットワークの利用可能な帯域幅全体に占める割合によって表される、トラフィッククラス毎に割り当てられた帯域幅に基づいて、前記トラフィッククラス毎に、０より大きいカウンタ増加値と、０より大きいカウンタ減少値と、を設定し、
前記複数のトラフィッククラスから選択された第１のトラフィッククラスに属する１つのフレームが送信されている間は、前記第１のトラフィッククラスに対応する第１のカウンタの値を、クロックサイクル毎に、前記第１のトラフィッククラスに対応する第１のカウンタ増加値だけ増加させ、
前記第１のトラフィッククラスに属するいずれのフレームも送信されていない間、
前記第１のカウンタの値を前記第１のトラフィッククラスに対応する第１のカウンタ減少値だけ減少させたら０未満になる場合は、前記第１のカウンタの値を０とし、
前記第１のカウンタの値を前記第１のカウンタ減少値だけ減少させたら０以上になる場合は、前記第１のカウンタの値を、前記クロックサイクル毎に、前記第１のカウンタ減少値だけ減少させ、
フレームの送信を要求しているトラフィッククラスの中からカウンタの値が０であるトラフィッククラスを選択し、前記選択したトラフィッククラスに属するフレームを、前記ネットワークを介して前記外部装置に送信するように構成されている、
送信制御回路。
前記複数のトラフィッククラスに１対１の関係でそれぞれ対応付けられた複数のカウンタを具備し、
前記ネットワークの利用可能な帯域幅全体に占める割合によって表される、トラフィッククラス毎に割り当てられた帯域幅に基づいて、前記トラフィッククラス毎に、０より大きいカウンタ増加値と、０より大きいカウンタ減少値と、を設定し、
前記複数のトラフィッククラスから選択された第１のトラフィッククラスに属する１つのフレームが送信されている間は、前記第１のトラフィッククラスに対応する第１のカウンタの値を、クロックサイクル毎に、前記第１のトラフィッククラスに対応する第１のカウンタ増加値だけ増加させ、
前記第１のトラフィッククラスに属するいずれのフレームも送信されていない間、
前記第１のカウンタの値を前記第１のトラフィッククラスに対応する第１のカウンタ減少値だけ減少させたら０未満になる場合は、前記第１のカウンタの値を０とし、
前記第１のカウンタの値を前記第１のカウンタ減少値だけ減少させたら０以上になる場合は、前記第１のカウンタの値を、前記クロックサイクル毎に、前記第１のカウンタ減少値だけ減少させ、
フレームの送信を要求しているトラフィッククラスの中からカウンタの値が０であるトラフィッククラスを選択し、前記選択したトラフィッククラスに属するフレームを、前記ネットワークを介して前記外部装置に送信するように構成されている、
送信制御回路。
【請求項2】
前記ネットワークの利用可能な帯域幅全体を１とし、各トラフィッククラスに割り当てられた前記帯域幅を、０よりも大きく且つ１よりも小さい値であるＸとし、前記トラフィッククラス毎に設定される前記カウンタ増加値をＳ１とし、前記トラフィッククラス毎に設定される前記カウンタ減少値をＳ２とした場合、
前記送信制御回路は、
前記複数のトラフィッククラスの各々に対応する前記カウンタ増加値Ｓ１および前記カウンタ減少値Ｓ２を、Ｘ＝Ｓ２／（Ｓ１＋Ｓ２）、を満たすように設定するように構成されている、
請求項１に記載の送信制御回路。
前記送信制御回路は、
前記複数のトラフィッククラスの各々に対応する前記カウンタ増加値Ｓ１および前記カウンタ減少値Ｓ２を、Ｘ＝Ｓ２／（Ｓ１＋Ｓ２）、を満たすように設定するように構成されている、
請求項１に記載の送信制御回路。
【請求項3】
不揮発性メモリと、
請求項１に記載された送信制御回路を含み、前記ネットワークを介してホストから受信されるライトコマンドおよびリードコマンドに基づいて、前記不揮発性メモリにデータを書き込むライト処理および前記不揮発性メモリからデータを読み出すリード処理を実行するように構成されたコントローラと、を具備し、
前記送信制御回路は、
前記不揮発性メモリから読み出されたリードデータを少なくとも含むストレージＩ／Ｏに関する情報を送信するためのフレーム群を、前記複数のトラフィッククラスのうちの一つのトラフィッククラスとして扱い、前記ネットワークを介した通信制御に関する情報を送信するためのフレーム群を、前記複数のトラフィッククラスのうちの別のトラフィッククラスとして扱うように構成されている、
メモリシステム。
請求項１に記載された送信制御回路を含み、前記ネットワークを介してホストから受信されるライトコマンドおよびリードコマンドに基づいて、前記不揮発性メモリにデータを書き込むライト処理および前記不揮発性メモリからデータを読み出すリード処理を実行するように構成されたコントローラと、を具備し、
前記送信制御回路は、
前記不揮発性メモリから読み出されたリードデータを少なくとも含むストレージＩ／Ｏに関する情報を送信するためのフレーム群を、前記複数のトラフィッククラスのうちの一つのトラフィッククラスとして扱い、前記ネットワークを介した通信制御に関する情報を送信するためのフレーム群を、前記複数のトラフィッククラスのうちの別のトラフィッククラスとして扱うように構成されている、
メモリシステム。
【請求項4】
複数のトラフィッククラスから１つのトラフィッククラスを選択し、選択したトラフィッククラスに属するフレームを、ネットワークを介して外部装置に送信するように構成された送信制御回路であって、
前記複数のトラフィッククラスに１対１の関係でそれぞれ対応付けられた複数のカウンタを具備し、
前記ネットワークの利用可能な帯域幅全体に占める割合によって表される、トラフィッククラス毎に割り当てられた帯域幅に基づいて、前記トラフィッククラス毎に、０より大きいカウンタ増加値と、０より大きいカウンタ減少値と、を設定し、
前記複数のトラフィッククラスから選択された第１のトラフィッククラスに属する１つのフレームが送信されている間は、前記第１のトラフィッククラスに対応する第１のカウンタの値を、クロックサイクル毎に、前記第１のトラフィッククラスに対応する第１のカウンタ増加値だけ増加させ、
前記第１のトラフィッククラスに属するいずれのフレームも送信されていない間、
前記第１のカウンタの値を前記第１のトラフィッククラスに対応する第１のカウンタ減少値だけ減少させたら０未満になる場合は、前記第１のカウンタの値を０とし、
前記第１のカウンタの値を前記第１のカウンタ減少値だけ減少させたら０以上になる場合は、前記第１のカウンタの値を、前記クロックサイクル毎に、前記第１のカウンタ減少値だけ減少させ、
フレームの送信を要求しているトラフィッククラスの中からカウンタの値が最小であるトラフィッククラスを選択し、前記選択したトラフィッククラスに属するフレームを、前記ネットワークを介して前記外部装置に送信するように構成されている、
送信制御回路。
前記複数のトラフィッククラスに１対１の関係でそれぞれ対応付けられた複数のカウンタを具備し、
前記ネットワークの利用可能な帯域幅全体に占める割合によって表される、トラフィッククラス毎に割り当てられた帯域幅に基づいて、前記トラフィッククラス毎に、０より大きいカウンタ増加値と、０より大きいカウンタ減少値と、を設定し、
前記複数のトラフィッククラスから選択された第１のトラフィッククラスに属する１つのフレームが送信されている間は、前記第１のトラフィッククラスに対応する第１のカウンタの値を、クロックサイクル毎に、前記第１のトラフィッククラスに対応する第１のカウンタ増加値だけ増加させ、
前記第１のトラフィッククラスに属するいずれのフレームも送信されていない間、
前記第１のカウンタの値を前記第１のトラフィッククラスに対応する第１のカウンタ減少値だけ減少させたら０未満になる場合は、前記第１のカウンタの値を０とし、
前記第１のカウンタの値を前記第１のカウンタ減少値だけ減少させたら０以上になる場合は、前記第１のカウンタの値を、前記クロックサイクル毎に、前記第１のカウンタ減少値だけ減少させ、
フレームの送信を要求しているトラフィッククラスの中からカウンタの値が最小であるトラフィッククラスを選択し、前記選択したトラフィッククラスに属するフレームを、前記ネットワークを介して前記外部装置に送信するように構成されている、
送信制御回路。
【請求項5】
前記送信制御回路は、
フレームの送信を要求している前記トラフィッククラスの中からカウンタの値が最小である前記トラフィッククラスを選択するためのアービトレーション処理を実行する際、
前記複数のトラフィッククラスに対応する前記複数のカウンタの値のうちの最小値を特定し、
前記複数のトラフィッククラスに対応する前記複数のカウンタの値の各々を、前記特定した最小値だけ減少させるようにさらに構成されている、
請求項４に記載の送信制御回路。
フレームの送信を要求している前記トラフィッククラスの中からカウンタの値が最小である前記トラフィッククラスを選択するためのアービトレーション処理を実行する際、
前記複数のトラフィッククラスに対応する前記複数のカウンタの値のうちの最小値を特定し、
前記複数のトラフィッククラスに対応する前記複数のカウンタの値の各々を、前記特定した最小値だけ減少させるようにさらに構成されている、
請求項４に記載の送信制御回路。
【請求項6】
前記送信制御回路は、
前記複数のカウンタのいずれかのカウンタの値があらかじめ設定された上限値に達した場合、前記複数のカウンタの値の各々を、ｎビットだけ右シフトするようにさらに構成され、
前記ｎは１以上の整数である、
請求項４に記載の送信制御回路。
前記複数のカウンタのいずれかのカウンタの値があらかじめ設定された上限値に達した場合、前記複数のカウンタの値の各々を、ｎビットだけ右シフトするようにさらに構成され、
前記ｎは１以上の整数である、
請求項４に記載の送信制御回路。
【請求項7】
前記ネットワークの利用可能な帯域幅全体を１とし、各トラフィッククラスに割り当てられた前記帯域幅を、０よりも大きく且つ１よりも小さい値であるＸとし、前記トラフィッククラス毎に設定される前記カウンタ増加値をＳ１とし、前記トラフィッククラス毎に設定される前記カウンタ減少値をＳ２とした場合、
前記送信制御回路は、
前記複数のトラフィッククラスの各々に対応する前記カウンタ増加値Ｓ１および前記カウンタ減少値Ｓ２を、Ｘ＝Ｓ２／（Ｓ１＋Ｓ２）、を満たすように設定するように構成されている、
請求項４に記載の送信制御回路。
前記送信制御回路は、
前記複数のトラフィッククラスの各々に対応する前記カウンタ増加値Ｓ１および前記カウンタ減少値Ｓ２を、Ｘ＝Ｓ２／（Ｓ１＋Ｓ２）、を満たすように設定するように構成されている、
請求項４に記載の送信制御回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、ネットワークを介して外部装置にフレームを送信する送信制御回路に関する。
【背景技術】
【0002】
近年、イーサネット（登録商標）の機能を拡張したデータセンターブリッジ（ＤＣＢ）がＩＥＥＥ８０２．１委員会で規格化され、データセンタにおいて利用されている。
【0003】
ＤＣＢ規格で規定された機能群のうちの１つに、拡張送信選択（Ｅｎｈａｎｃｅｄ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｓｅｌｅｃｔｉｏｎ：ＥＴＳ）がある。
【0004】
拡張送信選択（ＥＴＳ）では、ＬＡＮ、ストレージＩ／Ｏ、プロセス間通信（ＩＰＣ）のような複数のトラフィッククラスに帯域幅がそれぞれ割り当てられる。そして、トラフィッククラス毎に割り当てられた帯域幅に基づいて、各トラフィッククラスが使用可能な帯域幅を制限しながら、次の送信対象のトラフィッククラスを選択する、という送信選択制御が実行される。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】米国特許第１０，２１８，６４２号明細書
【特許文献2】米国特許出願公開第２０２０／０４１２６７０号明細書
【特許文献3】特許第４５８８５５８号公報
【特許文献4】特開２０１２－２４４５２４号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明の一実施形態が解決しようとする課題は、簡単な回路構成で、各トラフィッククラスが使用可能な帯域幅を制限しながら次の送信対象のトラフィッククラスを選択できる送信制御回路を提供することである。
【課題を解決するための手段】
【0007】
実施形態によれば、送信制御回路は、複数のトラフィッククラスから１つのトラフィッククラスを選択し、選択したトラフィッククラスに属するフレームを、ネットワークを介して外部装置に送信するように構成されている。前記送信制御回路は、前記複数のトラフィッククラスに１対１の関係でそれぞれ対応付けられた複数のカウンタを具備する。前記送信制御回路は、トラフィッククラス毎に割り当てられた帯域幅に基づいて、前記トラフィッククラス毎に、０より大きいカウンタ増加値と、０より大きいカウンタ減少値と、を設定する。トラフィッククラス毎に割り当てられた前記帯域幅は、前記ネットワークの利用可能な帯域幅全体に占める割合によって表される。前記送信制御回路は、前記複数のトラフィッククラスから選択された第１のトラフィッククラスに属する１つのフレームが送信されている間は、前記第１のトラフィッククラスに対応する第１のカウンタの値を、クロックサイクル毎に、前記第１のトラフィッククラスに対応する第１のカウンタ増加値だけ増加させる。前記送信制御回路は、前記第１のトラフィッククラスに属するいずれのフレームも送信されていない間、前記第１のカウンタの値を前記第１のトラフィッククラスに対応する第１のカウンタ減少値だけ減少させたら０未満になる場合は、前記第１のカウンタの値を０とし、前記第１のカウンタの値を前記第１のカウンタ減少値だけ減少させたら０以上になる場合は、前記第１のカウンタの値を、前記クロックサイクル毎に、前記第１のカウンタ減少値だけ減少させる。前記送信制御回路は、フレームの送信を要求しているトラフィッククラスの中からカウンタの値が０であるトラフィッククラスを選択し、前記選択したトラフィッククラスに属するフレームを、前記ネットワークを介して前記外部装置に送信する。
【図面の簡単な説明】
【0008】
【図1】第１実施形態に係る送信制御回路を含むストレージを含むネットワークストレージシステムの構成例を示すブロック図。
【図2】ネットワークストレージシステムのストレージ内に設けられたコントローラの構成例を示すブロック図。
【図3】コントローラ内に設けられた第１実施形態に係る送信制御回路の構成例を示す回路図。
【図4】第１実施形態に係る送信制御回路の動作を示すタイミングチャート。
【図5】トラフィッククラスに対して設定されるカウンタ増加係数とカウンタ減少係数との間の比率と、このトラフィッククラスに対して割り当てられる帯域幅（送信スループット）との関係の例を示す図。
【図6】トラフィッククラスに対して設定されるカウンタ増加係数とカウンタ減少係数との間の比率と、このトラフィッククラスに対して割り当てられる帯域幅（送信スループット）との関係の別の例を示す図。
【図7】カウンタ増加係数とカウンタ減少係数との間の比率を設定する動作の例を説明するための図。
【図8】第２実施形態に係る送信制御回路の構成例を示す回路図。
【図9】第２実施形態に係る送信制御回路の動作を示すタイミングチャート。
【図10】第２実施形態に係る送信制御回路に含まれるカウンタの値が飽和する様子を示す図。
【図11】第３実施形態に係る送信制御回路の構成例を示す回路図。
【図12】第３実施形態に係る送信制御回路の動作を示すタイミングチャート。
【図13】第４実施形態に係る送信制御回路の構成例を示す回路図。
【発明を実施するための形態】
【0009】
以下、図面を参照して、実施形態を説明する。
【0010】
以下では、各実施形態に係る送信制御回路が、ネットワークインターフェースを備えたストレージに含まれている場合を想定する。
【0011】
（第１実施形態）
図１は、第１実施形態に係る送信制御回路を含むストレージを含むネットワークストレージシステムの構成例を示すブロック図である。
図１は、第１実施形態に係る送信制御回路を含むストレージを含むネットワークストレージシステムの構成例を示すブロック図である。
【0012】
ネットワークストレージシステム１は、ホスト２と、ストレージ（ストレージデバイス）３と、ホスト２とストレージ３とが接続されるネットワーク４と、を含む。図１では、一つのホスト２がネットワーク４に接続されている場合が示されているが、複数のホストがネットワーク４に接続されていてもよい。また、図１では、一つのストレージ３がネットワーク４に接続されている場合が示されているが、複数のストレージがネットワーク４に接続されていてもよい。
【0013】
ネットワーク４は、１００ギガビットイーサネット（登録商標）のようなネットワークである。ネットワーク４は、例えば、ネットワークスイッチ、ルータ、といったネットワーク機器を含む。また、ネットワーク管理サーバがネットワーク４に接続されていてもよい。
【0014】
ストレージ３は、不揮発性メモリ３２と、不揮発性メモリ３２を制御するように構成されたコントローラ３１と、を含むメモリシステムである。ストレージ３は、ネットワーク４に接続するためのネットワークインターフェースを有している。ストレージ３は、ネットワーク４を介して外部装置（ホスト２、ネットワーク４内のネットワーク機器、またはネットワーク管理サーバ、等）に、複数のトラフィッククラスの情報を送信する。複数のトラフィッククラスは、ネットワーク４を介して送信されるべき、互いに通信要件が異なるトラフィックタイプに相当する。本実施形態で、例えば、ストレージＩ／Ｏに関する情報を含むトラフィック、ネットワーク４を介した通信制御に関する情報を含むトラフィック、他の情報を含むトラフィック、等が、別個のトラフィッククラスとして扱われ得る。
【0015】
不揮発性メモリ３２は、例えば、ＮＡＮＤ型フラッシュメモリである。なお、不揮発性メモリ３２は、ＮＡＮＤ型フラッシュメモリに限られず、例えばＰＣＭ（Ｐｈａｓｅ Ｃｈａｎｇｅ Ｍｅｍｏｒｙ）によって実現されていてもよい。以下では、不揮発性メモリ３２がＮＡＮＤ型フラッシュメモリによって実現されている場合を主として説明する。このため、以下では、不揮発性メモリ３２をＮＡＮＤフラッシュと称する。
【0016】
ストレージ３は、コントローラ３１と、複数のＮＡＮＤフラッシュチップ３２ａ、３２ｂ、…と、を含む。またストレージ３は、ダイナミックＲＡＭ（ＤＲＡＭ）３３も含んでいてもよい。コントローラ３１は、ストレージ３全体の制御を行う。具体的には、コントローラ３１は、ネットワーク４を介してホスト２から受信されるライトコマンドおよびリードコマンドに基づいて、ＮＡＮＤフラッシュ３２（ＮＡＮＤフラッシュチップ３２ａ、３２ｂ、…）にデータを書き込むライト処理およびＮＡＮＤフラッシュ３２（ＮＡＮＤフラッシュチップ３２ａ、３２ｂ、…）からデータを読み出すリード処理を実行する。
【0017】
ホスト２は、演算処理などを行い、必要に応じてネットワーク４を介してストレージ３に対してリードコマンドまたはライトコマンドを発行する。リードコマンド、ライトコマンドのようなＩ／Ｏコマンドの各々は、リード対象データが格納されている記憶位置またはデータが書き込まれるべき記憶位置を、論理ブロックアドレス（ＬＢＡ）を使用して指定してもよい。あるいは、各Ｉ／Ｏコマンドは、リード対象データが格納されている記憶位置またはデータが書き込まれるべき記憶位置を、ＬＢＡとは異なる他のアドレスを使用して指定してもよい。他のアドレスは、例えば、リード対象データが格納されている記憶位置またはデータが書き込まれるべき記憶位置を、ＬＢＡよりも細かい粒度で指定可能なアドレスであってもよい。このような他のアドレスは、物理アドレスであってもよい。
【0018】
ホスト２からリードコマンドを受け取ると、ストレージ３のコントローラ３１は、受信したリードコマンドによって指定されたアドレス（物理アドレスまたはＬＢＡ）に従って、ＮＡＮＤフラッシュチップ３２ａ、３２ｂ、…からデータを読み出し、読み出したデータと、リードコマンドの完了を示す応答とを、ネットワーク４を介してホスト２に送信する。一方、ホスト２からライトコマンドを受け取ると、コントローラ３１は、受信したライトコマンドによって指定されたアドレス（物理アドレスまたはＬＢＡ）に従って、ホスト２から受信したライトデータをＮＡＮＤフラッシュチップ３２ａ、３２ｂ、…に書き込み、ライトコマンドの完了を示す応答を、ネットワーク４を介してホスト２に送信する。この時、ＤＲＡＭ３３は、ホスト２から受信されたＩ／Ｏコマンド、ＮＡＮＤフラッシュチップ３２ａ、３２ｂ、…から読み出されたデータであるリードデータ、またはＮＡＮＤフラッシュチップ３２ａ、３２ｂ、…に書き込まれるべきデータであるライトデータを一時的に記憶するために使用されてもよい。
【0019】
ストレージ３はネットワークストレージシステム１の構成要素であるため、コントローラ３１は、ネットワーク４を介した通信制御に関する情報を、ネットワーク４を介してホスト２またはネットワーク機器に送信することもある。
【0020】
ネットワーク４を介した通信制御に関する情報は、例えば、ストレージ３をネットワーク４に接続するための情報、ストレージ３をネットワーク４から切断するための情報、トポロジに関する情報、等を含む。以下では、ネットワーク４を介した通信制御に関する情報は、ネットワーク制御関連情報とも称する。
【0021】
また、ホスト２から受信される要求に応じまたは自発的に、コントローラ３１は、ストレージ３の状態を示す情報を、ネットワーク４を介してホスト２に送信することもある。また、ネットワーク構築時には、コントローラ３１は、ネームワーク４の構成要素であるネットワークスイッチおよびルータに、またはホスト２に、ストレージ３に関する情報を通知することもある。
【0022】
このように、ネットワークストレージシステム１では、ストレージ３がネットワーク４を介してホスト２に送信する情報として、ストレージＩ／Ｏに関する情報（リードデータ、Ｉ／Ｏコマンドに対する応答、等）の他、接続・切断情報のようなネットワーク制御関連情報、ストレージ状態通知など、複数の種類の情報が存在する。本実施形態では、これら情報は、互いに異なる幾つかのトラフィッククラスとして扱われ得る。
【0023】
次に、コントローラ３１の構成を説明する。図２は、コントローラ３１の構成例を示すブロック図である。
【0024】
コントローラ３１は、メディアアクセスコントロール／物理層（ＭＡＣ／ＰＨＹ）部３１１と、ネットワーク処理部３１２と、フラッシュトランスレーション層／ＮＡＮＤ（ＦＴＬ／ＮＡＮＤ）処理部３１３と、ＤＲＡＭインタフェース（ＤＲＡＭ Ｉ／Ｆ）３１４と、を含む。
【0025】
ＭＡＣ／ＰＨＹ部３１１は、ネットワーク４に接続するための回路である。ＭＡＣ／ＰＨＹ部３１１は、ＯＳＩ参照モデルに含まれる物理層（Ｌ１）の処理と、ＯＳＩ参照モデルに含まれるデータリンク層（Ｌ２）におけるメディアアクセスコントロールの処理とを実行する。ネットワーク４が１００ギガビットイーサネット規格に準拠するケースでは、ＭＡＣ／ＰＨＹ部３１１は、１００ギガビットイーサネット規格に準拠したリンクを介してネットワーク４内のネットワークスイッチに接続される。
【0026】
ネットワーク処理部３１２は、ストレージＩ／Ｏに関する情報、ネットワーク制御関連情報、ストレージ状態通知などを、ネットワーク４を介してホスト２に送信する。
【0027】
ＦＴＬ／ＮＡＮＤ処理部３１３は、論理物理アドレス変換処理、ライト処理、リード処理、等を実行する。論理物理アドレス変換処理は、ネットワーク４を介してホスト２から受信されたＩ／Ｏコマンドによって指定された論理アドレス（ＬＢＡ）をＮＡＮＤフラッシュ３２の物理アドレスに変換する処理である。ライト処理は、ネットワーク４を介してホスト２から受信されたライトコマンドに基づいて、ＮＡＮＤフラッシュ３２（ＮＡＮＤフラッシュチップ３２ａ、３２ｂ、…）にホスト２から受信されたデータを書き込む処理である。リード処理は、ネットワーク４を介してホスト２から受信されたリードコマンドに基づいて、ＮＡＮＤフラッシュ３２（ＮＡＮＤフラッシュチップ３２ａ、３２ｂ、…）からデータを読み出しホスト２にデータを送信する処理である。
【0028】
ＤＲＡＭインタフェース（ＤＲＡＭ Ｉ／Ｆ）３１４は、ＤＲＡＭ３１４にデータを書き込む処理と、ＤＲＡＭ３１４からデータを読み出す処理とを実行する回路である。
【0029】
次に、ネットワーク処理部３１２の構成を説明する。ネットワーク処理部３１２は、ネットワーク制御部３１２１と、ネットワーク受信部３１２２と、ネットワーク送信部３１２３と、を含む。
【0030】
ネットワーク制御部３１２１は、ネットワーク処理部３１２全体の制御を行う。
【0031】
ネットワーク受信部３１２２は、ＰＨＹ／ＭＡＣ部３１１によって受信されたフレームの解析を行い、受信されたフレームを、リード／ライトコマンドに関するフレーム、ライトデータに関するフレーム、ネットワーク制御関連情報に関するフレーム、等のうちのいずれかのフレームに分類する。そして、この分類結果に基づいて、ネットワーク受信部３１２２は、受信されたフレームを、ネットワーク制御部３１２１またはＦＴＬ／ＮＡＮＤ処理部３１３のいずれかに送出する。
【0032】
ネットワーク送信部３１２３は、ＦＴＬ／ＮＡＮＤ処理部３１３からリードデータを受信する処理と、ネットワーク制御部３１２１からＩ／Ｏコマンドに対する応答またはネットワーク制御関連情報を受信する処理とを実行する。さらに、ネットワーク送信部３１２３は、受信した情報（リードデータ、応答、またはネットワーク制御関連情報）に基づいてフレーム（イーサネットフレーム）を生成し、生成したフレームを、ＭＡＣ／ＰＨＹ部３１１に送信ネットワークフレームとして送出する。ネットワーク送信部３１２３によって生成されるフレームは、宛先ＭＡＣアドレスおよび送信元ＭＡＣアドレスを含むヘッダと、可変長の情報と、フレームチェックシーケンスと、を含む。
【0033】
ネットワーク制御部３１２１は、ネットワーク制御関連情報、Ｉ／Ｏコマンドの完了を示す応答を、ネットワーク送信部３１２３に送出する。図２では、ネットワーク制御部３１２１からネットワーク送信部３１２３に送出されるこれらの情報は、ネットワーク送信部３１２３内の一つのＦＩＦＯ、例えばＦＩＦＯ３１２３２ａ、に一時的に保存されるように示されているが、これらの情報はネットワーク送信部３１２３内の幾つかのＦＩＦＯに格納されてもよい。
【0034】
ＦＴＬ／ＮＡＮＤ処理部３１３は、ＮＡＮＤフラッシュ３２（ＮＡＮＤフラッシュチップ３２ａ、３２ｂ、…）から読み出したリードデータを、ネットワーク送信部３１２３に送出する。図２では、ＦＴＬ／ＮＡＮＤ処理部３１３からネットワーク送信部３１２３に送出されるこれらリードデータは、ネットワーク送信部３１２３内の複数のＦＩＦＯ、例えばＦＩＦＯ３１２３２ｂ～３１２３２ｄ、に一時的に保存されるように示されているが、これらのリードデータはネットワーク送信部３１２３内の単一のＦＩＦＯに格納されてもよい。
【0035】
なお、リードデータ（またはネットワーク制御関連情報）を複数のＦＩＦＯに格納する場合には、送信対象のデータ（リードデータまたはネットワーク制御関連情報）の優先度に基づいて、送信対象のデータ（リードデータまたはネットワーク制御関連情報）が格納されるべきＦＩＦＯが選択されてもよい。
【0036】
また、ここで説明した例では、データおよびコマンドがネットワーク処理部３１２とＦＴＬ／ＮＡＮＤ処理部３１３との間で直接受け渡される場合を説明したが、図示しない内部バッファの容量またはネットワーク送信部３１２３内のＦＩＦＯ群の容量が足りない場合は、ＤＲＡＭ３１４を、データおよびコマンドを一時的に記憶するための中間バッファとして使用してもよい。
【0037】
ネットワーク送信部３１２３は、上述のＦＩＦＯ３１２３２ａ～３１２３２ｄと、ＥＴＳアービタ３１２３３とを含む。ＥＴＳアービタ３１２３３は、複数のトラフィッククラスの各々に属するフレームを、ネットワーク４を介して外部装置（ホスト２またはネットワーク機器）に送信する送信制御回路として機能する。
【0038】
より詳しくは、ＥＴＳアービタ３１２３３は、ＦＩＦＯ３１２３２ａ～３１２３２ｄからいずれか１つのＦＩＦＯを選択し、選択したＦＩＦＯから情報を読み出し、読み出した情報を、外部装置（ホスト２またはネットワーク機器）に送信すべきフレームとして、ＭＡＣ／ＰＨＹ部３１１に送信する。ＥＴＳアービタ３１２３３は、１つのＦＩＦＯを１つのトラフィッククラスとして取り扱う。異なる通信要件を有する情報は、互いに異なるトラフィッククラスとして扱われる。例えば、ＮＡＮＤフラッシュ３２から読み出されたリードデータを少なくとも含むストレージＩ／Ｏに関する情報を送信するためのフレーム群はある１つのトラフィッククラスとして扱われる。また、ネットワーク制御関連情報を送信するためのフレーム群は、別のトラフィッククラスとして扱われる。
【0039】
ＥＴＳアービタ３１２３３は、あらかじめ設定されたトラフィッククラス毎の目標送信スループットを基に、この目標送信スループットを満たすように複数のＦＩＦＯの中から１つを選択する。そして、ＥＴＳアービタ３１２３３は、選択したＦＩＦＯから情報を読み出し、読み出した情報に基づいてフレームを生成し、生成したフレームを送信ネットワークフレームとしてＭＡＣ／ＰＨＹ部３１１に送出することで、ＩＥＥＥ ８０２．１で定められるＥＴＳ規格を満たすアービトレーション処理を実行する。
【0040】
上述したように、図2で示した例では、リードデータを含むストレージＩ／Ｏに関する情報を送信するためのフレーム群は、複数のトラフィッククラスのうちの一つのトラフィッククラスとして扱われ、ネットワーク制御関連情報を送信するためのフレーム群は、複数のトラフィッククラスのうちの別の一つのトラフィッククラスとして扱われる。
【0041】
なお、リードデータのみならず、Ｉ／Ｏコマンドに対する応答を送信するためのフレーム群と、リードデータ送信するためのフレーム群の双方が、ストレージＩ／Ｏに関する情報を送信するためのトラフィッククラスとして扱われてもよい。
【0042】
トラフィッククラス毎の目標送信スループットは、帯域幅（ｂａｎｄｗｉｄｔｈ）と称される。つまり、トラフィッククラス毎に割り当てられた帯域幅に基づいて、ＥＴＳアービタ３１２３３は、各トラフィッククラスがその割り当てられた帯域幅を使用することを可能にするためのアービトレーション処理を実行する。
【0043】
各トラフィッククラスに割り当てられる帯域幅は、ネットワーク４における利用可能な帯域幅全体に占める割合（パーセンテージ）によって表される。ネットワーク４における利用可能な帯域幅は、リンク帯域幅とも称される。例えば、ネットワーク４として１００ギガビットイーサネットが使用されるケースにおいては、ネットワーク４における利用可能な帯域幅全体（最大送信スループット）は、１００Ｇｂｉｔ／秒である。
【0044】
ここで、利用可能な帯域幅全体（最大送信スループット）が１００Ｇｂｉｔ／秒であり、ストレージＩ／Ｏに関する情報を送信するためのフレーム群を含むトラフィッククラスに、最大送信スループットの６０％の帯域幅が割り当てられ、且つネットワーク制御関連情報を送信するためのフレーム群を含むトラフィッククラスに、最大送信スループットの４０パーセントの帯域幅が割り当てられた場合を想定する。この場合、ストレージＩ／Ｏに関する情報を送信するためのフレーム群を含むトラフィッククラスが６０Ｇｂｉｔ／秒の帯域幅（送信スループット）を使用することを可能にし、且つネットワーク制御関連情報を送信するためのフレーム群を含むトラフィッククラスが４０Ｇｂｉｔ／秒の帯域幅（送信スループット）を使用することを可能にするためのアービトレーション処理が実行される。アービトレーション処理の詳細は後述する。
【0045】
次に、送信制御回路の構成を説明する。図３は、コントローラ３１内に設けられた第１実施形態に係る送信制御回路（ＥＴＳアービタ３１２３３）の構成例を示す回路図である。
【0046】
第１実施形態におけるＥＴＳアービタ３１２３３は、アービタ回路１０１と、ＡＮＤ回路１０２ａ～１０２ｄと、カウンタ１０３ａ～１０３ｄと、比較回路１０４ａ～１０４ｄと、を含む。
【0047】
アービタ回路１０１は、ＦＩＦＯ３１２３２ａ～３１２３２ｄから入力されるデータを受け付け、これらデータの中から１つのデータを選択し、選択したデータをＭＡＣ／ＰＨＹ部３１１に出力する。
【0048】
ＡＮＤ回路１０２ａ～１０２ｄは、ＦＩＦＯ３１２３２ａ～３１２３２ｄにそれぞれ対応している。ＡＮＤ回路１０２ａ～１０２ｄの各々は、対応するＦＩＦＯ３１２３２とアービタ回路１０１との間で送受信されるＶＡＬＩＤ信号とＲＥＡＤＹ信号との論理積を示す信号を出力する。
【0049】
カウンタ１０３ａ～１０３ｄは、ＦＩＦＯ３１２３２ａ～３１２３２ｄにそれぞれ対応している。カウンタ１０３ａ～１０３ｄの各々は、カウンタレジスタを含む。カウンタ１０３ａ～１０３ｄの各々は、ネットワーク制御部３１２１からの設定と対応するＡＮＤ回路１０２の出力信号とに従って、その内部のカウンタレジスタの値であるカウンタ値を増加または減少させる。
【0050】
比較回路１０４ａ～１０４ｄは、ＦＩＦＯ３１２３２ａ～３１２３２ｄにそれぞれ対応している。比較回路１０４ａ～１０４ｄの各々は、対応するカウンタ値が０でない場合に、対応するＦＩＦＯ３１２３２からの送信要求つまりＶＡＬＩＤ信号を内部的にマスクするための信号を出力する。ここで、ＶＡＬＩＤ信号を内部的にマスクするとは、アービタ回路１０１においてそのＶＡＬＩＤ信号がアサートされていないものと扱うことを意味する。各ＦＩＦＯから入力ポートに入力されるＶＡＬＩＤ信号そのものがマスクされることはない。
【0051】
ＦＩＦＯ３１２３２ａ～３１２３２ｄの各々からアービタ回路１０１への１フレーム分のデータの転送は、ＤＡＴＡバスを使用して、１クロックサイクル以上をかけて実行される。ＦＩＦＯ３１２３２ａ～３１２３２ｄの各々は、送信すべきデータがそのＦＩＦＯにある場合、つまりＤＡＴＡバス上の信号が有効である場合、ＶＡＬＩＤ信号をＨｉｇｈレベルに設定し、送信すべきデータがそのＦＩＦＯにない場合、つまりＤＡＴＡバス上の信号が無効である場合、ＶＡＬＩＤ信号をＬｏｗレベルに設定する。
【0052】
アービタ回路１０１は、ＤＡＴＡバス上の信号を受け取ることができる場合に、ＲＥＡＤＹ信号をＨｉｇｈレベルに設定し、ＤＡＴＡバス上の信号を受け取ることができない場合に、ＲＥＡＤＹ信号をＬｏｗレベルに設定する。また、ＦＩＦＯ３１２３２ａ～３１２３２ｄの各々は、１つのフレームの末尾のデータをアービタ回路１０１に転送する際にＬＡＳＴ信号をアサートする。これにより、アービタ回路１０１は、１つのフレームの末尾と次のフレームの先頭とがどのタイミングで入力されるかを知ることができる。ここで、これらのＤＡＴＡバス、ＬＡＳＴ信号、ＶＡＬＩＤ信号、ＲＥＡＤＹ信号のセットを「入力ポート」と呼ぶ。
【0053】
図３では、アービタ回路１０１は、ＦＩＦＯ３１２３２ａ～３１２３２ｄにそれぞれ接続された入力ポートｉｎ１～ｉｎ４を有している。アービタ回路１０１は、ＦＩＦＯ３１２３２ａ～３１２３２ｄそれぞれから出力されるＶＡＬＩＤ信号の論理レベルと後述する送信要求マスクとに基づいて、入力ポートｉｎ１～ｉｎ４の中の一つを選択するアービトレーション処理を行い、選択した入力ポートからのデータを、送信フレームとして、出力ポートｏｕｔ経由でＭＡＣ／ＰＨＹ部３１１に転送する。アービタ回路１０１は、送信要求マスクがアサートされている入力ポートに対応するＦＩＦＯ３１２３２からの送信要求は無いものとして、アービトレーション処理を行う。例えば、たとえ入力ポートｉｎ１のＶＡＬＩＤ信号がＨｉｇｈであっても、比較回路１０４ａからのマスク信号がＨｉｇｈであれば、アービタ回路１０１は、ＦＩＦＯ３１２３２ａから入力ポートｉｎ１への送信要求は無いものとして扱う。
【0054】
本実施形態では、複数の入力ポートへの送信要求がある（つまり複数の入力ポートへのＶＡＬＩＤ信号がｈｉｇｈで、且つ複数の入力ポートに対応するマスク信号がＬｏｗ）場合は、アービタ回路１０１は、これら入力ポートそれぞれの優先度（つまりトラフィッククラスそれぞれ優先度）に基づいて、これら入力ポートの一つを選択する。この場合、例えば、入力ポートｉｎ１、入力ポートｉｎ２、入力ポートｉｎ３、入力ポートｉｎ４に固定の優先度をそれぞれ付与し、送信要求がある入力ポートのうちで、最も高い優先度を有する入力ポートを選択する、という固定優先アービトレーションを使用して入力ポートを選択してもよい。あるいは、入力ポートを選択する度に入力ポートそれぞれの優先度をローテーションするラウンドロビンアルゴリズムを使用して、送信要求がある入力ポートのうちの一つの入力ポートを選択してもよい。
【0055】
以下、ＡＮＤ回路１０２ａ～１０２ｄ、カウンタ１０３ａ～１０３ｄ、比較回路１０４ａ～１０４ｄの動作について説明する。
【0056】
ＡＮＤ回路１０２ａ～１０２ｄの各々は、対応する入力ポートのＶＡＬＩＤ信号と対応する入力ポートのＲＥＡＤＹ信号との論理積信号を出力する。ＡＮＤ回路１０２ａの出力信号（論理積信号）がＨｉｇｈであるクロックサイクルは、ＦＩＦＯ３１２３２ａからアービタ回路１０１へのＤＡＴＡバス上のデータの転送が成立したことを示す。
【0057】
同様に、ＡＮＤ回路１０２ｂの出力信号（論理積信号）がＨｉｇｈであるクロックサイクルは、ＦＩＦＯ３１２３２ｂからアービタ回路１０１へのＤＡＴＡバス上のデータの転送が成立したことを示す。
【0058】
同様に、ＡＮＤ回路１０２ｃの出力信号（論理積信号）がＨｉｇｈであるクロックサイクルは、ＦＩＦＯ３１２３２ｃからアービタ回路１０１へのＤＡＴＡバス上のデータの転送が成立したことを示す。
【0059】
同様に、ＡＮＤ回路１０２ｄの出力信号（論理積信号）がＨｉｇｈであるクロックサイクルは、ＦＩＦＯ３１２３２ｄからアービタ回路１０１へのＤＡＴＡバス上のデータの転送が成立したことを示す。
【0060】
カウンタ１０３ａ～１０３ｄの各々は、ネットワーク制御部３１２１からのカウンタ設定と、対応するＡＮＤ回路の出力信号とを用いて、カウンタ値を制御する。ネットワーク制御部３１２１からのカウンタ設定は、カウンタ増加係数およびカウンタ減少係数の２種類の値を設定するために使用される。カウンタ増加係数は、カウンタ増加値とも称される。また、カウンタ減少係数は、カウンタ減少値とも称される。
【0061】
２種類のカウンタ値（カウンタ増加係数およびカウンタ減少係数）は、入力ポート毎に、つまりトラフィッククラス毎に設定される。各入力ポートに対応するカウンタ増加係数およびカウンタ減少係数は、後述する方法により、各トラフィッククラスに割り当てられた目標送信スループット（帯域幅）から計算される。
【0062】
カウンタ１０３ａ～１０３ｄの各々に含まれるカウンタレジスタの初期値は、零に設定される。カウンタ１０３ａ～１０３ｄの各々は、対応するＡＮＤ回路の出力信号がＨｉｇｈである場合は、つまり対応する入力ポートからの一つのフレームが送信されている間は、カウンタレジスタの値（カウンタ値）をクロックサイクル毎にカウンタ増加係数だけ増加させる。
【0063】
さらに、カウンタ１０３ａ～１０３ｄの各々は、対応するＡＮＤ回路の出力信号がＬｏｗの場合は、つまり対応する入力ポートからのいずれのフレームも送信されていない間は、カウンタ値をクロックサイクル毎にカウンタ減少係数だけ減算させる。ただし、カウンタ値からカウンタ減少係数の分だけ減算した値が０を下回る場合、カウンタ１０３ａ～１０３ｄの各々は、カウンタ値を０にする。つまり、対応する入力ポートからのいずれのフレームも送信されていない間、カウンタ値をカウンタ減少係数だけ減少させたらカウンタ値が０未満になる場合は、カウンタ値は０とされ、カウンタ値をカウンタ減少係数だけ減少させたらカウンタ値が０以上になる場合は、カウンタ値はカウンタ減少係数だけ減少される。
【0064】
比較回路１０４ａ～１０４ｄの各々には、対応するカウンタ１０３のカウンタ値が入力される。比較回路１０４ａ～１０４ｄの各々は、対応するカウンタ１０３のカウンタ値が０でなければ、対応する入力ポートのＶＡＬＩＤ信号を内部的にマスクするための信号（送信要求マスク信号）をＨｉｇｈに設定する。例えば、比較回路１０４ａからの送信要求マスク信号がＨｉｇｈである場合、アービタ回路１０１は、たとえ入力ポートｉｎ１のＶＡＬＩＤ信号がＨｉｇｈであっても、入力ポートｉｎ１がフレームの送信を要求していない、つまり入力ポートｉｎ１からの送信要求が無いものとして扱う。対応するカウンタ１０３のカウンタ値が０である場合、比較回路１０４ａ～１０４ｄの各々は、対応する入力ポートのＶＡＬＩＤ信号を内部的にマスクするための信号をＬｏｗに維持する。あるＶＡＬＩＤ信号を内部的にマスクするための信号がＬｏｗである場合、アービタ回路１０１は、このＶＡＬＩＤ信号がＨｉｇｈであれば、このＶＡＬＩＤ信号に対応する入力ポートからの送信要求があるものとして扱う。
【0065】
次に、ＥＴＳアービタ３１２３３の動作を説明する。図４は、第１実施形態に係るＥＴＳアービタ３１２３３の動作を示すタイミングチャートである。
【0066】
図４では、説明を簡単にするために、２つのＦＩＦＯ（ＦＩＦＯ３１２３２ａおよび３１２３２ｂ）からアービタ回路１０１の２つの入力ポート（入力ポートｉｎ１および入力ポートｉｎ２）に対して送信要求が発行される場合が示されている。図４の上部のグラフは、カウンタ１０３ａのカウンタ値の変化を示している。図４の下部のグラフは、カウンタ１０３ｂのカウンタ値の変化を示している。各グラフにおける横軸は、時間、つまりクロックサイクルの番号を示す。クロックサイクルは、ＥＴＳアービタ３１２３３に入力されるクロック信号のサイクルである。１クロックサイクルは、所定の期間を表す。各グラフにおける縦軸は、対応するカウンタのカウンタ値を示す。
【0067】
また、図４の上部のグラフの下方には入力ポートｉｎ１に対するＶＡＬＩＤ信号、ＬＡＳＴ信号，ＲＥＡＤＹ信号の状態が示されており、図４の下部のグラフの下方には入力ポートｉｎ２に対するＶＡＬＩＤ信号、ＬＡＳＴ信号，ＲＥＡＤＹ信号の状態が示されている。以下では、クロックサイクルは単にサイクルと称する。
【0068】
サイクル０～２では、入力ポートｉｎ１およびｉｎ２のいずれのＶＡＬＩＤ信号もＬｏｗであるため、フレームの送信を要求しているトラフィッククラス（ＦＩＦＯ）は、存在しない。このため、ＥＴＳアービタ３１２３３のアービタ回路１０１は、入力ポートｉｎ１およびｉｎ２のうちのいずれの入力ポートも選択しない。
【0069】
サイクル３において、入力ポートｉｎ１のＶＡＬＩＤ信号がＨｉｇｈに変化する。一方、入力ポートｉｎ２のＶＡＬＩＤ信号は、Ｌｏｗに維持されている。このため、アービタ回路１０１は、入力ポートｉｎ１に対応するトラフィッククラス（ＦＩＦＯ）のみがフレームの送信を要求していると判断する。アービタ回路１０１は、入力ポートｉｎ１に送信許可を出すべくサイクル４で入力ポートｉｎ１に対応するＲＥＡＤＹ信号をＨｉｇｈにすることで、入力ポートｉｎ１側の１つのフレームの送信をサイクル４で開始する。つまり、アービタ回路１０１は、入力ポートｉｎ１に対応するトラフィッククラス（ＦＩＦＯ）を選択し、選択したトラフィッククラス（ＦＩＦＯ）に属する１つのフレームを、ＭＡＣ／ＰＨＹ部３１１を通じて、ホスト２（またはネットワーク機器）に送信する。１つのフレームの送信に要するクロックサイクルの数は、そのフレームサイズに依存する。
【0070】
入力ポートｉｎ１側の１つのフレームが送信されている期間、つまりサイクル４からサイクル１３の間、入力ポートｉｎ１のカウンタ１０３ａのカウンタ値は、サイクル毎に、入力ポートｉｎ１のトラフィッククラス（ＦＩＦＯ３１２３２ａ）に対応するカウンタ増加係数だけ増加される。入力ポートｉｎ１側のフレームの送信中であるサイクル６で入力ポートｉｎ２のＶＡＬＩＤがＨｉｇｈになる。これにより、入力ポートｉｎ２に対応するトラフィッククラス（ＦＩＦＯ３１２３２ｂ）がフレームの送信を要求していることがアービタ回路１０１に通知される。しかし、入力ポートｉｎ１側の１つのフレームの送信が終了していないため、アービタ回路１０１は、アービトレーション処理を行わず、そのまま入力ポートｉｎ１のＲＥＡＤＹ信号をＨｉｇｈに維持し、入力ポートｉｎ１側の１つのフレームの送信を継続する。
【0071】
サイクル１３において、入力ポートｉｎ１のＶＡＬＩＤ信号がＨｉｇｈである状態で入力ポートｉｎ１のＬＡＳＴ信号がＨｉｇｈに変化した場合、アービタ回路１０１は、サイクル１３において送信中のデータが、この送信中のフレームの末尾のデータであると認識する。このため、サイクル１３で入力ポートｉｎ１側の１つのフレームの送信が終了する。
【0072】
サイクル１３で入力ポートｉｎ１側の１つのフレームの送信が終了すると、アービタ回路１０１は、サイクル１４で、次の送信対象の入力ポートを選択するためのアービトレーション処理を行う。
【0073】
サイクル１４では、入力ポートｉｎ１のＶＡＬＩＤ信号および入力ポートｉｎ２のＶＡＬＩＤ信号の双方がＨｉｇｈになっているため、入力ポートｉｎ１のトラフィッククラス（ＦＩＦＯ３１２３２ａ）および入力ポートｉｎ２のトラフィッククラス（ＦＩＦＯ３１２３２ｂ）の双方が、フレームの送信を要求している。しかし、入力ポートｉｎ１のカウンタ１０３ａのカウンタ値は０でないため、アービタ回路１０１は、入力ポートｉｎ１の送信要求はないものとして扱う。このため、ｉｎ２の送信要求のみが有効となり、入力ポートｉｎ２が選択される。この場合、アービタ回路１０１は、サイクル１５で入力ポートｉｎ２のＲＥＡＤＹ信号をＨｉｇｈにすることで、入力ポートｉｎ２側の１つのフレームの送信をサイクル１５で開始する。
【0074】
入力ポートｉｎ２の１つのフレームが送信中であるサイクル１５からサイクル１９の間、入力ポートｉｎ２のカウンタ１０３ｂのカウンタ値は、サイクル毎に、入力ポートｉｎ２のトラフィッククラス（ＦＩＦＯ３１２３２ｂ）に対応するカウンタ増加係数だけ増加される。
【0075】
一方、入力ポートｉｎ１側のいずれのフレームも送信されていない間（送信要求マスク期間）、つまり入力ポートｉｎ１のＶＡＬＩＤ信号およびＲＥＡＤＹ信号のどちらかまたは双方がＬｏｗである間、入力ポートｉｎ１のカウンタ１０３ａのカウンタ値は、サイクル毎に、入力ポートｉｎ１のトラフィッククラス（ＦＩＦＯ３１２３２ａ）に対応するカウンタ減少係数だけ減少される。カウンタ１０３ａのカウンタ値が０になると、カウンタ１０３ａのカウンタ値は減少されず、０に維持される。
【0076】
サイクル１９で入力ポートｉｎ２のＬＡＳＴ信号がＨｉｇｈとなり、入力ポートｉｎ２側からの一つのフレームの送信が終了する。サイクル２０では入力ポートｉｎ１のＶＡＬＩＤ信号がＨｉｇｈである。しかし、入力ポートｉｎ１のカウンタ１０３ａのカウンタ値は０ではないため、アービタ回路１０１は、入力ポートｉｎ１の送信要求はないものとして扱う。このため、アービタ回路１０１は、入力ポートｉｎ１のＲＥＡＤＹをＨｉｇｈにせず、入力ポートｉｎ１側のフレームの送信を開始しない。
【0077】
入力ポートｉｎ２側のいずれのフレームも送信されていない間、つまり入力ポートｉｎ２のＶＡＬＩＤ信号およびＲＥＡＤＹ信号のどちらかまたは双方がＬｏｗである間、入力ポートｉｎ２のカウンタ１０３ｂのカウンタ値は、サイクル毎に、入力ポートｉｎ２のトラフィッククラス（ＦＩＦＯ３１２３２ｂ）に対応するカウンタ減少係数だけ減少される。カウンタ１０３ｂのカウンタ値が０になると、カウンタ１０３ｂのカウンタ値は減少されず、０に維持される。
【0078】
サイクル２３で入力ポートｉｎ１のカウンタ１０３ａのカウンタ値は、０に到達する。サイクル２３において、アービタ回路１０１は、アービトレーション処理を実行する。サイクル２３では、入力ポートｉｎ２のカウンタ１０３ｂの値が０ではないため、ＶＡＬＩＤ信号にかかわらず、入力ポートｉｎ２からの送信要求がないものとして扱われる。このため、アービタ回路１０１は、入力ポートｉｎ１を選択し、サイクル２４からは入力ポートｉｎ１のＲＥＡＤＹ信号をＨｉｇｈにして入力ポートｉｎ１側の１つのフレームの送信を開始する。
【0079】
このように、あるトラフィッククラスに属する１つのフレームが送信されている間（つまりＶＡＬＩＤ信号およびＲＥＡＤＹ信号がともにＨｉｇｈである間）、ＥＴＳアービタ３１２３３は、サイクル毎に、このトラフィッククラスに対応するカウンタのカウンタ値を、このトラフィッククラスに対応するカウンタ増加係数だけ増加させる。
【0080】
また、あるトラフィッククラスに属するいずれのフレームも送信されていない間（つまりＶＡＬＩＤ信号およびＲＥＡＤＹ信号のどちらかもしくは双方がＬｏｗである間）、ＥＴＳアービタ３１２３３は、このトラフィッククラスに対応するカウンタのカウンタ値が０になるまで、このトラフィッククラスに対応するカウンタのカウンタ値を、サイクル毎に、このトラフィッククラスに対応するカウンタ減少係数だけ減少させる。そしてカウンタ値が０でない場合は、アービタ回路１０１は、対応する入力ポートからの送信要求がないものとして扱ったうえで、アービトレーション処理を行う。
【0081】
このように、アービタ回路１０１は、フレームの送信を要求しているトラフィッククラスの中からカウンタの値が０であるトラフィッククラスを送信対象のトラフィッククラスとして選択し、選択した送信対象のトラフィッククラスに属するフレームを、ネットワーク４を介して外部装置に送信する。
【0082】
次に、カウンタ増加係数とカウンタ減少係数との間の比率と、帯域幅（送信スループット）との関係を説明する。
【0083】
図５は、あるトラフィッククラスに対して設定されるカウンタ増加係数とカウンタ減少係数との間の比率と、このトラフィッククラスに対して割り当てられる帯域幅（送信スループット）との関係の例を示す図である。図５では、カウンタ増加係数とカウンタ減少係数の比が１：１の場合が示されている。
【0084】
ＦＩＦＯからの送信要求が間断なく継続する場合を考えると、カウンタ増加係数とカウンタ減少係数が互いに等しい場合、一つのフレームの送信中にカウントアップされたカウンタ値が０に戻るまでの時間（サイクル数）（＝送信要求がマスクされる期間）は、そのフレームを送信するためにかかった時間（サイクル数）と等しくなる。このため、この入力ポートに対応するトラフィッククラスに対して割り当てられる帯域幅（送信スループット）は、ネットワーク４の利用可能な帯域幅全体（最大送信スループット）の５０％に制限される。
【0085】
図６は、あるトラフィッククラスに対して設定されるカウンタ増加係数とカウンタ減少係数との間の比率と、このトラフィッククラスに対して割り当てられる帯域幅（送信スループット）との関係の別の例を示す図である。図６では、カウンタ増加係数とカウンタ減少係数の比が４：１の場合が示されている。
【0086】
ＦＩＦＯからの送信要求が間断なく継続する場合を考えると、カウンタ増加係数とカウンタ減少係数の比が４：１の場合、送信中にカウントアップされたカウンタ値が０に戻るまでの時間（サイクル数）（＝送信要求がマスクされる期間）は、そのフレームを送信するためにかかった時間（サイクル数）の４倍の時間になる。このため、この入力ポートに対応するトラフィッククラスに対して割り当てられる帯域幅（送信スループット）は、ネットワーク４の利用可能な帯域幅全体（最大送信スループット）の２０％に制限されることになる。
【0087】
このように、トラフィッククラス毎に割り当てられる帯域幅（目標送信スループット）に基づいて、トラフィッククラス毎に、０よりも大きいカウンタ増加係数と、０よりも大きいカウンタ減少係数とが設定される。これにより、複数のトラフィッククラスに１対１の関係でそれぞれ対応付けられた複数のカウンタの各々のカウンタ値を増減させるという簡単な回路構成で、各トラフィッククラスが使用可能な帯域幅を制限しながら次の送信対象のトラフィッククラスを選択するアービトレーション処理（送信選択制御）を実行することが可能となる。
【0088】
次に、カウンタ増加係数とカウンタ減少係数との間の比率を設定する動作を説明する。図７は、あるトラフィッククラスに対応する、カウンタ増加係数とカウンタ減少係数との間の比率を設定する動作の例を説明するための図である。
【0089】
図７では、カウンタ増加係数をＳ１、カウンタ減少係数をＳ２、フレーム送信中の期間をａ、送信要求マスク期間をｂとしている。ここで、図７のような三角形の高さをｈとすると、Ｓ１は、三角形の頂点Ｐ１と頂点Ｐ２とを結ぶ辺の傾きに相当し、Ｓ２は、三角形の頂点Ｐ２と頂点Ｐ３とを結ぶ辺の傾きに相当する。このため、Ｓ１、Ｓ２は、以下の式で表すことができる。
【0090】
Ｓ１＝ｈ／ａ， Ｓ２＝ｈ／ｂ …（式１）
式１をａ，ｂについて解くと、
ａ＝ｈ／Ｓ１， ｂ＝ｈ／Ｓ２ …（式２）
となる。
式１をａ，ｂについて解くと、
ａ＝ｈ／Ｓ１， ｂ＝ｈ／Ｓ２ …（式２）
となる。
【0091】
最大スループットとトラフィッククラスの目標送信スループットとの比率をＴｒａｎｓｍｉｔ Ｒａｔｅ（Ｒｔ）とすると、Ｔｒａｎｓｍｉｔ Ｒａｔｅ（Ｒｔ）は、以下の式で表すことができる。
【0092】
Ｔｒａｎｓｍｉｔ Ｒａｔｅ（ＲＴ）＝ａ／（ａ＋ｂ）
＝（ｈ／Ｓ１）／｛（ｈ／Ｓ１）＋（ｈ／Ｓ２）｝
＝１／｛１＋（Ｓ１／Ｓ２）｝
＝Ｓ２／（Ｓ１＋Ｓ２）
このようにＴｒａｎｓｍｉｔ Ｒａｔｅ（ＲＴ）は、カウンタ増加係数Ｓ１およびカウンタ減少係数Ｓ２の関数で表される。このため、これらカウンタ増加係数Ｓ１およびカウンタ減少係数Ｓ２の値を調整することで、任意のＲＴを得ることができる。
＝（ｈ／Ｓ１）／｛（ｈ／Ｓ１）＋（ｈ／Ｓ２）｝
＝１／｛１＋（Ｓ１／Ｓ２）｝
＝Ｓ２／（Ｓ１＋Ｓ２）
このようにＴｒａｎｓｍｉｔ Ｒａｔｅ（ＲＴ）は、カウンタ増加係数Ｓ１およびカウンタ減少係数Ｓ２の関数で表される。このため、これらカウンタ増加係数Ｓ１およびカウンタ減少係数Ｓ２の値を調整することで、任意のＲＴを得ることができる。
【0093】
したがって、ＥＴＳアービタ３１２３３またはネットワーク制御部３１２１は、ネットワークの利用可能な帯域幅全体（最大送信スループット）を１とし、複数のトラフィッククラスの各々に割り当てられた帯域幅（目標送信スループット）を、０よりも大きく且つ１よりも小さい値であるＸとし、トラフィッククラス毎に設定されるカウンタ増加値をＳ１とし、トラフィッククラス毎に設定されるカウンタ減少値をＳ２とした場合、複数のトラフィッククラスの各々に対応するカウンタ増加値Ｓ１およびカウンタ減少値Ｓ２を、Ｘ＝Ｓ２／（Ｓ１＋Ｓ２）を満たすように、設定する。これにより、各トラフィッククラスに対応するカウンタ値を増減させ、且つフレームの送信を要求しているトラフィッククラスのうちでカウンタ値が０であるトラフィッククラスを送信対象のトラフィッククラスとして選択するという簡単な制御で、各トラフィッククラスが使用可能な帯域幅を制限しながら次の送信対象のトラフィッククラスを選択するアービトレーション処理を実行することが可能となる。
【0094】
なお、送信データの量を送信量計測部で計測し、計測された送信データの量を帯域制限部にフィードバックする、という構成を使用して、アービトレーション処理を実行することも考えられる。しかしながら、このようなフィードバック型の構成を使用した場合には、送信量計測部には、送信フレームがどのトラフィッククラスに属するのかを判定するために、（１）送信フレームを解析してトラフィッククラス番号を各送信フレームから抽出する機能と、（２）送信された各フレームのサイズを判定し、送信されたフレームサイズの合計を算出する機能と、（３）送信されたフレームサイズの時間平均を求めるための機能、等が必要となり、その結果、回路規模の増大およびコストアップが引き起こされる。
【0095】
一方、第１実施形態では、各トラフィッククラスに対応するカウンタ値を増減させるという簡単な回路構成で、各トラフィッククラスが使用可能な帯域幅を制限できる。よって、送信フレームを解析する機能、送信された各フレームのサイズを判定して、送信されたフレームサイズの合計を算出する機能、送信されたフレームサイズの時間平均を求める機能などを設ける必要がない。よって、フィードバック型の構成を使用する場合に比し、単純な回路でアービトレーション処理を実行できる。
【0096】
（第２実施形態）
次に、第２実施形態に係る送信制御回路（ＥＴＳアービタ）について説明する。第１実施形態のＥＴＳアービタ３１２３３は、フレームの送信を要求しているトラフィッククラスの中からカウンタの値が０であるトラフィッククラスを送信対象のトラフィッククラスとして選択したが、第２実施形態に係るＥＴＳアービタ３１２３３は、フレームの送信を要求しているトラフィッククラスの中からカウンタ値が最小であるトラフィッククラスを送信対象のトラフィッククラスとして選択する。この構成によれば、たとえ対応するカウンタ値が０でない場合であっても、カウンタ値が最小であるトラフィッククラスに属するフレームを送信することができる。よって、あるトラフィッククラスが実際に使用している帯域幅がそのトラフィッククラスに割り当てられた帯域幅よりも少ない場合には、余っている帯域幅を、別のトラフィッククラスに属するフレームの送信に利用することができる。
次に、第２実施形態に係る送信制御回路（ＥＴＳアービタ）について説明する。第１実施形態のＥＴＳアービタ３１２３３は、フレームの送信を要求しているトラフィッククラスの中からカウンタの値が０であるトラフィッククラスを送信対象のトラフィッククラスとして選択したが、第２実施形態に係るＥＴＳアービタ３１２３３は、フレームの送信を要求しているトラフィッククラスの中からカウンタ値が最小であるトラフィッククラスを送信対象のトラフィッククラスとして選択する。この構成によれば、たとえ対応するカウンタ値が０でない場合であっても、カウンタ値が最小であるトラフィッククラスに属するフレームを送信することができる。よって、あるトラフィッククラスが実際に使用している帯域幅がそのトラフィッククラスに割り当てられた帯域幅よりも少ない場合には、余っている帯域幅を、別のトラフィッククラスに属するフレームの送信に利用することができる。
【0097】
つまり、第１実施形態のアービタ３１２３３においては、入力ポート（トラフィッククラス）毎にカウンタ増加係数Ｓ１およびカウンタ減少係数Ｓ２を指定することにより入力ポート（トラフィッククラス）毎に設定された目標スループットを超えてフレームの送信が行われることはない。ＥＴＳ規格では、各トラフィッククラスが送信しようとする送信スループットの合計が最大送信スループットを下回り、これによって利用可能な帯域幅全体に余裕がある場合には、各トラフィッククラスがその目標スループットを超えてフレームの送信を行ってもよいとされている。第２実施形態では、利用可能な帯域幅全体に余裕がない場合は各トラフィッククラスがその目標スループットに従ってフレーム群の送信を行うことを可能にし、且つあるトラフィッククラスが実際に使用している帯域幅がそのトラフィッククラスに割り当てられた帯域幅よりも少なく、これによって利用可能な帯域幅全体に余裕がある場合に限り、他のトラフィッククラスがその目標スループットを超えてフレーム群の送信を行うことを可能にできるＥＴＳアービタの構成例について説明する。
【0098】
図８は、第２実施形態に係る送信制御回路（ＥＴＳアービタ３１２３３）の構成例を示す回路図である。
【0099】
第２実施形態に係るＥＴＳアービタ３１２３３は、アービタ回路１１１と、ＡＮＤ回路１０２ａ～１０２ｄと、カウンタ１０３ａ～１０３ｄと、ソート回路１１４と、を含む。ＡＮＤ回路１０２ａ～１０２ｄおよびカウンタ１０３ａ～１０３ｄは、第１実施例におけるＡＮＤ回路１０２ａ～１０２ｄおよびカウンタ１０３ａ～１０３ｄと同じであるため、ここではその説明を省略する。ただし、カウンタ１０３ａ～１０３ｄの各々のカウンタ値の上限は制限されており、あるカウンタのカウンタ値にカウンタ増加係数を加算した場合にそのカウンタ値が上限値を超える場合は、カウンタ値は上限値に維持される。
【0100】
アービタ回路１１１は、ＦＩＦＯ３１２３２ａ～３１２３２ｄからのＶＡＬＩＤ信号と後述するカウンタ順位とに基づいて、入力ポートｉｎ１～ｉｎ４の中から１つの入力ポートを選択し、選択した入力ポートのデータを出力ポートｏｕｔ経由でＭＡＣ／ＰＨＹ部３１１に出力する。この時、アービタ回路１１１は、ＶＡＬＩＤ信号がアサートされた入力ポートのうちカウンタ値が一番小さい入力ポートを選択する。ＶＡＬＩＤがアサートされている入力ポートの中でカウンタ値が最小である入力ポートが複数ある場合は、アービタ回路１１１は、カウンタ値が最小であるこれら入力ポートそれぞれの優先度（つまりトラフィッククラスそれぞれ優先度）に基づいて、これら入力ポートの一つを選択する。この場合、例えば、入力ポートｉｎ１、入力ポートｉｎ２、入力ポートｉｎ３、入力ポートｉｎ４に固定の優先度をそれぞれ付与し、カウンタ値が最小である幾つかの入力ポートのうちで、最も高い優先度を有する入力ポートを選択する、という固定優先アービトレーションを使用して入力ポートを選択してもよい。あるいは、入力ポートを選択する度に入力ポートそれぞれの優先度をローテーションするラウンドロビンアルゴリズムを使用して、カウンタ値が最小である幾つかの入力ポートのうちの一つの入力ポートを選択してもよい。
【0101】
ソート回路１１４は、カウンタ１０３ａ～１０３ｄのカウンタ値をそれぞれ比較およびソートし、各入力ポートに対応するカウンタ値が何番目に小さいかを示すカウンタ順位をアービタ回路１１１に出力する。
【0102】
アービタ回路１１１は、このカウンタ順位と各入力ポートのＶＡＬＩＤ信号とを用いて、フレームの送信を要求している入力ポートのうち、もっともカウンタ値が小さい入力ポートを選択するアービトレーション処理を実行する。
【0103】
次に、第２実施形態に係るＥＴＳアービタ３１２３３の動作を説明する。図９は、第２実施形態に係るＥＴＳアービタ３１２３３の動作を示すタイミングチャートである。
【0104】
図９では、説明を簡単にするために、２つのＦＩＦＯ（ＦＩＦＯ３１２３２ａおよび３１２３２ｂ）からアービタ回路１１１の２つの入力ポート（入力ポートｉｎ１および入力ポートｉｎ２）に対して送信要求が発行される場合が示されている。図９の上部のグラフは、カウンタ１０３ａのカウンタ値の変化を示している。図９の下部のグラフは、カウンタ１０３ｂのカウンタ値の変化を示している。各グラフにおける横軸は、時間、つまりクロックサイクルの番号を示す。各グラフにおける縦軸は、対応するカウンタのカウンタ値を示す。
【0105】
また、図９の上部のグラフの下方には入力ポートｉｎ１に対するＶＡＬＩＤ信号、ＬＡＳＴ信号，ＲＥＡＤＹ信号の状態が示されており、図９の下部のグラフの下方には入力ポートｉｎ２に対するＶＡＬＩＤ信号、ＬＡＳＴ信号，ＲＥＡＤＹ信号の状態が示されている。
【0106】
サイクル０～２では、入力ポートｉｎ１およびｉｎ２のいずれのＶＡＬＩＤ信号もＬｏｗであるため、フレームの送信を要求しているトラフィッククラス（ＦＩＦＯ）は、存在しない。このため、ＥＴＳアービタ３１２３３のアービタ回路１１１は、入力ポートｉｎ１およびｉｎ２のうちのいずれの入力ポートも選択しない。
【0107】
サイクル３において、入力ポートｉｎ１のＶＡＬＩＤ信号がＨｉｇｈに変化する。一方、入力ポートｉｎ２のＶＡＬＩＤ信号は、Ｌｏｗに維持されている。このため、アービタ回路１１１は、入力ポートｉｎ１に対応するトラフィッククラス（ＦＩＦＯ）のみがフレームの送信を要求していると判断する。アービタ回路１１１は、入力ポートｉｎ１に送信許可を出すべくサイクル４で入力ポートｉｎ１に対応するＲＥＡＤＹ信号をＨｉｇｈにし、入力ポートｉｎ１側の１つのフレームの送信をサイクル４で開始する。つまり、アービタ回路１１１は、入力ポートｉｎ１に対応するトラフィッククラス（ＦＩＦＯ）を選択し、選択したトラフィッククラス（ＦＩＦＯ）に属する１つのフレームを、ＭＡＣ／ＰＨＹ部３１１を通じて、ホスト２（またはネットワーク機器）に送信する。１つのフレームの送信に要するクロックサイクルの数は、そのフレームサイズに依存する。
【0108】
入力ポートｉｎ１側の１つのフレームが送信されている期間、つまりサイクル４からサイクル１３の間、入力ポートｉｎ１のカウンタ１０３ａのカウンタ値は、サイクル毎に、入力ポートｉｎ１のトラフィッククラス（ＦＩＦＯ３１２３２ａ）に対応するカウンタ増加係数だけ増加される。入力ポートｉｎ１側のフレームの送信中であるサイクル６で入力ポートｉｎ２のＶＡＬＩＤがＨｉｇｈになる。これにより、入力ポートｉｎ２に対応するトラフィッククラス（ＦＩＦＯ３１２３２ｂ）がフレームの送信を要求していることがアービタ回路１１１に通知される。しかし、入力ポートｉｎ１側の１つのフレームの送信が終了していないため、アービタ回路１１１は、アービトレーション処理を行わず、そのまま入力ポートｉｎ１のＲＥＡＤＹ信号をＨｉｇｈに維持し、入力ポートｉｎ１側の１つのフレームの送信を継続する。
【0109】
サイクル１３において、入力ポートｉｎ１のＶＡＬＩＤ信号がＨｉｇｈである状態で入力ポートｉｎ１のＬＡＳＴ信号がＨｉｇｈに変化した場合、アービタ回路１１１は、サイクル１３において送信中のデータが、この送信中のフレームの末尾のデータであると認識する。このため、サイクル１３において入力ポートｉｎ１のフレームの送信が終了する。
【0110】
サイクル１３において入力ポートｉｎ１のフレームの送信が終了すると、アービタ回路１１１は、サイクル１４において、次の送信対象の入力ポートを選択するためのアービトレーション処理を行う。サイクル１４では、入力ポートｉｎ１のＶＡＬＩＤ信号および入力ポートｉｎ２のＶＡＬＩＤ信号の双方がＨｉｇｈになっている。このため、入力ポートｉｎ１のトラフィッククラス（ＦＩＦＯ３１２３２ａ）および入力ポートｉｎ２のトラフィッククラス（ＦＩＦＯ３１２３２ｂ）の双方が、フレームの送信を要求している。
【0111】
この場合、アービタ回路１１１は、フレームの送信を要求しているトラフィッククラスの中からカウンタの値が最小であるトラフィッククラスを選択する。ここでは、入力ポートｉｎ２のトラフィッククラス（ＦＩＦＯ３１２３２ｂ）に対応するカウンタ１０３ｂのカウンタ値が最小のカウンタ値である。このため、アービタ回路１１１は、入力ポートｉｎ２を選択する。アービタ回路１１１は、サイクル１５から入力ポートｉｎ２のＲＥＡＤＹ信号をＨｉｇｈにし、入力ポートｉｎ２側の１つのフレームの送信をサイクル１５から開始する。
【0112】
入力ポートｉｎ２側の１つのフレームが送信中であるサイクル１５からサイクル１９の間、入力ポートｉｎ２のカウンタ１０３ｂのカウンタ値は、サイクル毎に、入力ポートｉｎ２のトラフィッククラス（ＦＩＦＯ３１２３２ｂ）に対応するカウンタ増加係数だけ増加される。
【0113】
一方、入力ポートｉｎ１側のいずれのフレームも送信されていない間、つまり入力ポートｉｎ１のＶＡＬＩＤ信号およびＲＥＡＤＹ信号のどちらかまたは双方がＬｏｗである間、入力ポートｉｎ１のカウンタ１０３ａのカウンタ値は、サイクル毎に、入力ポートｉｎ１のトラフィッククラス（ＦＩＦＯ３１２３２ａ）に対応するカウンタ減少係数だけ減少される。カウンタ１０３ａのカウンタ値が０になると、カウンタ１０３ａのカウンタ値は減少されず、０に維持される。
【0114】
サイクル１９で入力ポートｉｎ２のＬＡＳＴ信号がＨｉｇｈとなり、入力ポートｉｎ２側からの１つのフレームの送信が終了する。
【0115】
サイクル２０では、入力ポートｉｎ１のＶＡＬＩＤ信号がＨｉｇｈであり、入力ポートｉｎ２のＶＡＬＩＤ信号がＬｏｗである。このため、アービタ回路１１１は、入力ポートｉｎ１を選択し、入力ポートｉｎ１側の１つのフレームの送信をサイクル２１で開始する。この後、入力ポートｉｎ１側のフレームが送信中であるサイクル２１からサイクル３０の間、入力ポートｉｎ１のカウンタ１０３ａのカウンタ値は、サイクル毎に、入力ポートｉｎ１のトラフィッククラス（ＦＩＦＯ３１２３２ａ）に対応するカウンタ増加係数だけ増加される。
【0116】
一方、入力ポートｉｎ２側のいずれのフレームも送信されていない間、つまり入力ポートｉｎ２のＶＡＬＩＤ信号およびＲＥＡＤＹ信号のどちらかまたは双方がＬｏｗである間、入力ポートｉｎ２のカウンタ１０３ｂのカウンタ値は、サイクル毎に、入力ポートｉｎ２のトラフィッククラス（ＦＩＦＯ３１２３２ｂ）に対応するカウンタ減少係数だけ減少される。カウンタ１０３ｂのカウンタ値が０になると、カウンタ１０３ｂのカウンタ値は減少されず、０に維持される。
【0117】
そして、サイクル３０で、入力ポートｉｎ１側のフレームの送信が終了する。次のサイクル３１では入力ポートｉｎ１のＶＡＬＩＤ信号および入力ポートｉｎ２のＶＡＬＩＤ信号の双方がＨｉｇｈになっているため、ＦＩＦＯ３１２３２ａおよびＦＩＦＯ３１２３２ｂのどちらもフレームの送信を要求している。入力ポートｉｎ２に対応するカウンタ１０３ｂのカウンタ値は、入力ポートｉｎ１に対応するカウンタ１０３ａのカウンタ値より小さい。このため、アービタ回路１１１は、入力ポートｉｎ２を選択する。サイクル３２からサイクル３６では、入力ポートｉｎ２側のフレームが送信される。このため、サイクル３２からサイクル３６の間、入力ポートｉｎ２のカウンタ１０３ｂのカウンタ値は、サイクル毎に、入力ポートｉｎ２のトラフィッククラス（ＦＩＦＯ３１２３２ｂ）に対応するカウンタ増加係数だけ増加される。一方、入力ポートｉｎ１のカウンタ１０３ａのカウンタ値は、サイクル毎に、入力ポートｉｎ１のトラフィッククラス（ＦＩＦＯ３１２３２ａ）に対応するカウンタ減少係数だけ減少される。
【0118】
そして、サイクル３６で、入力ポートｉｎ２側の１つのフレームの送信が終了する。次のサイクル３７では入力ポートｉｎ１のＶＡＬＩＤ信号および入力ポートｉｎ２のＶＡＬＩＤ信号の双方がＨｉｇｈになっているため、ＦＩＦＯ３１２３２ａおよびＦＩＦＯ３１２３２ｂの双方がフレームの送信を要求している。入力ポートｉｎ１のカウンタ１０３ａのカウンタ値は、入力ポートｉｎ２のカウンタ１０３ｂのカウンタ値より小さい。このため、アービタ回路１１１は、入力ポートｉｎ１を選択する。そして、アービタ回路１１１は、サイクル３８で入力ポートｉｎ１のＲＥＡＤＹ信号をＨｉｇｈにし、入力ポートｉｎ１側の１つのフレームの送信をサイクル３８で開始する。
【0119】
このように、あるトラフィッククラスに属する１つのフレームが送信されている間（つまりＶＡＬＩＤ信号およびＲＥＡＤＹ信号がともにＨｉｇｈである間）、ＥＴＳアービタ３１２３３は、サイクル毎に、このトラフィッククラスに対応するカウンタのカウンタ値を、このトラフィッククラスに対応するカウンタ増加係数だけ増加させる。
【0120】
また、あるトラフィッククラスに属するいずれのフレームも送信されていない間（つまりＶＡＬＩＤ信号およびＲＥＡＤＹ信号のどちらかもしくは双方がＬｏｗである間）、ＥＴＳアービタ３１２３３は、このトラフィッククラスに対応するカウンタのカウンタ値が０になるまで、このトラフィッククラスに対応するカウンタのカウンタ値を、サイクル毎に、このトラフィッククラスに対応するカウンタ減少係数だけ減少させる。そして、フレームの送信を要求しているトラフィッククラスのうちでカウンタ値が最小であるトラフィッククラスが送信対象のトラフィッククラスとして選択され、選択されたトラフィッククラスに属するフレームがネットワーク４を介して外部装置に送信される。
【0121】
第２実施形態においても、第１実施形態と同様の方法を使用して、各トラフィッククラスに割り当てられた帯域幅に基づいて、トラフィッククラス毎にカウンタ増加係数Ｓ１およびカウンタ減少係数Ｓ２が設定される。したがって、フレームの送信を要求しているトラフィッククラスのうちでカウンタ値が最小であるトラフィッククラスが送信対象のトラフィッククラスとして選択するアービトレーション処理を行うことにより、あるトラフィッククラスが実際に使用している帯域幅がそのトラフィッククラスに割り当てられた帯域幅よりも少ない場合には、余っている帯域幅を、別のトラフィッククラスに属するフレームの送信に有効に利用することができる。
【0122】
つまり、利用可能な帯域幅全体に余裕がない場合は各トラフィッククラスがその目標スループットに従ってフレーム群の送信を行うことを可能にし、且つあるトラフィッククラスが実際に使用している帯域幅がそのトラフィッククラスに割り当てられた帯域幅よりも少なく、これによって利用可能な帯域幅全体に余裕がある場合に限り、他のトラフィッククラスがその目標スループットを超えてフレーム群の送信を行うことを可能にできる。
【0123】
しかし、あるトラフィッククラスに対応するカウンタ値が零になる前にこのトラフィッククラスが送信対象のトラフィッククラスとして何度も選択された場合、このトラフィッククラスに対応するカウンタ値は、大きな値になる。有限のビット数を用いたカウンタ回路がカウンタとして使用されることを考えると、カウンタ値には上限がある。このため、あるトラフィッククラスが頻繁に選択されると、このトラフィッククラスに対応するカウンタ値は、図１０のように、飽和する場合がある。
【0124】
このような状態になると、入力ポート（トラフィッククラス）間のカウンタ値の大小関係が崩れる可能性がある。なぜなら、もしあるトラフィッククラスに対応するカウンタ値に上限が無い場合には、このカウンタ値はその上限値よりも大きい本来の値にまで増加し、その本来の値から減少し始めるのに対し、カウンタ値に上限がある場合には、このカウンタ値は、本来の値よりも小さい上限値に維持されてしまい、本来の値よりも小さい上限値から減少し始めるためである。
【0125】
複数のトラフィッククラスが送信しようとするスループットの合計が最大送信スループットを上回ると、複数のカウンタ値の大小関係は徐々に適切な関係に回復され得る。しかしながら、あるカウンタ値が一旦飽和すると、複数のカウンタ値の大小関係が適切な関係に回復されるまでに長い時間がかかる場合がある。
【0126】
以下の第３および第４の実施形態では、第２実施形態と同様に、トラフィッククラス毎に設定されるカウンタ増加係数Ｓ１およびカウンタ減少係数Ｓ２に基づいてカウンタを増減させながら最小のカウンタ値を有するトラフィッククラスを送信対象のトラフィッククラスとして選択でき、且つカウンタ値の大小関係を大きく損なうことなく、任意のカウンタの飽和を抑制できるＥＴＳアービタの構成例について説明する。
【0127】
（第３実施形態）
図１１は、第３実施形態に係る送信制御回路（ＥＴＳアービタ３１２３３）の構成例を示す回路図である。
図１１は、第３実施形態に係る送信制御回路（ＥＴＳアービタ３１２３３）の構成例を示す回路図である。
【0128】
第３実施形態に係るＥＴＳアービタ３１２３３は、第２実施形態に係るＥＴＳアービタと同様に、フレームの送信を要求しているトラフィッククラスのうちでカウンタ値が最小であるトラフィッククラスを送信対象のトラフィッククラスとして選択するアービトレーション処理を実行する。さらに、第３実施形態に係るＥＴＳアービタ３１２３３は、アービトレーション処理を実行する際、全てのトラフィッククラスに対応する全てのカウンタのカウンタ値のうちの最小値を特定する。全てのトラフィッククラスには、フレームの送信を要求している一つ以上のトラフィッククラスだけでなく、フレームの送信を要求していない他の一つ以上のトラフィッククラスも含まれる。そして、第３実施形態に係るＥＴＳアービタ３１２３３は、全てのカウンタの値の各々を、特定した最小値だけ減少させる減算処理を実行する。これにより、アービトレーション処理が実行される度に、全てのカウンタ値の各々が最小値だけ減少される。この結果、どのトラフィッククラスが頻繁に送信対象のトラフィッククラスとして選択された場合であっても、各トラフィッククラスのカウンタが飽和することを未然に防止することが可能なる。なお、上述したように、減算処理によって各カウンタのカウンタ値から減算される値は、全てのカウンタのカウンタ値のうちの最小値であるので、どのカウンタのカウンタ値も零よりも小さい値に減少されることはない。よって、カウンタ間のカウンタ値の大小関係を維持したまま、各カウンタのカウンタ値を減少させることができる。
【0129】
また、アービトレーション処理では、減算処理が実行された後の各カウンタの値を使用して送信対象のトラフィッククラスを選択してもよいし、減算処理が実行される前の各カウンタの値を使用して送信対象のトラフィッククラスを選択してもよい。これは、上述したように、カウンタ間のカウンタ値の大小関係は、減算処理の前後で変化しないからである。
【0130】
図１１に示すように、第３実施形態に係るＥＴＳアービタ３１２３３は、アービタ回路１２１と、ＡＮＤ回路１０２ａ～１０２ｄと、カウンタ１２３ａ～１２３ｄと、ソート回路１２４と、を含む。
【0131】
アービタ回路１２１は、ＦＩＦＯ３１２３２ａ～３１２３２ｄから入力されるデータを受け付け、これらデータの中から１つのデータを選択し、選択したデータをＭＡＣ／ＰＨＹ部３１１に出力する。アービタ回路１２１は、基本的には、第２実施形態のアービタ回路１１１と同様に、フレームの送信を要求しているトラフィッククラス（ＦＩＦＯ）のうちでカウンタ値が最小であるトラフィッククラス（ＦＩＦＯ）を送信対象のトラフィッククラスとして選択するアービトレーション処理を実行する。さらに、アービタ回路１２１は、アービトレーション処理を実行する際、カウンタ１２３ａ～１２３ｄの各々にトリガ信号を発行する。このトリガ信号は、カウンタ１２３ａ～１２３ｄの各々に、カウンタ値を最小値だけ減少させることを指示する制御信号である。ここで、最小値は、全てのカウンタ（カウンタ１２３ａ～１２３ｄ）のカウンタ値のうちの最小値、つまり、フレームの送信を要求しているトラフィッククラスだけでなく、フレームの送信を要求していないトラフィッククラスをも含む全てのトラフィッククラスに対応するカウンタ値のうちの最小値である。
【0132】
ＡＮＤ回路１０２ａ～１０２ｄは、第１実施形態のＡＮＤ回路１０２ａ～１０２ｄと同じであるので、ここではその説明を省略する。
【0133】
ソート回路１２４は、基本的には、第２実施形態のソート回路１１４と同様に、カウンタ１２３ａ～１２３ｄのカウンタ値をそれぞれ比較およびソートし、各入力ポートに対応するカウンタ値が何番目に小さいかを示すカウンタ順位をアービタ回路１２１に出力する。さらに、ソート回路１２４は、カウンタ１２３ａ～１２３ｄのカウンタ値のソート結果として、カウンタ１２３ａ～１２３ｄのカウンタ値のうちの最小値（最小カウンタ値）を特定し、特定した最小カウンタ値をカウンタ１２３ａ～１２３ｄの各々に通知する。
【0134】
カウンタ１２３ａ～１２３ｄは、第１実施形態のカウンタ１０３ａ～１０３ｄと同様に、ＦＩＦＯ３１２３２ａ～３１２３２ｄにそれぞれ対応している。カウンタ１２３ａ～１２３ｄの各々は、カウンタレジスタを含む。カウンタ１２３ａ～１２３ｄの各々は、ネットワーク制御部３１２１からの設定と対応するＡＮＤ回路１０２の出力信号とに従って、その内部のカウンタレジスタの値であるカウンタ値を増加または減少させる。さらに、カウンタ１２３ａ～１２３ｄの各々は、アービタ回路１２１からトリガ信号が入力された際、そのカウンタ値から最小カウンタ値を減算して、そのカウンタ値を最小カウンタ値だけ減少させる。
【0135】
次に、第３実施形態に係るＥＴＳアービタ３１２３３の動作を説明する。図１２は、第３実施形態に係るＥＴＳアービタ３１２３３の動作を示すタイミングチャートである。
【0136】
図１２では、説明を簡単にするために、２つのＦＩＦＯ（ＦＩＦＯ３１２３２ａおよび３１２３２ｂ）からアービタ回路１２１の２つの入力ポート（入力ポートｉｎ１および入力ポートｉｎ２）に対して送信要求が発行される場合が示されている。図１２の上部のグラフは、カウンタ１２３ａのカウンタ値の変化を示している。図１２の下部のグラフは、カウンタ１２３ｂのカウンタ値の変化を示している。各グラフにおける横軸は、時間、つまりクロックサイクルの番号を示す。各グラフにおける縦軸は、対応するカウンタのカウンタ値を示す。
【0137】
また、図１２の上部のグラフの下方には入力ポートｉｎ１に対するＶＡＬＩＤ信号、ＬＡＳＴ信号，ＲＥＡＤＹ信号の状態が示されており、図１２の下部のグラフの下方には入力ポートｉｎ２に対するＶＡＬＩＤ信号、ＬＡＳＴ信号，ＲＥＡＤＹ信号の状態が示されている。
【0138】
サイクル０～２では、入力ポートｉｎ１およびｉｎ２のいずれのＶＡＬＩＤ信号もＬｏｗであるため、フレームの送信を要求しているトラフィッククラス（ＦＩＦＯ）は、存在しない。このため、ＥＴＳアービタ３１２３３のアービタ回路１２１は、入力ポートｉｎ１およびｉｎ２のうちのいずれの入力ポートも選択しない。
【0139】
サイクル３において、入力ポートｉｎ１のＶＡＬＩＤ信号がＨｉｇｈに変化する。一方、入力ポートｉｎ２のＶＡＬＩＤ信号は、Ｌｏｗに維持されている。このため、アービタ回路１２１は、入力ポートｉｎ１に対応するトラフィッククラス（ＦＩＦＯ）のみがフレームの送信を要求していると判断する。アービタ回路１２１は、入力ポートｉｎ１に送信許可を出すべくサイクル４で入力ポートｉｎ１に対応するＲＥＡＤＹ信号をＨｉｇｈにし、入力ポートｉｎ１側の１つのフレームの送信をサイクル４で開始する。つまり、アービタ回路１２１は、入力ポートｉｎ１に対応するトラフィッククラス（ＦＩＦＯ）を選択し、選択したトラフィッククラス（ＦＩＦＯ）に属する１つのフレームを、ＭＡＣ／ＰＨＹ部３１１を通じて、ホスト２（またはネットワーク機器）に送信する。
【0140】
入力ポートｉｎ１側の１つのフレームが送信されている期間、つまりサイクル４からサイクル１３の間、入力ポートｉｎ１のカウンタ１２３ａのカウンタ値は、サイクル毎に、入力ポートｉｎ１のトラフィッククラス（ＦＩＦＯ３１２３２ａ）に対応するカウンタ増加係数だけ増加される。入力ポートｉｎ１側のフレームの送信中であるサイクル６で入力ポートｉｎ２のＶＡＬＩＤがＨｉｇｈになる。これにより、入力ポートｉｎ２に対応するトラフィッククラス（ＦＩＦＯ３１２３２ｂ）がフレームの送信を要求していることがアービタ回路１２１に通知される。しかし、入力ポートｉｎ１側の１つのフレームの送信が終了していないため、アービタ回路１２１は、アービトレーション処理を行わず、そのまま入力ポートｉｎ１のＲＥＡＤＹ信号をＨｉｇｈに維持し、入力ポートｉｎ１側の１つのフレームの送信を継続する。
【0141】
サイクル１３において、入力ポートｉｎ１のＶＡＬＩＤ信号がＨｉｇｈである状態で入力ポートｉｎ１のＬＡＳＴ信号がＨｉｇｈに変化した場合、アービタ回路１２１は、サイクル１３において送信中のデータが、この送信中のフレームの末尾のデータであると認識する。このため、サイクル１３において入力ポートｉｎ１のフレームの送信が終了する。
【0142】
サイクル１３において入力ポートｉｎ１のフレームの送信が終了すると、アービタ回路１２１は、サイクル１４において、次の送信対象の入力ポートを選択するためのアービトレーション処理を行う。サイクル１４では、入力ポートｉｎ１のＶＡＬＩＤ信号および入力ポートｉｎ２のＶＡＬＩＤ信号の双方がＨｉｇｈになっている。このため、入力ポートｉｎ１のトラフィッククラス（ＦＩＦＯ３１２３２ａ）および入力ポートｉｎ２のトラフィッククラス（ＦＩＦＯ３１２３２ｂ）の双方が、フレームの送信を要求している。
【0143】
この場合、アービタ回路１２１は、フレームの送信を要求しているトラフィッククラスの中からカウンタの値が最小であるトラフィッククラスを選択する。ここでは、入力ポートｉｎ２のトラフィッククラス（ＦＩＦＯ３１２３２ｂ）に対応するカウンタ１２３ｂのカウンタ値が最小のカウンタ値である。このため、アービタ回路１２１は、入力ポートｉｎ２を選択する。アービタ回路１１１は、サイクル１５で入力ポートｉｎ２のＲＥＡＤＹ信号をＨｉｇｈにし、入力ポートｉｎ２側の１つのフレームの送信をサイクル１５で開始する。
【0144】
また、サイクル１４では、アービタ回路１２１は、全てのカウンタに対してトリガ信号を出力する。トリガ信号を受けた各カウンタは、サイクル１４でソート回路１２４から通知された最小カウンタ値を、サイクル１５で、そのカウンタのカウンタ値から減算する。ソート回路１２４から通知されている最小カウンタ値は、全カウンタ値のうちの最小値である。サイクル１４では、全カウンタ値のうちの最小値（ここではカウンタ１２３ｂのカウンタ値）は、零である。このため、サイクル１５では、実際には、減算処理は行われない。
【0145】
入力ポートｉｎ２側の１つのフレームが送信中であるサイクル１５からサイクル１９の間、入力ポートｉｎ２のカウンタ１２３ｂのカウンタ値は、サイクル毎に、入力ポートｉｎ２のトラフィッククラス（ＦＩＦＯ３１２３２ｂ）に対応するカウンタ増加係数だけ増加される。
【0146】
一方、入力ポートｉｎ１側のいずれのフレームも送信されていない間、つまり入力ポートｉｎ１のＶＡＬＩＤ信号およびＲＥＡＤＹ信号のどちらかまたは双方がＬｏｗである間、入力ポートｉｎ１のカウンタ１２３ａのカウンタ値は、サイクル毎に、入力ポートｉｎ１のトラフィッククラス（ＦＩＦＯ３１２３２ａ）に対応するカウンタ減少係数だけ減少される。カウンタ１２３ａのカウンタ値が０になると、カウンタ１２３ａのカウンタ値は減少されず、０に維持される。
【0147】
サイクル１９で入力ポートｉｎ２のＬＡＳＴ信号がＨｉｇｈとなり、入力ポートｉｎ２側からの１つのフレームの送信が終了する。
【0148】
サイクル２０では、入力ポートｉｎ１のＶＡＬＩＤ信号がＨｉｇｈであり、入力ポートｉｎ２のＶＡＬＩＤ信号がＬｏｗである。このため、アービタ回路１２１は、入力ポートｉｎ１を選択し、入力ポートｉｎ１側の１つのフレームの送信をサイクル２１で開始する。
【0149】
サイクル２０では、アービタ回路１２１は、全てのカウンタの各々にトリガ信号を出力する。トリガ信号を受けた各カウンタは、サイクル２０でソート回路１２４から通知された最小カウンタ値を、サイクル２１で、そのカウンタのカウンタ値から減算する。全カウンタ値のうちの最小値がカウンタ１２３ａのカウンタ値（ここでは３）である場合、サイクル２１では、各カウンタのカウンタ値は、３だけ減少される。
【0150】
なお、サイクル２１では、入力ポートｉｎ１側の１つのフレームの送信が開始される。このため、サイクル２１では、カウンタ１２３ａのカウンタ値は、３だけ一旦減少された後に、入力ポートｉｎ１のトラフィッククラス（ＦＩＦＯ３１２３２ａ）に対応するカウンタ増加係数だけ増加される。例えば、カウンタ増加係数が１である場合、サイクル２１では、カウンタ１２３ａのカウンタ値は、１（＝３－３＋１）になる。
【0151】
一方、サイクル２１では、カウンタ１２３ｂのカウンタ値は、３だけ一旦減少された後に、入力ポートｉｎ２のトラフィッククラス（ＦＩＦＯ３１２３２ｂ）に対応するカウンタ減少係数だけさらに減少される。例えば、カウンタ減少係数が１である場合、サイクル２１では、カウンタ１２３ｂのカウンタ値は、計４だけ減少される。
【0152】
上述したように、送信対象のトラフィッククラスを選択する処理は、減算後のカウンタ値を使用して実行してもよいし、減算前のカウンタ値を使用して実行してもよい。
【0153】
入力ポートｉｎ１側のフレームが送信中であるサイクル２１からサイクル３０の間、入力ポートｉｎ１のカウンタ１２３ａのカウンタ値は、サイクル毎に、入力ポートｉｎ１のトラフィッククラス（ＦＩＦＯ３１２３２ａ）に対応するカウンタ増加係数だけ増加される。
【0154】
一方、入力ポートｉｎ２側のいずれのフレームも送信されていない間、つまり入力ポートｉｎ２のＶＡＬＩＤ信号およびＲＥＡＤＹ信号のどちらかまたは双方がＬｏｗである間、入力ポートｉｎ２のカウンタ１２３ｂのカウンタ値は、サイクル毎に、入力ポートｉｎ２のトラフィッククラス（ＦＩＦＯ３１２３２ｂ）に対応するカウンタ減少係数だけ減少される。カウンタ１２３ｂのカウンタ値が０になると、カウンタ１２３ｂのカウンタ値は減少されず、０に維持される。
【0155】
そして、サイクル３０で、入力ポートｉｎ１側のフレームの送信が終了する。次のサイクル３１では入力ポートｉｎ１のＶＡＬＩＤ信号および入力ポートｉｎ２のＶＡＬＩＤ信号の双方がＨｉｇｈになっているため、ＦＩＦＯ３１２３２ａおよびＦＩＦＯ３１２３２ｂのどちらもフレームの送信を要求している。入力ポートｉｎ２に対応するカウンタ１２３ｂのカウンタ値は、入力ポートｉｎ１に対応するカウンタ１２３ａのカウンタ値より小さい。このため、アービタ回路１１１は、入力ポートｉｎ２を選択する。
【0156】
また、サイクル３１では、アービタ回路１２１は、全てのカウンタに対してトリガ信号を出力する。トリガ信号を受けた各カウンタは、サイクル３１でソート回路１２４から通知された最小カウンタ値を、サイクル３２で、そのカウンタのカウンタ値から減算する。サイクル３１では、全カウンタ値のうちの最小値（ここではカウンタ１２３ｂのカウンタ値）は、零である。このため、サイクル３２では、実際には、減算処理は行われない。
【0157】
サイクル３２からサイクル３６では、入力ポートｉｎ２側のフレームが送信される。このため、サイクル３２からサイクル３６の間、入力ポートｉｎ２のカウンタ１２３ｂのカウンタ値は、サイクル毎に、入力ポートｉｎ２のトラフィッククラス（ＦＩＦＯ３１２３２ｂ）に対応するカウンタ増加係数だけ増加される。一方、入力ポートｉｎ１のカウンタ１２３ａのカウンタ値は、サイクル毎に、入力ポートｉｎ１のトラフィッククラス（ＦＩＦＯ３１２３２ａ）に対応するカウンタ減少係数だけ減少される。
【0158】
そして、サイクル３６で、入力ポートｉｎ２側の１つのフレームの送信が終了する。次のサイクル３７では入力ポートｉｎ１のＶＡＬＩＤ信号および入力ポートｉｎ２のＶＡＬＩＤ信号の双方がＨｉｇｈになっているため、ＦＩＦＯ３１２３２ａおよびＦＩＦＯ３１２３２ｂの双方がフレームの送信を要求している。入力ポートｉｎ１のカウンタ１２３ａのカウンタ値は、入力ポートｉｎ２のカウンタ１２３ｂのカウンタ値より小さい。このため、アービタ回路１２１は、入力ポートｉｎ１を選択する。そして、アービタ回路１２１は、サイクル３８で入力ポートｉｎ１のＲＥＡＤＹ信号をＨｉｇｈにし、入力ポートｉｎ１側の１つのフレームの送信をサイクル３８で開始する。
【0159】
サイクル３７では、アービタ回路１２１は、全てのカウンタの各々にトリガ信号を出力する。トリガ信号を受けた各カウンタは、サイクル３７でソート回路１２４から通知された最小カウンタ値を、サイクル３８で、そのカウンタのカウンタ値から減算する。全カウンタ値のうちの最小値がカウンタ１２３ａのカウンタ値（ここでは３）である場合、サイクル３８では、各カウンタのカウンタ値は、３だけ減少される。
【0160】
なお、サイクル３８では、入力ポートｉｎ１側の１つのフレームの送信が開始される。このため、サイクル３８では、カウンタ１２３ａのカウンタ値は、３だけ一旦減少された後に、入力ポートｉｎ１のトラフィッククラス（ＦＩＦＯ３１２３２ａ）に対応するカウンタ増加係数だけ増加される。例えば、カウンタ増加係数が１である場合、サイクル３８では、カウンタ１２３ａのカウンタ値は、１（＝３－３＋１）になる。
【0161】
一方、サイクル３８では、カウンタ１２３ｂのカウンタ値は、３だけ一旦減少された後に、入力ポートｉｎ２のトラフィッククラス（ＦＩＦＯ３１２３２ｂ）に対応するカウンタ減少係数だけさらに減少される。例えば、カウンタ減少係数が１である場合、サイクル３８では、カウンタ１２３ｂのカウンタ値は、計４だけ減少される。
【0162】
第３実施形態のＥＴＳアービタ３１２３３においても、第１および第２実施形態と同様の方法を使用して、各トラフィッククラスに割り当てられた帯域幅に基づいて、トラフィッククラス毎にカウンタ増加係数Ｓ１およびカウンタ減少係数Ｓ２が設定される。また、第３実施形態のＥＴＳアービタ３１２３３では、第２実施形態と同様に、フレームの送信を要求しているトラフィッククラスのうちでカウンタ値が最小であるトラフィッククラスを送信対象のトラフィッククラスとして選択するアービトレーション処理が行われる。これにより、第２実施形態と同様に、あるトラフィッククラスが実際に使用している帯域幅がそのトラフィッククラスに割り当てられた帯域幅よりも少ない場合には、余っている帯域幅を、別のトラフィッククラスに属するフレームの送信に有効に利用することができる。
【0163】
つまり、第３実施形態のＥＴＳアービタ３１２３３は、利用可能な帯域幅全体に余裕がない場合は各トラフィッククラスがその目標スループットに従ってフレーム群の送信を行うことを可能にし、且つあるトラフィッククラスが実際に使用している帯域幅がそのトラフィッククラスに割り当てられた帯域幅よりも少なく、これによって利用可能な帯域幅全体に余裕がある場合に限り、他のトラフィッククラスがその目標スループットを超えてフレーム群の送信を行うことを可能にできる。
【0164】
さらに、第３実施形態のＥＴＳアービタ３１２３３では、各トラフィッククラスのカウンタが飽和することを未然に防止することが可能になる。これにより、たとえ複数のトラフィッククラスの中のあるトラフィッククラスが送信対象のトラフィッククラスとして頻繁に選択された場合であっても、複数のトラフィッククラスにそれぞれ対応する複数のカウンタ値の大小関係を適正な関係に維持することができる。これにより、利用可能な帯域幅全体に余裕がなくなった場合であっても、各トラフィッククラスがその目標スループットに従ってフレーム群の送信を行うことが可能となる。
【0165】
（第４実施形態）
図１３は、第４実施形態に係る送信制御回路（ＥＴＳアービタ３１２３３）の構成例を示す回路図である。
図１３は、第４実施形態に係る送信制御回路（ＥＴＳアービタ３１２３３）の構成例を示す回路図である。
【0166】
第４実施形態に係るＥＴＳアービタ３１２３３は、第２実施形態に係るＥＴＳアービタと同様に、フレームの送信を要求しているトラフィッククラスのうちでカウンタ値が最小であるトラフィッククラスを送信対象のトラフィッククラスとして選択するアービトレーション処理を実行する。さらに、第４実施形態に係るＥＴＳアービタ３１２３３は、複数のカウンタのいずれかのカウンタの値があらかじめ設定された上限値に達した場合、つまりいずれかのカウンタが飽和した場合、複数のカウンタの値の各々を、ｎビットだけ右シフトする。ここで、ｎは、１以上の整数である。これにより、カウンタ値の飽和対策を何ら行わない場合に比し、カウンタ値の大小関係の崩れを抑制することができる。また、ビットシフトは、特別な回路を追加することなく、容易に実現することができる。よって、各カウンタ値からある値を減算するという減算処理を行う場合に比し、アービトレーション処理に係るクロックサイクル数と必要な回路規模とを低減することができる。
【0167】
図１３に示すように、第４実施形態に係るＥＴＳアービタ３１２３３は、アービタ回路１３１と、ＡＮＤ回路１０２ａ～１０２ｄと、カウンタ１３３ａ～１３３ｄと、ソート回路１３４と、を含む。
【0168】
ＡＮＤ回路１０２ａ～１０２ｄは、第１実施形態のＡＮＤ回路１０２ａ～１０２ｄと同じ動作を実行するので、ここではその説明を省略する。同様に、アービタ回路１３１は基本的には第２実施形態におけるアービタ１１１と同じ動作を実行し、ソート回路１３４は基本的には第２実施形態におけるソート回路１１４と同じ動作を実行するので、これらアービタ回路１３１およびソート回路１３４の説明は省略する。
【0169】
カウンタ１３３ａ～１３３ｄの各々は、ネットワーク制御部３１２１からのカウンタ設定とＡＮＤ回路１０２ａ～ｄの出力信号とを用いて、そのカウンタ値を制御する。第１実施形態のカウンタ１０３ａ～１０３ｄと同様に、カウンタ１３３ａ～１３３ｄの各々は、初期値が０のカウンタレジスタを含み、対応するＡＮＤ回路１０２の出力信号がＨｉｇｈの場合はそのカウンタレジスタの値（カウンタ値）をカウンタ増加係数だけ増加させ、対応するＡＮＤ回路１０２の出力信号がＬｏｗの場合はそのカウンタレジスタの値をカウンタ減少係数だけ減少させる制御を行う。ただし、カウンタ１３３ａ～１３３ｄの各々は、そのカウンタ値をカウンタ減少係数だけ減少させた値が０を下回る場合、そのカウンタ値を０とするように制御すると同時に、いずれかのカウンタのカウンタ値が飽和した場合、そのカウンタ値をｎ（ここでｎは１以上の整数）ビットだけ右シフトする。右シフト演算で空いた各ビット位置は、零で埋められる。例えば、各カウンタのビット幅が５ビットである場合を想定する。あるカウンタの現在のカウンタ値が「１１１００」であり、且つｎ＝１であめ場合、このカウンタ値は１ビットの右シフトによって「１１１００」から「０１１１０」に変更される。つまり、各カウンタを１ビットだけ右シフトした場合には、各カウンタ値はその１／２の値に減少される。また、各カウンタを２ビットだけ右シフトした場合には、各カウンタ値はその１／４の値に減少される。
【0170】
このようなビットシフトを行った場合、カウンタ値の大小関係は多少崩れる可能性があるものの、カウンタの飽和対策を何ら行わない場合に比し、カウンタ値の大小関係の崩れを小さくすることができる。
【0171】
第４実施形態のＥＴＳアービタ３１２３３においても、第１、第２および第３実施形態と同様の方法を使用して、各トラフィッククラスに割り当てられた帯域幅に基づいて、トラフィッククラス毎にカウンタ増加係数Ｓ１およびカウンタ減少係数Ｓ２が設定される。また、第４実施形態のＥＴＳアービタ３１２３３では、第２および第３実施形態と同様に、フレームの送信を要求しているトラフィッククラスのうちでカウンタ値が最小であるトラフィッククラスを送信対象のトラフィッククラスとして選択するアービトレーション処理が行われる。これにより、第２および第３実施形態と同様に、あるトラフィッククラスが実際に使用している帯域幅がそのトラフィッククラスに割り当てられた帯域幅よりも少ない場合には、余っている帯域幅を、別のトラフィッククラスに属するフレームの送信に有効に利用することができる。
【0172】
つまり、第４実施形態のＥＴＳアービタ３１２３３は、利用可能な帯域幅全体に余裕がない場合は各トラフィッククラスがその目標スループットに従ってフレーム群の送信を行うことを可能にし、且つあるトラフィッククラスが実際に使用している帯域幅がそのトラフィッククラスに割り当てられた帯域幅よりも少なく、これによって利用可能な帯域幅全体に余裕がある場合に限り、他のトラフィッククラスがその目標スループットを超えてフレーム群の送信を行うことを可能にできる。
【0173】
さらに、第４実施形態のＥＴＳアービタ３１２３３では、減算処理を行うことなく、各トラフィッククラスのカウンタが飽和することを未然に防止することが可能になる。これにより、たとえ複数のトラフィッククラスの中のあるトラフィッククラスが送信対象のトラフィッククラスとして頻繁に選択された場合であっても、複数のトラフィッククラスにそれぞれ対応する複数のカウンタ値の大小関係を適正な関係に維持することができる。これにより、利用可能な帯域幅全体に余裕がなくなった場合であっても、各トラフィッククラスがその目標スループットに従ってフレーム群の送信を行うことが可能となる。
【0174】
また、第４実施形態のＥＴＳアービタ３１２３３では、カウンタ値の調整がビットシフトで実現できるため、減算処理を利用する構成に比し、ＥＴＳアービタ３１２３３の動作周波数の向上、アービトレーションに要するクロックサイクル数の削減、回路規模の低減等の効果が得られる。
【0175】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0176】
１…ネットワークストレージシステム、２…ホスト、３…ストレージ（メモリシステム）、４…ネットワーク、３１…コントローラ、３２…ＮＡＮＤフラッシュメモリ、３１２３３…ＥＴＳアービタ、１０１、１１１、１２１、１３１…アービタ回路、１０２ａ～１０２ｄ…ＡＮＤ回路、１０３ａ～１０３ｄ、１２３ａ～１２３ｄ、１３３ａ～１３３ｄ…カウンタ、１０４ａ～１０４ｄ…比較回路、１１４、１２４、１３４…ソート回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】