(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024125740
(43)【公開日】2024-09-19
(54)【発明の名称】撮像素子
(51)【国際特許分類】
H04N 25/77 20230101AFI20240911BHJP
H04N 25/772 20230101ALI20240911BHJP
H04N 25/778 20230101ALI20240911BHJP
H04N 25/79 20230101ALI20240911BHJP
【ＦＩ】
H04N25/77
H04N25/772
H04N25/778
H04N25/79
【審査請求】未請求
【請求項の数】12
【出願形態】ＯＬ
(21)【出願番号】P 2023033767
(22)【出願日】2023-03-06
(71)【出願人】
【識別番号】000004112
【氏名又は名称】株式会社ニコン
(74)【代理人】
【識別番号】100161207
【弁理士】
【氏名又は名称】西澤 和純
(74)【代理人】
【識別番号】100140774
【弁理士】
【氏名又は名称】大浪 一徳
(74)【代理人】
【識別番号】100175824
【弁理士】
【氏名又は名称】小林 淳一
(72)【発明者】
【氏名】加藤 周太郎
(72)【発明者】
【氏名】船水 航
(72)【発明者】
【氏名】猿渡 修
【テーマコード（参考）】
5C024
【Ｆターム（参考）】
5C024CX21
5C024EX43
5C024GX03
5C024GX14
5C024GX15
5C024GX16
5C024GX18
5C024GY39
5C024GY41
(57)【要約】 （修正有）
【課題】フォトダイオードの欠陥や読み出し回路ＲＴＳノイズに起因する画質の劣化を抑制する撮像素子を提供する。
【解決手段】撮像素子は、行方向と列方向とに並んで配置され、光を電荷に変換する複数の光電変換回路３０をそれぞれ有する複数の画素回路２０Ａと、行方向と列方向とに並んで配置され、画素回路２０Ａから読み出された信号をデジタル信号に変換するために画素回路毎に設けられたＡｎａｌｏｇ－ｔｏ－Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ（ＡＤＣ）２３と、１つの画素回路が有する複数の光電変換回路のうち選択された光電変換回路と、１つの画素回路が有する変換部ＡＤＣとを接続するスイッチ２５－１～２５－２と、を備える。
【選択図】図４
【解決手段】撮像素子は、行方向と列方向とに並んで配置され、光を電荷に変換する複数の光電変換回路３０をそれぞれ有する複数の画素回路２０Ａと、行方向と列方向とに並んで配置され、画素回路２０Ａから読み出された信号をデジタル信号に変換するために画素回路毎に設けられたＡｎａｌｏｇ－ｔｏ－Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ（ＡＤＣ）２３と、１つの画素回路が有する複数の光電変換回路のうち選択された光電変換回路と、１つの画素回路が有する変換部ＡＤＣとを接続するスイッチ２５－１～２５－２と、を備える。
【選択図】図４
【特許請求の範囲】
【請求項1】
行方向と列方向とに並んで配置され、光を電荷に変換する複数の光電変換回路（３０）をそれぞれ有する複数の画素回路（２０）と、
前記行方向と前記列方向とに並んで配置され、前記画素回路から読み出された信号をデジタル信号に変換する前記画素回路ごとの変換部（２３）と、
１つの前記画素回路が有する複数の前記光電変換回路のうち選択された前記光電変換回路と、１つの前記画素回路が有する前記変換部とを接続する接続部（２５）と、
を備える撮像素子（１）。
前記行方向と前記列方向とに並んで配置され、前記画素回路から読み出された信号をデジタル信号に変換する前記画素回路ごとの変換部（２３）と、
１つの前記画素回路が有する複数の前記光電変換回路のうち選択された前記光電変換回路と、１つの前記画素回路が有する前記変換部とを接続する接続部（２５）と、
を備える撮像素子（１）。
【請求項2】
前記接続部によって前記変換部に接続される光電変換回路は、前記複数の光電変換回路が有する欠陥または特性に関する接続情報に基づいて選択されたものである、
請求項１に記載の撮像素子。
請求項１に記載の撮像素子。
【請求項3】
前記接続部は、前記複数の画素回路に含まれる転送トランジスタおよびリセットトランジスタを制御する制御部と、前記複数の光電変換回路の中から選択された前記光電変換回路に含まれる転送トランジスタおよびリセットトランジスタと、をさらに接続する、
請求項１に記載の撮像素子。
請求項１に記載の撮像素子。
【請求項4】
前記複数の光電変換回路のそれぞれは、フォトダイオードと、前記フォトダイオードから前記変換部までの読み出し回路とをそれぞれ１つずつ備える、
請求項１に記載の撮像素子。
請求項１に記載の撮像素子。
【請求項5】
前記複数の光電変換回路は、複数の前記フォトダイオードが画素の中心近くに隣接して位置し、複数の前記読み出し回路が前記複数の前記フォトダイオードよりも前記画素の中心から遠くに位置するように配置される、
請求項４に記載の撮像素子。
請求項４に記載の撮像素子。
【請求項6】
前記複数の画素回路のそれぞれは、複数のマイクロレンズを有し、
前記複数の光電変換回路は、前記画素回路が有する複数のマイクロレンズごとに設けられる、
請求項４に記載の撮像素子。
前記複数の光電変換回路は、前記画素回路が有する複数のマイクロレンズごとに設けられる、
請求項４に記載の撮像素子。
【請求項7】
前記複数の光電変換回路のそれぞれは、１つのフォトダイオードと、他の光電変換回路と共有の読み出し回路とを備える、
請求項１に記載の撮像素子。
請求項１に記載の撮像素子。
【請求項8】
前記複数の光電変換回路は、前記共有の読み出し回路が画素の中心近くに位置し、複数の前記フォトダイオードが前記共有の読み出し回路よりも前記画素の中心から遠くに位置するように配置される、
請求項７に記載の撮像素子。
請求項７に記載の撮像素子。
【請求項9】
前記画素回路は、前記共有の読み出し回路を遮光する遮光部、または複数の前記フォトダイオードを分離する構造を有する、
請求項７に記載の撮像素子。
請求項７に記載の撮像素子。
【請求項10】
前記複数の画素回路のそれぞれは、前記フォトダイオードごとにマイクロレンズを有する、
請求項７に記載の撮像素子。
請求項７に記載の撮像素子。
【請求項11】
前記複数の光電変換回路のそれぞれは、他の光電変換回路と共有のフォトダイオードと、１つの読み出し回路とを備える、
請求項１に記載の撮像素子。
請求項１に記載の撮像素子。
【請求項12】
前記複数の光電変換回路は、前記共有のフォトダイオードが画素の中心近くに位置し、複数の前記読み出し回路が前記フォトダイオードよりも前記画素の中心から遠くに位置するように配置される、
請求項１１に記載の撮像素子。
請求項１１に記載の撮像素子。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、撮像素子に関する。
【背景技術】
【0002】
画素が多数配列された画素部を有する撮像素子が知られている。このような撮像素子に関し、従来より、画素部の欠陥画素が問題となっていた（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２００８－３００４４６号公報
【発明の概要】
【0004】
本発明の一態様は、行方向と列方向とに並んで配置され、光を電荷に変換する複数の光電変換回路（３０）をそれぞれ有する複数の画素回路（２０）と、前記行方向と前記列方向とに並んで配置され、前記画素回路から読み出された信号をデジタル信号に変換する前記画素回路ごとの変換部（２３）と、１つの前記画素回路が有する複数の前記光電変換回路のうち選択された前記光電変換回路と、１つの前記画素回路が有する前記変換部とを接続する接続部（２５）と、を備える撮像素子（１）である。
【図面の簡単な説明】
【0005】
【図1】第１の実施形態の撮像素子の構成の概略を示す図である。
【図2】従来の撮像素子における画素回路の構成例を示す概略図である。
【図3】第１の実施形態の撮像素子により、画像の低下を抑制しつつ、ノイズの影響を低減する方法の概略を示す図である。
【図4】第１の実施形態の撮像素子における画素回路の第１の構成例を示す図である。
【図5】第１の実施形態の撮像素子における画素回路の第２の構成例を示す図である。
【図6】第１の実施形態の撮像素子における画素回路の第３の構成例を示す図である。
【図7】第１の実施形態の撮像素子における画素回路の第４の構成例を示す図である。
【図8】第１の実施形態におけるフォトダイオードおよび読み出し回路の第１の配置例を示す図である。
【図9】第１の実施形態におけるフォトダイオードおよび読み出し回路の第２の配置例を示す図である。
【図10】第２の実施形態の撮像素子における画素回路の構成例を示す図である。
【図11】第２の実施形態におけるフォトダイオードおよび読み出し回路の第１の配置例を示す図である。
【図12】第２の実施形態におけるフォトダイオードおよび読み出し回路の第２の配置例を示す図である。
【図13】第３の実施形態の撮像素子における画素回路の構成例を示す図である。
【図14】第３の実施形態におけるフォトダイオードおよび読み出し回路の配置例を示す図である。
【発明を実施するための形態】
【0006】
以下、図面を参照しながら実施形態について詳しく説明する。
【0007】
＜第１の実施形態＞
図１は、第１の実施形態の撮像素子の構成の概略を示す図である。撮像素子１は、被写体を撮像して画像データを出力する回路である。撮像素子１は、例えば、画素アレイ１１と、周辺回路１２とを備える。画素アレイ１１は、複数の画素回路２０を備える。複数の画素回路２０は、行方向と列方向とにそれぞれ並んで配置される。複数の画素回路２０は、入射した光に応じた画素信号をそれぞれ生成する。
図１は、第１の実施形態の撮像素子の構成の概略を示す図である。撮像素子１は、被写体を撮像して画像データを出力する回路である。撮像素子１は、例えば、画素アレイ１１と、周辺回路１２とを備える。画素アレイ１１は、複数の画素回路２０を備える。複数の画素回路２０は、行方向と列方向とにそれぞれ並んで配置される。複数の画素回路２０は、入射した光に応じた画素信号をそれぞれ生成する。
【0008】
周辺回路１２は、画素アレイ１１の各画素回路２０から画素信号を読み出し、読み出した各画素信号を他の回路に出力する。なお、周辺回路１２は、画素アレイ１１から読み出した各画素信号に対して所定の処理を行った上で出力するように構成されてもよい。例えば、周辺回路１２は、読み出した各画素信号に対してフィルタ処理や補正処理等を行ったものを出力するように構成されてもよいし、読み出した各画素信号に基づいて画像データを生成し、生成した画像データを出力するように構成されてもよい。
【0009】
図２は、従来の撮像素子における画素回路の構成例を示す概略図である。従来の撮像素子も、画素回路の集合である画素アレイと、周辺回路とを備える点においては、本実施形態の撮像素子１と同様である。図２に示す従来の撮像素子における画素回路９０は、例えば、フォトダイオードＰＤと、ＡＤＣ（Analog-to-Digital Converter）９３と、フォトダイオードＰＤからＡＤＣ９３までの読み出し回路とを備える。読み出し回路は、例えば、転送トランジスタＴＸと、フローティングディフュージョンＦＤと、リセットトランジスタＲＳＴと、増幅トランジスタＡＭＰと、選択トランジスタＳＥＬとが含まれる。フォトダイオードＰＤ、ＡＤＣ９３および読み出し回路は、図２に示すように、フォトダイオードＰＤと読み出し回路が配置される半導体基板と、ＡＤＣ９３が配置される半導体基板により構成される積層型の撮像素子でもよい。また、フォトダイオードＰＤ、ＡＤＣ９３および読み出し回路は、単一の半導体基板に配置されてもよい。以下、積層型の撮像素子について、少なくともフォトダイオードＰＤが配置される半導体基板を「第１層」といい、少なくともＡＤＣ９３が配置される半導体基板を「第２層」ということにする。
【0010】
転送トランジスタＴＸは、フォトダイオードＰＤからフローティングディフュージョンＦＤに電荷を転送する。フローティングディフュージョンＦＤは、転送トランジスタＴＸを介してフォトダイオードＰＤの電荷を受け取って電荷を電圧に変換する。リセットトランジスタＲＳＴは、フローティングディフュージョンＦＤの電位をリセットする。ここで、転送トランジスタＴＸのオン・オフのタイミングはＴＸ制御回路９１によって制御され、リセットトランジスタＲＳＴのオン・オフのタイミングはＲＳＴ制御回路９２によって制御される。ＶＤＤは電源電位である。
【0011】
増幅トランジスタＡＭＰは、フローティングディフュージョンＦＤの電位に応じた画素信号を出力する。選択トランジスタＳＥＬは、増幅トランジスタＡＭＰから出力された画素信号をＡＤＣ９３に出力する。ＡＤＣ９３は、選択トランジスタＳＥＬによって出力された画素信号をデジタル信号に変換する。ＡＤＣ９３は、デジタル信号に変換された画素信号を後段に出力する。
【0012】
このような構成を有する従来の画素回路９０では、以下の（１）～（３）に例示するノイズ等の影響により、画質が低下するといった課題や、製品出荷に耐える品質を有さない素子が一定数発生し、歩留まりが低くなるといった課題が発生していた。
（１）ソース接地増幅回路が作りこまれることにより生じるＲＴＳノイズ（Random Telegraph Signal Noises）。
（２）フォトダイオードＰＤまたはフローティングディフュージョンＦＤのリーク電流によって生じるノイズ。
（３）パッド部の接合不良により生じるノイズ。
（１）ソース接地増幅回路が作りこまれることにより生じるＲＴＳノイズ（Random Telegraph Signal Noises）。
（２）フォトダイオードＰＤまたはフローティングディフュージョンＦＤのリーク電流によって生じるノイズ。
（３）パッド部の接合不良により生じるノイズ。
【0013】
なお、（２）については、製造後、後発的に発生してしまう場合もあり、放射線雰囲気中などの過酷な状況下においては、通常雰囲気中と比較して発生率が高まることから大きな課題となっていた。
【0014】
このような課題に対し、従来は、メディアンフィルタなどを用いた画像処理によって欠陥画素の画素値を補正したりしていたが、空間分解能が低下して画質が劣化してしまう場合があった。このため、ノイズの影響による画質の劣化を抑制する技術の開発が望まれていた。本実施形態の撮像素子は、このような課題を解決するために以下の構成を備えるものである。
【0015】
図３は、本実施形態の撮像素子により、画像の低下を抑制しつつ、ノイズの影響を低減する方法の概略を示す図である。上述のとおり、従来の撮像素子は、フォトダイオードＰＤと、読み出し回路ＲＣとを備える第１層と、少なくともＡＤＣ９３を備える第２層とを備える構成であった。この場合、フォトダイオードＰＤの飽和電荷量が少なくてよい場合には、フォトダイオードＰＤの面積を小さくすることができるため、第１層には比較的空きスペースが多くなっていた。そのため、従来の撮像素子において、画素ごとにＡＤＣを備える場合には、第２層の回路規模が画素ごとの回路規模を決定する大きな要素となっていた（図３（Ａ）参照）。
【0016】
そこで、本実施形態では、従来の撮像素子において第１層に比較的空きスペースが多いことに着目し、画素ごとに複数のフォトダイオードＰＤおよび読み出し回路ＲＣを備え、必要に応じてこれらを選択可能にする構成とした。例えば、図３（Ｂ）は、フォトダイオードＰＤと読み出し回路ＲＣとの組を画素ごとに４つ備えた構成例を示すものである。このような構成によれば、複数のフォトダイオードＰＤおよび読み出し回路ＲＣのうちから状態の良いもの（欠陥が無いものや、ＲＴＳノイズの発生が少ないものなど）を選択して使用することができるため、ノイズの影響による画質の劣化を抑制することができる。
【0017】
また、このような構成によれば、１画素について使用できるフォトダイオードＰＤおよび読み出し回路ＲＣが複数になるので、複数のフォトダイオードＰＤまたは読み出し回路ＲＣに異なる性質を持たせるようにすることによって新たな機能を提供することも可能となる。例えば、複数のフォトダイオードＰＤごとに異なるカラーフィルタを適用することにより、フォトダイオードＰＤの感度を用途に応じて変化させるといったことが可能になる。
【0018】
図４～図７は、第１の実施形態の撮像素子１における画素回路２０Ａの第１～第４の構成例を示す図である。第１の実施形態の画素回路２０Ａは、複数のフォトダイオードＰＤを備えるとともに、各フォトダイオードＰＤからＡＤＣ２３までの読み出し回路をフォトダイオードＰＤごとに備えるものである。例えば、複数のフォトダイオードＰＤおよび読み出し回路を有する第１層と、少なくともＡＤＣ２３を有する第２層とを備える。フォトダイオードＰＤ、読み出し回路、ＴＸ制御回路２１、ＲＳＴ制御回路２２、およびＡＤＣ２３の各々は、それ自体は従来の画素回路９０が備えるものと同様である。図４および図５は、１つのフォトダイオードＰＤと１つの読み出し回路の組（以下「単位回路」という。）３０を２つ備える画素回路２０Ａを一例として示しているが、画素回路２０Ａは、同様の趣旨により３つ以上の光電変換回路３０を備えるように構成されてもよい。
【0019】
図４および図５にも示されるとおり、本実施形態の画素回路２０Ａは、複数の光電変換回路３０を有する第１層の半導体基板を備え、複数の光電変換回路３０のそれぞれを、ＴＸ制御回路２１、ＲＳＴ制御回路２２、ＡＤＣ２３、および記憶部２４に接続した構成を有する。このような接続構成において、本実施形態の画素回路２０Ａは、複数の光電変換回路３０の中から選択された光電変換回路３０とＡＤＣ２３とを接続する接続部を少なくとも備えるものである。
【0020】
図４は、複数の光電変換回路３０とＡＤＣ２３との間の接続を光電変換回路３０ごとのスイッチ２５－１～２５－２によって切り替えるようにした画素回路２０Ａの構成例を示す。記憶部２４には、複数の光電変換回路３０のうちどの光電変換回路３０をＡＤＣ２３に接続するかを示す情報（以下「接続情報」という。）が光電変換の実行前に予め記憶される。例えば、記憶部２４には、複数の光電変換回路３０について選択信号または非選択信号が接続情報として記憶され、各スイッチ２５は選択信号が入力されている場合には対応する光電変換回路３０をＡＤＣ２３に接続し、非選択信号が入力されている場合には対応する光電変換回路３０をＡＤＣ２３から切断するように構成されてもよい。
【0021】
なお、この場合、接続情報は、周辺回路１２によって生成され、予め記憶部２４に記憶されるものとする。例えば、周辺回路１２は、複数の光電変換回路３０について、欠陥やノイズ発生等の異常の有無を検知する検知機能を有し、異常が検知された光電変換回路３０について非選択信号を記録し、異常が検知されていない光電変換回路３０について選択信号を記録するように構成されてもよい。このような構成によれば、各画素について使用するデータを複数の光電変換回路３０から選択することができるため、ノイズの影響による画質の劣化を抑制することができる。
【0022】
また、図５は、複数の光電変換回路３０とＡＤＣ２３との間の接続に加え、複数の光電変換回路３０と転送トランジスタＴＸとの間の接続、および複数の光電変換回路３０とリセットトランジスタＲＳＴとの間の接続についても、光電変換回路３０ごとのスイッチ２５－３～２５－６によって切り替えるようにした画素回路２０Ａの構成例を示す。
【0023】
この場合、例えば、周辺回路１２は、複数の光電変換回路３０の属性（例えば用途や特性など）を示す属性情報を取得する取得機能を有し、使用する光電変換回路３０を各光電変換回路３０の属性情報に基づいて選択するように構成されてもよい。このような構成によれば、各画素について使用する光電変換回路３０を必要に応じて切り替えることができるため、用途や特定の異なる複数の光電変換回路３０によって可能となる新たな機能を実現することが可能となる。
【0024】
なお、上記の検知機能や取得機能、使用する光電変換回路３０を選択する機能など、接続部の制御に関する機能の一部または全部は画素回路２０Ａに備えられてもよい。また、上記の例で第１層に配置された素子のうち、フォトダイオードＰＤ以外の素子の一部または全部は第２層に配置されてもよい。例えば、図６に示すように、画素回路２０Ａは、第１層はフォトダイオードＰＤのみを有し、それ以外の素子が第２層に配置されるように構成されてもよい。また、記憶部２４は、Ｄフリップフロップ回路として画素回路２０Ａごとに配置されてもよいし、周辺回路１２に配置されてもよい。また、例えば図７に示すように、フローティングディフュージョンＦＤと転送トランジスタＴＸとの間で第１層および第２層を分けてもよい。
【0025】
以下、上記のような構成を有する第１の実施形態の撮像素子１についていくつかの実施例を挙げる。
【0026】
（第１実施例）
図８は、第１の実施形態におけるフォトダイオードＰＤおよび読み出し回路ＲＣの第１の配置例を示す図である。図８は、一例として、１画素につき、１つのマイクロレンズＭＬと、フォトダイオードＰＤおよび読み出し回路ＲＣの組を４つ設けた場合における配置例を示す。すなわち、この配置例では、読み出し回路ＲＣはフォトダイオードＰＤごとに存在する。この場合、記憶部２４には欠陥の少ないフォトダイオードＰＤまたはＲＴＳ特性の読み出し回路ＲＣを持つ光電変換回路３０についての接続情報が予め記憶され、使用する光電変換回路３０が、図４～図７と同様の趣旨により、記憶部２４および各スイッチによって切り替えられるものとする。
図８は、第１の実施形態におけるフォトダイオードＰＤおよび読み出し回路ＲＣの第１の配置例を示す図である。図８は、一例として、１画素につき、１つのマイクロレンズＭＬと、フォトダイオードＰＤおよび読み出し回路ＲＣの組を４つ設けた場合における配置例を示す。すなわち、この配置例では、読み出し回路ＲＣはフォトダイオードＰＤごとに存在する。この場合、記憶部２４には欠陥の少ないフォトダイオードＰＤまたはＲＴＳ特性の読み出し回路ＲＣを持つ光電変換回路３０についての接続情報が予め記憶され、使用する光電変換回路３０が、図４～図７と同様の趣旨により、記憶部２４および各スイッチによって切り替えられるものとする。
【0027】
図８（Ａ）および図８（Ｂ）は好ましくない配置の例を示し、図８（Ｃ）および図８（Ｄ）は好ましい配置の例を示す。具体的には、図８（Ａ）および図８（Ｂ）は、少なくとも２つのフォトダイオードＰＤの間に１つ以上の読み出し回路ＲＣが配置された例を示す。例えば、図８（Ａ）は、横方向において、フォトダイオードＰＤと読み出し回路ＲＣが交互に配置された例である。また、例えば、図８（Ｂ）は、横方向において、２つのフォトダイオードＰＤの間に２つの読み出し回路ＲＣが配置された例である。
【0028】
このような配置は、画素の中心から遠い位置にフォトダイオードＰＤが配置されることにより受光感度が下がるので好適でない。また、このような配置は、感度の中心（すなわち画素の中心）に近い位置に読み出し回路ＲＣが配置されるため、フローティングディフュージョンＦＤに光が当たり、ＣＤＳ（Correlated Double Sampling：相関二重サンプリング）処理に必要となるＤＡＲＫ信号を適切に取得することができない可能性が高くなるという点でも好適でない。
【0029】
そこで、本実施形態の撮像素子１では、図８（Ｃ）および図８（Ｄ）に例示されるように、画素の中心に近い位置にフォトダイオードＰＤを配置し、フォトダイオードＰＤよりも画素の中心から遠い位置に読み出し回路ＲＣを配置する。例えば、図８（Ｃ）は、横方向において、２つのフォトダイオードＰＤが２つの読み出し回路ＲＣの間に隣り合うように配置された例である。また、例えば、図８（Ｄ）は、フォトダイオードＰＤが読み出し回路ＲＣよりも画素の中心に近くなるようにフォトダイオードＰＤおよび読み出し回路ＲＣを対角線上に配置した例である。
【0030】
このような配置によれば、画素の中心から近い位置にフォトダイオードＰＤが配置されることにより受光感度の低下を抑制することができる。また、このような配置によれば、感度の中心（すなわち画素の中心）から遠い位置に読み出し回路ＲＣが配置されるため、フローティングディフュージョンＦＤに光が当たりにくくすることができ、ＣＤＳ処理に必要となるＤＡＲＫ信号を適切に取得することができる。さらに、このような配置によれば、各フォトダイオードＰＤからＡＤＣ２３までの読み出し回路を順次走査することによって、フォトダイオードＰＤ間の位相差を検出することもできるため、記憶部２４を駆動テーブルとして同位相のデータを読み出して対応づけることにより、複数の画像データを同時に取得することができる。
【0031】
（第２実施例）
図９は、第１の実施形態におけるフォトダイオードＰＤおよび読み出し回路ＲＣの第２の配置例を示す図である。図９は、一例として、１画素につき、４つのマイクロレンズＭＬを設け、光電変換回路３０がマイクロレンズＭＬごとに１つずつ設けられた場合における配置例を示す。すなわち、この配置例では、第１実施例と同様に、読み出し回路ＲＣがフォトダイオードＰＤごとに存在する。この場合、第１実施例と同様に、記憶部２４には欠陥の少ないフォトダイオードＰＤまたはＲＴＳ特性の良い読み出し回路ＲＣを持つ光電変換回路３０の接続情報が予め記憶され、使用する光電変換回路３０が、図４～図７と同様の趣旨により、記憶部２４および各スイッチによって切り替えられるものとする。
図９は、第１の実施形態におけるフォトダイオードＰＤおよび読み出し回路ＲＣの第２の配置例を示す図である。図９は、一例として、１画素につき、４つのマイクロレンズＭＬを設け、光電変換回路３０がマイクロレンズＭＬごとに１つずつ設けられた場合における配置例を示す。すなわち、この配置例では、第１実施例と同様に、読み出し回路ＲＣがフォトダイオードＰＤごとに存在する。この場合、第１実施例と同様に、記憶部２４には欠陥の少ないフォトダイオードＰＤまたはＲＴＳ特性の良い読み出し回路ＲＣを持つ光電変換回路３０の接続情報が予め記憶され、使用する光電変換回路３０が、図４～図７と同様の趣旨により、記憶部２４および各スイッチによって切り替えられるものとする。
【0032】
図９（Ａ）、図９（Ｂ）および図９（Ｃ）のいずれも各マイクロレンズＭＬの感度の中心にフォトダイオードＰＤを配置し、フォトダイオードＰＤの周辺に読み出し回路ＲＣを配置した例である。このような配置によれば、第１実施例と同様の効果が得られるとともに、記憶部２４を駆動テーブルとして複数のフォトダイオードＰＤから順次データを読み出すことにより、必要に応じて画素数を最大４倍まで増大させることができる。また、この場合、各画素に含まれる複数のフォトダイオードＰＤ（図９の例では４つ）の特性を異ならせることにより、フォトダイオードＰＤごとに用途の異なるデータを取得することができる。
【0033】
＜第２の実施形態＞
図１０は、第２の実施形態の撮像素子１における画素回路２０Ｂの構成例を示す図である。第２の実施形態の画素回路２０Ｂは、複数のフォトダイオードＰＤを備えるとともに、複数のフォトダイオードＰＤに対して１つの読み出し回路を備える点で第１の実施形態の撮像素子１と異なる。すなわち、第２の実施形態では、１つの読み出し回路ＲＣが複数のフォトダイオードＰＤの読み出しで共有される。換言すれば、第２の実施形態の画素回路２０Ｂは、１つのフォトダイオードＰＤと、他の光電変換回路と共有の読み出し回路とを持つ複数の光電変換回路を備えるということができる。この場合、記憶部２４には欠陥の少ないフォトダイオードＰＤの接続情報が予め記憶され、使用するフォトダイオードＰＤが、図４～図７と同様の趣旨により、記憶部２４およびスイッチによって切り替えられるものとする。この場合、例えば、ＴＸ制御回路２１により、読み出し対象のフォトダイオードＰＤを選択してもよい。また、この場合、記憶部２４が接続情報に基づく信号をＴＸ制御回路２１に送信してもよい。さらに、選択されなかったフォトダイオードＰＤから溢れた電荷によるノイズを抑制するため、第１層には不要な電荷を排出するためにフォトダイオードＰＤの電荷排出部（図示せず）が設けられてもよい。以下、第２の実施形態の撮像素子１についていくつかの実施例を挙げる。
図１０は、第２の実施形態の撮像素子１における画素回路２０Ｂの構成例を示す図である。第２の実施形態の画素回路２０Ｂは、複数のフォトダイオードＰＤを備えるとともに、複数のフォトダイオードＰＤに対して１つの読み出し回路を備える点で第１の実施形態の撮像素子１と異なる。すなわち、第２の実施形態では、１つの読み出し回路ＲＣが複数のフォトダイオードＰＤの読み出しで共有される。換言すれば、第２の実施形態の画素回路２０Ｂは、１つのフォトダイオードＰＤと、他の光電変換回路と共有の読み出し回路とを持つ複数の光電変換回路を備えるということができる。この場合、記憶部２４には欠陥の少ないフォトダイオードＰＤの接続情報が予め記憶され、使用するフォトダイオードＰＤが、図４～図７と同様の趣旨により、記憶部２４およびスイッチによって切り替えられるものとする。この場合、例えば、ＴＸ制御回路２１により、読み出し対象のフォトダイオードＰＤを選択してもよい。また、この場合、記憶部２４が接続情報に基づく信号をＴＸ制御回路２１に送信してもよい。さらに、選択されなかったフォトダイオードＰＤから溢れた電荷によるノイズを抑制するため、第１層には不要な電荷を排出するためにフォトダイオードＰＤの電荷排出部（図示せず）が設けられてもよい。以下、第２の実施形態の撮像素子１についていくつかの実施例を挙げる。
【0034】
（第３実施例）
図１１は、第２の実施形態におけるフォトダイオードＰＤおよび読み出し回路ＲＣの第１の配置例を示す図である。図１１は、一例として、１画素につき、１つのマイクロレンズＭＬと、４つのフォトダイオードＰＤと、１つの読み出し回路ＲＣとを設けた場合における配置例を示す。
図１１は、第２の実施形態におけるフォトダイオードＰＤおよび読み出し回路ＲＣの第１の配置例を示す図である。図１１は、一例として、１画素につき、１つのマイクロレンズＭＬと、４つのフォトダイオードＰＤと、１つの読み出し回路ＲＣとを設けた場合における配置例を示す。
【0035】
具体的には、図１１（Ａ）は、１つの読み出し回路ＲＣを画素の中心の近くに配置し、その周辺に４つのフォトダイオードＰＤを配置した例を示す。このような配置によれば、第１の実施形態と同様に、各画素について使用するフォトダイオードＰＤを複数のフォトダイオードＰＤから選択することができるため、ノイズの影響による画質の劣化を抑制することができるとともに、複数のフォトダイオードＰＤによって可能となる新たな機能を実現することが可能となる。また、このような配置によれば、第１実施例と同様に、記憶部２４を駆動テーブルとして同位相のデータを読み出して対応づけることにより、複数の画像データを同時に取得することができる。なお、この場合、フローティングディフュージョンＦＤの遮光や、複数のフォトダイオードＰＤ間の干渉を抑制するために、例えば図１１（Ｂ）に示すような遮光メタルやＤＴＩ（Deep Trench Isolation）構造４０を設けてもよい。
【0036】
（第４実施例）
図１２は、第２の実施形態におけるフォトダイオードＰＤおよび読み出し回路ＲＣの第２の配置例を示す図である。図１２は、一例として、１画素につき、４つのマイクロレンズＭＬと１つの読み出し回路ＲＣを設け、マイクロレンズＭＬごとに１つのフォトダイオードＰＤを配置する場合の配置例を示す。
図１２は、第２の実施形態におけるフォトダイオードＰＤおよび読み出し回路ＲＣの第２の配置例を示す図である。図１２は、一例として、１画素につき、４つのマイクロレンズＭＬと１つの読み出し回路ＲＣを設け、マイクロレンズＭＬごとに１つのフォトダイオードＰＤを配置する場合の配置例を示す。
【0037】
具体的には、図１２は、画素の中心に１つの読み出し回路ＲＣを配置し、その読み出し回路ＲＣの周辺にマイクロレンズＭＬごとのフォトダイオードＰＤを配置した例である。このような配置によれば、第３実施例と同様の効果が得られるとともに、記憶部２４を駆動テーブルとして複数のフォトダイオードＰＤから順次データを読み出すことにより、必要に応じて画素数を最大４倍まで増大させることができる。また、この場合、各画素に含まれる複数のフォトダイオードＰＤ（図１２の例では４つ）の特性を異ならせることにより、フォトダイオードＰＤごとに用途の異なるデータを取得することができる。
【0038】
（第３の実施形態）
図１３は、第３の実施形態の画素回路２０Ｃの構成例を示す図である。第３の実施形態の画素回路２０Ｃは、１つのフォトダイオードＰＤに対して複数の読み出し回路を備える点で第１および第２の実施形態の撮像素子１と異なる。すなわち、第３の実施形態の画素回路２０Ｃは、１つの読み出し回路と、他の光電変換回路と共有のフォトダイオードＰＤとを持つ複数の光電変換回路を備えるということができる。この場合、記憶部２４には欠陥の少ない読み出し回路の接続情報が予め記憶され、使用する読み出し回路が、図４～図７と同様の趣旨により、記憶部２４および各スイッチによって切り替えられるものとする。なお、図１３は、画素回路２０Ｃが、１つのフォトダイオードＰＤに対して２つの読み出し回路を備える構成を一例として示しているが、画素回路２０Ｃは、同様の趣旨により３つ以上の読み出し回路を備えるように構成されてもよい。以下、第３の実施形態の撮像素子１について実施例を挙げる。
図１３は、第３の実施形態の画素回路２０Ｃの構成例を示す図である。第３の実施形態の画素回路２０Ｃは、１つのフォトダイオードＰＤに対して複数の読み出し回路を備える点で第１および第２の実施形態の撮像素子１と異なる。すなわち、第３の実施形態の画素回路２０Ｃは、１つの読み出し回路と、他の光電変換回路と共有のフォトダイオードＰＤとを持つ複数の光電変換回路を備えるということができる。この場合、記憶部２４には欠陥の少ない読み出し回路の接続情報が予め記憶され、使用する読み出し回路が、図４～図７と同様の趣旨により、記憶部２４および各スイッチによって切り替えられるものとする。なお、図１３は、画素回路２０Ｃが、１つのフォトダイオードＰＤに対して２つの読み出し回路を備える構成を一例として示しているが、画素回路２０Ｃは、同様の趣旨により３つ以上の読み出し回路を備えるように構成されてもよい。以下、第３の実施形態の撮像素子１について実施例を挙げる。
【0039】
（第５実施例）
図１４は、第３の実施形態におけるフォトダイオードＰＤおよび読み出し回路ＲＣの配置例を示す図である。図１４は、一例として、１画素につき、１つのマイクロレンズＭＬと、１つのフォトダイオードＰＤと、２つの読出し回路ＲＣを設けた場合の配置例を示す。
図１４は、第３の実施形態におけるフォトダイオードＰＤおよび読み出し回路ＲＣの配置例を示す図である。図１４は、一例として、１画素につき、１つのマイクロレンズＭＬと、１つのフォトダイオードＰＤと、２つの読出し回路ＲＣを設けた場合の配置例を示す。
【0040】
具体的には、図１４は、画素の中心に１つのフォトダイオードＰＤを配置し、そのフォトダイオードＰＤを挟むように２つの読出し回路ＲＣを配置した例である。このような配置によれば、ＲＴＳ特性の良い読み出し回路ＲＣを使用してデータを読み出すことができるため、ノイズの影響による画質の劣化を抑制することができる。また、このような配置によれば、感度の中心（すなわち画素の中心）から遠い位置に読み出し回路ＲＣが配置されるため、フローティングディフュージョンＦＤに光が当たりにくくすることができ、ＣＤＳ処理に必要となるＤＡＲＫ信号を適切に取得することができる。
【0041】
以上、本発明の実施形態について説明したが、ここで本発明と上記実施形態とにおける対応関係について補足して説明する。
【0042】
（１）上記実施形態において、撮像素子１は、行方向と列方向とに並んで配置され、光を電荷に変換する複数の光電変換回路３０をそれぞれ有する複数の画素回路２０と、行方向と列方向とに並んで配置され、画素回路２０から読み出された信号をデジタル信号に変換する画素回路２０ごとのＡＤＣ２３と、１つの画素回路２０が有する複数の光電変換回路３０のうち選択された光電変換回路３０と、当該１つの画素回路２０が有するＡＤＣ２３とを接続するスイッチ２５と、を備える。
【0043】
このように構成された撮像素子１によれば、各画素について使用するデータを複数の光電変換回路３０から選択することができるため、ノイズの影響による画質の劣化を抑制することができる。
【0044】
（２）また、上記実施形態において、スイッチ２５によってＡＤＣ２３に接続される光電変換回路３０は、複数の光電変換回路３０が有する欠陥または特性に関する接続情報に基づいて選択されたものである。
【0045】
このような構成により、複数の光電変換回路３０の中から欠陥が少ないフォトダイオードＰＤまたはＲＴＳ特性の良い読み出し回路を有する光電変換回路３０を選択して使用することができる。
【0046】
（３）また、上記実施形態において、スイッチ２５は、複数の画素回路２０に含まれる転送トランジスタＲＸおよびリセットトランジスタＲＳＴを制御するＴＸ制御部２１およびＲＳＴ制御部２２と、複数の光電変換回路３０の中から選択された光電変換回路３０に含まれる転送トランジスタＴＸおよびリセットトランジスタＲＳＴと、をさらに接続するように構成されてもよい。
【0047】
このような構成により、選択された読み出し回路のみを作動させることができるため、消費電力を削減することができる。
【0048】
（４）また、上記実施形態において、複数の光電変換回路３０のそれぞれは、フォトダイオードＰＤと、フォトダイオードＰＤからＡＤＣ２３までの読み出し回路とをそれぞれ１つずつ備えるように構成されてもよい。
【0049】
このような構成により、複数の光電変換回路３０の中から欠陥が少ないフォトダイオードＰＤまたはＲＴＳ特性の良い読み出し回路を有する光電変換回路３０を選択して使用することができる。
【0050】
（５）また、上記実施形態において、複数の光電変換回路３０は、複数のフォトダイオードＰＤが画素の中心近くに隣接して位置し、複数の読み出し回路が複数のフォトダイオードＰＤよりも画素の中心から遠くに位置するように配置されるように構成されてもよい。
【0051】
このような構成により、画素の中心から近い位置にフォトダイオードＰＤが配置されることにより受光感度の低下を抑制することができる。また、この場合、感度の中心（すなわち画素の中心）から遠い位置に読み出し回路が配置されるため、フローティングディフュージョンＦＤに光が当たりにくくすることができ、ＣＤＳ処理に必要となるＤＡＲＫ信号を適切に取得することができる。さらに、この場合、各フォトダイオードＰＤからＡＤＣ２３までの読み出し回路を順次走査することによって、フォトダイオードＰＤ間の位相差を検出することもできるため、同位相のデータを読み出して対応づけることにより、複数の画像データを同時に取得することができる。
【0052】
（６）また、上記実施形態において、複数の画素回路２０のそれぞれは、複数のマイクロレンズＭＬを有し、複数の光電変換回路３０は、画素回路２０が有する複数のマイクロレンズＭＬごとに設けられてもよい。
【0053】
このような構成により、複数のフォトダイオードＰＤから順次データを読み出すことにより、必要に応じて画素数を最大４倍まで増大させることができる。また、この場合、各画素回路２０に含まれる複数のフォトダイオードＰＤの特性を異ならせることにより、フォトダイオードＰＤごとに用途の異なるデータを取得することができる。
【0054】
（７）また、上記実施形態において、複数の光電変換回路３０のそれぞれは、１つのフォトダイオードＰＤと、他の光電変換回路３０と共有の読み出し回路とを備えるように構成されてもよい。
【0055】
このような構成により、複数の光電変換回路３０の中から欠陥が少ないフォトダイオードＰＤを有する光電変換回路３０を選択して使用することができる。
【0056】
（８）また、上記実施形態において、複数の光電変換回路３０は、共有の読み出し回路が画素の中心近くに位置し、複数のフォトダイオードＰＤが共有の読み出し回路よりも画素の中心から遠くに位置するように配置されるように構成されてもよい。
【0057】
このような構成により、画素の中心から近い位置にフォトダイオードＰＤが配置されることにより受光感度の低下を抑制することができる。さらに、この場合、各フォトダイオードＰＤからＡＤＣ２３までの読み出し回路を順次走査することによって、フォトダイオードＰＤ間の位相差を検出することもできるため、同位相のデータを読み出して対応づけることにより、複数の画像データを同時に取得することができる。
【0058】
（９）また、上記実施形態において、画素回路２０は、共有の読み出し回路を遮光する遮光メタルや、複数のフォトダイオードＰＤを分離するＤＴＩ構造４０を有するように構成されてもよい。
【0059】
このような構成により、フローティングディフュージョンＦＤに光が当たりにくくすることができ、ＣＤＳ処理に必要となるＤＡＲＫ信号を適切に取得することができる。
【0060】
（１０）また、上記実施形態において、複数の画素回路２０のそれぞれは、フォトダイオードＰＤごとにマイクロレンズＭＬを有するように構成されてもよい。
【0061】
このような構成により、複数のフォトダイオードＰＤから順次データを読み出すことにより、必要に応じて画素数を最大４倍まで増大させることができる。また、この場合、各画素回路２０に含まれる複数のフォトダイオードＰＤの特性を異ならせることにより、フォトダイオードＰＤごとに用途の異なるデータを取得することができる。
【0062】
（１１）また、上記実施形態において、複数の光電変換回路３０のそれぞれは、他の光電変換回路３０と共有のフォトダイオードＰＤと、１つの読み出し回路とを備えるように構成されてもよい。
【0063】
このような構成により、複数の光電変換回路３０の中からＲＴＳ特性の良い読み出し回路を有する光電変換回路３０を選択して使用することができる。
【0064】
（１２）また、上記実施形態において、複数の光電変換回路３０は、共有のフォトダイオードＰＤが画素の中心近くに位置し、複数の読み出し回路がフォトダイオードＰＤよりも画素の中心から遠くに位置するように配置されるように構成されてもよい。
【0065】
このような構成により、ＲＴＳ特性の良い読み出し回路を使用してデータを読み出すことができるため、ノイズの影響による画質の劣化を抑制することができる。また、この場合、感度の中心（すなわち画素の中心）から遠い位置に読み出し回路が配置されるため、フローティングディフュージョンＦＤに光が当たりにくくすることができ、ＣＤＳ処理に必要となるＤＡＲＫ信号を適切に取得することができる。
【0066】
以上、図面を参照してこの発明の一実施形態について詳しく説明してきたが、具体的な構成は上述のものに限られることはなく、この発明の要旨を逸脱しない範囲内において様々な設計変更等をすることが可能である。
【符号の説明】
【0067】
１…撮像素子、１１…画素アレイ、１２…周辺回路、２０，２０Ａ，２０Ｂ，２０Ｃ…画素回路、２１…ＴＸ制御回路、２２…ＲＳＴ制御回路、２３…ＡＤＣ（Analog-to-Digital Converter）、２４…記憶部、２５…スイッチ、３０…光電変換回路、４０…ＤＴＩ（Deep Trench Isolation）構造、９０…従来構成の画素回路、９１…ＴＸ制御回路、９２…ＲＳＴ制御回路、９３…ＡＤＣ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】