(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024126432
(43)【公開日】2024-09-20
(54)【発明の名称】半導体装置およびその製造方法
(51)【国際特許分類】
H01L 25/07 20060101AFI20240912BHJP
H10B 80/00 20230101ALI20240912BHJP
【ＦＩ】
H01L25/08 E
H10B80/00
【審査請求】未請求
【請求項の数】14
【出願形態】ＯＬ
(21)【出願番号】P 2023034805
(22)【出願日】2023-03-07
(71)【出願人】
【識別番号】318010018
【氏名又は名称】キオクシア株式会社
(74)【代理人】
【識別番号】100120031
【弁理士】
【氏名又は名称】宮嶋 学
(74)【代理人】
【識別番号】100107582
【弁理士】
【氏名又は名称】関根 毅
(74)【代理人】
【識別番号】100118843
【弁理士】
【氏名又は名称】赤岡 明
(74)【代理人】
【識別番号】100213654
【弁理士】
【氏名又は名称】成瀬 晃樹
(72)【発明者】
【氏名】長谷川 一磨
(57)【要約】
【課題】スペーサを用いることなく、半導体チップをより適切に配置することができる半導体装置およびその製造方法を提供する。
【解決手段】本実施形態による半導体装置は、基板と、第１半導体チップと、第２半導体チップと、を備える。基板は、第１面を有する。第１半導体チップは、基板に対向する第２面と、第２面とは反対側の第３面と、を有し、第１面に設けられる。第２半導体チップは、第１面に設けられる。第１面に略垂直な第１方向から見て、第２半導体チップ側における第２面の外縁は、第３面の外縁よりも内側にある。第１方向から見て、第１半導体チップ側における第２半導体チップの少なくとも一部は、第３面と重なる。
【選択図】図１
【解決手段】本実施形態による半導体装置は、基板と、第１半導体チップと、第２半導体チップと、を備える。基板は、第１面を有する。第１半導体チップは、基板に対向する第２面と、第２面とは反対側の第３面と、を有し、第１面に設けられる。第２半導体チップは、第１面に設けられる。第１面に略垂直な第１方向から見て、第２半導体チップ側における第２面の外縁は、第３面の外縁よりも内側にある。第１方向から見て、第１半導体チップ側における第２半導体チップの少なくとも一部は、第３面と重なる。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１面を有する基板と、
前記基板に対向する第２面と、前記第２面とは反対側の第３面と、を有し、前記第１面に設けられる第１半導体チップと、
前記第１面に設けられる第２半導体チップと、
を備え、
前記第１面に略垂直な第１方向から見て、前記第２半導体チップ側における前記第２面の外縁は、前記第３面の外縁よりも内側にあり、
前記第１方向から見て、前記第１半導体チップ側における前記第２半導体チップの少なくとも一部は、前記第３面と重なる、半導体装置。
前記基板に対向する第２面と、前記第２面とは反対側の第３面と、を有し、前記第１面に設けられる第１半導体チップと、
前記第１面に設けられる第２半導体チップと、
を備え、
前記第１面に略垂直な第１方向から見て、前記第２半導体チップ側における前記第２面の外縁は、前記第３面の外縁よりも内側にあり、
前記第１方向から見て、前記第１半導体チップ側における前記第２半導体チップの少なくとも一部は、前記第３面と重なる、半導体装置。
【請求項2】
前期第１半導体チップは、前記第２面と前記第３面との間にある側面と、前記第２面と、が交差する角部に設けられる第１切り欠き部をさらに有し、
前記第１方向から見て、前記第１半導体チップ側における前記第２半導体チップの少なくとも一部は、前記第１切り欠き部の切り欠き面と重なる、請求項１に記載の半導体装置。
前記第１方向から見て、前記第１半導体チップ側における前記第２半導体チップの少なくとも一部は、前記第１切り欠き部の切り欠き面と重なる、請求項１に記載の半導体装置。
【請求項3】
前記第１半導体チップを覆う樹脂層をさらに備え、
前記切り欠き面は、前記樹脂層と接する、請求項２に記載の半導体装置。
前記切り欠き面は、前記樹脂層と接する、請求項２に記載の半導体装置。
【請求項4】
前記第２半導体チップは、
前記基板に対向する第４面と、
前記第４面とは反対側の第５面と、
を有し、
前記第１方向から見て、前記第１半導体チップ側における前記第４面の少なくとも一部は、前記第３面と重なる、請求項１に記載の半導体装置。
前記基板に対向する第４面と、
前記第４面とは反対側の第５面と、
を有し、
前記第１方向から見て、前記第１半導体チップ側における前記第４面の少なくとも一部は、前記第３面と重なる、請求項１に記載の半導体装置。
【請求項5】
前記第１方向から見て、前記第１半導体チップ側における前記第５面の外縁は、前記第４面の外縁よりも内側にある、請求項４に記載の半導体装置。
【請求項6】
前記第２半導体チップは、前記第４面と前記第５面との間にある側面と、前記第５面と、が交差する角部に設けられる第２切り欠き部をさらに有し、
前記第１方向から見て、前記第２切り欠き部の切り欠き面の少なくとも一部は、前記第１半導体チップと重なる、請求項５に記載の半導体装置。
前記第１方向から見て、前記第２切り欠き部の切り欠き面の少なくとも一部は、前記第１半導体チップと重なる、請求項５に記載の半導体装置。
【請求項7】
前記基板に対向する第６面と、前記第６面とは反対側の第７面と、を有し、前記第１面に設けられる第３半導体チップをさらに備え、
前記第１方向から見て、前記第２半導体チップ側における前記第６面の外縁は、前記第７面の外縁よりも内側にあり、
前記第１方向から見て、前記第３半導体チップ側における前記第２半導体チップの少なくとも一部は、前記第７面と重なる、請求項１に記載の半導体装置。
前記第１方向から見て、前記第２半導体チップ側における前記第６面の外縁は、前記第７面の外縁よりも内側にあり、
前記第１方向から見て、前記第３半導体チップ側における前記第２半導体チップの少なくとも一部は、前記第７面と重なる、請求項１に記載の半導体装置。
【請求項8】
前記第１半導体チップ上に設けられる第４半導体チップをさらに備え、
前記第２半導体チップ側における前記第３面からの前記第１半導体チップの厚さは、所定厚さ以上である、請求項１に記載の半導体装置。
前記第２半導体チップ側における前記第３面からの前記第１半導体チップの厚さは、所定厚さ以上である、請求項１に記載の半導体装置。
【請求項9】
前記第１半導体チップ上に設けられる第４半導体チップをさらに備え、
前記第４半導体チップは、
前記第１半導体チップに対向する第８面と、
前記第８面とは反対側の第９面と、
を有し、
前記第１方向から見て、前記第８面の外縁は、前記第９面の外縁と略重なる、請求項１に記載の半導体装置。
前記第４半導体チップは、
前記第１半導体チップに対向する第８面と、
前記第８面とは反対側の第９面と、
を有し、
前記第１方向から見て、前記第８面の外縁は、前記第９面の外縁と略重なる、請求項１に記載の半導体装置。
【請求項10】
前記基板と前記第１半導体チップとの間に設けられる接着層をさらに備え、
前記第２半導体チップの位置よりも上に位置する前記接着層は、前記第１方向から見て、前記第２半導体チップよりも外側にある、請求項１に記載の半導体装置。
前記第２半導体チップの位置よりも上に位置する前記接着層は、前記第１方向から見て、前記第２半導体チップよりも外側にある、請求項１に記載の半導体装置。
【請求項11】
前記基板と、前記第１半導体チップと、の間にはスペーサが設けられない、請求項１に記載の半導体装置。
【請求項12】
半導体素子が形成されたウェハに凹部を形成するとともに、前記ウェハを個片化することにより、前記凹部に対応する第１切り欠き部を有する第１半導体チップを形成し、
前記第１半導体チップを、第２半導体チップが設けられた配線基板の第１面上に設ける、
ことを具備し、
前記第１面に略垂直な第１方向から見て、前記第１半導体チップ側における前記第２半導体チップの少なくとも一部は、前記第１切り欠き部の切り欠き面と重なる、半導体装置の製造方法。
前記第１半導体チップを、第２半導体チップが設けられた配線基板の第１面上に設ける、
ことを具備し、
前記第１面に略垂直な第１方向から見て、前記第１半導体チップ側における前記第２半導体チップの少なくとも一部は、前記第１切り欠き部の切り欠き面と重なる、半導体装置の製造方法。
【請求項13】
前記第１半導体チップを形成することは、
前記ウェハをダイシングし、
ダイシングラインに沿った前記ウェハの一部に前記凹部を形成し、
前記ウェハに接着層を形成し、
前記接着層がちぎれるように前記第１半導体チップをピックアップする、
ことを具備する、請求項１２に記載の半導体装置の製造方法。
前記ウェハをダイシングし、
ダイシングラインに沿った前記ウェハの一部に前記凹部を形成し、
前記ウェハに接着層を形成し、
前記接着層がちぎれるように前記第１半導体チップをピックアップする、
ことを具備する、請求項１２に記載の半導体装置の製造方法。
【請求項14】
前記第１半導体チップを形成することは、
前記ウェハをダイシングし、
前記ウェハに接着層を形成し、
前記接着層を切断するように、ダイシングラインに沿った前記ウェハの一部に前記凹部を形成し、
前記第１半導体チップをピックアップする、
ことを具備する、請求項１２に記載の半導体装置の製造方法。
前記ウェハをダイシングし、
前記ウェハに接着層を形成し、
前記接着層を切断するように、ダイシングラインに沿った前記ウェハの一部に前記凹部を形成し、
前記第１半導体チップをピックアップする、
ことを具備する、請求項１２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本実施形態は、半導体装置およびその製造方法に関する。
【背景技術】
【0002】
半導体装置のパッケージ構造において、基板上にスペーサチップが設けられ、スペーサチップ上にメモリチップの積層体が設けられる場合がある。この場合、必要なパッケージサイズを小さくするように、基板上にコントローラチップが配置される。
【0003】
しかし、スペーサチップを用いるため組み立てコストが高くなり、また、工程数が増加してしまう。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２００９－２６８４３号公報
【特許文献2】特開２０１９－１６１００７号公報
【特許文献3】特開２０２２－４９４８５号公報
【特許文献4】特許第５１８４９５１号公報
【特許文献5】特開２０２０－２１９０８号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
スペーサを用いることなく、半導体チップをより適切に配置することができる半導体装置およびその製造方法を提供する。
【課題を解決するための手段】
【0006】
本実施形態による半導体装置は、基板と、第１半導体チップと、第２半導体チップと、を備える。基板は、第１面を有する。第１半導体チップは、基板に対向する第２面と、第２面とは反対側の第３面と、を有し、第１面に設けられる。第２半導体チップは、第１面に設けられる。第１面に略垂直な第１方向から見て、第２半導体チップ側における第２面の外縁は、第３面の外縁よりも内側にある。第１方向から見て、第１半導体チップ側における第２半導体チップの少なくとも一部は、第３面と重なる。
【図面の簡単な説明】
【0007】
【図1】第１実施形態による半導体装置の構成の一例を示す断面図である。
【図2】第１実施形態による半導体装置の構成の一例を示す平面図である。
【図3】第１実施形態による半導体装置の構成の一例を示す断面図である。
【図4A】第１実施形態による半導体装置の製造方法の一例を示す図である。
【図5】第１実施形態による半導体装置の製造方法の一例を示す図である。
【図6】第１実施形態による半導体装置の製造方法の一例を示す図である。
【図7】第１実施形態による半導体装置の製造方法の一例を示す図である。
【図8】比較例による半導体装置の構成の一例を示す断面図である。
【図9】第２実施形態による半導体装置の構成の一例を示す断面図である。
【図10】第３実施形態による半導体装置の構成の一例を示す断面図である。
【図11A】第３実施形態による半導体装置の製造方法の一例を示す断面図である。
【図12A】第３実施形態の変形例による半導体装置の製造方法の一例を示す断面図である。
【図13】第４実施形態による半導体装置の構成の一例を示す断面図である。
【図14】第５実施形態による半導体装置の構成の一例を示す断面図である。
【図15】第６実施形態による半導体装置の構成の一例を示す断面図である。
【図16】第７実施形態による半導体装置の構成の一例を示す断面図である。
【図17】第８実施形態による半導体装置の構成の一例を示す断面図である。
【図18】第９実施形態による半導体装置の構成の一例を示す断面図である。
【図19】第１０実施形態による半導体装置の構成の一例を示す断面図である。
【図20】第１１実施形態による半導体装置の構成の一例を示す断面図である。
【図21】第１２実施形態による半導体装置の構成の一例を示す断面図である。
【図22】第１３実施形態による半導体装置の構成の一例を示す断面図である。
【発明を実施するための形態】
【0008】
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【0009】
（第１実施形態）
図１は、第１実施形態による半導体装置１の構成の一例を示す断面図である。図２は、第１実施形態による半導体装置１の構成の一例を示す平面図である。図２のＡ－Ａ線は、断面図である図１に対応する断面を示す。
図１は、第１実施形態による半導体装置１の構成の一例を示す断面図である。図２は、第１実施形態による半導体装置１の構成の一例を示す平面図である。図２のＡ－Ａ線は、断面図である図１に対応する断面を示す。
【0010】
半導体装置１は、配線基板１０と、積層体Ｓ１、Ｓ２と、半導体チップ４０と、ボンディングワイヤ８１、８２と、封止樹脂９１とを備えている。半導体装置１は、例えば、ＮＡＮＤ型フラッシュメモリのパッケージである。
【0011】
尚、図１は、基板（配線基板１０）の表面に平行で互いに垂直なＸ方向およびＹ方向と、基板（配線基板１０）の表面に垂直なＺ方向とを示している。本明細書では、＋Ｚ方向を上方向として取り扱い、－Ｚ方向を下方向として取り扱う。－Ｚ方向は、重力方向と一致していても一致していなくてもよい。
【0012】
配線基板１０は、配線層（図示せず）と絶縁層（図示せず）とを含むプリント基板やインタポーザでよい。配線層には、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）またはそれらの合金等の低抵抗金属が用いられる。絶縁層には、例えば、ガラスエポキシ樹脂等の絶縁性材料が用いられる。配線基板１０は、複数の配線層および複数の絶縁層を積層して構成された多層配線構造を有していてもよい。配線基板１０は、例えば、インタポーザのように、その表面と裏面とを貫通する貫通電極を有してもよい。
【0013】
配線基板１０の表面（面Ｆ１０ａ）には、配線層上に設けられたソルダレジスト層が設けられている。ソルダレジスト層は、配線層を保護し、ショート不良を抑制するための絶縁層にも使用される。配線基板１０の表面には、パッド（図示せず）が設けられる。パッドは、ソルダレジスト層から露出する配線層である。パッドは、ボンディングワイヤ８１、８２および金属材料７０等と接続される。パッドは、例えば、金（Ａｕ）めっき電極である。
【0014】
配線基板１０の裏面（面Ｆ１０ｂ）には、配線層上に設けられたソルダレジスト層が設けられている。ソルダレジスト層から露出された配線層には、金属バンプ１３が設けられている。金属バンプ１３は、図示しない他の部品と配線基板１０とを電気的に接続するために設けられている。
【0015】
積層体Ｓ１は、半導体チップ２０と、接着層２１と、を有する。接着層２１は、例えば、ＤＡＦ（Die Attachment Film）またはＮＣＰ（Non Conductive Paste）である。積層体Ｓ１は、複数の半導体チップ２０が積層方向（Ｚ方向）に垂直な方向（例えば、＋Ｘ方向）へずれて積層された積層体である。また、積層体Ｓ１は面Ｆ１０ａ上に設けられる。
【0016】
半導体チップ２０は、例えば、ＮＡＮＤ型フラッシュメモリを含むメモリチップである。半導体チップ２０は、その表面（上面、面Ｆ２０ａ）に半導体素子（図示せず）を有する。半導体素子は、例えば、メモリセルアレイおよびその周辺回路（ＣＭＯＳ（Complementary Metal Oxide Semiconductor）回路）でよい。メモリセルアレイは、複数のメモリセルを三次元配置した立体型メモリセルアレイでもよい。図では、４つのメモリチップとしての半導体チップ２０が積層されている。しかし、半導体チップの積層数は、３以下でも、５以上であってもよい。
【0017】
また、半導体チップ２０は、面Ｆ２０ａ、Ｆ２０ｂを有する。面Ｆ２０ｂは、配線基板１０に対向する面である。面Ｆ２０ａは、面Ｆ２０ｂとは反対側の面である。
【0018】
また、最下段の半導体チップ２０は、２段目から４段目の半導体チップ２０よりも厚い。尚、半導体チップ２０の厚さは、Ｚ方向の厚さである。尚、最下段の半導体チップ２０の詳細については、後で説明する。
【0019】
積層体Ｓ２は、半導体チップ３０と、接着層３１と、を有する。接着層３１は、例えば、ＤＡＦ（Die Attachment Film）またはＮＣＰ（Non Conductive Paste）である。積層体Ｓ２は、複数の半導体チップ２０が積層方向（Ｚ方向）に垂直な方向（例えば、－Ｘ方向）へずれて積層された積層体である。また、積層体Ｓ２は、面Ｆ１０ａ上の積層体Ｓ１の位置から面Ｆ１０ａに略平行なＸ方向の位置に設けられる。
【0020】
半導体チップ３０は、例えば、ＮＡＮＤ型フラッシュメモリを含むメモリチップである。半導体チップ３０は、その表面（上面、面Ｆ３０ａ）に半導体素子（図示せず）を有する。半導体素子は、例えば、メモリセルアレイおよびその周辺回路（ＣＭＯＳ回路）でよい。メモリセルアレイは、複数のメモリセルを三次元配置した立体型メモリセルアレイでもよい。図では、４つのメモリチップとしての半導体チップ３０が積層されている。しかし、半導体チップの積層数は、３以下でも、５以上であってもよい。
【0021】
また、半導体チップ２０は、面Ｆ２０ａ、Ｆ２０ｂを有する。面Ｆ２０ｂは、配線基板１０に対向する面である。面Ｆ２０ａは、面Ｆ２０ｂとは反対側の面である。
【0022】
また、最下段の半導体チップ３０は、２段目から４段目の半導体チップ３０よりも厚い。尚、半導体チップ３０の厚さは、Ｚ方向の厚さである。尚、最下段の半導体チップ３０の詳細については、後で説明する。
【0023】
半導体チップ４０は、例えば、メモリチップを制御するコントローラチップである。半導体チップ４０の配線基板１０を向いた面Ｆ３には、図示しない半導体素子が設けられている。半導体素子は、例えば、コントローラを構成するＣＭＯＳ（Complementary Metal Oxide Semiconductor）回路でよい。半導体チップ４０の裏面（下面）である面Ｆ４０ｂには、半導体素子と電気的に接続される電極ピラー（図示せず）が設けられている。電極ピラーには、例えば、銅、ニッケルまたはそれらの合金等の低抵抗金属材料が用いられている。
【0024】
また、半導体チップ４０は、面Ｆ１０ａ上に設けられる。半導体チップ４０は、例えば、積層体Ｓ１、Ｓ２の間に設けられる。
【0025】
また、半導体チップ４０は、面Ｆ４０ａ、Ｆ４０ｂを有する。面Ｆ４０ｂは、配線基板１０に対向する面である。面Ｆ４０ａは、面Ｆ４０ｂとは反対側の面である。
【0026】
接続バンプとしての電極ピラーの周囲には、金属材料７０が設けられている。電極ピラーは、金属材料７０を介して、ソルダレジスト層の開口部において露出された配線層と電気的に接続される。金属材料７０には、例えば、はんだ、銀、銅等の低抵抗金属材料が用いられている。金属材料７０は、半導体チップ４０の電極ピラーと配線基板１０の配線層とを電気的に接続する。
【0027】
金属材料７０の周囲の領域、および、半導体チップ４０と配線基板１０との間の領域には、樹脂層８０が設けられている。樹脂層８０は、例えば、アンダーフィル樹脂を硬化させたものであり、半導体チップ２０の周囲を被覆して保護する。
【0028】
ボンディングワイヤ８１は、配線基板１０および半導体チップ２０の任意のパッドに接続されている。ボンディングワイヤ８２は、配線基板１０および半導体チップ３０の任意のパッドに接続されている。ボンディングワイヤ８１、８２は、例えば、金（Ａｕ）ワイヤである。ボンディングワイヤ８１、８２で接続するために、半導体チップ２０、３０は、パッド（図示せず）の分だけずらされて積層されている。
【0029】
図１に示す例では、積層体Ｓ１のずれ方向（半導体チップ２０のオフセット方向）は、＋Ｘ方向である。積層体Ｓ２のずれ方向（半導体チップ３０のオフセット方向）は、－Ｘ方向である。積層体Ｓ１の半導体チップ２０と接続されるボンディングワイヤ８１は、積層体Ｓ２とは反対側に設けられている。積層体Ｓ２の半導体チップ３０と接続されるボンディングワイヤ８２は、積層体Ｓ１とは反対側に設けられている。
【0030】
さらに、封止樹脂９１が、積層体Ｓ１、Ｓ２、半導体チップ４０、ボンディングワイヤ８１、８２等を封止している。これにより、半導体装置１は、積層体Ｓ１、Ｓ２および半導体チップ４０を配線基板１０上において１つの半導体パッケージとして構成されている。
【0031】
次に、最下段の半導体チップ２０の詳細について説明する。
【0032】
面Ｆ２０ｂの面積は、面Ｆ２０ａの面積よりも小さい。また、Ｚ方向から見て、半導体チップ４０側における面Ｆ２０ｂの外縁は、面Ｆ２０ａの外縁よりも内側にある。
【0033】
また、Ｚ方向から見て、半導体チップ２０側における半導体チップ４０（面Ｆ４０ｂ）の少なくとも一部は、面Ｆ２０ａと重なる。
【0034】
図１に示すように、最下段の半導体チップ２０は、切り欠き部Ｃ１をさらに有する。切り欠き部Ｃ１は、面Ｆ２０ｂと面Ｆ２０ａとの間にある側面と、面Ｆ２０ｂと、が交差する角部に設けられる。切り欠き部Ｃ１は、半導体チップ４０側に設けられる。
【0035】
Ｚ方向から見て、半導体チップ２０側における半導体チップ４０（面Ｆ４０ｂ）の少なくとも一部は、切り欠き部Ｃ１の切り欠き面ＣＦ１と重なる。図１に示す例では、切り欠き部Ｃ１の切り欠き面ＣＦ１は、Ｚ軸およびＸ軸に対して斜めに設けられる。すなわち、切り欠き面ＣＦ１は、傾斜面である。
【0036】
次に、最下段の半導体チップ３０の詳細について説明する。
【0037】
面Ｆ３０ｂの面積は、面Ｆ３０ａの面積よりも小さい。また、Ｚ方向から見て、半導体チップ４０側における面Ｆ３０ｂの外縁は、面Ｆ３０ａの外縁よりも内側にある。
【0038】
また、Ｚ方向から見て、半導体チップ３０側における半導体チップ４０（面Ｆ４０ｂ）の少なくとも一部は、面Ｆ３０ａと重なる。
【0039】
図１に示すように、最下段の半導体チップ３０は、切り欠き部Ｃ２をさらに有する。切り欠き部Ｃ２は、面Ｆ３０ｂと面Ｆ３０ａとの間にある側面と、面Ｆ３０ｂと、が交差する角部に設けられる。切り欠き部Ｃ２は、半導体チップ４０側に設けられる。
【0040】
Ｚ方向から見て、半導体チップ３０側における半導体チップ４０（面Ｆ４０ｂ）の少なくとも一部は、切り欠き部Ｃ２の切り欠き面ＣＦ２と重なる。図１に示す例では、切り欠き部Ｃ２の切り欠き面ＣＦ２は、Ｚ軸およびＸ軸に対して斜めに設けられる。すなわち、切り欠き面ＣＦ２は、傾斜面である。
【0041】
図１に示すように、最下段の半導体チップ２０、３０は、２段目から４段目の半導体チップ２０、３０よりも厚い。また、図１および図２に示すように、切り欠き部Ｃ１、Ｃ２が設けられ、最下段の半導体チップ２０、３０は、半導体チップ４０に近づくように配置されている。これにより、半導体チップ４０の上方に、半導体チップ２０、３０を設けることができる。この結果、パッケージの必要な面積をより小さくすることができる。
【0042】
尚、面Ｆ２０ａ、Ｆ３０ａは、半導体素子が設けられる面である。半導体チップ４０側における面Ｆ２０ａ、Ｆ３０ａからの半導体チップ２０、３０の厚さは、所定厚さ以上であることが好ましい。所定厚さは、半導体素子の領域によって決まる。これにより、半導体素子の動作への影響を抑制することができる。所定厚さは、例えば、３０μｍである。
【0043】
次に、接着層２１、３１について説明する。
【0044】
【0045】
接着層２１は、接着層２１ａ、２１ｂを有する。
【0046】
接着層２１ａは、最下段の半導体チップ２０の下に設けられる。接着層２１ａは、ＮＣＰである。
【0047】
ＮＣＰの粘性は、ＤＡＦの粘性よりも低い。接着層２１ａの粘性によって、最下段の半導体チップ２０からはみ出す接着層２１ａの形状が決まる。半導体チップ４０とは反対側における接着層２１ａの端面は、山状に、裾が広がった形状を有する。半導体チップ４０側における接着層２１ａの端面は、樹脂層８０の端面および半導体チップ４０の側面に沿って、這い上がる形状を有する。
【0048】
接着層２１ｂは、２段目から４段目の半導体チップ３０の下に設けられる。接着層２１ｂは、ＤＡＦである。
【0049】
接着層３１は、接着層３１ａ、３１ｂを有する。
【0050】
接着層３１ａは、最下段の半導体チップ３０の下に設けられる。接着層３１ａは、ＮＣＰである。
【0051】
接着層３１ａの形状は、接着層２１ａの形状と略同じである。
【0052】
接着層３１ｂは、２段目から４段目の半導体チップ３０の下に設けられる。接着層３１ｂは、ＤＡＦである。
【0053】
尚、図３に示す例では、接着層２１ａ、３１ａは、半導体チップ４０の上方には設けられない。すなわち、半導体チップ４０の位置よりも上に位置する接着層２１ａ、３１ａは、Ｚ方向から見て、半導体チップ４０よりも外側にある。尚、接着層２１ａ、３１ａが半導体チップ４０の上方にあってもよい。
【0054】
また、接着層２１ａ、３１ａは、切り欠き面ＣＦ１、ＣＦ２にはほとんど設けられていない。従って、切り欠き面ＣＦ１、ＣＦ２は、半導体チップ３０、４０を覆う封止樹脂（樹脂層）９１と接する。
【0055】
次に、半導体装置１の製造方法について説明する。
【0056】
【0057】
まず、図４Ａに示すように、半導体チップ２０、３０の半導体素子が形成されたウェハＷを準備する。
【0058】
次に、図４Ｂに示すように、ウェハＷの裏面研削を行う。図４Ｂの左側は、斜視図を示す。図４Ｂの右側は、ウェハＷの断面図を示す。図４Ｂに示す例では、ウェハＷのうち半導体素子が形成された面は、下を向いている。
【0059】
次に、図４Ｃに示すように、ダイシングを行い、ウェハＷを個片化する。図４Ｃに示す例では、ブレードダイシングが行われる。図４Ｂの左側は、斜視図を示す。図４Ｂの右側は、２段階のダイシングにおけるウェハＷの断面図を示す。１段階目のダイシングでは、比較的太いブレードＢによりダイシングが行われ、切り欠き部Ｃ１、Ｃ２（切り欠き面ＣＦ１、ＣＦ２）に対応する凹部Ｔが形成される。凹部Ｔは、ダイシングラインに沿ったウェハＷの一部に形成される。２段階目のダイシングでは、比較的細いブレードＢによりダイシングが行われ、ウェハＷが切断される。
【0060】
【0061】
１段階目のダイシングでは、ウェハＷの面の法線方向に対して角度を有するように配置されたブレードＢによる２回のダイシングが行われ、切り欠き部Ｃ１、Ｃ２（切り欠き面ＣＦ１、ＣＦ２）が形成される。２段階目のダイシングでは、図４Ｃに示す工程と同様に、ウェハＷが切断される。
【0062】
次に、図４Ｄに示すように、半導体チップ４０を配線基板１０上に実装し、樹脂層８０（例えば、ＮＣＰ）の材料８０ａを配線基板１０上に塗布する。塗布する材料８０ａの形状によって、硬化処理後の樹脂層８０の形状が変化する。
【0063】
【0064】
図６に示す例では、材料８０ａは、丸状に塗布される。この場合、樹脂層８０のはみ出しは、半導体チップ２０、３０の辺の部分において大きく、半導体チップ２０、３０の角部では小さくなる
【0065】
図７に示す例では、材料８０ａは、Ｘ字状に塗布される。この場合、樹脂層８０のはみ出しは、半導体チップ２０、３０の外周形状に沿って、比較的均一である。
【0066】
次に、図４Ｅに示すように、半導体チップ２０、３０を配線基板１０上にマウントする。これにより、積層体Ｓ１、Ｓ２が形成される。
【0067】
次に、図４Ｆに示すように、ワイヤボンディングによりボンディングワイヤ８１、８２を形成する。
【0068】
次に、図４Ｇに示すように、封止樹脂９１を形成する。
【0069】
【0070】
以上のように、第１実施形態によれば、Ｚ方向から見て、半導体チップ４０側における面Ｆ２０ｂ、Ｆ３０ｂの外縁は、半導体チップ４０側における面Ｆ２０ａ、Ｆ３０ａの外縁よりも内側である。また、Ｚ方向から見て、半導体チップ２０、３０側における半導体チップ４０の少なくとも一部は、面Ｆ２０ａ、Ｆ３０ａと重なる。これにより、半導体チップ２０、３０と、半導体チップ４０と、を互いに近づけて配置することができる。この結果、パッケージの必要な面積をさらに小さくすることができる。
【0071】
尚、２段目から４段目までの半導体チップ２０について、面Ｆ２０ｂの面積は、面Ｆ２０ａの面積と同じである。２段目から４段目までの半導体チップ２０について、Ｚ方向から見て、面Ｆ２０ｂの外縁は、面Ｆ２０ａの外縁と略重なる。
【0072】
また、２段目から４段目までの半導体チップ３０について、面Ｆ３０ｂの面積は、面Ｆ３０ａの面積と同じである。２段目から４段目までの半導体チップ３０について、Ｚ方向から見て、面Ｆ３０ｂの外縁は、面Ｆ３０ａの外縁と略重なる。
【0073】
（比較例）
図８は、比較例による半導体装置１ａの構成の一例を示す断面図である。
図８は、比較例による半導体装置１ａの構成の一例を示す断面図である。
【0074】
比較例では、スペーサ５０を用いて積層体Ｓ１、Ｓ２の位置を高くすることにより、半導体チップ４０の上方に半導体チップ２０、３０が設けられる。スペーサ５０は、接着層５１により配線基板１０と接着される。しかし、この場合、スペーサ５０によるコストおよびプロセス数が増大してしまう。また、最下段の半導体チップ２０、３０のオーバーハング部Ｏに応力が集中してしまう。オーバーハング部Ｏは、スペーサ５０の端部と接する、最下段の半導体チップ２０、３０の面Ｆ２０ｂ、３０ｂの部分である。
【0075】
これに対して、第１実施形態では、最下段の半導体チップ２０、３０が比較的厚い。これにより、スペーサを設ける必要がない。この結果、コストを抑制し、プロセス数を削減することができる。また、第１実施形態では、切り欠き部Ｃ１、Ｃ２が設けられる。切り欠き面ＣＦ１、ＣＦ２が傾斜面であるため、応力を分散することができる。この結果、信頼性を向上させることができる。
【0076】
（第２実施形態）
図９は、第２実施形態による半導体装置１の構成の一例を示す断面図である。第２実施形態は、樹脂層８０が設けられない点で、第１実施形態とは異なっている。尚、図９は、積層体Ｓ１の周囲の構成を示している。
図９は、第２実施形態による半導体装置１の構成の一例を示す断面図である。第２実施形態は、樹脂層８０が設けられない点で、第１実施形態とは異なっている。尚、図９は、積層体Ｓ１の周囲の構成を示している。
【0077】
図９に示す例では、半導体チップ４０の配線基板１０への実装時（図４Ｄ）に、樹脂層８０が設けられない。この場合、封止樹脂９１の形成時（図４Ｇ）に、封止樹脂９１が半導体チップ４０と配線基板１０との間の領域に進入する。
【0078】
半導体チップ４０とは反対側における樹脂層８０の端面は、例えば、半導体チップ４０および金属材料７０の側面に沿った形状を有する。
【0079】
尚、図９に示す例では、接着層２１ａは、半導体チップ４０の下に進入している。一方、接着層２１ａは、半導体チップ４０の上方には設けられない。尚、接着層２１ａが半導体チップ４０の上方にあってもよい。
【0080】
第２実施形態のように、樹脂層８０が設けられなくてもよい。第２実施形態による半導体装置１は、第１実施形態と同様の効果を得ることができる。
【0081】
（第３実施形態）
図１０は、第３実施形態による半導体装置１の構成の一例を示す断面図である。第３実施形態では、接着層２１ａ、３１ａの構成が異なっている。
図１０は、第３実施形態による半導体装置１の構成の一例を示す断面図である。第３実施形態では、接着層２１ａ、３１ａの構成が異なっている。
【0082】
接着層２１ａは、ＤＡＦである。
【0083】
ＤＡＦの粘性は、ＮＣＰの粘性よりも高い。接着層２１ａの粘性によって、最下段の半導体チップ２０からはみ出す接着層２１ａの形状が決まる。半導体チップ４０とは反対側における接着層２１ａの端面は、丸みを帯びて突出する形状を有する。半導体チップ４０側における接着層２１ａの端面は、樹脂層８０の端面および半導体チップ４０の側面に沿った形状を有する。
【0084】
尚、図１０に示す例では、接着層２１ａ、３１ａは、半導体チップ４０の上方には設けられない。
【0085】
接着層３１ａは、ＤＡＦである。
【0086】
接着層３１ａの形状は、接着層２１ａの形状と略同じである。
【0087】
第３実施形態のように、接着層２１ａ、３１ａの構成が変更されてもよい。第２実施形態による半導体装置１は、第１実施形態と同様の効果を得ることができる。
【0088】
次に、第３実施形態における半導体装置１の製造方法について説明する。
【0089】
図１１Ａ～図１１Ｅは、第３実施形態による半導体装置１の製造方法の一例を示す断面図である。図１１Ａ～図１１Ｅは、半導体チップ２０、３０の半導体素子が形成されたウェハＷに、接着層２１ａ、３１ａを形成して、個片化する工程を示す。図１１Ａ～図１１Ｅは、半導体チップ２０、３０のピックアップのタイミングで接着層２１ａ，３１ａをちぎる工程を示す。
【0090】
【0091】
まず、図１１Ａに示すように、比較的細いブレードＢによりダイシングを行う。
【0092】
次に、図１１Ｂに示すように、面Ｆ２０ａ、Ｆ３０ａに保護テープＴＰ１を貼り付け、面Ｆ２０ｂ、Ｆ３０ｂの研削を行う。
【0093】
次に、図１１Ｃに示すように、比較的太いブレードＢによりダイシングを行う。これにより、凹部Ｔが形成される。尚、比較的細いブレードＢにより、ダイシング位置を図１１Ｃの横方向にずらしてダイシングを行ってもよい。
【0094】
次に、図１１Ｄに示すように、接着層２１ａ、３１ａがついたダイシングテープＴＰ２を面Ｆ２０ｂ、Ｆ３０ｂに貼り付ける。
【0095】
次に、図１１Ｅに示すように、個片化された半導体チップ２０、３０のピックアップを行う。このピックアップにおいて、接着層２１ａ、３１ａがちぎられる。図１１Ｅに示すように、ちぎれた接着層２１ａ、３１ａの端部は、面Ｆ２０ｂ、Ｆ３０ｂの端部よりも伸びていてもよい。
【0096】
第３実施形態のように、接着層２１ａ、３１ａの構成が変更されてもよい。第３実施形態による半導体装置１は、第１実施形態と同様の効果を得ることができる。
【0097】
（第３実施形態の変形例）
図１２Ａ～図１２Ｃは、第３実施形態の変形例による半導体装置１の製造方法の一例を示す断面図である。第３実施形態の変形例は、第３実施形態と比較して、接着層２１ａ、３１ａを切断する方法が異なっている。
図１２Ａ～図１２Ｃは、第３実施形態の変形例による半導体装置１の製造方法の一例を示す断面図である。第３実施形態の変形例は、第３実施形態と比較して、接着層２１ａ、３１ａを切断する方法が異なっている。
【0098】
【0099】
【0100】
次に、図１２Ｂに示すように、比較的太いブレードＢによりダイシングを行う。これにより、接着層２１ａ、３１ａが切断されるとともに凹部Ｔが形成される。尚、比較的細いブレードＢにより、ダイシング位置を図１１Ｃの横方向にずらしてダイシングを行ってもよい。
【0101】
次に、図１２Ｃに示すように、接着層２１ａ、３１ａにダイシングテープＴＰ２を貼り付け、個片化された半導体チップ２０、３０のピックアップを行う。図１２Ｃに示すように、ブレードＢにより切断された接着層２１ａ、３１ａの端部の位置は、面Ｆ２０ｂ、Ｆ３０ｂの端部の位置と略同じである。
【0102】
第３実施形態の変形例のように、接着層２１ａ、３１ａを切断する方法が変更されてもよい。第３実施形態の変形例による半導体装置１は、第３実施形態と同様の効果を得ることができる。
【0103】
（第４実施形態）
図１３は、第４実施形態による半導体装置１の構成の一例を示す断面図である。第４実施形態では、樹脂層８０が設けられない点で、第３実施形態とは異なっている。従って、第４実施形態は、第２実施形態と第３実施形態との組み合わせである。尚、図１３は、積層体Ｓ１の周囲の構成を示している。
図１３は、第４実施形態による半導体装置１の構成の一例を示す断面図である。第４実施形態では、樹脂層８０が設けられない点で、第３実施形態とは異なっている。従って、第４実施形態は、第２実施形態と第３実施形態との組み合わせである。尚、図１３は、積層体Ｓ１の周囲の構成を示している。
【0104】
第４実施形態のように、樹脂層８０が設けられなくてもよい。第４実施形態による半導体装置１は、第３実施形態と同様の効果を得ることができる。
【0105】
（第５実施形態）
図１４は、第５実施形態による半導体装置１の構成の一例を示す断面図である。第５実施形態では、第１実施形態と比較し、切り欠き面ＣＦ１、ＣＦ２の形状が異なっている。
図１４は、第５実施形態による半導体装置１の構成の一例を示す断面図である。第５実施形態では、第１実施形態と比較し、切り欠き面ＣＦ１、ＣＦ２の形状が異なっている。
【0106】
切り欠き面ＣＦ１、ＣＦ２は、Ｌ字状の形状を有する。また、切り欠き面ＣＦ１、ＣＦ２は、Ｌ字の角部に丸みＲを有する。これにより、応力集中を抑制することができる。丸みＲの曲率半径は、例えば、図４Ｃに示す比較的太いブレードＢに応じて決まる。丸みＲの曲率半径は、ブレードＢの幅の半分のサイズで算出される場合がある。例えば、ブレードＢの幅が１２．５±２．５μｍ～１０５±５μｍである場合、丸みＲの曲率半径は、５μｍ～５５μｍである。
【0107】
第５実施形態のように、切り欠き面ＣＦ１、ＣＦ２の形状が変更されてもよい。第５実施形態による半導体装置１は、第１実施形態と同様の効果を得ることができる。
【0108】
（第６実施形態）
図１５は、第６実施形態による半導体装置１の構成の一例を示す断面図である。第６実施形態では、第１実施形態と比較し、切り欠き面ＣＦ１、ＣＦ２の形状が異なっている。
図１５は、第６実施形態による半導体装置１の構成の一例を示す断面図である。第６実施形態では、第１実施形態と比較し、切り欠き面ＣＦ１、ＣＦ２の形状が異なっている。
【0109】
切り欠き面ＣＦ１、ＣＦ２は、階段状の形状を有する。切り欠き面ＣＦ１、ＣＦ２の階段は、応力集中しやすい角ができづらいように、複数のステップ面を有する。従って、切り欠き面ＣＦ１、ＣＦ２は、傾斜を有する。これにより、応力集中を抑制することができる。
【0110】
第６実施形態のように、切り欠き面ＣＦ１、ＣＦ２の形状が変更されてもよい。第６実施形態による半導体装置１は、第１実施形態と同様の効果を得ることができる。
【0111】
（第７実施形態）
図１６は、第７実施形態による半導体装置１の構成の一例を示す断面図である。第７実施形態では、第１実施形態と比較し、面Ｆ２０ｂ、Ｆ３０ｂの形状が異なっている。
図１６は、第７実施形態による半導体装置１の構成の一例を示す断面図である。第７実施形態では、第１実施形態と比較し、面Ｆ２０ｂ、Ｆ３０ｂの形状が異なっている。
【0112】
Ｚ方向から見て、半導体チップ４０とは反対側における面Ｆ２０ｂの外縁は、面Ｆ２０ａの外縁よりも内側にある。
【0113】
最下段の半導体チップ２０は、切り欠き部Ｃ３をさらに有する。切り欠き部Ｃ３は、面Ｆ２０ｂと面Ｆ２０ａとの間にある側面と、面Ｆ２０ｂと、が交差する角部に設けられる。切り欠き部Ｃ３は、半導体チップ４０とは反対側に設けられる。
【0114】
Ｚ方向から見て、半導体チップ４０とは反対側における面Ｆ３０ｂの外縁は、面Ｆ３０ａの外縁よりも内側にある。
【0115】
最下段の半導体チップ３０は、切り欠き部Ｃ４をさらに有する。切り欠き部Ｃ４は、面Ｆ３０ｂと面Ｆ３０ａとの間にある側面と、面Ｆ３０ｂと、が交差する角部に設けられる。切り欠き部Ｃ４は、半導体チップ４０とは反対側に設けられる。
【0116】
切り欠き部Ｃ３、Ｃ４を設けることにより、最下段の半導体チップ２０、３０からはみ出した接着層２１ａ、３１ａが切り欠き部Ｃ３、Ｃ４にたまる。これにより、接着層２１ａ、３１ａの這い上がりを抑制することができる。
【0117】
尚、切り欠き部Ｃ３、Ｃ４は、半導体チップ４０の反対側に限られず、任意の辺に設けられてもよい。
【0118】
第７実施形態のように、面Ｆ２０ｂ、Ｆ３０ｂの形状が変更されてもよい。第７実施形態による半導体装置１は、第１実施形態と同様の効果を得ることができる。
【0119】
（第８実施形態）
図１７は、第８実施形態による半導体装置１の構成の一例を示す断面図である。第８実施形態では、最下段の半導体チップ２０、３０のいずれか一方が切り欠き部Ｃ１、Ｃ２を有する点で、第１実施形態とは異なっている。
図１７は、第８実施形態による半導体装置１の構成の一例を示す断面図である。第８実施形態では、最下段の半導体チップ２０、３０のいずれか一方が切り欠き部Ｃ１、Ｃ２を有する点で、第１実施形態とは異なっている。
【0120】
図１７に示す例では、最下段の半導体チップ２０の厚さは、２段目から４段目までの半導体チップ２０の厚さと略同じである。また最下段の半導体チップ２０が２段目から４段目までの半導体チップ２０の厚みよりも厚くてもよい。半導体チップ２０、半導体チップ３０ともに厚みはさまざまに変更しうる。
【0121】
第８実施形態のように、最下段の半導体チップ２０、３０のいずれか一方が切り欠き部Ｃ１、Ｃ２を有してもよい。第８実施形態による半導体装置１は、第１実施形態と同様の効果を得ることができる。
【0122】
（第９実施形態）
図１８は、第９実施形態による半導体装置１の構成の一例を示す断面図である。第９実施形態は、積層体Ｓ１が設けられない点で、第１実施形態とは異なっている。
図１８は、第９実施形態による半導体装置１の構成の一例を示す断面図である。第９実施形態は、積層体Ｓ１が設けられない点で、第１実施形態とは異なっている。
【0123】
第９実施形態のように、積層体Ｓ１が設けられなくてもよい。第８実施形態による半導体装置１は、第１実施形態と同様の効果を得ることができる。
【0124】
（第１０実施形態）
図１９は、第１０実施形態による半導体装置１の構成の一例を示す断面図である。第１０実施形態は、半導体チップ４０がボンディングワイヤ８３により接続されている点で、第１実施形態とは異なっている。
図１９は、第１０実施形態による半導体装置１の構成の一例を示す断面図である。第１０実施形態は、半導体チップ４０がボンディングワイヤ８３により接続されている点で、第１実施形態とは異なっている。
【0125】
半導体装置１は、接着層６０と、ボンディングワイヤ８３と、をさらに備える。
【0126】
接着層６０は、半導体チップ４０を配線基板１０に接着させる。接着層６０は、例えば、ＤＡＦである。
【0127】
ボンディングワイヤ８３は、配線基板１０および半導体チップ４０の任意のパッドに接続されている。ボンディングワイヤ８３は、例えば、金（Ａｕ）ワイヤである。
【0128】
第１０実施形態のように、半導体チップ４０がボンディングワイヤ８３により接続されてもよい。第１０実施形態による半導体装置１は、第１実施形態と同様の効果を得ることができる。
【0129】
（第１１実施形態）
図２０は、第１１実施形態による半導体装置１の構成の一例を示す断面図である。第１１実施形態は、半導体チップ４０が切り欠き部Ｃ５、Ｃ６を有する点で、第１実施形態とは異なっている。
図２０は、第１１実施形態による半導体装置１の構成の一例を示す断面図である。第１１実施形態は、半導体チップ４０が切り欠き部Ｃ５、Ｃ６を有する点で、第１実施形態とは異なっている。
【0130】
面Ｆ４０ａの面積は、面Ｆ４０ｂの面積よりも大きい。また、Ｚ方向から見て、半導体チップ２０側における面Ｆ４０ａの外縁は、面Ｆ４０ｂの外縁の内側にある。Ｚ方向から見て、半導体チップ３０側における面Ｆ４０ａの外縁は、面Ｆ４０ｂの外縁の内側にある。
【0131】
図２０に示すように、半導体チップ４０は、切り欠き部Ｃ５、Ｃ６を有する。切り欠き部Ｃ５、Ｃ６は、面Ｆ４０ｂと面Ｆ４０ａとの間の側面と、面Ｆ４０ａと、が交差する角部に設けられる。切り欠き部Ｃ５は、半導体チップ２０側に設けられる。切り欠き部Ｃ６は、半導体チップ３０側に設けられる。
【0132】
Ｚ方向から見て、切り欠き部Ｃ５の切り欠き面ＣＦ５の少なくとも一部は、最下段の半導体チップ２０（面Ｆ２０ａ）と重なる。図１９に示す例では、切り欠き部Ｃ５の切り欠き面ＣＦ５は、Ｚ軸およびＸ軸に対して斜めに設けられる。すなわち、切り欠き面ＣＦ５は、傾斜面である。
【0133】
Ｚ方向から見て、切り欠き部Ｃ６の切り欠き面ＣＦ６の少なくとも一部は、最下段の半導体チップ３０（面Ｆ３０ａ）と重なる。図１９に示す例では、切り欠き部Ｃ６の切り欠き面ＣＦ６は、Ｚ軸およびＸ軸に対して斜めに設けられる。すなわち、切り欠き面ＣＦ５は、傾斜面である。
【0134】
また、切り欠き面ＣＦ５は、切り欠き面ＣＦ１と略平行であることが好ましい。これにより、最下段の半導体チップ２０と半導体チップ４０とをさらに近づけることができる。
【0135】
また、切り欠き面ＣＦ６は、切り欠き面ＣＦ２と略平行であることが好ましい。これにより、最下段の半導体チップ３０と半導体チップ４０とをさらに近づけることができる。
【0136】
第１１実施形態のように、半導体チップ４０が切り欠き部Ｃ５、Ｃ６を有してもよい。第１１実施形態による半導体装置１は、第１実施形態と同様の効果を得ることができる。
【0137】
（第１２実施形態）
図２１は、第１２実施形態による半導体装置１の構成の一例を示す断面図である。第１２実施形態は、最下段の半導体チップ２０と、最下段の半導体チップ３０と、の間で厚さが異なっている点で、第１実施形態とは異なっている。
図２１は、第１２実施形態による半導体装置１の構成の一例を示す断面図である。第１２実施形態は、最下段の半導体チップ２０と、最下段の半導体チップ３０と、の間で厚さが異なっている点で、第１実施形態とは異なっている。
【0138】
図２１に示す例では、半導体チップ３０は、半導体チップ２０よりも厚い。これにより、積層体Ｓ２を積層体Ｓ１にさらに近づけることができる。この結果、パッケージの必要な面積をさらに小さくすることができる。
【0139】
第１２実施形態のように、最下段の半導体チップ２０と、最下段の半導体チップ３０と、の間で厚さが異なっていてもよい。第１２実施形態による半導体装置１は、第１実施形態と同様の効果を得ることができる。
【0140】
（第１３実施形態）
図２２は、第１３実施形態による半導体装置１の構成の一例を示す断面図である。第１３実施形態は、半導体チップ３０の側面が突出した形状を有する点で、第１実施形態とは異なっている。尚、図２２は、積層体Ｓ２の周囲の構成を示している。
図２２は、第１３実施形態による半導体装置１の構成の一例を示す断面図である。第１３実施形態は、半導体チップ３０の側面が突出した形状を有する点で、第１実施形態とは異なっている。尚、図２２は、積層体Ｓ２の周囲の構成を示している。
【0141】
面Ｆ３０ａと面Ｆ３０ｂとの間の側面は、半導体チップ４０側に向かって突出している。Ｚ方向から見て、半導体チップ４０の側面の少なくとも一部は、面Ｆ３０ａよりも外側にある。
【0142】
第１３実施形態のように、半導体チップ３０の側面が突出した形状を有していてもよい。第１３実施形態による半導体装置１は、第１実施形態と同様の効果を得ることができる。
【0143】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【0144】
１ 半導体装置、１０ 配線基板、２０ 半導体チップ、２１ 接着層、３０ 半導体チップ、３１ 接着層、４０ 半導体チップ、９１ 封止樹脂、Ｃ１～Ｃ６ 切り欠き部、ＣＦ１ 切り欠き面、ＣＦ２ 切り欠き面、Ｆ１０ａ 面、Ｆ２０ａ 面、Ｆ２０ｂ 面、Ｆ３０ａ 面、Ｆ３０ｂ 面、Ｆ４０ａ 面、Ｆ４０ｂ 面、Ｔ 凹部
【図1】
【図2】
【図3】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図4F】
【図4G】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11A】
【図11B】
【図11C】
【図11D】
【図11E】
【図12A】
【図12B】
【図12C】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
