特開 2024-55514 半導体素子の積層構造体

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024055514

(43)【公開日】2024-04-18

(54)【発明の名称】半導体素子の積層構造体

(51)【国際特許分類】

   H01L 25/07 20060101AFI20240411BHJP

   H01L 23/34 20060101ALI20240411BHJP

   H01L 23/36 20060101ALI20240411BHJP

【ＦＩ】

H01L25/04 C

H01L25/08 Y

H01L23/34 C

H01L23/36 B

【審査請求】未請求

【請求項の数】3

【出願形態】ＯＬ

(21)【出願番号】P 2022162513

(22)【出願日】2022-10-07

(71)【出願人】

【識別番号】501137636

【氏名又は名称】東芝三菱電機産業システム株式会社

(74)【代理人】

【識別番号】100108062

【弁理士】

【氏名又は名称】日向寺 雅彦

(74)【代理人】

【識別番号】100168332

【弁理士】

【氏名又は名称】小崎 純一

(74)【代理人】

【識別番号】100146592

【弁理士】

【氏名又は名称】市川 浩

(74)【代理人】

【識別番号】100172188

【弁理士】

【氏名又は名称】内田 敬人

(72)【発明者】

【氏名】近藤 晃司

(72)【発明者】

【氏名】有松 公治

【テーマコード（参考）】

5F136

【Ｆターム（参考）】

5F136BB11

5F136DA14

5F136DA16

5F136DA22

5F136DA27

(57)【要約】

【課題】より簡単な構成で、圧接型の半導体素子の破損時に生じる飛散物から周辺機器を保護できる半導体素子の積層構造体を提供する。
【解決手段】第１ヒートシンクと、第２ヒートシンクと、第１ヒートシンクと第２ヒートシンクとの間に設けられた圧接型の半導体素子と、第１ヒートシンクと半導体素子との間に設けられた第１シール部材と、第２ヒートシンクと半導体素子との間に設けられた第２シール部材と、を備え、半導体素子は、パッケージ部を有し、パッケージ部は、第１電極板と、第２電極板と、第１電極板の外周を囲む第１外周部と、第２電極板の外周を囲む第２外周部と、第１外周部と第２外周部との間に設けられた外囲器と、を有し、第１シール部材は、第１ヒートシンクと第１外周部との間に設けられ、第２シール部材は、第２ヒートシンクと第２外周部との間に設けられる半導体素子の積層構造体が提供される。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１ヒートシンクと、
前記第１ヒートシンクと離れて配置された第２ヒートシンクと、
前記第１ヒートシンクと前記第２ヒートシンクとの間に設けられた圧接型の半導体素子と、
前記第１ヒートシンクと前記半導体素子との間に設けられた第１シール部材と、
前記第２ヒートシンクと前記半導体素子との間に設けられた第２シール部材と、
を備え、
前記半導体素子は、パッケージ部と、前記パッケージ部の内部に設けられた半導体チップと、を有し、
前記パッケージ部は、
前記第１ヒートシンクと接触する第１電極板と、
前記第２ヒートシンクと接触する第２電極板と、
前記第１ヒートシンクと前記第２ヒートシンクと前記半導体素子とが並ぶ積層方向と直交する方向において前記第１電極板の外周を囲むとともに、前記第１電極板が前記第１ヒートシンクに接触した状態において前記第１ヒートシンクから前記積層方向に離れるように設けられた第１外周部と、
前記積層方向と直交する方向において前記第２電極板の外周を囲むとともに、前記第２電極板が前記第２ヒートシンクに接触した状態において前記第２ヒートシンクから前記積層方向に離れるように設けられた第２外周部と、
前記第１外周部と前記第２外周部との間に設けられ、前記第１電極板、前記第２電極板、前記第１外周部、及び前記第２外周部とともに密閉した空間を形成する絶縁性の外囲器と、
を有し、
前記第１シール部材は、前記第１電極板の外周を囲み、前記第１ヒートシンクと前記第１外周部とに挟まれるように、前記第１ヒートシンクと前記第１外周部との間に設けられ、
前記第２シール部材は、前記第２電極板の外周を囲み、前記第２ヒートシンクと前記第２外周部とに挟まれるように、前記第２ヒートシンクと前記第２外周部との間に設けられる半導体素子の積層構造体。

【請求項2】

前記第１シール部材は、前記第１外周部の外縁に沿うように設けられ、
前記第２シール部材は、前記第２外周部の外縁に沿うように設けられる請求項１記載の半導体素子の積層構造体。

【請求項3】

前記第１シール部材は、前記積層方向と直交する方向において、前記第１電極板との間に隙間を空けて配置され、
前記第２シール部材は、前記積層方向と直交する方向において、前記第２電極板との間に隙間を空けて配置される請求項２記載の半導体素子の積層構造体。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体素子の積層構造体に関する。

【背景技術】

【0002】

一対のヒートシンクと、一対のヒートシンクの間に設けられた圧接型の半導体素子と、を備えた半導体素子の積層構造体がある。一対のヒートシンクは、半導体素子を挟むように半導体素子の両側に設けられることにより、半導体素子の放熱を行う。こうした積層構造体は、例えば、比較的大きな電力を扱う電力変換装置などに用いられている。

【0003】

圧接型の半導体素子は、パッケージ部と、パッケージ部の内部に設けられた半導体チップと、を有する。パッケージ部は、一対の電極板と、一対の電極板の間の空間を囲む絶縁性の外囲器と、を有する。半導体素子は、一対の電極板を一対のヒートシンクで挟んだ状態で積層される。

【0004】

このような圧接型の半導体素子では、半導体チップに短絡故障などが発生した場合に、パッケージ部の内圧が上昇してパッケージ部が膨らみ、パッケージ部が破損してしまう可能性がある。そして、このように内圧の上昇にともなってパッケージ部が破損してしまうと、パッケージ部の破損個所から素子の一部が飛散物となって飛散し、周辺機器へ二次被害を与えてしまう可能性がある。

【0005】

このため、半導体素子の周囲をカバーで覆うことにより、パッケージ部の破損時に生じる飛散物から周辺機器を保護することが提案されている。パッケージ部の破損時に生じる飛散物は、一対のヒートシンクで押さえられた方向には飛散し難く、一対のヒートシンクによって押さえられていない方向に飛散する可能性が高い。すなわち、パッケージ部の破損時に生じる飛散物は、一対のヒートシンクと半導体素子との積層方向と直交する方向に飛散する可能性が高い。一方で、パッケージ部の破損時に生じる飛散物は、積層方向と直交するどの方向に飛散するかは分からない。従って、カバーは、パッケージ部の積層方向と直交する方向の全周を囲むように配置する必要がある。

【0006】

しかしながら、上記のように半導体素子の周囲をカバーで覆う構成では、カバーの追加による費用の増加や外径寸法の増加などが懸念される。このため、圧接型の半導体素子を用いた半導体素子の積層構造体では、より簡単な構成で、圧接型の半導体素子の破損時に生じる飛散物から周辺機器を保護できるようにすることが望まれる。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特開２０１９－４７５９１号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

本発明の実施形態は、より簡単な構成で、圧接型の半導体素子の破損時に生じる飛散物から周辺機器を保護できる半導体素子の積層構造体を提供する。

【課題を解決するための手段】

【0009】

本発明の実施形態によれば、第１ヒートシンクと、前記第１ヒートシンクと離れて配置された第２ヒートシンクと、前記第１ヒートシンクと前記第２ヒートシンクとの間に設けられた圧接型の半導体素子と、前記第１ヒートシンクと前記半導体素子との間に設けられた第１シール部材と、前記第２ヒートシンクと前記半導体素子との間に設けられた第２シール部材と、を備え、前記半導体素子は、パッケージ部と、前記パッケージ部の内部に設けられた半導体チップと、を有し、前記パッケージ部は、前記第１ヒートシンクと接触する第１電極板と、前記第２ヒートシンクと接触する第２電極板と、前記第１ヒートシンクと前記第２ヒートシンクと前記半導体素子とが並ぶ積層方向と直交する方向において前記第１電極板の外周を囲むとともに、前記第１電極板が前記第１ヒートシンクに接触した状態において前記第１ヒートシンクから前記積層方向に離れるように設けられた第１外周部と、前記積層方向と直交する方向において前記第２電極板の外周を囲むとともに、前記第２電極板が前記第２ヒートシンクに接触した状態において前記第２ヒートシンクから前記積層方向に離れるように設けられた第２外周部と、前記第１外周部と前記第２外周部との間に設けられ、前記第１電極板、前記第２電極板、前記第１外周部、及び前記第２外周部とともに密閉した空間を形成する絶縁性の外囲器と、を有し、前記第１シール部材は、前記第１電極板の外周を囲み、前記第１ヒートシンクと前記第１外周部とに挟まれるように、前記第１ヒートシンクと前記第１外周部との間に設けられ、前記第２シール部材は、前記第２電極板の外周を囲み、前記第２ヒートシンクと前記第２外周部とに挟まれるように、前記第２ヒートシンクと前記第２外周部との間に設けられる半導体素子の積層構造体が提供される。

【発明の効果】

【0010】

より簡単な構成で、圧接型の半導体素子の破損時に生じる飛散物から周辺機器を保護できる半導体素子の積層構造体が提供される。

【図面の簡単な説明】

【0011】

【図1】図１（ａ）及び図１（ｂ）は、実施形態に係る半導体素子の積層構造体を模式的に表す正面図及び断面図である。

【図2】図２（ａ）及び図２（ｂ）は、半導体素子を模式的に表す平面図および一部断面を有する側面図である。

【0012】

以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

【0013】

図１（ａ）及び図１（ｂ）は、実施形態に係る半導体素子の積層構造体を模式的に表す正面図及び断面図である。
図１（ｂ）は、図１（ａ）のＡ１－Ａ２線断面を模式的に表す。
図１（ａ）及び図１（ｂ）に表したように、半導体素子の積層構造体１０は、第１ヒートシンク１１と、第２ヒートシンク１２と、半導体素子１４と、第１シール部材２１と、第２シール部材２２と、を備える。なお、図１（ａ）では、便宜的に、第１シール部材２１及び第２シール部材２２を断面で表している。

【0014】

第２ヒートシンク１２は、第１ヒートシンク１１と離れて配置される。半導体素子１４は、第１ヒートシンク１１と第２ヒートシンク１２との間に設けられる。半導体素子１４は、圧接型の半導体素子である。

【0015】

第１ヒートシンク１１及び第２ヒートシンク１２は、間に設けられた半導体素子１４と接触し、半導体素子１４と熱的に結合することにより、半導体素子１４の放熱を行う。また、第１ヒートシンク１１及び第２ヒートシンク１２は、例えば、半導体素子１４と接触することにより、半導体素子１４と電気的に接続される。これにより、第１ヒートシンク１１及び第２ヒートシンク１２は、半導体素子１４の放熱に用いられるとともに、半導体素子１４の電気的な接続にも用いられる。第１ヒートシンク１１及び第２ヒートシンク１２には、例えば、高い熱伝導率と高い導電性とを有する金属材料などが用いられる。

【0016】

第１シール部材２１は、第１ヒートシンク１１と半導体素子１４との間に設けられる。第２シール部材２２は、第２ヒートシンク１２と半導体素子１４との間に設けられる。

【0017】

積層構造体１０は、例えば、比較的大きな電力を扱う電力変換装置などに用いられる。但し、積層構造体１０の用途は、これに限定されるものではない。積層構造体１０の用途は、第１ヒートシンク１１と第２ヒートシンク１２と圧接型の半導体素子１４とを積層して使用する必要のある任意の用途でよい。

【0018】

積層構造体１０は、例えば、複数のヒートシンクと、複数の半導体素子１４と、を備えてもよい。複数の半導体素子１４は、複数のヒートシンクのそれぞれの間に設けられる。換言すれば、複数のヒートシンク及び複数の半導体素子１４は、交互に積層して設けられる。この場合、複数のヒートシンクの数は、複数の半導体素子１４の数よりも１つ多くなる。このように、積層構造体１０に設けられる半導体素子１４の数は、１つに限ることなく、複数でもよい。積層構造体１０の構成は、２つのヒートシンク（第１ヒートシンク１１及び第２ヒートシンク１２）と、１つの半導体素子１４と、を少なくとも有する任意の構成でよい。

【0019】

図２（ａ）及び図２（ｂ）は、半導体素子を模式的に表す平面図および一部断面を有する側面図である。
図２（ａ）及び図２（ｂ）に表したように、圧接型の半導体素子１４は、パッケージ部３０と、パッケージ部３０の内部に設けられた半導体チップ３２と、を有する。パッケージ部３０は、例えば、第１電極板４１と、第２電極板４２と、第１外周部５１と、第２外周部５２と、外囲器５５と、を有する。

【0020】

第１電極板４１は、第１ヒートシンク１１と接触する。第１電極板４１は、例えば、円形の板状体である。第２電極板４２は、第２ヒートシンク１２と接触する。第２電極板４２は、例えば、第１電極板４１とほぼ平行に設けられ、第１電極板４１とほぼ同一形状の円形の板状体である。

【0021】

半導体素子１４は、例えば、円板状である。半導体素子１４を上方から見た形状は、例えば、円形である。但し、半導体素子１４の形状は、これに限ることなく、任意の形状でよい。半導体素子１４を上方から見た形状は、例えば、多角形状などでもよい。第１電極板４１及び第２電極板４２などの半導体素子１４の各部の形状は、任意の形状でよい。

【0022】

半導体チップ３２は、例えば、ダイオードなどの２端子の素子である。半導体チップ３２は、例えば、サイリスタやＩＧＢＴ（Insulated Gate Bipolar Transistor）などのスイッチング素子などでもよい。半導体チップ３２は、例えば、一対の主端子と制御端子とを有する３端子の素子などでもよい。

【0023】

半導体チップ３２は、第１電極板４１と第２電極板４２との間に設けられている。半導体チップ３２の一方の主端子は、第１電極板４１と対向する面に設けられる。半導体チップ３２の他方の主端子は、第２電極板４２と対向する面に設けられる。

【0024】

第１電極板４１は、半導体チップ３２が設けられている側に、凸部を有する。第１電極板４１は、この凸部を介して半導体チップ３２と電気的に接続される。半導体チップ３２の一方の主端子は、第１電極板４１の凸部を介して第１電極板４１と電気的に接続される。半導体チップ３２の他方の主端子は、第２電極板４２と電気的に接続される。これにより、第１電極板４１は、半導体素子１４の一方の主端子となり、第２電極板４２は、半導体素子１４の他方の主端子となる。第１電極板４１及び第２電極板４２は、例えば、高導電率かつ高熱伝導率を有する金属材料によって形成される。金属材料は、例えば、銅（Ｃｕ）やＣｕを含む合金などである。

【0025】

第１電極板４１は、第１ヒートシンク１１と電気的に接続される。第２電極板４２は、第２ヒートシンク１２と電気的に接続される。

【0026】

第１ヒートシンク１１及び第２ヒートシンク１２は、例えば、略矩形の平板状である。第１ヒートシンク１１及び第２ヒートシンク１２は、第１電極板４１及び第２電極板４２の外形形状よりも大きい。第１ヒートシンク１１は、第１電極板４１の全面と接し、第２ヒートシンク１２は、第２電極板４２の全面と接する。これにより、半導体素子１４の放熱性を向上させることができる。但し、第１ヒートシンク１１及び第２ヒートシンク１２の外形形状は、必ずしも第１電極板４１及び第２電極板４２の外形形状よりも大きくなくてもよい。第１ヒートシンク１１及び第２ヒートシンク１２の大きさ及び形状は、半導体素子１４の放熱を適切に行うことができる任意の大きさ及び形状でよい。

【0027】

半導体素子１４は、例えば、複数の半導体チップ３２を有する。複数の半導体チップ３２は、第１電極板４１と第２電極板４２との間において、積層方向と直交する面内に、格子状（行列状）に並べて設けられる。複数の半導体チップ３２は、例えば、第２電極板４２の第１電極板４１と対向する面に並べて設けられる。複数の半導体チップ３２は、それぞれ第１電極板４１及び第２電極板４２に接続されることにより、並列に接続される。

【0028】

なお、半導体素子１４は、単一種類の半導体チップ３２を搭載する場合に限らず、複数種類の半導体チップ３２を搭載してもよい。複数種類の半導体チップ３２は、たとえばＩＧＢＴおよびファーストリカバリダイオード等である。また、半導体素子１４は、複数の半導体チップ３２を有するものに限定されるものではない。半導体素子１４は、例えば、ウエハを内蔵する圧接型の半導体素子などでもよい。半導体素子１４に設けられる半導体チップ３２の数は、１つでもよい。

【0029】

第１外周部５１は、第１ヒートシンク１１と第２ヒートシンク１２と半導体素子１４とが並ぶ積層方向と直交する方向において第１電極板４１の外周を囲むとともに、第１電極板４１が第１ヒートシンク１１に接触した状態において第１ヒートシンク１１から積層方向に離れるように設けられる。

【0030】

第２外周部５２は、積層方向と直交する方向において第２電極板４２の外周を囲むとともに、第２電極板４２が第２ヒートシンク１２に接触した状態において第２ヒートシンク１２から積層方向に離れるように設けられる。

【0031】

第１外周部５１及び第２外周部５２は、例えば、中空円板状の部材である。第１外周部５１及び第２外周部５２は、ほぼ平行に配置されている。第１外周部５１及び第２外周部５２は、中空の開口部分で、第１電極板４１及び第２電極板４２の円周の外縁にそれぞれ接続されている。第１外周部５１及び第２外周部５２は、例えば、第１電極板４１及び第２電極板４２の径方向（積層方向と直交する方向）に向かって延伸し、積層方向に屈曲した後、再度径方向に屈曲して延伸する。

【0032】

なお、第１外周部５１は、例えば、第１電極板４１と一体的に設けられていてもよい。第１外周部５１は、必ずしも第１電極板４１と別の部材として設けられるものでなくてもよい。第１外周部５１は、例えば、第１ヒートシンク１１と接触する面の外周を囲むように、第１電極板４１と一体的に設けられた部分としてもよい。同様に、第２外周部５２は、例えば、第２電極板４２と一体的に設けられていてもよい。

【0033】

外囲器５５は、第１外周部５１と第２外周部５２との間に設けられ、第１電極板４１、第２電極板４２、第１外周部５１、及び第２外周部５２とともに密閉した空間を形成する。外囲器５５は、絶縁性を有する。

【0034】

外囲器５５は、第１電極板４１と第２電極板４２との間に空く空間の側方を塞ぐ。半導体チップ３２は、換言すれば、第１電極板４１、第２電極板４２、第１外周部５１、第２外周部５２、及び外囲器５５で囲まれた空間内に設けられる。外囲器５５は、半導体チップ３２を気密封止し、外部環境から半導体チップ３２を遮断する。外囲器５５は、セラミック等の絶縁材料によって形成され、第１電極板４１と第２電極板４２との間を電気的に絶縁する。

【0035】

第１外周部５１及び第２外周部５２は、外囲器５５を保持する。外囲器５５は、第１外周部５１及び第２外周部５２に挟み込まれるようにして固定されている。外囲器５５は、第１外周部５１及び第２外周部５２に挟まれることにより、第１電極板４１と第２電極板４２との間に空く空間の側方を塞ぐ。例えば、第１外周部５１及び第２外周部５２が、第１電極板４１及び第２電極板４２に密着するとともに、外囲器５５に密着する。これにより、パッケージ部３０の内部の空間が、気密封止される。

【0036】

第１外周部５１及び第２外周部５２は、圧接型の半導体素子１４の通常の動作において、第１電極板４１及び第２電極板４２が温度変化によって膨張又は収縮した場合に、第１電極板４１及び第２電極板４２の形状の変化を吸収する。これにより、第１電極板４１、第２電極板４２、及び外囲器５５の膨張係数の相違による半導体素子１４の耐湿性の劣化等を抑制することができる。第１外周部５１及び第２外周部５２は、換言すれば、膨張係数の相違による第１電極板４１及び第２電極板４２の形状の変化を吸収する緩衝部材である。

【0037】

図１（ａ）に表したように、第１シール部材２１は、第１電極板４１の外周を囲み、第１ヒートシンク１１と第１外周部５１とに挟まれるように、第１ヒートシンク１１と第１外周部５１との間に設けられる。第２シール部材２２は、第２電極板４２の外周を囲み、第２ヒートシンク１２と第２外周部５２とに挟まれるように、第２ヒートシンク１２と第２外周部５２との間に設けられる。

【0038】

第１シール部材２１は、第１外周部５１の外縁に沿うように設けられる。第２シール部材２２は、第２外周部５２の外縁に沿うように設けられる。第１シール部材２１は、例えば、積層方向から見た時に、第１外周部５１の最も外側の部分と接するように設けられる。第２シール部材２２は、例えば、積層方向から見た時に、第２外周部５２の最も外側の部分と接するように設けられる。

【0039】

また、第１シール部材２１は、積層方向と直交する方向において、第１電極板４１との間に隙間を空けて配置される。第２シール部材２２は、積層方向と直交する方向において、第２電極板４２との間に隙間を空けて配置される。

【0040】

但し、第１シール部材２１及び第２シール部材２２の配置は、必ずしも上記に限定されるものではない。第１シール部材２１を設ける位置は、第１外周部５１の最も外側の部分に限ることなく、第１ヒートシンク１１と第１外周部５１との間の任意の位置でよい。第２シール部材２２を設ける位置は、第２外周部５２の最も外側の部分に限ることなく、第２ヒートシンク１２と第２外周部５２との間の任意の位置でよい。第１シール部材２１は、例えば、第１電極板４１と接してもよい。第１シール部材２１は、例えば、第１ヒートシンク１１と第１外周部５１との間の隙間全体を埋めるように、第１ヒートシンク１１と第１外周部５１との間に設けてもよい。第２シール部材２２は、例えば、第２電極板４２と接してもよい。第２シール部材２２は、例えば、第２ヒートシンク１２と第２外周部５２との間の隙間全体を埋めるように、第２ヒートシンク１２と第２外周部５２との間に設けてもよい。

【0041】

圧接型の半導体素子１４では、半導体チップ３２に短絡故障などが発生した場合に、パッケージ部３０の内圧が上昇してパッケージ部３０が膨らみ、パッケージ部３０が破損してしまう可能性がある。そして、このように内圧の上昇にともなってパッケージ部３０が破損してしまうと、パッケージ部３０の破損個所から半導体素子１４の一部が飛散物となって噴出してしまう可能性が生じる。

【0042】

このため、半導体素子１４の周囲をカバーで覆うことにより、パッケージ部３０の破損時に生じる飛散物から周辺機器を保護することが提案されている。しかしながら、半導体素子１４の周囲をカバーで覆う構成では、カバーの追加による費用の増加や外径寸法の増加などが懸念される。

【0043】

本願発明者は、鋭意の検討の結果、パッケージ部３０の破損は、第１電極板４１と第１外周部５１との境界部分、及び第２電極板４２と第２外周部５２との境界部分において、発生する可能性が高いことを見出した。

【0044】

このため、本実施形態に係る積層構造体１０では、第１電極板４１の外周を囲み、第１ヒートシンク１１と第１外周部５１とに挟まれるように、第１ヒートシンク１１と第１外周部５１との間に第１シール部材２１を設けるとともに、第２電極板４２の外周を囲み、第２ヒートシンク１２と第２外周部５２とに挟まれるように、第２ヒートシンク１２と第２外周部５２との間に第２シール部材２２を設ける。

【0045】

すなわち、本実施形態に係る積層構造体１０では、パッケージ部３０の弱い部分の周囲にのみ、カバーとして第１シール部材２１と第２シール部材２２とを設ける。第１シール部材２１は、第１ヒートシンク１１と第１外周部５１とに挟まれることにより、第１ヒートシンク１１と第１外周部５１との間の隙間を埋め、第１電極板４１と第１外周部５１との境界部分などから噴出する噴出物の飛散を抑制する。第２シール部材２２は、第２ヒートシンク１２と第２外周部５２とに挟まれることにより、第２ヒートシンク１２と第２外周部５２との間の隙間を埋め、第２電極板４２と第２外周部５２との境界部分などから噴出する噴出物の飛散を抑制する。

【0046】

これにより、本実施形態に係る積層構造体１０では、半導体素子１４の側面部の全周を囲むようにカバーで覆う構成と比べて、第１シール部材２１及び第２シール部材２２の部品サイズを小さくし、第１シール部材２１及び第２シール部材２２の追加にともなう費用の増加や外径寸法の増加などを抑制することができる。

【0047】

さらには、半導体素子１４の側面部の全周を囲むようにカバーで覆う構成と比べて、半導体素子１４が有している長い沿面距離を活用することができ、絶縁の観点からも品質低下を抑制することができる。例えば、外囲器５５の側面は、図１（ａ）及び図２（ｂ）に表したように、波状に湾曲する。これにより、外囲器５５の側面の沿面距離を長くすることができる。外囲器５５の側面の沿面距離は、例えば、第１外周部５１の端部と第２外周部５２の端部との間の積層方向における直線距離よりも長い。これにより、積層構造体１０において第１電極板４１と第２電極板４２との間の高い絶縁性を得ることができる。

【0048】

第１シール部材２１及び第２シール部材２２には、例えば、パッキンや絶縁物などが用いられる。第１シール部材２１及び第２シール部材２２には、例えば、絶縁性のゴムが用いられる。但し、第１シール部材２１及び第２シール部材２２は、必ずしも絶縁性でなくてもよい。第１シール部材２１及び第２シール部材２２には、例えば、金属材料などを用いてもよい。第１シール部材２１及び第２シール部材２２の材料は、噴出物の飛散を適切に抑制可能な強度を有する任意の材料でよい。

【0049】

また、本実施形態に係る積層構造体１０では、第１シール部材２１が、第１外周部５１の外縁に沿うように設けられ、第２シール部材２２が、第２外周部５２の外縁に沿うように設けられる。これにより、例えば、第１外周部５１及び第２外周部５２のどの位置で破損などが生じた際にも、第１シール部材２１及び第２シール部材２２によって噴出物の飛散を抑制することができる。従って、噴出物の飛散をより適切に抑制することができる。

【0050】

さらに、本実施形態に係る積層構造体１０では、第１シール部材２１が、積層方向と直交する方向において、第１電極板４１との間に隙間を空けて配置され、第２シール部材２２が、積層方向と直交する方向において、第２電極板４２との間に隙間を空けて配置される。これにより、例えば、パッケージ部３０の膨らみや噴出物などの逃げの空間を確保することができる。例えば、パッケージ部３０の膨らみや噴出物などが、第１シール部材２１と第１電極板４１との間の隙間、又は第２シール部材２２と第２電極板４２との間の隙間に入り込む余地を残すことにより、意図しない部分に破損などが生じてしまうことを抑制することができる。従って、噴出物の飛散をより適切に抑制することができる。

【0051】

本願発明者は、第１シール部材２１及び第２シール部材２２を設けた上記実施形態の積層構造体１０の構成、及び第１シール部材２１及び第２シール部材２２を設けていない参考の積層構造体の構成により、半導体素子１４の故障を模擬する実験を行った。

【0052】

実験において、半導体素子１４には、事前に短絡させておいた圧接型サイリスタ素子を用いた。また、第１シール部材２１及び第２シール部材２２には、シリコンゴム製パッキンを用いた。実験では、事前に短絡させておいた圧接型サイリスタ素子に対して、サイリスタ素子が故障した際に流れる電流と等価的な電流を通電することにより、半導体素子１４の故障の模擬を行った。

【0053】

第１シール部材２１及び第２シール部材２２を設けていない参考の積層構造体の構成においては、上記の電流を通電した際に、半導体素子１４の一部が飛散物となって噴出した。

【0054】

これに対し、本実施形態に係る積層構造体１０の構成では、上記の電流を通電した際にも、飛散物は発生しなかった。より具体的には、数ｋＡ程度の電流を通電した際にも、パッケージ部３０の第１外周部５１と第１電極板４１との接続部付近（第２外周部５２と第２電極板４２との接続部付近）、又は第１外周部５１と外囲器５５との接続部付近（第２外周部５２と外囲器５５との接続部付近）から僅かに煙が漏れ出た程度で、飛散物は発生しなかった。

【0055】

上記の実験では、半導体素子１４に圧接型サイリスタ素子を用いているが、同様の構造を有する別の圧接型の半導体素子１４においても、積層構造体１０の構成とすることで、飛散物の発生を抑制することが可能である。なお、飛散物の発生を抑制することには、飛散物を全く発生させないようにすることに限ることなく、周辺機器に影響を与えない範囲に飛散物の飛散する範囲を抑えることも含むものとする。

【0056】

以上、説明したように、本実施形態に係る積層構造体１０では、より簡単な構成で、圧接型の半導体素子１４の破損時に生じる飛散物から周辺機器を保護することができる。

【0057】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0058】

１０…積層構造体、 １１…第１ヒートシンク、 １２…第２ヒートシンク、 １４…半導体素子、 ２１…第１シール部材、 ２２…第２シール部材、 ３０…パッケージ部、 ３２…半導体チップ、 ４１…第１電極板、 ４２…第２電極板、 ５１…第１外周部、 ５２…第２外周部、 ５５…外囲器

【図1】

【図2】