特開2024-89605 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ 東芝メモリ株式会社の特許一覧

特開2024-89605記憶装置

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024089605

(43)【公開日】2024-07-03

(54)【発明の名称】記憶装置

(51)【国際特許分類】

H10B 63/00 20230101AFI20240626BHJP

H10B 63/10 20230101ALI20240626BHJP

H10B 61/00 20230101ALI20240626BHJP

H10N 50/10 20230101ALI20240626BHJP

H10N 70/20 20230101ALI20240626BHJP

【ＦＩ】

H10B63/00

H10B63/10

H10B61/00

H10N50/10 Z

H10N70/20

【審査請求】未請求

【請求項の数】46

【出願形態】ＯＬ

(21)【出願番号】P 2023116214

(22)【出願日】2023-07-14

(31)【優先権主張番号】P 2022204150

(32)【優先日】2022-12-21

(33)【優先権主張国・地域又は機関】JP

(71)【出願人】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】100119035

【弁理士】

【氏名又は名称】池上徹真

(74)【代理人】

【識別番号】100141036

【弁理士】

【氏名又は名称】須藤章

(74)【代理人】

【識別番号】100178984

【弁理士】

【氏名又は名称】高下雅弘

(72)【発明者】

【氏名】岩崎剛之

(72)【発明者】

【氏名】松島陽介

(72)【発明者】

【氏名】鬼嵜誠

(72)【発明者】

【氏名】小松克伊

(72)【発明者】

【氏名】後藤正和

(72)【発明者】

【氏名】河合宏樹

(72)【発明者】

【氏名】野本梨菜

(72)【発明者】

【氏名】長川健太

(72)【発明者】

【氏名】祝祺

(72)【発明者】

【氏名】大坊忠臣

【テーマコード（参考）】

4M119

5F083

5F092

【Ｆターム（参考）】

4M119AA02

4M119AA05

4M119BB01

4M119CC05

4M119DD37

4M119DD45

4M119GG01

4M119JJ03

5F083FZ10

5F083JA31

5F083JA36

5F083JA38

5F083JA39

5F083JA60

5F092AA03

5F092AA04

5F092AA07

5F092AC12

5F092AC25

5F092BB21

5F092BB29

5F092BB41

5F092CA02

5F092CA03

5F092EA05

(57)【要約】

【課題】特性の優れたスイッチング素子を有する記憶装置を提供する。
【解決手段】実施形態の記憶装置は、第１の導電層と、第２の導電層と、第１の導電層と第２の導電層との間に設けられた第３の導電層と、第１の導電層と第３の導電層との間に設けられた抵抗変化層と、第３の導電層と第２の導電層との間に設けられたスイッチング層と、を含むメモリセルを備える。スイッチング層は、ジルコニウム、イットリウム、タンタル、ランタン、セリウム、チタン、ハフニウム、及びマグネシウムからなる群から選ばれる少なくとも一つの元素である第１の元素の酸化物と、亜鉛、スズ、ガリウム、インジウム、及びビスマスからなる群から選ばれる少なくとも一つの元素である第２の元素と、テルル、硫黄、及びセレンからなる群から選ばれる少なくとも一つの元素である第３の元素との化合物と、を含む。
【選択図】図２

【特許請求の範囲】

【請求項1】

第１の導電層と、
第２の導電層と、
前記第１の導電層と前記第２の導電層との間に設けられた第３の導電層と、
前記第１の導電層と前記第３の導電層との間に設けられた抵抗変化層と、
前記第３の導電層と前記第２の導電層との間に設けられたスイッチング層と、を含むメモリセルを備え、
前記スイッチング層は、
ジルコニウム（Ｚｒ）、イットリウム（Ｙ）、タンタル（Ｔａ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、及びマグネシウム（Ｍｇ）からなる群から選ばれる少なくとも一つの元素である第１の元素の酸化物と、
亜鉛（Ｚｎ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、及びビスマス（Ｂｉ）からなる群から選ばれる少なくとも一つの元素である第２の元素と、テルル（Ｔｅ）、硫黄（Ｓ）、及びセレン（Ｓｅ）からなる群から選ばれる少なくとも一つの元素である第３の元素との化合物と、
を含む、記憶装置。

【請求項2】

前記第３の元素は、テルル（Ｔｅ）である、請求項１記載の記憶装置。

【請求項3】

前記スイッチング層は、炭素（Ｃ）、ボロン（Ｂ）、窒素（Ｎ）、ゲルマニウム（Ｇｅ）、シリコン（Ｓｉ）、及びアルミニウム（Ａｌ）からなる群から選ばれる少なくとも一つの元素である第４の元素を、更に含む、請求項１記載の記憶装置。

【請求項4】

前記スイッチング層における、前記第１の元素、前記第２の元素、前記第３の元素、及び酸素（Ｏ）の原子濃度の和に対する、前記第１の元素と酸素（Ｏ）の原子濃度の和の比率が、３％以上９７％以下である、請求項１記載の記憶装置。

【請求項5】

前記スイッチング層における、前記第１の元素、前記第２の元素、前記第３の元素、及び酸素（Ｏ）の原子濃度の和に対する、前記第１の元素と酸素（Ｏ）の原子濃度の和の比率が、５％以上８０％未満であり、
前記第１の元素、前記第２の元素、前記第３の元素、及び酸素（Ｏ）の原子濃度の和に対する、前記第３の元素の原子濃度と前記第２の元素の原子濃度の差の絶対値の比率が２０％以下である、請求項１記載の記憶装置。

【請求項6】

前記スイッチング層における、前記第３の元素の原子濃度が前記第２の元素の原子濃度より高く、
前記第１の元素、前記第２の元素、前記第３の元素、及び酸素（Ｏ）の原子濃度の和に対する、前記第１の元素と酸素（Ｏ）の原子濃度の和の比率が、５％以上８０％未満であり、
前記第１の元素、前記第２の元素、前記第３の元素、及び酸素（Ｏ）の原子濃度の和に対する、前記第３の元素の原子濃度と前記第２の元素の原子濃度の差の比率が５％以上２０％以下である、請求項１記載の記憶装置。

【請求項7】

前記スイッチング層における、前記第１の元素、前記第２の元素、前記第３の元素、及び酸素（Ｏ）の原子濃度の和に対する、前記第１の元素と酸素（Ｏ）の原子濃度の和の比率が、５％以上８０％未満であり、
前記スイッチング層における、前記第３の元素の原子濃度が前記第２の元素の原子濃度より高い、請求項１記載の記憶装置。

【請求項8】

前記スイッチング層における、前記第１の元素、前記第２の元素、前記第３の元素、及び酸素（Ｏ）の原子濃度の和に対する、前記第１の元素と酸素（Ｏ）の原子濃度の和の比率が、５％以上８０％未満であり、
前記第１の元素、前記第２の元素、前記第３の元素、及び酸素（Ｏ）の原子濃度の和に対する、前記第３の元素の原子濃度と前記第２の元素の原子濃度の差の絶対値の比率が５％以下である、請求項１記載の記憶装置。

【請求項9】

前記スイッチング層における、前記第１の元素、前記第２の元素、前記第３の元素、及び酸素（Ｏ）の原子濃度の和が９０％以上である、請求項１記載の記憶装置。

【請求項10】

前記酸化物の少なくとも一部は結晶質である、請求項１記載の記憶装置。

【請求項11】

前記スイッチング層は、前記酸化物と前記化合物の混合物を含む、請求項１記載の記憶装置。

【請求項12】

前記第１の導電層、前記第２の導電層、又は前記第３の導電層は、炭素、窒化炭素、タングステン、炭化タングステン、及び窒化タングステンからなる群から選ばれる少なくとも一つの物質を含む、請求項１記載の記憶装置。

【請求項13】

前記第１の導電層、前記第２の導電層、又は前記第３の導電層は、ハフニウム、ホウ化ハフニウム、ホウ化アルミニウムマグネシウム、ジルコニウム、ホウ化ジルコニウム、及びホウ化チタンからなる群から選ばれる少なくとも一つの物質を含む、請求項１記載の記憶装置。

【請求項14】

前記抵抗変化層は磁気トンネル接合を含む、請求項１記載の記憶装置。

【請求項15】

前記抵抗変化層は、所定の電圧の印加により電気抵抗が変化し、
前記スイッチング層は、特定の閾値電圧で電流が立ち上がる非線形な電流電圧特性を有する、請求項１記載の記憶装置。

【請求項16】

複数の第１の配線と、
前記複数の第１の配線と交差する複数の第２の配線と、を更に備え、
前記複数の第１の配線の一つと、前記複数の第２の配線の一つが交差する領域に前記メモリセルが設けられる、請求項１記載の記憶装置。

【請求項17】

第１の導電層と、
第２の導電層と、
前記第１の導電層と前記第２の導電層との間に設けられたメモリ層と、を含むメモリセルを備え、
前記メモリ層は、
ジルコニウム（Ｚｒ）、イットリウム（Ｙ）、タンタル（Ｔａ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、及びマグネシウム（Ｍｇ）からなる群から選ばれる少なくとも一つの元素である第１の元素の酸化物と、
亜鉛（Ｚｎ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、及びビスマス（Ｂｉ）からなる群から選ばれる少なくとも一つの元素である第２の元素と、テルル（Ｔｅ）、硫黄（Ｓ）、及びセレン（Ｓｅ）からなる群から選ばれる少なくとも一つの元素である第３の元素との化合物と、
を含む、記憶装置。

【請求項18】

前記第３の元素は、テルル（Ｔｅ）である、請求項１７記載の記憶装置。

【請求項19】

前記メモリ層は、特定の閾値電圧で電流が立ち上がる非線形な電流電圧特性を有し、所定の電圧の印加により前記閾値電圧が変化する、請求項１７記載の記憶装置。

【請求項20】

複数の第１の配線と、
前記複数の第１の配線と交差する複数の第２の配線と、を更に備え、
前記複数の第１の配線の一つと、前記複数の第２の配線の一つが交差する領域に前記メモリセルが設けられる、請求項１７記載の記憶装置。

【請求項21】

第１の導電層と、
第２の導電層と、
前記第１の導電層と前記第２の導電層との間に設けられた第３の導電層と、
前記第１の導電層と前記第３の導電層との間に設けられた抵抗変化層と、
前記第３の導電層と前記第２の導電層との間に設けられたスイッチング層と、を含むメモリセルを備え、
前記スイッチング層は、
アルミニウム（Ａｌ）の酸化物又はアルミニウム（Ａｌ）の酸窒化物と、
亜鉛（Ｚｎ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、及びビスマス（Ｂｉ）からなる群から選ばれる少なくとも一つの元素である第１の元素と、テルル（Ｔｅ）、硫黄（Ｓ）、及びセレン（Ｓｅ）からなる群から選ばれる少なくとも一つの元素である第２の元素との化合物と、
を含む、記憶装置。

【請求項22】

前記スイッチング層は、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、イットリウム（Ｙ）、タンタル（Ｔａ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、マグネシウム（Ｍｇ）、チタン（Ｔｉ）、スカンジウム（Ｓｃ）、バナジウム（Ｖ）、及びニオブ（Ｎｂ）からなる群から選ばれる少なくとも一つの元素である第３の元素の酸化物又は前記第３の元素の酸窒化物を、更に含む、請求項２１記載の記憶装置。

【請求項23】

前記第２の元素は、テルル（Ｔｅ）である、請求項２１記載の記憶装置。

【請求項24】

前記スイッチング層における、アルミニウム（Ａｌ）の原子濃度は１％より大きい、請求項２１記載の記憶装置。

【請求項25】

前記スイッチング層は、炭素（Ｃ）、ボロン（Ｂ）、窒素（Ｎ）、ゲルマニウム（Ｇｅ）、及びシリコン（Ｓｉ）からなる群から選ばれる少なくとも一つの元素である第４の元素を、更に含む、請求項２１記載の記憶装置。

【請求項26】

前記スイッチング層における、アルミニウム（Ａｌ）、前記第１の元素、前記第２の元素、及び酸素（Ｏ）の原子濃度の和に対する、アルミニウム（Ａｌ）と酸素（Ｏ）の原子濃度の和の比率が、３％以上９７％以下である、請求項２１記載の記憶装置。

【請求項27】

前記スイッチング層における、アルミニウム（Ａｌ）、前記第１の元素、前記第２の元素、及び酸素（Ｏ）の原子濃度の和に対するアルミニウム（Ａｌ）と酸素（Ｏ）の原子濃度の和の比率が、５％以上８０％未満であり、
アルミニウム（Ａｌ）、前記第１の元素、前記第２の元素、及び酸素（Ｏ）の原子濃度の和に対する、前記第２の元素の原子濃度と前記第１の元素の原子濃度の差の絶対値の比率が２０％以下である、請求項２１記載の記憶装置。

【請求項28】

前記スイッチング層における、前記第２の元素の原子濃度が前記第１の元素の原子濃度より高く、
アルミニウム（Ａｌ）、前記第１の元素、前記第２の元素、及び酸素（Ｏ）の原子濃度の和に対する、アルミニウム（Ａｌ）と酸素（Ｏ）の原子濃度の和の比率が、５％以上８０％未満であり、
アルミニウム（Ａｌ）、前記第１の元素、前記第２の元素、及び酸素（Ｏ）の原子濃度の和に対する、前記第２の元素の原子濃度と前記第１の元素の原子濃度の差の比率が５％以上２０％以下である、請求項２１記載の記憶装置。

【請求項29】

前記スイッチング層における、アルミニウム（Ａｌ）、前記第１の元素、前記第２の元素、及び酸素（Ｏ）の原子濃度の和に対する、アルミニウム（Ａｌ）と酸素（Ｏ）の原子濃度の和の比率が、５％以上８０％未満であり、
前記スイッチング層における、前記第２の元素の原子濃度が前記第１の元素の原子濃度より高い、請求項２１記載の記憶装置。

【請求項30】

前記スイッチング層における、アルミニウム（Ａｌ）、前記第１の元素、前記第２の元素、及び酸素（Ｏ）の原子濃度の和に対する、アルミニウム（Ａｌ）と酸素（Ｏ）の原子濃度の和の比率が、５％以上８０％未満であり、
アルミニウム（Ａｌ）、前記第１の元素、前記第２の元素、及び酸素（Ｏ）の原子濃度の和に対する、前記第２の元素の原子濃度と前記第１の元素の原子濃度の差の絶対値の比率が５％以下である、請求項２１記載の記憶装置。

【請求項31】

前記スイッチング層における、アルミニウム（Ａｌ）、前記第１の元素、前記第２の元素、及び酸素（Ｏ）の原子濃度の和が９０％以上である、請求項２１記載の記憶装置。

【請求項32】

前記酸化物の少なくとも一部は結晶質である、請求項２１記載の記憶装置。

【請求項33】

前記スイッチング層は、前記酸化物又は前記酸窒化物と、前記化合物の混合物を含む、請求項２１記載の記憶装置。

【請求項34】

前記スイッチング層は、クロム（Ｃｒ）、ニオブ（Ｎｂ）、及びバナジウム（Ｖ）からなる群から選ばれる少なくとも一つの元素である第５の元素を、更に含む、請求項２１記載の記憶装置。

【請求項35】

前記第１の導電層、前記第２の導電層、又は前記第３の導電層は、炭素、窒化炭素、タングステン、炭化タングステン、及び窒化タングステンからなる群から選ばれる少なくとも一つの物質を含む、請求項２１記載の記憶装置。

【請求項36】

前記第１の導電層、前記第２の導電層、又は前記第３の導電層は、ハフニウム、ホウ化ハフニウム、ホウ化アルミニウムマグネシウム、ジルコニウム、ホウ化ジルコニウム、及びホウ化チタンからなる群から選ばれる少なくとも一つの物質を含む、請求項２１記載の記憶装置。

【請求項37】

前記抵抗変化層は磁気トンネル接合を含む、請求項２１記載の記憶装置。

【請求項38】

前記抵抗変化層は、所定の電圧の印加により電気抵抗が変化し、
前記スイッチング層は、特定の閾値電圧で電流が立ち上がる非線形な電流電圧特性を有する、請求項２１記載の記憶装置。

【請求項39】

複数の第１の配線と、
前記複数の第１の配線と交差する複数の第２の配線と、を更に備え、
前記複数の第１の配線の一つと、前記複数の第２の配線の一つが交差する領域に前記メモリセルが設けられる、請求項２１記載の記憶装置。

【請求項40】

第１の導電層と、
第２の導電層と、
前記第１の導電層と前記第２の導電層との間に設けられたメモリ層と、を含むメモリセルを備え、
前記メモリ層は、
アルミニウム（Ａｌ）の酸化物又はアルミニウム（Ａｌ）の酸窒化物と、
亜鉛（Ｚｎ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、及びビスマス（Ｂｉ）からなる群から選ばれる少なくとも一つの元素である第１の元素と、テルル（Ｔｅ）、硫黄（Ｓ）、及びセレン（Ｓｅ）からなる群から選ばれる少なくとも一つの元素である第２の元素との化合物と、
を含む、記憶装置。

【請求項41】

前記メモリ層は、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、イットリウム（Ｙ）、タンタル（Ｔａ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、マグネシウム（Ｍｇ）、チタン（Ｔｉ）、スカンジウム（Ｓｃ）、バナジウム（Ｖ）、及びニオブ（Ｎｂ）からなる群から選ばれる少なくとも一つの元素である第３の元素の酸化物又は前記第３の元素の酸窒化物を、更に含む、請求項４０記載の記憶装置。

【請求項42】

前記第２の元素は、テルル（Ｔｅ）である、請求項４０記載の記憶装置。

【請求項43】

前記メモリ層は、特定の閾値電圧で電流が立ち上がる非線形な電流電圧特性を有し、所定の電圧の印加により前記閾値電圧が変化する、請求項４０記載の記憶装置。

【請求項44】

複数の第１の配線と、
前記複数の第１の配線と交差する複数の第２の配線と、を更に備え、
前記複数の第１の配線の一つと、前記複数の第２の配線の一つが交差する領域に前記メモリセルが設けられる、請求項４０記載の記憶装置。

【請求項45】

第１の導電層と、
第２の導電層と、
前記第１の導電層と前記第２の導電層との間に設けられた第３の導電層と、
前記第１の導電層と前記第３の導電層との間に設けられた抵抗変化層と、
前記第３の導電層と前記第２の導電層との間に設けられたスイッチング層と、を含むメモリセルを備え、
前記スイッチング層は、
ジルコニウム（Ｚｒ）、イットリウム（Ｙ）、タンタル（Ｔａ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、マグネシウム（Ｍｇ）、スカンジウム（Ｓｃ）、バナジウム（Ｖ）、及びニオブ（Ｎｂ）からなる群から選ばれる少なくとも一つの元素である第１の元素の酸化物と、
亜鉛（Ｚｎ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、及びビスマス（Ｂｉ）からなる群から選ばれる少なくとも一つの元素である第２の元素と、テルル（Ｔｅ）、硫黄（Ｓ）、及びセレン（Ｓｅ）からなる群から選ばれる少なくとも一つの元素である第３の元素との化合物と、
を含む、記憶装置。

【請求項46】

第１の導電層と、
第２の導電層と、
前記第１の導電層と前記第２の導電層との間に設けられたメモリ層と、を含むメモリセルを備え、
前記メモリ層は、
ジルコニウム（Ｚｒ）、イットリウム（Ｙ）、タンタル（Ｔａ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、マグネシウム（Ｍｇ）、スカンジウム（Ｓｃ）、バナジウム（Ｖ）、及びニオブ（Ｎｂ）からなる群から選ばれる少なくとも一つの元素である第１の元素の酸化物と、
亜鉛（Ｚｎ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、及びビスマス（Ｂｉ）からなる群から選ばれる少なくとも一つの元素である第２の元素と、テルル（Ｔｅ）、硫黄（Ｓ）、及びセレン（Ｓｅ）からなる群から選ばれる少なくとも一つの元素である第３の元素との化合物と、
を含む、記憶装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、記憶装置に関する。

【背景技術】

【0002】

大容量の不揮発性記憶装置として、クロスポイント型の２端子の記憶装置がある。クロスポイント型の２端子の記憶装置は、メモリセルの微細化・高集積化が容易である。

【0003】

クロスポイント型の２端子の記憶装置のメモリセルは、例えば、抵抗変化素子とスイッチング素子を有する。メモリセルがスイッチング素子を有することで、選択メモリセル以外のメモリセルに流れる電流が抑制される。

【0004】

スイッチング素子には、低いリーク電流、高いオン電流、及び高い信頼性など、優れた特性を備えることが要求される。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】米国特許第１０１７７３０８号明細書

【特許文献2】米国特許出願公開第２０１７／０３５２８０７号明細書

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明が解決しようとする課題は、特性の優れたスイッチング素子を有する記憶装置を提供することにある。

【課題を解決するための手段】

【0007】

実施形態の記憶装置は、第１の導電層と、第２の導電層と、前記第１の導電層と前記第２の導電層との間に設けられた第３の導電層と、前記第１の導電層と前記第３の導電層との間に設けられた抵抗変化層と、前記第３の導電層と前記第２の導電層との間に設けられたスイッチング層と、を含むメモリセルを備え、前記スイッチング層は、ジルコニウム（Ｚｒ）、イットリウム（Ｙ）、タンタル（Ｔａ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、及びマグネシウム（Ｍｇ）からなる群から選ばれる少なくとも一つの元素である第１の元素の酸化物と、亜鉛（Ｚｎ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、及びビスマス（Ｂｉ）からなる群から選ばれる少なくとも一つの元素である第２の元素と、テルル（Ｔｅ）、硫黄（Ｓ）、及びセレン（Ｓｅ）からなる群から選ばれる少なくとも一つの元素である第３の元素との化合物と、を含む。

【図面の簡単な説明】

【0008】

【図1】第１の実施形態の記憶装置のブロック図。

【図2】第１の実施形態の記憶装置のメモリセルの模式断面図。

【図3】第１の実施形態の記憶装置の分析結果を示す図。

【図4】第１の実施形態の記憶装置の分析結果を示す図。

【図5】第１の実施形態の記憶装置のスイッチング層の化学組成の一例を示す図。

【図6】第１の実施形態の記憶装置の課題の説明図。

【図7】第１の実施形態のスイッチング素子の電流電圧特性の説明図。

【図8】第１の実施形態の記憶装置の作用及び効果の説明図。

【図9】第１の実施形態の第１の変形例の記憶装置のメモリセルの模式断面図。

【図10】第１の実施形態の第２の変形例の記憶装置のメモリセルの模式断面図。

【図11】第１の実施形態の第３の変形例の記憶装置のメモリセルの模式断面図。

【図12】第２の実施形態の記憶装置のメモリセルの模式断面図。

【図13】第３の実施形態の記憶装置のメモリセルの模式断面図。

【図14】第３の実施形態のメモリ素子の電流電圧特性の説明図。

【図15】第３の実施形態の記憶装置のメモリ動作の第１の動作例の説明図。

【図16】第３の実施形態の記憶装置のメモリ動作の第２の動作例の説明図。

【図17】第３の実施形態の第１の変形例のメモリ素子の電流電圧特性の説明図。

【図18】第３の実施形態の第１の変形例の記憶装置のメモリ動作の第３の動作例の説明図。

【図19】第３の実施形態の第１の変形例の記憶装置のメモリ動作の第４の動作例の説明図。

【図20】第３の実施形態の第２の変形例のメモリ素子の電流電圧特性の説明図。

【図21】第３の実施形態の第２の変形例の記憶装置のメモリ動作の第５の動作例の説明図。

【図22】第３の実施形態の第２の変形例の記憶装置のメモリ動作の第６の動作例の説明図。

【図23】第３の実施形態の第３の変形例のメモリ素子の電流電圧特性の説明図。

【図24】第３の実施形態の第３の変形例の記憶装置のメモリ動作の第７の動作例の説明図。

【図25】第３の実施形態の第３の変形例の記憶装置のメモリ動作の第８の動作例の説明図。

【図26】第４の実施形態の記憶装置のメモリセルの模式断面図。

【図27】第４の実施形態の第１の変形例の記憶装置のメモリセルの模式断面図。

【図28】第４の実施形態の第２の変形例の記憶装置のメモリセルの模式断面図。

【図29】第４の実施形態の第３の変形例の記憶装置のメモリセルの模式断面図。

【図30】第５の実施形態の記憶装置のメモリセルの模式断面図。

【図31】第６の実施形態の記憶装置のメモリセルの模式断面図。

【図32】第７の実施形態の記憶装置のメモリセルの模式断面図。

【図33】第８の実施形態の記憶装置のメモリセルの模式断面図。

【図34】第９の実施形態の記憶装置のメモリセルの模式断面図。

【発明を実施するための形態】

【0009】

以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。

【0010】

本明細書中の記憶装置を構成する化学組成の定性分析及び定量分析は、例えば、ラザフォード後方散乱分光法（ＲｕｔｈｅｒｆｏｒｄＢａｃｋｓｃａｔｔｅｒｉｎｇＳｐｅｃｔｒｏｓｃｏｐｙ：ＲＢＳ）、二次イオン質量分析法（ＳｅｃｏｎｄａｒｙＩｏｎＭａｓｓＳｐｅｃｔｒｏｓｃｏｐｙ：ＳＩＭＳ）、エネルギー分散型Ｘ線分光法（ＥｎｅｒｇｙＤｉｓｐｅｒｓｉｖｅＸ－ｒａｙＳｐｅｃｔｒｏｓｃｏｐｙ：ＥＤＸ）や電子エネルギー損失分光法（ＥｌｅｃｔｒｏｎＥｎｅｒｇｙＬｏｓｓＳｐｅｃｔｒｏｓｃｏｐｙ：ＥＥＬＳ）などにより行うことが可能である。また、記憶装置を構成する部材の厚さ、部材間の距離等の測定には、例えば、透過型電子顕微鏡（ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ：ＴＥＭ）を用いることが可能である。また、記憶装置を構成する部材の構成物質の同定、存在割合、結合状態、局所構造（原子間距離、配位数）、化学状態の計測には、例えば、Ｘ線光電子分光法（Ｘ－ｒａｙＰｈｏｔｏｅｌｅｃｔｒｏｎＳｐｅｃｔｒｏｓｃｏｐｙ：ＸＰＳ）、Ｘ線吸収微細構造解析（Ｘ－ｒａｙＡｂｓｏｒｐｔｉｏｎＦｉｎｅＳｔｒｕｃｔｕｒｅ：ＸＡＦＳ）、ラマン分光法（ＲａｍａｎＳｐｅｃｔｒｏｓｃｏｐｙ：Ｒａｍａｎ）、又はＥＥＬＳを用いることが可能である。

【0011】

（第１の実施形態）
第１の実施形態の記憶装置は、第１の導電層と、第２の導電層と、第１の導電層と第２の導電層との間に設けられた第３の導電層と、第１の導電層と第３の導電層との間に設けられた抵抗変化層と、第３の導電層と第２の導電層との間に設けられたスイッチング層と、を含むメモリセルを備える。そして、スイッチング層は、ジルコニウム（Ｚｒ）、イットリウム（Ｙ）、タンタル（Ｔａ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、及びマグネシウム（Ｍｇ）からなる群から選ばれる少なくとも一つの元素である第１の元素の酸化物と、亜鉛（Ｚｎ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、及びビスマス（Ｂｉ）からなる群から選ばれる少なくとも一つの元素である第２の元素と、テルル（Ｔｅ）、硫黄（Ｓ）、及びセレン（Ｓｅ）からなる群から選ばれる少なくとも一つの元素である第３の元素との化合物と、を含む。

【0012】

また、第１の実施形態の記憶装置は、複数の第１の配線と、複数の第１の配線と交差する複数の第２の配線と、を更に備える。そして、複数の第１の配線の一つと、複数の第２の配線の一つが交差する領域に上記メモリセルが設けられる。

【0013】

図１は、第１の実施形態の記憶装置のブロック図である。

【0014】

第１の実施形態の記憶装置のメモリセルアレイ１００は、例えば、半導体基板１０１上に絶縁層を介して、複数のワード線１０２と、ワード線１０２と交差する複数のビット線１０３とを備える。ビット線１０３は、例えば、ワード線１０２の上層に設けられる。また、メモリセルアレイ１００の周囲には、周辺回路として、第１の制御回路１０４、第２の制御回路１０５、センス回路１０６が設けられる。

【0015】

ワード線１０２は第１の配線の一例である。また、ビット線１０３は、第２の配線の一例である。

【0016】

ワード線１０２と、ビット線１０３が交差する領域に、複数のメモリセルＭＣが設けられる。第１の実施形態の記憶装置は、クロスポイント構造を備える二端子の磁気抵抗メモリである。

【0017】

複数のワード線１０２は、それぞれ、第１の制御回路１０４に接続される。また、複数のビット線１０３は、それぞれ、第２の制御回路１０５に接続される。センス回路１０６は、第１の制御回路１０４及び第２の制御回路１０５に接続される。

【0018】

第１の制御回路１０４及び第２の制御回路１０５は、例えば、所望のメモリセルＭＣを選択し、そのメモリセルＭＣへのデータの書き込み、メモリセルＭＣのデータの読み出し、メモリセルＭＣのデータの消去等を行う機能を備える。データの読み出し時に、メモリセルＭＣのデータは、ワード線１０２と、ビット線１０３との間に流れる電流量として、又はビット線１０３の電位変化として読み出される。センス回路１０６は、その電流量を判定して、データの極性を判断する機能を備える。例えば、データの“０”、“１”を判定する。

【0019】

第１の制御回路１０４、第２の制御回路１０５、及び、センス回路１０６は、例えば、半導体基板１０１上に形成される半導体デバイスを用いた電子回路で構成される。

【0020】

図２は、第１の実施形態の記憶装置のメモリセルの模式断面図である。図２は、図１のメモリセルアレイ１００中の、例えば点線の円で示される一個のメモリセルＭＣの断面を示す。

【0021】

メモリセルＭＣは、図２に示すように、下部電極１０、上部電極２０、中間電極３０、スイッチング層４０、及び、抵抗変化層５０を備える。抵抗変化層５０は、固定層５１、トンネル層５２、及び自由層５３を含む。

【0022】

下部電極１０は、第１の導電層の一例である。上部電極２０は、第２の導電層の一例である。中間電極３０は、第３の導電層の一例である。

【0023】

下部電極１０、スイッチング層４０、及び中間電極３０が、メモリセルＭＣのスイッチング素子を構成する。中間電極３０、抵抗変化層５０、及び上部電極２０が、メモリセルＭＣの抵抗変化素子を構成する。

【0024】

下部電極１０はワード線１０２に接続される。下部電極１０は、例えば金属である。下部電極１０は、例えば、炭素、窒化炭素、タングステン、炭化タングステン、及び窒化タングステンからなる群から選ばれる少なくとも一つの物質を含む。下部電極１０はワード線１０２の一部であっても構わない。

【0025】

上部電極２０はビット線１０３に接続される。上部電極２０は、例えば金属である。上部電極２０は、例えば、炭素、窒化炭素、タングステン、炭化タングステン、及び窒化タングステンからなる群から選ばれる少なくとも一つの物質を含む。上部電極２０はビット線１０３の一部であっても構わない。

【0026】

中間電極３０は、下部電極１０と上部電極２０との間に設けられる。中間電極３０は、例えば金属である。中間電極３０は、例えば、炭素、窒化炭素、タングステン、炭化タングステン、及び窒化タングステンからなる群から選ばれる少なくとも一つの物質を含む。

【0027】

スイッチング層４０は、下部電極１０と中間電極３０との間に設けられる。スイッチング層４０の下部電極１０から上部電極２０に向かう第１の方向の厚さは、例えば、５ｎｍ以上５０ｎｍ以下である。スイッチング層４０の下部電極１０から上部電極２０に向かう第１の方向の厚さは、例えば、５ｎｍ以上２０ｎｍ以下であることがより好ましい。

【0028】

スイッチング層４０は、半選択セルに流れる半選択リーク電流の増加を抑制する機能を有する。スイッチング層４０は、特定の閾値電圧で電流が急峻に立ち上がる非線形な電流電圧特性を有する。

【0029】

スイッチング層４０は、酸化物とカルコゲン化物を含む。カルコゲン化物（ｃｈａｌｃｏｇｅｎｉｄｅ）は、カルコゲン元素であるテルル（Ｔｅ）、硫黄（Ｓ）、又はセレン（Ｓｅ）と、他の元素とが結合した化合物である。

【0030】

スイッチング層４０は、ジルコニウム（Ｚｒ）、イットリウム（Ｙ）、タンタル（Ｔａ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、及びマグネシウム（Ｍｇ）からなる群から選ばれる少なくとも一つの元素である第１の元素の酸化物を含む。スイッチング層４０は、例えば、酸化ジルコニウム、酸化イットリウム、酸化タンタル、酸化ランタン、酸化セリウム、酸化チタン、酸化ハフニウム、及び酸化マグネシウムからなる群から選ばれる少なくとも一つの酸化物を含む。スイッチング層４０は、より好ましくは、ジルコニウム（Ｚｒ）、イットリウム（Ｙ）、ランタン（Ｌａ）、及びセリウム（Ｃｅ）からなる群から選ばれる少なくとも一つの元素である第１の元素の酸化物を含む。スイッチング層４０は、より好ましくは、酸化ジルコニウム、酸化イットリウム、酸化ランタン、及び酸化セリウムからなる群から選ばれる少なくとも一つの酸化物を含む。

【0031】

スイッチング層４０が第１の元素の酸化物を含むか否かは、例えば、Ｘ線光電子分光法（ＸＰＳ）又は電子エネルギー損失分光法（ＥＥＬＳ）を用いて判定することが可能である。

【0032】

スイッチング層４０における、第１の元素の原子濃度に対する酸素（Ｏ）の原子濃度の比率は、例えば、０．５以上４．０以下である。スイッチング層４０における、第１の元素の原子濃度に対する酸素（Ｏ）の原子濃度の比率は、より好ましくは０．５以上３．０以下である。

【0033】

スイッチング層４０は、亜鉛（Ｚｎ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、及びビスマス（Ｂｉ）からなる群から選ばれる少なくとも一つの元素である第２の元素と、テルル（Ｔｅ）、硫黄（Ｓ）、及びセレン（Ｓｅ）からなる群から選ばれる少なくとも一つの元素である第３の元素との化合物であるカルコゲン化物を含む。スイッチング層４０は、第２の元素のカルコゲン化物を含む。スイッチング層４０は、例えば、テルル化亜鉛、テルル化スズ、テルル化ガリウム、テルル化インジウム、テルル化ビスマス、硫化亜鉛、硫化スズ、硫化ガリウム、硫化インジウム、硫化ビスマス、セレン化亜鉛、セレン化スズ、セレン化ガリウム、セレン化インジウム、及びセレン化ビスマスからなる群から選ばれる少なくとも一つのカルコゲン化物を含む。第３の元素としてより好ましくはテルル（Ｔｅ）であり、スイッチング層４０は、より好ましくは、テルル化亜鉛、テルル化スズ、テルル化ガリウム、テルル化インジウム、及びテルル化ビスマスからなる群から選ばれる少なくとも一つのカルコゲン化物を含む。テルル化物は、硫化物、セレン化物と比べて、バンドギャップが小さいため、書き込み電圧を相対的に小さくすることができ、書き込みを繰り返した場合の、半選択リーク電流の変動や、オン電流の変動などの特性変動を抑制することができるという利点を持つ。

【0034】

スイッチング層４０が第２の元素のカルコゲン化物を含むか否かは、例えば、Ｘ線吸収微細構造解析（ＸＡＦＳ）、ラマン分光法（Ｒａｍａｎ）、又は電子エネルギー損失分光法（ＥＥＬＳ）を用いて判定することが可能である。

【0035】

図３（ａ）、図３（ｂ）、図４（ａ）、及び図４（ｂ）は、第１の実施形態の記憶装置の分析結果を示す図である。図３（ａ）、図３（ｂ）、図４（ａ）、及び図４（ｂ）は、第１の元素がジルコニウム（Ｚｒ）、第２の元素が亜鉛（Ｚｎ）、第３の元素がテルル（Ｔｅ）の場合のスイッチング層４０のＸＡＦＳによる分析結果を示す。

【0036】

図３（ａ）、図３（ｂ）は、亜鉛（Ｚｎ）に着目した原子間距離の測定結果である。図３（ａ）及び図３（ｂ）の横軸は原子間距離、縦軸は信号強度である。図３（ａ）は標準試料の波形、図３（ｂ）はスイッチング層４０の実測の波形である。

【0037】

図３（ａ）の波形と図３（ｂ）の波形の比較から、実測された波形は、テルル化亜鉛（ＺｎＴｅ）に対応する波形であることが分かる。例えば、図３（ｂ）では、約２．５Å（オングストローム）にピークがあり、これは図３（ａ）のテルル化亜鉛（ＺｎＴｅ）のピークに対応する。したがって、スイッチング層４０にテルル化亜鉛が含まれることが確認できる。

【0038】

図４（ａ）、図４（ｂ）は、亜鉛（Ｚｎ）に着目した吸収スペクトルの測定結果である。図４（ａ）及び図４（ｂ）の横軸はエネルギー、縦軸は信号強度である。図４（ａ）は標準試料の波形、図４（ｂ）はスイッチング層４０の実測の波形である。

【0039】

図４（ａ）の波形と図４（ｂ）の波形の比較から、実測された波形は、テルル化亜鉛（ＺｎＴｅ）に対応する波形であることが分かる。例えば、図４（ｂ）では、約９６６３ｅＶにピークがあり、これは図４（ａ）のテルル化亜鉛（ＺｎＴｅ）のピークに対応する。したがって、スイッチング層４０にテルル化亜鉛が含まれることが確認できる。また、例えば、約１０２０ｅＶから約１０５０ｅＶに現れるピークから、テルル化亜鉛（ＺｎＴｅ）が含まれていることを確認しても良い。なお、約９６６３ｅＶのピークは亜鉛（Ｚｎ）のＫ端に相当し、約１０２０ｅＶから約１０５０ｅＶのピークは亜鉛（Ｚｎ）のＬ端に相当する。

【0040】

なお、図３（ａ）、図３（ｂ）、図４（ａ）、及び図４（ｂ）は、入射光としてＸ線を用いたＸＡＦＳによる測定の例を示したが、ＸＡＦＳと同様の測定原理に基づく、入射光として電子線を用いたＥＥＬＳを用いても、ＸＡＦＳと同様の測定が可能である。

【0041】

上記酸化物及び上記カルコゲン化物は、例えば、スイッチング層４０の主成分である。上記酸化物及び上記カルコゲン化物がスイッチング層４０の主成分であるとは、スイッチング層４０に含まれる物質の中で、上記酸化物又は上記カルコゲン化物よりもモル分率の高い物質が存在しないことを意味する。

【0042】

スイッチング層４０における、第１の元素、第２の元素、第３の元素、及び酸素（Ｏ）の原子濃度の和は、例えば、９０％以上である。

【0043】

スイッチング層４０は、例えば、上記酸化物及び上記カルコゲン化物の混合物を含む。上記酸化物及び上記カルコゲン化物は、例えば、混合した状態で、スイッチング層４０の中に存在する。

【0044】

スイッチング層４０における、第１の元素、第２の元素、第３の元素、及び酸素（Ｏ）の原子濃度の和に対する、第１の元素と酸素（Ｏ）の原子濃度の和の比率は、例えば、３％以上９７％以下である。例えば、第１の元素がジルコニウム（Ｚｒ）、第２の元素が亜鉛（Ｚｎ）、第３の元素がテルル（Ｔｅ）の場合、スイッチング層４０における、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、テルル（Ｔｅ）及び酸素（Ｏ）の原子濃度の和に対する、ジルコニウム（Ｚｒ）と酸素（Ｏ）の原子濃度の和の比率（（Ｚｒ＋Ｏ）／（Ｚｒ＋Ｚｎ＋Ｔｅ＋Ｏ））は、例えば、３％以上９７％以下である。

【0045】

図５は、第１の実施形態の記憶装置のスイッチング層の化学組成の一例を示す図である。図５は、第１の元素がジルコニウム（Ｚｒ）、第２の元素が亜鉛（Ｚｎ）、第３の元素がテルル（Ｔｅ）の場合の化学組成を三角ダイアグラム上で例示している。三角ダイアグラムは、スイッチング層４０の「ジルコニウム（Ｚｒ）と酸素（Ｏ）の和」、「亜鉛（Ｚｎ）」、「テルル（Ｔｅ）」を頂点とする。

【0046】

スイッチング層４０における、第１の元素、第２の元素、第３の元素、及び酸素（Ｏ）の原子濃度の和に対する、第１の元素と酸素（Ｏ）の原子濃度の和の比率は、例えば、５％以上８０％未満である。また、第１の元素、第２の元素、第３の元素、及び酸素（Ｏ）の原子濃度の和に対する、第３の元素の原子濃度と第２の元素の原子濃度の差の絶対値の比率は、例えば、２０％以下である。第１の元素がジルコニウム（Ｚｒ）、第２の元素が亜鉛（Ｚｎ）、第３の元素がテルル（Ｔｅ）の場合の上記組成範囲は、図５の三角ダイアグラム上でハッチングされた領域の組成範囲である。

【0047】

ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、テルル（Ｔｅ）、及び酸素（Ｏ）の原子濃度の和に対する、ジルコニウム（Ｚｒ）と酸素（Ｏ）の原子濃度の和の比率（Ｚｒ＋Ｏ）／（Ｚｒ＋Ｚｎ＋Ｔｅ＋Ｏ）が、例えば、５％以上８０％未満である。そして、例えば、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、テルル（Ｔｅ）、及び酸素（Ｏ）の原子濃度の和に対する、テルル（Ｔｅ）の原子濃度と亜鉛（Ｚｎ）の原子濃度の差の絶対値の比率（｜Ｔｅ－Ｚｎ｜）／（Ｚｒ＋Ｚｎ＋Ｔｅ＋Ｏ）が、例えば、２０％以下である。

【0048】

スイッチング層４０における、第３の元素の原子濃度は、例えば、第２の元素の原子濃度より高い。例えば、第２の元素が亜鉛（Ｚｎ）、第３の元素がテルル（Ｔｅ）の場合、スイッチング層４０における、テルル（Ｔｅ）の原子濃度は、例えば、亜鉛（Ｚｎ）の原子濃度よりも高い。

【0049】

スイッチング層４０には、例えば、第２の元素と第３の元素が結合して形成されるカルコゲン化物と、カルコゲン化物を形成しない余剰の第３の元素が存在する。例えば、第２の元素が亜鉛（Ｚｎ）、第３の元素がテルル（Ｔｅ）の場合、スイッチング層４０に、テルル化亜鉛と余剰のテルル（Ｔｅ）が共存する。

【0050】

例えば、スイッチング層４０に含まれる酸化物の少なくとも一部は結晶質である。スイッチング層４０に含まれる酸化物の少なくとも一部が結晶質であるか否かは、例えば、電子線回折法を用いて判定することが可能である。なお、スイッチング層４０に含まれるカルコゲン化物の一部が結晶質であっても構わない。

【0051】

スイッチング層４０は、例えば、炭素（Ｃ）、ボロン（Ｂ）、窒素（Ｎ）、ゲルマニウム（Ｇｅ）、シリコン（Ｓｉ）、及びアルミニウム（Ａｌ）からなる群から選ばれる少なくとも一つの元素である第４の元素を含む。スイッチング層４０に含まれる第４の元素の原子濃度は、例えば、５％以上２０％以下である。

【0052】

スイッチング層４０は、例えば、スパッタリング法により形成することが可能である。第１の元素の酸化物と、第２の元素のカルコゲン化物を含むスイッチング層４０は、例えば、第１の元素の酸化物から成るターゲットと、第２の元素のカルコゲン化物から成るターゲットを用いたコ・スパッタリング法（ｃｏ－ｓｐｕｔｔｅｒｉｎｇ法）により形成することが可能である。また、スイッチング層４０は、例えば、第１の元素の酸化物と、第２の元素のカルコゲン化物との混合物からなるターゲットを用いたスパッタリング法により形成することが可能である。

【0053】

抵抗変化層５０は、中間電極３０と上部電極２０との間に設けられる。抵抗変化層５０は、固定層５１、トンネル層５２、及び自由層５３を有する。抵抗変化層５０は、固定層５１、トンネル層５２、及び自由層５３で構成される磁気トンネル接合を含む。

【0054】

抵抗変化層５０は、抵抗変化によりデータを記憶する機能を有する。抵抗変化層５０は、例えば、所定の電圧の印加により電気抵抗が変化する特性を有する。

【0055】

固定層５１は、強磁性体である。固定層５１では、所定の書き込み電圧に対して磁化方向が変化せず、磁化方向が特定の方向に固定される。

【0056】

トンネル層５２は、絶縁体である。トンネル層５２では、電子がトンネル効果によって通過する。

【0057】

自由層５３は、強磁性体である。自由層５３では、所定の書き込み電圧に対して磁化方向が変化する。自由層５３の磁化方向は、固定層５１の磁化方向と平行な状態、及び、固定層５１の磁化方向と反平行な状態のどちらの状態もとることが可能である。例えば、中間電極３０と上部電極２０との間に、電圧を印加し電流を流すことにより、自由層５３の磁化方向を変化させることが可能となる。

【0058】

自由層５３の磁化方向を変化させることで、抵抗変化層５０の電気抵抗が変化する。自由層５３の磁化方向が固定層５１の磁化方向と反平行な状態になる場合、電流が流れにくい高抵抗状態となる。一方、自由層５３の磁化方向が固定層５１の磁化方向と平行な状態になる場合、電流が流れやすい低抵抗状態となる。なお、固定層５１と自由層５３の配置は逆でも良い。つまり、中間電極３０、自由層５３、トンネル層５２、固定層５１、上部電極２０の順に積層されていても良い。

【0059】

次に、第１の実施形態の記憶装置の作用及び効果について説明する。

【0060】

第１の実施形態の記憶装置は、上述のように、自由層５３の磁化方向を変化させることで、抵抗変化層５０の抵抗が変化する。自由層５３の磁化方向が固定層５１の磁化方向と反平行な状態になる場合、電流が流れにくい高抵抗状態となる。一方、自由層５３の磁化方向が固定層５１の磁化方向と平行な状態になる場合、電流が流れやすい低抵抗状態となる。

【0061】

例えば、抵抗変化層５０の高抵抗状態をデータ“１”、低抵抗状態をデータ“０”と定義する。メモリセルＭＣは異なる抵抗状態を維持できることで、“０”と“１”の１ビットデータを記憶することが可能となる。１つのメモリセルＭＣの書き込みは、そのメモリセルＭＣに接続されたビット線１０３とワード線１０２との間に電圧を印加し電流を流すことで行う。

【0062】

図６は、第１の実施形態の記憶装置の課題の説明図である。図６は、メモリセルアレイ内の１個のメモリセルＭＣを書き込み動作のために選択した際に、メモリセルＭＣに印加される電圧を示している。ワード線とビット線の交点が、各メモリセルＭＣを表している。

【0063】

選択されたメモリセルＭＣはメモリセルＡ（選択セル）である。メモリセルＡにつながるワード線には書き込み電圧Ｖｗｒｉｔｅが印加される。また、メモリセルＡにつながるビット線には、０Ｖが印加される。

【0064】

以下、メモリセルＡと接続されないワード線及びビット線には、書き込み電圧の半分の電圧（Ｖｗｒｉｔｅ／２）が印加される場合を例に説明する。

【0065】

メモリセルＡと接続されないワード線及びビット線に接続されたメモリセルＣ（非選択セル）に印加される電圧は０Ｖである。すなわち、電圧は印加されない。

【0066】

一方、メモリセルＡと接続されたワード線又はビット線に接続されたメモリセルＢ（半選択セル）には、書き込み電圧Ｖｗｒｉｔｅの半分の電圧（Ｖｗｒｉｔｅ／２）が印加される。したがって、メモリセルＢ（半選択セル）には、半選択リーク電流が流れることになる。

【0067】

なお、上記以外の印加方式として、メモリセルＡにつながるワード線に書き込み電圧の半分の電圧（Ｖｗｒｉｔｅ／２）を、ビット線に書き込み電圧の半分の負電圧（－Ｖｗｒｉｔｅ／２）を、メモリセルＡにつながらないワード線及びビット線に０Ｖを印加する方式を使用しても良い。

【0068】

図７は、第１の実施形態のスイッチング素子の電流電圧特性の説明図である。横軸がスイッチング素子に印加される電圧、縦軸がスイッチング素子に流れる電流である。

【0069】

スイッチング素子は閾値電圧Ｖｔｈで電流が急峻に立ち上がる非線形な電流電圧特性を有する。閾値電圧Ｖｔｈは、例えば、０．５Ｖ以上３Ｖ以下である。

【0070】

書き込み電圧Ｖｗｒｉｔｅが閾値電圧Ｖｔｈより高く、書き込み電圧Ｖｗｒｉｔｅの半分の電圧（Ｖｗｒｉｔｅ／２）が閾値電圧より低くなるように、書き込み電圧Ｖｗｒｉｔｅは設定される。書き込み電圧Ｖｗｒｉｔｅを印加した時にスイッチング素子に流れる電流がオン電流（図７中のＩｏｎ）である。書き込み電圧Ｖｗｒｉｔｅの半分の電圧（Ｖｗｒｉｔｅ／２）を印加した時にスイッチング素子に流れる電流が半選択リーク電流（図７中のＩｈａｌｆ）である。

【0071】

なお、メモリセルＭＣの読み出し電圧Ｖｒｅａｄは、例えば、図７に示すように、閾値電圧Ｖｔｈより高く、書き込み電圧Ｖｗｒｉｔｅより低い電圧に設定される。したがって、メモリセルＭＣの読み出しの際に、半選択セルに流れる半選択リーク電流も抑制できる。

【0072】

半選択リーク電流が大きいと、例えば、チップの消費電力の増大を招く。また、例えば、配線での電圧降下が増加して選択セルに十分高い電圧が印加されなくなり、メモリセルＭＣへの書き込み動作が不安定となる。また、オン電流が小さいと、例えば、選択セルに流れる電流が不足し、メモリセルＭＣへの書き込み不足が生じる。したがって、スイッチング素子の電流電圧特性には、低い半選択リーク電流と高いオン電流を両立することが要求される。

【0073】

さらに、スイッチング素子の電流電圧特性には、高い信頼性も要求される。すなわち、メモリセルＭＣへのデータの書き込みを繰り返した場合の、半選択リーク電流の変動や、オン電流の変動などの特性変動を抑制し、高い信頼性を実現することが要求される。

【0074】

例えば、第１の比較例のスイッチング素子として、スイッチング層が第２の元素のカルコゲン化物のみで形成され、第１の元素の酸化物を含まないスイッチング素子を考える。第１の比較例のスイッチング素子では、高い半選択リーク電流や、メモリセルＭＣへのデータの書き込みを繰り返した場合の特性変動が大きい、という問題がある。

【0075】

第１の比較例のスイッチング素子で生じる上記問題の原因の一つは、非晶質のカルコゲン化物が結晶化することであると考えられる。例えば、カルコゲン化物が結晶化することにより、密度の増大とともに原子間距離が小さくなり、リーク電流が増大することが原因であると考えられる。また、例えば、カルコゲン化物の結晶粒界がリーク電流を増大させることが原因であると考えられる。また、例えば、カルコゲン化物が結晶化することにより生ずる応力で、スイッチング層と電極との膜はがれが生じることが原因であると考えられる。

【0076】

例えば、第２の比較例のスイッチング素子として、スイッチング層が第１の元素の酸化物と第２の元素のみで形成され、第２の元素のカルコゲン化物を含まないスイッチング素子を考える。第２の比較例のスイッチング素子では、メモリセルＭＣへのデータの書き込みを繰り返した場合の特性変動が大きいという問題がある。

【0077】

第２の比較例のスイッチング素子で生じる上記問題の原因の一つは、書き込みを繰り返した際に、スイッチング層の中で第２の元素が凝集することであると考えられる。例えば、第２の元素が凝集することでリーク電流の経路が形成されることが原因であると考えられる。

【0078】

第１の実施形態のスイッチング素子のスイッチング層４０は、第１の元素の酸化物と第２の元素のカルコゲン化物を含む。スイッチング層４０が第１の元素の酸化物と第２の元素のカルコゲン化物を含むことにより、低い半選択リーク電流、及び、特性変動の抑制、が実現できる。

【0079】

第１の実施形態において、スイッチング素子の低い半選択リーク電流、及び、特性変動の抑制、が実現できるのは、スイッチング層４０が第１の元素の酸化物と第２の元素のカルコゲン化物を含むことで、第２の元素のカルコゲン化物の結晶化が抑制できるためであると考えられる。すなわち、第２の元素のカルコゲン化物の非晶質状態が安定化するためであると考えられる。特に、スイッチング層４０の中で第２の元素のカルコゲン化物の占める割合が大きい領域では、第２の元素のカルコゲン化物の結晶化の抑制が支配要因となり、スイッチング素子の優れた特性が実現できると考えられる。

【0080】

また、第１の実施形態において、スイッチング素子の低い半選択リーク電流、及び、特性変動の抑制、が実現できるのは、スイッチング層４０が第１の元素の酸化物と第２の元素のカルコゲン化物を含むことで、第２の元素の凝集が抑制できるためであると考えられる。すなわち、スイッチング層４０の中で、第２の元素が、第２の元素単体よりも融点の高い第２の元素のカルコゲン化物として含まれることで、第２の元素の拡散が抑制され、第２の元素の凝集が抑制できると考えられる。特に、スイッチング層４０の中で第１の元素の酸化物の占める割合が大きい領域では、第２の元素の凝集の抑制が支配要因となり、スイッチング素子の優れた特性が実現できると考えられる。

【0081】

スイッチング層４０における、第１の元素の原子濃度に対する酸素（Ｏ）の原子濃度の比率は、０．５以上４．０以下であることが好ましく、０．５以上３．０以下であることがより好ましい。上記範囲を充足することで、スイッチング素子の特性が更に向上する。

【0082】

スイッチング層４０における、第１の元素、第２の元素、第３の元素、及び酸素（Ｏ）の原子濃度の和に対する、第１の元素と酸素（Ｏ）の原子濃度の和の比率は、例えば、３％以上９７％以下であることが好ましく、５％以上８０％未満であることがより好ましく、１０％以上６０％未満であることが更に好ましく、２０％以上５０％未満であることが最も好ましい。上記範囲を充足することで、スイッチング素子の特性が更に向上する。

【0083】

また、スイッチング層４０における、第１の元素、第２の元素、第３の元素、及び酸素（Ｏ）の原子濃度の和に対する、第１の元素と酸素（Ｏ）の原子濃度の和の比率が、例えば、５％以上８０％未満であることが好ましい。加えて、第１の元素、第２の元素、第３の元素、及び酸素（Ｏ）の原子濃度の和に対する、第３の元素の原子濃度と第２の元素の原子濃度の差の絶対値の比率が、２０％以下であることが好ましく、１０％以下であることがより好ましく、５％以下であることが更に好ましい。上記範囲を充足することで、スイッチング素子の特性が更に向上する。

【0084】

図８は、第１の実施形態の記憶装置の作用及び効果の説明図である。図８は、スイッチング層４０の化学組成と半選択リーク電流との関係を示す図である。図８は、第１の元素がジルコニウム（Ｚｒ）、第２の元素が亜鉛（Ｚｎ）、第３の元素がテルル（Ｔｅ）である場合の測定データを三角ダイアグラム上に示している。三角ダイアグラムは、スイッチング層４０の「ジルコニウム（Ｚｒ）と酸素（Ｏ）の和」、「亜鉛（Ｚｎ）」、「テルル（Ｔｅ）」を頂点とする。

【0085】

測定点Ａ、測定点Ｂ、測定点Ｃ、及び測定点Ｄは、測定された半選択リーク電流の量で区分けされている。測定点Ａの半選択リーク電流が最も小さく、測定点Ｄの半選択リーク電流が最も大きい。

【0086】

図８に示す結果より、半選択リーク電流を低減する観点から、スイッチング層４０は、三角ダイアグラム上でハッチングされた領域の化学組成を有することが好ましい。すなわち、スイッチング層４０における、テルル（Ｔｅ）の原子濃度は亜鉛（Ｚｎ）の原子濃度より高く、かつ、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、テルル（Ｔｅ）、及び酸素（Ｏ）の原子濃度の和に対するジルコニウム（Ｚｒ）と酸素（Ｏ）の原子濃度の和の比率が５％以上８０％未満であり、かつ、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、テルル（Ｔｅ）、及び酸素（Ｏ）の原子濃度の和に対する、テルル（Ｔｅ）の原子濃度と亜鉛（Ｚｎ）の原子濃度の差の比率が５％以上２０％以下であることが好ましい。

【0087】

上記知見を一般化すると、スイッチング層４０における、第３の元素の原子濃度は第２の元素の原子濃度より高く、かつ、第１の元素、第２の元素、第３の元素、及び酸素（Ｏ）の原子濃度の和に対する第１の元素と酸素の原子濃度の和の比率が５％以上８０％未満であり、かつ、第１の元素、第２の元素、第３の元素、及び酸素（Ｏ）の原子濃度の和に対する、第３の元素の原子濃度と第２の元素の原子濃度の差の比率が５％以上２０％以下であることが好ましい。第１の元素、第２の元素、及び第３の元素は、それぞれ、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、テルル（Ｔｅ）と近い性質を有する元素であるため、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、テルル（Ｔｅ）関する上記知見を一般化できると考えられる。

【0088】

スイッチング層４０における、第３の元素の原子濃度は、第２の元素の原子濃度より高いことが好ましい。第３の元素の原子濃度が第２の元素の原子濃度より高いことで、スイッチング素子の特性が更に向上する。

【0089】

スイッチング素子の特性を更に向上させる観点から、スイッチング層４０は、炭素（Ｃ）、ボロン（Ｂ）、窒素（Ｎ）、ゲルマニウム（Ｇｅ）、シリコン（Ｓｉ）、及びアルミニウム（Ａｌ）からなる群から選ばれる少なくとも一つの元素である第４の元素を含むことが好ましい。スイッチング素子の特性を更に向上させる観点から、スイッチング層４０に含まれる第４の元素の原子濃度は、５％以上２０％以下であることが好ましい。

【0090】

スイッチング素子の特性を更に向上させる観点から、スイッチング層４０に含まれる第１の元素の酸化物の少なくとも一部は結晶質であることが好ましい。第１の元素の酸化物の少なくとも一部が結晶質となることで第１の元素の拡散が抑えられ、分離した第１の元素に起因するリーク電流の増大を抑制できると考えられる。

【0091】

（第１の変形例）
第１の実施形態の第１の変形例の記憶装置は、第１の導電層は、第１の部分と第２の部分を含み、第１の部分は、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、及びチタン（Ｔｉ）の中から選ばれる少なくとも一つの元素を含む点で、第１の実施形態の記憶装置と異なる。

【0092】

図９は、第１の実施形態の第１の変形例の記憶装置のメモリセルの模式断面図である。図９は、第１の実施形態の図２に対応する図である。

【0093】

下部電極１０は、第１の部分１１と第２の部分１２とを含む。第２の部分１２は、第１の部分１１とスイッチング層４０との間に設けられる。

【0094】

第１の部分１１は、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、及びチタン（Ｔｉ）の中から選ばれる少なくとも一つの元素を含む。第１の部分１１は、例えば、上記元素のホウ化物を含む。第１の部分１１は、例えば、ハフニウム、ホウ化ハフニウム、ホウ化アルミニウムマグネシウム、ジルコニウム、ホウ化ジルコニウム、及びホウ化チタンからなる群から選ばれる少なくとも一つの物質を含む。

【0095】

第２の部分１２は、例えば、炭素、窒化炭素、タングステン、炭化タングステン、及び窒化タングステンからなる群から選ばれる少なくとも一つの物質を含む。

【0096】

第１の実施形態の第１の変形例の記憶装置は、下部電極１０の第１の部分１１が、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、及びチタン（Ｔｉ）の中から選ばれる少なくとも一つの元素を含むことで、抵抗変化素子の特性の劣化が抑制される。また、第１の部分１１がスイッチング層４０に接しないことで、スイッチング層４０からの酸素（Ｏ）の脱離が抑制され、スイッチング素子の特性の劣化が抑制される。

【0097】

以上、第１の実施形態の第１の変形例によれば、第１の実施形態と同様、低い半選択リーク電流、及び、高い信頼性という優れた特性を備えたスイッチング素子が実現できる。

【0098】

（第２の変形例）
第１の実施形態の第２の変形例の記憶装置は、第１の導電層は、第１の部分と第２の部分を含み、第１の部分は、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、及びチタン（Ｔｉ）の中から選ばれる少なくとも一つの元素を含み、第２の導電層は、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、及びチタン（Ｔｉ）の中から選ばれる一つの元素を含み、第３の導電層は、第３の部分と第４の部分を含み、第４の部分は、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、及びチタン（Ｔｉ）の中から選ばれる少なくとも一つの元素を含む点で、第１の実施形態の記憶装置と異なる。

【0099】

図１０は、第１の実施形態の第２の変形例の記憶装置のメモリセルの模式断面図である。図１０は、第１の実施形態の図２に対応する図である。

【0100】

下部電極１０は、第１の部分１１と第２の部分１２とを含む。第２の部分１２は、第１の部分１１とスイッチング層４０との間に設けられる。

【0101】

【0102】

【0103】

上部電極２０は、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、及びチタン（Ｔｉ）の中から選ばれる少なくとも一つの元素を含む。上部電極２０は、例えば、上記元素のホウ化物を含む。上部電極２０は、例えば、ハフニウム、ホウ化ハフニウム、ホウ化アルミニウムマグネシウム、ジルコニウム、ホウ化ジルコニウム、及びホウ化チタンからなる群から選ばれる少なくとも一つの物質を含む。

【0104】

中間電極３０は、第３の部分３１と第４の部分３２とを含む。第３の部分３１は、第４の部分３２とスイッチング層４０との間に設けられる。

【0105】

第３の部分３１は、例えば、炭素、窒化炭素、タングステン、炭化タングステン、及び窒化タングステンからなる群から選ばれる少なくとも一つの物質を含む。

【0106】

第４の部分３２は、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、及びチタン（Ｔｉ）の中から選ばれる少なくとも一つの元素を含む。第４の部分３２は、例えば、上記元素のホウ化物を含む。第４の部分３２は、例えば、ハフニウム、ホウ化ハフニウム、ホウ化アルミニウムマグネシウム、ジルコニウム、ホウ化ジルコニウム、及びホウ化チタンからなる群から選ばれる少なくとも一つの物質を含む。

【0107】

第１の実施形態の第２の変形例の記憶装置は、下部電極１０の第１の部分１１と、上部電極２０と、中間電極３０の第４の部分３２が、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、及びチタン（Ｔｉ）の中から選ばれる少なくとも一つの元素を含むことで、抵抗変化素子の特性の劣化が抑制される。また、下部電極１０の第１の部分１１と、上部電極２０と、中間電極３０の第４の部分３２が、スイッチング層４０に接しないことで、スイッチング層４０からの酸素（Ｏ）の脱離が抑制され、スイッチング素子の特性の劣化が抑制される。

【0108】

以上、第１の実施形態の第２の変形例によれば、第１の実施形態と同様、低い半選択リーク電流、及び、高い信頼性という優れた特性を備えたスイッチング素子が実現できる。

【0109】

（第３の変形例）
第１の実施形態の第３の変形例の記憶装置は、第１の導電層は、第１の部分と第２の部分と第５の部分を含み、第１の部分は、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、及びチタン（Ｔｉ）の中から選ばれる少なくとも一つの元素を含み、第２の導電層は、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、及びチタン（Ｔｉ）の中から選ばれる少なくとも一つの元素を含み、第３の導電層は、第３の部分と第４の部分を含み、第４の部分は、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、及びチタン（Ｔｉ）の中から選ばれる少なくとも一つの元素を含む点で、第１の実施形態の記憶装置と異なる。

【0110】

図１１は、第１の実施形態の第３の変形例の記憶装置のメモリセルの模式断面図である。図１１は、第１の実施形態の図２に対応する図である。

【0111】

下部電極１０は、第１の部分１１と第２の部分１２と第５の部分１３を含む。第２の部分１２は、第１の部分１１とスイッチング層４０との間に設けられる。第１の部分１１は、第５の部分１３と第２の部分１２との間に設けられる。

【0112】

【0113】

第２の部分１２及び第５の部分１３は、例えば、炭素、窒化炭素、タングステン、炭化タングステン、及び窒化タングステンからなる群から選ばれる少なくとも一つの物質を含む。

【0114】

【0115】

中間電極３０は、第３の部分３１と第４の部分３２とを含む。第３の部分３１は、第４の部分３２とスイッチング層４０との間に設けられる。

【0116】

【0117】

【0118】

第１の実施形態の第３の変形例の記憶装置は、下部電極１０の第１の部分１１と、上部電極２０と、中間電極３０の第４の部分３２が、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、及びチタン（Ｔｉ）の中から選ばれる少なくとも一つの元素を含むことで、抵抗変化素子の特性の劣化が抑制される。また、下部電極１０の第１の部分１１と、上部電極２０と、中間電極３０の第４の部分３２が、スイッチング層４０に接しないことで、スイッチング層４０からの酸素（Ｏ）の脱離が抑制され、スイッチング素子の特性の劣化が抑制される。

【0119】

以上、第１の実施形態の第３の変形例によれば、第１の実施形態と同様、低い半選択リーク電流、及び、高い信頼性という優れた特性を備えたスイッチング素子が実現できる。

【0120】

第１の実施形態及び変形例によれば、低い半選択リーク電流、及び、高い信頼性という優れた特性を備えたスイッチング素子が実現できる。よって、第１の実施形態及び変形例によれば、特性の優れたスイッチング素子を有する記憶装置を実現できる。

【0121】

（第２の実施形態）
第２の実施形態の記憶装置は、抵抗変化型メモリ（ＲｅＲＡＭ）である点で、第１の実施形態の記憶装置と異なる。以下、第１の実施形態と重複する内容については記述を一部省略する。

【0122】

図１２は、第２の実施形態の記憶装置のメモリセルの模式断面図である。図１２は、図１のメモリセルアレイ１００中の、例えば点線の円で示される一個のメモリセルＭＣの断面を示す。

【0123】

メモリセルＭＣは、図１２に示すように、下部電極１０、上部電極２０、中間電極３０、スイッチング層４０、及び、抵抗変化層５０を備える。抵抗変化層５０は、高抵抗層５０ｘ及び低抵抗層５０ｙを含む。

【0124】

下部電極１０は、第１の導電層の一例である。上部電極２０は、第２の導電層の一例である。中間電極３０は、第３の導電層の一例である。

【0125】

【0126】

スイッチング層４０の構成は、第１の実施形態の記憶装置と同様である。

【0127】

抵抗変化層５０は、高抵抗層５０ｘと低抵抗層５０ｙを含む。

【0128】

高抵抗層５０ｘは、例えば、金属酸化物である。高抵抗層５０ｘは、例えば、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化タンタル、又は、酸化ニオブである。

【0129】

低抵抗層５０ｙは、例えば、金属酸化物である。低抵抗層５０ｙは、例えば、酸化チタン、酸化ニオブ、酸化タンタル、又は、酸化タングステンである。

【0130】

【0131】

抵抗変化層５０に電圧を印加することで、抵抗変化層５０が高抵抗状態から低抵抗状態へ、或いは、低抵抗状態から高抵抗状態へと変化する。抵抗変化層５０への電圧の印加により、高抵抗層５０ｘと低抵抗層５０ｙとの間で、酸素イオンが移動し、低抵抗層５０ｙの中の酸素欠損量（酸素空孔量）が変化する。低抵抗層５０ｙの中の酸素欠損量に伴い抵抗変化層５０の導電性が変化する。低抵抗層５０ｙは、いわゆる、空孔変調伝導性酸化物（ＶａｃａｎｃｙＭｏｄｕｌａｔｅｄＣｏｎｄｕｃｔｉｖｅＯｘｉｄｅ）である。

【0132】

例えば、高抵抗状態をデータ“１”、低抵抗状態をデータ“０”と定義する。メモリセルＭＣは“０”と“１”の１ビットデータを記憶することが可能となる。

【0133】

以上、第２の実施形態の記憶装置によれば、第１の実施形態と同様、低い半選択リーク電流、及び、高い信頼性という優れた特性を備えたスイッチング素子が実現できる。よって、第２の実施形態によれば、特性の優れたスイッチング素子を有する記憶装置を実現できる。

【0134】

（第３の実施形態）
第３の実施形態の記憶装置は、第１の導電層と、第２の導電層と、第１の導電層と第２の導電層との間に設けられたメモリ層と、を含むメモリセルを備える。そして、メモリ層は、ジルコニウム（Ｚｒ）、イットリウム（Ｙ）、タンタル（Ｔａ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、及びマグネシウム（Ｍｇ）からなる群から選ばれる少なくとも一つの元素である第１の元素の酸化物と、亜鉛（Ｚｎ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、及びビスマス（Ｂｉ）からなる群から選ばれる少なくとも一つの元素である第２の元素と、テルル（Ｔｅ）、硫黄（Ｓ）、及びセレン（Ｓｅ）からなる群から選ばれる少なくとも一つの元素である第３の元素との化合物と、を含む。

【0135】

また、第３の実施形態の記憶装置は、複数の第１の配線と、複数の第１の配線と交差する複数の第２の配線と、を更に備える。そして、複数の第１の配線の一つと、複数の第２の配線の一つが交差する領域に上記メモリセルが設けられる。

【0136】

第３の実施形態の記憶装置は、メモリセルが第３の導電層と抵抗変化層を含まず、第１の実施形態及び第２の実施形態のスイッチング層と同様の構成を、メモリ層として含む点で、第１の実施形態及び第２の実施形態の記憶装置と異なる。以下、第１の実施形態又は第２の実施形態と重複する内容については記述を一部省略する。

【0137】

図１３は、第３の実施形態の記憶装置のメモリセルの模式断面図である。図１３は、図１のメモリセルアレイ１００中の、例えば点線の円で示される一個のメモリセルＭＣの断面を示す。

【0138】

メモリセルＭＣは、図１３に示すように、下部電極１０、上部電極２０、及び、メモリ層６０を備える。

【0139】

下部電極１０は、第１の導電層の一例である。上部電極２０は、第２の導電層の一例である。

【0140】

下部電極１０、メモリ層６０、及び上部電極２０が、メモリセルＭＣのメモリ素子を構成する。メモリセルＭＣのメモリ素子は、スイッチング機能を有し、かつ、情報を記憶する機能を有している。

【0141】

メモリ層６０は、第１の実施形態及び第２の実施形態のスイッチング層４０と同様の構成を備える。すなわち、メモリ層６０は、ジルコニウム（Ｚｒ）、イットリウム（Ｙ）、タンタル（Ｔａ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、及びマグネシウム（Ｍｇ）からなる群から選ばれる少なくとも一つの元素である第１の元素の酸化物と、亜鉛（Ｚｎ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、及びビスマス（Ｂｉ）からなる群から選ばれる少なくとも一つの元素である第２の元素と、テルル（Ｔｅ）、硫黄（Ｓ）、及びセレン（Ｓｅ）からなる群から選ばれる少なくとも一つの元素である第３の元素との化合物と、を含む。

【0142】

メモリ層６０は、特定の閾値電圧で電流が急峻に立ち上がる非線形な電流電圧特性を有する。また、メモリ層６０は、所定の電圧の印加により閾値電圧が変化する特性を有する。メモリ層６０は、所定の電圧の印加により電気抵抗が変化する特性を有する。第３の実施形態において、高抵抗状態とは、読み出し電圧におけるメモリ層６０の抵抗が相対的に高い状態である。また、第３の実施形態において、低抵抗状態とは、読み出し電圧におけるメモリ層６０の抵抗が相対的に低い状態である。

【0143】

メモリ層６０は、半選択セルに流れる半選択リーク電流の増加を抑制する機能を有する。また、メモリ層６０は、抵抗変化によりデータを記憶する機能を有する。メモリ層６０は、単層で、第１の実施形態及び第２の実施形態のスイッチング層４０の機能と抵抗変化層５０の機能を実現する。

【0144】

図１４は、第３の実施形態のメモリ素子の電流電圧特性の説明図である。横軸がメモリ素子に印加される電圧、縦軸がメモリ素子に流れる電流である。図１４では、下部電極１０の電位を基準として上部電極２０に与えられる電圧を横軸に示す。図１４は、第３の実施形態のメモリ層６０の電流電圧特性である。図１４は、第３の実施形態のメモリセルＭＣの電流電圧特性である。

【0145】

第３の実施形態のメモリ素子は、上部電極２０に所定の正電圧を印加した場合と、上部電極２０に所定の負電圧を印加した場合で、異なる電流電圧特性を示す。図１４において、上部電極２０に所定の正電圧を印加した場合の電流電圧特性を実線で、上部電極２０に所定の負電圧を印加した場合の電流電圧特性を点線で示す。

【0146】

上部電極２０に所定の正電圧を印加した場合、正電圧側では第１の正電圧側閾値電圧Ｖｔｐｐで電流が急峻に立ち上がる。また、上部電極２０に所定の正電圧を印加した場合、負電圧側では第１の負電圧側閾値電圧Ｖｔｐｎで電流が急峻に立ち上がる。

【0147】

一方、上部電極２０に所定の負電圧を印加した場合、正電圧側では第２の正電圧側閾値電圧Ｖｔｎｐで電流が急峻に立ち上がる。また、上部電極２０に所定の負電圧を印加した場合、負電圧側では第２の負電圧側閾値電圧Ｖｔｎｎで電流が急峻に立ち上がる。

【0148】

第１の正電圧側閾値電圧Ｖｔｐｐは第２の正電圧側閾値電圧Ｖｔｎｐより高い。また、第１の負電圧側閾値電圧Ｖｔｐｎは、第２の負電圧側閾値電圧Ｖｔｎｎより低い。

【0149】

第３の実施形態のメモリ素子は、正電圧側においても負電圧側においても、高抵抗状態と低抵抗状態を取り得る。上部電極２０に所定の正電圧を印加した場合、正電圧側においても負電圧側においても高抵抗状態となる。一方、上部電極２０に所定の負電圧を印加した場合、正電圧側においても負電圧側においても低抵抗状態となる。以下、高抵抗状態をデータ“１”、低抵抗状態をデータ“０”と定義する。メモリセルＭＣは“０”と“１”の１ビットデータを記憶することが可能となる。

【0150】

図１５は、第３の実施形態の記憶装置のメモリ動作の第１の動作例の説明図である。図１５には、メモリ動作を行う際の、正側書き込み電圧Ｖｗｐ、正側書き込み電圧Ｖｗｐの半分の電圧（Ｖｗｐ／２）、負側書き込み電圧Ｖｗｎ、負側書き込み電圧Ｖｗｎの半分の電圧（Ｖｗｎ／２）、負側読み出し電圧Ｖｒｎを示す。

【0151】

第１の動作例では、負電圧側の高抵抗状態と低抵抗状態をメモリ動作に利用する。第１の動作例では、負側読み出し電圧Ｖｒｎを読み出し電圧として用いる。

【0152】

選択セルにデータ“１”を書き込む際、上部電極２０に正側書き込み電圧Ｖｗｐを印加する。正側書き込み電圧Ｖｗｐは、第１の正電圧側閾値電圧Ｖｔｐｐよりも高い電圧である。上部電極２０に正側書き込み電圧Ｖｗｐを印加することで、負電圧側で高抵抗状態が実現し、選択セルにデータ“１”が書き込まれる。

【0153】

選択セルにデータ“０”を書き込む際、上部電極２０に負側書き込み電圧Ｖｗｎを印加する。負側書き込み電圧Ｖｗｎは、第１の負電圧側閾値電圧Ｖｔｐｎよりも低い電圧である。上部電極２０に負側書き込み電圧Ｖｗｎを印加することで、負電圧側で低抵抗状態が実現し、選択セルにデータ“０”が書き込まれる。

【0154】

第１の動作例では、選択セルにデータ“１”を書き込む際、選択セルに記憶されたデータがデータ“０”であると、正側書き込み電圧Ｖｗｐが第１の正電圧側閾値電圧Ｖｔｐｐより低くても、第２の正電圧側閾値電圧Ｖｔｎｐよりも高ければ、電流が流れる。このため、データ“１”が書き込める可能性がある。したがって、例えば、正側書き込み電圧Ｖｗｐを第２の正電圧側閾値電圧Ｖｔｎｐと第１の正電圧側閾値電圧Ｖｔｐｐとの間の電圧に設定することで、記憶装置の低消費電力化、又は高信頼性化が実現できる。

【0155】

なお、選択セルに正側書き込み電圧Ｖｗｐを印加した場合、半選択セルには電圧Ｖｗｐ／２が印加されることになる。また、選択セルに負側書き込み電圧Ｖｗｎを印加した場合、半選択セルには電圧Ｖｗｎ／２が印加されることになる。電圧Ｖｗｐ／２は第２の正電圧側閾値電圧Ｖｔｎｐより低い。また、電圧Ｖｗｎ／２は第２の負電圧側閾値電圧Ｖｔｎｎより高い。

【0156】

したがって、半選択セルが低抵抗状態にある場合であっても、半選択セルに流れる半選択リーク電流を抑制できる。よって、メモリ素子はスイッチング素子としても機能する。

【0157】

選択セルのデータを読み出す場合、選択セルに負側読み出し電圧Ｖｒｎを印加する。データ“１”の場合とデータ“０”の場合での流れる電流の差によって生じる、電流変化又は電位変化を検知して、選択セルのデータが判定できる。

【0158】

なお、第１の動作例の場合、選択セルのデータがデータ“１”であってもデータ“０”であっても、負側読み出し電圧Ｖｒｎを印加することによるデータの破壊は生じない。言い換えれば、第１の動作例の場合、選択セルのデータがデータ“１”であってもデータ“０”であっても、非破壊読み出しが可能となる。

【0159】

図１６は、第３の実施形態の記憶装置のメモリ動作の第２の動作例の説明図である。図１６には、メモリ動作を行う際の、正側書き込み電圧Ｖｗｐ、正側書き込み電圧Ｖｗｐの半分の電圧（Ｖｗｐ／２）、負側書き込み電圧Ｖｗｎ、負側書き込み電圧Ｖｗｎの半分の電圧（Ｖｗｎ／２）、正側読み出し電圧Ｖｒｐを示す。

【0160】

第２の動作例では、正電圧側の高抵抗状態と低抵抗状態をメモリ動作に利用する。第２の動作例では、正側読み出し電圧Ｖｒｐを読み出し電圧として用いる。

【0161】

選択セルにデータ“１”を書き込む際、上部電極２０に正側書き込み電圧Ｖｗｐを印加する。正側書き込み電圧Ｖｗｐは、第１の正電圧側閾値電圧Ｖｔｐｐよりも高い電圧である。上部電極２０に正側書き込み電圧Ｖｗｐを印加することで、正電圧側で高抵抗状態が実現し、選択セルにデータ“１”が書き込まれる。

【0162】

選択セルにデータ“０”を書き込む際、上部電極２０に負側書き込み電圧Ｖｗｎを印加する。負側書き込み電圧Ｖｗｎは、第１の負電圧側閾値電圧Ｖｔｐｎよりも低い電圧である。上部電極２０に負側書き込み電圧Ｖｗｎを印加することで、正電圧側で低抵抗状態が実現し、選択セルにデータ“０”が書き込まれる。

【0163】

第２の動作例では、選択セルにデータ“１”を書き込む際、選択セルに記憶されたデータがデータ“０”であると、正側書き込み電圧Ｖｗｐが第１の正電圧側閾値電圧Ｖｔｐｐより低くても、第２の正電圧側閾値電圧Ｖｔｎｐよりも高ければ、電流が流れる。このため、データ“１”が書き込める可能性がある。したがって、例えば、正側書き込み電圧Ｖｗｐを第２の正電圧側閾値電圧Ｖｔｎｐと第１の正電圧側閾値電圧Ｖｔｐｐとの間の電圧に設定することで、記憶装置の低消費電力化、又は高信頼性化が実現できる。

【0164】

【0165】

【0166】

選択セルのデータを読み出す場合、選択セルに正側読み出し電圧Ｖｒｐを印加する。データ“１”の場合とデータ“０”の場合での流れる電流の差によって生じる、電流変化又は電位変化を検知して、選択セルのデータが判定できる。

【0167】

なお、第２の動作例の場合、選択セルのデータがデータ“１”の場合、正側読み出し電圧Ｖｒｐを印加することによるデータの破壊は生じない。言い換えれば、第２の動作例の場合、選択セルのデータがデータ“１”であれば、非破壊読み出しが可能となる。

【0168】

一方、選択セルのデータがデータ“０”の場合、第２の正電圧側閾値電圧Ｖｔｎｐよりより高い正側読み出し電圧Ｖｒｐを印加することで、電流が流れ、選択セルのデータがデータ“１”に変化するおそれがある。言い換えれば、第２の動作例の場合、選択セルのデータがデータ“０”の場合、破壊読み出しとなる可能性がある。したがって、選択セルのデータがデータ“０”の場合、選択セルのデータの読み出し後に、選択セルのデータを維持するためには、データ“０”の再書き込みが必要となる可能性がある。

【0169】

（第１の変形例）
第３の実施形態の第１の変形例の記憶装置は、メモリ素子の電流電圧特性が異なる点で、第３の実施形態の記憶装置と異なる。

【0170】

図１７は、第３の実施形態の第１の変形例のメモリ素子の電流電圧特性の説明図である。横軸がメモリ素子に印加される電圧、縦軸がメモリ素子に流れる電流である。図１７では、下部電極１０の電位を基準として上部電極２０に与えられる電圧を横軸に示す。図１７は、第３の実施形態の第１の変形例のメモリ層６０の電流電圧特性である。図１７は、第３の実施形態の第１の変形例のメモリセルＭＣの電流電圧特性である。

【0171】

第３の実施形態の第１の変形例のメモリ素子は、上部電極２０に所定の正電圧を印加した場合と、上部電極２０に所定の負電圧を印加した場合で、異なる電流電圧特性を示す。図１７において、上部電極２０に所定の正電圧を印加した場合の電流電圧特性を実線で、上部電極２０に所定の負電圧を印加した場合の電流電圧特性を点線で示す。

【0172】

【0173】

【0174】

第１の正電圧側閾値電圧Ｖｔｐｐは第２の正電圧側閾値電圧Ｖｔｎｐより低い。また、第１の負電圧側閾値電圧Ｖｔｐｎは、第２の負電圧側閾値電圧Ｖｔｎｎより高い。

【0175】

第３の実施形態の第１の変形例のメモリ素子は、正電圧側においても負電圧側においても、高抵抗状態と低抵抗状態を取り得る。上部電極２０に所定の正電圧を印加した場合、正電圧側においても負電圧側においても低抵抗状態となる。一方、上部電極２０に所定の負電圧を印加した場合、正電圧側においても負電圧側においても高抵抗状態となる。以下、高抵抗状態をデータ“１”、低抵抗状態をデータ“０”と定義する。メモリセルＭＣは“０”と“１”の１ビットデータを記憶することが可能となる。

【0176】

図１８は、第３の実施形態の第１の変形例の記憶装置のメモリ動作の第３の動作例の説明図である。図１８には、メモリ動作を行う際の、正側書き込み電圧Ｖｗｐ、正側書き込み電圧Ｖｗｐの半分の電圧（Ｖｗｐ／２）、負側書き込み電圧Ｖｗｎ、負側書き込み電圧Ｖｗｎの半分の電圧（Ｖｗｎ／２）、負側読み出し電圧Ｖｒｎを示す。

【0177】

第３の動作例では、負電圧側の高抵抗状態と低抵抗状態をメモリ動作に利用する。第３の動作例では、負側読み出し電圧Ｖｒｎを読み出し電圧として用いる。

【0178】

選択セルにデータ“１”を書き込む際、上部電極２０に負側書き込み電圧Ｖｗｎを印加する。負側書き込み電圧Ｖｗｎは、第２の負電圧側閾値電圧Ｖｔｎｎよりも低い電圧である。上部電極２０に負側書き込み電圧Ｖｗｎを印加することで、負電圧側で高抵抗状態が実現し、選択セルにデータ“１”が書き込まれる。

【0179】

選択セルにデータ“０”を書き込む際、上部電極２０に正側書き込み電圧Ｖｗｐを印加する。正側書き込み電圧Ｖｗｐは、第２の正電圧側閾値電圧Ｖｔｎｐよりも高い電圧である。上部電極２０に正側書き込み電圧Ｖｗｐを印加することで、負電圧側で低抵抗状態が実現し、選択セルにデータ“０”が書き込まれる。

【0180】

第３の動作例では、選択セルにデータ“１”を書き込む際、選択セルに記憶されたデータがデータ“０”であると、負側書き込み電圧Ｖｗｎが第２の負電圧側閾値電圧Ｖｔｎｎより高くても、第１の負電圧側閾値電圧Ｖｔｐｎよりも低ければ、電流が流れる。このため、データ“１”が書き込める可能性がある。したがって、例えば、負側書き込み電圧Ｖｗｎを第２の負電圧側閾値電圧Ｖｔｎｎと第１の負電圧側閾値電圧Ｖｔｐｎとの間の電圧に設定することで、記憶装置の低消費電力化、又は高信頼性化が実現できる。

【0181】

なお、選択セルに正側書き込み電圧Ｖｗｐを印加した場合、半選択セルには電圧Ｖｗｐ／２が印加されることになる。また、選択セルに負側書き込み電圧Ｖｗｎを印加した場合、半選択セルには電圧Ｖｗｎ／２が印加されることになる。電圧Ｖｗｐ／２は第１の正電圧側閾値電圧Ｖｔｐｐより低い。また、電圧Ｖｗｎ／２は第１の負電圧側閾値電圧Ｖｔｐｎより高い。

【0182】

【0183】

【0184】

なお、第３の動作例の場合、選択セルのデータがデータ“１”の場合、負側読み出し電圧Ｖｒｎを印加することによるデータの破壊は生じない。言い換えれば、第３の動作例の場合、選択セルのデータがデータ“１”であれば、非破壊読み出しが可能となる。

【0185】

一方、選択セルのデータがデータ“０”の場合、第１の負電圧側閾値電圧Ｖｔｐｎよりより低い負側読み出し電圧Ｖｒｎを印加することで、電流が流れ、選択セルのデータがデータ“１”に変化するおそれがある。言い換えれば、第３の動作例の場合、選択セルのデータがデータ“０”の場合、破壊読み出しとなる可能性がある。したがって、選択セルのデータがデータ“０”の場合、選択セルのデータの読み出し後に、選択セルのデータを維持するためには、データ“０”の再書き込みが必要となる可能性がある。

【0186】

図１９は、第３の実施形態の第１の変形例の記憶装置のメモリ動作の第４の動作例の説明図である。図１９には、メモリ動作を行う際の、正側書き込み電圧Ｖｗｐ、正側書き込み電圧Ｖｗｐの半分の電圧（Ｖｗｐ／２）、負側書き込み電圧Ｖｗｎ、負側書き込み電圧Ｖｗｎの半分の電圧（Ｖｗｎ／２）、正側読み出し電圧Ｖｒｐを示す。

【0187】

第４の動作例では、正電圧側の高抵抗状態と低抵抗状態をメモリ動作に利用する。第４の動作例では、正側読み出し電圧Ｖｒｐを読み出し電圧として用いる。

【0188】

選択セルにデータ“１”を書き込む際、上部電極２０に負側書き込み電圧Ｖｗｎを印加する。負側書き込み電圧Ｖｗｎは、第２の負電圧側閾値電圧Ｖｔｎｎよりも低い電圧である。上部電極２０に負側書き込み電圧Ｖｗｎを印加することで、正電圧側で高抵抗状態が実現し、選択セルにデータ“１”が書き込まれる。

【0189】

選択セルにデータ“０”を書き込む際、上部電極２０に正側書き込み電圧Ｖｗｐを印加する。正側書き込み電圧Ｖｗｐは、第２の正電圧側閾値電圧Ｖｔｎｐよりも高い電圧である。上部電極２０に正側書き込み電圧Ｖｗｐを印加することで、正電圧側で低抵抗状態が実現し、選択セルにデータ“０”が書き込まれる。

【0190】

第４の動作例では、選択セルにデータ“１”を書き込む際、選択セルに記憶されたデータがデータ“０”あると、負側書き込み電圧Ｖｗｎが第２の負電圧側閾値電圧Ｖｔｎｎより高くても、第１の負電圧側閾値電圧Ｖｔｐｎよりも低ければ、電流が流れる。このため、データ“１”が書き込める可能性がある。したがって、例えば、負側書き込み電圧Ｖｗｎを第２の負電圧側閾値電圧Ｖｔｎｎと第１の負電圧側閾値電圧Ｖｔｐｎとの間の電圧に設定することで、記憶装置の低消費電力化、又は高信頼性化が実現できる。

【0191】

【0192】

【0193】

【0194】

なお、第４の動作例の場合、選択セルのデータがデータ“１”であってもデータ“０”であっても、正側読み出し電圧Ｖｒｐを印加することによるデータの破壊は生じない。言い換えれば、第４の動作例の場合、選択セルのデータがデータ“１”であってもデータ“０”であっても、非破壊読み出しが可能となる。

【0195】

（第２の変形例）
第３の実施形態の第２の変形例の記憶装置は、メモリ素子の電流電圧特性が異なる点で、第３の実施形態の記憶装置と異なる。

【0196】

図２０は、第３の実施形態の第２の変形例のメモリ素子の電流電圧特性の説明図である。横軸がメモリ素子に印加される電圧、縦軸がメモリ素子に流れる電流である。図２０では、下部電極１０の電位を基準として上部電極２０に与えられる電圧を横軸に示す。図２０は、第３の実施形態の第２の変形例のメモリ層６０の電流電圧特性である。図２０は、第３の実施形態の第２の変形例のメモリセルＭＣの電流電圧特性である。

【0197】

第３の実施形態の第２の変形例のメモリ素子は、上部電極２０に所定の正電圧を印加した場合と、上部電極２０に所定の負電圧を印加した場合で、異なる電流電圧特性を示す。図２０において、上部電極２０に所定の正電圧を印加した場合の電流電圧特性を実線で、上部電極２０に所定の負電圧を印加した場合の電流電圧特性を点線で示す。

【0198】

【0199】

【0200】

第１の正電圧側閾値電圧Ｖｔｐｐは第２の正電圧側閾値電圧Ｖｔｎｐより低い。また、第１の負電圧側閾値電圧Ｖｔｐｎは、第２の負電圧側閾値電圧Ｖｔｎｎより低い。

【0201】

第３の実施形態の第２の変形例のメモリ素子は、正電圧側においても負電圧側においても、高抵抗状態と低抵抗状態を取り得る。上部電極２０に所定の正電圧を印加した場合、正電圧側においては低抵抗状態となり、負電圧側においては高抵抗状態となる。一方、上部電極２０に所定の負電圧を印加した場合、正電圧側においては高抵抗状態となり、負電圧側においては低抵抗状態とる。以下、高抵抗状態をデータ“１”、低抵抗状態をデータ“０”と定義する。メモリセルＭＣは“０”と“１”の１ビットデータを記憶することが可能となる。

【0202】

図２１は、第３の実施形態の第２の変形例の記憶装置のメモリ動作の第５の動作例の説明図である。図２１には、メモリ動作を行う際の、正側書き込み電圧Ｖｗｐ、正側書き込み電圧Ｖｗｐの半分の電圧（Ｖｗｐ／２）、負側書き込み電圧Ｖｗｎ、負側書き込み電圧Ｖｗｎの半分の電圧（Ｖｗｎ／２）、負側読み出し電圧Ｖｒｎを示す。

【0203】

第５の動作例では、負電圧側の高抵抗状態と低抵抗状態をメモリ動作に利用する。第５の動作例では、負側読み出し電圧Ｖｒｎを読み出し電圧として用いる。

【0204】

選択セルにデータ“１”を書き込む際、上部電極２０に正側書き込み電圧Ｖｗｐを印加する。正側書き込み電圧Ｖｗｐは、第２の正電圧側閾値電圧Ｖｔｎｐよりも高い電圧である。上部電極２０に正側書き込み電圧Ｖｗｐを印加することで、負電圧側で高抵抗状態が実現し、選択セルにデータ“１”が書き込まれる。

【0205】

【0206】

なお、選択セルに正側書き込み電圧Ｖｗｐを印加した場合、半選択セルには電圧Ｖｗｐ／２が印加されることになる。また、選択セルに負側書き込み電圧Ｖｗｎを印加した場合、半選択セルには電圧Ｖｗｎ／２が印加されることになる。電圧Ｖｗｐ／２は第１の正電圧側閾値電圧Ｖｔｐｐより低い。また、電圧Ｖｗｎ／２は第２の負電圧側閾値電圧Ｖｔｎｎより高い。

【0207】

【0208】

【0209】

なお、第５の動作例の場合、選択セルのデータがデータ“１”であってもデータ“０”であっても、負側読み出し電圧Ｖｒｎを印加することによるデータの破壊は生じない。言い換えれば、第５の動作例の場合、選択セルのデータがデータ“１”であってもデータ“０”であっても、非破壊読み出しが可能となる。

【0210】

図２２は、第３の実施形態の第２の変形例の記憶装置のメモリ動作の第６の動作例の説明図である。図２２には、メモリ動作を行う際の、正側書き込み電圧Ｖｗｐ、正側書き込み電圧Ｖｗｐの半分の電圧（Ｖｗｐ／２）、負側書き込み電圧Ｖｗｎ、負側書き込み電圧Ｖｗｎの半分の電圧（Ｖｗｎ／２）、正側読み出し電圧Ｖｒｐを示す。

【0211】

第６の動作例では、正電圧側の高抵抗状態と低抵抗状態をメモリ動作に利用する。第６の動作例では、正側読み出し電圧Ｖｒｐを読み出し電圧として用いる。

【0212】

選択セルにデータ“１”を書き込む際、上部電極２０に負側書き込み電圧Ｖｗｎを印加する。負側書き込み電圧Ｖｗｎは、第１の負電圧側閾値電圧Ｖｔｐｎよりも低い電圧である。上部電極２０に負側書き込み電圧Ｖｗｎを印加することで、正電圧側で高抵抗状態が実現し、選択セルにデータ“１”が書き込まれる。

【0213】

【0214】

【0215】

【0216】

【0217】

なお、第６の動作例の場合、選択セルのデータがデータ“１”であってもデータ“０”であっても、正側読み出し電圧Ｖｒｐを印加することによるデータの破壊は生じない。言い換えれば、第６の動作例の場合、選択セルのデータがデータ“１”であってもデータ“０”であっても、非破壊読み出しが可能となる。

【0218】

（第３の変形例）
第３の実施形態の第３の変形例の記憶装置は、メモリ素子の電流電圧特性が異なる点で、第３の実施形態の記憶装置と異なる。

【0219】

図２３は、第３の実施形態の第３の変形例のメモリ素子の電流電圧特性の説明図である。横軸がメモリ素子に印加される電圧、縦軸がメモリ素子に流れる電流である。図２３では、下部電極１０の電位を基準として上部電極２０に与えられる電圧を横軸に示す。図２３は、第３の実施形態の第３の変形例のメモリ層６０の電流電圧特性である。図２３は、第３の実施形態の第３の変形例のメモリセルＭＣの電流電圧特性である。

【0220】

第３の実施形態の第３の変形例のメモリ素子は、上部電極２０に所定の正電圧を印加した場合と、上部電極２０に所定の負電圧を印加した場合で、異なる電流電圧特性を示す。図２３において、上部電極２０に所定の正電圧を印加した場合の電流電圧特性を実線で、上部電極２０に所定の負電圧を印加した場合の電流電圧特性を点線で示す。

【0221】

【0222】

【0223】

第１の正電圧側閾値電圧Ｖｔｐｐは第２の正電圧側閾値電圧Ｖｔｎｐより高い。また、第１の負電圧側閾値電圧Ｖｔｐｎは、第２の負電圧側閾値電圧Ｖｔｎｎより高い。

【0224】

第３の実施形態の第３の変形例のメモリ素子は、正電圧側においても負電圧側においても、高抵抗状態と低抵抗状態を取り得る。上部電極２０に所定の正電圧を印加した場合、正電圧側においては高抵抗状態となり、負電圧側においては低抵抗状態となる。一方、上部電極２０に所定の負電圧を印加した場合、正電圧側においては低抵抗状態となり、負電圧側においては高抵抗状態とる。以下、高抵抗状態をデータ“１”、低抵抗状態をデータ“０”と定義する。メモリセルＭＣは“０”と“１”の１ビットデータを記憶することが可能となる。

【0225】

図２４は、第３の実施形態の第３の変形例の記憶装置のメモリ動作の第７の動作例の説明図である。図２４には、メモリ動作を行う際の、正側書き込み電圧Ｖｗｐ、正側書き込み電圧Ｖｗｐの半分の電圧（Ｖｗｐ／２）、負側書き込み電圧Ｖｗｎ、負側書き込み電圧Ｖｗｎの半分の電圧（Ｖｗｎ／２）、負側読み出し電圧Ｖｒｎを示す。

【0226】

第７の動作例では、負電圧側の高抵抗状態と低抵抗状態をメモリ動作に利用する。第７の動作例では、負側読み出し電圧Ｖｒｎを読み出し電圧として用いる。

【0227】

【0228】

選択セルにデータ“０”を書き込む際、上部電極２０に正側書き込み電圧Ｖｗｐを印加する。正側書き込み電圧Ｖｗｐは、第１の正電圧側閾値電圧Ｖｔｐｐよりも高い電圧である。上部電極２０に正側書き込み電圧Ｖｗｐを印加することで、負電圧側で低抵抗状態が実現し、選択セルにデータ“０”が書き込まれる。

【0229】

第７の動作例では、選択セルにデータ“１”を書き込む際、選択セルに記憶されたデータがデータ“０”であると、負側書き込み電圧Ｖｗｎが第２の負電圧側閾値電圧Ｖｔｎｎより高くても、第１の負電圧側閾値電圧Ｖｔｐｎよりも低ければ、電流が流れる。このため、データ“１”が書き込める可能性がある。したがって、例えば、負側書き込み電圧Ｖｗｎを第２の負電圧側閾値電圧Ｖｔｎｎと第１の負電圧側閾値電圧Ｖｔｐｎとの間の電圧に設定することで、記憶装置の低消費電力化、又は高信頼性化が実現できる。

【0230】

また、第７の動作例では、選択セルにデータ“０”を書き込む際、選択セルに記憶されたデータがデータ“１”であると、正側書き込み電圧Ｖｗｐが第１の正電圧側閾値電圧Ｖｔｐｐより低くても、第２の正電圧側閾値電圧Ｖｔｎｐよりも高ければ、電流が流れる。このため、データ“０”が書き込める可能性がある。したがって、例えば、正側書き込み電圧Ｖｗｐを第２の正電圧側閾値電圧Ｖｔｎｐと第１の正電圧側閾値電圧Ｖｔｐｐとの間の電圧に設定することで、記憶装置の低消費電力化、又は高信頼性化が実現できる。

【0231】

なお、選択セルに正側書き込み電圧Ｖｗｐを印加した場合、半選択セルには電圧Ｖｗｐ／２が印加されることになる。また、選択セルに負側書き込み電圧Ｖｗｎを印加した場合、半選択セルには電圧Ｖｗｎ／２が印加されることになる。電圧Ｖｗｐ／２は第２の正電圧側閾値電圧Ｖｔｎｐより低い。また、電圧Ｖｗｎ／２は第１の負電圧側閾値電圧Ｖｔｐｎより高い。

【0232】

【0233】

【0234】

なお、第７の動作例の場合、選択セルのデータがデータ“１”の場合、負側読み出し電圧Ｖｒｎを印加することによるデータの破壊は生じない。言い換えれば、第７の動作例の場合、選択セルのデータがデータ“１”であれば、非破壊読み出しが可能となる。

【0235】

一方、選択セルのデータがデータ“０”の場合、第１の負電圧側閾値電圧Ｖｔｐｎより低い負側読み出し電圧Ｖｒｎを印加することで、電流が流れ、選択セルのデータがデータ“１”に変化するおそれがある。言い換えれば、第７の動作例の場合、選択セルのデータがデータ“０”の場合、破壊読み出しとなる可能性がある。したがって、選択セルのデータがデータ“０”の場合、選択セルのデータの読み出し後に、選択セルのデータを維持するためには、データ“０”の再書き込みが必要となる可能性がある。

【0236】

図２５は、第３の実施形態の第３の変形例の記憶装置のメモリ動作の第８の動作例の説明図である。図２５には、メモリ動作を行う際の、正側書き込み電圧Ｖｗｐ、正側書き込み電圧Ｖｗｐの半分の電圧（Ｖｗｐ／２）、負側書き込み電圧Ｖｗｎ、負側書き込み電圧Ｖｗｎの半分の電圧（Ｖｗｎ／２）、正側読み出し電圧Ｖｒｐを示す。

【0237】

第８の動作例では、正電圧側の高抵抗状態と低抵抗状態をメモリ動作に利用する。第８の動作例では、正側読み出し電圧Ｖｒｐを読み出し電圧として用いる。

【0238】

【0239】

選択セルにデータ“０”を書き込む際、上部電極２０に負側書き込み電圧Ｖｗｎを印加する。負側書き込み電圧Ｖｗｎは、第２の負電圧側閾値電圧Ｖｔｎｎよりも低い電圧である。上部電極２０に負側書き込み電圧Ｖｗｎを印加することで、正電圧側で低抵抗状態が実現し、選択セルにデータ“０”が書き込まれる。

【0240】

第８の動作例では、選択セルにデータ“１”を書き込む際、選択セルに記憶されたデータがデータ“０”であると、正側書き込み電圧Ｖｗｐが第１の正電圧側閾値電圧Ｖｔｐｐより低くても、第２の正電圧側閾値電圧Ｖｔｎｐよりも高ければ、電流が流れる。このため、データ“１”が書き込める可能性がある。したがって、例えば、正側書き込み電圧Ｖｗｐを第２の正電圧側閾値電圧Ｖｔｎｐと第１の正電圧側閾値電圧Ｖｔｐｐとの間の電圧に設定することで、記憶装置の低消費電力化、又は高信頼性化が実現できる。

【0241】

また、第８の動作例では、選択セルにデータ“０”を書き込む際、選択セルに記憶されたデータがデータ“１”であると、負側書き込み電圧Ｖｗｎが第２の負電圧側閾値電圧Ｖｔｎｎより高くても、第１の負電圧側閾値電圧Ｖｔｐｎよりも低くければ、電流が流れる。このため、データ“０”が書き込める可能性がある。したがって、例えば、負側書き込み電圧Ｖｗｎを第２の負電圧側閾値電圧Ｖｔｎｎと第１の負電圧側閾値電圧Ｖｔｐｎとの間の電圧に設定することで、記憶装置の低消費電力化、又は高信頼性化が実現できる。

【0242】

【0243】

【0244】

【0245】

なお、第８の動作例の場合、選択セルのデータがデータ“１”の場合、正側読み出し電圧Ｖｒｐを印加することによるデータの破壊は生じない。言い換えれば、第８の動作例の場合、選択セルのデータがデータ“１”であれば、非破壊読み出しが可能となる。

【0246】

一方、選択セルのデータがデータ“０”の場合、第２の正電圧側閾値電圧Ｖｔｎｐより高い正側読み出し電圧Ｖｒｐを印加することで、電流が流れ、選択セルのデータがデータ“１”に変化するおそれがある。言い換えれば、第８の動作例の場合、選択セルのデータがデータ“０”の場合、破壊読み出しとなる可能性がある。したがって、選択セルのデータがデータ“０”の場合、選択セルのデータの読み出し後に、選択セルのデータを維持するためには、データ“０”の再書き込みが必要となる可能性がある。

【0247】

第３の実施形態及びその変形例の記憶装置では、メモリセルＭＣのメモリ素子は、スイッチング機能を有し、かつ、情報を記憶する機能を有している。メモリ層６０は、単層で、第１の実施形態及び第２の実施形態のスイッチング層４０の機能と抵抗変化層５０の機能を実現する。第３の実施形態のメモリ層６０が、単層で、スイッチング機能とメモリ機能を備えることで、メモリセルＭＣの構造を極めて単純な構造にできる。

【0248】

また、第３の実施形態及びその変形例の記憶装置のメモリ層６０は、第１の実施形態及び第２の実施形態のスイッチング層４０と同様の構成を備える。したがって、第３の実施形態及びその変形例によれば、第１の実施形態及び第２の実施形態と同様、低い半選択リーク電流、及び、高い信頼性という優れたスイッチング特性を有する記憶装置を実現できる。

【0249】

なお、第３の実施形態及びその変形例で示したメモリ素子の複数の電流電圧特性は、例えば、適切な化学組成を有するメモリ層６０を採用することで実現できる。

【0250】

（第４の実施形態）
第４の実施形態の記憶装置は、第１の導電層と、第２の導電層と、第１の導電層と第２の導電層との間に設けられた第３の導電層と、第１の導電層と第３の導電層との間に設けられた抵抗変化層と、第３の導電層と第２の導電層との間に設けられたスイッチング層と、を含むメモリセルを備え、スイッチング層は、アルミニウム（Ａｌ）の酸化物又はアルミニウム（Ａｌ）の酸窒化物と、亜鉛（Ｚｎ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、及びビスマス（Ｂｉ）からなる群から選ばれる少なくとも一つの元素である第１の元素と、テルル（Ｔｅ）、硫黄（Ｓ）、及びセレン（Ｓｅ）からなる群から選ばれる少なくとも一つの元素である第２の元素との化合物と、を含む。第４の実施形態の記憶装置は、スイッチング層がアルミニウム（Ａｌ）の酸化物又はアルミニウム（Ａｌ）の酸窒化物を含む点で、第１の実施形態の記憶装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する場合がある。

【0251】

また、第４の実施形態の記憶装置は、複数の第１の配線と、複数の第１の配線と交差する複数の第２の配線と、を更に備える。そして、複数の第１の配線の一つと、複数の第２の配線の一つが交差する領域に上記メモリセルが設けられる。

【0252】

図２６は、第４の実施形態の記憶装置のメモリセルの模式断面図である。図２６は、図１のメモリセルアレイ１００と同様のメモリセルアレイの中の、一個のメモリセルＭＣの断面を示す。

【0253】

メモリセルＭＣは、図２６に示すように、下部電極１０、上部電極２０、中間電極３０、スイッチング層１４０、及び、抵抗変化層５０を備える。抵抗変化層５０は、固定層５１、トンネル層５２、及び自由層５３を含む。

【0254】

下部電極１０は、第１の導電層の一例である。上部電極２０は、第２の導電層の一例である。中間電極３０は、第３の導電層の一例である。

【0255】

下部電極１０、スイッチング層１４０、及び中間電極３０が、メモリセルＭＣのスイッチング素子を構成する。中間電極３０、抵抗変化層５０、及び上部電極２０が、メモリセルＭＣの抵抗変化素子を構成する。

【0256】

【0257】

【0258】

【0259】

スイッチング層１４０は、下部電極１０と中間電極３０との間に設けられる。スイッチング層１４０の下部電極１０から上部電極２０に向かう第１の方向の厚さは、例えば、５ｎｍ以上５０ｎｍ以下である。スイッチング層１４０の下部電極１０から上部電極２０に向かう第１の方向の厚さは、例えば、５ｎｍ以上２０ｎｍ以下であることがより好ましい。

【0260】

スイッチング層１４０は、半選択セルに流れる半選択リーク電流の増加を抑制する機能を有する。スイッチング層１４０は、特定の閾値電圧で電流が急峻に立ち上がる非線形な電流電圧特性を有する。

【0261】

スイッチング層１４０は、アルミニウム（Ａｌ）の酸化物又はアルミニウム（Ａｌ）の酸窒化物と、カルコゲン化物を含む。カルコゲン化物（ｃｈａｌｃｏｇｅｎｉｄｅ）は、カルコゲン元素であるテルル（Ｔｅ）、硫黄（Ｓ）、又はセレン（Ｓｅ）と、他の元素とが結合した化合物である。

【0262】

スイッチング層１４０は、アルミニウム（Ａｌ）の酸化物、又は、アルミニウム（Ａｌ）の酸窒化物を含む。スイッチング層１４０は、アルミニウム（Ａｌ）の酸化物とアルミニウム（Ａｌ）の酸窒化物の両方を含んでも構わない。スイッチング層１４０は、例えば、酸化アルミニウム又は酸窒化アルミニウムを含む。

【0263】

スイッチング層１４０がアルミニウム（Ａｌ）の酸化物、又は、アルミニウム（Ａｌ）の酸窒化物を含むか否かは、例えば、Ｘ線光電子分光法（ＸＰＳ）又は電子エネルギー損失分光法（ＥＥＬＳ）を用いて判定することが可能である。

【0264】

スイッチング層１４０における、アルミニウム（Ａｌ）の原子濃度は、例えば、１％より大きく４０％より小さい。

【0265】

スイッチング層１４０は、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、イットリウム（Ｙ）、タンタル（Ｔａ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、マグネシウム（Ｍｇ）、チタン（Ｔｉ）、スカンジウム（Ｓｃ）、バナジウム（Ｖ）、及びニオブ（Ｎｂ）からなる群から選ばれる少なくとも一つの元素である第３の元素の酸化物又は第３の元素の酸窒化物を含んでも構わない。

【0266】

スイッチング層１４０における、アルミニウム（Ａｌ）の原子濃度に対する酸素（Ｏ）の原子濃度の比率は、例えば、０．５以上５．０以下である。スイッチング層１４０における、アルミニウム（Ａｌ）原子濃度に対する酸素（Ｏ）の原子濃度の比率は、より好ましくは０．５以上３．０以下である。

【0267】

スイッチング層１４０は、亜鉛（Ｚｎ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、及びビスマス（Ｂｉ）からなる群から選ばれる少なくとも一つの元素である第１の元素と、テルル（Ｔｅ）、硫黄（Ｓ）、及びセレン（Ｓｅ）からなる群から選ばれる少なくとも一つの元素である第２の元素との化合物であるカルコゲン化物を含む。スイッチング層１４０は、第１の元素のカルコゲン化物を含む。スイッチング層１４０は、例えば、テルル化亜鉛、テルル化スズ、テルル化ガリウム、テルル化インジウム、テルル化ビスマス、硫化亜鉛、硫化スズ、硫化ガリウム、硫化インジウム、硫化ビスマス、セレン化亜鉛、セレン化スズ、セレン化ガリウム、セレン化インジウム、及びセレン化ビスマスからなる群から選ばれる少なくとも一つのカルコゲン化物を含む。第２の元素としてより好ましくはテルル（Ｔｅ）であり、スイッチング層１４０は、より好ましくは、テルル化亜鉛、テルル化スズ、テルル化ガリウム、テルル化インジウム、及びテルル化ビスマスからなる群から選ばれる少なくとも一つのカルコゲン化物を含む。テルル化物は、硫化物、セレン化物と比べて、バンドギャップが小さいため、書き込み電圧を相対的に小さくすることができ、書き込みを繰り返した場合の、半選択リーク電流の変動や、オン電流の変動などの特性変動を抑制することができるという利点を持つ。

【0268】

スイッチング層１４０が第１の元素のカルコゲン化物を含むか否かは、例えば、Ｘ線吸収微細構造解析（ＸＡＦＳ）、ラマン分光法（Ｒａｍａｎ）、又は電子エネルギー損失分光法（ＥＥＬＳ）を用いて判定することが可能である。

【0269】

上記酸化物又は上記酸窒化物、及び、上記カルコゲン化物は、例えば、スイッチング層１４０の主成分である。上記酸化物又は上記酸窒化物、及び上記カルコゲン化物がスイッチング層１４０の主成分であるとは、スイッチング層１４０に含まれる物質の中で、上記酸化物又は上記酸窒化物、上記カルコゲン化物よりもモル分率の高い物質が存在しないことを意味する。

【0270】

スイッチング層１４０における、アルミニウム（Ａｌ）、第１の元素、第２の元素、及び酸素（Ｏ）の原子濃度の和は、例えば、９０％以上である。

【0271】

スイッチング層１４０は、例えば、上記酸化物又は上記酸窒化物、及び上記カルコゲン化物の混合物を含む。上記酸化物又は上記酸窒化物、及び上記カルコゲン化物は、例えば、混合した状態で、スイッチング層１４０の中に存在する。

【0272】

スイッチング層１４０における、アルミニウム（Ａｌ）、第１の元素、第２の元素、及び酸素（Ｏ）の原子濃度の和に対する、アルミニウム（Ａｌ）と酸素（Ｏ）の原子濃度の和の比率は、例えば、３％以上９７％以下である。例えば、第１の元素が亜鉛（Ｚｎ）、第２の元素がテルル（Ｔｅ）の場合、スイッチング層１４０における、アルミニウム（Ａｌ）、亜鉛（Ｚｎ）、テルル（Ｔｅ）、及び酸素（Ｏ）の原子濃度の和に対する、アルミニウム（Ａｌ）と酸素（Ｏ）の原子濃度の和の比率（（Ａｌ＋Ｏ）／（Ａｌ＋Ｚｎ＋Ｔｅ＋Ｏ））は、例えば、３％以上９７％以下である。

【0273】

スイッチング層１４０における、アルミニウム（Ａｌ）、第１の元素、第２の元素、及び酸素（Ｏ）の原子濃度の和に対する、アルミニウム（Ａｌ）と酸素（Ｏ）の原子濃度の和の比率は、例えば、５％以上８０％未満である。また、アルミニウム（Ａｌ）、第１の元素、第２の元素、及び酸素（Ｏ）の原子濃度の和に対する、第２の元素の原子濃度と第１の元素の原子濃度の差の絶対値の比率は、例えば、２０％以下である。

【0274】

アルミニウム（Ａｌ）、亜鉛（Ｚｎ）、テルル（Ｔｅ）、及び酸素（Ｏ）の原子濃度の和に対する、アルミニウム（Ａｌ）と酸素（Ｏ）の原子濃度の和の比率（Ａｌ＋Ｏ）／（Ａｌ＋Ｚｎ＋Ｔｅ＋Ｏ）が、例えば、５％以上８０％未満である。そして、例えば、アルミニウム（Ａｌ）、亜鉛（Ｚｎ）、テルル（Ｔｅ）、及び酸素（Ｏ）の原子濃度の和に対する、テルル（Ｔｅ）の原子濃度と亜鉛（Ｚｎ）の原子濃度の差の絶対値の比率（｜Ｔｅ－Ｚｎ｜）／（Ａｌ＋Ｚｎ＋Ｔｅ＋Ｏ）が、例えば、２０％以下である。

【0275】

スイッチング層１４０における、第２の元素の原子濃度は、例えば、第１の元素の原子濃度より高い。例えば、第１の元素が亜鉛（Ｚｎ）、第２の元素がテルル（Ｔｅ）の場合、スイッチング層１４０における、テルル（Ｔｅ）の原子濃度は、例えば、亜鉛（Ｚｎ）の原子濃度よりも高い。

【0276】

スイッチング層１４０には、例えば、第１の元素と第２の元素が結合して形成されるカルコゲン化物と、カルコゲン化物を形成しない余剰の第２の元素が存在する。例えば、第１の元素が亜鉛（Ｚｎ）、第２の元素がテルル（Ｔｅ）の場合、スイッチング層１４０に、テルル化亜鉛と余剰のテルル（Ｔｅ）が共存する。

【0277】

例えば、スイッチング層１４０に含まれるアルミニウム（Ａｌ）の酸化物又はアルミニウム（Ａｌ）の酸窒化物の少なくとも一部は結晶質である。スイッチング層１４０に含まれるアルミニウム（Ａｌ）の酸化物又はアルミニウム（Ａｌ）の酸窒化物の少なくとも一部が結晶質であるか否かは、例えば、電子線回折法を用いて判定することが可能である。なお、スイッチング層１４０に含まれるカルコゲン化物の一部が結晶質であっても構わない。

【0278】

スイッチング層１４０は、例えば、炭素（Ｃ）、ボロン（Ｂ）、窒素（Ｎ）、ゲルマニウム（Ｇｅ）、及びシリコン（Ｓｉ）からなる群から選ばれる少なくとも一つの元素である第４の元素を含む。スイッチング層１４０に含まれる第４の元素の原子濃度は、例えば、５％以上２０％以下である。

【0279】

スイッチング層１４０は、例えば、クロム（Ｃｒ）、ニオブ（Ｎｂ）、及びバナジウム（Ｖ）からなる群から選ばれる少なくとも一つの元素である第５の元素を含む。スイッチング層１４０に含まれる第５の元素の原子濃度は、例えば、１％以上１０％以下である。

【0280】

スイッチング層１４０は、例えば、スパッタリング法により形成することが可能である。アルミニウム（Ａｌ）の酸化物又はアルミニウム（Ａｌ）の酸窒化物と、第１の元素のカルコゲン化物を含むスイッチング層１４０は、例えば、アルミニウム（Ａｌ）の酸化物又はアルミニウム（Ａｌ）の酸窒化物から成るターゲットと、第１の元素のカルコゲン化物から成るターゲットを用いたコ・スパッタリング法（ｃｏ－ｓｐｕｔｔｅｒｉｎｇ法）により形成することが可能である。また、スイッチング層１４０は、例えば、アルミニウム（Ａｌ）の酸化物又はアルミニウム（Ａｌ）の酸窒化物と、第１の元素のカルコゲン化物との混合物からなるターゲットを用いたスパッタリング法により形成することが可能である。

【0281】

【0282】

【0283】

次に、第４の実施形態の記憶装置の作用及び効果について説明する。

【0284】

第４の実施形態のスイッチング素子のスイッチング層１４０は、アルミニウム（Ａｌ）の酸化物又はアルミニウム（Ａｌ）の酸窒化物と、第１の元素のカルコゲン化物を含む。スイッチング層１４０がアルミニウム（Ａｌ）の酸化物又はアルミニウム（Ａｌ）の酸窒化物と、第１の元素のカルコゲン化物を含むことにより、第１の実施形態のスイッチング素子と同様、低い半選択リーク電流、及び、特性変動の抑制、が実現できる。なお、第４の実施形態のスイッチング素子における第１の元素、第２の元素、及び第３の元素は、それぞれ、第１の実施形態のスイッチング素子における第２の元素、第３の元素、及び第１の元素に対応する。

【0285】

第４の実施形態のスイッチング素子は、スイッチング層１４０がアルミニウム（Ａｌ）の酸化物又はアルミニウム（Ａｌ）の酸窒化物を含むことにより、第１の実施形態のスイッチング素子と比較して、スイッチング素子の面積を縮小した際の、半選択リーク電流の減少率が大きくなる。したがって、第４の実施形態のスイッチング素子は、第１の実施形態のスイッチング素子と比較して、更に半選択リーク電流が低減できる。

【0286】

スイッチング層１４０における、アルミニウム（Ａｌ）の原子濃度は１％より大きく４０％より小さいことが好ましい。上記範囲を充足することで、スイッチング素子の特性が更に向上する。

【0287】

スイッチング層１４０における、アルミニウム（Ａｌ）の原子濃度に対する酸素（Ｏ）の原子濃度の比率は、０．５以上５．０以下であることが好ましく、０．５以上３．０以下であることがより好ましい。上記範囲を充足することで、スイッチング素子の特性が更に向上する。

【0288】

スイッチング層１４０における、アルミニウム（Ａｌ）、第１の元素、第２の元素、及び酸素（Ｏ）の原子濃度の和に対する、アルミニウム（Ａｌ）と酸素（Ｏ）の原子濃度の和の比率は、例えば、３％以上９７％以下であることが好ましく、５％以上８０％未満であることがより好ましく、１０％以上６０％未満であることが更に好ましく、２０％以上５０％未満であることが最も好ましい。上記範囲を充足することで、スイッチング素子の特性が更に向上する。

【0289】

また、スイッチング層１４０における、アルミニウム（Ａｌ）、第１の元素、第２の元素、及び酸素（Ｏ）の原子濃度の和に対する、アルミニウム（Ａｌ）と酸素（Ｏ）の原子濃度の和の比率が、例えば、５％以上８０％未満であることが好ましい。加えて、アルミニウム（Ａｌ）、第１の元素、第２の元素、及び酸素（Ｏ）の原子濃度の和に対する、第２の元素の原子濃度と第１の元素の原子濃度の差の絶対値の比率が、２０％以下であることが好ましく、１０％以下であることがより好ましく、５％以下であることが更に好ましい。上記範囲を充足することで、スイッチング素子の特性が更に向上する。

【0290】

スイッチング層１４０における、テルル（Ｔｅ）の原子濃度は亜鉛（Ｚｎ）の原子濃度より高く、かつ、アルミニウム（Ａｌ）、亜鉛（Ｚｎ）、テルル（Ｔｅ）、及び酸素（Ｏ）の原子濃度の和に対するアルミニウム（Ａｌ）と酸素（Ｏ）の原子濃度の和の比率が５％以上８０％未満であり、かつ、アルミニウム（Ａｌ）、亜鉛（Ｚｎ）、テルル（Ｔｅ）、及び酸素（Ｏ）の原子濃度の和に対する、テルル（Ｔｅ）の原子濃度と亜鉛（Ｚｎ）の原子濃度の差の比率が５％以上２０％以下であることが好ましい。

【0291】

スイッチング層１４０における、第２の元素の原子濃度は、第１の元素の原子濃度より高いことが好ましい。第２の元素の原子濃度が第１の元素の原子濃度より高いことで、スイッチング素子の特性が更に向上する。

【0292】

スイッチング素子の特性を更に向上させる観点から、スイッチング層１４０は、炭素（Ｃ）、ボロン（Ｂ）、窒素（Ｎ）、ゲルマニウム（Ｇｅ）、及びシリコン（Ｓｉ）からなる群から選ばれる少なくとも一つの元素である第４の元素を含むことが好ましい。スイッチング素子の特性を更に向上させる観点から、スイッチング層１４０に含まれる第４の元素の原子濃度は、５％以上２０％以下であることが好ましい。

【0293】

スイッチング素子の特性を更に向上させる観点から、スイッチング層１４０は、クロム（Ｃｒ）、ニオブ（Ｎｂ）、及びバナジウム（Ｖ）からなる群から選ばれる少なくとも一つの元素である第５の元素を含むことが好ましい。スイッチング素子の特性を更に向上させる観点から、スイッチング層１４０に含まれる第５の元素の原子濃度は、１％以上１０％以下であることが好ましい。スイッチング層１４０が第５の元素を含むことで、第１の元素のカルコゲン化物の凝集が抑制されると考えられる。

【0294】

特に、スイッチング層１４０がアルミニウム（Ａｌ）の酸窒化物を含む場合、スイッチング層１４０は、クロム（Ｃｒ）、ニオブ（Ｎｂ）、及びバナジウム（Ｖ）からなる群から選ばれる少なくとも一つの元素である第５の元素を含むことで、スイッチング素子の特性が更に向上する。

【0295】

スイッチング素子の特性を更に向上させる観点から、スイッチング層１４０に含まれるアルミニウム（Ａｌ）の酸化物又はアルミニウム（Ａｌ）の酸窒化物の少なくとも一部は結晶質であることが好ましい。アルミニウム（Ａｌ）の酸化物又はアルミニウム（Ａｌ）の酸窒化物の少なくとも一部が結晶質となることでアルミニウム（Ａｌ）の拡散が抑えられ、分離したアルミニウム（Ａｌ）に起因するリーク電流の増大を抑制できると考えられる。

【0296】

（第１の変形例）
第４の実施形態の第１の変形例の記憶装置は、第１の導電層は、第１の部分と第２の部分を含み、第１の部分は、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、及びチタン（Ｔｉ）の中から選ばれる少なくとも一つの元素を含む点で、第４の実施形態の記憶装置と異なる。

【0297】

図２７は、第４の実施形態の第１の変形例の記憶装置のメモリセルの模式断面図である。図２７は、第４の実施形態の図２６に対応する図である。

【0298】

下部電極１０は、第１の部分１１と第２の部分１２とを含む。第２の部分１２は、第１の部分１１とスイッチング層１４０との間に設けられる。

【0299】

【0300】

【0301】

第４の実施形態の第１の変形例の記憶装置は、下部電極１０の第１の部分１１が、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、及びチタン（Ｔｉ）の中から選ばれる少なくとも一つの元素を含むことで、抵抗変化素子の特性の劣化が抑制される。また、第１の部分１１がスイッチング層１４０に接しないことで、スイッチング層１４０からの酸素（Ｏ）の脱離が抑制され、スイッチング素子の特性の劣化が抑制される。

【0302】

以上、第４の実施形態の第１の変形例によれば、第４の実施形態と同様、低い半選択リーク電流、及び、高い信頼性という優れた特性を備えたスイッチング素子が実現できる。

【0303】

（第２の変形例）
第４の実施形態の第２の変形例の記憶装置は、第１の導電層は、第１の部分と第２の部分を含み、第１の部分は、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、及びチタン（Ｔｉ）の中から選ばれる少なくとも一つの元素を含み、第２の導電層は、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、及びチタン（Ｔｉ）の中から選ばれる一つの元素を含み、第３の導電層は、第３の部分と第４の部分を含み、第４の部分は、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、及びチタン（Ｔｉ）の中から選ばれる少なくとも一つの元素を含む点で、第４の実施形態の記憶装置と異なる。

【0304】

図２８は、第４の実施形態の第２の変形例の記憶装置のメモリセルの模式断面図である。図２８は、第４の実施形態の図２６に対応する図である。

【0305】

下部電極１０は、第１の部分１１と第２の部分１２とを含む。第２の部分１２は、第１の部分１１とスイッチング層１４０との間に設けられる。

【0306】

【0307】

【0308】

【0309】

中間電極３０は、第３の部分３１と第４の部分３２とを含む。第３の部分３１は、第４の部分３２とスイッチング層１４０との間に設けられる。

【0310】

【0311】

【0312】

第４の実施形態の第２の変形例の記憶装置は、下部電極１０の第１の部分１１と、上部電極２０と、中間電極３０の第４の部分３２が、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、及びチタン（Ｔｉ）の中から選ばれる少なくとも一つの元素を含むことで、抵抗変化素子の特性の劣化が抑制される。また、下部電極１０の第１の部分１１と、上部電極２０と、中間電極３０の第４の部分３２が、スイッチング層１４０に接しないことで、スイッチング層１４０からの酸素（Ｏ）の脱離が抑制され、スイッチング素子の特性の劣化が抑制される。

【0313】

以上、第４の実施形態の第２の変形例によれば、第４の実施形態と同様、低い半選択リーク電流、及び、高い信頼性という優れた特性を備えたスイッチング素子が実現できる。

【0314】

（第３の変形例）
第４の実施形態の第３の変形例の記憶装置は、第１の導電層は、第１の部分と第２の部分と第５の部分を含み、第１の部分は、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、及びチタン（Ｔｉ）の中から選ばれる少なくとも一つの元素を含み、第２の導電層は、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、及びチタン（Ｔｉ）の中から選ばれる少なくとも一つの元素を含み、第３の導電層は、第３の部分と第４の部分を含み、第４の部分は、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、及びチタン（Ｔｉ）の中から選ばれる少なくとも一つの元素を含む点で、第４の実施形態の記憶装置と異なる。

【0315】

図２９は、第４の実施形態の第３の変形例の記憶装置のメモリセルの模式断面図である。図２９は、第４の実施形態の図２６に対応する図である。

【0316】

下部電極１０は、第１の部分１１と第２の部分１２と第５の部分１３を含む。第２の部分１２は、第１の部分１１とスイッチング層１４０との間に設けられる。第１の部分１１は、第５の部分１３と第２の部分１２との間に設けられる。

【0317】

【0318】

【0319】

【0320】

中間電極３０は、第３の部分３１と第４の部分３２とを含む。第３の部分３１は、第４の部分３２とスイッチング層１４０との間に設けられる。

【0321】

【0322】

【0323】

第４の実施形態の第３の変形例の記憶装置は、下部電極１０の第１の部分１１と、上部電極２０と、中間電極３０の第４の部分３２が、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、及びチタン（Ｔｉ）の中から選ばれる少なくとも一つの元素を含むことで、抵抗変化素子の特性の劣化が抑制される。また、下部電極１０の第１の部分１１と、上部電極２０と、中間電極３０の第４の部分３２が、スイッチング層１４０に接しないことで、スイッチング層１４０からの酸素（Ｏ）の脱離が抑制され、スイッチング素子の特性の劣化が抑制される。

【0324】

以上、第４の実施形態の第３の変形例によれば、第４の実施形態と同様、低い半選択リーク電流、及び、高い信頼性という優れた特性を備えたスイッチング素子が実現できる。

【0325】

第４の実施形態及び変形例によれば、低い半選択リーク電流、及び、高い信頼性という優れた特性を備えたスイッチング素子が実現できる。よって、第４の実施形態及び変形例によれば、特性の優れたスイッチング素子を有する記憶装置を実現できる。

【0326】

（第５の実施形態）
第５の実施形態の記憶装置は、抵抗変化型メモリ（ＲｅＲＡＭ）である点で、第４の実施形態の記憶装置と異なる。以下、第４の実施形態と重複する内容については記述を一部省略する。

【0327】

図３０は、第５の実施形態の記憶装置のメモリセルの模式断面図である。図３０は、図１のメモリセルアレイ１００と同様のメモリセルアレイの中の、一個のメモリセルＭＣの断面を示す。

【0328】

メモリセルＭＣは、図３０に示すように、下部電極１０、上部電極２０、中間電極３０、スイッチング層１４０、及び、抵抗変化層５０を備える。抵抗変化層５０は、高抵抗層５０ｘ及び低抵抗層５０ｙを含む。

【0329】

下部電極１０は、第１の導電層の一例である。上部電極２０は、第２の導電層の一例である。中間電極３０は、第３の導電層の一例である。

【0330】

【0331】

スイッチング層１４０の構成は、第４の実施形態の記憶装置と同様である。

【0332】

抵抗変化層５０は、高抵抗層５０ｘと低抵抗層５０ｙを含む。

【0333】

【0334】

【0335】

【0336】

以上、第５の実施形態の記憶装置によれば、第４の実施形態と同様、低い半選択リーク電流、及び、高い信頼性という優れた特性を備えたスイッチング素子が実現できる。よって、第５の実施形態によれば、特性の優れたスイッチング素子を有する記憶装置を実現できる。

【0337】

（第６の実施形態）
第６の実施形態の記憶装置は、第１の導電層と、第２の導電層と、第１の導電層と第２の導電層との間に設けられたメモリ層と、を含むメモリセルを備え、メモリ層は、アルミニウム（Ａｌ）の酸化物又はアルミニウム（Ａｌ）の酸窒化物と、亜鉛（Ｚｎ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、及びビスマス（Ｂｉ）からなる群から選ばれる少なくとも一つの元素である第１の元素と、テルル（Ｔｅ）、硫黄（Ｓ）、及びセレン（Ｓｅ）からなる群から選ばれる少なくとも一つの元素である第２の元素との化合物と、を含む。第６の実施形態の記憶装置は、メモリ層がアルミニウム（Ａｌ）の酸化物又はアルミニウム（Ａｌ）の酸窒化物を含む点で、第３の実施形態の記憶装置と異なる。以下、第３の実施形態と重複する内容については、一部記述を省略する場合がある。

【0338】

また、第６の実施形態の記憶装置は、複数の第１の配線と、複数の第１の配線と交差する複数の第２の配線と、を更に備える。そして、複数の第１の配線の一つと、複数の第２の配線の一つが交差する領域に上記メモリセルが設けられる。

【0339】

第６の実施形態の記憶装置は、メモリセルが第３の導電層と抵抗変化層を含まず、第４の実施形態及び第５の実施形態のスイッチング層と同様の構成を、メモリ層として含む点で、第４の実施形態及び第５の実施形態の記憶装置と異なる。以下、第４の実施形態又は第５の実施形態と重複する内容については記述を一部省略する。

【0340】

図３１は、第６の実施形態の記憶装置のメモリセルの模式断面図である。図３１は、図１のメモリセルアレイ１００と同様のメモリセルアレイの中の、一個のメモリセルＭＣの断面を示す。

【0341】

メモリセルＭＣは、図３１に示すように、下部電極１０、上部電極２０、及び、メモリ層１６０を備える。

【0342】

下部電極１０は、第１の導電層の一例である。上部電極２０は、第２の導電層の一例である。

【0343】

下部電極１０、メモリ層１６０、及び上部電極２０が、メモリセルＭＣのメモリ素子を構成する。メモリセルＭＣのメモリ素子は、スイッチング機能を有し、かつ、情報を記憶する機能を有している。

【0344】

メモリ層１６０は、第４の実施形態及び第５の実施形態のスイッチング層１４０と同様の構成を備える。すなわち、メモリ層１６０は、アルミニウム（Ａｌ）の酸化物又はアルミニウム（Ａｌ）の酸窒化物と、亜鉛（Ｚｎ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、及びビスマス（Ｂｉ）からなる群から選ばれる少なくとも一つの元素である第１の元素と、テルル（Ｔｅ）、硫黄（Ｓ）、及びセレン（Ｓｅ）からなる群から選ばれる少なくとも一つの元素である第２の元素との化合物と、を含む。

【0345】

メモリ層１６０は、特定の閾値電圧で電流が急峻に立ち上がる非線形な電流電圧特性を有する。また、メモリ層１６０は、所定の電圧の印加により閾値電圧が変化する特性を有する。メモリ層１６０は、所定の電圧の印加により電気抵抗が変化する特性を有する。第６の実施形態において、高抵抗状態とは、読み出し電圧におけるメモリ層１６０の抵抗が相対的に高い状態である。また、第６の実施形態において、低抵抗状態とは、読み出し電圧におけるメモリ層１６０の抵抗が相対的に低い状態である。

【0346】

メモリ層１６０は、半選択セルに流れる半選択リーク電流の増加を抑制する機能を有する。また、メモリ層１６０は、抵抗変化によりデータを記憶する機能を有する。メモリ層１６０は、単層で、第４の実施形態及び第５の実施形態のスイッチング層１４０の機能と抵抗変化層５０の機能を両立させる。

【0347】

第６の実施形態では、メモリセルＭＣのメモリ素子は、スイッチング機能を有し、かつ、情報を記憶する機能を有している。メモリ層１６０は、単層で、第４の実施形態及び第５の実施形態のスイッチング層１４０の機能と抵抗変化層５０の機能を実現する。第６の実施形態のメモリ層１６０が、単層で、スイッチング機能とメモリ機能を備えることで、メモリセルＭＣの構造を極めて単純な構造にできる。

【0348】

また、第６の実施形態のメモリ層１６０は、第４の実施形態及び第５の実施形態のスイッチング層１４０と同様の構成を備える。したがって、第６の実施形態によれば、第４の実施形態及び第５の実施形態と同様、低い半選択リーク電流、及び、高い信頼性という優れたスイッチング特性を有する記憶装置を実現できる。

【0349】

（第７の実施形態）
第７の実施形態の記憶装置は、第１の導電層と、第２の導電層と、第１の導電層と第２の導電層との間に設けられた第３の導電層と、第１の導電層と第３の導電層との間に設けられた抵抗変化層と、第３の導電層と第２の導電層との間に設けられたスイッチング層と、を含むメモリセルを備え、スイッチング層は、シリコン（Ｓｉ）、ボロン（Ｂ）、及びゲルマニウム（Ｇｅ）からなる群から選ばれる少なくとも一つの元素である第１の元素の酸化物又は前記第１の元素の酸窒化物と、亜鉛（Ｚｎ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、及びビスマス（Ｂｉ）からなる群から選ばれる少なくとも一つの元素である第２の元素と、テルル（Ｔｅ）、硫黄（Ｓ）、及びセレン（Ｓｅ）からなる群から選ばれる少なくとも一つの元素である第３の元素との化合物と、を含む。第７の実施形態の記憶装置は、スイッチング層がシリコン（Ｓｉ）、ボロン（Ｂ）、及びゲルマニウム（Ｇｅ）からなる群から選ばれる少なくとも一つの元素である第１の元素の酸化物又は第１の元素の酸窒化物を含む点で、第１の実施形態の記憶装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する場合がある。

【0350】

また、第７の実施形態の記憶装置は、複数の第１の配線と、複数の第１の配線と交差する複数の第２の配線と、を更に備える。そして、複数の第１の配線の一つと、複数の第２の配線の一つが交差する領域に上記メモリセルが設けられる。

【0351】

図３２は、第７の実施形態の記憶装置のメモリセルの模式断面図である。図３２は、図１のメモリセルアレイ１００と同様のメモリセルアレイの中の、一個のメモリセルＭＣの断面を示す。

【0352】

メモリセルＭＣは、図３２に示すように、下部電極１０、上部電極２０、中間電極３０、スイッチング層２４０、及び、抵抗変化層５０を備える。抵抗変化層５０は、固定層５１、トンネル層５２、及び自由層５３を含む。

【0353】

下部電極１０は、第１の導電層の一例である。上部電極２０は、第２の導電層の一例である。中間電極３０は、第３の導電層の一例である。

【0354】

下部電極１０、スイッチング層２４０、及び中間電極３０が、メモリセルＭＣのスイッチング素子を構成する。中間電極３０、抵抗変化層５０、及び上部電極２０が、メモリセルＭＣの抵抗変化素子を構成する。

【0355】

【0356】

【0357】

【0358】

スイッチング層２４０は、下部電極１０と中間電極３０との間に設けられる。スイッチング層２４０の下部電極１０から上部電極２０に向かう第１の方向の厚さは、例えば、５ｎｍ以上５０ｎｍ以下である。スイッチング層２４０の下部電極１０から上部電極２０に向かう第１の方向の厚さは、例えば、５ｎｍ以上２０ｎｍ以下であることがより好ましい。

【0359】

スイッチング層２４０は、半選択セルに流れる半選択リーク電流の増加を抑制する機能を有する。スイッチング層２４０は、特定の閾値電圧で電流が急峻に立ち上がる非線形な電流電圧特性を有する。

【0360】

スイッチング層２４０は、酸化物又は酸窒化物と、カルコゲン化物を含む。カルコゲン化物（ｃｈａｌｃｏｇｅｎｉｄｅ）は、カルコゲン元素であるテルル（Ｔｅ）、硫黄（Ｓ）、又はセレン（Ｓｅ）と、他の元素とが結合した化合物である。

【0361】

スイッチング層２４０は、シリコン（Ｓｉ）、ボロン（Ｂ）、及びゲルマニウム（Ｇｅ）からなる群から選ばれる少なくとも一つの元素である第１の元素の酸化物又は第１の元素の酸窒化物を含む。スイッチング層２４０は、第１の元素の酸化物と第１の元素の酸窒化物の両方を含んでも構わない。スイッチング層２４０は、例えば、酸化シリコン、酸化ボロン、及び酸化ゲルマニウムからなる群から選ばれる少なくとも一つの酸化物を含む。スイッチング層２４０は、例えば、酸窒化シリコン、酸窒化ボロン、及び酸窒化ゲルマニウムからなる群から選ばれる少なくとも一つの酸窒化物を含む。

【0362】

スイッチング層２４０が第１の元素の酸化物、又は、第１の元素の酸窒化物を含むか否かは、例えば、Ｘ線光電子分光法（ＸＰＳ）又は電子エネルギー損失分光法（ＥＥＬＳ）を用いて判定することが可能である。

【0363】

スイッチング層２４０における、第１の元素の原子濃度に対する酸素（Ｏ）の原子濃度の比率は、例えば、０．５以上４．０以下である。スイッチング層２４０における、第１の元素の原子濃度に対する酸素（Ｏ）の原子濃度の比率は、より好ましくは０．５以上３．０以下である。

【0364】

スイッチング層２４０は、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、イットリウム（Ｙ）、タンタル（Ｔａ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、マグネシウム（Ｍｇ）、チタン（Ｔｉ）、スカンジウム（Ｓｃ）、バナジウム（Ｖ）、及びニオブ（Ｎｂ）からなる群から選ばれる少なくとも一つの元素の酸化物又は上記少なくとも一つの元素の酸窒化物を含んでも構わない。

【0365】

スイッチング層２４０は、亜鉛（Ｚｎ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、及びビスマス（Ｂｉ）からなる群から選ばれる少なくとも一つの元素である第２の元素と、テルル（Ｔｅ）、硫黄（Ｓ）、及びセレン（Ｓｅ）からなる群から選ばれる少なくとも一つの元素である第３の元素との化合物であるカルコゲン化物を含む。スイッチング層２４０は、第２の元素のカルコゲン化物を含む。スイッチング層２４０は、例えば、テルル化亜鉛、テルル化スズ、テルル化ガリウム、テルル化インジウム、テルル化ビスマス、硫化亜鉛、硫化スズ、硫化ガリウム、硫化インジウム、硫化ビスマス、セレン化亜鉛、セレン化スズ、セレン化ガリウム、セレン化インジウム、及びセレン化ビスマスからなる群から選ばれる少なくとも一つのカルコゲン化物を含む。第３の元素としてより好ましくはテルル（Ｔｅ）であり、スイッチング層２４０は、より好ましくは、テルル化亜鉛、テルル化スズ、テルル化ガリウム、テルル化インジウム、及びテルル化ビスマスからなる群から選ばれる少なくとも一つのカルコゲン化物を含む。テルル化物は、硫化物、セレン化物と比べて、バンドギャップが小さいため、書き込み電圧を相対的に小さくすることができ、書き込みを繰り返した場合の、半選択リーク電流の変動や、オン電流の変動などの特性変動を抑制することができるという利点を持つ。

【0366】

スイッチング層２４０が第２の元素のカルコゲン化物を含むか否かは、例えば、Ｘ線吸収微細構造解析（ＸＡＦＳ）、ラマン分光法（Ｒａｍａｎ）、又は電子エネルギー損失分光法（ＥＥＬＳ）を用いて判定することが可能である。

【0367】

上記酸化物又は上記酸窒化物、及び、上記カルコゲン化物は、例えば、スイッチング層２４０の主成分である。上記酸化物又は上記酸窒化物、及び上記カルコゲン化物がスイッチング層２４０の主成分であるとは、スイッチング層２４０に含まれる物質の中で、上記酸化物又は上記カルコゲン化物よりもモル分率の高い物質が存在しないことを意味する。

【0368】

スイッチング層２４０における、第１の元素、第２の元素、第３の元素、及び酸素（Ｏ）の原子濃度の和は、例えば、９０％以上である。

【0369】

スイッチング層２４０は、例えば、上記酸化物又は上記酸窒化物、及び上記カルコゲン化物の混合物を含む。上記酸化物又は上記酸窒化物、及び上記カルコゲン化物は、例えば、混合した状態で、スイッチング層２４０の中に存在する。

【0370】

スイッチング層２４０における、第１の元素、第２の元素、第３の元素、及び酸素（Ｏ）の原子濃度の和に対する、第１の元素と酸素（Ｏ）の原子濃度の和の比率は、例えば、３％以上９７％以下である。

【0371】

スイッチング層２４０における、第３の元素の原子濃度は、例えば、第２の元素の原子濃度より高い。例えば、第２の元素が亜鉛（Ｚｎ）、第３の元素がテルル（Ｔｅ）の場合、スイッチング層２４０における、テルル（Ｔｅ）の原子濃度は、例えば、亜鉛（Ｚｎ）の原子濃度よりも高い。

【0372】

スイッチング層２４０には、例えば、第２の元素と第３の元素が結合して形成されるカルコゲン化物と、カルコゲン化物を形成しない余剰の第３の元素が存在する。例えば、第２の元素が亜鉛（Ｚｎ）、第３の元素がテルル（Ｔｅ）の場合、スイッチング層２４０に、テルル化亜鉛と余剰のテルル（Ｔｅ）が共存する。

【0373】

例えば、スイッチング層２４０に含まれる上記酸化物又は上記酸窒化物の少なくとも一部は結晶質である。スイッチング層２４０に含まれる上記酸化物又は上記酸窒化物の少なくとも一部が結晶質であるか否かは、例えば、電子線回折法を用いて判定することが可能である。なお、スイッチング層２４０に含まれるカルコゲン化物の一部が結晶質であっても構わない。

【0374】

スイッチング層２４０は、例えば、炭素（Ｃ）を含む。スイッチング層２４０に含まれる炭素（Ｃ）の原子濃度は、例えば、５％以上２０％以下である。

【0375】

スイッチング層２４０は、例えば、クロム（Ｃｒ）、ニオブ（Ｎｂ）、及びバナジウム（Ｖ）からなる群から選ばれる少なくとも一つの元素である第５の元素を含む。スイッチング層２４０に含まれる第５の元素の原子濃度は、例えば、１％以上１０％以下である。

【0376】

スイッチング層２４０は、例えば、スパッタリング法により形成することが可能である。第１の元素の酸化物と、第２の元素のカルコゲン化物を含むスイッチング層２４０は、例えば、第１の元素の酸化物から成るターゲットと、第２の元素のカルコゲン化物から成るターゲットを用いたコ・スパッタリング法（ｃｏ－ｓｐｕｔｔｅｒｉｎｇ法）により形成することが可能である。また、スイッチング層２４０は、例えば、第１の元素の酸化物と、第２の元素のカルコゲン化物との混合物からなるターゲットを用いたスパッタリング法により形成することが可能である。

【0377】

【0378】

【0379】

次に、第７の実施形態の記憶装置の作用及び効果について説明する。

【0380】

第７の実施形態のスイッチング素子のスイッチング層２４０は、シリコン（Ｓｉ）、ボロン（Ｂ）、及びゲルマニウム（Ｇｅ）からなる群から選ばれる少なくとも一つの元素である第１の元素の酸化物又は第１の元素の酸窒化物と、第２の元素のカルコゲン化物を含む。スイッチング層２４０が第１の元素の酸化物又は第１の元素の酸窒化物と、第２の元素のカルコゲン化物を含むことにより、第１の実施形態のスイッチング素子と同様、低い半選択リーク電流、及び、特性変動の抑制、が実現できる。

【0381】

第７の実施形態のスイッチング素子は、スイッチング層２４０が特にガラス形成能の高い、シリコン（Ｓｉ）、ボロン（Ｂ）、及びゲルマニウム（Ｇｅ）からなる群から選ばれる少なくとも一つの元素である第１の元素の酸化物又は第１の元素の酸窒化物を含むことで、非晶質を維持しやすい。したがって、第７の実施形態のスイッチング素子は、第１の実施形態のスイッチング素子と比較して、更に低い半選択リーク電流、及び、更なる特性変動の抑制を実現できる。

【0382】

スイッチング層２４０における、第１の元素の原子濃度に対する酸素（Ｏ）の原子濃度の比率は、０．５以上４．０以下であることが好ましく、０．５以上３．０以下であることがより好ましい。上記範囲を充足することで、スイッチング素子の特性が更に向上する。

【0383】

スイッチング層２４０における、第１の元素、第２の元素、第３の元素、及び酸素（Ｏ）の原子濃度の和に対する、第１の元素と酸素（Ｏ）の原子濃度の和の比率は、例えば、３％以上９７％以下であることが好ましく、５％以上８０％未満であることがより好ましく、１０％以上６０％未満であることが更に好ましく、２０％以上５０％未満であることが最も好ましい。上記範囲を充足することで、スイッチング素子の特性が更に向上する。

【0384】

また、スイッチング層２４０における、第１の元素、第２の元素、第３の元素、及び酸素（Ｏ）の原子濃度の和に対する、第１の元素と酸素（Ｏ）の原子濃度の和の比率が、例えば、５％以上８０％未満であることが好ましい。加えて、第１の元素、第２の元素、第３の元素、及び酸素（Ｏ）の原子濃度の和に対する、第３の元素の原子濃度と第２の元素の原子濃度の差の絶対値の比率が、２０％以下であることが好ましく、１０％以下であることがより好ましく、５％以下であることが更に好ましい。上記範囲を充足することで、スイッチング素子の特性が更に向上する。

【0385】

スイッチング層２４０における、テルル（Ｔｅ）の原子濃度は亜鉛（Ｚｎ）の原子濃度より高く、かつ、第１の元素、亜鉛（Ｚｎ）、テルル（Ｔｅ）、及び酸素（Ｏ）の原子濃度の和に対する第１の元素と酸素（Ｏ）の原子濃度の和の比率が５％以上８０％未満であり、かつ、第１の元素、亜鉛（Ｚｎ）、テルル（Ｔｅ）、及び酸素（Ｏ）の原子濃度の和に対する、テルル（Ｔｅ）の原子濃度と亜鉛（Ｚｎ）の原子濃度の差の比率が５％以上２０％以下であることが好ましい。

【0386】

スイッチング層２４０における、第３の元素の原子濃度は、第２の元素の原子濃度より高いことが好ましい。第３の元素の原子濃度が第２の元素の原子濃度より高いことで、スイッチング素子の特性が更に向上する。

【0387】

スイッチング素子の特性を更に向上させる観点から、スイッチング層２４０は、炭素（Ｃ）を含むことが好ましい。スイッチング素子の特性を更に向上させる観点から、スイッチング層２４０に含まれる炭素（Ｃ）の原子濃度は、５％以上２０％以下であることが好ましい。

【0388】

スイッチング素子の特性を更に向上させる観点から、スイッチング層２４０は、クロム（Ｃｒ）、ニオブ（Ｎｂ）、及びバナジウム（Ｖ）からなる群から選ばれる少なくとも一つの元素である第５の元素を含むことが好ましい。スイッチング素子の特性を更に向上させる観点から、スイッチング層２４０に含まれる第５の元素の原子濃度は、１％以上１０％以下であることが好ましい。スイッチング層２４０が第５の元素を含むことで、第２の元素のカルコゲン化物の凝集が抑制されると考えられる。

【0389】

特に、スイッチング層２４０が第１の元素の酸窒化物を含む場合、スイッチング層２４０は、クロム（Ｃｒ）、ニオブ（Ｎｂ）、及びバナジウム（Ｖ）からなる群から選ばれる少なくとも一つの元素である第５の元素を含むことで、スイッチング素子の特性が更に向上する。

【0390】

スイッチング素子の特性を更に向上させる観点から、スイッチング層２４０に含まれる第１の元素の酸化物又は第１の元素の酸窒化物の少なくとも一部は結晶質であることが好ましい。第１の元素の酸化物又は第１の元素の酸窒化物の少なくとも一部が結晶質となることで第１の元素の拡散が抑えられ、分離した第１の元素に起因するリーク電流の増大を抑制できると考えられる。

【0391】

第７の実施形態によれば、低い半選択リーク電流、及び、高い信頼性という優れた特性を備えたスイッチング素子が実現できる。よって、第７の実施形態によれば、特性の優れたスイッチング素子を有する記憶装置を実現できる。

【0392】

（第８の実施形態）
第８の実施形態の記憶装置は、抵抗変化型メモリ（ＲｅＲＡＭ）である点で、第７の実施形態の記憶装置と異なる。以下、第７の実施形態と重複する内容については記述を一部省略する。

【0393】

図３３は、第８の実施形態の記憶装置のメモリセルの模式断面図である。図３３は、図１のメモリセルアレイ１００と同様のメモリセルアレイの中の、一個のメモリセルＭＣの断面を示す。

【0394】

メモリセルＭＣは、図３３に示すように、下部電極１０、上部電極２０、中間電極３０、スイッチング層２４０、及び、抵抗変化層５０を備える。抵抗変化層５０は、高抵抗層５０ｘ及び低抵抗層５０ｙを含む。

【0395】

下部電極１０は、第１の導電層の一例である。上部電極２０は、第２の導電層の一例である。中間電極３０は、第３の導電層の一例である。

【0396】

【0397】

スイッチング層２４０の構成は、第７の実施形態の記憶装置と同様である。

【0398】

抵抗変化層５０は、高抵抗層５０ｘと低抵抗層５０ｙを含む。

【0399】

【0400】

【0401】

【0402】

以上、第８の実施形態の記憶装置によれば、第７の実施形態と同様、低い半選択リーク電流、及び、高い信頼性という優れた特性を備えたスイッチング素子が実現できる。よって、第８の実施形態によれば、特性の優れたスイッチング素子を有する記憶装置を実現できる。

【0403】

（第９の実施形態）
第９の実施形態の記憶装置は、第１の導電層と、第２の導電層と、第１の導電層と第２の導電層との間に設けられたメモリ層と、を含むメモリセルを備え、メモリ層は、シリコン（Ｓｉ）、ボロン（Ｂ）、及びゲルマニウム（Ｇｅ）からなる群から選ばれる少なくとも一つの元素である第１の元素の酸化物又は第１の元素の酸窒化物と、亜鉛（Ｚｎ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、及びビスマス（Ｂｉ）からなる群から選ばれる少なくとも一つの元素である第２の元素と、テルル（Ｔｅ）、硫黄（Ｓ）、及びセレン（Ｓｅ）からなる群から選ばれる少なくとも一つの元素である第３の元素との化合物と、を含む。第９の実施形態の記憶装置は、メモリ層がシリコン（Ｓｉ）、ボロン（Ｂ）、及びゲルマニウム（Ｇｅ）からなる群から選ばれる少なくとも一つの元素である第１の元素の酸化物又は第１の元素の酸窒化物を含む点で、第３の実施形態の記憶装置と異なる。以下、第３の実施形態と重複する内容については、一部記述を省略する場合がある。

【0404】

また、第９の実施形態の記憶装置は、複数の第１の配線と、複数の第１の配線と交差する複数の第２の配線と、を更に備える。そして、複数の第１の配線の一つと、複数の第２の配線の一つが交差する領域に上記メモリセルが設けられる。

【0405】

第９の実施形態の記憶装置は、メモリセルが第３の導電層と抵抗変化層を含まず、第７の実施形態及び第８の実施形態のスイッチング層と同様の構成を、メモリ層として含む点で、第７の実施形態及び第８の実施形態の記憶装置と異なる。以下、第７の実施形態又は第８の実施形態と重複する内容については記述を一部省略する。

【0406】

図３４は、第９の実施形態の記憶装置のメモリセルの模式断面図である。図３４は、図１のメモリセルアレイ１００と同様のメモリセルアレイの中の、一個のメモリセルＭＣの断面を示す。

【0407】

メモリセルＭＣは、図３４に示すように、下部電極１０、上部電極２０、及び、メモリ層２６０を備える。

【0408】

下部電極１０は、第１の導電層の一例である。上部電極２０は、第２の導電層の一例である。

【0409】

下部電極１０、メモリ層２６０、及び上部電極２０が、メモリセルＭＣのメモリ素子を構成する。メモリセルＭＣのメモリ素子は、スイッチング機能を有し、かつ、情報を記憶する機能を有している。

【0410】

メモリ層２６０は、第７の実施形態及び第８の実施形態のスイッチング層２４０と同様の構成を備える。すなわち、メモリ層２６０は、シリコン（Ｓｉ）、ボロン（Ｂ）、及びゲルマニウム（Ｇｅ）からなる群から選ばれる少なくとも一つの元素である第１の元素の酸化物又は第１の元素の酸窒化物と、亜鉛（Ｚｎ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、及びビスマス（Ｂｉ）からなる群から選ばれる少なくとも一つの元素である第２の元素と、テルル（Ｔｅ）、硫黄（Ｓ）、及びセレン（Ｓｅ）からなる群から選ばれる少なくとも一つの元素である第３の元素との化合物と、を含む。

【0411】

メモリ層２６０は、特定の閾値電圧で電流が急峻に立ち上がる非線形な電流電圧特性を有する。また、メモリ層２６０は、所定の電圧の印加により閾値電圧が変化する特性を有する。メモリ層２６０は、所定の電圧の印加により電気抵抗が変化する特性を有する。第９の実施形態において、高抵抗状態とは、読み出し電圧におけるメモリ層２６０の抵抗が相対的に高い状態である。また、第９の実施形態において、低抵抗状態とは、読み出し電圧におけるメモリ層２６０の抵抗が相対的に低い状態である。

【0412】

メモリ層２６０は、半選択セルに流れる半選択リーク電流の増加を抑制する機能を有する。また、メモリ層２６０は、抵抗変化によりデータを記憶する機能を有する。メモリ層２６０は、単層で、第７の実施形態及び第８の実施形態のスイッチング層２４０の機能と抵抗変化層５０の機能を両立させる。

【0413】

第９の実施形態では、メモリセルＭＣのメモリ素子は、スイッチング機能を有し、かつ、情報を記憶する機能を有している。メモリ層２６０は、単層で、第７の実施形態及び第８の実施形態のスイッチング層２４０の機能と抵抗変化層５０の機能を実現する。第９の実施形態のメモリ層２６０が、単層で、スイッチング機能とメモリ機能を備えることで、メモリセルＭＣの構造を極めて単純な構造にできる。

【0414】

また、第９の実施形態のメモリ層２６０は、第７の実施形態及び第８の実施形態のスイッチング層２４０と同様の構成を備える。したがって、第９の実施形態によれば、第７の実施形態及び第８の実施形態と同様、低い半選択リーク電流、及び、高い信頼性という優れたスイッチング特性を有する記憶装置を実現できる。

【0415】

第１、第４、及び第７の実施形態では２端子の記憶装置として磁気抵抗メモリ、第２、第５、及び第８の実施形態では記憶装置として抵抗変化型メモリを例に説明したが、その他の２端子の記憶装置に本発明を適用することが可能である。例えば、相変化メモリ（ＰｈａｓｅＣｈａｎｇｅＭｅｍｏｒｙ：ＰＣＭ）、又は、強誘電体メモリ（ＦｅｒｒｏｅｌｅｃｔｒｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ：ＦｅＲＡＭ）に本発明を適用することが可能である。

【0416】

第１、第２、及び第３の実施形態では、スイッチング層又はメモリ層が、ジルコニウム（Ｚｒ）、イットリウム（Ｙ）、タンタル（Ｔａ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、及びマグネシウム（Ｍｇ）からなる群から選ばれる少なくとも一つの元素である第１の元素の酸化物を含む場合を例に説明したが、スイッチング層又はメモリ層は、ジルコニウム（Ｚｒ）、イットリウム（Ｙ）、タンタル（Ｔａ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、マグネシウム（Ｍｇ）、スカンジウム（Ｓｃ）、バナジウム（Ｖ）、及びニオブ（Ｎｂ）からなる群から選ばれる少なくとも一つの元素である第１の元素の酸化物を含んでも構わない。

【0417】

以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0418】

１０下部電極（第１の導電層）
２０上部電極（第２の導電層）
３０中間電極（第３の導電層）
４０スイッチング層
５０抵抗変化層
６０メモリ層
１０２ワード線（第１の配線）
１０３ビット線（第２の配線）
１４０スイッチング層
１６０メモリ層
２４０スイッチング層
２６０メモリ層
ＭＣメモリセル

【図1】