IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社ニコンの特許一覧

<>
  • 特開-撮像素子及び撮像装置 図1
  • 特開-撮像素子及び撮像装置 図2
  • 特開-撮像素子及び撮像装置 図3A
  • 特開-撮像素子及び撮像装置 図3B
  • 特開-撮像素子及び撮像装置 図4
  • 特開-撮像素子及び撮像装置 図5
  • 特開-撮像素子及び撮像装置 図6
  • 特開-撮像素子及び撮像装置 図7
  • 特開-撮像素子及び撮像装置 図8
  • 特開-撮像素子及び撮像装置 図9
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024094340
(43)【公開日】2024-07-09
(54)【発明の名称】撮像素子及び撮像装置
(51)【国際特許分類】
   H04N 25/773 20230101AFI20240702BHJP
【FI】
H04N25/773
【審査請求】有
【請求項の数】10
【出願形態】OL
(21)【出願番号】P 2024060622
(22)【出願日】2024-04-04
(62)【分割の表示】P 2021522218の分割
【原出願日】2020-05-15
(31)【優先権主張番号】P 2019097846
(32)【優先日】2019-05-24
(33)【優先権主張国・地域又は機関】JP
(71)【出願人】
【識別番号】000004112
【氏名又は名称】株式会社ニコン
(74)【代理人】
【識別番号】110000877
【氏名又は名称】弁理士法人RYUKA国際特許事務所
(72)【発明者】
【氏名】綱井 史郎
(57)【要約】
【解決手段】光を電荷に変換する光電変換部と、前記光電変換部で変換された電荷の蓄積量が閾値を超えた回数に基づく第1情報を出力する計数部と、前記光電変換部で変換された電荷の蓄積量が前記閾値を超えなかったときに算出される第2情報を出力する制御部とを備える撮像素子を提供する。
【選択図】図2
【特許請求の範囲】
【請求項1】
光を電荷に変換する光電変換部と、
前記光電変換部で変換された電荷の蓄積量が閾値を超えた回数に基づく第1情報を出力する計数部と、
前記光電変換部で変換された電荷の蓄積量が前記閾値を超えなかったときに算出される第2情報を出力する制御部と
を備える撮像素子。
【請求項2】
請求項1に記載の撮像素子において、
前記制御部は、前記光電変換部で変換された電荷の蓄積量が閾値を超えた回数の累積値に基づいて前記第2情報を算出する撮像素子。
【請求項3】
請求項1または請求項2に記載の撮像素子において、
前記光電変換部で変換された電荷の蓄積量が閾値を超えると、前記光電変換部に蓄積された電荷を排出する排出部を備える撮像素子。
【請求項4】
請求項1から請求項3のいずれか一項に記載の撮像素子において、
前記制御部は、前記光電変換部で変換された電荷の蓄積量が閾値を超えた回数に基づいて前記第1情報を読み出す周期を変更する撮像素子。
【請求項5】
請求項4に記載の撮像素子において、
前記制御部は、前記光電変換部で変換された電荷の蓄積量が閾値を超えた回数が予め定められた回数を超えたときに前記周期を短くする撮像素子。
【請求項6】
請求項1から請求項5のいずれか一項に記載の撮像素子において、
前記制御部は、前記光電変換部で変換された電荷の蓄積量が閾値を超えた回数に基づいて前記閾値を変更する撮像素子。
【請求項7】
請求項6に記載の撮像素子において、
前記制御部は、前記光電変換部で変換された電荷の蓄積量が閾値を超えた回数が予め定められた回数を超えたときに前記閾値を大きくする撮像素子。
【請求項8】
請求項1から請求項7のいずれか一項に記載の撮像素子において、
前記光電変換部で変換された電荷の蓄積量が閾値を超えた回数に基づいて付与された判定情報と前記第1情報とを保持する保持部を備え、
前記制御部は、前記判定情報に基づいて前記第1情報を読み出す撮像素子。
【請求項9】
請求項8に記載の撮像素子において、
前記保持部は、前記光電変換部で変換された電荷の蓄積量が閾値を超えた回数の累積値を保持する撮像素子。
【請求項10】
請求項1から請求項9のいずれか一項に記載の撮像素子と、
前記撮像素子から出力された前記第1情報と、前記撮像素子から出力された前記第2情報とを用いて被写体の情報を生成する生成部と
を備える撮像装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、撮像素子及び撮像装置に関する。
【背景技術】
【0002】
複数の画素を有する撮像素子において、画素への入射光に応じて発生した電荷の蓄積量が閾値に達するとパルスを出力する構成が知られている(例えば、特許文献1図1参照)。
特許文献1 特許第5269456号公報
【0003】
上述した撮像素子では、暗い画素において電荷の蓄積量が閾値に到達しないことがあるため、画素の明るさを推定することが困難である。
【発明の概要】
【0004】
本発明の第1の態様においては、光を電荷に変換する光電変換部と、前記光電変換部で変換された電荷の蓄積量が閾値を超えた回数に基づく第1情報を出力する計数部と、前記光電変換部で変換された電荷の蓄積量が前記閾値を超えなかったときに算出される第2情報を出力する制御部とを備える撮像素子を提供する。
【0005】
本発明の第2の態様においては、第1の態様の撮像素子と、前記撮像素子から出力された前記第1情報と、前記撮像素子から出力された前記第2情報とを用いて被写体の情報を生成する生成部とを備える撮像装置を提供する。
【0006】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【0007】
図1】本発明の実施形態に係る撮像素子100の概要を示す図である。
図2】本発明の実施形態に係る個別処理部212及び制御部300の構成例を示すブロック図である。
図3A】本発明の実施形態に係る個別処理部212の回路構成例を示す図である。
図3B】本発明の実施形態に係る個別処理部212の他の回路構成例を示す図である。
図4図2に示した個別処理部212の動作例を示す図である。
図5図2に示した制御部300の動作例を示す図である。
図6】本発明の実施形態に係る撮像素子100の断面の一例を示す図である。
図7】本発明の別の実施形態に係る撮像素子100の概要を示す図である。
図8】本発明のさらに別の実施形態に係る光電変換部202及び個別処理部212の回路構成例を示す図である。
図9】本発明の実施形態に係る撮像装置500の構成例を示すブロック図である。
【発明を実施するための形態】
【0008】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【0009】
図1は、本発明の実施形態に係る撮像素子100の概要を示す図である。撮像素子100は、被写体からの入射光に応じた画像データを生成する。撮像素子100は、受光部200、信号処理部210及び制御部300を備える。
【0010】
受光部200は、複数の光電変換部202を有する。本例の複数の光電変換部202は、行列方向に沿って配列される。それぞれの光電変換部202は、被写体からの入射光に応じて電荷を発生させる。光電変換部202は、フォトダイオード等の光電変換素子を有する。
【0011】
信号処理部210は、それぞれの光電変換部202が発生した電荷量に応じた画素信号を生成する。信号処理部210は、複数の個別処理部212を有する。個別処理部212は、光電変換部202毎に設けられる。
【0012】
それぞれの個別処理部212は、対応する光電変換部202が発生した電荷量に応じたデジタルの画素信号を生成する。複数の個別処理部212は、複数の光電変換部202が発生したアナログの電荷量を並行して読み出してよい。これにより、グローバルシャッタを実現できる。
【0013】
制御部300は、複数の個別処理部212の外部からそれぞれの個別処理部212を制御する。本例の制御部300は、複数の個別処理部212に対して一つ設けられており、それぞれの個別処理部212とバスで接続される。
【0014】
なお、詳細は後述するが、撮像素子100は、複数のチップが積層された積層構造を有する。図1は、撮像素子100における受光部200、信号処理部210及び制御部300の機能的な対応関係を示したものであり、積層構造における位置関係には必ずしも対応していない。例えば個別処理部212の少なくとも一部の構成要素は、光電変換部202とは異なる層に配置され、制御部300は、複数の光電変換部202及び個別処理部212とはさらに異なる層に配置される。
【0015】
図2は、本発明の実施形態に係る個別処理部212及び制御部300の構成例を示すブロック図である。本例の個別処理部212は、検出部214、リセット部216、計数部218、メモリ220及びフラグ222を有する。光電変換部202が入射光を受光すると、入射光に応じて電荷が発生する。光電変換部202が発生した電荷は、光電変換部202等に蓄積される。
【0016】
検出部214は、それぞれの光電変換部202における電荷の蓄積状態を検出する。本例の検出部214は、対応する光電変換部202における電荷の蓄積量が、閾値を超えたことを検出する。本例の検出部214には、対応する光電変換部202における電荷の蓄積量を示す蓄積電圧Vinと、当該閾値に応じた閾値電圧Vthが入力される。本例の検出部214は、蓄積電圧Vinが閾値電圧Vthより小さくなった場合に、電荷の蓄積量が閾値を超えたと判定して検出信号を出力する。本例の検出部214は、リセット部216により、蓄積状態が所定の条件を満たす光電変換部202の蓄積状態をリセットし、蓄積状態が所定の条件を満たさない光電変換部202の蓄積状態を維持する。
【0017】
リセット部216は、検出部214から検出信号が入力された場合に、対応する光電変換部202における電荷の蓄積量をリセットする。例えばリセット部216は、対応する光電変換部202が発生した電荷を蓄積している領域を、基準電位に接続することで電荷の蓄積量をリセットする。リセット後においても、光電変換部202が発生する電荷により、電荷の蓄積量は再度増大する。つまり、電荷の蓄積量は、増大及びリセットが繰り返される。一方でリセット部216は、検出部214から検出信号が入力されなければ電荷の蓄積量をリセットしないので、光電変換部202の蓄積状態は維持される。
【0018】
計数部218は、対応する光電変換部202における電荷の蓄積量が閾値を超えた回数を計数する。本例の計数部218は、検出部214から検出信号が入力された回数を計数する。なお計数部218は、後述するクロック304の同期パルス信号に基づいて動作する。本例の計数部218は、読み出し周期の経過毎に、計数値に関する情報をメモリ220に出力する。読み出し周期は、後述する調整部302が計数値を読み出す周期である。
【0019】
メモリ220は、計数値に関する情報を、対応する光電変換部202の画素信号として記憶する。メモリ220は、複数の個別処理部212に対して一つ設けられてもよい。メモリ220は、後述するクロック304の同期パルス信号に基づいて動作してよい。例えばメモリ220は、読み出し周期の経過毎に、記憶された計数値に関する情報を制御部300に出力してよい。
【0020】
フラグ222は、計数部218に検出信号が入力されるとフラグを立てる。例えばフラグ222は、初期値が0であり、検出部214から計数部218に検出信号が入力されて計数値がインクリメントされると、1がセットされる。本例のフラグ222は、1ビットのボローフラグであってよい。あるいはフラグ222を設ける代わりに、メモリ220の1ビットをフラグとして用いてもよい。
【0021】
本例の制御部300は、調整部302、クロック304、周期カウンタ306、上位メモリ308及び下位メモリ310を有する。
【0022】
クロック304は、同期パルス信号を発生させる。クロック304は、発生した同期パルス信号を計数部218及び周期カウンタ306に出力する。クロック304は、発生した同期パルス信号をメモリ220に出力してもよい。
【0023】
周期カウンタ306は、電荷の蓄積開始から、予め定められた読み出し周期の経過数をカウントする。読み出し周期は、調整部302が計数値を読み出す周期である。本例の周期カウンタ306は、クロック304から入力された同期パルス信号に従って、読み出し周期の経過数をカウントする。読み出し周期の経過数は、電荷の蓄積開始から、調整部302が計数値を読み出した回数に等しい。周期カウンタ306は、読み出し周期の経過毎に、読み出し周期の経過数を上位メモリ308に出力する。
【0024】
上位メモリ308は、周期カウンタ306から入力された読み出し周期の経過数を格納する。下位メモリ310は、読み出し周期の経過毎に、それぞれの光電変換部202のメモリ220から検出信号の計数値に関する情報を取得して、光電変換部202毎に計数値に関する情報を格納する。下位メモリ310は、光電変換部202毎に設けられてもよい。
【0025】
調整部302は、予め定められた読み出し周期に従って、それぞれの光電変換部202の計数値を読み出す。本例の調整部302は、読み出し周期の経過毎に、それぞれの光電変換部202の計数値に関する情報を下位メモリ310から取得する。あるいは調整部302は、読み出し周期の経過毎に、それぞれの光電変換部202のメモリ220から計数値に関する情報を取得してもよい。調整部302は、読み出した計数値に基づいて、それぞれの光電変換部202への入射光の強度を算出する。
【0026】
また本例の調整部302は、メモリ220から取得した計数値に関する情報に応じて、クロック304が出力する同期パルス信号の周期を調整する。調整部302は、上位メモリ308及び下位メモリ310に記憶された情報を直接取得して、同期パルス信号の周期を調整してもよい。また調整部302は、計数部218の計数値のリセット及びフラグ222の値のクリアを実行してもよく、リセット部216を制御して、電荷の蓄積量をリセットしてもよい。
【0027】
図3Aは、本発明の実施形態に係る個別処理部212の回路構成例を示す図である。なお、光電変換部202をあわせて示している。
【0028】
本例の検出部214は、CMOSインバータを有する。CMOSインバータは、PMOSトランジスタ232及びNMOSトランジスタ234を有する。CMOSインバータの入力端子は、光電変換部202の出力端子に接続される。光電変換部202が発生した電荷は、光電変換部202と検出部214との間における寄生容量等に蓄積される。CMOSインバータには、当該蓄積された電荷に応じた蓄積電圧Vinが入力される。
【0029】
CMOSインバータの出力は、蓄積電圧VinがCMOSインバータの閾値電圧より小さくなった場合(すなわち、電荷の蓄積量が閾値を超えた場合)に、第1論理値(本例ではL論理)から第2論理値(本例ではH論理)に遷移する。検出部214の出力がL論理からH論理に遷移したエッジが、上述した検出信号として機能する。また、CMOSインバータの閾値電圧が、上述した閾値電圧Vthに相当する。
【0030】
リセット部216は、リセットトランジスタ230を有する。リセットトランジスタ230は、ソース及びドレインが、光電変換部202の出力端子と、所定の高圧側基準電位との間に設けられる。また、リセットトランジスタ230のゲートは、CMOSインバータの出力端子に接続される。リセットトランジスタ230は、CMOSインバータの出力がL論理からH論理に遷移した場合に、光電変換部202と検出部214との間の配線を高圧側基準電位に接続する。これにより、蓄積されていた電荷がリセットされ、検出部214の出力はL論理に遷移する。
【0031】
検出部214の出力がL論理からH論理に遷移すると、計数部218は計数値をインクリメントし、フラグ222は1をセットする。読み出し周期の経過毎に、計数部218はその時点の計数値をメモリ220に格納し、フラグ222の値はクリアされる。このような構成により、小さい回路規模で、個別処理部212を実現できる。
【0032】
図3Bは、本発明の実施形態に係る個別処理部212の他の回路構成例を示す図である。なお、光電変換部202をあわせて示している。
【0033】
本例の検出部214は、コンパレータ236を有する。コンパレータ236は、光電変換部202の出力端子に接続された第1入力端子と、基準電圧線に接続された第2入力端子と、リセット部216及び計数部218に接続された出力端子とを有する。第1入力端子には、光電変換部202が発生した電荷の蓄積量に応じた蓄積電圧Vinが入力される。コンパレータ236は、蓄積電圧Vinと基準電圧Vrefとを比較し、比較結果を出力する。
【0034】
本例の検出部214は、図3Aの検出部214と同様に、蓄積電圧Vinが基準電圧Vrefより大きいか否かに応じてL論理又はH論理の2値信号を出力する。検出部214の出力がL論理からH論理に遷移したエッジが、上述した検出信号として機能する。また、コンパレータ236の基準電圧Vrefが、上述した閾値電圧Vthに相当する。検出部214の出力を受けたリセット部216、計数部218及びフラグ222の動作は図3Aと共通するため、説明を省略する。
【0035】
図4は、図2に示した個別処理部212の動作例を示す図である。図4において横軸は時間を示し、縦軸は蓄積電圧Vinの強度を示す。本例において蓄積電圧Vinは、蓄積された電荷量が増加するに従い減少する。
【0036】
対応する光電変換部202に光が入射すると、電荷の蓄積が開始する(t=0)。光電変換部202が入射光を受光している間、蓄積電圧Vinは、入射光の強度に応じた傾きで減少する。蓄積電圧Vinが閾値電圧Vth以下になると(t=t1)、検出部214が検出信号を出力する。
【0037】
リセット部216は、当該検出信号に応じて、対応する光電変換部202における電荷の蓄積量をリセットする。これにより、蓄積電圧Vinは、所定の初期電圧にもどる。また、当該検出信号に応じて、計数部218は計数値をインクリメントし、フラグ222は1をセットする。
【0038】
リセット部216によるリセット後、所定の時間が経過すると、蓄積電圧Vinは所定のリセット電圧Vrstになる。そして、光電変換部202における入射光の強度に応じて、蓄積電圧Vinが再度減少する。そして、蓄積電圧Vinが閾値電圧Vth以下になると検出部214が検出信号を出力する。このような動作を、電荷の蓄積開始から、予め定められた規定期間が経過するまで繰り返す。予め定められた規定期間は、任意に設定されてよいが、例えば、撮像素子100に対する入射光の入射時間に応じて設定される。上位メモリ308は、規定期間の長さを記憶してよい。
【0039】
なお、規定期間内における入射光量は、閾値電圧Vthとリセット電圧Vrstとの差分に、計数値を乗算した値に対応する。メモリ220は、当該乗算値を記憶してよく、計数値及び当該電圧の差分を対応付けて記憶してもよい。また、規定期間内における入射光量を規定期間の長さで除算することで、単位時間当たりの入射光量に変換できる。メモリ220は、単位時間当たりの入射光量を更に記憶してよい。また、リセット電圧Vrstが既知であれば、当該電圧の差分に代えて、閾値電圧Vthを記憶してもよい。
【0040】
図5は、図2に示した制御部300の動作例を示す図である。ここで、上段は、入射光の強度が大きい光電変換部202Aにおける検出信号の出力状況、下段は、入射光の強度が小さい光電変換部202Bにおける検出信号の出力状況を模式的に示す。矩形は、検出信号の出力を示す。横軸は、電荷の蓄積開始からの経過時間及び予め定められた読み出し周期の経過数を示す。一例として、読み出し周期は100ms、規定期間は1s、最小検出電荷数(検出信号を出力できる電荷の蓄積量)は10に設定されているものとする。また、計数部218の最大カウント数は100であるとする。調整部302は、読み出し周期が経過する毎に、すなわち、t=T1(100ms),T2(200ms)…T10(1s)に、それぞれの計数値を読み出す。
【0041】
まず、図5上段に示す光電変換部202Aに対する制御部300の動作を説明する。図示するように、第1の読み出し周期(t=0~T1)に、検出部214から検出信号が10回出力されている。従って、t=T1において、計数値は10であり、フラグ222には1がセットされている。
【0042】
t=T1において、上位メモリ308は、周期カウンタ306から入力された読み出し周期の経過数として1を格納する。下位メモリ310は、メモリ220の検出信号の計数値に関する情報及びフラグ222の値を取得する。
【0043】
調整部302は、フラグ222の値を取得する。フラグ222の値1は、計数値が1以上であることを示すので、調整部302は、下位メモリ310が取得した計数値10を読み出す。あるいは調整部302は、フラグ222の値を読み出さずに、下位メモリ310から計数値を読み出してもよい。
【0044】
調整部302は、読み出し時に計数値が所定の値以上である場合は、光電変換部202への入射光の強度を読み出し周期毎に算出する。本例では所定の値が1に設定されており、光電変換部202Aのt=T1に読み出された計数値は10である。そこで調整部302は、t=T1に読み出された計数値10を、第1の読み出し周期における光電変換部202Aへの入射光の強度とする。
【0045】
調整部302は、読み出された計数値が所定の値以上の光電変換部の計数値をリセットする。本例では所定の値が1に設定されており、調整部302は、読み出された計数値が1以上の光電変換部202Aの計数部218の計数値をリセットする。併せて、調整部302は、フラグ222の値をクリアする。また、調整部302は、リセット部216を制御して、電荷の蓄積量をリセットしてもよく、電荷の蓄積量をリセットしなくてもよい。
【0046】
また、下位メモリ310は、読み出された計数値の累積値及び読み出し周期毎の入射光の強度を光電変換部毎に格納する。本例の下位メモリ310は、t=T1において、光電変換部202Aの計数値の累積値10及び第1の読み出し周期における入射光の強度10を格納する。
【0047】
以後の読み出し周期でも、制御部300は同じ動作を繰り返す。図5の例では、t=T2においても、読み出された計数値10は所定の値以上である。調整部302は、t=T2に読み出された計数値10を、第2の読み出し周期(t=T1~T2)における光電変換部202Aへの入射光の強度とする。このように調整部302は、読み出し周期毎に入射光の強度を算出する。
【0048】
規定期間終了時(t=T10)に、例えば下位メモリ310に格納された累積値が100であれば、検出信号が100回出力されたことがわかる。画素の明るさは、1秒あたりに出力される電荷の数から求められる。光電変換部202Aに対応する画素では、1秒あたりに出力される電荷の数は、最小検出電荷数10×累積値100=1,000である。
【0049】
このようにして、読み出された計数値が所定の値以上の場合は、読み出し周期が経過する毎に計数値をリセットすることにより、少ない桁数のカウンタでもオーバーフローせず、回路を小型化することができる。
【0050】
次に、図5下段に示す光電変換部202Bに対する制御部300の動作を説明する。図示するように、第1の読み出し周期(t=0~T1)には、検出信号は出力されていない。従って、t=T1において、計数値は0であり、フラグ222の値は0のままである。
【0051】
t=T1において、上位メモリ308は、周期カウンタ306から入力された読み出し周期の経過数として1を格納する。下位メモリ310は、メモリ220の検出信号の計数値に関する情報及びフラグ222の値を取得する。
【0052】
調整部302は、フラグ222の値を取得する。フラグ222の値0は、計数値が0であることを示すので、調整部302は、下位メモリ310が取得した計数値の読み出しを省略してよい。フラグ222は、0で維持される。
【0053】
調整部302は、読み出し時に計数値が所定の値に満たない場合は、所定の値以上の計数値が読み出されるまでの読み出し回数と、所定の値以上の計数値が読み出されるまでに読み出した計数値の累積値とに基づいて、光電変換部202への入射光の強度を算出する。t=T1において、計測値は所定の値に満たないので、第1の読み出し周期における入射光の強度は、この時点では算出されない。
【0054】
また、調整部302は、読み出された計数値が所定の値に達しない光電変換部202の蓄積量をリセットせず、少なくとも次の読み出しまで維持する。調整部302は、読み出された計数値が1に達しない光電変換部202Bの蓄積量をリセットせず、少なくとも次の読み出し(t=T2)まで維持する。
【0055】
図示するように、光電変換部202Bでは、第2の読み出し周期(t=T1~T2)に、検出部214から検出信号が1回出力されている。従って、t=T2において、計数値は1であり、フラグ222には1がセットされている。
【0056】
t=T2において、上位メモリ308は、周期カウンタ306から入力された読み出し周期の経過数として2を格納する。下位メモリ310は、メモリ220の検出信号の計数値及びフラグ222の値を取得する。
【0057】
調整部302は、フラグ222の値を取得する。フラグ222の値1は、計数値が1以上であることを示すので、調整部302は、下位メモリ310が取得した計数値1を読み出す。
【0058】
調整部302は、計数値1が読み出されるまでの読み出し回数2と、計数値が読み出されるまでに読み出した計数値の累積値1とに基づいて、光電変換部202Bへの入射光の強度を算出する。本例の調整部302は、第1の読み出し周期及び第2の読み出し周期における計数値の累積値1を読み出し回数2で除算し、第1の読み出し周期及び第2の読み出し周期における光電変換部202Bへの入射光の強度として0.5を得る。
【0059】
調整部302は、読み出された計数値が1以上の光電変換部202Bの計数部218の計数値をリセットする。併せて、調整部302は、フラグ222の値をクリアする。
【0060】
また、下位メモリ310は、読み出された計数値の累積値及び読み出し周期毎の入射光の強度を光電変換部毎に格納する。本例の下位メモリ310は、t=T2において、光電変換部202Bの計数値の累積値1と、第1の読み出し周期及び第2の読み出し周期のそれぞれにおける入射光の強度0.5とを格納する。
【0061】
以後の読み出し周期でも、制御部300は同じ動作を繰り返す。図5の例では、前回t=T2で計数値が読み出された後、第3の読み出し周期(t=T2~T3)、第4の読み出し周期(t=T3~T4)、第5の読み出し周期(t=T4~T5)における計数値はそれぞれ0、0、1である。t=T5において、調整部302は、t=T2の後、計数値が読み出されるまでに読み出した計数値の累積値1を読み出し回数3で除算し、第3の読み出し周期、第4の読み出し周期及び第5の読み出し周期における光電変換部202Bへの入射光の強度として0.33を得る。
【0062】
規定期間終了時(t=T10)に、例えば下位メモリ310に格納された累積値が5であれば、検出信号が5回出力されたことがわかる。画素の明るさは、1秒あたりに出力される電荷の数から求められる。光電変換部202Bに対応する画素では、1秒あたりに出力される電荷の数は、最小検出電荷数10×累積値5=50である。
【0063】
上述したように、本例の調整部302は、読み出し周期経過時に読み出された計数値が所定の値に達しない光電変換部202Bについては、所定の値以上の計数値が読み出されるまでの読み出し回数と、所定の値以上の計数値が読み出されるまでに読み出した計数値の累積値とに基づいて、読み出し周期毎の入射光の強度を算出する。
【0064】
入射光の強度が小さい光電変換部202では、規定期間において、計数値が0の読み出し周期が存在することがある。例えば動画の場合、読み出し周期における計数値をそのまま当該読み出し周期における入射光の強度として扱うと、入射光の強度が0の期間と0ではない期間とが連続し、ちらつきが生じることがある。そこで本例の調整部302は、読み出し時に計数値が所定の値に満たない場合は、計数値の累積値を読み出し周期の間で平均的に分け与えることにより、読み出し周期毎の計数値のばらつきによる動画のちらつきを防止することができる。
【0065】
また上述したように、本例の調整部302は、t=T1の時点で、読み出された計数値が所定の値に達しない光電変換部202Bにおける電荷の蓄積量をリセットせず、少なくとも次の読み出し(t=T2)まで維持する。光電変換部202Bのように入射光の強度が小さい場合、読み出された時点では計数値が0であったとしても、蓄積量は0ではなく、微量の電荷が蓄積されていることがある。このような微量の蓄積量を周期的にリセットしてしまうと、蓄積量を最小検出電荷数に到達させて検出信号を出力することがさらに難しくなる。
【0066】
本例では、このような微量の蓄積量を周期的にリセットせずに、複数の読み出し周期にわたって維持できる。これにより、入射光の強度が小さい場合であっても、入射光の強度を特定することができる。すなわち、パルス出力するための信号電荷量に既定の読み出し時間内で到達しない入射光強度の少ない画素は、既定の時間より長い蓄積時間とすることにより強度に応じた信号量を検出し、低照度側のダイナミックレンジを拡大することができる。これにより、いわゆる黒つぶれを生じさせることなく、入射光の強度に応じた画像を取得することができる。なお、入射光の強度が極めて小さく、読み出しの最大回数まで、すなわち規定期間終了まで読み出しを繰り返しても蓄積量が閾値に達しなかった場合には、調整部302は、規定期間終了時に蓄積量をリセットしてよい。
【0067】
なお、本例では所定の値を1としているが、所定の値は2又はそれより大きい数値であってよい。例えば所定の値が2に設定された場合、調整部302は、読み出された計数値が1の光電変換部の蓄積量をリセットせず、少なくとも次の読み出しまで維持する。その後、調整部302は、読み出された計数値が2になると、計数値をリセットする。
【0068】
上述したように、画素の明るさは、1秒あたりに出力される電荷の数から求められる。従って、それぞれの画素の明るさは、下位カウンタに格納されたそれぞれの計数値の累積値と、上位カウンタに格納された読み出し周期の経過数及び読み出し周期の長さとに基づいて算出することができる。このようにして、調整部302は、累積値と読み出し周期の長さと読み出し周期の経過数とに基づいて、対応する光電変換部の明るさを算出し、画素の明るさを判断することができる。
【0069】
読み出し周期は、計数部218のオーバーフローを防止するため、最も強い入射光に応じて設定されることが好ましい。調整部302は、規定期間の途中で読み出し周期を変化させてよい。例えば、調整部302は、読み出し周期に従って計数値を読み出し、入射光の特性に応じて、読み出し周期を制御する。調整部302は、AEセンサの検出結果から取得した入射光の強度に応じて、読み出し周期を長くしてもよく、又は短くしてもよい。
【0070】
あるいは調整部302は、読み出された計数値が予め定められた規定回数を超えた場合に、読み出し周期を短縮してもよい。予め定められた規定回数は、計数部218の最大カウント数であってよい。例えば、計数部218の最大カウント数が100で、一つの読み出し周期における計数値が100を超えた場合、メモリ220は、1ビットのキャリーフラグを立てる。調整部302は、キャリーフラグがセットされたことに応じて、クロック304の同期パルス信号の周期を調整して次の読み出し周期を短縮し、次の読み出し周期における計数値が100以下となるようにしてよい。このようにして、本例の調整部302は、読み出し周期を自律的に制御することができる。
【0071】
なお、検出部214が、図3Bの例に示すようにコンパレータ236を有する場合、調整部302は、読み出された計数値が予め定められた規定回数を超えた場合に、コンパレータ236の基準電圧Vrefを小さくしてよい。これにより、検出部214の検出感度を下げ、計数部218のオーバーフローを防ぐことができる。あるいは、調整部302は、読み出し周期を短縮することに併せてコンパレータの基準電圧Vrefを小さくしてもよい。
【0072】
図6は、本発明の実施形態に係る撮像素子100の断面の一例を示す図である。本例では、裏面照射型の撮像素子100を示すが、撮像素子100は裏面照射型に限定されない。本例の撮像素子100は、入射光に対応した信号を出力する撮像チップ113と、撮像チップ113からの信号を処理する信号処理チップ111と、信号処理チップ111が処理した画像データを記憶するメモリチップ112とを備える。これら撮像チップ113、信号処理チップ111及びメモリチップ112は積層されており、順に第1チップ、第2チップ、第3チップと称することもある。
【0073】
各チップに形成されたCu等の導電性を有するバンプ109同士の接合と、各チップ上面に形成される酸化膜層同士の接合とにより、各チップ間が接合されている。バンプ109同士の接合により、各チップ間が互いに電気的に接続される。
【0074】
撮像素子100は、撮像チップ113、信号処理チップ111及びメモリチップ112がチップ化される前のウエハの状態で接合を行い、接合されたウエハをダイシングすることにより形成される。
【0075】
ウエハ同士を接合する際、活性化装置によりウエハの表面をプラズマで走査して、ウエハの接合面を活性化する。表面が活性化されたウエハは、接触により生じる水素結合、ファンデルワールス結合、および、共有結合等により接合され、積層基板を形成する。二つのウエハが相互の接触により水素結合をしている場合は、積層基板を形成した後、アニール炉のような加熱装置に積層基板を搬入して加熱することにより、ウエハ間に共有結合を生じさせる。
【0076】
尚、活性化とは、ウエハの接合面が他のウエハの接合面と接触した場合に、水素結合、ファンデルワールス結合、共有結合等を生じて、溶融することなく固相で接合される状態にすべく、少なくとも一方の基板の接合面を処理する場合を含む。すなわち、活性化とは、ウエハの表面にダングリングボンド(未結合手)を生じさせることによって、結合を形成しやすくすることを含む。
【0077】
より具体的には、活性化装置では、例えば減圧雰囲気下において処理ガスである酸素ガスを励起してプラズマ化し、酸素イオンを二つの基板のそれぞれの接合面となる表面に照射する。例えば、ウエハがSi上にSiO膜を形成した基板である場合には、この酸素イオンの照射によって、積層時に接合面となるウエハ表面におけるSiOの結合が切断され、SiおよびOのダングリングボンドが形成される。ウエハの表面にこのようなダングリングボンドを形成することを活性化という場合がある。
【0078】
ダングリングボンドが形成された状態の基板を、例えば大気に晒した場合、空気中の水分がダングリングボンドに結合して、基板表面が水酸基(OH基)で覆われる。基板の表面は、水分子と結合しやすい状態、すなわち親水化されやすい状態となる。つまり、活性化により、結果として基板の表面が親水化しやすい状態になる。また、固相の接合では、接合界面における、酸化物等の不純物の存在、接合界面の欠陥等が接合強度に影響する。よって、接合面の清浄化を活性化の一部と見做してもよい。
【0079】
更に、ウエハの活性化は、図示しない親水化装置を用いて、ウエハの接合面となる表面に純水等を塗布することによってウエハの表面を親水化してもよい。この親水化により、ウエハの表面は、OH基が付着した状態、すなわちOH基で終端された状態となる。
【0080】
積層基板を加熱処理することにより、二つのウエハの接合面のそれぞれに設けられたバンプ109が互いに一体化されて、ウエハ間で電気的接続が形成される。バンプ109を、例えば、インジウム、錫-銀合金のように低温で溶融する材料で形成することにより、200度以下の低い温度で積層基板をリフロー処理できる。または、バンプ109を銅のように導電性を有する金属で形成した場合、加熱処理によって膨張することによりウエハ間のバンプ109同士が圧接し、固相拡散により接合される。
【0081】
なお、撮像チップ113には、複数の光電変換部202が設けられる。信号処理チップ111には、信号処理部210の少なくとも一部の構成が設けられる。例えば撮像チップ113には、それぞれの個別処理部212における検出部214及びリセット部216が設けられ、信号処理チップ111には、それぞれの個別処理部212における計数部218、メモリ220及びフラグ222が設けられ、メモリチップ112には、制御部300が設けられる。
【0082】
メモリ220は、メモリチップ112に設けられてよく、信号処理チップ111に設けられてもよい。また、制御部300は、信号処理チップ111の領域のうち、複数の光電変換部202の垂直方向における対応領域以外の領域に設けられてもよい。あるいは制御部300は、積層されずに外部に配置され、複数の個別処理部212と電気的にのみ接続されてもよい。このように、複数の光電変換部202以外の構成要素を主に信号処理チップ111又はメモリチップ112に分散して設けることにより、入射光を電荷に変換する変換領域の面積を広げることができる。
【0083】
なお、図3Aのように検出部214がCMOSインバータであり、光電変換部202の出力が検出部214のCMOSインバータの入力端子に直接接続される場合、検出部214を撮像チップ113に設けることにより、光電変換部202と検出部214との間の寄生容量が大きくなりすぎるのを防ぐことができる。直接接続されるとは、例えば、光電変換部202の出力と、CMOSインバータの入力端子との間にトランジスタまたはバッファ等の電荷の移動を遮断する素子がない状態を指す。これにより、撮像素子100の感度が低下することを防ぐことができる。
【0084】
なお、図示するように、入射光は主に白抜き矢印で示す方向へ入射する。本実施形態においては、撮像チップ113において、入射光が入射する側の面を裏面と称する。撮像チップ113の一例は、裏面照射型のMOSイメージセンサである。撮像チップ113は、受光部200に対応する。PD(フォトダイオード)層106は、配線層108の裏面側に配されている。PD層106は、二次元的に配され、入射光に応じた電荷を蓄積する複数のPD部104、及び、PD部104に対応して設けられたトランジスタ105を有する。PD部104は、光電変換部202の一例である。
【0085】
PD層106における入射光の入射側にはパッシベーション膜103を介してカラーフィルタ102が設けられる。カラーフィルタ102は、互いに異なる波長領域を透過する複数の種類を有しており、PD部104のそれぞれに対応して特定の配列を有している。カラーフィルタ102の配列については後述する。カラーフィルタ102、PD部104及び複数のトランジスタ105の組が一つの画素に含まれる。複数のトランジスタ105のオンオフを制御することで、各画素の受光開始タイミング(リセットタイミング)等を制御する。
【0086】
カラーフィルタ102における入射光の入射側には、それぞれの画素に対応して、マイクロレンズ101が設けられる。マイクロレンズ101は、対応するPD部104へ向けて入射光を集光する。
【0087】
配線層108は、PD層106からの信号を信号処理チップ111に伝送する配線107を有する。配線107は多層であってもよく、また、受動素子及び能動素子が設けられてもよい。
【0088】
配線層108の表面には複数のバンプ109が配される。当該複数のバンプ109が信号処理チップ111の対向する面に設けられた複数のバンプ109と位置合わせされて、撮像チップ113と信号処理チップ111とが上述したように接合されることにより、位置合わせされたバンプ109同士が電気的に接続される。
【0089】
同様に、信号処理チップ111及びメモリチップ112の互いに対向する面には、複数のバンプ109が配される。これらのバンプ109が互いに位置合わせされて、信号処理チップ111とメモリチップ112とが上述したように接合されることにより、位置合わせされたバンプ109同士が電気的に接続される。
【0090】
なお、バンプ109間の接合には、上述したバンプと酸化膜との両方の接合に限らず、はんだ溶融によるマイクロバンプ結合を採用してもよい。また、バンプ109は、一つの単位ブロックに対して一つ程度設ければよい。したがって、バンプ109の大きさは、PD部104のピッチよりも大きくてもよい。また、画素が配列された撮像領域以外の周辺領域において、撮像領域に対応するバンプ109よりも大きなバンプを併せて設けてもよい。
【0091】
信号処理チップ111は、表裏面にそれぞれ設けられた回路を互いに接続するTSV(シリコン貫通電極)110を有する。TSV110は、周辺領域に設けられることが好ましい。また、TSV110は、撮像チップ113の周辺領域、メモリチップ112にも設けられてよい。
【0092】
図7は、本発明の別の実施形態に係る撮像素子100の概要を示す図である。複数の光電変換部202は、複数のブロックに分割され、制御部300は、ブロック毎に独立して読み出しを制御してよい。例えば、複数の光電変換部202は、行列方向に沿って配列されるM×N個のブロックG1,1~GM,Nに分割される。一般に、近接する画素同士は明るさも近似するため、ブロック毎に独立して読み出しを制御することにより、より精度良く画素の明るさを特定することができる。
【0093】
また、制御部300は、ブロック毎に設けられたブロック制御部を含み、ブロック制御部は、対応するブロックに属する光電変換部を制御してよい。例えば、制御部300は、M×N個のブロック制御部3001,1~300M,Nを含む。ブロック制御部3001,1~300M,Nは、複数の光電変換部202のブロックG1,1~GM,N毎に設けられる。それぞれのブロック制御部3001,1~300M,Nは、対応するブロックG1,1~GM,Nに属する光電変換部202を制御する。ブロック制御部3001,1~300M,Nの動作は、図1から図6に関連して説明した制御部300の動作と同様のため、説明を省略する。
【0094】
図8は、本発明のさらに別の実施形態に係る光電変換部202及び個別処理部212の回路構成例を示す図である。本例の信号処理部210は、一つの個別処理部212を有する。すなわち、複数の光電変換部202に対して、一つの個別処理部212が設けられている。
【0095】
例えば、それぞれの光電変換部202は、出力端子と個別処理部212の入力側との間にトランジスタのスイッチ204を有する。選択された光電変換部202のスイッチ204に電圧が印加されると、選択された光電変換部202と個別処理部212とが電気的に接続され、蓄積された電荷に応じた蓄積電圧Vinが個別処理部212に入力される。
【0096】
個別処理部212は、選択された光電変換部202に対して、図1から図6に関連して説明した動作を行う。ただし、メモリ220は、光電変換部202毎に計数値を格納する。選択された光電変換部202について、電荷の蓄積開始から、予め定められた規定期間が経過すると、リセット部216は、選択された光電変換部202における電荷の蓄積量をリセットする。蓄積量がリセットされると、次に選択された光電変換部202のスイッチ204に電圧が印加される。次に選択された光電変換部202のスイッチ204に電圧が印加されると、次に選択された光電変換部202と個別処理部212とが電気的に接続され、蓄積された電荷に応じた蓄積電圧Vinが個別処理部212に入力される。個別処理部212は、全ての光電変換部202に対して、上述した動作を繰り返す。
【0097】
このように、複数の光電変換部202が一つの個別処理部212を共有することによって、回路を小型化することができる。なお、図8の検出部214は、図3Aと同様にCMOSインバータとして示されているが、図3Bのようにコンパレータであってもよい。
【0098】
図9は、本発明の実施形態に係る撮像装置500の構成例を示すブロック図である。撮像装置500は、撮影光学系としての撮影レンズ520を備え、撮影レンズ520は、光軸OAに沿って入射する被写体光束を撮像素子100へ導く。撮影レンズ520は、撮像装置500に対して着脱できる交換式レンズであっても構わない。撮像装置500は、撮像素子100、システム制御部501、駆動部502、測光部503、ワークメモリ504、記録部505、表示部506及び駆動部514を主に備える。
【0099】
撮影レンズ520は、複数の光学レンズ群から構成され、シーンからの被写体光束をその焦点面近傍に結像させる。なお、図9では瞳近傍に配置された仮想的な1枚のレンズで当該撮影レンズ520を代表して表している。
【0100】
駆動部514は撮影レンズ520を駆動する。より具体的には駆動部514は撮影レンズ520の光学レンズ群を移動させて合焦位置を変更する。また、撮影レンズ520内の虹彩絞りを駆動して撮像素子100へ入射する被写体光束の光量を制御する。
【0101】
駆動部502は、システム制御部501からの指示に従って撮像素子100のタイミング制御、領域制御等の電荷蓄積制御を実行する制御回路を有する。駆動部502は、撮像素子100の受光部200及び信号処理部210を、図1から図7に関連して説明したように動作させる。また、操作部508はレリーズボタン等により撮像者からの指示を受け付ける。
【0102】
撮像素子100は、図1から図8に関連して説明した撮像素子100と同一である。撮像素子100は、画素信号をシステム制御部501の画像処理部511へ引き渡す。画像処理部511は、ワークメモリ504をワークスペースとして種々の画像処理を施した画像データを生成する。例えば、JPEGファイル形式の画像データを生成する場合は、ベイヤー配列で得られた信号からカラー映像信号を生成した後に圧縮処理を実行する。生成された画像データは、記録部505に記録されるとともに、表示信号に変換されて予め設定された時間の間、表示部506に表示される。
【0103】
測光部503は、画像データを生成する一連の撮影シーケンスに先立ち、シーンの輝度分布を検出する。測光部503は、例えば100万画素程度のAEセンサを含む。システム制御部501の演算部512は、測光部503の出力を受けてシーンの領域ごとの輝度を算出する。
【0104】
演算部512は、算出した輝度分布に従ってシャッタ速度、絞り値、ISO感度を決定する。測光部503は撮像素子100で兼用してもよい。なお、演算部512は、撮像装置500を動作させるための各種演算も実行する。駆動部502は、一部または全部が撮像素子100に搭載されてよい。システム制御部501の一部が撮像素子100に搭載されてもよい。
【0105】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【0106】
特許請求の範囲、明細書、及び図面中において示した装置、システム、プログラム、及び方法における動作、手順、ステップ、及び段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、及び図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
(項目1)
入射光に応じて電荷を発生させる複数の光電変換部と、
前記複数の光電変換部のそれぞれにおける電荷の蓄積量が閾値を超えた回数を計数する計数部と、
前記回数を示す計数値を所定の周期で読み出す制御部と
を備え、
前記制御部は、
読み出し時に前記計数値が所定の値以上である場合は、前記光電変換部への入射光の強度を前記周期毎に算出し、
読み出し時に前記計数値が前記所定の値に満たない場合は、前記所定の値以上の前記計数値が読み出されるまでの読み出し回数と、前記所定の値以上の計数値が読み出されるまでに読み出した前記計数値の累積値とに基づいて、前記光電変換部への入射光の強度を算出する撮像素子。
(項目2)
前記制御部は、前記計数値の累積値を前記読み出し回数で除算した値を、1周期当たりの強度とする項目1に記載の撮像素子。
(項目3)
前記制御部は、前記入射光の強度に応じて、前記周期の長さを制御する
項目1又は2に記載の撮像素子。
(項目4)
前記制御部は、読み出された前記計数値が予め定められた回数を超えた場合に、前記読み出し周期を短縮する
項目1から3のいずれか一項に記載の撮像素子。
(項目5)
前記制御部は、前記周期の長さと前記周期の経過数とを記憶するメモリをさらに備え、
前記メモリは、読み出された前記計数値の累積値を光電変換部毎に更に格納し、
前記制御部は、前記累積値と前記周期の長さと前記周期の経過数とに基づいて、対応する光電変換部への入射光の強度を算出する
項目1から4のいずれか一項に記載の撮像素子。
(項目6)
前記複数の光電変換部は、複数のブロックに分割され、前記制御部は、ブロック毎に独立して前記読み出しを制御する
項目1から5のいずれか一項に記載の撮像素子。
(項目7)
前記制御部は、ブロック毎に設けられたブロック制御部を含み、前記ブロック制御部は、対応するブロックに属する光電変換部を制御する
項目6に記載の撮像素子。
(項目8)
前記複数の光電変換部が設けられた第1チップと、
前記第1チップに積層され、前記計数部が設けられる第2チップと、
前記第2チップに積層され、前記制御部が設けられる第3チップと
を備える項目1から7のいずれか一項に記載の撮像素子。
(項目9)
入射光に応じた電荷を蓄積する複数の光電変換部と、
前記複数の光電変換部のそれぞれにおける電荷の蓄積状態を検出する検出部と、
を備え、
前記検出部は、前記蓄積状態が所定の条件を満たす光電変換部の蓄積状態をリセットし、前記蓄積状態が前記所定の条件を満たさない光電変換部の前記蓄積状態を維持する
撮像素子。
(項目10)
入射光に応じて電荷を発生させる複数の光電変換部と、
前記複数の光電変換部のそれぞれにおける電荷の蓄積量が閾値を超えた回数を計数する計数部と、
前記回数を示す計数値を読み出す制御部と
を備え、
前記制御部は、読み出された前記計数値が所定の値以上の光電変換部の前記計数値をリセットし、
前記制御部は、読み出された前記計数値が前記所定の値に達しない光電変換部の前記蓄積量を、少なくとも次の読み出しまで維持する
撮像素子。
(項目11)
項目1から10のいずれか一項に記載の撮像素子を備える撮像装置。
【符号の説明】
【0107】
100 撮像素子、101 マイクロレンズ、102 カラーフィルタ、103 パッシベーション膜、104 PD部、105 トランジスタ、106 PD層、107 配線、108 配線層、109 バンプ、110 TSV、111 信号処理チップ、112 メモリチップ、113 撮像チップ、200 受光部、202 光電変換部、204 スイッチ、210 信号処理部、212 個別処理部、214 検出部、216 リセット部、218 計数部、220 メモリ、222 フラグ、230 リセットトランジスタ、232 PMOSトランジスタ、234 NMOSトランジスタ、236 コンパレータ、300 制御部、3001,1~300M,N ブロック制御部、302 調整部、304 クロック、306 周期カウンタ、308 上位メモリ、310 下位メモリ、500 撮像装置、501 システム制御部、502 駆動部、503 測光部、504 ワークメモリ、505 記録部、506 表示部、508 操作部、511 画像処理部、512 演算部、514 駆動部、520 撮影レンズ
図1
図2
図3A
図3B
図4
図5
図6
図7
図8
図9