特開 2025-12451 検出回路、半導体集積回路、半導体装置及び制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025012451

(43)【公開日】2025-01-24

(54)【発明の名称】検出回路、半導体集積回路、半導体装置及び制御方法

(51)【国際特許分類】

   H03K 17/082 20060101AFI20250117BHJP

   H03K 17/08 20060101ALI20250117BHJP

【ＦＩ】

H03K17/082

H03K17/08 C

【審査請求】未請求

【請求項の数】15

【出願形態】ＯＬ

(21)【出願番号】P 2023115298

(22)【出願日】2023-07-13

(71)【出願人】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(71)【出願人】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】仁藤 与晴

(72)【発明者】

【氏名】大高 章二

(72)【発明者】

【氏名】田篭 礼二

【テーマコード（参考）】

5J055

【Ｆターム（参考）】

5J055AX34

5J055AX53

5J055AX64

5J055BX16

5J055CX07

5J055CX20

5J055DX03

5J055DX09

5J055DX22

5J055DX59

5J055EX07

5J055EX21

5J055EY01

5J055EY10

5J055EY12

5J055EY21

5J055EZ03

5J055EZ10

5J055EZ11

5J055EZ14

5J055EZ31

5J055EZ34

5J055EZ37

5J055EZ66

5J055FX02

5J055FX05

5J055FX08

5J055FX13

5J055FX19

5J055FX20

5J055FX38

5J055GX01

5J055GX02

5J055GX05

5J055GX06

(57)【要約】

【課題】パワーデバイスを過電流から適切に保護することに適した検出回路を提供する。
【解決手段】一つの実施形態によれば、比較回路と信号生成回路とを有する検出回路が提供される。比較回路は、第１の入力ノードと第２の入力ノードと出力ノードとを有する。第１の入力ノードは、パワーデバイスの一端に接続される。第２の入力ノードは、閾値電圧に接続される。信号生成回路は、第１の入力ノードと出力ノードとを有する。第１の入力ノードは、比較回路の出力ノードに接続される。出力ノードは、パワーデバイスの保護回路の制御ノードに接続される。
【選択図】図１

【特許請求の範囲】

【請求項1】

パワーデバイスの一端に接続される第１の入力ノードと波形の立ち下がりに対応する閾値電圧に接続される第２の入力ノードと出力ノードとを有する比較回路と、
前記比較回路の出力ノードに接続される第１の入力ノードと前記パワーデバイスの保護回路の制御ノードに接続される出力ノードとを有する信号生成回路と、
を備えた検出回路。

【請求項2】

前記信号生成回路は、前記比較回路の比較結果が反転することに応じて、前記保護回路を有効化する制御信号を生成する
請求項１に記載の検出回路。

【請求項3】

前記信号生成回路は、前記比較回路が第１の比較結果を出力する第１の期間に、ノンアクティブレベルの前記制御信号を前記保護回路へ供給し、前記比較回路が前記第１の比較結果と反転した第２の比較結果を出力する第２の期間に、アクティブレベルの前記制御信号を前記保護回路へ供給する
請求項２に記載の検出回路。

【請求項4】

前記信号生成回路は、入力端子に接続される第２の入力ノードをさらに有する
請求項１に記載の検出回路。

【請求項5】

前記信号生成回路は、前記入力端子に供給される入力信号の波形の立ち上がりから前記比較回路の比較結果が反転するまでの時間を計り、前記入力信号の波形の立ち上がりから前記計られた時間に応じた所定の時間が経過することに応じて、前記保護回路を有効化する信号を生成する
請求項４に記載の検出回路。

【請求項6】

前記信号生成回路は、前記比較回路の比較結果が反転すること、又は前記入力信号の波形の立ち上がりから前記所定の時間が経過することに応じて、前記保護回路を有効化する信号を生成する
請求項５に記載の検出回路。

【請求項7】

請求項１から６のいずれか１項に記載の検出回路と、
パワーデバイスの一端に接続される入力ノードと前記検出回路の出力ノードに接続される制御ノードと出力ノードとを有する保護回路と、
入力端子に接続される入力ノードと前記保護回路の出力ノードに接続される制御ノードと前記パワーデバイスの制御端子に接続される出力ノードとを有する駆動回路と、
を備えた半導体集積回路。

【請求項8】

入力ノードと制御ノードとパワーデバイスの制御端子に接続される出力ノードとを有する駆動回路と、
前記パワーデバイスの一端に接続される第１の入力ノードと波形の立ち下がりに対応する第１の閾値電圧に接続される第２の入力ノードと出力ノードとを有する第１の比較回路と、
前記パワーデバイスの一端に接続される第１の入力ノードと波形の立ち上がりに対応する第２の閾値電圧に接続される第２の入力ノードと出力ノードとを有する第２の比較回路と、
前記第１の比較回路の出力ノードに接続される第１の入力ノードと第１の出力ノードと前記駆動回路の制御ノードに接続される第２の出力ノードとを有する信号生成回路と、
を備えた半導体集積回路。

【請求項9】

前記半導体集積回路は、前記第２の比較回路の第１の入力ノードに接続される第１のノードと基準電位に接続される第２のノードと制御ノードとを有するスイッチをさらに備え、
前記信号生成回路は、前記第１の比較回路の比較結果が反転することに応じて、保護回路を有効にさせる信号を生成する
請求項８に記載の半導体集積回路。

【請求項10】

前記半導体集積回路は、前記第２の比較回路の第１の入力ノードに接続される第１のノードと基準電位に接続される第２のノードと制御ノードとを有するスイッチをさらに備え、
前記信号生成回路は、前記駆動回路の入力信号の波形の立ち上がりから前記パワーデバイスの一端の電圧の波形の立ち下がりまでの時間を計り、前記入力信号の波形の立ち上がりから前記計られた時間に応じた所定の時間が経過することに応じて、保護回路を有効にさせる信号を生成する
請求項８に記載の半導体集積回路。

【請求項11】

前記信号生成回路は、前記第１の比較回路の比較結果が反転すること、又は前記入力信号の波形の立ち上がりから前記所定の時間が経過することに応じて、前記保護回路を有効にさせる信号を生成する
請求項１０に記載の半導体集積回路。

【請求項12】

請求項７に記載の半導体集積回路と、
検出回路と前記パワーデバイスの一端との間に接続される第１の整流素子と、
保護回路と前記パワーデバイスの一端との間に接続される第２の整流素子と、
を備えた半導体装置。

【請求項13】

請求項８から１１のいずれか１項に記載の半導体集積回路と、
前記第２の比較回路の第１の入力ノードと前記パワーデバイスの一端との間に接続される整流素子と、
を備えた半導体装置。

【請求項14】

パワーデバイスの一端の電圧と閾値電圧とを比較することと、
前記比較の結果が反転することに応じて、前記パワーデバイスの保護回路を有効化することと、
を含む制御方法。

【請求項15】

入力信号の波形の立ち上がりから前記比較の結果が反転することに応じた前記パワーデバイスの一端電圧の波形の立ち下がりまでの時間を計ることをさらに含み、
前記保護回路の有効化は、
前記比較の結果が反転することと前記入力信号の波形の立ち上がりから前記計られた時間に応じた所定の時間が経過することとの少なくとも一方に応じて、前記保護回路を有効化することを含む
請求項１４に記載の制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本実施形態は、検出回路、半導体集積回路、半導体装置及び制御方法に関する。

【背景技術】

【0002】

パワーデバイスの制御端子に接続される半導体装置は、パワーデバイスを駆動する。パワーデバイスは、比較的大きな電流が流れる負荷に接続され、負荷をスイッチングするために用いられる。半導体装置では、パワーデバイスを過電流から適切に保護することが望まれる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】米国特許出願公開第２０１８／００９７５１５号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

一つの実施形態は、パワーデバイスを過電流から適切に保護することに適した検出回路、半導体集積回路、半導体装置及び制御方法を提供することを目的とする。

【課題を解決するための手段】

【0005】

一つの実施形態によれば、比較回路と信号生成回路とを有する検出回路が提供される。比較回路は、第１の入力ノードと第２の入力ノードと出力ノードとを有する。第１の入力ノードは、パワーデバイスの一端に接続される。第２の入力ノードは、閾値電圧に接続される。信号生成回路は、第１の入力ノードと出力ノードとを有する。第１の入力ノードは、比較回路の出力ノードに接続される。出力ノードは、パワーデバイスの保護回路の制御ノードに接続される。

【図面の簡単な説明】

【0006】

【図1】実施形態にかかる半導体装置の構成を示す回路図。

【図2】実施形態におけるＤＥＳＡＴの概念を示す図。

【図3】実施形態にかかる半導体装置の動作を示す波形図。

【図4】実施形態の第１の変形例にかかる半導体装置の構成を示す回路図。

【図5】実施形態の第１の変形例における時間履歴生成回路の構成を示す回路図。

【図6】実施形態の第１の変形例にかかる時間履歴生成回路の動作を示す波形図。

【図7】実施形態の第２の変形例にかかる半導体装置の構成を示す回路図。

【図8】実施形態の第３の変形例にかかる半導体装置の構成を示す回路図。

【図9】実施形態の第４の変形例にかかる半導体装置の構成を示す回路図。

【図10】実施形態の第５の変形例にかかる半導体装置の構成を示す回路図。

【発明を実施するための形態】

【0007】

以下に添付図面を参照して、実施形態にかかる半導体装置を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。

【0008】

（実施形態）
実施形態にかかる半導体装置は、パワーデバイスの制御端子に接続され、パワーデバイスを駆動するが、パワーデバイスを過電流から適切に保護するための工夫が施される。

【0009】

半導体装置１は、図１に示すようなパワーデバイスＰＴの制御端子Ｇに接続され、パワーデバイスＰＴを駆動してもよい。図１は、半導体装置１の構成を示す回路図である。

【0010】

パワーデバイスＰＴは、比較的大きな電流で動作する負荷ＬＤに接続され、負荷ＬＤをスイッチングするために使用される。負荷ＬＤは、抵抗成分ＬＤａ及び誘導成分ＬＤｂを含んでもよい。例えば、負荷ＬＤは、直流モータ及びその駆動回路（例えば、Ｈブリッジ回路）の一部であってもよく、パワーデバイスＰＴは、駆動回路の他の一部であってもよい。あるいは、負荷ＬＤは、交流モータ及びその駆動回路（例えば、インバータ回路）の一部であってもよく、パワーデバイスＰＴは、駆動回路の他の一部であってもよい。

【0011】

パワーデバイスＰＴは、比較的大きな電流に対応可能な任意のデバイスが適用され得る。パワーデバイスＰＴは、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）であってもよいし、パワーＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であってもよいし、バイポーラトランジスタであってもよい。パワーデバイスＰＴの素子構造に用いられる基板は、ＳｉＣ基板であってもよいし、Ｓｉ基板であってもよい。

【0012】

負荷ＬＤで短絡などの不具合が発生すると、パワーデバイスＰＴに過電流が流れる可能性がある。パワーデバイスＰＴを過電流から保護するためには、パワーデバイスＰＴに過電流が流れ始めたことを検出しそれに応じてパワーデバイスＰＴをオフさせる保護動作を行うことが有効である。パワーデバイスＰＴに過電流が流れ始めたことは、ＤＥＳＡＴを検出すること（以下、ＤＥＳＡＴ検出）により検出可能である。

【0013】

ＤＥＳＡＴは、図２に示すように定義され得る。図２は、ＤＥＳＡＴを説明するための図である。

【0014】

例えば、パワーデバイスＰＴがＮ型のＩＧＢＴである場合、図２（ａ）に示すように、パワーデバイスＰＴの一端がコレクタＣ、他端がエミッタＥ、制御端子がゲートＧになる。

【0015】

パワーデバイスＰＴは、図２（ｂ）に示すように、ゲートＧエミッタＥ間の電圧Ｖ_ＣＥが所定値を超えてオンすると、領域ＲＧ１では、コレクタＣエミッタＥ間の電圧Ｖ_ＣＥの増加に対してコレクタＣからエミッタＥへ向かう電流Ｉ_Ｃが急峻に増加する。より高電圧側の領域ＲＧ２では、電圧Ｖ_ＣＥの増加に対して電流Ｉ_Ｃがなだらかに増加するようになる。

【0016】

図２（ｂ）に白抜き矢印で示すように、電流Ｉ_Ｃが急峻な領域ＲＧ１から電流Ｉ_Ｃがなだらかな領域ＲＧ２への遷移を、ＤＥＳＡＴと呼ぶことにする。領域ＲＧ１は、飽和領域と呼ばれることがある。領域ＲＧ２は、能動領域と呼ばれることがある。

【0017】

なお、パワーデバイスＰＴがＰ型のＩＧＢＴである場合は、オンするゲートＧエミッタＥ間の電圧の極性が逆になり、コレクタ電流がエミッタＥからコレクタＣへ向かう方向に流れる点以外は、パワーデバイスＰＴがＮ型のＩＧＢＴである場合と同様である。

【0018】

あるいは、パワーデバイスＰＴがＮ型のパワーＭＯＳＦＥＴである場合、図２（ｃ）に示すように、パワーデバイスＰＴの一端がドレインＤ、他端がソースＳ、制御端子がゲートＧになる。

【0019】

パワーデバイスＰＴは、図２（ｄ）に示すように、ゲートＧソースＳ間の電圧Ｖ_ＧＳが所定値を超えてオンすると、領域ＲＧ１１では、ドレインＤソースＳ間の電圧Ｖ_ＤＳの増加に対してドレインＤの電流Ｉ_Ｄが急峻に増加する。より高電圧側の領域ＲＧ１２では、電圧Ｖ_ＤＳの増加に対して電流Ｉ_Ｄがなだらかに増加するようになる。

【0020】

図２（ｄ）に白抜き矢印で示すように、電流Ｉ_Ｄが急峻な領域ＲＧ１１から電流Ｉ_Ｄがなだらかな領域ＲＧ１２への遷移を、ＤＥＳＡＴと呼ぶことにする。領域ＲＧ１１は、線形領域と呼ばれることがある。領域ＲＧ１２は、飽和領域と呼ばれることがある。

【0021】

なお、パワーデバイスＰＴがＰ型のパワーＭＯＳＦＥＴである場合は、オンするゲートＧソースＳ間の電圧の極性が逆になり、ドレイン電流がソースＳからドレインＤへ向かう方向に流れる点以外は、パワーデバイスＰＴがＮ型のパワーＭＯＳＦＥＴである場合と同様である。

【0022】

図示しないが、パワーデバイスＰＴがバイポーラトランジスタである場合、パワーデバイスＰＴの一端がコレクタ、他端がエミッタ、制御端子がベースになる。両端の電流が急峻な領域から両端の電流がなだらかな領域への遷移を、ＤＥＳＡＴと呼ぶことにする。

【0023】

以下では、パワーデバイスＰＴがＮ型のパワーＭＯＳＦＥＴである場合を中心に説明する。パワーデバイスＰＴの一端、他端、制御端子を、それぞれ、Ｄ、Ｓ、Ｇで表記する。以下の説明は、パワーデバイスＰＴが他のタイプの場合にも適用可能である。

【0024】

図１に示す半導体装置１は、入力ノード１ａ～１ｃ及び出力ノード１ｄを有する。入力ノード１ａは、外部（例えば、上位のコントローラ）に接続され、外部から入力信号ＩＮＰＵＴを受ける。入力ノード１ｂは、パワートランジスタＰＴの一端Ｄ及び負荷ＬＤの一端に接続される。入力ノード１ｃは、パワートランジスタＰＴの一端Ｄ及び負荷ＬＤの一端に接続される。出力ノード１ｄは、パワートランジスタＰＴの制御端子Ｇに接続される。

【0025】

パワーデバイスＰＴは、一端Ｄが半導体装置１の入力ノード１ｂ，１ｃと負荷ＬＤの一端とに接続され、他端Ｓがグラント電位ＧＮＤに接続され、制御端子Ｇが半導体装置１の出力ノード１ｄに接続される。

【0026】

半導体装置１は、半導体集積回路２、整流素子Ｄ_{ＤＥＳＡＴ}、容量素子Ｃ_{ＤＥＳＡＴ}、抵抗素子Ｒ_{ＤＥＳＡＴ}、整流素子Ｄ_ＤＥＴ、抵抗素子Ｒ_ＤＥＴを有する。

【0027】

半導体集積回路２は、１チップで構成されてもよいし、複数チップに分割して構成されてもよい。半導体集積回路２には、端子ＩＮＰＵＴ、端子ＶＤＤＥＴ、端子ＤＥＳＡＴ、端子ＧＡＴＥ＿ＤＲＩＶＥが設けられる。

【0028】

整流素子Ｄ_{ＤＥＳＡＴ}は、端子ＤＥＳＡＴとパワーデバイスＰＴの一端Ｄとの間に接続される。整流素子Ｄ_{ＤＥＳＡＴ}は、端子ＤＥＳＡＴから一端Ｄへ向かう方向を順方向とする。整流素子Ｄ_{ＤＥＳＡＴ}は、ダイオードであってもよい。

【0029】

容量素子Ｃ_{ＤＥＳＡＴ}は、一端が端子ＤＥＳＡＴ及び整流素子Ｄ_{ＤＥＳＡＴ}の間のノードに接続され、他端がグランド電位に接続される。容量素子Ｃ_{ＤＥＳＡＴ}の容量値は、保護回路４に要求される動作特性に応じて予め決められ得る。容量素子Ｃ_{ＤＥＳＡＴ}の容量値は、パワーデバイスＰＴのＤＥＳＡＴ検出に要求される容量素子Ｃ_{ＤＥＳＡＴ}の充電特性（例えば、ＲＣ時定数、又は、電流源４３による充電時間）に応じて予め決められ得る。

【0030】

抵抗素子Ｒ_{ＤＥＳＡＴ}は、端子ＤＥＳＡＴと整流素子Ｄ_{ＤＥＳＡＴ}との間に接続される。抵抗素子Ｒ_{ＤＥＳＡＴ}の抵抗値は、保護回路４に要求される特性に応じて、予め決められ得る。抵抗素子Ｒ_{ＤＥＳＡＴ}の抵抗値は、保護回路４に要求される動作特性に応じて予め決められ得る。抵抗素子Ｒ_{ＤＥＳＡＴ}の抵抗値は、パワーデバイスＰＴのＤＥＳＡＴ検出に要求される容量素子Ｃ_{ＤＥＳＡＴ}の充電特性（例えば、ＲＣ時定数）に応じて予め決められ得る。

【0031】

整流素子Ｄ_ＤＥＴは、端子ＶＤＤＥＴとパワーデバイスＰＴの一端Ｄとの間に接続される。整流素子Ｄ_ＤＥＴは、端子ＶＤＤＥＴから一端Ｄへ向かう方向を順方向とする。整流素子Ｄ_ＤＥＴは、ダイオードであってもよい。

【0032】

抵抗素子Ｒ_ＤＥＴは、端子ＶＤＤＥＴと整流素子Ｄ_ＤＥＴとの間に接続される。抵抗素子Ｒ_ＤＥＴの抵抗値は、検出回路３に要求される動作特性に応じて、予め決められ得る。抵抗素子Ｒ_ＤＥＴの抵抗値は、パワーデバイスＰＴの一端Ｄの電圧の立ち下がりの検出に要求される抵抗素子Ｒ_ＤＥＴの抵抗特性（例えば、過渡電流制限）に応じてあらかじめ決められ得る。

【0033】

半導体集積回路２は、検出回路３、保護回路４及び駆動回路５を有する。

【0034】

検出回路３は、端子ＩＮＰＵＴ、保護回路４及び端子ＶＤＤＥＴの間に接続される。検出回路３は、端子ＶＤＤＥＴを介してパワーデバイスＰＴの一端Ｄの電圧の立ち下がりを検出可能である。検出回路３は、一端Ｄの電圧の立ち下がりを検出すると、保護回路４を有効化する信号を生成して保護回路４へ供給する。

【0035】

検出回路３は、比較回路３１、電圧源３２、電流源３３、容量素子３４、スイッチ３５及び制御部（信号生成回路）３６を有する。

【0036】

比較回路３１は、入力ノード３１ａ、入力ノード３１ｂ及び出力ノード３１ｃを有する。入力ノード３１ａは、端子ＶＤＤＥＴ、抵抗素子Ｒ_ＤＥＴ及び整流素子Ｄ_ＤＥＴを介してパワーデバイスＰＴの一端Ｄに接続される。入力ノード３１ｂは、電圧源３２に接続される。出力ノード３１ｃは、制御部３６に接続される。

【0037】

電圧源３２は、一端が比較回路３１の入力ノード３１ｂに接続され、他端がグランド電位に接続される。電圧源３２は、定電圧源であってもよく、閾値電圧Ｖｔｈ１に対応する基準電圧を生成する。閾値電圧Ｖｔｈ１は、パワーデバイスＰＴの一端Ｄの電圧Ｖ_Ｄの波形の立ち下がりに対応する（図３参照）。

【0038】

例えば、比較回路３１は、端子ＶＤＤＥＴの電圧Ｖ_{ＶＤＤＥＴ}と閾値電圧Ｖｔｈ１とを比較する。

【0039】

入力ノード３１ａが非反転入力ノードであり入力ノード３１ｂが反転入力ノードである場合、比較回路３１は、電圧Ｖ_{ＶＤＤＥＴ}が閾値電圧Ｖｔｈ１より高ければ、Ｈレベルの比較結果を出力し、電圧Ｖ_{ＶＤＤＥＴ}が閾値電圧Ｖｔｈ１より低ければ、Ｌレベルの比較結果を出力する。

【0040】

入力ノード３１ａが反転入力ノードであり入力ノード３１ｂが非反転入力ノードである場合、比較回路３１は、電圧Ｖ_{ＶＤＤＥＴ}が閾値電圧Ｖｔｈ１より高ければ、Ｌレベルの比較結果を出力し、電圧Ｖ_{ＶＤＤＥＴ}が閾値電圧Ｖｔｈ１より低ければ、Ｈレベルの比較結果を出力する。

【0041】

電流源３３は、一端が電源電位に接続され、他端が比較回路３１の入力ノード３１ａと端子ＶＤＤＥＴとの間のノードに接続される。電流源３３は、定電流源であってもよく、定電流を容量素子３４へ供給可能である。電流源３３が供給する定電流は、検出回路３に要求される動作特性に応じて予め決められ得る。電流源３３が供給する定電流は、パワーデバイスＰＴの一端Ｄの電圧の立ち下がりの検出に要求される容量素子３４の充電特性に応じて予め決められ得る。

【0042】

容量素子３４は、一端が比較回路３１の入力ノード３１ａと端子ＶＤＤＥＴとの間のノードに接続され、他端がグランド電位に接続される。容量素子３４の容量値は、検出回路３に要求される動作特性に応じて予め決められ得る。容量素子３４の容量値は、パワーデバイスＰＴの一端Ｄの電圧の立ち下がりの検出に要求される容量素子３４の充電特性に応じて予め決められ得る。

【0043】

スイッチ３５は、容量素子３４の一端とグランド電位との間に接続される。スイッチ３５は、一端が比較回路３１の入力ノード３１ａと端子ＶＤＤＥＴとの間のノードに接続され、他端がグランド電位に接続され、制御端子が制御部３６に接続される。

【0044】

スイッチ３５は、制御部３６からノンアクティブレベル（例えば、Ｌレベル）の制御信号ＭＡＳＫ１を受けた際に、オフすることで容量素子３４の一端をグランド電位から遮断し容量素子３４を充電可能な状態にする。スイッチ３５は、制御部３６からアクティブレベル（例えば、Ｈレベル）の制御信号ＭＡＳＫ１を受けた際に、オンすることで容量素子３４の一端をグランド電位に接続し容量素子３４の一端から電荷を引き抜き比較回路３１の入力ノード３１ａをグランド電位にし、検出回路の機能を無効にする。

【0045】

制御部３６は、入力ノード３６ａが端子ＩＮＰＵＴに接続され、入力ノード３６ｂが比較回路３１に接続され、出力ノード３６ｄがスイッチ３５に接続され、出力ノード３６ｅが保護回路４に接続される。

【0046】

制御部３６は、入力信号ＩＮＰＵＴに応じて、制御信号ＭＡＳＫを生成してスイッチ３５へ供給する。

【0047】

制御部３６は、比較回路３１の比較結果が反転することに応じて、保護回路４を有効化する制御信号ＥＮ＿ＤＥＳＡＴを生成して保護回路４へ供給する。

【0048】

比較回路３１の入力ノード３１ａが非反転入力ノードであり入力ノード３１ｂが反転入力ノードである場合、制御部３６は、比較回路３１がＨレベルの比較結果を出力する期間ＴＰ１に、ノンアクティブレベルの制御信号ＥＮ＿ＤＥＳＡＴを保護回路４へ供給する。制御部３６は、比較回路３１がＬレベルの比較結果を出力する期間ＴＰ２に、アクティブレベルの制御信号ＥＮ＿ＤＥＳＡＴを保護回路４へ供給する。

【0049】

比較回路３１の入力ノード３１ａが反転入力ノードであり入力ノード３１ｂが非反転入力ノードである場合、制御部３６は、比較回路３１がＬレベルの比較結果を出力する期間ＴＰ１１に、ノンアクティブレベルの制御信号ＥＮ＿ＤＥＳＡＴを保護回路４へ供給する。制御部３６は、比較回路３１がＨレベルの比較結果を出力する期間ＴＰ１２に、アクティブレベルの制御信号ＥＮ＿ＤＥＳＡＴを保護回路４へ供給する。

【0050】

保護回路４は、端子ＩＮＰＵＴ、検出回路３、駆動回路５及び端子ＤＥＳＡＴの間に接続される。保護回路４は、端子ＤＥＳＡＴを介してパワーデバイスＰＴのＤＥＳＡＴを検出可能である。保護回路４は、パワーデバイスＰＴのＤＥＳＡＴを検出すると、パワーデバイスＰＴをシャットダウンさせることを指示する信号ＯＦＦ＿ＣＴＲを駆動回路５へ供給する。

【0051】

保護回路４は、比較回路４１、電圧源４２、電流源４３、スイッチ４５、フィルタ４７及び制御部（信号生成回路）４６を有する。

【0052】

比較回路４１は、入力ノード４１ａ、入力ノード４１ｂ及び出力ノード４１ｃを有する。入力ノード４１ａは、端子ＤＥＳＡＴ、抵抗素子Ｒ_{ＤＥＳＡＴ}及び整流素子Ｄ_{ＤＥＳＡＴ}を介してパワーデバイスＰＴの一端Ｄに接続される。入力ノード４１ｂは、電圧源４２に接続される。出力ノード４１ｃは、フィルタ４７を介して制御部４６に接続される。

【0053】

フィルタ４７は、比較回路４１と制御部４６との間に接続される。フィルタ４７は比較回路４１の比較結果に対して、誤判定時の短パルス信号をリジェクトして制御部４６へ供給する。

【0054】

電圧源４２は、一端が比較回路４１の入力ノード４１ｂに接続され、他端がグランド電位に接続される。電圧源４２は、定電圧源であってもよく、閾値電圧Ｖｔｈ２に対応する基準電圧を生成する。閾値電圧Ｖｔｈ２は、パワーデバイスＰＴの一端Ｄの電圧Ｖ_Ｄの波形の立ち上がりに対応する（図３参照）。

【0055】

例えば、比較回路４１は、端子ＤＥＳＡＴの電圧Ｖ_{ＤＥＳＡＴ}と閾値電圧Ｖｔｈ２とを比較する。

【0056】

入力ノード４１ａが非反転入力ノードであり入力ノード４１ｂが反転入力ノードである場合、比較回路４１は、電圧Ｖ_{ＤＥＳＡＴ}が閾値電圧Ｖｔｈ２より高ければ、Ｈレベルの比較結果を出力し、電圧Ｖ_{ＤＥＳＡＴ}が閾値電圧Ｖｔｈ２より低ければ、Ｌレベルの比較結果を出力する。

【0057】

入力ノード４１ａが反転入力ノードであり入力ノード４１ｂが非反転入力ノードである場合、比較回路４１は、電圧Ｖ_{ＤＥＳＡＴ}が閾値電圧Ｖｔｈ２より高ければ、Ｌレベルの比較結果を出力し、電圧Ｖ_{ＤＥＳＡＴ}が閾値電圧Ｖｔｈ２より低ければ、Ｈレベルの比較結果を出力する。

【0058】

電流源４３は、一端が電源電位に接続され、他端が比較回路４１の入力ノード４１ａと端子ＤＥＳＡＴとの間のノードに接続される。電流源４３は、定電流源であってもよく、定電流を端子ＤＥＳＡＴ経由で容量素子Ｃ_{ＤＥＳＡＴ}へ供給可能である。電流源４３が供給する定電流は、保護回路４に要求される動作特性に応じて予め決められ得る。電流源４３が供給する定電流は、パワーデバイスＰＴのＤＥＳＡＴ検出に要求される容量素子Ｃ_{ＤＥＳＡＴ}の充電特性に応じて予め決められ得る。

【0059】

スイッチ４５は、容量素子Ｃ_{ＤＥＳＡＴ}の一端とグランド電位との間に接続される。スイッチ４５は、一端が比較回路４１の入力ノード４１ａと端子ＤＥＳＡＴとの間のノードに接続され、他端がグランド電位に接続され、制御端子が制御部４６に接続される。

【0060】

スイッチ４５は、制御部４６からノンアクティブレベル（例えば、Ｌレベル）の制御信号ＭＡＳＫ２を受けた際に、オフすることで容量素子３４の一端をグランド電位から遮断し容量素子３４を充電可能な状態にする。スイッチ４５は、制御部４６からアクティブレベル（例えば、Ｈレベル）の制御信号ＭＡＳＫ２を受けた際に、オンすることで容量素子３４の一端をグランド電位に接続し容量素子３４_Ｋの一端から電荷を引き抜きグランド電位へ放電する。

【0061】

制御部４６は、入力ノード４６ａが端子ＩＮＰＵＴに接続され、入力ノード４６ｂがフィルタ４７を介して比較回路４１に接続され、制御ノード４６ｃが検出回路３に接続され、出力ノード４６ｄがスイッチ４５に接続され、出力ノード４６ｅが駆動回路５に接続される。

【0062】

制御部４６は、比較回路４１の比較結果が反転することに応じて、パワーデバイスＰＴをシャットダウンさせることを指示する制御信号ＯＦＦ＿ＣＴＲを生成して駆動回路５へ供給する。

【0063】

比較回路４１の入力ノード４１ａが非反転入力ノードであり入力ノード４１ｂが反転入力ノードである場合、制御部４６は、比較回路４１がＨレベルの比較結果を出力する期間ＴＰ２１に、アクティブレベルの制御信号ＯＦＦ＿ＣＴＲを駆動回路５へ供給する。制御部４６は、比較回路４１がＬレベルの比較結果を出力する期間ＴＰ２２に、ノンアクティブレベルの制御信号ＯＦＦ＿ＣＴＲを駆動回路５へ供給する。

【0064】

比較回路４１の入力ノード４１ａが反転入力ノードであり入力ノード４１ｂが非反転入力ノードである場合、制御部４６は、比較回路４１がＬレベルの比較結果を出力する期間ＴＰ１１に、アクティブレベルの制御信号ＯＦＦ＿ＣＴＲを駆動回路５へ供給する。制御部４６は、比較回路４１がＨレベルの比較結果を出力する期間ＴＰ１２に、ノンアクティブレベルの制御信号ＯＦＦ＿ＣＴＲを駆動回路５へ供給する。

【0065】

駆動回路５は、入力ノード５ａ、出力ノード５ｂ及び制御ノード５ｃを有する。入力ノード５ａは、端子ＩＮＰＵＴに接続される。出力ノード５ｂは、パワートランジスタＰＴの制御端子Ｇに接続される。制御ノード５ｃは、保護回路４に接続される。

【0066】

駆動回路５は、ノンアクティブレベルの制御信号Ｓｈｕｔｄｏｗｎを受けている間は、入力信号ＩＮに応じてスイッチングさせる駆動信号ＤＲＶを生成してパワートランジスタＰＴの制御端子Ｇへ供給する。これにより、パワートランジスタＰＴがスイッチング制御され得る。

【0067】

駆動回路５は、アクティブレベルの制御信号Ｓｈｕｔｄｏｗｎを受けると、入力信号ＩＮに関わらず、オフ状態に維持させる駆動信号ＤＲＶを生成してパワートランジスタＰＴの制御端子Ｇへ供給する。これにより、パワートランジスタＰＴがオフ状態に維持される。これにより、パワートランジスタＰＴは、負荷ＬＤで発生する過電流から保護され得る。

【0068】

図１に示す半導体装置１において、ＤＥＳＡＴ検出は、図３に示すように、タイミングｔ４～ｔ８の期間に行われる。図３は、半導体装置１の動作を示す波形図である。

【0069】

タイミングｔ４～ｔ８の期間において、保護回路４が有効化され、保護回路４によるＤＥＳＡＴ検出が有効化される。ＤＥＳＡＴ検出の期間（ｔ４～ｔ８）は、パワーデバイスＰＴがオン状態であるタイミングｔ４～ｔ１０の期間内である。

【0070】

ＤＥＳＡＴ検出において、オン状態のパワーデバイスＰＴへ過剰な電流が流入することに応じて、保護回路４は、パワーデバイスＰＴの一端Ｄの電圧Ｖ_Ｄの閾値電圧Ｖｔｈ２を超えた上昇を検知する。図３では、タイミングｔ４～ｔ８の期間において、電圧Ｖ_Ｄが閾値電圧Ｖｔｈ２未満に維持されており、電圧Ｖ_Ｄの閾値電圧Ｖｔｈ２を超えた上昇が検知されない場合が例示される。

【0071】

なお、図示しないが、電圧Ｖ_Ｄの閾値電圧Ｖｔｈ２を超えた上昇が検知された場合、それに応じて、保護回路４は、制御信号ＯＦＦ＿ＣＴＲをアクティブレベルへ遷移させ駆動回路５へ供給する。これに応じて、駆動回路５が駆動信号Ｖ_{ＧＡＴＥ＿ＤＲＩＶＥ}をノンアクティブレベル（例えば、Ｌレベル）に遷移させ、パワーデバイスＰＴがオフされる。これにより、パワーデバイスＰＴのオフ制御が行われる。

【0072】

ＤＥＳＡＴ検出が可能となる「ＤＥＳＡＴ有効」の開始タイミングについては、入力信号ＩＮＰＵＴがアクティブレベル（例えば、Ｈレベル）になり、それに応じて、パワーデバイスＰＴの駆動信号Ｖ_{ＧＡＴＥ＿ＤＲＩＶＥ}がアクティブレベル（例えば、Ｈレベル）になるタイミングｔ１をトリガーに判断される。駆動信号Ｖ_{ＧＡＴＥ＿ＤＲＩＶＥ}がアクティブレベルに維持されるタイミングｔ１～ｔ８の期間は、「オン制御信号」として表記される。

【0073】

このとき、図３に示すように、駆動信号Ｖ_{ＧＡＴＥ＿ＤＲＩＶＥ}がアクティブレベルになってから制御端子Ｇの電圧Ｖ_Ｇが上昇し始めるまでのデッドタイムに応じた遅延時間Ｔｄ１と、電圧Ｖ_Ｇが上昇し始めてからパワーデバイスＰＴがオン状態に遷移するまでのスイッチング時間に応じた遅延時間Ｔｄ２とが存在する。

【0074】

ここで、デッドタイムとスイッチング時間とを予め測定し、トリガータイミングｔ１から「ＤＥＳＡＴ有効」の開始タイミングまでの遅延時間（＝デッドタイム＋スイッチング時間）としてブランキング時間Ｔ_{ＢＬＡＮＫ}を予め実験的に決め保護回路４に固定的に設定することが考えられる。

【0075】

例えば、保護回路４において、制御部４６のタイマー４６１に、予めブランキング時間Ｔ_{ＢＬＡＮＫ}に応じた所定値が設定されてもよい。この場合、タイミングｔ１の直前において、保護回路４は、タイマー４６１のカウント値を初期値にセットし、制御信号ＭＡＳＫ２をアクティブレベルにする。保護回路４は、入力信号ＩＮＰＵＴの波形の立ち上がりを検知すると、タイマー４６１のカウント動作を開始し、そのカウント値が所定値に達すると、制御信号ＭＡＳＫ２をノンアクティレベルにしてスイッチ４５をオフさせ、ＤＥＳＡＴ検出を有効化する。

【0076】

しかし、デッドタイムとスイッチング時間とのうち、少なくともスイッチング時間は、パワーデバイスＰＴの製造ばらつきや環境温度などの影響等によりばらつく傾向にある。

【0077】

固定的に設定されたブランキング時間Ｔ_{ＢＬＡＮＫ}が実際の「デッドタイム＋スイッチング時間」より長い場合、パワーデバイスＰＴがオン状態に遷移してからブランキング時間Ｔ_{ＢＬＡＮＫ}が経過するまでの期間にＤＥＳＡＴ検出ができない。この期間に、オン状態のパワーデバイスＰＴへ過剰な電流が流入すると、パワーデバイスＰＴがダメージを受ける可能性がある。すなわち、ＤＥＳＡＴ検出を適切に行うことが困難になり得る。

【0078】

固定的に設定されたブランキング時間Ｔ_{ＢＬＡＮＫ}が実際の「デッドタイム＋スイッチング時間」より短い場合、パワーデバイスＰＴがオフ状態であるのにブランキング時間Ｔ_{ＢＬＡＮＫ}が経過してしまい、ＤＥＳＡＴを誤検出する可能性がある。この期間に、パワーデバイスＰＴへ過剰な電流が流入していないにもかかわらず、パワーデバイスＰＴがオフ状態であるために一端Ｄの電圧Ｖ_Ｄが閾値電圧Ｖｔｈを超えると、誤ってＤＥＳＡＴが発生したと誤検出する可能性ある。すなわち、ＤＥＳＡＴ検出を適切に行うことが困難になり得る。

【0079】

このため、半導体装置１では、パワーデバイスＰＴの一端Ｄの電圧Ｖ_Ｄの立ち下がりを検出回路３で検出し、その検出タイミングに応じて保護回路４によるＤＥＳＡＴ検出を有効化することで、ＤＥＳＡＴ有効化の開始タイミングの適切化を図る。

【0080】

例えば、タイミングｔ１の直前において、検出回路３は、制御信号ＭＡＳＫ１をアクティブレベルにし、スイッチ３５をオン状態に維持している。これにより、検出回路３による波形の立ち下がり検出が無効化されている。検出回路３は、制御信号ＥＮ＿ＤＥＳＡＴをノンアクティレベルにしている。保護回路４は、制御信号ＭＡＳＫ２をアクティブレベルにし、スイッチ４５をオン状態に維持している。これにより、保護回路４によるＤＥＳＡＴ検出が無効化されている。

【0081】

タイミングｔ１において、入力信号ＩＮＰＵＴの波形の立ち上がりを検知すると、駆動回路５は、駆動信号Ｖ_{ＧＡＴＥ＿ＤＲＩＶＥ}をアクティブレベルにする。

【0082】

また、入力信号ＩＮＰＵＴの波形の立ち上がりを検知すると、検出回路３は、制御信号ＭＡＳＫ１をノンアクティブレベルにし、スイッチ３５をオフさせる。これに応じて、検出回路３は、パワーデバイスＰＴの一端Ｄの電圧Ｖ_Ｄについて、その波形の立ち下がり検出が有効化される。すなわち、検出回路３は、電圧Ｖ_Ｄの波形の立ち下がりを検出可能な状態になる。

【0083】

このとき、パワーデバイスＰＴがオフしており、一端Ｄの電圧Ｖ_Ｄは所定レベル（例えば、Ｈレベル）に維持されている。これに応じて、整流素子Ｄ_ＤＥＴがカットオフし、電流源３３の電流が容量素子３４に充電され、端子ＶＤＤＥＴの電圧が閾値電圧Ｖｔｈ１より高くなっており、比較回路３１の比較結果Ｖ_３１がＨレベルになる。検出回路３からアクティブレベルの制御信号ＥＮ＿ＤＥＳＡＴが来るまでは、保護回路４は、制御信号ＭＡＳＫ２をアクティブレベルにし、スイッチ４５をオン状態に維持しているため、端子ＤＥＳＡＴの電圧が閾値電圧Ｖｔｈ２より低くなっており、比較回路４１の比較結果Ｖ_４１はＬレベルになっている。

【0084】

タイミングｔ２において、制御端子Ｇの電圧Ｖ_Ｇが立ち上がり始め、それに応じてパワーデバイスＰＴがオンし始め、タイミングｔ３において、一端Ｄの電圧Ｖ_Ｄが下がり始める。

【0085】

タイミングｔ４において、一端Ｄの電圧Ｖ_Ｄが閾値電圧Ｖｔｈ１を下回ると、比較回路３１の比較結果Ｖ_３１が反転する。すなわち、検出回路３は、一端Ｄの電圧Ｖ_Ｄの波形の立ち下がりを検出する。これに応じて、検出回路３は、制御信号ＥＮ＿ＤＥＳＡＴをアクティレベルにし保護回路４へ供給する。

【0086】

アクティレベルの制御信号ＥＮ＿ＤＥＳＡＴに応じて、保護回路４は、制御信号ＭＡＳＫ２をノンアクティブレベルにし、スイッチ４５をオフさせる。これに応じて、保護回路４は、ＤＥＳＡＴ検出が有効化される。すなわち、保護回路４は、パワーデバイスＰＴのＤＥＳＡＴを検出可能な状態になる。図３では、タイミングｔ１～ｔ４のブランキング期間が「ブランキング」と表記される。

【0087】

その直後のタイミングｔ５において、パワーデバイスＰＴのオン状態への遷移が完了する。

【0088】

タイミングｔ７において、制御端子Ｇの電圧Ｖ_Ｇが所定レベル（例えば、Ｈレベル）に達し維持される。

【0089】

タイミングｔ８において、入力信号ＩＮＰＵＴの波形の立ち下がりを検知すると、駆動回路５は、駆動信号Ｖ_{ＧＡＴＥ＿ＤＲＩＶＥ}をノンアクティブレベルにする。図３では、駆動信号Ｖ_{ＧＡＴＥ＿ＤＲＩＶＥ}がアクティブレベルに維持されるタイミングｔ１～ｔ８の期間が「オン制御信号」と表記される。

【0090】

また、入力信号ＩＮＰＵＴの波形の立ち下がりを検知すると、検出回路３は、制御信号ＭＡＳＫ１をアクティブレベルにし、スイッチ３５をオンさせる。これにより、再び、検出回路３による波形の立ち下がり検出が無効化される。検出回路３は、制御信号ＥＮ＿ＤＥＳＡＴをノンアクティレベルにして保護回路４へ供給する。保護回路４は、制御信号ＭＡＳＫ２をアクティブレベルにし、スイッチ４５をオンさせる。これにより、再び、保護回路４によるＤＥＳＡＴ検出が無効化される。図３では、ＤＥＳＡＴ検出が有効化されるタイミングｔ４～ｔ８の期間が「ＤＥＳＡＴ有効」と表記される。

【0091】

タイミングｔ９において、制御端子Ｇの電圧Ｖ_Ｇが立ち下がり始め、それに応じて、その直後のタイミングｔ１０において、パワーデバイスＰＴがオフし始め、一端Ｄの電圧Ｖ_Ｄが上がり始める。図３では、パワーデバイスＰＴがオン状態に維持されるタイミングｔ５～ｔ１０の期間が「パワーデバイスオン状態」と表記される。

【0092】

タイミングｔ１１において、一端Ｄの電圧Ｖ_Ｄが所定レベル（例えば、Ｈレベル）に達し維持される。

【0093】

その後のタイミングｔ１２において、制御端子Ｇの電圧Ｖ_Ｇが基準レベル（例えば、Ｌレベル）まで下がり、パワーデバイスＰＴのオフ状態への遷移が完了する。

【0094】

図３に示すように、パワーデバイスＰＴのオン状態への遷移タイミングがパワーデバイスＰＴの一端Ｄの電圧Ｖ_Ｄの波形の立ち下がりの検出結果から判断され、ＤＥＳＡＴ検出の有効化タイミングとされる。これによって、パワーデバイスＰＴの製造ばらつきの影響や温度依存の影響を受けず、パワーデバイスＰＴのオン状態への遷移完了に近いタイミングでブランキング時間を終了させＤＥＳＡＴ検出の有効化を開始させることが可能である。

【0095】

以上のように、実施形態では、半導体装置１において、パワーデバイスＰＴの一端Ｄの電圧Ｖ_Ｄの立ち下がりを検出回路３で検出し、その検出タイミングに応じて保護回路４によるＤＥＳＡＴ検出を有効化する。これにより、ＤＥＳＡＴ有効化の開始タイミングを適切化できる。また、システム上のＤＥＳＡＴ検出の有効化タイミングのマージン設計の必要がなくなり、システム設計の負荷を軽減でき、システム設計をＱＴＡＴ化できる。

【0096】

なお、図１に示す検出回路３において、容量素子３４は、省略されてもよい。この場合、電流源３３は、その電流を、比較回路３１と端子ＶＤＤＥＴとを接続するラインの寄生容量に充電することになる。

【0097】

図１に示す半導体装置１において、容量素子Ｃ_{ＤＥＳＡＴ}は、省略されてもよい。この場合、保護回路４の電流源４３は、その電流を、比較回路４１と端子ＤＥＳＡＴとを接続するラインの寄生容量に充電することになる。

【0098】

図１に示す保護回路４の制御部４６は、タイマー４６１を用いずに、検出回路３から受ける制御信号ＥＮ＿ＤＥＳＡＴに応じて制御信号ＭＡＳＫ２をアクティブレベルにする。このため、制御部４６において、タイマー４６１は、省略されてもよい。

【0099】

（実施形態の第１の変形例）
また、パワーデバイスＰＴの一端Ｄの電圧Ｖ_Ｄの立ち下がりの検出によってＤＥＳＡＴ検出の有効化を行う場合、負荷（例えば、インバーター装置）ＬＤの故障や不具合タイミングによっては、パワーデバイスＰＴのオン制御時に一端Ｄの電圧Ｖ_Ｄが立ち下がらない事も考えられる。このため、一端Ｄの電圧Ｖ_Ｄの立ち下がり検出時間の履歴を残し、過去時間履歴によるＤＥＳＡＴ検出の有効化を行ってもよい。

【0100】

半導体装置１ｉにおいて、半導体集積回路２ｉの検出回路３ｉは、図４に示すように、制御部３６（図１参照）に代えて制御部３６ｉを有してもよい。図４は、実施形態の第１の変形例にかかる半導体装置１ｉの構成を示す図である。制御部３６ｉは、時間履歴生成部３６１ｉを有する。

【0101】

制御部３６ｉにおいて、時間履歴生成部３６１ｉは、入力信号ＩＮＰＵＴの波形の立ち上がりから比較回路３１の比較結果Ｖ_３１が反転するまでの時間を計り、計られた時間Δｔを保持する。時間履歴生成部３６１ｉは、入力信号ＩＮＰＵＴの波形の立ち上がりから計られた時間Δｔ（図３参照）に応じた所定の時間が経過することに応じて、保護回路４を有効化する制御信号ＥＮ＿ＤＥＳＡＴを生成して保護回路４へ供給する。所定の時間は、履歴時間Δｔにオフセット時間ｔ_{ｏｆｆｓｅｔ}を加算した時間であってもよい。オフセット時間ｔ_{ｏｆｆｓｅｔ}は、０より大きい任意の時間が用いられ得る。

【0102】

時間履歴生成部３６１ｉは、図５に示すように構成されてもよい。図５は、実施形態の第１の変形例における時間履歴生成部３６１ｉの構成を示す回路図である。

【0103】

時間履歴生成部３６１ｉは、カウンタ３６１ｉ１、ラッチ回路３６１ｉ２、加算器３６１ｉ３、設定回路３６１ｉ４及びタイマ－３６１ｉ５を有する。

【0104】

カウンタ３６１ｉ１は、ノードＳ￣が端子ＩＮＰＵＴとカウンタ３６１ｉ１のノードＳ￣とに接続され、ノードＥが比較回路３１に接続され、ノードＯがラッチ回路３６ｉｉ２のノードＤに接続される。カウンタ３６１ｉ１は、一端Ｄの電圧Ｖ_Ｄの立下り時間をカウントする。一端Ｄの電圧Ｖ_Ｄの立下り時間は、入力信号ＩＮＰＵＴのＬレベルからＨレベルへの遷移から一端の電圧Ｖ_Ｄの立下り検出タイミングまでの時間となる。すなわち、カウンタ３６１ｉ１は、ノードＳ￣で受ける入力信号ＩＮＰＵＴの立ち上がりに応じてカウント動作を開始し、ノードＥで受ける比較回路３１の比較結果Ｖ_３１の反転に応じてカウント動作を終了する。カウンタ３６１ｉ１は、カウント値をラッチ回路３６１ｉ２へ出力する。カウント値は、カウンタ３６１ｉ１で計られた時間Δｔを示す。

【0105】

ラッチ回路３６１ｉ２は、ノードＣＫ￣が端子ＩＮＰＵＴに接続され、ノードＱが加算器３６１ｉ３に接続される。カウンタ３６１ｉ１でカウントされた一端の電圧ＶＤ立下り時間は、ラッチ回路３６１ｉ２にて入力信号ＩＮＰＵＴのＨレベルからＬレベルへの遷移タイミングで保持される。すなわち、ラッチ回路３６１ｉ２は、ノードＣＫ￣で受ける入力信号ＩＮＰＵＴの立ち下がりに応じてカウンタ３６１ｉ１のカウント値をラッチし、ラッチされた値をノードＱから加算器３６１ｉ３へ出力する。

【0106】

設定回路３６１ｉ４は、出力ノードが加算器３６１ｉ３に接続される。設定回路３６１ｉ４は、オフセット時間ｔ_{ｏｆｆｓｅｔ}が予め設定される。設定回路３６１ｉ４は、オフセット時間ｔ_{ｏｆｆｓｅｔ}を示す値を加算器３６１ｉ３へ出力する。

【0107】

加算器３６１ｉ３は、第１の入力ノードがラッチ回路３６１ｉ２に接続され、第２の入力ノードが設定回路３６１ｉ４に接続され、出力ノードがタイマ－３６１ｉ５のノードＥに接続される。加算器３６１ｉ３は、ラッチされた値（すなわち、計られた時間Δｔを示す値）とオフセット時間ｔ_{ｏｆｆｓｅｔ}を示す値とを加算し、加算結果の値をタイマー３６１ｉ５へ出力する。加算結果の値は、所定の時間Δｔ＋ｔ_{ｏｆｆｓｅｔ}を示す。

【0108】

タイマ－３６１ｉ５は、ノードＯが保護回路４に接続される。タイマ－３６１ｉ５は、加算結果の値をノードＧで受ける。リセットされた状態において、タイマ－３６１ｉ５は、ノンアクティブベルの制御信号ＥＮ＿ＤＥＳＡＴをノードＯから保護回路４へ出力する。タイマ－３６１ｉ５は、ノードＳで受ける入力信号ＩＮＰＵＴの立ち上がりに応じてカウントを開始し、そのカウント値がノードＧで受けた加算結果の値に達するとカウント動作を終了し、制御信号ＥＮ＿ＤＥＳＡＴをアクティブレベルに遷移させて保護回路４へ供給する。

【0109】

例えば、時間履歴生成部３６１ｉは、図６に示すように動作してもよい。図６は、実施形態の第１の変形例における時間履歴生成部３６１ｉの動作を示す波形図である。

【0110】

タイミングｔ２１において、時間履歴生成部３６１ｉのカウンタ３６１ｉ１は、入力信号ＩＮＰＵＴの立ち上がりに応じて、時間Δｔのカウント動作を開始する。タイマー３６１ｉ５は、入力信号ＩＮＰＵＴの立ち上がりに応じて、所定の時間（Δｔ_０＋ｔ_{ｏｆｆｓｅｔ}）のカウント動作を開始する。Δｔ_０は、Δｔとして前回計られた時間である。比較回路３１は、Ｈレベルの比較結果Ｖ_３１を出力し始める。

【0111】

タイミングｔ２２において、カウンタ３６１ｉ１は、比較回路３１の比較結果Ｖ_３１がＨレベルからＬレベルに反転することに応じて、時間Δｔのカウント動作を終了し、計られた時間Δｔ＝Δｔ_１のカウント値をラッチ回路３６１ｉ２へ出力する。

【0112】

タイミングｔ２１から所定の時間（Δｔ_０＋ｔ_{ｏｆｆｓｅｔ}）が経過したタイミングｔ２３において、タイマー３６１ｉ５は、カウント値が所定の時間（Δｔ_０＋ｔ_{ｏｆｆｓｅｔ}）に応じた値に達する。

【0113】

その直後のタイミングｔ２４において、タイマー３６１ｉ５は、制御信号ＥＮ＿ＤＥＳＡＴをアクティブレベルにして保護回路４へ供給する。これに応じて、保護回路４において、ＤＥＳＡＴが有効化される。

【0114】

タイミングｔ２５において、ラッチ回路３６１ｉ２は、入力信号ＩＮＰＵＴの立ち下がりに応じて、カウンタ３６１ｉ１のカウント値をラッチし、ラッチした値を加算器３６１ｉ３へ出力し始める。これに応じて、加算器３６１ｉ３は、ラッチした値にオフセットを加算した値を出力し始める。加算器３６１ｉ３の加算結果の値がタイマー３６１ｉ５へ出力され、タイマー３６１ｉ５でカウントすべき値としてセットされる。

【0115】

タイマー３６１ｉ５は、入力信号ＩＮＰＵＴの立ち下がりに応じて、制御信号ＥＮ＿ＤＥＳＡＴをノンアクティブレベルにして保護回路４へ供給する。これに応じて、保護回路４において、ＤＥＳＡＴが無効化される。

【0116】

タイミングｔ２６において、時間履歴生成部３６１ｉのカウンタ３６１ｉ１は、入力信号ＩＮＰＵＴの立ち上がりに応じて、時間Δｔのカウント動作を開始する。タイマー３６１ｉ５は、入力信号ＩＮＰＵＴの立ち上がりに応じて、所定の時間（Δｔ_１＋ｔ_{ｏｆｆｓｅｔ}）のカウント動作を開始する。Δｔ_１は、Δｔとして前回計られた時間である。比較回路３１は、Ｈレベルの比較結果Ｖ_３１を出力し始める。

【0117】

タイミングｔ２７において、カウンタ３６１ｉ１は、比較回路３１の比較結果Ｖ_３１がＨレベルからＬレベルに反転することに応じて、時間Δｔのカウント動作を終了し、計られた時間Δｔ＝Δｔ_２のカウント値をラッチ回路３６１ｉ２へ出力する。

【0118】

タイミングｔ２６から所定の時間（Δｔ_１＋ｔ_{ｏｆｆｓｅｔ}）が経過したタイミングｔ２８において、タイマー３６１ｉ５は、カウント値が所定の時間（Δｔ_１＋ｔ_{ｏｆｆｓｅｔ}）に応じた値に達する。

【0119】

その直後のタイミングｔ２９において、タイマー３６１ｉ５は、制御信号ＥＮ＿ＤＥＳＡＴをアクティブレベルにして保護回路４へ供給する。これに応じて、保護回路４において、ＤＥＳＡＴが有効化される。

【0120】

タイミングｔ３０において、ラッチ回路３６１ｉ２は、入力信号ＩＮＰＵＴの立ち下がりに応じて、カウンタ３６１ｉ１のカウント値をラッチし、ラッチした値を加算器３６１ｉ３へ出力し始める。これに応じて、加算器３６１ｉ３は、ラッチした値にオフセットを加算した値を出力し始める。加算器３６１ｉ３の加算結果の値がタイマー３６１ｉ５へ出力され、タイマー３６１ｉ５でカウントすべき値としてセットされる。

【0121】

タイマー３６１ｉ５は、入力信号ＩＮＰＵＴの立ち下がりに応じて、制御信号ＥＮ＿ＤＥＳＡＴをノンアクティブレベルにして保護回路４へ供給する。これに応じて、保護回路４において、ＤＥＳＡＴが無効化される。

【0122】

このように、半導体装置１ｉにおいて、検出回路３ｉは、一端Ｄの電圧Ｖ_Ｄの立ち下がり検出時間の履歴を残し、過去時間履歴によるＤＥＳＡＴ検出の有効化を行う。例えば、検出回路４は、直前に計られた時間Δｔに変動を考慮したオフセットｔｏｆｆｓｅｔが加算された所定の時間を用いてＤＥＳＡＴ検出の有効化を行う。これによっても、ＤＥＳＡＴ有効化の開始タイミングを適切化できる。

【0123】

（実施形態の第２の変形例）
あるいは、ＤＥＳＡＴ検出が可能となる「ＤＥＳＡＴ有効」の開始タイミングについて実施形態の動作と第１の変形例の動作とが組み合わされてもよい。例えば、「ＤＥＳＡＴ有効」の開始タイミングは、パワートランジスタＰＴの一端Ｄの電圧ＶＤの立ち下がりタイミングと入力信号ＩＮＰＵＴの波形の立ち上がりから所定の時間（Δｔ＋ｔ_{ｏｆｆｓｅｔ}）が経過するタイミングとのうち早い方のタイミングに対応してもよい。

【0124】

このとき、半導体装置１ｊにおいて、半導体集積回路２ｊの検出回路３ｊは、図７に示すように、制御部３６ｉ（図４参照）に代えて制御部３６ｊを有してもよい。図７は、実施形態の第２の変形例にかかる半導体装置１ｊの構成を示す図である。

【0125】

制御部３６ｊは、比較回路３１の比較結果Ｖ_３１が反転すること、又は入力信号ＩＮＰＵＴの波形の立ち上がりから所定の時間（Δｔ＋ｔ_{ｏｆｆｓｅｔ}）が経過することに応じて、保護回路４を有効化する制御信号ＥＮ＿ＤＥＳＡＴを生成する。例えば、制御部３６ｊは、比較回路３１の比較結果Ｖ_３１が反転するタイミングと入力信号ＩＮＰＵＴの波形の立ち上がりから所定の時間（Δｔ＋ｔ_{ｏｆｆｓｅｔ}）が経過するタイミングとのうち早いタイミングに応じて、保護回路４を有効化する制御信号ＥＮ＿ＤＥＳＡＴを生成してもよい。

【0126】

制御部３６ｊは、演算子３６２ｊをさらに有してもよい。演算子３６２ｊは、第１の入力ノードが比較回路３１の出力ノード３１ｃに接続され、第２の入力ノードの論理反転が時間履歴生成部３６１ｉの出力ノードに接続され、出力ノードが保護回路４に接続される。

【0127】

論理和演算子３６２ｊは、比較回路３１の比較結果Ｖ_３１の論理反転と時間履歴生成部３６１ｉの出力する制御信号ＥＮ＿ＤＥＳＡＴ（図５参照）との論理和を演算し、演算結果として制御信号ＥＮ＿ＤＥＳＡＴを生成する。制御信号ＥＮ＿ＤＥＳＡＴは、パワートランジスタＰＴの一端Ｄの電圧ＶＤの立ち下がりタイミングと時間履歴生成部３６１ｉで求められた所定の時間（Δｔ＋ｔ_{ｏｆｆｓｅｔ}）のうち早い方のタイミングに、ノンアクティブレベルからアクティブレベルに遷移する。これにより、「ＤＥＳＡＴ有効」の開始タイミングは、パワートランジスタＰＴの一端Ｄの電圧ＶＤの立ち下がりタイミングと時間履歴生成部３６１ｉで求められた所定の時間（Δｔ＋ｔ_{ｏｆｆｓｅｔ}）のうち早い方のタイミングにすることができる。

【0128】

このように、半導体装置１ｊにおいて、検出回路３ｊは、比較回路３１の比較結果Ｖ_３１が反転すること、又は入力信号ＩＮＰＵＴの波形の立ち上がりから所定の時間（Δｔ＋ｔ_{ｏｆｆｓｅｔ}）が経過することに応じて、保護回路４を有効化する制御信号ＥＮ＿ＤＥＳＡＴを生成する。これによっても、ＤＥＳＡＴ有効化の開始タイミングを適切化できる。

【0129】

（実施形態の第３の変形例）
半導体装置１ｋは、図８に示すように、構成が簡略化されてもよい。図８は、実施形態の第３の変形例にかかる半導体装置１ｋの構成を示す図である。

【0130】

半導体装置１ｋの半導体集積回路２ｋは、検出回路３と保護回路４と（図１参照）がマージされて、検出回路３ｋを含む保護回路４ｋが構成される。検出回路３ｋは、電流源３３、容量素子３４、スイッチ３５、制御部３６が省略される。保護回路４ｋは、制御部４６（図１参照）に代えて、制御部４６ｋを有する。

【0131】

制御部４６ｋは、制御部３６の機能が追加される。制御部４６ｋは、比較回路３１の比較結果が反転することに応じて、保護回路４ｋを有効化し、保護回路４ｋによるＤＥＳＡＴ検出を有効化する。

【0132】

また、半導体装置１ｋは、容量素子Ｃ_{ＤＥＳＡＴ}（図１参照）が省略され、その代わり、保護回路４ｋは、容量素子Ｃ_{ＤＥＳＡＴ１}が追加される。容量素子Ｃ_{ＤＥＳＡＴ１}の容量値は、パワーデバイスＰＴの一端Ｄの電圧の立ち下がりの検出に要求される容量素子Ｃ_{ＤＥＳＡＴ１}の充電特性に応じて予め決められ得る。

【0133】

このように、半導体装置１ｋの半導体集積回路２ｋにおいて、検出回路３ｋを含む保護回路４ｋが構成され、構成が簡略化される。これにより、半導体集積回路２ｋの回路規模を低減できるので、半導体装置１ｋを省スペース化でき、半導体装置１ｋを低コスト化できる。

【0134】

図８に示す構成において、容量素子Ｃ_{ＤＥＳＡＴ１}が省略されてもよい。この場合、保護回路４ｋの電流源４３は、その電流を、比較回路４１と端子ＤＥＳＡＴとを接続するラインの寄生容量に充電することになる。

【0135】

（実施形態の第４の変形例）
半導体装置１ｎは、図９に示すように、構成が簡略化されてもよい。図９は、実施形態の第４の変形例にかかる半導体装置１ｎの構成を示す図である。

【0136】

半導体装置１ｎの半導体集積回路２ｎは、検出回路３ｉと保護回路４と（図４参照）がマージされて、検出回路３ｎを含む保護回路４ｎが構成される。検出回路３ｎは、電流源３３、容量素子３４、スイッチ３５、制御部３６ｉが省略される。保護回路４ｎは、制御部４６ｉ（図４参照）に代えて、制御部４６ｎを有する。

【0137】

制御部４６ｎは、制御部３６ｉの機能が追加される。制御部４６ｎは、入力信号ＩＮＰＵＴの波形の立ち上がりから所定の時間（Δｔ＋ｔ_{ｏｆｆｓｅｔ}）が経過することに応じて、保護回路４ｎを有効化し、保護回路４ｎによるＤＥＳＡＴ検出を有効化する。例えば、制御部４６ｎは、入力信号ＩＮＰＵＴの波形の立ち上がりから所定の時間（Δｔ＋ｔ_{ｏｆｆｓｅｔ}）が経過することに応じて、ＤＥＳＡＴ検出を有効化する。これにより、保護回路４ｎは、パワートランジスタＰＴのＤＥＳＡＴ検出が可能な状態になる。

【0138】

また、半導体装置１ｎは、容量素子Ｃ_{ＤＥＳＡＴ}（図１参照）が省略され、その代わり、保護回路４ｋは、容量素子Ｃ_{ＤＥＳＡＴ１}が追加される。容量素子Ｃ_{ＤＥＳＡＴ１}の容量値は、パワーデバイスＰＴの一端Ｄの電圧の立ち下がりの検出に要求される容量素子Ｃ_{ＤＥＳＡＴ１}の充電特性に応じて予め決められ得る。

【0139】

このように、半導体装置１ｎの半導体集積回路２ｎにおいて、検出回路３ｎを含む保護回路４ｎが構成され、構成が簡略化される。これにより、半導体集積回路２ｎの回路規模を低減できるので、半導体装置１ｎを省スペース化でき、半導体装置１ｎを低コスト化できる。

【0140】

図９に示す構成において、容量素子Ｃ_{ＤＥＳＡＴ１}が省略されてもよい。この場合、保護回路４ｎの電流源４３は、その電流を、比較回路４１と端子ＤＥＳＡＴとを接続するラインの寄生容量に充電することになる。

【0141】

（実施形態の第５の変形例）
半導体装置１ｐは、図１０に示すように、構成が簡略化されてもよい。図１０は、実施形態の第５の変形例にかかる半導体装置１ｐの構成を示す図である。

【0142】

半導体装置１ｐの半導体集積回路２ｐは、検出回路３ｊと保護回路４と（図７参照）がマージされて、検出回路３ｐを含む保護回路４ｐが構成される。検出回路３ｐは、電流源３３、容量素子３４、スイッチ３５、制御部３６ｊが省略される。保護回路４ｐは、制御部４６ｊ（図７参照）に代えて、制御部４６ｐを有する。

【0143】

制御部４６ｐは、制御部３６ｊの機能が追加される。制御部４６ｐは、比較回路３１の比較結果が反転すること、又は、入力信号ＩＮＰＵＴの波形の立ち上がりから所定の時間（Δｔ＋ｔ_{ｏｆｆｓｅｔ}）が経過することに応じて、保護回路４ｐを有効化し、保護回路４ｐによるＤＥＳＡＴ検出を有効化する。例えば、制御部４６ｐは、入力信号ＩＮＰＵＴの波形の立ち上がりから所定の時間（Δｔ＋ｔ_{ｏｆｆｓｅｔ}）が経過することに応じて、例えば、制御部４６ｐは、「ＤＥＳＡＴ有効」の開始タイミングは、パワートランジスタＰＴの一端Ｄの電圧ＶＤの立ち下がりタイミングと時間履歴生成部３６１ｉで求められた所定の時間（Δｔ＋ｔ_{ｏｆｆｓｅｔ}）のうち早い方のタイミングにてＤＥＳＡＴ検出を有効化することができる。これにより、保護回路４ｐは、パワートランジスタＰＴのＤＥＳＡＴ検出が可能な状態になる。

【0144】

また、半導体装置１ｋは、容量素子Ｃ_{ＤＥＳＡＴ}（図１参照）が省略され、その代わり、保護回路４ｋは、容量素子Ｃ_{ＤＥＳＡＴ１}が追加される。容量素子Ｃ_{ＤＥＳＡＴ１}の容量値は、パワーデバイスＰＴの一端Ｄの電圧の立ち下がりの検出に要求される容量素子Ｃ_{ＤＥＳＡＴ１}の充電特性に応じて予め決められ得る。

【0145】

このように、半導体装置１ｐの半導体集積回路２ｐにおいて、検出回路３ｐを含む保護回路４ｐが構成され、構成が簡略化される。これにより、半導体集積回路２ｐの回路規模を低減できるので、半導体装置１ｐを省スペース化でき、半導体装置１ｐを低コスト化できる。

【0146】

図１０に示す構成において、容量素子Ｃ_{ＤＥＳＡＴ１}が省略されてもよい。この場合、保護回路４ｐの電流源４３は、その電流を、比較回路４１と端子ＤＥＳＡＴとを接続するラインの寄生容量に充電することになる。

【0147】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0148】

１，１ｉ，１ｊ，１ｋ，１ｎ，１ｐ 半導体装置、２，２ｉ，２ｊ，２ｋ，２ｎ，２ｐ 半導体集積回路、３，３ｉ，３ｊ，３ｋ，３ｎ，３ｐ 検出回路、４，４ｋ，４ｎ，４ｐ 保護回路。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】