特開 2025-12485 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025012485

(43)【公開日】2025-01-24

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 23/29 20060101AFI20250117BHJP

   H10D 30/66 20250101ALI20250117BHJP

   H01L 23/28 20060101ALI20250117BHJP

【ＦＩ】

H01L23/30 B

H01L29/78 652T

H01L29/78 652Q

H01L23/28 L

【審査請求】未請求

【請求項の数】12

【出願形態】ＯＬ

(21)【出願番号】P 2023115349

(22)【出願日】2023-07-13

(71)【出願人】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(71)【出願人】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】100119035

【弁理士】

【氏名又は名称】池上 徹真

(74)【代理人】

【識別番号】100141036

【弁理士】

【氏名又は名称】須藤 章

(74)【代理人】

【識別番号】100178984

【弁理士】

【氏名又は名称】高下 雅弘

(72)【発明者】

【氏名】平川 達也

(72)【発明者】

【氏名】三宅 英太郎

【テーマコード（参考）】

4M109

【Ｆターム（参考）】

4M109AA02

4M109CA02

4M109CA21

4M109DB09

4M109EA07

4M109EA10

4M109EA12

4M109EC07

4M109EE06

4M109GA02

(57)【要約】

【課題】インダクタンスが低減する半導体装置を提供する。
【解決手段】実施形態の半導体装置は、絶縁基板と、枠体と、第１の上部電極と、第１の下部電極と、第１の半導体層と、を含み、絶縁基板の上の第１の半導体チップと、第１の平板部分を含み、第１の上部電極又は第１の下部電極の一方に電気的に接続された第１の電極端子と、第１の平板部分と対向する第２の平板部分を含み、第１の上部電極又は第１の下部電極の他方に電気的に接続された第２の電極端子と、第１の電極端子及び第２の電極端子の少なくともいずれか一方に固定され、枠体に嵌め込まれた嵌合部分を含み、嵌合部分は第１の体積抵抗率と第１のヤング率を有する第１の樹脂を含む第１の樹脂部材と、第１の平板部分と第２の平板部分との間に設けられ、第１の体積抵抗率より大きい第２の体積抵抗率と第１のヤング率より大きい第２のヤング率とを有する第２の樹脂を含む第２の樹脂部材と、を備える。
【選択図】図２

【特許請求の範囲】

【請求項1】

絶縁基板と、
前記絶縁基板を囲む枠体と、
第１の上部電極と、第１の下部電極と、前記第１の上部電極と前記第１の下部電極との間の第１の半導体層と、を含み、前記絶縁基板の上に設けられた第１の半導体チップと、
第１の平板部分を含み、前記第１の上部電極又は前記第１の下部電極の一方に電気的に接続された第１の電極端子と、
前記第１の平板部分と対向する第２の平板部分を含み、前記第１の上部電極又は前記第１の下部電極の他方に電気的に接続された第２の電極端子と、
前記第１の電極端子及び前記第２の電極端子の少なくともいずれか一方に固定され、前記枠体に嵌め込まれた嵌合部分を含み、前記嵌合部分は第１の体積抵抗率と第１のヤング率を有する第１の樹脂を含む第１の樹脂部材と、
前記第１の平板部分と前記第２の平板部分との間に設けられ、前記第１の体積抵抗率より大きい第２の体積抵抗率と前記第１のヤング率より大きい第２のヤング率とを有する第２の樹脂を含む第２の樹脂部材と、
を備えた半導体装置。

【請求項2】

前記第１の半導体チップを覆い、前記第２の体積抵抗率よりも大きい第３の体積抵抗率と前記第１のヤング率よりも小さい第３のヤング率とを有する第３の樹脂を含む第３の樹脂部材を、更に備える請求項１記載の半導体装置。

【請求項3】

前記第３の樹脂はシリコーンゲルである、請求項２記載の半導体装置。

【請求項4】

前記枠体は、前記第１の体積抵抗率より大きい第４の体積抵抗率と前記第１のヤング率より大きい第４のヤング率とを有する第４の樹脂を含む、請求項１記載の半導体装置。

【請求項5】

前記第４の樹脂は前記第２の樹脂と同一である、請求項４記載の半導体装置。

【請求項6】

前記第１の樹脂はポリアミド樹脂であり、前記第２の樹脂はポリフェニレンサルファイド樹脂である、請求項１記載の半導体装置。

【請求項7】

前記第１の樹脂はポリブチレンテレフタレート樹脂であり、前記第２の樹脂はポリフェニレンサルファイド樹脂である、請求項１記載の半導体装置。

【請求項8】

前記第１の平板部分と前記絶縁基板との間の距離は、前記第２の平板部分と前記絶縁基板との間の距離よりも大きく、前記第１の樹脂部材は前記第１の電極端子に固定される、請求項１記載の半導体装置。

【請求項9】

前記絶縁基板の上に設けられ、前記第１の電極端子と電気的に接続された第１の金属層と、
前記絶縁基板の上に設けられ、前記第２の電極端子と電気的に接続された第２の金属層と、を更に備え、
前記第１の半導体チップと前記絶縁基板との間に前記第２の金属層が設けられ、前記第１の上部電極は前記第１の金属層と電気的に接続され、前記第１の下部電極は前記第２の金属層と電気的に接続される、請求項１記載の半導体装置。

【請求項10】

第２の上部電極と、第２の下部電極と、前記第２の上部電極と前記第２の下部電極との間の第２の半導体層と、を含み、前記絶縁基板の上に設けられた第２の半導体チップと、
前記絶縁基板の上に設けられた第３の金属層と、を更に備え、
前記第２の半導体チップと前記絶縁基板との間に前記第３の金属層が設けられ、前記第２の上部電極は前記第１の金属層と電気的に接続され、前記第２の下部電極は前記第３の金属層と電気的に接続される、請求項９記載の半導体装置。

【請求項11】

前記第１の平板部分と前記第２の平板部分との間の距離は２ｍｍ以下である、請求項１記載の半導体装置。

【請求項12】

前記第１の半導体層は炭化珪素層を含む、請求項１記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体装置に関する。

【背景技術】

【0002】

パワー半導体モジュールは、例えば、絶縁基板の上にパワー半導体チップが実装される。パワー半導体チップは、例えば、Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（ＭＯＳＦＥＴ）である。

【0003】

パワー半導体モジュールの内部のインダクタンスが大きいと、例えば、スイッチング時のサージ電圧が大きくなる。スイッチング時のサージ電圧が大きくなると、例えば、半導体チップが破壊するという問題が生じる。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特許第６９２１７９４号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明が解決しようとする課題は、インダクタンスが低減する半導体装置を提供することにある。

【課題を解決するための手段】

【0006】

実施形態の半導体装置は、絶縁基板と、前記絶縁基板を囲む枠体と、第１の上部電極と、第１の下部電極と、前記第１の上部電極と前記第１の下部電極との間の第１の半導体層と、を含み、前記絶縁基板の上に設けられた第１の半導体チップと、第１の平板部分を含み、前記第１の上部電極又は前記第１の下部電極の一方に電気的に接続された第１の電極端子と、前記第１の平板部分と対向する第２の平板部分を含み、前記第１の上部電極又は前記第１の下部電極の他方に電気的に接続された第２の電極端子と、前記第１の電極端子及び前記第２の電極端子の少なくともいずれか一方に固定され、前記枠体に嵌め込まれた嵌合部分を含み、前記嵌合部分は第１の体積抵抗率と第１のヤング率を有する第１の樹脂を含む第１の樹脂部材と、前記第１の平板部分と前記第２の平板部分との間に設けられ、前記第１の体積抵抗率より大きい第２の体積抵抗率と前記第１のヤング率より大きい第２のヤング率とを有する第２の樹脂を含む第２の樹脂部材と、を備える。

【図面の簡単な説明】

【0007】

【図1】第１の実施形態の半導体装置の模式上面図。

【図2】第１の実施形態の半導体装置の模式断面図。

【図3】第１の実施形態の半導体装置の一部の部材を除去した模式上面図。

【図4】第１の実施形態の半導体装置の等価回路図。

【図5】第１の実施形態の半導体装置の一部の部材を除去した模式上面図。

【図6】第１の実施形態の半導体装置の一部の部材を除去した模式上面図。

【図7】第１の実施形態の半導体装置の模式断面図。

【図8】第１の実施形態の半導体装置の模式断面図。

【図9】第１の実施形態の半導体装置の模式断面図。

【図10】第１の実施形態の半導体装置の模式断面図。

【図11】第１の実施形態の半導体装置の製造途中の模式断面図。

【図12】第１の実施形態の半導体装置の製造途中の模式断面図。

【図13】第２の実施形態の半導体装置の模式上面図。

【図14】第２の実施形態の半導体装置の模式断面図。

【図15】第２の実施形態の半導体装置の一部の部材を除去した模式上面図。

【図16】第２の実施形態の半導体装置の一部の部材を除去した模式上面図。

【図17】第２の実施形態の半導体装置の模式断面図。

【図18】第２の実施形態の半導体装置の模式断面図。

【図19】第２の実施形態の半導体装置の模式断面図。

【発明を実施するための形態】

【0008】

本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。

【0009】

本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する場合がある。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。

【0010】

（第１の実施形態）
第１の実施形態の半導体装置は、絶縁基板と、絶縁基板を囲む枠体と、第１の上部電極と、第１の下部電極と、第１の上部電極と第１の下部電極との間の第１の半導体層と、を含み、絶縁基板の上に設けられた第１の半導体チップと、第１の平板部分を含み、第１の上部電極又は第１の下部電極の一方に電気的に接続された第１の電極端子と、第１の平板部分と対向する第２の平板部分を含み、第１の上部電極又は第１の下部電極の他方に電気的に接続された第２の電極端子と、第１の電極端子及び第２の電極端子の少なくともいずれか一方に固定され、枠体に嵌め込まれた嵌合部分を含み、嵌合部分は第１の体積抵抗率と第１のヤング率を有する第１の樹脂を含む第１の樹脂部材と、第１の平板部分と第２の平板部分との間に設けられ、第１の体積抵抗率より大きい第２の体積抵抗率と第１のヤング率より大きい第２のヤング率とを有する第２の樹脂を含む第２の樹脂部材と、を備える。

【0011】

図１は、第１の実施形態の半導体装置の模式上面図である。図２、図７、図８、図９、図１０は、第１の実施形態の半導体装置の模式断面図である。

【0012】

図３、図５、図６は、第１の実施形態の半導体装置の一部の部材を除去した模式上面図である。図４は、第１の実施形態の半導体装置の等価回路図である。

【0013】

図２は、図１、図３、図５、図６のＡＡ’断面である。図７は、図１、図３、図５、図６のＢＢ’断面である。図８は、図１、図３、図５、図６のＣＣ’断面である。図９は、図１、図３、図５、図６のＤＤ’断面である。図１０は、図１、図３、図５、図６のＥＥ’断面である。

【0014】

第１の実施形態の半導体装置は、パワー半導体モジュール１００である。図４に示すように、第１の実施形態のパワー半導体モジュール１００は、１モジュールでハーフブリッジ回路を構成できる、いわゆる「２ｉｎ１」タイプのモジュールである。パワー半導体モジュール１００は、３個のハーフブリッジユニットが並列に接続されている。例えば、第１の実施形態のパワー半導体モジュール１００を３個用いることにより、３相インバータ回路を構成できる。

【0015】

図４に示すように、パワー半導体モジュール１００は、負端子Ｎ（第１の電極端子）、正端子Ｐ（第２の電極端子）、交流出力端子ＡＣ、複数のハイサイドＭＯＳＦＥＴ１１（第１の半導体チップ）、複数のローサイドＭＯＳＦＥＴ２１（第２の半導体チップ）、を含む。

【0016】

複数のハイサイドＭＯＳＦＥＴ１１は並列に接続される。複数のローサイドＭＯＳＦＥＴ２１は並列に接続される。複数のハイサイドＭＯＳＦＥＴ１１と複数のローサイドＭＯＳＦＥＴ２１とは、直列に接続される。

【0017】

図１～図１０では、ハイサイドＭＯＳＦＥＴ１１が３個、ローサイドＭＯＳＦＥＴ２１が３個の場合を例示している。

【0018】

第１の実施形態のパワー半導体モジュール１００は、図１～図１０に示すように、負端子Ｎ（第１の電極端子）、正端子Ｐ（第２の電極端子）、交流出力端子ＡＣ、複数のハイサイドＭＯＳＦＥＴ１１（第１の半導体チップ）、複数のローサイドＭＯＳＦＥＴ２１（第２の半導体チップ）、樹脂ケース２４（枠体）、蓋２６、金属ベース２８、絶縁基板３０、第１の金属層３１、第２の金属層３２、第３の金属層３３、第１のゲート金属層３６、第２のゲート金属層３７、裏面金属層４０、第１のゲート端子４１、第２のゲート端子４２、ボンディングワイヤ４４、電極支持部材５１（第１の樹脂部材）、スペーサ部材５２（第２の樹脂部材）、封止部材５３（第３の樹脂部材）を備える。

【0019】

複数のハイサイドＭＯＳＦＥＴ１１（第１の半導体チップ）のそれぞれは、第１のソース電極１１ａ（第１の上部電極）、第１のドレイン電極１１ｂ（第１の下部電極）、第１のゲート電極１１ｃ、第１の炭化珪素層１１ｘ（第１の半導体層）を含む。

【0020】

複数のローサイドＭＯＳＦＥＴ２１（第２の半導体チップ）のそれぞれは、第２のソース電極２１ａ（第２の上部電極）、第２のドレイン電極２１ｂ（第２の下部電極）、第２のゲート電極２１ｃ、第２の炭化珪素層２１ｘ（第２の半導体層）を含む。

【0021】

図３は、パワー半導体モジュール１００から負端子Ｎ（第１の電極端子）、正端子Ｐ（第２の電極端子）、交流出力端子ＡＣ、蓋２６、電極支持部材５１（第１の樹脂部材）、スペーサ部材５２（第２の樹脂部材）、及び封止部材５３を除いた状態の上面図である。図５は、パワー半導体モジュール１００から蓋２６、電極支持部材５１（第１の樹脂部材）、スペーサ部材５２（第２の樹脂部材）、及び封止部材５３を除いた状態の上面図である。図６は、パワー半導体モジュール１００から負端子Ｎ（第１の電極端子）、蓋２６、電極支持部材５１（第１の樹脂部材）、スペーサ部材５２（第２の樹脂部材）、及び封止部材５３を除いた状態の上面図である。

【0022】

金属ベース２８は、例えば、銅である。例えば、パワー半導体モジュール１００を製品に実装する際、金属ベース２８の裏面には、図示しない放熱板が接続される。

【0023】

絶縁基板３０は、金属ベース２８の上に設けられる。絶縁基板３０は、金属ベース２８とハイサイドＭＯＳＦＥＴ１１との間に設けられる。絶縁基板３０は、金属ベース２８とローサイドＭＯＳＦＥＴ２１との間に設けられる。

【0024】

絶縁基板３０は、金属ベース２８とハイサイドＭＯＳＦＥＴ１１、金属ベース２８とローサイドＭＯＳＦＥＴ２１を電気的に分離する機能を有する。

【0025】

絶縁基板３０は、例えば、セラミックである。絶縁基板３０は、例えば、酸化アルミニウム、窒化アルミニウム、又は、窒化シリコンである。

【0026】

絶縁基板３０の表面には、第１の金属層３１、第２の金属層３２、第３の金属層３３、第１のゲート金属層３６、及び、第２のゲート金属層３７が設けられる。第１の金属層３１、第２の金属層３２、第３の金属層３３、第１のゲート金属層３６、及び、第２のゲート金属層３７は、例えば、銅である。

【0027】

絶縁基板３０の裏面には、裏面金属層４０が設けられる。裏面金属層４０は、例えば、銅である。裏面金属層４０は、例えば、図示しない半田層又は銀ナノ粒子層を用いて金属ベース２８と接合される。

【0028】

樹脂ケース２４は、金属ベース２８及び絶縁基板３０の周囲に設けられる。樹脂ケース２４は、枠体の一例である。樹脂ケース２４の一部は、金属ベース２８の上に設けられる。

【0029】

樹脂ケース２４は、ハイサイドＭＯＳＦＥＴ１１、ローサイドＭＯＳＦＥＴ２１、及び絶縁基板３０を保護する機能を有する。

【0030】

樹脂ケース２４の内側の側面には、図１０及び図１１に示すように、電極支持部材５１の嵌合部分５１ａを嵌めこむための切り欠き部２４ａが設けられる。

【0031】

樹脂ケース２４は、第４の樹脂を含む。樹脂ケース２４は、例えば、第４の樹脂で形成される。

【0032】

第４の樹脂は、第４の体積抵抗率と第４のヤング率を有する。第４の樹脂は、例えば、ポリフェニレンサルファイド樹脂（ＰＰＳ樹脂）である。樹脂ケース２４は、例えば、ポリフェニレンサルファイド樹脂（ＰＰＳ樹脂）で形成される。

【0033】

樹脂ケース２４の上部には蓋２６が設けられる。蓋２６は、ハイサイドＭＯＳＦＥＴ１１、ローサイドＭＯＳＦＥＴ２１、及び絶縁基板３０を保護する機能を有する。

【0034】

複数のハイサイドＭＯＳＦＥＴ１１は、第２の金属層３２の上に設けられる。複数のハイサイドＭＯＳＦＥＴ１１のそれぞれは、第１のソース電極１１ａ、第１のドレイン電極１１ｂ、第１のゲート電極１１ｃ、第１の炭化珪素層１１ｘを含む。第１のソース電極１１ａは第１の上部電極の一例である。第１のドレイン電極１１ｂは、第１の下部電極の一例である。第１の炭化珪素層１１ｘは、第１の半導体層の一例である。

【0035】

第１の炭化珪素層１１ｘは、第１のソース電極１１ａと第１のドレイン電極１１ｂとの間に設けられる。ハイサイドＭＯＳＦＥＴ１１は、縦型ＭＯＳＦＥＴである。

【0036】

第１のソース電極１１ａは第３の金属層３３に電気的に接続される。第１のソース電極１１ａと第３の金属層３３は、例えば、ボンディングワイヤ４４を用いて電気的に接続される。

【0037】

第１のソース電極１１ａは、第３の金属層３３、ローサイドＭＯＳＦＥＴ２１、第１の金属層３１を経由して、負端子Ｎに電気的に接続される。

【0038】

第１のドレイン電極１１ｂは第２の金属層３２に電気的に接続される。第１のドレイン電極１１ｂは、例えば、図示しない半田層又は銀ナノ粒子層を用いて第２の金属層３２に電気的に接続される。

【0039】

第１のドレイン電極１１ｂは、第２の金属層３２を経由して正端子Ｐに電気的に接続される。

【0040】

複数のハイサイドＭＯＳＦＥＴ１１は、絶縁基板３０に平行な方向に配列される。

【0041】

複数のローサイドＭＯＳＦＥＴ２１は、第３の金属層３３の上に設けられる。複数のローサイドＭＯＳＦＥＴ２１のそれぞれは、第２のソース電極２１ａ、第２のドレイン電極２１ｂ、第２のゲート電極２１ｃ、第２の炭化珪素層２１ｘを含む。第２のソース電極２１ａは第２の上部電極の一例である。第２のドレイン電極２１ｂは、第２の下部電極の一例である。第２の炭化珪素層２１ｘは、第２の半導体層の一例である。

【0042】

第２の炭化珪素層２１ｘは、第２のソース電極２１ａと第２のドレイン電極２１ｂとの間に設けられる。ローサイドＭＯＳＦＥＴ２１は、縦型ＭＯＳＦＥＴである。

【0043】

第２のソース電極２１ａは第１の金属層３１に電気的に接続される。第２のソース電極２１ａと第１の金属層３１は、例えば、ボンディングワイヤ４４を用いて電気的に接続される。第２のドレイン電極２１ｂは第３の金属層３３に電気的に接続される。第２のドレイン電極２１ｂは、例えば、図示しない半田層又は銀ナノ粒子層を用いて第３の金属層３３に電気的に接続される。

【0044】

複数のローサイドＭＯＳＦＥＴ２１は、絶縁基板３０に平行な方向に配列される。

【0045】

封止部材５３は、樹脂ケース２４の中に充填される。封止部材５３は、樹脂ケース２４に囲まれる。封止部材５３は、ハイサイドＭＯＳＦＥＴ１１、ローサイドＭＯＳＦＥＴ２１、及び絶縁基板３０を覆う。

【0046】

封止部材５３は、ハイサイドＭＯＳＦＥＴ１１、ローサイドＭＯＳＦＥＴ２１、及び絶縁基板３０を保護する機能を有する。また、封止部材５３は、ハイサイドＭＯＳＦＥＴ１１、ローサイドＭＯＳＦＥＴ２１、及び絶縁基板３０を絶縁する機能を有する。

【0047】

封止部材５３は、第３の樹脂を含む。封止部材５３は、例えば、第３の樹脂で形成される。

【0048】

第３の樹脂は、第３の体積抵抗率及び第３のヤング率を有する。第３の樹脂は、例えば、シリコーンゲルである。第３の樹脂は、例えば、ポリイミド樹脂等、その他の樹脂を適用することも可能である。

【0049】

負端子Ｎは、絶縁基板３０の上側に設けられる。負端子Ｎは、第１の電極端子の一例である。

【0050】

負端子Ｎは、第１の平板部分Ｎｐ及び第１の接続部Ｎｃを有する。負端子Ｎは、配線接続穴を有する。

【0051】

負端子Ｎは、第１の接続部Ｎｃを用いて第１の金属層３１に電気的に接続される。第１の金属層３１と第１の接続部Ｎｃは、例えば、超音波金属接合を用いて接続される。また、第１の金属層３１と第１の接続部Ｎｃは、例えば、図示しない半田層又は銀ナノ粒子層を用いて接続される。

【0052】

負端子Ｎには外部から、例えば、負電圧が印加される。負端子Ｎは、金属で形成される。負端子Ｎは、例えば、銅である。

【0053】

正端子Ｐは、絶縁基板３０の上側に設けられる。正端子Ｐは、第２の電極端子の一例である。

【0054】

正端子Ｐは、第２の平板部分Ｐｐ及び第２の接続部Ｐｃを有する。正端子Ｐは、配線接続穴を有する。

【0055】

正端子Ｐは、第２の接続部Ｐｃを用いて第２の金属層３２に電気的に接続される。第２の金属層３２と第２の接続部Ｐｃは、例えば、超音波金属接合を用いて接続される。また、第２の金属層３２と第２の接続部Ｐｃは、例えば、図示しない半田層又は銀ナノ粒子層を用いて接続される。

【0056】

第２の平板部分Ｐｐは第１の平板部分Ｎｐと対向する。第２の平板部分Ｐｐと第１の平板部分Ｎｐは平行である。

【0057】

第１の平板部分Ｎｐと絶縁基板３０との間の距離は、例えば、第２の平板部分Ｐｐと絶縁基板３０との間の距離よりも大きい。第２の平板部分Ｐｐは、例えば、第１の平板部分Ｎｐと絶縁基板３０との間に設けられる。

【0058】

第１の平板部分Ｎｐと第２の平板部分Ｐｐとの間の距離（図２中のｄ）は、例えば、０．２ｍｍ以上２ｍｍ以下である。

【0059】

正端子Ｐには外部から、例えば、正電圧が印加される。正端子Ｐは、金属で形成される。正端子Ｐは、例えば、銅である。

【0060】

交流出力端子ＡＣは、絶縁基板３０の上側に設けられる。交流出力端子ＡＣは、正端子Ｐ及び負端子Ｎと、絶縁基板３０の同じ側に設けられる。

【0061】

交流出力端子ＡＣは、第３の接続部ＡＣｃ及び配線接続穴を有する。

【0062】

交流出力端子ＡＣは、第３の接続部ＡＣｃを用いて第３の金属層３３に電気的に接続される。第３の金属層３３と第３の接続部ＡＣｃは、例えば、超音波金属接合を用いて接続される。また、第３の金属層３３と第３の接続部ＡＣｃは、は、例えば、図示しない半田層又は銀ナノ粒子層を用いて接続される。

【0063】

交流出力端子ＡＣは、ハーフブリッジ回路の出力電流を出力する。交流出力端子ＡＣは、金属で形成される。交流出力端子ＡＣは、例えば、銅である。

【0064】

第１のゲート端子４１は、ハイサイドＭＯＳＦＥＴ１１の第１のゲート電極１１ｃに電気的に接続される。第１のゲート端子４１は、例えば、第１のゲート金属層３６及びボンディングワイヤ４４を用いて、第１のゲート電極１１ｃに電気的に接続される。

【0065】

第２のゲート端子４２は、ローサイドＭＯＳＦＥＴ２１の第２のゲート電極２１ｃに電気的に接続される。第２のゲート端子４２は、例えば、第２のゲート金属層３７及びボンディングワイヤ４４を用いて、第２のゲート電極２１ｃに電気的に接続される。

【0066】

第１の金属層３１は、絶縁基板３０の上に設けられる。第１の金属層３１は、負端子Ｎに電気的に接続される。第１の金属層３１は、ローサイドＭＯＳＦＥＴ２１の第２のソース電極２１ａに電気的に接続される。

【0067】

第２の金属層３２は、絶縁基板３０の上に設けられる。第２の金属層３２は、正端子Ｐに電気的に接続される。

【0068】

第２の金属層３２は、ハイサイドＭＯＳＦＥＴ１１と絶縁基板３０との間に設けられる。第２の金属層３２は、ハイサイドＭＯＳＦＥＴ１１の第１のドレイン電極１１ｂに電気的に接続される。

【0069】

第３の金属層３３は、絶縁基板３０の上に設けられる。第３の金属層３３は、交流出力端子ＡＣに電気的に接続される。

【0070】

第３の金属層３３は、ローサイドＭＯＳＦＥＴ２１と絶縁基板３０との間に設けられる。第３の金属層３３は、ローサイドＭＯＳＦＥＴ２１の第２のドレイン電極２１ｂに電気的に接続される。

【0071】

電極支持部材５１は、例えば、負端子Ｎを支持する。電極支持部材５１は、例えば、負端子Ｎに固定される。負端子Ｎと電極支持部材５１は、例えば、インサート成形を用いて一体化されている。なお、電極支持部材５１は、例えば、正端子Ｐに固定されていても構わない。

【0072】

電極支持部材５１は、嵌合部分５１ａを含む。嵌合部分５１ａは突起形状である。

【0073】

図１１及び図１２は、第１の実施形態の半導体装置の製造途中の模式断面図である。図１１及び図１２は、電極支持部材５１を樹脂ケース２４に固定する工程を示す断面図である。

【0074】

図１１は、図１０に相当する断面を示す。図１２は、図７に相当する断面を示す。

【0075】

図１０、図１１、図１２に示すように、嵌合部分５１ａが樹脂ケース２４の内側の側面に設けられた切り欠き部２４ａに嵌め込まれることで、電極支持部材５１は、樹脂ケース２４に固定される。

【0076】

嵌合部分５１ａは、第１の体積抵抗率と第１のヤング率を有する第１の樹脂を含む。嵌合部分５１ａは、例えば、第１の樹脂で形成される。電極支持部材５１の全体が第１の樹脂で形成されても構わない。

【0077】

第１の樹脂は、例えば、ポリアミド樹脂（ＰＡ樹脂）又はポリブチレンテレフタレート樹脂（ＰＢＴ樹脂）である。嵌合部分５１ａは、例えば、ポリアミド樹脂（ＰＡ）又はポリブチレンテレフタレート樹脂（ＰＢＴ）で形成される。

【0078】

スペーサ部材５２は、負端子Ｎの第１の平板部分Ｎｐと、正端子Ｐの第２の平板部分Ｐｐとの間に設けられる。スペーサ部材５２は、例えば、負端子Ｎに固定される。負端子Ｎ、スペーサ部材５２、及び電極支持部材５１は、例えば、インサート成形を用いて一体化されている。なお、スペーサ部材５２は、例えば、正端子Ｐに固定されていても構わない。

【0079】

スペーサ部材５２は、例えば、第１の平板部分Ｎｐに接する。スペーサ部材５２は、例えば、第２の平板部分Ｐｐに接する。スペーサ部材５２は、例えば、第１の平板部分Ｎｐ又は第２の平板部分Ｐｐと離隔していても構わない。

【0080】

スペーサ部材５２は、負端子Ｎと正端子Ｐを電気的に絶縁する機能を有する。スペーサ部材５２は、第１の平板部分Ｎｐと第２の平板部分Ｐｐを電気的に絶縁する機能を有する。

【0081】

スペーサ部材５２の厚さは、例えば、０．２ｍｍ以上２ｍｍ以下である。

【0082】

スペーサ部材５２は、第２の体積抵抗率と第２のヤング率を有する第２の樹脂を含む。スペーサ部材５２は、例えば、第２の樹脂で形成される。

【0083】

第２の体積抵抗率は、第１の体積抵抗率より大きい。また、第２のヤング率は、第１のヤング率より大きい。

【0084】

第２の樹脂は、例えば、ポリフェニレンサルファイド樹脂（ＰＰＳ樹脂）である。スペーサ部材５２は、例えば、ポリフェニレンサルファイド樹脂（ＰＰＳ樹脂）で形成される。

【0085】

第１の樹脂は、例えば、ポリアミド樹脂であり、第２の樹脂は、例えば、ポリアミド樹脂よりも体積抵抗率が大きくヤング率が大きいポリフェニレンサルファイド樹脂である。また、第１の樹脂は、例えば、ポリブチレンテレフタレート樹脂であり、第２の樹脂は、例えば、ポリブチレンテレフタレート樹脂よりも体積抵抗率が大きくヤング率が大きいポリフェニレンサルファイド樹脂である。

【0086】

封止部材５３に含まれる第３の樹脂は、第３の体積抵抗率及び第３のヤング率を有する。第３の体積抵抗率は、例えば、第２の体積抵抗率よりも大きい。また、第３のヤング率は、例えば、第１のヤング率よりも小さい。

【0087】

第１の樹脂が、例えば、ポリアミド樹脂であり、第２の樹脂が、例えば、ポリフェニレンサルファイド樹脂である場合、第３の樹脂は、例えば、ポリフェニレンサルファイド樹脂よりも体積抵抗率が大きく、ポリアミド樹脂よりもヤング率の小さいシリコーンゲルである。

【0088】

また、第１の樹脂が、例えば、ポリブチレンテレフタレート樹脂であり、第２の樹脂が、例えば、ポリフェニレンサルファイド樹脂である場合、第３の樹脂は、例えば、ポリフェニレンサルファイド樹脂よりも体積抵抗率が大きく、ポリブチレンテレフタレート樹脂よりもヤング率の小さいシリコーンゲルである。

【0089】

樹脂ケース２４に含まれる第４の樹脂は、第４の体積抵抗率及び第４のヤング率を有する。第４の体積抵抗率は、例えば、第１の体積抵抗率より大きい。また、第４のヤング率は、例えば、第１のヤング率よりも大きい。

【0090】

樹脂ケース２４に含まれる第４の樹脂は、例えば、スペーサ部材５２に含まれる第２の樹脂と同一である。

【0091】

第１の樹脂が、例えば、ポリアミド樹脂である場合、第４の樹脂は、例えば、ポリアミド樹脂よりも体積抵抗率が大きくヤング率の大きいポリフェニレンサルファイド樹脂である。また、第１の樹脂が、例えば、ポリブチレンテレフタレート樹脂である場合、第４の樹脂は、例えば、ポリブチレンテレフタレート樹脂よりも体積抵抗率が大きく、ヤング率の大きいポリフェニレンサルファイド樹脂である。

【0092】

次に、第１の実施形態の半導体装置の作用及び効果について説明する。

【0093】

パワー半導体モジュールの内部のインダクタンスが大きいと、例えば、スイッチング時のサージ電圧が大きくなる。スイッチング時のサージ電圧が大きくなると、例えば、半導体チップが破壊するという問題が生じる。したがって、パワー半導体モジュールの内部のインダクタンスを低減することが望まれる。

【0094】

配線のインダクタンスには、自己誘導による自己インダクタンスと相互誘導による相互インダクタンスがある。配線のインダクタンスは自己インダクタンスと相互インダクタンスとの和になる。

【0095】

例えば、第１の実施形態のパワー半導体モジュール１００では、負端子Ｎと正端子Ｐのインダクタンスは、負端子Ｎと正端子Ｐのそれぞれの自己インダクタンスと、負端子Ｎと正端子Ｐの相互誘導に伴う相互インダクタンスの和である。

【0096】

第１の実施形態のパワー半導体モジュール１００では、負端子Ｎに第１の平板部分Ｎｐが設けられ、正端子Ｐに第２の平板部分Ｐｐが設けられる。そして、第１の平板部分Ｎｐと第２の平板部分Ｐｐは平行に対向する。

【0097】

第１の平板部分Ｎｐと第２の平板部分Ｐｐでは、流れる電流の向きが逆方向になる。このため、相互インダクタンスは自己インダクタンスを打ち消す方向に作用する。したがって、負端子Ｎと正端子Ｐのインダクタンスが低減する。よって、パワー半導体モジュール１００の内部のインダクタンスが低減される。

【0098】

第１の平板部分Ｎｐと第２の平板部分Ｐｐとの間の距離が小さくなればなるほど、負端子Ｎと正端子Ｐのインダクタンスが低減でき、パワー半導体モジュール１００の内部のインダクタンスが低減できる。しかし、第１の平板部分Ｎｐと第２の平板部分Ｐｐとの間の距離が小さくなると、負端子Ｎと正端子Ｐの間の電気的な絶縁性が確保できなくなり、負端子Ｎと正端子Ｐが短絡し、パワー半導体モジュール１００が破壊するおそれがある。

【0099】

第１の実施形態のパワー半導体モジュール１００では、第１の平板部分Ｎｐと第２の平板部分Ｐｐとの間にスペーサ部材５２を設けることにより、負端子Ｎと正端子Ｐの間の電気的な絶縁性が確保される。スペーサ部材５２を構成する樹脂は、大きい体積抵抗率を有することが望まれる。

【0100】

第１の実施形態のパワー半導体モジュール１００では、樹脂ケース２４に負端子Ｎが固定された電極支持部材５１を嵌め込むことで、負端子Ｎを取り付ける。電極支持部材５１を用いて取り付けることで、負端子Ｎを容易に取り付けることが可能となる。また、電極支持部材５１を用いて取り付けることで、パワー半導体モジュール１００の高い機械的強度、及び、パワー半導体モジュール１００の高い電気的絶縁性が担保される。

【0101】

電極支持部材５１に設けられた嵌合部分５１ａが樹脂ケース２４の内側の側面に設けられた切り欠き部２４ａに嵌め込まれることで、電極支持部材５１は、樹脂ケース２４に固定される。この際、突起形状の嵌合部分５１ａの弾性変形量が大きくないと、嵌合部分５１ａが破損するおそれがある。したがって、嵌合部分５１ａを構成する樹脂は、小さいヤング率を有することが望まれる。

【0102】

第１の実施形態のパワー半導体モジュール１００では、嵌合部分５１ａは、第１の体積抵抗率と第１のヤング率を有する第１の樹脂を含む。また、スペーサ部材５２は、第２の体積抵抗率と第２のヤング率を有する第２の樹脂を含む。

【0103】

第２の体積抵抗率は、第１の体積抵抗率より大きい。また、第２のヤング率は、第１のヤング率より大きい。すなわち、スペーサ部材５２は、嵌合部分５１ａよりも大きい体積抵抗率を備え、高い電気的絶縁性を備える。また、嵌合部分５１ａは、スペーサ部材５２より小さいヤング率を備え、弾性変形量が大きい。

【0104】

スペーサ部材５２が高い電気的絶縁性を備えることで、第１の平板部分Ｎｐと第２の平板部分Ｐｐとの間の距離を小さくすることが可能となる。したがって、パワー半導体モジュール１００の内部のインダクタンスが低減できる。

【0105】

また、電極支持部材５１の嵌合部分５１ａの弾性変形量が大きくなることで、負端子Ｎを樹脂ケース２４に取り付けることが容易となる。また、嵌合部分５１ａの破損が抑制され、パワー半導体モジュール１００の製造歩留まりが向上する。

【0106】

第１の実施形態のパワー半導体モジュール１００によれば、パワー半導体モジュール１００の内部のインダクタンスの低減と、パワー半導体モジュール１００の高い製造歩留まりとを両立できる。

【0107】

インダクタンスの低減と高い製造歩留まりとを両立する観点から、嵌合部分５１ａに含まれる第１の樹脂はポリアミド樹脂であり、スペーサ部材５２に含まれる第２の樹脂はポリフェニレンサルファイド樹脂であることが好ましい。

【0108】

インダクタンスの低減と製造歩留まりとを両立する観点から、嵌合部分５１ａに含まれる第１の樹脂はポリブチレンテレフタレート樹脂であり、スペーサ部材５２に含まれる第２の樹脂はポリフェニレンサルファイド樹脂であることが好ましい。

【0109】

パワー半導体モジュール１００の中の電気的絶縁性を容易に確保する観点から、封止部材５３は、第２の体積抵抗率よりも大きい第３の体積抵抗率と、第１のヤング率よりも小さい第３のヤング率を有する第３の樹脂を含むことが好ましい。

【0110】

パワー半導体モジュール１００の機械的強度と電気的絶縁性を容易に確保する観点から、樹脂ケース２４は、第１の体積抵抗率より大きい第４の体積抵抗率と、第１のヤング率より大きい第４のヤング率とを有する第４の樹脂を含むことが好ましい。

【0111】

パワー半導体モジュール１００の内部のインダクタンスを低減する観点から、第１の平板部分Ｎｐと第２の平板部分Ｐｐとの間の距離（図２中のｄ）は、２ｍｍ以下であることが好ましく、１．５ｍｍ以下であることがより好ましく、１ｍｍ以下であることが更に好ましい。

【0112】

以上、第１の実施形態によれば、インダクタンスが低減する半導体装置を提供することができる。

【0113】

（第２の実施形態）
第２の実施形態の半導体装置は、第２の半導体チップを備えない点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する場合がある。

【0114】

図１３は、第２の実施形態の半導体装置の模式上面図である。図１４、図１７、図１８、図１９は、第２の実施形態の半導体装置の模式断面図である。

【0115】

図１５、図１６は、第２の実施形態の半導体装置の一部の部材を除去した模式上面図である。

【0116】

図１４は、図１３、図１５、図１６のＡＡ’断面である。図１７は、図１３、図１５、図１６のＢＢ’断面である。図１８は、図１３、図１５、図１６のＣＣ’断面である。図１９は、図１３、図１５、図１６のＥＥ’断面である。

【0117】

第２の実施形態の半導体装置は、パワー半導体モジュール２００である。第２の実施形態のパワー半導体モジュール２００は、いわゆる「１ｉｎ１」タイプのモジュールである。パワー半導体モジュール２００は、３個のＭＯＳＦＥＴが並列に接続されている。

【0118】

複数のＭＯＳＦＥＴ１０（第１の半導体チップ）は並列に接続される。

【0119】

図１３～図１９では、ＭＯＳＦＥＴ１０が３個の場合を例示している。

【0120】

第２の実施形態のパワー半導体モジュール２００は、図１３～図１９に示すように、負端子Ｎ（第１の電極端子）、正端子Ｐ（第２の電極端子）、複数のＭＯＳＦＥＴ１０（第１の半導体チップ）、樹脂ケース２４（枠体）、蓋２６、金属ベース２８、絶縁基板３０、第１の金属層３１、第２の金属層３２、ゲート金属層３５、裏面金属層４０、ゲート端子４３、ボンディングワイヤ４４、電極支持部材５１（第１の樹脂部材）、スペーサ部材５２（第２の樹脂部材）、封止部材５３（第３の樹脂部材）を備える。

【0121】

複数のＭＯＳＦＥＴ１０（第１の半導体チップ）のそれぞれは、ソース電極１０ａ（第１の上部電極）、ドレイン電極１０ｂ（第１の下部電極）、ゲート電極１０ｃ、炭化珪素層１０ｘ（第１の半導体層）を含む。

【0122】

図１５は、パワー半導体モジュール２００から負端子Ｎ（第１の電極端子）、正端子Ｐ（第２の電極端子）、蓋２６、電極支持部材５１（第１の樹脂部材）、スペーサ部材５２（第２の樹脂部材）、及び封止部材５３を除いた状態の上面図である。図１６は、パワー半導体モジュール１００から蓋２６、電極支持部材５１（第１の樹脂部材）、スペーサ部材５２（第２の樹脂部材）、及び封止部材５３を除いた状態の上面図である。

【0123】

絶縁基板３０の表面には、第１の金属層３１、第２の金属層３２、ゲート金属層３５が設けられる。

【0124】

樹脂ケース２４の内側の側面には、図１９に示すように、電極支持部材５１の嵌合部分５１ａを嵌めこむための切り欠き部２４ａが設けられる。

【0125】

樹脂ケース２４は、第４の樹脂を含む。樹脂ケース２４は、例えば、第４の樹脂で形成される。

【0126】

第４の樹脂は、第４の体積抵抗率と第４のヤング率を有する。第４の樹脂は、例えば、ポリフェニレンサルファイド樹脂である。樹脂ケース２４は、例えば、ポリフェニレンサルファイド樹脂で形成される。

【0127】

複数のＭＯＳＦＥＴ１０は、第２の金属層３２の上に設けられる。複数のＭＯＳＦＥＴ１０のそれぞれは、ソース電極１０ａ、ドレイン電極１０ｂ、ゲート電極１０ｃ、炭化珪素層１０ｘを含む。ソース電極１０ａは第１の上部電極の一例である。ドレイン電極１０ｂは、第１の下部電極の一例である。炭化珪素層１０ｘは、第１の半導体層の一例である。

【0128】

炭化珪素層１０ｘは、ソース電極１０ａとドレイン電極１０ｂとの間に設けられる。ＭＯＳＦＥＴ１０は、縦型ＭＯＳＦＥＴである。

【0129】

ソース電極１０ａは第１の金属層３１に電気的に接続される。ソース電極１０ａと第１の金属層３１は、例えば、ボンディングワイヤ４４を用いて電気的に接続される。

【0130】

ソース電極１０ａは、第１の金属層３１を経由して、負端子Ｎに接続される。

【0131】

ドレイン電極１０ｂは第２の金属層３２に電気的に接続される。ドレイン電極１０ｂは、ドレイン電極１０ｂは、第２の金属層３２を経由して正端子Ｐに接続される。

【0132】

複数のＭＯＳＦＥＴ１０は、絶縁基板３０に平行な方向に配列される。

【0133】

封止部材５３は、樹脂ケース２４の中に充填される。封止部材５３は、樹脂ケース２４に囲まれる。封止部材５３は、ＭＯＳＦＥＴ１０及び絶縁基板３０を覆う。

【0134】

封止部材５３は、第３の樹脂を含む。封止部材５３は、例えば、第３の樹脂で形成される。

【0135】

第３の樹脂は、第３の体積抵抗率及び第３のヤング率を有する。第３の樹脂は、例えば、シリコーンゲルである。第３の樹脂は、例えば、ポリイミド樹脂等、その他の樹脂を適用することも可能である。

【0136】

負端子Ｎは、絶縁基板３０の上側に設けられる。負端子Ｎは、第１の電極端子の一例である。

【0137】

負端子Ｎは、第１の平板部分Ｎｐ及び第１の接続部Ｎｃを有する。負端子Ｎは、配線接続穴を有する。

【0138】

負端子Ｎは、第１の接続部Ｎｃを用いて第１の金属層３１に電気的に接続される。

【0139】

負端子Ｎには外部から、例えば、負電圧が印加される。

【0140】

正端子Ｐは、絶縁基板３０の上側に設けられる。正端子Ｐは、第２の電極端子の一例である。

【0141】

正端子Ｐは、第２の平板部分Ｐｐ及び第２の接続部Ｐｃを有する。正端子Ｐは、配線接続穴を有する。

【0142】

正端子Ｐは、第２の接続部Ｐｃを用いて第２の金属層３２に電気的に接続される。

【0143】

第２の平板部分Ｐｐは第１の平板部分Ｎｐと対向する。第２の平板部分Ｐｐと第１の平板部分Ｎｐは平行である。

【0144】

第１の平板部分Ｎｐと絶縁基板３０との間の距離は、例えば、第２の平板部分Ｐｐと絶縁基板３０との間の距離よりも大きい。第２の平板部分Ｐｐは、例えば、第１の平板部分Ｎｐと絶縁基板３０との間に設けられる。

【0145】

第１の平板部分Ｎｐと第２の平板部分Ｐｐとの間の距離（図１４中のｄ）は、例えば、０．２ｍｍ以上２ｍｍ以下である。

【0146】

正端子Ｐには外部から、例えば、正電圧が印加される。

【0147】

ゲート端子４３は、ＭＯＳＦＥＴ１０のゲート電極１０ｃに電気的に接続される。ゲート端子４３は、例えば、ゲート金属層３５及びボンディングワイヤ４４を用いて、ゲート電極１０ｃに電気的に接続される。

【0148】

第１の金属層３１は、絶縁基板３０の上に設けられる。第１の金属層３１は、負端子Ｎに電気的に接続される。第１の金属層３１は、ＭＯＳＦＥＴ１０のソース電極１０ａに電気的に接続される。

【0149】

第２の金属層３２は、絶縁基板３０の上に設けられる。第２の金属層３２は、正端子Ｐに電気的に接続される。

【0150】

第２の金属層３２は、ＭＯＳＦＥＴ１０と絶縁基板３０との間に設けられる。第２の金属層３２は、ＭＯＳＦＥＴ１０のドレイン電極１０ｂに電気的に接続される。

【0151】

電極支持部材５１は、例えば、負端子Ｎを支持する。電極支持部材５１は、例えば、負端子Ｎに固定される。負端子Ｎと電極支持部材５１は、例えば、インサート成形を用いて一体化されている。なお、電極支持部材５１は、例えば、正端子Ｐに固定されていても構わない。

【0152】

電極支持部材５１は、嵌合部分５１ａを含む。嵌合部分５１ａは突起形状である。

【0153】

図１９に示すように、嵌合部分５１ａが樹脂ケース２４の内側の側面に設けられた切り欠き部２４ａに嵌め込まれることで、電極支持部材５１は、樹脂ケース２４に固定される。

【0154】

嵌合部分５１ａは、第１の体積抵抗率と第１のヤング率を有する第１の樹脂を含む。嵌合部分５１ａは、例えば、第１の樹脂で形成される。電極支持部材５１の全体が第１の樹脂で形成されても構わない。

【0155】

第１の樹脂は、例えば、ポリアミド樹脂又はポリブチレンテレフタレート樹脂である。嵌合部分５１ａは、ポリアミド樹脂又はポリブチレンテレフタレート樹脂で形成される。

【0156】

スペーサ部材５２は、負端子Ｎの第１の平板部分Ｎｐと、正端子Ｐの第２の平板部分Ｐｐとの間に設けられる。スペーサ部材５２は、例えば、負端子Ｎに固定される。負端子Ｎ、スペーサ部材５２、及び電極支持部材５１は、例えば、インサート成形を用いて一体化されている。なお、スペーサ部材５２は、例えば、正端子Ｐに固定されていても構わない。

【0157】

スペーサ部材５２は、例えば、第１の平板部分Ｎｐに接する。スペーサ部材５２は、例えば、第２の平板部分Ｐｐに接する。スペーサ部材５２は、例えば、第１の平板部分Ｎｐ又は第２の平板部分Ｐｐと離隔していても構わない。

【0158】

スペーサ部材５２は、負端子Ｎと正端子Ｐを電気的に絶縁する機能を有する。スペーサ部材５２は、第１の平板部分Ｎｐと第２の平板部分Ｐｐを電気的に絶縁する機能を有する。

【0159】

スペーサ部材５２の厚さは、例えば、０．２ｍｍ以上２ｍｍ以下である。

【0160】

スペーサ部材５２は、第２の体積抵抗率と第２のヤング率を有する第２の樹脂を含む。スペーサ部材５２は、例えば、第２の樹脂で形成される。

【0161】

第２の体積抵抗率は、第１の体積抵抗率より大きい。また、第２のヤング率は、第１のヤング率より大きい。

【0162】

第２の樹脂は、例えば、ポリフェニレンサルファイド樹脂である。スペーサ部材５２は、例えば、ポリフェニレンサルファイド樹脂で形成される。

【0163】

第１の樹脂は、例えば、ポリアミド樹脂であり、第２の樹脂は、例えば、ポリアミド樹脂よりも体積抵抗率が大きくヤング率が大きいポリフェニレンサルファイド樹脂である。また、第１の樹脂は、例えば、ポリブチレンテレフタレート樹脂であり、第２の樹脂は、例えば、ポリブチレンテレフタレート樹脂よりも体積抵抗率が大きくヤング率が大きいポリフェニレンサルファイド樹脂である。

【0164】

封止部材５３に含まれる第３の樹脂は、第３の体積抵抗率及び第３のヤング率を有する。第３の体積抵抗率は、例えば、第２の体積抵抗率よりも大きい。また、第３のヤング率は、例えば、第１のヤング率よりも小さい。

【0165】

第１の樹脂が、例えば、ポリアミド樹脂であり、第２の樹脂が、例えば、ポリフェニレンサルファイド樹脂である場合、第３の樹脂は、例えば、ポリフェニレンサルファイド樹脂よりも体積抵抗率が大きく、ポリアミド樹脂よりもヤング率の小さいシリコーンゲルである。

【0166】

また、第１の樹脂が、例えば、ポリブチレンテレフタレート樹脂であり、第２の樹脂が、例えば、ポリフェニレンサルファイド樹脂である場合、第３の樹脂は、例えば、ポリフェニレンサルファイド樹脂よりも体積抵抗率が大きく、ポリブチレンテレフタレート樹脂よりもヤング率の小さいシリコーンゲルである。

【0167】

樹脂ケース２４に含まれる第４の樹脂は、第４の体積抵抗率及び第４のヤング率を有する。第４の体積抵抗率は、例えば、第１の体積抵抗率より大きい。また、第４のヤング率は、例えば、第１のヤング率よりも大きい。

【0168】

樹脂ケース２４に含まれる第４の樹脂は、例えば、スペーサ部材５２に含まれる第２の樹脂と同一である。

【0169】

第１の樹脂が、例えば、ポリアミド樹脂である場合、第４の樹脂は、例えば、ポリアミド樹脂よりも体積抵抗率が大きくヤング率の大きいポリフェニレンサルファイド樹脂である。また、第１の樹脂が、例えば、ポリブチレンテレフタレート樹脂である場合、第４の樹脂は、例えば、ポリブチレンテレフタレート樹脂よりも体積抵抗率が大きく、ヤング率の大きいポリフェニレンサルファイド樹脂である。

【0170】

第２の実施形態のパワー半導体モジュール２００によれば、第１の実施形態のパワー半導体モジュール１００と同様、パワー半導体モジュール２００の内部のインダクタンスの低減と、パワー半導体モジュール２００の高い製造歩留まりとを両立できる。

【0171】

以上、第２の実施形態によれば、インダクタンスが低減する半導体装置を提供することができる。

【0172】

第１及び第２の実施形態では、並列に配置されるパワー半導体チップの数が３個の場合を例に説明したが、パワー半導体チップは、２個であっても、４個以上であっても構わない。

【0173】

第１及び第２の実施形態では、パワー半導体モジュールが「２ｉｎ１」タイプ及び「１ｉｎ１」のモジュールである場合を例に説明したが、パワー半導体モジュールは、例えば、「４ｉｎ１」タイプ、「６ｉｎ１」タイプ、チョッパー回路など、その他の回路構成であっても構わない。また、パワー半導体チップの数が１個であっても構わない。

【0174】

第１及び第２の実施形態では、半導体チップがＭＯＳＦＥＴである場合を例に説明したが、半導体チップは、例えば、Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｕｓｔｏｒ（ＩＧＢＴ）、ダイオードなど、その他の半導体チップであっても構わない。

【0175】

第１及び第２の実施形態では、半導体チップの半導体層が、炭化珪素層である場合を例に説明したが、半導体チップの半導体層は、例えば、窒化物半導体層、シリコン層など、その他の半導体層であっても構わない。

【0176】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0177】

１０ ＭＯＳＦＥＴ（第１の半導体チップ）
１０ａ ソース電極（第１の上部電極）
１０ｂ ドレイン電極（第１の下部電極）
１０ｘ 炭化珪素層（第１の半導体層）
１１ ハイサイドＭＯＳＦＥＴ（第１の半導体チップ）
１１ａ 第１のソース電極（第１の上部電極）
１１ｂ 第１のドレイン電極（第１の下部電極）
１１ｘ 第１の炭化珪素層（第１の半導体層）
２１ ローサイドＭＯＳＦＥＴ（第２の半導体チップ）
２１ａ 第２のソース電極（第２の上部電極）
２１ｂ 第２のドレイン電極（第２の下部電極）
２１ｘ 第２の炭化珪素層（第２の半導体層）
２４ 樹脂ケース（枠体）
３０ 絶縁基板
３１ 第１の金属層
３２ 第２の金属層
３３ 第３の金属層
５１ 電極支持部材（第１の樹脂部材）
５１ａ 嵌合部分
５２ スペーサ部材（第２の樹脂部材）
５３ 封止部材（第３の樹脂部材）
１００ パワー半導体モジュール（半導体装置）
２００ パワー半導体モジュール（半導体装置）
Ｎ 負端子（第１の電極端子）
Ｎｐ 第１の平板部分
Ｐ 正端子（第２の電極端子）
Ｐｐ 第２の平板部分

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】