知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025001556
(43)【公開日】2025-01-08
(54)【発明の名称】電力変換装置
(51)【国際特許分類】
H02M 3/155 20060101AFI20241225BHJP
【ＦＩ】
H02M3/155 W
H02M3/155 H
【審査請求】未請求
【請求項の数】18
【出願形態】ＯＬ
(21)【出願番号】P 2023101201
(22)【出願日】2023-06-20
(71)【出願人】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(74)【代理人】
【識別番号】100120031
【弁理士】
【氏名又は名称】宮嶋 学
(74)【代理人】
【識別番号】100107582
【弁理士】
【氏名又は名称】関根 毅
(74)【代理人】
【識別番号】100118876
【弁理士】
【氏名又は名称】鈴木 順生
(72)【発明者】
【氏名】林 祐輔
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AS01
5H730AS04
5H730AS05
5H730BB13
5H730BB14
5H730BB57
5H730BB82
5H730BB85
5H730BB88
5H730DD04
5H730DD12
5H730FD01
5H730FD11
5H730FD51
5H730FG05
5H730FG10
(57)【要約】
【課題】低い出力電圧から高い出力電圧までの広範囲において、出力電圧を一定に保つように制御することができる、電力変換装置を提供する。
【解決手段】本実施の形態の電力変換装置は、双方向素子を含む複数の非絶縁型のＤＣ－ＤＣコンバータ回路を備え、複数の非絶縁型のＤＣ－ＤＣコンバータ回路の入力が並列接続されるとともに、複数の非絶縁型のＤＣ－ＤＣコンバータ回路の出力が直列接続される。また、本実施の形態の別の電力変換装置は、双方向素子を含む複数の非絶縁型のＤＣ－ＤＣコンバータ回路を備え、複数の非絶縁型のＤＣ－ＤＣコンバータ回路の入力が直列接続されるとともに、複数の非絶縁型のＤＣ－ＤＣコンバータ回路の出力が並列接続される。
【選択図】図１
【解決手段】本実施の形態の電力変換装置は、双方向素子を含む複数の非絶縁型のＤＣ－ＤＣコンバータ回路を備え、複数の非絶縁型のＤＣ－ＤＣコンバータ回路の入力が並列接続されるとともに、複数の非絶縁型のＤＣ－ＤＣコンバータ回路の出力が直列接続される。また、本実施の形態の別の電力変換装置は、双方向素子を含む複数の非絶縁型のＤＣ－ＤＣコンバータ回路を備え、複数の非絶縁型のＤＣ－ＤＣコンバータ回路の入力が直列接続されるとともに、複数の非絶縁型のＤＣ－ＤＣコンバータ回路の出力が並列接続される。
【選択図】図１
【特許請求の範囲】
【請求項1】
双方向素子を含む複数の非絶縁型のＤＣ－ＤＣコンバータ回路を備え、
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路の入力が並列接続されるとともに、前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路の出力が直列接続される、電力変換装置。
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路の入力が並列接続されるとともに、前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路の出力が直列接続される、電力変換装置。
【請求項2】
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路のそれぞれは、
第１の入力端子および第２の入力端子と、
第１の出力端子および第２の出力端子と、
前記第１の入力端子と前記第１の出力端子との間に設けられる第１の双方向素子と、
前記第２の入力端子と前記第２の出力端子との間に設けられる第２の双方向素子と
を含む、請求項１に記載の電力変換装置。
第１の入力端子および第２の入力端子と、
第１の出力端子および第２の出力端子と、
前記第１の入力端子と前記第１の出力端子との間に設けられる第１の双方向素子と、
前記第２の入力端子と前記第２の出力端子との間に設けられる第２の双方向素子と
を含む、請求項１に記載の電力変換装置。
【請求項3】
前記第１の双方向素子および前記第２の双方向素子のそれぞれは、第１の半導体スイッチング素子および第２の半導体スイッチング素子を含み、
前記第１の半導体スイッチング素子および前記第２の半導体スイッチング素子の各第１の端子同士が接続されるとともに、前記第１の半導体スイッチング素子および前記第２の半導体スイッチング素子の各制御端子同士が接続される、請求項２に記載の電力変換装置。
前記第１の半導体スイッチング素子および前記第２の半導体スイッチング素子の各第１の端子同士が接続されるとともに、前記第１の半導体スイッチング素子および前記第２の半導体スイッチング素子の各制御端子同士が接続される、請求項２に記載の電力変換装置。
【請求項4】
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路のそれぞれは、
前記第１の双方向素子と前記第１の出力端子との間の第１のノードに一端が接続されるとともに、前記第２の双方向素子と前記第２の出力端子との間の第２のノードに他端が接続される、第１のインダクタをさらに含む、請求項２に記載の電力変換装置。
前記第１の双方向素子と前記第１の出力端子との間の第１のノードに一端が接続されるとともに、前記第２の双方向素子と前記第２の出力端子との間の第２のノードに他端が接続される、第１のインダクタをさらに含む、請求項２に記載の電力変換装置。
【請求項5】
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路のそれぞれは、
前記第１の出力端子に一端が接続されるとともに、前記第１のノードに他端が接続される、第１の単方向素子と、
前記第２のノードに一端が接続されるとともに、前記第２の出力端子に他端が接続される、第２の単方向素子と
をさらに含む、請求項４に記載の電力変換装置。
前記第１の出力端子に一端が接続されるとともに、前記第１のノードに他端が接続される、第１の単方向素子と、
前記第２のノードに一端が接続されるとともに、前記第２の出力端子に他端が接続される、第２の単方向素子と
をさらに含む、請求項４に記載の電力変換装置。
【請求項6】
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路のそれぞれは、
前記第１の双方向素子に第１のＰＷＭ制御信号を供給する第１の駆動回路と、
前記第２の双方向素子に第２のＰＷＭ制御信号を供給する第２の駆動回路と、
前記第１の駆動回路および前記第２の駆動回路の動作を制御する制御回路と
をさらに含む、請求項４に記載の電力変換装置。
前記第１の双方向素子に第１のＰＷＭ制御信号を供給する第１の駆動回路と、
前記第２の双方向素子に第２のＰＷＭ制御信号を供給する第２の駆動回路と、
前記第１の駆動回路および前記第２の駆動回路の動作を制御する制御回路と
をさらに含む、請求項４に記載の電力変換装置。
【請求項7】
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路のそれぞれは、
前記第１の入力端子と前記第２の入力端子との間の第１の電圧を検出する第１の電圧センサと、
前記第１の出力端子と前記第２の出力端子との間の第２の電圧を検出する第２の電圧センサと、
前記第１のインダクタに流れる第１の電流を検出する第１の電流センサと
をさらに含み、
前記制御回路は、前記第１の電圧および前記第２の電圧、並びに、前記第１の電流に基づいて、前記第１の駆動回路および前記第２の駆動回路の動作を制御する、請求項６に記載の電力変換装置。
前記第１の入力端子と前記第２の入力端子との間の第１の電圧を検出する第１の電圧センサと、
前記第１の出力端子と前記第２の出力端子との間の第２の電圧を検出する第２の電圧センサと、
前記第１のインダクタに流れる第１の電流を検出する第１の電流センサと
をさらに含み、
前記制御回路は、前記第１の電圧および前記第２の電圧、並びに、前記第１の電流に基づいて、前記第１の駆動回路および前記第２の駆動回路の動作を制御する、請求項６に記載の電力変換装置。
【請求項8】
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路の個数はＮであり、該Ｎ個のＤＣ－ＤＣコンバータ回路の動作タイミングをＮ個のタイムスロットの繰り返しによって制御する、タイミング制御回路をさらに備え、
１番目のタイムスロットでは、１番目のＤＣ－ＤＣコンバータ回路のみがオフであり、他のＮ－１個のＤＣ－ＤＣコンバータ回路はすべてオンであり、
２番目のタイムスロットでは、２番目のＤＣ－ＤＣコンバータ回路のみがオフであり、他のＮ－１個のＤＣ－ＤＣコンバータ回路はすべてオンであり、
以下同様に制御される、請求項７に記載の電力変換装置。
１番目のタイムスロットでは、１番目のＤＣ－ＤＣコンバータ回路のみがオフであり、他のＮ－１個のＤＣ－ＤＣコンバータ回路はすべてオンであり、
２番目のタイムスロットでは、２番目のＤＣ－ＤＣコンバータ回路のみがオフであり、他のＮ－１個のＤＣ－ＤＣコンバータ回路はすべてオンであり、
以下同様に制御される、請求項７に記載の電力変換装置。
【請求項9】
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路のそれぞれは、
前記第１の入力端子と前記第１の双方向素子との間に接続される第２のインダクタと、
前記第２のインダクタと前記第１の双方向素子との間の第３のノードに一端が接続されるとともに、前記第２の入力端子と前記第２の双方向素子との間の第４のノードに他端が接続される、第３のスイッチング素子と
をさらに含む、請求項２に記載の電力変換装置。
前記第１の入力端子と前記第１の双方向素子との間に接続される第２のインダクタと、
前記第２のインダクタと前記第１の双方向素子との間の第３のノードに一端が接続されるとともに、前記第２の入力端子と前記第２の双方向素子との間の第４のノードに他端が接続される、第３のスイッチング素子と
をさらに含む、請求項２に記載の電力変換装置。
【請求項10】
双方向素子を含む複数の非絶縁型のＤＣ－ＤＣコンバータ回路を備え、
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路の入力が直列接続されるとともに、前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路の出力が並列接続される、電力変換装置。
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路の入力が直列接続されるとともに、前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路の出力が並列接続される、電力変換装置。
【請求項11】
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路のそれぞれは、
第１の入力端子および第２の入力端子と、
第１の出力端子および第２の出力端子と、
前記第１の入力端子と前記第１の出力端子との間に設けられる第１の双方向素子と、
前記第２の入力端子と前記第２の出力端子との間に設けられる第２の双方向素子と
を含む、請求項１０に記載の電力変換装置。
第１の入力端子および第２の入力端子と、
第１の出力端子および第２の出力端子と、
前記第１の入力端子と前記第１の出力端子との間に設けられる第１の双方向素子と、
前記第２の入力端子と前記第２の出力端子との間に設けられる第２の双方向素子と
を含む、請求項１０に記載の電力変換装置。
【請求項12】
前記第１の双方向素子および前記第２の双方向素子のそれぞれは、第１の半導体スイッチング素子および第２の半導体スイッチング素子を含み、
前記第１の半導体スイッチング素子および前記第２の半導体スイッチング素子の各第１の端子同士が接続されるとともに、前記第１の半導体スイッチング素子および前記第２の半導体スイッチング素子の各制御端子同士が接続される、請求項１１に記載の電力変換装置。
前記第１の半導体スイッチング素子および前記第２の半導体スイッチング素子の各第１の端子同士が接続されるとともに、前記第１の半導体スイッチング素子および前記第２の半導体スイッチング素子の各制御端子同士が接続される、請求項１１に記載の電力変換装置。
【請求項13】
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路のそれぞれは、
前記第１の双方向素子と前記第１の出力端子との間の第１のノードに一端が接続されるとともに、前記第２の双方向素子と前記第２の出力端子との間の第２のノードに他端が接続される、第１のインダクタをさらに含む、請求項１１に記載の電力変換装置。
前記第１の双方向素子と前記第１の出力端子との間の第１のノードに一端が接続されるとともに、前記第２の双方向素子と前記第２の出力端子との間の第２のノードに他端が接続される、第１のインダクタをさらに含む、請求項１１に記載の電力変換装置。
【請求項14】
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路のそれぞれは、
前記第１の出力端子に一端が接続されるとともに、前記第１のノードに他端が接続される、第１の単方向素子と、
前記第２のノードに一端が接続されるとともに、前記第２の出力端子に他端が接続される、第２の単方向素子と
をさらに含む、請求項１３に記載の電力変換装置。
前記第１の出力端子に一端が接続されるとともに、前記第１のノードに他端が接続される、第１の単方向素子と、
前記第２のノードに一端が接続されるとともに、前記第２の出力端子に他端が接続される、第２の単方向素子と
をさらに含む、請求項１３に記載の電力変換装置。
【請求項15】
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路のそれぞれは、
前記第１の双方向素子に第１のＰＷＭ制御信号を供給する第１の駆動回路と、
前記第２の双方向素子に第２のＰＷＭ制御信号を供給する第２の駆動回路と、
前記第１の駆動回路および前記第２の駆動回路の動作を制御する制御回路と
をさらに含む、請求項１３に記載の電力変換装置。
前記第１の双方向素子に第１のＰＷＭ制御信号を供給する第１の駆動回路と、
前記第２の双方向素子に第２のＰＷＭ制御信号を供給する第２の駆動回路と、
前記第１の駆動回路および前記第２の駆動回路の動作を制御する制御回路と
をさらに含む、請求項１３に記載の電力変換装置。
【請求項16】
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路のそれぞれは、
前記第１の入力端子と前記第２の入力端子との間の第１の電圧を検出する第１の電圧センサと、
前記第１の出力端子と前記第２の出力端子との間の第２の電圧を検出する第２の電圧センサと、
前記第１のインダクタに流れる第１の電流を検出する第１の電流センサと
をさらに含み、
前記制御回路は、前記第１の電圧および前記第２の電圧、並びに、前記第１の電流に基づいて、前記第１の駆動回路および前記第２の駆動回路の動作を制御する、請求項１５に記載の電力変換装置。
前記第１の入力端子と前記第２の入力端子との間の第１の電圧を検出する第１の電圧センサと、
前記第１の出力端子と前記第２の出力端子との間の第２の電圧を検出する第２の電圧センサと、
前記第１のインダクタに流れる第１の電流を検出する第１の電流センサと
をさらに含み、
前記制御回路は、前記第１の電圧および前記第２の電圧、並びに、前記第１の電流に基づいて、前記第１の駆動回路および前記第２の駆動回路の動作を制御する、請求項１５に記載の電力変換装置。
【請求項17】
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路の個数はＮであり、該Ｎ個のＤＣ－ＤＣコンバータ回路の動作タイミングをＮ個のタイムスロットの繰り返しによって制御する、タイミング制御回路をさらに備え、
１番目のタイムスロットでは、１番目のＤＣ－ＤＣコンバータ回路のみがオンであり、他のＮ－１個のＤＣ－ＤＣコンバータ回路はすべてオフであり、
２番目のタイムスロットでは、２番目のＤＣ－ＤＣコンバータ回路のみがオンであり、他のＮ－１個のＤＣ－ＤＣコンバータ回路はすべてオフであり、
以下同様に制御される、請求項１６に記載の電力変換装置。
１番目のタイムスロットでは、１番目のＤＣ－ＤＣコンバータ回路のみがオンであり、他のＮ－１個のＤＣ－ＤＣコンバータ回路はすべてオフであり、
２番目のタイムスロットでは、２番目のＤＣ－ＤＣコンバータ回路のみがオンであり、他のＮ－１個のＤＣ－ＤＣコンバータ回路はすべてオフであり、
以下同様に制御される、請求項１６に記載の電力変換装置。
【請求項18】
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路のそれぞれは、
前記第１の双方向素子と前記第１の出力端子との間に接続される第３のインダクタと、
前記第１の双方向素子と前記第３のインダクタとの間の第５のノードに一端が接続されるとともに、前記第２の双方向素子と前記第２の出力端子との間の第６のノードに他端が接続される、第３の単方向素子と
をさらに含む、請求項１１に記載の電力変換装置。
前記第１の双方向素子と前記第１の出力端子との間に接続される第３のインダクタと、
前記第１の双方向素子と前記第３のインダクタとの間の第５のノードに一端が接続されるとともに、前記第２の双方向素子と前記第２の出力端子との間の第６のノードに他端が接続される、第３の単方向素子と
をさらに含む、請求項１１に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【0001】
本実施の形態は、電力変換装置に関する。
【背景技術】
【0002】
直流の入力電圧を昇圧または降圧して一定の直流電圧として出力する電力変換装置が知られている。例えば、ＬＬＣ共振コンバータ回路を利用した電力変換装置が知られている。
【0003】
ＬＬＣ共振コンバータ回路を利用した電力変換装置の場合、ＬＬＣ共振コンバータ回路単体では、低い出力電圧から高い出力電圧までの広範囲において、出力電圧が一定に保たれるように制御することは困難である。そのため、通常は、ＬＬＣ共振コンバータ回路の前段に定電圧回路を設け、まず初段の定電圧回路によって定電圧制御を行った後、２段目のＬＬＣ共振コンバータ回路によって昇降圧を行うのが一般的である。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１４－１０８７７１号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本実施の形態は、低い出力電圧から高い出力電圧までの広範囲において、出力電圧が一定に保たれるように制御することができる、電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【0006】
上記の課題を解決するために、本実施の形態に係る電力変換装置は、双方向素子を含む複数の非絶縁型のＤＣ－ＤＣコンバータ回路を備え、複数の非絶縁型のＤＣ－ＤＣコンバータ回路の入力が並列接続されるとともに、複数の非絶縁型のＤＣ－ＤＣコンバータ回路の出力が直列接続される。
【0007】
また、本実施の形態に係る別の電力変換装置は、双方向素子を含む複数の非絶縁型のＤＣ－ＤＣコンバータ回路を備え、複数の非絶縁型のＤＣ－ＤＣコンバータ回路の入力が直列接続されるとともに、複数の非絶縁型のＤＣ－ＤＣコンバータ回路の出力が並列接続される。
【図面の簡単な説明】
【0008】
【図1】実施の形態１に係る電力変換装置の構成を示す図。
【図2】実施の形態１に係る非絶縁型のＤＣ－ＤＣコンバータ回路の詳細な構成を示す図。
【図3】実施の形態１に係る第１のＰＷＭ制御信号および第２のＰＷＭ制御信号の時間波形の一例を示す図。
【図4】実施の形態１に係るＮ個の非絶縁型のＤＣ－ＤＣコンバータ回路の各オン／オフの動作タイミングを示す図。
【図5】実施の形態２に係る電力変換装置の構成を示す図。
【図6】実施の形態２に係るＮ個の非絶縁型のＤＣ－ＤＣコンバータ回路の各オン／オフの動作タイミングを示す図。
【図7】実施の形態３に係る電力変換装置の構成を示す図。
【図8】実施の形態３に係る非絶縁型のＤＣ－ＤＣコンバータ回路の詳細な構成を示す図。
【図9】実施の形態４に係る電力変換装置の構成を示す図。
【図10】実施の形態４に係る非絶縁型のＤＣ－ＤＣコンバータ回路の詳細な構成を示す図。
【発明を実施するための形態】
【0009】
以下では、図面を参照しながら、本実施の形態について説明する。図面において同一または対応する要素には同じ参照符号を付して、詳細な説明は適宜省略する。
【0010】
（実施の形態１）
図１は、実施の形態１に係る電力変換装置１００の構成を示す図である。電力変換装置１００は、直流の入力電圧を昇圧して一定の直流電圧として出力する装置であり、入力端子ＩＮａおよびＩＮｂと、出力端子ＯＵＴａおよびＯＵＴｂとを備えている。入力端子ＩＮａおよびＩＮｂには、直流の入力電圧Ｖｉｎが印加され、出力端子ＯＵＴａおよびＯＵＴｂからは、直流の出力電圧Ｖｏ（＞Ｖｉｎ）が出力される。
図１は、実施の形態１に係る電力変換装置１００の構成を示す図である。電力変換装置１００は、直流の入力電圧を昇圧して一定の直流電圧として出力する装置であり、入力端子ＩＮａおよびＩＮｂと、出力端子ＯＵＴａおよびＯＵＴｂとを備えている。入力端子ＩＮａおよびＩＮｂには、直流の入力電圧Ｖｉｎが印加され、出力端子ＯＵＴａおよびＯＵＴｂからは、直流の出力電圧Ｖｏ（＞Ｖｉｎ）が出力される。
【0011】
電力変換装置１００は、Ｎ個の非絶縁型のＤＣ－ＤＣコンバータ回路１０１（１）～１０１（Ｎ）と、これらＮ個のＤＣ－ＤＣコンバータ回路１０１（１）～１０１（Ｎ）の動作タイミングを制御するタイミング制御回路１０２とを備えている。ＤＣ－ＤＣコンバータ回路１０１（１）～１０１（Ｎ）の各入力は並列接続されており、一方が入力端子ＩＮａに接続されるとともに、他方が入力端子ＩＮｂに接続されている。ＤＣ－ＤＣコンバータ回路１０１（１）～１０１（Ｎ）の入力電圧Ｖ１はすべて等しく、Ｖ１＝Ｖｉｎである。
【0012】
ＤＣ－ＤＣコンバータ回路１０１（１）～１０１（Ｎ）の各出力は直列接続されており、最上段のＤＣ－ＤＣコンバータ回路１０１（１）の一方の出力が出力端子ＯＵＴａに接続されるとともに、最下段のＤＣ－ＤＣコンバータ回路１０１（Ｎ）の他方の出力が出力端子ＯＵＴｂに接続されている。ＤＣ－ＤＣコンバータ回路１０１（１）～１０１（Ｎ）の出力電圧Ｖ２はすべて等しく、したがって、Ｖ２×Ｎ＝Ｖｏである。
【0013】
図２は、本実施の形態１に係る非絶縁型のＤＣ－ＤＣコンバータ回路１０１の詳細な構成を示す図である。なお、ＤＣ－ＤＣコンバータ回路１０１（１）～１０１（Ｎ）の構成はすべて同一であるため、これらをまとめてＤＣ－ＤＣコンバータ回路１０１と表記している。
【0014】
ＤＣ－ＤＣコンバータ回路１０１は、第１の入力端子１１ａおよび第２の入力端子１１ｂと、第１の出力端子１２ａおよび第２の出力端子１２ｂと、第１の入力端子１１ａと第１の出力端子１２ａとの間に設けられる第１の双方向素子１３と、第２の入力端子１１ｂと第２の出力端子１２ｂとの間に設けられる第２の双方向素子１４とを含んでいる。
【0015】
第１の双方向素子１３は、半導体スイッチング素子Ｍ１およびＭ２を含んでいる。半導体スイッチング素子Ｍ１およびＭ２としては、例えば、Ｎチャネル型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を用いることができる。この場合、半導体スイッチング素子Ｍ１およびＭ２の各ソース端子同士および各ゲート端子同士が接続される。半導体スイッチング素子Ｍ１のドレイン端子は第１の双方向素子１３の一方の端子１３ａに接続され、半導体スイッチング素子Ｍ２のドレイン端子は第１の双方向素子１３の他方の端子１３ｂに接続される。
【0016】
第１の双方向素子１３に供給される制御信号Ｇ１がオンの場合、第１の双方向素子１３は双方向に導通する。すなわち、半導体スイッチング素子Ｍ１のドレイン－ソース間のチャネルおよび半導体スイッチング素子Ｍ２の寄生ダイオードを経由して図中の右向きに電流が流れることが可能となり、かつ半導体スイッチング素子Ｍ２のドレイン－ソース間のチャネルおよび半導体スイッチング素子Ｍ１の寄生ダイオードを経由して図中の左向きに電流が流れることも可能となる。
【0017】
第１の双方向素子１３に供給される制御信号Ｇ１がオフの場合、第１の双方向素子１３のいずれの向きにも電流が流れなくなる。すなわち、第１の双方向素子１３の一方の端子１３ａの電位と他方の端子１３ｂの電位とが電気的に分離される。
【0018】
第２の双方向素子１４は、半導体スイッチング素子Ｍ３およびＭ４を含んでいる。半導体スイッチング素子Ｍ３およびＭ４としては、例えば、Ｎチャネル型のＭＯＳＦＥＴを用いることができる。この場合、半導体スイッチング素子Ｍ３およびＭ４の各ソース端子同士および各ゲート端子同士が接続される。半導体スイッチング素子Ｍ３のドレイン端子は第２の双方向素子１４の一方の端子１４ａに接続され、半導体スイッチング素子Ｍ４のドレイン端子は第２の双方向素子１４の他方の端子１４ｂに接続される。
【0019】
第２の双方向素子１４に供給される制御信号Ｇ２がオンの場合、第２の双方向素子１４は双方向に導通する。すなわち、半導体スイッチング素子Ｍ３のドレイン－ソース間のチャネルおよび半導体スイッチング素子Ｍ４の寄生ダイオードを経由して図中の右向きに電流が流れることが可能となり、かつ半導体スイッチング素子Ｍ４のドレイン－ソース間のチャネルおよび半導体スイッチング素子Ｍ３の寄生ダイオードを経由して図中の左向きに電流が流れることも可能となる。
【0020】
第２の双方向素子１４に供給される制御信号Ｇ２がオフの場合、第２の双方向素子１４のいずれの向きにも電流が流れなくなる。すなわち、第２の双方向素子１４の一方の端子１４ａの電位と他方の端子１４ｂの電位とが電気的に分離される。
【0021】
また、ＤＣ－ＤＣコンバータ回路１０１は、第１のインダクタＬ１と、第１の単方向素子Ｄ１と、第２の単方向素子Ｄ２とを含んでいる。第１のインダクタＬ１の一端は、第１の双方向素子１３と第１の出力端子１２ａとの間の第１のノードＮ１に接続されており、第１のインダクタＬ１の他端は、第２の双方向素子１４と第２の出力端子１２ｂとの間の第２のノードＮ２に接続されている。
【0022】
第１の単方向素子Ｄ１としては、例えば、半導体ダイオードを用いることができる。この場合、第１の単方向素子Ｄ１のアノードは第１の出力端子１２ａに接続され、第１の単方向素子Ｄ１のカソードは第１のノードＮ１に接続される。
【0023】
第２の単方向素子Ｄ２としては、例えば、半導体ダイオードを用いることができる。この場合、第２の単方向素子Ｄ２のアノードは第２のノードＮ２に接続され、第２の単方向素子Ｄ２のカソードは第２の出力端子１２ｂに接続される。
【0024】
また、ＤＣ－ＤＣコンバータ回路１０１は、第１のキャパシタＣ１と、第２のキャパシタＣ２とを含んでいる。第１のキャパシタＣ１は、第１の入力端子１１ａと第２の入力端子１１ｂとの間に接続されている。第２のキャパシタＣ２は、第１の出力端子１２ａと第２の出力端子１２ｂとの間に接続されている。
【0025】
さらに、ＤＣ－ＤＣコンバータ回路１０１は、第１の電圧センサ１５と、第２の電圧センサ１６と、第１の電流センサ１７と、第１の駆動回路１８と、第２の駆動回路１９と、制御回路２０とを含んでいる。
【0026】
第１の電圧センサ１５は、ＤＣ－ＤＣコンバータ回路１０１の入力電圧Ｖ１（第１の電圧）を検出する。第２の電圧センサ１６は、ＤＣ－ＤＣコンバータ回路１０１の出力電圧Ｖ２（第２の電圧）を検出する。第１の電流センサ１７は、第１のインダクタＬ１に流れる第１の電流Ｉ１を検出する。
【0027】
第１の駆動回路１８は、第１の双方向素子１３に第１のＰＷＭ制御信号Ｇ１を供給する。第２の駆動回路１９は、第２の双方向素子１４に第２のＰＷＭ制御信号Ｇ２を供給する。制御回路２０は、タイミング制御回路１０２から入力されるタイミング制御信号ＴＳ、入力電圧Ｖ１および出力電圧Ｖ２、並びに、第１の電流Ｉ１に基づいて、第１の駆動回路１８および第２の駆動回路１９の動作を制御する。
【0028】
図３は、第１のＰＷＭ制御信号Ｇ１および第２のＰＷＭ制御信号Ｇ２の時間波形の一例を示す図である。第１のＰＷＭ制御信号Ｇ１と第２のＰＷＭ制御信号Ｇ２とは、同一のタイミングで変化する同一の波形となるように制御される。すなわち、第１のＰＷＭ制御信号Ｇ１がオンになるタイミングで第２のＰＷＭ制御信号Ｇ２もオンになり、第１のＰＷＭ制御信号Ｇ１がオフになるタイミングで第２のＰＷＭ制御信号Ｇ２もオフになる。ただし、第１のＰＷＭ制御信号Ｇ１の電圧レベルと第２のＰＷＭ制御信号の電圧レベルとは異なっており、両者のＧＮＤは分離されている。
【0029】
第１のＰＷＭ制御信号Ｇ１および第２のＰＷＭ制御信号Ｇ２がともにオンになると、第１の双方向素子１３および第２の双方向素子１４がともに導通状態になる。このとき、第１の入力端子１１ａ、第１の双方向素子１３、第１のインダクタＬ１、第２の双方向素子１４、および第２の入力端子１１ｂの経路で電流が流れ、この電流に起因して、第１のインダクタＬ１に磁気エネルギーが蓄えられる。
【0030】
第１のＰＷＭ制御信号Ｇ１および第２のＰＷＭ制御信号Ｇ２がともにオフになると、第１の双方向素子１３および第２の双方向素子１４がともに非導通状態になる。このとき、第１のインダクタＬ１に蓄えられていた磁気エネルギーに起因して、第１のインダクタＬ１、第２の単方向素子Ｄ２、第２の出力端子１２ｂ、第１の出力端子１２ａ、および第１の単方向素子Ｄ１の経路で電流が流れる。
【0031】
制御回路２０は、第１のＰＷＭ制御信号Ｇ１および第２のＰＷＭ制御信号Ｇ２のデューティ比Ｄ（０＜Ｄ＜１）を適切に調整することにより、ＤＣ－ＤＣコンバータ回路１０１の出力電圧Ｖ２が一定に保たれるように制御することができる。
【0032】
例えば、入力電圧Ｖ１＜出力電圧Ｖ２の場合、ＤＣ－ＤＣコンバータ回路１０１は、昇圧コンバータ回路として機能する。また、例えば、入力電圧Ｖ１＞出力電圧Ｖ２の場合、ＤＣ－ＤＣコンバータ回路１０１は、降圧コンバータ回路として機能する。
【0033】
図４は、本実施の形態１に係るＮ個の非絶縁型のＤＣ－ＤＣコンバータ回路１０１（１）～１０１（Ｎ）の各オン／オフの動作タイミングを示す図である。タイミング制御回路１０２は、Ｎ個のＤＣ－ＤＣコンバータ回路１０１（１）～１０１（Ｎ）の動作を、Ｎ個のタイムスロットＴＳ＿１～ＴＳ＿Ｎの繰り返しによって制御する。なお、図中において、ｆｓｗはスイッチング周波数である。
【0034】
１番目のタイムスロットＴＳ＿１では、１番目のＤＣ－ＤＣコンバータ回路１０１（１）の第１の双方向素子１３および第２の双方向素子１４のみがオフであり、他のＮ－１個のＤＣ－ＤＣコンバータ回路の第１の双方向素子１３および第２の双方向素子１４はすべてオンである。
【0035】
２番目のタイムスロットＴＳ＿２では、２番目のＤＣ－ＤＣコンバータ回路１０１（２）の第１の双方向素子１３および第２の双方向素子１４のみがオフであり、他のＮ－１個のＤＣ－ＤＣコンバータ回路の第１の双方向素子１３および第２の双方向素子１４はすべてオンである。
【0036】
以下同様に、Ｎ番目のタイムスロットＴＳ＿Ｎでは、Ｎ番目のＤＣ－ＤＣコンバータ回路１０１（Ｎ）の第１の双方向素子１３および第２の双方向素子１４のみがオフであり、他のＮ－１個のＤＣ－ＤＣコンバータ回路の第１の双方向素子１３および第２の双方向素子１４はすべてオンである。
【0037】
本実施の形態１では、ＤＣ－ＤＣコンバータ回路１０１（１）～１０１（Ｎ）の変圧比Ｖ２／Ｖ１はすべて等しく、Ｄ／（１－Ｄ）である。したがって、Ｎ個のＤＣ－ＤＣコンバータ回路１０１（１）～１０１（Ｎ）を接続して構成される電力変換装置１００の入力電圧Ｖｉｎと出力電圧Ｖｏとの関係は、以下のように表される。
【0038】
【数1】
【0039】
以上説明したように、本実施の形態１に係る電力変換装置１００は、双方向素子を含む非絶縁型のＤＣ－ＤＣコンバータ回路１０１を複数備えており、各ＤＣ－ＤＣコンバータ回路１０１の入力が並列接続されるとともに、各ＤＣ－ＤＣコンバータ回路１０１の出力が直列接続されている。
【0040】
先述したように、例えば、従来のＬＬＣ共振コンバータ回路を利用した電力変換装置の場合、ＬＬＣ共振コンバータ回路単体では、低い出力電圧から高い出力電圧までの広範囲において、出力電圧を一定に保つように制御することは困難であった。そのため、通常は、ＬＬＣ共振コンバータ回路の前段に定電圧回路を設け、まず初段の定電圧回路によって定電圧制御を行った後、２段目のＬＬＣ共振コンバータ回路によって昇降圧を行うのが一般的であった。
【0041】
これに対して、本実施の形態１に係る電力変換装置１００では、定電圧制御の機能と昇降圧の機能とを併せ持つ非絶縁型のＤＣ－ＤＣコンバータ回路１０１を複数接続することにより、従来技術よりも単純な回路構成により、低い出力電圧から高い出力電圧までの広範囲において、出力電圧Ｖ２が一定に保たれるように制御することができる。また、ＤＣ－ＤＣコンバータ回路１０１の個数を調整することにより、任意の出力電圧Ｖ２を得ることができるため、拡張性に優れている。
【0042】
また、本実施の形態１に係る電力変換装置１００では、単一のＤＣ－ＤＣコンバータ回路によって高い変圧比を実現するのではなく、ＤＣ－ＤＣコンバータ回路１０１を複数接続することにより、高い変圧比を実現している。そのため、各ＤＣ－ＤＣコンバータ回路１０１の変圧比は低くてもよい。これにより、ＤＣ－ＤＣコンバータ回路１０１の個数Ｎを適切に調整することにより、各ＤＣ－ＤＣコンバータ回路１０１のデューティ比Ｄを０．５付近に設定することが可能となり、各ＤＣ－ＤＣコンバータ回路１０１のＰＷＭ制御のオン／オフ時間に余裕を持たせることができる。これにより、スイッチング周波数ｆｓｗの高周波化が容易になるとともに、第１のインダクタＬ１が比較的小さくて済む。
【0043】
また、本実施の形態１に係る非絶縁型のＤＣ－ＤＣコンバータ回路１０１のオン／オフ動作は、一般的な昇降圧チョッパ回路と同様のＰＷＭ制御によって制御することができる。また、例えば、従来の非絶縁型のフライバック回路で必要となるトランスやスナバ等の部品も不要である。これにより、設計および制御が極めて容易になる。
【0044】
また、本実施の形態１に係る非絶縁型のＤＣ－ＤＣコンバータ回路１０１は、第１の双方向素子１３および第２の双方向素子１４を含んでいる。第１の双方向素子１３は、２つの半導体スイッチング素子Ｍ１およびＭ２によって構成されている。第２の双方向素子１４は、２つの半導体スイッチング素子Ｍ３およびＭ４によって構成されている。ＤＣ－ＤＣコンバータ回路１０１のオフ状態では、半導体スイッチング素子のドレイン－ソース間の寄生容量により、入力電位と出力電位とが電気的に分離される。
【0045】
これに対して、従来のＬＬＣ共振コンバータ回路では、高周波トランスによってオン状態およびオフ状態における入力電位と出力電位とが電気的に分離される。高周波トランスは、回路上で大きな面積を占める部品であり、また回路の設計に要する工数を増大させる原因ともなり得る。本実施の形態１に係る非絶縁型のＤＣ－ＤＣコンバータ回路１０１では、高周波トランスを用いる必要がないため、回路面積の小型化および設計に要する工数の短縮が期待できる。
【0046】
（実施の形態２）
図５は、実施の形態２に係る電力変換装置２００の構成を示す図である。電力変換装置２００は、直流の入力電圧を降圧して一定の直流電圧として出力する装置である。入力端子ＩＮａおよびＩＮｂには、直流の入力電圧Ｖｉｎが印加され、出力端子ＯＵＴａおよびＯＵＴｂからは、直流の出力電圧Ｖｏ（＜Ｖｉｎ）が出力される。
図５は、実施の形態２に係る電力変換装置２００の構成を示す図である。電力変換装置２００は、直流の入力電圧を降圧して一定の直流電圧として出力する装置である。入力端子ＩＮａおよびＩＮｂには、直流の入力電圧Ｖｉｎが印加され、出力端子ＯＵＴａおよびＯＵＴｂからは、直流の出力電圧Ｖｏ（＜Ｖｉｎ）が出力される。
【0047】
電力変換装置２００は、上記の実施の形態１と同一の構成を有するＮ個の非絶縁型のＤＣ－ＤＣコンバータ回路１０１（１）～１０１（Ｎ）を備えている。また、電力変換装置２００は、これらＮ個のＤＣ－ＤＣコンバータ回路１０１（１）～１０１（Ｎ）の動作タイミングを制御するタイミング制御回路２０２を備えている。
【0048】
ＤＣ－ＤＣコンバータ回路１０１（１）～１０１（Ｎ）の各入力は直列接続されており、最上段のＤＣ－ＤＣコンバータ回路１０１（１）の一方の入力が入力端子ＩＮａに接続されるとともに、最下段のＤＣ－ＤＣコンバータ回路１０１（Ｎ）の他方の入力が入力端子ＩＮｂに接続されている。ＤＣ－ＤＣコンバータ回路１０１（１）～１０１（Ｎ）の入力電圧Ｖ１はすべて等しく、したがって、Ｖ１＝Ｖｉｎ／Ｎである。
【0049】
ＤＣ－ＤＣコンバータ回路１０１（１）～１０１（Ｎ）の各出力は並列接続されており、一方が出力端子ＯＵＴａに接続されるとともに、他方が出力端子ＯＵＴｂに接続されている。ＤＣ－ＤＣコンバータ回路１０１（１）～１０１（Ｎ）の出力電圧Ｖ２はすべて等しく、Ｖ２＝Ｖｏである。
【0050】
図６は、本実施の形態２に係るＮ個の非絶縁型のＤＣ－ＤＣコンバータ回路１０１（１）～１０１（Ｎ）の各オン／オフの動作タイミングを示す図である。タイミング制御回路２０２は、Ｎ個のＤＣ－ＤＣコンバータ回路１０１（１）～１０１（Ｎ）の動作を、Ｎ個のタイムスロットＴＳ＿１～ＴＳ＿Ｎの繰り返しによって制御する。
【0051】
１番目のタイムスロットＴＳ＿１では、１番目のＤＣ－ＤＣコンバータ回路１０１（１）の第１の双方向素子１３および第２の双方向素子１４のみがオンであり、他のＮ－１個のＤＣ－ＤＣコンバータ回路の第１の双方向素子１３および第２の双方向素子１４はすべてオフである。
【0052】
２番目のタイムスロットＴＳ＿２では、２番目のＤＣ－ＤＣコンバータ回路１０１（２）の第１の双方向素子１３および第２の双方向素子１４のみがオンであり、他のＮ－１個のＤＣ－ＤＣコンバータ回路の第１の双方向素子１３および第２の双方向素子１４はすべてオフである。
【0053】
以下同様に、Ｎ番目のタイムスロットＴＳ＿Ｎでは、Ｎ番目のＤＣ－ＤＣコンバータ回路１０１（Ｎ）の第１の双方向素子１３および第２の双方向素子１４のみがオンであり、他のＮ－１個のＤＣ－ＤＣコンバータ回路の第１の双方向素子１３および第２の双方向素子１４はすべてオフである。
【0054】
本実施の形態２では、ＤＣ－ＤＣコンバータ回路１０１（１）～１０１（Ｎ）の変圧比Ｖ２／Ｖ１はすべて等しく、Ｄ／（１－Ｄ）である。この場合、Ｎ個のＤＣ－ＤＣコンバータ回路１０１（１）～１０１（Ｎ）を接続して構成される電力変換装置２００の入力電圧Ｖｉｎと出力電圧Ｖｏとの関係は、以下のように表される。
【0055】
【数2】
【0056】
以上説明したように、本実施の形態２に係る電力変換装置２００は、双方向素子を含む非絶縁型のＤＣ－ＤＣコンバータ回路１０１を複数備えており、各ＤＣ－ＤＣコンバータ回路１０１の入力が直列接続されるとともに、各ＤＣ－ＤＣコンバータ回路１０１の出力が並列接続されている。これにより、本実施の形態２に係る電力変換装置２００は、上記の実施の形態１と同様の効果を得ることができる。
【0057】
（実施の形態３）
図７は、実施の形態３に係る電力変換装置３００の構成を示す図である。電力変換装置３００は、上記の実施の形態１に係る電力変換装置１００において、Ｎ個の非絶縁型のＤＣ－ＤＣコンバータ回路１０１～１０１（Ｎ）を、Ｎ個の非絶縁型のＤＣ－ＤＣコンバータ回路３０１（１）～３０１（Ｎ）に置き換えたものである。電力変換装置３００は、直流の入力電圧を昇圧して一定の直流電圧として出力する。ＤＣ－ＤＣコンバータ回路３０１（１）～３０１（Ｎ）の各オン／オフの動作タイミングは、上記の実施の形態１と同様である。
図７は、実施の形態３に係る電力変換装置３００の構成を示す図である。電力変換装置３００は、上記の実施の形態１に係る電力変換装置１００において、Ｎ個の非絶縁型のＤＣ－ＤＣコンバータ回路１０１～１０１（Ｎ）を、Ｎ個の非絶縁型のＤＣ－ＤＣコンバータ回路３０１（１）～３０１（Ｎ）に置き換えたものである。電力変換装置３００は、直流の入力電圧を昇圧して一定の直流電圧として出力する。ＤＣ－ＤＣコンバータ回路３０１（１）～３０１（Ｎ）の各オン／オフの動作タイミングは、上記の実施の形態１と同様である。
【0058】
図８は、本実施の形態３に係る非絶縁型のＤＣ－ＤＣコンバータ回路３０１の詳細な構成を示す図である。なお、ＤＣ－ＤＣコンバータ回路３０１（１）～３０１（Ｎ）の構成はすべて同一であるため、これらをまとめてＤＣ－ＤＣコンバータ回路３０１と表記している。
【0059】
ＤＣ－ＤＣコンバータ回路３０１は、第１の入力端子１１ａと第１の出力端子１２ａとの間に設けられる第１の双方向素子１３と、第２の入力端子１１ｂと第２の出力端子１２ｂとの間に設けられる第２の双方向素子１４とを含んでいる。
【0060】
また、ＤＣ－ＤＣコンバータ回路３０１は、第２のインダクタＬ２と、第２の電流センサ３２１と、半導体スイッチング素子Ｍ５とを含んでいる。第２のインダクタＬ２は、第１の入力端子１１ａと第１の双方向素子１３との間に接続されている。第２の電流センサ３２１は、第２のインダクタＬ２に流れる第２の電流Ｉ２を検出する。
【0061】
半導体スイッチング素子Ｍ５としては、例えば、Ｎチャネル型のＭＯＳＦＥＴを用いることができる。この場合、半導体スイッチング素子Ｍ５のドレイン端子は、第２のインダクタＬ２と第１の双方向素子１３との間の第３のノードＮ３に接続され、半導体スイッチング素子Ｍ５のソース端子は、第２の入力端子１１ｂと第２の双方向素子１４との間の第４のノードＮ４に接続される。
【0062】
制御回路２２０は、タイミング制御回路１０２から入力されるタイミング制御信号ＴＳ、入力電圧Ｖ１および出力電圧Ｖ２、並びに、第２の電流Ｉ２に基づいて、第１の駆動回路１８および第２の駆動回路１９の動作を制御する。
【0063】
本実施の形態３では、ＤＣ－ＤＣコンバータ回路３０１（１）～３０１（Ｎ）の変圧比Ｖ２／Ｖ１はすべて等しく、１／（１－Ｄ）である。したがって、常にＶ２＞Ｖ１である。電力変換装置３００の入力電圧Ｖｉｎと出力電圧Ｖｏとの関係は、以下のように表される。
【0064】
【数3】
【0065】
（実施の形態４）
図９は、実施の形態４に係る電力変換装置４００の構成を示す図である。電力変換装置４００は、上記の実施の形態２に係る電力変換装置２００において、Ｎ個の非絶縁型のＤＣ－ＤＣコンバータ回路１０１～１０１（Ｎ）を、Ｎ個の非絶縁型のＤＣ－ＤＣコンバータ回路４０１（１）～４０１（Ｎ）に置き換えたものである。電力変換装置４００は、直流の入力電圧を降圧して一定の直流電圧として出力する。ＤＣ－ＤＣコンバータ回路４０１（１）～４０１（Ｎ）の各オン／オフの動作タイミングは、上記の実施の形態２と同様である。
図９は、実施の形態４に係る電力変換装置４００の構成を示す図である。電力変換装置４００は、上記の実施の形態２に係る電力変換装置２００において、Ｎ個の非絶縁型のＤＣ－ＤＣコンバータ回路１０１～１０１（Ｎ）を、Ｎ個の非絶縁型のＤＣ－ＤＣコンバータ回路４０１（１）～４０１（Ｎ）に置き換えたものである。電力変換装置４００は、直流の入力電圧を降圧して一定の直流電圧として出力する。ＤＣ－ＤＣコンバータ回路４０１（１）～４０１（Ｎ）の各オン／オフの動作タイミングは、上記の実施の形態２と同様である。
【0066】
図１０は、本実施の形態４に係る非絶縁型のＤＣ－ＤＣコンバータ回路４０１の詳細な構成を示す図である。なお、ＤＣ－ＤＣコンバータ回路４０１（１）～４０１（Ｎ）の構成はすべて同一であるため、これらをまとめてＤＣ－ＤＣコンバータ回路４０１と表記している。
【0067】
ＤＣ－ＤＣコンバータ回路４０１は、第１の入力端子１１ａと第１の出力端子１２ａとの間に設けられる第１の双方向素子１３と、第２の入力端子１１ｂと第２の出力端子１２ｂとの間に設けられる第２の双方向素子１４とを含んでいる。
【0068】
また、ＤＣ－ＤＣコンバータ回路４０１は、第３のインダクタＬ３と、第３の電流センサ４２２と、第３の単方向素子Ｄ３とを含んでいる。第３のインダクタＬ３は、第１の双方向素子１３と第１の出力端子１２ａとの間に接続されている。第３の電流センサ４２２は、第３のインダクタＬ３に流れる第３の電流Ｉ３を検出する。
【0069】
第３の単方向素子Ｄ３としては、例えば、半導体ダイオードを用いることができる。この場合、第３の単方向素子Ｄ３のカソードは、第１の双方向素子１３と第３のインダクタＬ３との間の第５のノードＮ５に接続され、第３の単方向素子Ｄ３のアノードは、第２の双方向素子１４と第２の出力端子１２ｂとの間の第６のノードＮ６に接続される。
【0070】
制御回路４２０は、タイミング制御回路２０２から入力されるタイミング制御信号ＴＳ、入力電圧Ｖ１および出力電圧Ｖ２、並びに、第３の電流Ｉ３に基づいて、第１の駆動回路１８および第２の駆動回路１９の動作を制御する。
【0071】
本実施の形態４では、ＤＣ－ＤＣコンバータ回路４０１（１）～４０１（Ｎ）の変圧比Ｖ２／Ｖ１はすべて等しく、Ｄである。したがって、常にＶ２＜Ｖ１である。電力変換装置４００の入力電圧Ｖｉｎと出力電圧Ｖｏとの関係は、以下のように表される。
【0072】
【数4】
【0073】
（変形例）
上記の実施の形態１～４では、半導体スイッチング素子Ｍ１～Ｍ５として、Ｎチャネル型のＭＯＳＦＥＴが用いられていた。これに代えて、半導体スイッチング素子Ｍ１～Ｍ５として、Ｐチャネル型のＭＯＳＦＥＴを用いてもよい。
上記の実施の形態１～４では、半導体スイッチング素子Ｍ１～Ｍ５として、Ｎチャネル型のＭＯＳＦＥＴが用いられていた。これに代えて、半導体スイッチング素子Ｍ１～Ｍ５として、Ｐチャネル型のＭＯＳＦＥＴを用いてもよい。
【0074】
上記の実施の形態１～４では、単方向素子Ｄ１～Ｄ３として、半導体ダイオードが用いられていた。これに代えて、単方向素子Ｄ１～Ｄ３として、ＭＯＳＦＥＴ等の半導体スイッチング素子を用いることにより、同期整流を行ってもよい。あるいは、単方向素子Ｄ１～Ｄ３として、双方向素子１３または１４と同様の２つの半導体スイッチング素子を接続した構成を用いてもよい。これらにより、単方向素子Ｄ１～Ｄ３の発熱を抑えることができる。
【0075】
また、半導体スイッチング素子は、ＭＯＳＦＥＴに限定されるものではない。例えば、半導体スイッチング素子として、ＩＧＢＴ（Insulated Gate Bipolar Transistor）またはＢＪＴ（Bipolar Junction Transistor）等を用いてもよい。また、半導体スイッチング素子および半導体ダイオードを構成する半導体としては、Ｓｉ（Silicon）、ＳｉＣ（Silicon Carbide）、またはＧａＮ（Gallium Nitride）等の様々な材料を用いることができる。
【0076】
幾つかの実施の形態を説明したが、これらの実施の形態は例として提示したものであり、実施の形態の範囲を限定することは意図していない、これらの実施の形態は、その他の様々な形態で実施されることが可能であり、実施の形態の要旨を逸脱しない範囲で、種々の省略、置き換え、変更、組み合わせ等を行うことができる。これら実施の形態やその変形は、実施の形態の範囲や要旨に含まれると同様に、特許請求の範囲とその均等の範囲に含まれるものである。
【0077】
なお、本実施の形態は、以下のような構成を取ることもできる。
［項目１］（実１、実３）
双方向素子を含む複数の非絶縁型のＤＣ－ＤＣコンバータ回路を備え、
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路の入力が並列接続されるとともに、前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路の出力が直列接続される、電力変換装置。
［項目２］（実１、実３）
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路のそれぞれは、
第１の入力端子および第２の入力端子と、
第１の出力端子および第２の出力端子と、
前記第１の入力端子と前記第１の出力端子との間に設けられる第１の双方向素子と、
前記第２の入力端子と前記第２の出力端子との間に設けられる第２の双方向素子と
を含む、項目１に記載の電力変換装置。
［項目３］（実１、実３）
前記第１の双方向素子および前記第２の双方向素子のそれぞれは、第１の半導体スイッチング素子および第２の半導体スイッチング素子を含み、
前記第１の半導体スイッチング素子および前記第２の半導体スイッチング素子の各第１の端子同士が接続されるとともに、前記第１の半導体スイッチング素子および前記第２の半導体スイッチング素子の各制御端子同士が接続される、項目２に記載の電力変換装置。
［項目４］（実１）
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路のそれぞれは、
前記第１の双方向素子と前記第１の出力端子との間の第１のノードに一端が接続されるとともに、前記第２の双方向素子と前記第２の出力端子との間の第２のノードに他端が接続される、第１のインダクタをさらに含む、項目２または３に記載の電力変換装置。
［項目５］（実１）
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路のそれぞれは、
前記第１の出力端子に一端が接続されるとともに、前記第１のノードに他端が接続される、第１の単方向素子と、
前記第２のノードに一端が接続されるとともに、前記第２の出力端子に他端が接続される、第２の単方向素子と
をさらに含む、項目４に記載の電力変換装置。
［項目６］（実１）
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路のそれぞれは、
前記第１の双方向素子に第１のＰＷＭ制御信号を供給する第１の駆動回路と、
前記第２の双方向素子に第２のＰＷＭ制御信号を供給する第２の駆動回路と、
前記第１の駆動回路および前記第２の駆動回路の動作を制御する制御回路と
をさらに含む、項目２～５のいずれか一項に記載の電力変換装置。
［項目７］（実１）
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路のそれぞれは、
前記第１の入力端子と前記第２の入力端子との間の第１の電圧を検出する第１の電圧センサと、
前記第１の出力端子と前記第２の出力端子との間の第２の電圧を検出する第２の電圧センサと、
前記第１のインダクタに流れる第１の電流を検出する第１の電流センサと
をさらに含み、
前記制御回路は、前記第１の電圧および前記第２の電圧、並びに、前記第１の電流に基づいて、前記第１の駆動回路および前記第２の駆動回路の動作を制御する、項目６に記載の電力変換装置。
［項目８］（実１）
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路の個数はＮであり、該Ｎ個のＤＣ－ＤＣコンバータ回路の動作タイミングをＮ個のタイムスロットの繰り返しによって制御する、タイミング制御回路をさらに備え、
１番目のタイムスロットでは、１番目のＤＣ－ＤＣコンバータ回路のみがオフであり、他のＮ－１個のＤＣ－ＤＣコンバータ回路はすべてオンであり、
２番目のタイムスロットでは、２番目のＤＣ－ＤＣコンバータ回路のみがオフであり、他のＮ－１個のＤＣ－ＤＣコンバータ回路はすべてオンであり、
以下同様に制御される、項目７に記載の電力変換装置。
［項目９］（実３）
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路のそれぞれは、
前記第１の入力端子と前記第１の双方向素子との間に接続される第２のインダクタと、
前記第２のインダクタと前記第１の双方向素子との間の第３のノードに一端が接続されるとともに、前記第２の入力端子と前記第２の双方向素子との間の第４のノードに他端が接続される、第３のスイッチング素子と
をさらに含む、項目２または３に記載の電力変換装置。
［項目１０］（実２、実４）
双方向素子を含む複数の非絶縁型のＤＣ－ＤＣコンバータ回路を備え、
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路の入力が直列接続されるとともに、前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路の出力が並列接続される、電力変換装置。
［項目１１］（実２、実４）
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路のそれぞれは、
第１の入力端子および第２の入力端子と、
第１の出力端子および第２の出力端子と、
前記第１の入力端子と前記第１の出力端子との間に設けられる第１の双方向素子と、
前記第２の入力端子と前記第２の出力端子との間に設けられる第２の双方向素子と
を含む、項目１０に記載の電力変換装置。
［項目１２］実２、実４）
前記第１の双方向素子および前記第２の双方向素子のそれぞれは、第１の半導体スイッチング素子および第２の半導体スイッチング素子を含み、
前記第１の半導体スイッチング素子および前記第２の半導体スイッチング素子の各第１の端子同士が接続されるとともに、前記第１の半導体スイッチング素子および前記第２の半導体スイッチング素子の各制御端子同士が接続される、項目１１に記載の電力変換装置。
［項目１３］（実２）
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路のそれぞれは、
前記第１の双方向素子と前記第１の出力端子との間の第１のノードに一端が接続されるとともに、前記第２の双方向素子と前記第２の出力端子との間の第２のノードに他端が接続される、第１のインダクタをさらに含む、項目１１または１２に記載の電力変換装置。
［項目１４］（実２）
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路のそれぞれは、
前記第１の出力端子に一端が接続されるとともに、前記第１のノードに他端が接続される、第１の単方向素子と、
前記第２のノードに一端が接続されるとともに、前記第２の出力端子に他端が接続される、第２の単方向素子と
をさらに含む、項目１３に記載の電力変換装置。
［項目１５］（実２）
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路のそれぞれは、
前記第１の双方向素子に第１のＰＷＭ制御信号を供給する第１の駆動回路と、
前記第２の双方向素子に第２のＰＷＭ制御信号を供給する第２の駆動回路と、
前記第１の駆動回路および前記第２の駆動回路の動作を制御する制御回路と
をさらに含む、項目１１～１４のいずれか一項に記載の電力変換装置。
［項目１６］（実２）
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路のそれぞれは、
前記第１の入力端子と前記第２の入力端子との間の第１の電圧を検出する第１の電圧センサと、
前記第１の出力端子と前記第２の出力端子との間の第２の電圧を検出する第２の電圧センサと、
前記第１のインダクタに流れる第１の電流を検出する第１の電流センサと
をさらに含み、
前記制御回路は、前記第１の電圧および前記第２の電圧、並びに、前記第１の電流に基づいて、前記第１の駆動回路および前記第２の駆動回路の動作を制御する、請求項１５に記載の電力変換装置。
［項目１７］（実２）
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路の個数はＮであり、該Ｎ個のＤＣ－ＤＣコンバータ回路の動作タイミングをＮ個のタイムスロットの繰り返しによって制御する、タイミング制御回路をさらに備え、
１番目のタイムスロットでは、１番目のＤＣ－ＤＣコンバータ回路のみがオンであり、他のＮ－１個のＤＣ－ＤＣコンバータ回路はすべてオフであり、
２番目のタイムスロットでは、２番目のＤＣ－ＤＣコンバータ回路のみがオンであり、他のＮ－１個のＤＣ－ＤＣコンバータ回路はすべてオフであり、
以下同様に制御される、項目１６に記載の電力変換装置。
［項目１８］（実４）
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路のそれぞれは、
前記第１の双方向素子と前記第１の出力端子との間に接続される第３のインダクタと、
前記第１の双方向素子と前記第３のインダクタとの間の第５のノードに一端が接続されるとともに、前記第２の双方向素子と前記第２の出力端子との間の第６のノードに他端が接続される、第３の単方向素子と
をさらに含む、項目１１または１２に記載の電力変換装置。
［項目１］（実１、実３）
双方向素子を含む複数の非絶縁型のＤＣ－ＤＣコンバータ回路を備え、
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路の入力が並列接続されるとともに、前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路の出力が直列接続される、電力変換装置。
［項目２］（実１、実３）
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路のそれぞれは、
第１の入力端子および第２の入力端子と、
第１の出力端子および第２の出力端子と、
前記第１の入力端子と前記第１の出力端子との間に設けられる第１の双方向素子と、
前記第２の入力端子と前記第２の出力端子との間に設けられる第２の双方向素子と
を含む、項目１に記載の電力変換装置。
［項目３］（実１、実３）
前記第１の双方向素子および前記第２の双方向素子のそれぞれは、第１の半導体スイッチング素子および第２の半導体スイッチング素子を含み、
前記第１の半導体スイッチング素子および前記第２の半導体スイッチング素子の各第１の端子同士が接続されるとともに、前記第１の半導体スイッチング素子および前記第２の半導体スイッチング素子の各制御端子同士が接続される、項目２に記載の電力変換装置。
［項目４］（実１）
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路のそれぞれは、
前記第１の双方向素子と前記第１の出力端子との間の第１のノードに一端が接続されるとともに、前記第２の双方向素子と前記第２の出力端子との間の第２のノードに他端が接続される、第１のインダクタをさらに含む、項目２または３に記載の電力変換装置。
［項目５］（実１）
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路のそれぞれは、
前記第１の出力端子に一端が接続されるとともに、前記第１のノードに他端が接続される、第１の単方向素子と、
前記第２のノードに一端が接続されるとともに、前記第２の出力端子に他端が接続される、第２の単方向素子と
をさらに含む、項目４に記載の電力変換装置。
［項目６］（実１）
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路のそれぞれは、
前記第１の双方向素子に第１のＰＷＭ制御信号を供給する第１の駆動回路と、
前記第２の双方向素子に第２のＰＷＭ制御信号を供給する第２の駆動回路と、
前記第１の駆動回路および前記第２の駆動回路の動作を制御する制御回路と
をさらに含む、項目２～５のいずれか一項に記載の電力変換装置。
［項目７］（実１）
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路のそれぞれは、
前記第１の入力端子と前記第２の入力端子との間の第１の電圧を検出する第１の電圧センサと、
前記第１の出力端子と前記第２の出力端子との間の第２の電圧を検出する第２の電圧センサと、
前記第１のインダクタに流れる第１の電流を検出する第１の電流センサと
をさらに含み、
前記制御回路は、前記第１の電圧および前記第２の電圧、並びに、前記第１の電流に基づいて、前記第１の駆動回路および前記第２の駆動回路の動作を制御する、項目６に記載の電力変換装置。
［項目８］（実１）
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路の個数はＮであり、該Ｎ個のＤＣ－ＤＣコンバータ回路の動作タイミングをＮ個のタイムスロットの繰り返しによって制御する、タイミング制御回路をさらに備え、
１番目のタイムスロットでは、１番目のＤＣ－ＤＣコンバータ回路のみがオフであり、他のＮ－１個のＤＣ－ＤＣコンバータ回路はすべてオンであり、
２番目のタイムスロットでは、２番目のＤＣ－ＤＣコンバータ回路のみがオフであり、他のＮ－１個のＤＣ－ＤＣコンバータ回路はすべてオンであり、
以下同様に制御される、項目７に記載の電力変換装置。
［項目９］（実３）
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路のそれぞれは、
前記第１の入力端子と前記第１の双方向素子との間に接続される第２のインダクタと、
前記第２のインダクタと前記第１の双方向素子との間の第３のノードに一端が接続されるとともに、前記第２の入力端子と前記第２の双方向素子との間の第４のノードに他端が接続される、第３のスイッチング素子と
をさらに含む、項目２または３に記載の電力変換装置。
［項目１０］（実２、実４）
双方向素子を含む複数の非絶縁型のＤＣ－ＤＣコンバータ回路を備え、
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路の入力が直列接続されるとともに、前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路の出力が並列接続される、電力変換装置。
［項目１１］（実２、実４）
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路のそれぞれは、
第１の入力端子および第２の入力端子と、
第１の出力端子および第２の出力端子と、
前記第１の入力端子と前記第１の出力端子との間に設けられる第１の双方向素子と、
前記第２の入力端子と前記第２の出力端子との間に設けられる第２の双方向素子と
を含む、項目１０に記載の電力変換装置。
［項目１２］実２、実４）
前記第１の双方向素子および前記第２の双方向素子のそれぞれは、第１の半導体スイッチング素子および第２の半導体スイッチング素子を含み、
前記第１の半導体スイッチング素子および前記第２の半導体スイッチング素子の各第１の端子同士が接続されるとともに、前記第１の半導体スイッチング素子および前記第２の半導体スイッチング素子の各制御端子同士が接続される、項目１１に記載の電力変換装置。
［項目１３］（実２）
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路のそれぞれは、
前記第１の双方向素子と前記第１の出力端子との間の第１のノードに一端が接続されるとともに、前記第２の双方向素子と前記第２の出力端子との間の第２のノードに他端が接続される、第１のインダクタをさらに含む、項目１１または１２に記載の電力変換装置。
［項目１４］（実２）
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路のそれぞれは、
前記第１の出力端子に一端が接続されるとともに、前記第１のノードに他端が接続される、第１の単方向素子と、
前記第２のノードに一端が接続されるとともに、前記第２の出力端子に他端が接続される、第２の単方向素子と
をさらに含む、項目１３に記載の電力変換装置。
［項目１５］（実２）
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路のそれぞれは、
前記第１の双方向素子に第１のＰＷＭ制御信号を供給する第１の駆動回路と、
前記第２の双方向素子に第２のＰＷＭ制御信号を供給する第２の駆動回路と、
前記第１の駆動回路および前記第２の駆動回路の動作を制御する制御回路と
をさらに含む、項目１１～１４のいずれか一項に記載の電力変換装置。
［項目１６］（実２）
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路のそれぞれは、
前記第１の入力端子と前記第２の入力端子との間の第１の電圧を検出する第１の電圧センサと、
前記第１の出力端子と前記第２の出力端子との間の第２の電圧を検出する第２の電圧センサと、
前記第１のインダクタに流れる第１の電流を検出する第１の電流センサと
をさらに含み、
前記制御回路は、前記第１の電圧および前記第２の電圧、並びに、前記第１の電流に基づいて、前記第１の駆動回路および前記第２の駆動回路の動作を制御する、請求項１５に記載の電力変換装置。
［項目１７］（実２）
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路の個数はＮであり、該Ｎ個のＤＣ－ＤＣコンバータ回路の動作タイミングをＮ個のタイムスロットの繰り返しによって制御する、タイミング制御回路をさらに備え、
１番目のタイムスロットでは、１番目のＤＣ－ＤＣコンバータ回路のみがオンであり、他のＮ－１個のＤＣ－ＤＣコンバータ回路はすべてオフであり、
２番目のタイムスロットでは、２番目のＤＣ－ＤＣコンバータ回路のみがオンであり、他のＮ－１個のＤＣ－ＤＣコンバータ回路はすべてオフであり、
以下同様に制御される、項目１６に記載の電力変換装置。
［項目１８］（実４）
前記複数の非絶縁型のＤＣ－ＤＣコンバータ回路のそれぞれは、
前記第１の双方向素子と前記第１の出力端子との間に接続される第３のインダクタと、
前記第１の双方向素子と前記第３のインダクタとの間の第５のノードに一端が接続されるとともに、前記第２の双方向素子と前記第２の出力端子との間の第６のノードに他端が接続される、第３の単方向素子と
をさらに含む、項目１１または１２に記載の電力変換装置。
【符号の説明】
【0078】
１１ａ 第１の入力端子
１１ｂ 第２の入力端子
１２ａ 第１の出力端子
１２ｂ 第２の出力端子
１３ 第１の双方向素子
１３ａ 一方の端子
１３ｂ 他方の端子
１４ 第２の双方向素子
１４ａ 一方の端子
１４ｂ 他方の端子
１５ 第１の電圧センサ
１６ 第２の電圧センサ
１７ 第１の電流センサ
１８ 第１の駆動回路
１９ 第２の駆動回路
２０ 制御回路
１００ 電力変換装置
１０１ ＤＣ－ＤＣコンバータ回路
１０２ タイミング制御回路
２００ 電力変換装置
２０２ タイミング制御回路
３００ 電力変換装置
３０１ ＤＣ－ＤＣコンバータ回路
３２０ 制御回路
３２１ 第２の電流センサ
４００ 電力変換装置
４０１ ＤＣ－ＤＣコンバータ回路
４２０ 制御回路
４２２ 第３の電流センサ
Ｃ１ 第１のキャパシタ
Ｃ２ 第２のキャパシタ
Ｄ デューティ比
Ｄ１ 第１の単方向素子
Ｄ２ 第２の単方向素子
Ｄ３ 第３の単方向素子
ｆｓｗ スイッチング周波数
Ｇ１ 第１のＰＷＭ制御信号
Ｇ２ 第２のＰＷＭ制御信号
Ｌ１ 第１のインダクタ
Ｌ２ 第２のインダクタ
Ｌ３ 第３のインダクタ
Ｍ１ 半導体スイッチング素子（第１の半導体スイッチング素子）
Ｍ２ 半導体スイッチング素子（第２の半導体スイッチング素子）
Ｍ３ 半導体スイッチング素子（第１の半導体スイッチング素子）
Ｍ４ 半導体スイッチング素子（第２の半導体スイッチング素子）
Ｍ５ 半導体スイッチング素子（第３の半導体スイッチング素子）
Ｎ１ 第１のノード
Ｎ２ 第２のノード
Ｎ３ 第３のノード
Ｎ４ 第４のノード
Ｎ５ 第５のノード
Ｎ６ 第６のノード
Ｉ１ 第１の電流
Ｉ２ 第２の電流
Ｉ３ 第３の電流
ＩＮａ 入力端子
ＩＮｂ 入力端子
ＯＵＴａ 出力端子
ＯＵＴｂ 出力端子
ＴＳ タイミング制御信号
Ｖ１ 第１の電圧
Ｖ２ 第２の電圧
１１ｂ 第２の入力端子
１２ａ 第１の出力端子
１２ｂ 第２の出力端子
１３ 第１の双方向素子
１３ａ 一方の端子
１３ｂ 他方の端子
１４ 第２の双方向素子
１４ａ 一方の端子
１４ｂ 他方の端子
１５ 第１の電圧センサ
１６ 第２の電圧センサ
１７ 第１の電流センサ
１８ 第１の駆動回路
１９ 第２の駆動回路
２０ 制御回路
１００ 電力変換装置
１０１ ＤＣ－ＤＣコンバータ回路
１０２ タイミング制御回路
２００ 電力変換装置
２０２ タイミング制御回路
３００ 電力変換装置
３０１ ＤＣ－ＤＣコンバータ回路
３２０ 制御回路
３２１ 第２の電流センサ
４００ 電力変換装置
４０１ ＤＣ－ＤＣコンバータ回路
４２０ 制御回路
４２２ 第３の電流センサ
Ｃ１ 第１のキャパシタ
Ｃ２ 第２のキャパシタ
Ｄ デューティ比
Ｄ１ 第１の単方向素子
Ｄ２ 第２の単方向素子
Ｄ３ 第３の単方向素子
ｆｓｗ スイッチング周波数
Ｇ１ 第１のＰＷＭ制御信号
Ｇ２ 第２のＰＷＭ制御信号
Ｌ１ 第１のインダクタ
Ｌ２ 第２のインダクタ
Ｌ３ 第３のインダクタ
Ｍ１ 半導体スイッチング素子（第１の半導体スイッチング素子）
Ｍ２ 半導体スイッチング素子（第２の半導体スイッチング素子）
Ｍ３ 半導体スイッチング素子（第１の半導体スイッチング素子）
Ｍ４ 半導体スイッチング素子（第２の半導体スイッチング素子）
Ｍ５ 半導体スイッチング素子（第３の半導体スイッチング素子）
Ｎ１ 第１のノード
Ｎ２ 第２のノード
Ｎ３ 第３のノード
Ｎ４ 第４のノード
Ｎ５ 第５のノード
Ｎ６ 第６のノード
Ｉ１ 第１の電流
Ｉ２ 第２の電流
Ｉ３ 第３の電流
ＩＮａ 入力端子
ＩＮｂ 入力端子
ＯＵＴａ 出力端子
ＯＵＴｂ 出力端子
ＴＳ タイミング制御信号
Ｖ１ 第１の電圧
Ｖ２ 第２の電圧
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
