特開 2025-19921 デバッグ装置、デバッグ装置の制御方法、及びデバッグ装置の制御プログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025019921

(43)【公開日】2025-02-07

(54)【発明の名称】デバッグ装置、デバッグ装置の制御方法、及びデバッグ装置の制御プログラム

(51)【国際特許分類】

   G06F 11/36 20060101AFI20250131BHJP

【ＦＩ】

G06F11/36 164

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2023123827

(22)【出願日】2023-07-28

【国等の委託研究の成果に係る記載事項】（出願人による申告）令和４年度、国立研究開発法人新エネルギー・産業技術総合開発機構、「省エネＡＩ半導体及びシステムに関する技術開発事業／ＡＩエッジコンピューティングの産業応用加速のための設計技術開発／ＲＩＳＣ－Ｖシステム設計 プラットフォームの研究開発」、委託研究開発、産業技術力強化法第１７条の適用を受ける特許出願

(71)【出願人】

【識別番号】524311859

【氏名又は名称】一般財団法人新システムビジョン研究開発機構

(74)【代理人】

【識別番号】100099759

【弁理士】

【氏名又は名称】青木 篤

(74)【代理人】

【識別番号】100123582

【弁理士】

【氏名又は名称】三橋 真二

(74)【代理人】

【識別番号】100092624

【弁理士】

【氏名又は名称】鶴田 準一

(74)【代理人】

【識別番号】100114018

【弁理士】

【氏名又は名称】南山 知広

(74)【代理人】

【識別番号】100153729

【弁理士】

【氏名又は名称】森本 有一

(74)【代理人】

【識別番号】100160716

【弁理士】

【氏名又は名称】遠藤 力

(72)【発明者】

【氏名】一色 剛

(72)【発明者】

【氏名】吉屋 英二

【テーマコード（参考）】

5B042

【Ｆターム（参考）】

5B042HH07

5B042HH32

(57)【要約】

【課題】検証コストの増大を抑制しつつ、ソフトウェア及びハードウェアモジュールの検証を同時に実行することが可能なデバッグ装置を提供する。
【解決手段】デバッグ装置１は、シミュレーションを実行するシミュレータと、ソフトウェア実行ファイル及びプロセッサの実行状態、プログラム変数、並びにプロセッサが有する複数の記憶回路の監視制御指示を提供する監視制御部と、シミュレーションをシミュレータに実行させるシミュレータ制御部と、を有し、シミュレータ制御部は、監視制御指示が、複数の内部記憶回路及び外部記憶回路に記憶されるデータ、並びにプロセッサの入出力データに関するものであると判定したとき、複数の内部記憶回路及び外部記憶回路に記憶されるデータ、並びにプロセッサの入出力データを監視制御するようにシミュレーションをシミュレータに実行させ、シミュレーションの実行結果を監視制御部に提供する。
【選択図】図２

【特許請求の範囲】

【請求項1】

それぞれがデータを記憶する複数の内部記憶回路を有し、データが入力されることに応じて処理を実行し、実行状態に応じたデータを出力するプロセッサ、及び前記プロセッサに接続されて、データを記憶する外部記憶回路を含むハードウェアモジュールの動作を記述したハードウェアソースファイルをコンパイルして生成されたハードウェアモジュールモデルと、
複数のプログラム変数を含み、前記プロセッサに実行させる複数のステップを含む処理を記述したソフトウェアソースファイルをコンパイルして生成されたソフトウェア実行ファイルを記憶する記憶部と、
前記ソフトウェアソースファイルに記述された処理を、前記ハードウェアモジュールモデル及び前記ソフトウェア実行ファイルを使用してシミュレーションを実行するシミュレータと、
前記シミュレータによるシミュレーションにおいて、前記ソフトウェア実行ファイル、前記プログラム変数、前記プロセッサの実行状態を示す実行状態データ、前記プロセッサが有する前記複数の内部記憶回路及び前記外部記憶回路に記憶される記憶データ、並びに前記プロセッサが入出力する入出力データの監視制御指示を提供する監視制御部と、
前記シミュレーションを前記シミュレータに実行させるシミュレータ制御部と、を有し、
前記シミュレータ制御部は、
前記監視制御指示が、前記プログラム変数、前記実行状態データ、前記記憶データ、及び前記入出力データの何れに関するものであるかを判定し、
前記監視制御指示が、前記実行状態データ、前記記憶データ、及び前記入出力データの何れかに関するものであると判定したとき、前記実行状態データ、前記記憶データ、及び前記入出力データを監視制御するように前記シミュレーションを前記シミュレータに実行させ、
前記シミュレーションの実行結果を示す実行結果情報を前記監視制御部に提供し、
前記監視制御部は、前記実行結果情報を出力する、
ことを特徴とするデバッグ装置。

【請求項2】

前記シミュレータは、
前記実行状態データ、前記記憶データ、及び前記入出力データを示すシミュレーションデータ構造体と、
前記シミュレーションデータ構造体に対応するデータを更新して、前記ソフトウェアソースファイルで記述された前記複数のステップを含む処理を実行する命令動作部と、
前記ソフトウェア実行ファイル、前記プログラム変数、及び前記シミュレーションデータ構造体のダミーデータであるダミー構造体のそれぞれを記憶するＣＰＵメモリと、
を有する、請求項１に記載のデバッグ装置。

【請求項3】

前記監視制御部は、前記プログラム変数及び前記ダミー構造体の何れかが記憶される領域のアドレス値に関連付けて前記監視制御指示を提供し、
前記シミュレータ制御部は、前記アドレス値に基づいて、前記プログラム変数、前記実行状態データ、前記記憶データ、及び前記入出力データの何れに関するものであるかを判定する、請求項２に記載のデバッグ装置。

【請求項4】

前記ダミー構造体は、前記シミュレータによって更新されず、
前記シミュレータ制御部は、前記監視制御指示と共に入力される前記アドレス値が前記ダミー構造体に関連付けられるとき、前記実行結果情報を前記シミュレーションデータ構造体から取得する、
請求項３に記載のデバッグ装置。

【請求項5】

前記ハードウェアモジュールは、ハードウェアアクセラレータ、バスモジュール、及びI／Ｏ回路の少なくとも１つである論理ハードウェアモデルを更に含み、
前記実行状態データは、前記プロセッサの実行状態に加えて前記論理ハードウェアモデルの実行状態を示し、
前記記憶データは、前記複数の内部記憶回路及び前記外部記憶回路に記憶されるデータに加えて、前記論理ハードウェアモデルに記憶されるデータを含み、
前記入出力データは、前記プロセッサが入出力するデータに加えて、前記論理ハードウェアモデルが入出力するデータを含み、
前記シミュレータは、
前記実行状態データ、前記記憶データ、前記入出力データ及びを示すシミュレーションデータ構造体と、
前記シミュレーションデータ構造体に対応するデータを更新して、前記ソフトウェアソースファイルで記述された前記複数のステップを含む処理を実行する命令動作部と、
前記シミュレーションデータ構造体に対応するデータを更新して、前記論理ハードウェアモデルの論理動作を実行する論理動作部と、
前記ソフトウェア実行ファイル、前記プログラム変数、及び前記シミュレーションデータ構造体のダミーデータであるダミー構造体のそれぞれを記憶するＣＰＵメモリと、
を有する、請求項１に記載のデバッグ装置。

【請求項6】

前記ハードウェアモジュールモデルは、前記ソフトウェアソースファイルにおいて、グローバル変数として宣言される、請求項５に記載のデバッグ装置。

【請求項7】

それぞれがデータを記憶する複数の内部記憶回路を有し、データが入力されることに応じて処理を実行し、実行状態に応じたデータを出力するプロセッサ、及び前記プロセッサに接続されて、データを記憶する外部記憶回路を含むハードウェアモジュールの動作を記述したハードウェアソースファイルをコンパイルして生成されたハードウェアモジュールモデルと、
複数のプログラム変数を含み、前記プロセッサに実行させる複数のステップを含む処理を記述したソフトウェアソースファイルをコンパイルして生成されたソフトウェア実行ファイルを記憶する記憶部と、
前記ソフトウェアソースファイルに記述された処理を、前記ハードウェアモジュールモデル及び前記ソフトウェア実行ファイルを使用してシミュレーションを実行するシミュレータと、
前記シミュレータによるシミュレーションにおいて、前記ソフトウェア実行ファイル、前記プログラム変数、前記プロセッサの実行状態を示す実行状態データ、前記プロセッサが有する前記複数の内部記憶回路及び前記外部記憶回路に記憶される記憶データ、並びに前記プロセッサが入出力する入出力データの監視制御指示を提供する監視制御部と、
前記シミュレーションを前記シミュレータに実行させるシミュレータ制御部と、を有するデバッグ装置の制御方法であって、
前記監視制御指示が、前記プログラム変数、前記実行状態データ、前記記憶データ、及び前記入出力データの何れに関するものであるかを判定し、
前記監視制御指示が、前記実行状態データ、前記記憶データ、及び前記入出力データの何れかに関するものであると判定したとき、前記実行状態データ、前記記憶データ、及び前記入出力データを監視制御するように前記シミュレーションを前記シミュレータに実行させ、
前記シミュレーションの実行結果を示す実行結果情報を前記監視制御部に提供し、
前記実行結果情報を出力する、
ことを含む、ことを特徴とするデバッグ装置の制御方法。

【請求項8】

それぞれがデータを記憶する複数の内部記憶回路を有し、データが入力されることに応じて処理を実行し、実行状態に応じたデータを出力するプロセッサ、及び前記プロセッサに接続されて、データを記憶する外部記憶回路を含むハードウェアモジュールの動作を記述したハードウェアソースファイルをコンパイルして生成されたハードウェアモジュールモデルと、
複数のプログラム変数を含み、前記プロセッサに実行させる複数のステップを含む処理を記述したソフトウェアソースファイルをコンパイルして生成されたソフトウェア実行ファイルを記憶する記憶部と、
前記ソフトウェアソースファイルに記述された処理を、前記ハードウェアモジュールモデル及び前記ソフトウェア実行ファイルを使用してシミュレーションを実行するシミュレータと、
前記シミュレータによるシミュレーションにおいて、前記ソフトウェア実行ファイル、前記プログラム変数、前記プロセッサの実行状態を示す実行状態データ、前記プロセッサが有する前記複数の内部記憶回路及び前記外部記憶回路に記憶される記憶データ、並びに前記プロセッサが入出力する入出力データの監視制御指示を提供する監視制御部と、
前記シミュレーションを前記シミュレータに実行させるシミュレータ制御部と、を有するデバッグ装置の制御プログラムであって、
前記監視制御指示が、前記プログラム変数、前記実行状態データ、前記記憶データ、及び前記入出力データの何れに関するものであるかを判定し、
前記監視制御指示が、前記実行状態データ、前記記憶データ、及び前記入出力データの何れかに関するものであると判定したとき、前記実行状態データ、前記記憶データ、及び前記入出力データを監視制御するように前記シミュレーションを前記シミュレータに実行させ、
前記シミュレーションの実行結果を示す実行結果情報を前記監視制御部に提供し、
前記実行結果情報を出力する、
処理をコンピュータに実行させる、ことを特徴とするデバッグ装置の制御プログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、デバッグ装置、デバッグ装置の制御方法、及びデバッグ装置の制御プログラムに関する。

【背景技術】

【0002】

組み込み分野のデジタルシステムにおいて、実機を製作する前にＣＰＵを含むハードウェア回路と、ＣＰＵによって実行されるソフトウェアとを協調してデバッグを行って、開発期間を短縮すると共に、品質を向上させる技術が知られている。例えば、特許文献１には、ハードウェア記述言語（ＨＤＬ）で記述されるＣＰＵモデルと、ソフトウェアに記述される処理を実行するＣＰＵの動作をシミュレーションしてシミュレーション結果を表示するＨＤＬシミュレータとを有する検証装置が知られている。特許文献１に記載される検証装置は、高価な論理エミュレータを使用することなく、ＨＤＬシミュレータでハードウェアとソフトウェアとの協調処理の動作を検証することができる。しかしながら、特許文献１に記載される検証装置は、記録されるＨＤＬシミュレータによって記憶される波形データの量が膨大になるため、メモリ容量が増大すると共に、シミュレーション時間が増加して、検証コストが増加するおそれがある。

【0003】

特許文献２には、ＨＤＬで記述されたＬＳＩモデルの記述ファイルにおいて、ログ情報を取得するか否かを示す取得要否情報を含むログ制御情報を設定し、ログ制御情報に基づいて、転送された転送情報を記憶するか否かを判定する技術が記載される。特許文献２に記載される技術は、不要な転送情報を記憶しないことで、組み込みシステムで動作するソフトウェアの検証が効率化できる。

【0004】

また、特許文献３には、プログラマブル素子によって構築された機能ブロックのソフトウェアの処理に伴う動作を検出するときに、出力データの何れかが変化したと判断した場合に複数の出力データを順に読み込む技術が記載される。特許文献３に記載される技術は、出力データの何れかが変化したと判断したときのみに出力データを読み込むことで、検証コストを圧縮することができる。

【0005】

しかしながら、特許文献２及び３に記載される技術では、シミュレータによって記憶される波形データの量は、特許文献１に記載される技術よりも減少するが、波形データを記憶することに伴って検証コストが増加する可能性は低くはない。

【0006】

一方、特許文献４には、Ｃ言語及びＣ＋＋言語等のソフトウェアを記述するプログラミング言語によって記述された論理回路記述から論理回路を合成する技術が記載される。また、非特許文献１には、プログラミング言語によって記述された論理回路記述から論理回路を合成する技術をＣＰＵの設計に適用する技術が記載される。さらに、非特許文献２には、プログラミング言語によって記述された論理回路記述から論理回路を合成する技術を、ＣＰＵを含む種々の回路が実装されるＳｏＣの設計に拡張する技術が記載される。特許文献４並びに非特許文献１及び２に記載される技術により、ＣＰＵを含む種々の回路が実装されるＳｏＣ全体をプログラミング言語で記述して、ＳｏＣ全体のレジスタ転送レベル（Register Transfer Level、ＲＴＬ）記述による論理回路を生成できる。

【0007】

また、非特許文献３には、ＧＮＵデバッガ（ＧＤＢ）をシンボリックデバッガとして使用して検証対象のソフトウェアの実行状態を監視制御すると共に、ハードウェアモジュールのレジスタの動作を、ＪＴＡＧテスト手法を使用して監視制御する技術が記載される。非特許文献３に記載される技術では、ＳｏＣに実装されるＣＰＵ及びＩＰコアを、ソフトウェアのデバッグに使用されるＧＤＢインタフェースを利用してソフトウェアのデバッグと一貫してデバッグすることができる。

【先行技術文献】

【特許文献】

【0008】

【特許文献1】特開２０１７－１６２１３０号公報

【特許文献2】特開２０１３－１７４９６０号公報

【特許文献3】特開２０１２－０３７９９２号公報

【特許文献4】特許第５８４２２５５号公報

【非特許文献】

【0009】

【非特許文献1】「Design Verification Methodology of Pipelined RISC-V Processor Using C2RTL Framework」Eiji YOSHIYAら、IEICE TRANSACTIONS on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E105-A No.7 PP.1061-1069 July 01, 2022

【非特許文献2】「LLVM-C2RTL: C/C++ Based System Level RTL Design Framework Using LLVM Compiler Infrastructure」Tamon SADASUEら、IPSJ Transactions on System and LSI Design Methodology, Vol. 16, p. 12-26, February, 2023

【非特許文献3】「A Unified GDB-Based Source-Transaction Level SW/HW Co-Debugging」Tsun-Hsin Changら, 2016 IEEE Pacific Conference on Circuits and Systems, Oct. 25, 2016

【発明の概要】

【発明が解決しようとする課題】

【0010】

上述のように、特許文献１～３に記載される技術では、検証コストが増加するおそれがある。また、特許文献４並びに非特許文献１及び２には、プロセッサに実行させる処理を記述したソフトウェア及びプロセッサを含むハードウェアモジュールのデバッグを同時に実行することは、記載されていない。また、非特許文献３に記載される技術では、ソフトウェア及びハードウェアの検証を同時に実行することは記載されるが、論理合成により生成した論理ゲートレベルの回路にＪＴＡＧテスト用のスキャン回路を付加する処理が行われるため、検証コストが増加する。さらに、非特許文献３に記載される技術では、ＪＴＡＧテスト用のスキャン回路が付加された論理ゲートレベルの回路の動作をシミュレーションで確認するので、シミュレーション時間が増大し、検証コストが更に増加するおそれがある。

【0011】

本発明は、このような課題を解決するものであり、検証コストの増大を抑制しつつ、ソフトウェア及びハードウェアモジュールの検証を同時に実行することが可能なデバッグ装置を提供することを目的とする。

【課題を解決するための手段】

【0012】

本発明に係るデバッグ装置は、それぞれがデータを記憶する複数の内部記憶回路を有し、データが入力されることに応じて処理を実行し、実行状態に応じたデータを出力するプロセッサ、及びプロセッサに接続されて、データを記憶する外部記憶回路を含むハードウェアモジュールの動作を記述したハードウェアソースファイルをコンパイルして生成されたハードウェアモジュールモデルと、複数のプログラム変数を含み、プロセッサに実行させる複数のステップを含む処理を記述したソフトウェアソースファイルをコンパイルして生成されたソフトウェア実行ファイルを記憶する記憶部と、ソフトウェアソースファイルに記述された処理を、ハードウェアモジュールモデル及びソフトウェア実行ファイルを使用してシミュレーションを実行するシミュレータと、シミュレータによるシミュレーションにおいて、ソフトウェア実行ファイル、プログラム変数、プロセッサの実行状態を示す実行状態データ、プロセッサが有する複数の内部記憶回路及び外部記憶回路に記憶される記憶データ、並びにプロセッサが入出力する入出力データの監視制御指示を提供する監視制御部と、シミュレーションをシミュレータに実行させるシミュレータ制御部と、を有し、シミュレータ制御部は、監視制御指示が、プログラム変数、実行状態データ、記憶データ、及び入出力データの何れに関するものであるかを判定し、監視制御指示が、実行状態データ、記憶データ、及び入出力データの何れかに関するものであると判定したとき、実行状態データ、記憶データ、及び入出力データを監視制御するようにシミュレーションをシミュレータに実行させ、シミュレーションの実行結果を示す実行結果情報を監視制御部に提供し、監視制御部は、実行結果情報を出力する。

【0013】

さらに、本発明に係るデバッグ装置では、シミュレータは、実行状態データ、記憶データ、及び入出力データを示すシミュレーションデータ構造体と、シミュレーションデータ構造体に対応するデータを更新して、ソフトウェアソースファイルで記述された複数のステップを含む処理を実行する命令動作部と、ソフトウェア実行ファイル、プログラム変数、及びシミュレーションデータ構造体のダミーデータであるダミー構造体のそれぞれを記憶するＣＰＵメモリとを有することが好ましい。

【0014】

さらに、本発明に係るデバッグ装置では、監視制御部は、プログラム変数及びダミー構造体の何れかが記憶される領域のアドレス値に関連付けて監視制御指示を提供し、シミュレータ制御部は、アドレス値に基づいて、プログラム変数、実行状態データ、記憶データ、及び入出力データの何れに関するものであるかを判定することが好ましい。

【0015】

さらに、本発明に係るデバッグ装置では、ダミー構造体は、シミュレータによって更新されず、シミュレータ制御部は、監視制御指示と共に入力されるアドレス値がダミー構造体に関連付けられるとき、実行結果情報をシミュレーションデータ構造体から取得すことが好ましい。

【0016】

さらに、本発明に係るデバッグ装置では、ハードウェアモジュールは、ハードウェアアクセラレータ、バスモジュール、及びI／Ｏ回路の少なくとも１つである論理ハードウェアモデルを更に含み、実行状態データは、プロセッサの実行状態に加えて論理ハードウェアモデルの実行状態を示し、記憶データは、複数の内部記憶回路及び外部記憶回路に記憶されるデータに加えて、論理ハードウェアモデルに記憶されるデータを含み、入出力データは、プロセッサが入出力するデータに加えて、論理ハードウェアモデルが入出力するデータを含み、シミュレータは、実行状態データ、記憶データ、及び入出力データを示すシミュレーションデータ構造体と、シミュレーションデータ構造体に対応するデータを更新して、ソフトウェアソースファイルで記述された複数のステップを含む処理を実行する命令動作部と、シミュレーションデータ構造体に対応するデータを更新して、論理ハードウェアモデルの論理動作を実行する論理動作部と、ソフトウェア実行ファイル、プログラム変数、及びシミュレーションデータ構造体のダミーデータであるダミー構造体のそれぞれを記憶するＣＰＵメモリとを有することが好ましい。

【0017】

さらに、本発明に係るデバッグ装置では、ハードウェアモジュールモデルは、ソフトウェアソースファイルにおいて、グローバル変数として宣言されることが好ましい。

【0018】

また、本発明に係るデバッグ装置の制御方法は、それぞれがデータを記憶する複数の内部記憶回路を有し、データが入力されることに応じて処理を実行し、実行状態に応じたデータを出力するプロセッサ、及びプロセッサに接続されて、データを記憶する外部記憶回路を含むハードウェアモジュールの動作を記述したハードウェアソースファイルをコンパイルして生成されたハードウェアモジュールモデルと、複数のプログラム変数を含み、プロセッサに実行させる複数のステップを含む処理を記述したソフトウェアソースファイルをコンパイルして生成されたソフトウェア実行ファイルを記憶する記憶部と、ソフトウェアソースファイルに記述された処理を、ハードウェアモジュールモデル及びソフトウェア実行ファイルを使用してシミュレーションを実行するシミュレータと、シミュレータによるシミュレーションにおいて、ソフトウェア実行ファイル、プログラム変数、プロセッサの実行状態を示す実行状態データ、プロセッサが有する複数の内部記憶回路及び外部記憶回路に記憶される記憶データ、並びにプロセッサが入出力する入出力データの監視制御指示を提供する監視制御部と、シミュレーションをシミュレータに実行させるシミュレータ制御部と、を有するデバッグ装置の制御方法であって、監視制御指示が、プログラム変数、実行状態データ、記憶データ、及び入出力データの何れに関するものであるかを判定し、監視制御指示が、実行状態データ、記憶データ、及び入出力データの何れかに関するものであると判定したとき、実行状態データ、記憶データ、及び入出力データを監視制御するようにシミュレーションをシミュレータに実行させ、シミュレーションの実行結果を示す実行結果情報を監視制御部に提供し、実行結果情報を出力することを含む。

【0019】

さらに、本発明に係るデバッグ装置の制御プログラムは、それぞれがデータを記憶する複数の内部記憶回路を有し、データが入力されることに応じて処理を実行し、実行状態に応じたデータを出力するプロセッサ、及びプロセッサに接続されて、データを記憶する外部記憶回路を含むハードウェアモジュールの動作を記述したハードウェアソースファイルをコンパイルして生成されたハードウェアモジュールモデルと、複数のプログラム変数を含み、プロセッサに実行させる複数のステップを含む処理を記述したソフトウェアソースファイルをコンパイルして生成されたソフトウェア実行ファイルを記憶する記憶部と、ソフトウェアソースファイルに記述された処理を、ハードウェアモジュールモデル及びソフトウェア実行ファイルを使用してシミュレーションを実行するシミュレータと、シミュレータによるシミュレーションにおいて、ソフトウェア実行ファイル、プログラム変数、プロセッサの実行状態を示す実行状態データ、プロセッサが有する複数の内部記憶回路及び外部記憶回路に記憶される記憶データ、並びにプロセッサが入出力する入出力データの監視制御指示を提供する監視制御部と、シミュレーションをシミュレータに実行させるシミュレータ制御部と、を有するデバッグ装置の制御プログラムであって、監視制御指示が、プログラム変数、実行状態データ、記憶データ、及び入出力データの何れに関するものであるかを判定し、監視制御指示が、実行状態データ、記憶データ、及び入出力データの何れかに関するものであると判定したとき、実行状態データ、記憶データ、及び入出力データを監視制御するようにシミュレーションをシミュレータに実行させ、シミュレーションの実行結果を示す実行結果情報を監視制御部に提供し、実行結果情報を出力する処理をコンピュータに実行させる。

【発明の効果】

【0020】

本発明に係るデバッグ装置は、検証コストの増大を抑制しつつ、ソフトウェア及びハードウェアモジュールの検証を同時に実行することができる。

【図面の簡単な説明】

【0021】

【図1】比較例に係るデバッグ装置の概要図である。

【図2】第１実施形態に係るデバッグ装置の概要図である。

【図3】第１実施形態に係るデバッグ装置のブロック図である。

【図4】図３に示すデバッグ装置により実行されるＣＰＵシミュレータ生成処理のフローチャートである。

【図5】（ａ）はターゲットＣＰＵに対応するＣＰＵモデルの一例を示す図であり、（ｂ）は（ａ）に示すＣＰＵモデルに対応するターゲットＣＰＵのハードウェア構成を示す図である。

【図6】図２に示すアプリケーションソースプログラムの一例を示す図である。

【図7】図３に示すデバッグ装置により実行されるデバッグ処理のフローチャートである。

【図8】第２実施形態に係るデバッグ装置の概要図である。

【図9】（ａ）は図８に示すＳｏＣモデルの概要図であり、（ｂ）は図８に示すデータ構造体のデータ構造を示す図である。

【図10】第２実施形態に係るデバッグ装置のブロック図である。

【図11】図１０に示すデバッグ装置により実行されるＣＰＵシミュレータ生成処理のフローチャートである。

【図12】（ａ）は図８に示すＳｏＣに対応するＳｏＣモデルの一例を示す図であり、（ｂ）は（ａ）に示すＳｏＣモデルの下位モデルの一例を示す図であり、（ｃ）は（ａ）に示すＳｏＣモデルに対応するＳｏＣのハードウェア構成を示す図である。

【図13】図８に示すアプリケーションソースプログラムの一例を示す図である。

【図14】図１０に示すデバッグ装置により実行されるデバッグ処理のフローチャートである。

【発明を実施するための形態】

【0022】

以下、添付図面を参照して、実施形態に係るデバッグ装置、デバッグ装置の制御方法、及びデバッグ装置の制御プログラムを説明する。同様な又は対応する要素には同一の符号を付し、重複する説明は省略する。理解を容易にするために、図の縮尺は変更されている場合がある。

【0023】

（第１実施形態に係るデバッグ装置の概要）
図１は比較例に係るデバッグ装置の概要図であり、図２は第１実施形態に係るデバッグ装置の概要図である。比較例に係るデバッグ装置１００及び第１実施形態に係るデバッグ装置１のそれぞれは、クロス開発ソフトウェア（以下、単にＳＷと称する）デバッグ装置である。なお、クロス開発は、組み込みシステムにおけるＳＷ開発のように、ＳＷを開発するホストＣＰＵと、ＳＷを実行する組み込みシステムに搭載されるＣＰＵ（以下、ターゲットＣＰＵとも称する）が異なるときに採用されるＳＷ開発である。

【0024】

比較例に係るデバッグ装置１００は、シンボリックデバッガ１０１と、デバッグサーバー１０２と、ＣＰＵシミュレータ１０３とを有する。デバッグ装置１００は、開発対象のアプリケーションプログラムが、ターゲットＣＰＵ上で動作しない場合、アプリケーションプログラムに内在するバグを修正し、アプリケーションプログラムの所望の動作を実現するデバッグ作業を支援する開発環境を提供する。アプリケーションプログラムは、アプリケーション実行ファイル１１３とも称される。

【0025】

シンボリックデバッガ１０１は、デバッグ装置１００を操作してＳＷをデバッグするＳＷ開発者とデバッグ装置１００との間のインタフェース部である。シンボリックデバッガ１０１は、ＳＷ開発者の指示に応じて、所望のステップでのプログラムの一時停止、及びアプリケーション実行ファイル１１３に含まれる変数の更新に伴う一時停止等のアプリケーション実行ファイル１１３の実行状態を制御する。アプリケーション実行ファイル１１３に含まれる変数は、プログラム変数とも称される。また、シンボリックデバッガ１０１は、アプリケーション実行ファイル１１３が一時停止中に、ＳＷ開発者の指示に応じて、プログラム変数を監視制御する。シンボリックデバッガ１０１は、プログラム変数を変更し、プログラム変数を変更した後のアプリケーション実行ファイル１１３の動作を観測することでＳＷバグの原因を調査する等のプログラム変数の監視制御により、効率的なＳＷデバッグ機能を提供する。

【0026】

デバッグサーバー１０２は、シンボリックデバッガ１０１から提供されたデバッグ命令をＣＰＵシミュレータ１０３に提供する。また、デバッグサーバー１０２は、デバッグ命令を提供することに応じて、ＣＰＵシミュレータ１０３から提供されるデバッグ応答をシンボリックデバッガ１０１に提供する。デバッグサーバー１０２は、シンボリックデバッガ１０１とＣＰＵシミュレータ１０３との間でデータを中継する中継モジュールである。

【0027】

ＣＰＵシミュレータ１０３は、命令セットシミュレータとも称され、シミュレーションデータ構造体１２０と、ＣＰＵメモリ１２１と、命令動作部２４とを有する。ＣＰＵシミュレータ１０３は、一例ではＣ＋＋言語であるプログラミング言語で記述されたＣＰＵシミュレータソースファイル１１０とＣＰＵモデルソースファイル１１１をコンパイルすることで生成される。ＣＰＵモデルソースファイル１１１は、複数の内部記憶回路を有するプロセッサ、及びプロセッサに接続される外部記憶回路を含むハードウェアモジュールの動作を所定のプログラミング言語で記述したハードウェアソースファイルの一例である。

【0028】

シミュレーションデータ構造体１２０は、複数の内部記憶回路及び外部記憶回路に記憶される記憶データ、並びにプロセッサが入出力する入出力データを有するターゲットＣＰＵの内部データ構造体を模擬したものである。シミュレーションデータ構造体１２０は、ＣＰＵシミュレータ１０３がターゲットＣＰＵの命令動作をシミュレーションするときにターゲットＣＰＵの内部に配置されるレジスタ等に記憶されるデータを記憶する。

【0029】

ＣＰＵメモリ１２１は、ターゲットＣＰＵが処理を実行するときのメモリ領域を模擬したものであり、アプリケーションプログラム部１２２及びアプリケーションデータ部１２３を有する。アプリケーションプログラム部１２２は、ターゲットＣＰＵによってアプリケーションソースプログラム１１２をコンパイルすることによって生成されたアプリケーション実行ファイル１１３が記憶される。アプリケーションデータ部１２３は、ＣＰＵシミュレータ１０３がターゲットＣＰＵの命令動作をシミュレーションするときに使用されるプログラム変数を記憶する。

【0030】

命令動作部２４は、ＣＰＵの動作を模擬し、デバッグサーバー１０２から提供されたデバッグ命令に応じた処理を実行する。命令動作部２４は、アプリケーション実行ファイル１１３の実行中断条件の登録、シミュレーションデータ構造体１２０に含まれるデータの書き換え、並びにＣＰＵメモリに記憶されるプログラム変数の読み出し及び書き換え等の処理を実行する。命令動作部２４は、デバッグ命令の処理結果を示すデバッグ応答をデバッグサーバー１０２に提供する。

【0031】

デバッグ装置１００により実行されるデバッグ処理において、まず、シンボリックデバッガ１０１は、ＳＷ開発者の指示に応じて、デバッグ命令をデバッグサーバー１０２に提供する（Ｓ１１）。シンボリックデバッガ１０１によって提供されるデバッグ命令は、アプリケーション実行ファイル１１３の実行状態を示すデータ及びプログラム変数の監視制御を含む。具体的には、デバッグ命令は、アプリケーション実行ファイル１１３の実行を中断する条件を指定する命令、及びアプリケーション実行ファイル１１３をステップ毎に実行する条件の指定等のアプリケーション実行ファイル１１３の実行状態を監視する命令を含む。アプリケーション実行ファイル１１３の実行状態の監視は、アプリケーション実行ファイル１１３を所望の箇所での一時停止、及びプログラム変数の更新に伴うアプリケーション実行ファイル１１３の一時停止を含む。また、デバッグ命令は、ＣＰＵメモリに記憶されるプログラム変数等の観測命令、及びＣＰＵメモリに記憶されるプログラム変数等の制御命令を含む。プログラム変数等の観測命令及び制御命令は、プログラム変数を意図的に上書きし、上書きした後のアプリケーション実行ファイル１１３の動作を観測することでアプリケーション実行ファイル１１３のバグの原因を調査することを含む。

【0032】

次いで、デバッグサーバー１０２は、シンボリックデバッガ１０１から提供されたデバッグ命令を命令動作部２４に提供する（Ｓ１２）。

【0033】

次いで、命令動作部２４は、デバッグサーバー１０２からデバッグ命令が提供されたことに応じて、デバッグ命令に応じた処理を実行する（Ｓ１３）。命令動作部２４は、プログラム変数の読み出し及び書き換えを示すデバッグ命令は、ＣＰＵメモリ１２１に対する処理として実行する。

【0034】

次いで、命令動作部２４は、提供されたデバッグ命令に応じたデバッグ応答をデバッグサーバー１０２に提供する（Ｓ１４）。そして、デバッグサーバー１０２は、命令動作部２４から提供されたデバッグ応答をシンボリックデバッガ１０１に提供する（Ｓ１５）。

【0035】

デバッグ装置１００は、ＳＷ開発者の指示に応じて、アプリケーション実行ファイル１１３の実行状態及びプログラム変数を監視制御することで、効率的なＳＷデバッグ機能を提供することができる。しかしながら、ＣＰＵシミュレータ１０３がターゲットＣＰＵの命令動作を忠実に再現することを前提とするため、ＣＰＵモデルソースファイル１１１が開発中、及びターゲットＣＰＵが設計変更された場合等では、ターゲットＣＰＵが正常に機能しない可能性がある。また、デバッグ装置１００では、ＣＰＵシミュレータ１０３に不具合があった場合、不具合を具体的に調査することは容易ではない。

【0036】

第１実施形態に係るデバッグ装置１は、シンボリックデバッガ２１と、デバッグサーバー２２と、ＣＰＵシミュレータ２３とを有する。デバッグ装置１では、シンボリックデバッガ２１によって提供されるデバッグ命令は、アプリケーション実行ファイル１１３の実行状態を示すデータプログラム変数の監視制御に加えて、シミュレーションデータ構造体１２０に保持されるデータの制御監視を含む。デバッグ装置１は、シミュレーションデータ構造体１２０に保持されるデータを監視制御することで、アプリケーション実行ファイル１１３のデバッグに併せてターゲットＣＰＵをデバッグすることができる。

【0037】

シンボリックデバッガ２１及びデバッグサーバー２２のそれぞれは、シンボリックデバッガ１０１及びデバッグサーバー１０２と同様な構成及び機能を有する。シンボリックデバッガ２１は、シミュレータによるシミュレーションにおいて、ソフトウェア実行ファイル、プログラム変数、プロセッサの実行状態を示す実行状態データ、プロセッサが有する複数の内部記憶回路及び外部記憶回路に記憶される記憶データ、並びにプロセッサが入出力する入出力データの監視制御指示を提供する監視制御部の一例である。また、プログラム変数はソフトウェアソースファイルに関連するデータであり、実行状態データ、記憶データ及び入出力データはハードウェアソースファイルに関連するデータである。デバッグサーバー２２は、シミュレーションをシミュレータに実行させ、シミュレーションの実行結果を示す実行結果情報を監視制御部に提供するシミュレータ制御部の一例である。ＣＰＵシミュレータ２３は、ＣＰＵメモリ１２１がダミー構造体部１２４を有することがＣＰＵシミュレータ１０３と相違する。ＣＰＵシミュレータ２３は、ソフトウェアソースファイルに記述された処理を、ハードウェアモジュールモデル及びソフトウェア実行ファイルを使用してシミュレーションを実行するシミュレータの一例である。

【0038】

ダミー構造体部１２４は、アプリケーションソースプログラム１３２をコンパイルしたアプリケーション実行ファイル１３３をＣＰＵメモリに記憶することでＣＰＵメモリ１２１にシミュレーションデータ構造体１２０のダミーデータであるダミー構造体が記憶される。

【0039】

アプリケーションソースプログラム１３２は、シミュレーションデータ構造体１２０を含むハードウェアを示すハードウェアモジュールモデルがグローバル変数として宣言されることがアプリケーションソースプログラム１１２と相違する。アプリケーションソースプログラム１３２において、シミュレーションデータ構造体１２０を含むハードウェアモジュールモデルがグローバル変数として宣言されることで、ダミー構造体は、ＣＰＵメモリ１２１のダミー構造体部１２４に記憶される。

【0040】

デバッグ装置１により実行されるデバッグ処理において、まず、シンボリックデバッガ２１は、ＳＷ開発者の指示に応じて、デバッグ命令をデバッグサーバー２２に提供する（Ｓ２１）。シンボリックデバッガ２１によって提供されるデバッグ命令は、シミュレーションデータ構造体１２０に保持されるデータの表示の観測命令及びシミュレーションデータ構造体１２０に保持されるデータの書き換えの制御命令を含む。シミュレーションデータ構造体１２０に保持されるデータの表示等の観測命令及び制御命令は、シンボリックデバッガ２１によって提供されるデバッグ命令を意図的に上書きし、上書きした後のターゲットＣＰＵの動作を観測することターゲットＣＰＵのバグの原因を調査することを含む。

【0041】

次いで、デバッグサーバー２２は、シンボリックデバッガ２１から提供されたデバッグ命令をＣＰＵシミュレータ２３に提供する（Ｓ２２）。

【0042】

次いで、命令動作部２４は、デバッグサーバー２２からデバッグ命令が提供されたことに応じて、デバッグ命令に応じた処理を実行する（Ｓ２３）。命令動作部２４は、アプリケーション実行ファイル１１３の実行中断条件の登録、並びにシミュレーションデータ構造体１２０に含まれるデータの読み出し及び書き換えを示すデバッグ命令は、対応するデータが記憶されるシミュレーションデータ構造体１２０に対する処理として実行する。また、命令動作部２４は、プログラム変数の読み出し及び書き換えを示すデバッグ命令は、ＣＰＵメモリ１２１に対する処理として実行する。

【0043】

次いで、命令動作部２４は、提供されたデバッグ命令に応じたデバッグ応答をデバッグサーバー２２に提供する（Ｓ２４）。そして、デバッグサーバー２２は、命令動作部２４から提供されたデバッグ応答をシンボリックデバッガ２１に提供する（Ｓ２５）。

【0044】

デバッグ装置１は、ＳＷ開発者の指示に応じて、アプリケーション実行ファイル１１３の実行状態、プログラム変数及びシミュレーションデータ構造体１２０に保持されるデータを監視制御することで、ターゲットＣＰＵ及びアプリケーション実行ファイル１１３をデバッグできる。

【0045】

（第１実施形態に係るデバッグ装置の構成及び機能）
図３は、第１実施形態に係るデバッグ装置のブロック図である。

【0046】

デバッグ装置１は、通信部１１と、記憶部１２と、操作部１３と、表示部１４と、処理部２０とを有し、例えばパーソナルコンピュータである。通信部１１は、デバッグ装置１を不図示の外部装置と通信可能にするための構成であり、通信インタフェース回路を備える。通信インタフェース回路は、例えば、有線ＬＡＮ、無線ＬＡＮ、及びＬＴＥ等の通信インタフェース回路である。通信部１１は、不図示の外部装置から受信されたデータを処理部２０に供給すると共に、処理部２０から供給されたデータを不図示の外部装置に送信する。

【0047】

記憶部１２は、データ及びプログラムを記憶するための構成であり、例えば半導体メモリを備える。記憶部１２は、処理部２０による処理に用いられるオペレーティングシステムプログラム、ドライバプログラム、アプリケーションプログラム、データ等を記憶する。記憶部１２は、例えば、ターゲットＣＰＵ及びアプリケーション実行ファイル１１５をデバッグするデバッグ処理を処理部２０に実行させるためのデバッグプログラムを記憶する。デバッグプログラムは、例えば、ＣＤ－ＲＯＭ、ＤＶＤ－ＲＯＭ等のコンピュータ読み取り可能かつ非一時的な可搬型記憶媒体から記憶部１２にインストールされる。また、記憶部１２は、デバッグ処理を実行するときに使用される種々のデータ及び情報を記憶する。例えば、記憶部１２は、シミュレーションデータ構造体１２０を記憶する。

【0048】

また、記憶部１２は、アプリケーションプログラム部１２２と、アプリケーションデータ部１２３と、ダミー構造体部１２４とを有する。アプリケーションプログラム部１２２、アプリケーションデータ部１２３及びダミー構造体部１２４は、ＣＰＵメモリ１２１を形成する。アプリケーションプログラム部１２２は、アプリケーション実行ファイル１１５が記憶される領域である。アプリケーションデータ部１２３は、アプリケーション実行ファイル１１５が実行されるときに、プログラム変数が記憶される領域である。ダミー構造体部１２４は、シミュレーションデータ構造体１２０のダミーデータであるダミー構造体が記憶される領域である。

【0049】

操作部１３は、デバッグ装置１を使用するオペレータの操作を受け付けるための構成であり、例えばキーパッドを備える。操作部１３は、オペレータの操作に応じた信号を生成して処理部２０に供給する。

【0050】

表示部１４は、画像を表示するための構成であり、液晶ディスプレイ又は有機ＥＬディスプレイ等のディスプレイを備える。表示部１４は、処理部２０から供給された信号に基づいて画像を生成して表示する。

【0051】

処理部２０は、一又は複数個のプロセッサ及びその周辺回路を有する。処理部２０は、デバッグ装置１の全体的な動作を統括的に制御するものであり、例えば、ＣＰＵである。処理部２０は、記憶部１２に記憶されているプログラム（ドライバプログラム、オペレーティングシステムプログラム、アプリケーションプログラム等）に基づいて処理を実行する。また、処理部２０は、複数のプログラム（アプリケーションプログラム等）を並列に実行できる。

【0052】

処理部２０は、シンボリックデバッガ２１と、デバッグサーバー２２と、命令動作部２４と、コンパイラ２５と、ファイル取得部２６とを有する。シンボリックデバッガ２１、デバッグサーバー２２、命令動作部２４、コンパイラ２５及びファイル取得部２６は、処理部２０が備えるプロセッサで実行されるプログラムにより実現される機能モジュールである。あるいは、シンボリックデバッガ２１、デバッグサーバー２２、命令動作部２４、コンパイラ２５及びファイル取得部２６は、ファームウェアとしてデバッグ装置１に実装されてもよい。命令動作部２４は、シミュレーションデータ構造体１２０及びＣＰＵメモリ１２１と共にＣＰＵシミュレータ２３を形成する。

【0053】

（第１実施形態に係るデバッグ装置により実行されるＣＰＵシミュレータ生成処理）
図４は、デバッグ装置１により実行されるＣＰＵシミュレータ生成処理のフローチャートである。図４に示すＣＰＵシミュレータ生成処理は、予め記憶部１２に記憶されているプログラムに基づいて、主に処理部２０によりデバッグ装置１の各要素と協働して実行される。

【0054】

まず、コンパイラ２５は、ＣＰＵモデルソースファイル１１１をコンパイルする（Ｓ１０１）。ＣＰＵモデルソースファイル１１１は、Ｃ＋＋言語で記述される。コンパイラ２５は、コンパイルされたＣＰＵモデルソースファイル１１１を記憶部１２に記憶する。

【0055】

図５（ａ）はターゲットＣＰＵに対応するＣＰＵモデルソースファイル１１１の一例を示す図であり、図５（ｂ）は図５（ａ）に示すＣＰＵモデルソースファイル１１１に対応するターゲットＣＰＵのハードウェア構成を示す図である。

【0056】

ターゲットＣＰＵ５０は、フェッチ部５１と、デコード部５２と、実行部５３と、メモリ部５４と、ライトバック部５５とを有し、ＣＰＵメモリ５６のデータを読み出して所定の処理を実行し、実行結果を示す実行結果情報をＣＰＵメモリ５６に書き込む。フェッチ部５１は、フェッチ回路５１ａと、命令キャッシュメモリ５１ｂとを有し、ＣＰＵメモリ５６から命令コードを読み込む。デコード部５２は、デコード回路５２ａと、ＣＰＵレジスタとも称される汎用レジスタ５２ｂとを有し、フェッチ部５１が読み込んだ命令コードを解析する。実行部５３は、実行回路５３ａを有し、ターゲットＣＰＵ５０の内部に配置される不図示の演算ユニットにおいて、命令コードに対応する演算を実行する。メモリ部５４は、メモリ回路５４ａと、データキャッシュメモリ５４ｂとを有し、実行部５３で実行された演算の結果を記憶する。ライトバック部５５は、実行部５３で実行された演算の結果を汎用レジスタ５２ｂ及びＣＰＵメモリ５６に書き込む。ターゲットＣＰＵ５０はプロセッサの一例であり、命令キャッシュメモリ５１ｂ、汎用レジスタ５２ｂ及びデータキャッシュメモリ５４ｂは複数の内部記憶回路の一例であり、ＣＰＵメモリ５６はプロセッサに接続される外部記憶回路の一例である。

【0057】

ＣＰＵモデルソースファイル１１１は、命令キャッシュメモリ５１ｂ、汎用レジスタ５２ｂ及びデータキャッシュメモリ５４ｂに対応するモデルを有する。また、ＣＰＵモデルソースファイル１１１は、フェッチ部５１、デコード部５２、実行部５３、メモリ部５４及びライトバック部５５の入出力端子及びフェッチ部５１、デコード部５２、実行部５３、メモリ部５４及びライトバック部５５の内部レジスタに対応するモデルを有する。シミュレーションデータ構造体１２０は、ＣＰＵモデルソースファイル１１１が有するレジスタ等の内部記憶回路、及びＣＰＵモデルソースファイル１１１が有する機能ブロックであるフェッチ部５１～ライトバック部５５の入出力端子のデータを記憶する。

【0058】

次いで、コンパイラ２５は、ＣＰＵシミュレータソースファイル１１０をコンパイルする（Ｓ１０２）。ＣＰＵシミュレータソースファイル１１０は、ＣＰＵモデルソースファイル１１１と同様に、Ｃ＋＋言語で記述される。コンパイラ２５は、コンパイルされたＣＰＵシミュレータソースファイル１１０を記憶部１２に記憶する。

【0059】

次いで、ファイル取得部２６は、アプリケーションソースプログラム１１４をターゲットＣＰＵでコンパイルすることで生成されたアプリケーション実行ファイル１１５を取得する（Ｓ１０３）。アプリケーションソースプログラム１１４は、複数のプログラム変数を含み、プロセッサに実行させる複数のステップを含む処理をプログラミング言語で記述したソフトウェアソースファイルの一例である。アプリケーションソースプログラム１１４を記述するプログラミング言語は、ＣＰＵモデルソースファイル１１１を記述するプログラミング言語と同一でもよく、相違してもよい。ファイル取得部２６は、取得したアプリケーション実行ファイル１１５を記憶部１２のアプリケーションプログラム部１２２に記憶する。また、アプリケーション実行ファイル１１５が記憶部１２のアプリケーションプログラム部１２２に記憶されることに応じて、ダミー構造体は、ダミー構造体部１２４に記憶される。

【0060】

図６は、アプリケーションソースプログラム１１４の一例を示す図である。

【0061】

アプリケーションソースプログラム１１４は、宣言部「ＣＰＵ ｃｐｕ；」を有する。アプリケーションソースプログラム１１４が宣言部「ＣＰＵ ｃｐｕ；」を有することで、図５（ａ）に示すＣＰＵモデルソースファイル１１１は、アプリケーションソースプログラム１１４において、グローバル変数として宣言される。

【0062】

ファイル取得部２６がされたアプリケーション実行ファイル１１５を取得することで、ＣＰＵシミュレータ２３は、形成される。

【0063】

そして、ファイル取得部２６は、シミュレーションデータ構造体１２０が記憶される領域、アプリケーションプログラム部１２２、アプリケーションデータ部１２３及びダミー構造体部１２４を示すアドレス値を取得する（Ｓ１０４）。ファイル取得部２６は、Ｓ１０２の処理でコンパイルされたＣＰＵシミュレータソースファイル１１０に含まれるシミュレーションデータ構造体１２０が記憶される領域を示すアドレス値を取得する。また、ファイル取得部２６は、アプリケーション実行ファイル１１５、プログラム変数及びダミー構造体が記憶されるアプリケーションプログラム部１２２、アプリケーションデータ部１２３及びダミー構造体部１２４を示すアドレス値を取得する。ファイル取得部２６は、取得したアドレス値を、シミュレーションデータ構造体１２０が記憶される領域、アプリケーションプログラム部１２２、アプリケーションデータ部１２３及びダミー構造体部１２４のそれぞれに関連付けて記憶部１２に記憶する。

【0064】

（第１実施形態に係るデバッグ装置により実行されるデバッグ処理）
図７は、デバッグ装置１により実行されるデバッグ処理のフローチャートである。図７に示すデバッグ処理は、予め記憶部１２に記憶されているプログラムに基づいて、主に処理部２０によりデバッグ装置１の各要素と協働して実行される。

【0065】

まず、シンボリックデバッガ２１は、デバッグ命令を取得する（Ｓ２０１）。シンボリックデバッガ２１は、ＳＷ開発者のデバッグ命令を、操作部１３を介して取得する。シンボリックデバッガ２１は、取得した記憶部１２に記憶する。

【0066】

次いで、シンボリックデバッガ２１は、Ｓ２０１の処理で取得したデバッグ命令をデバッグサーバー２２に提供する（Ｓ２０２）。シンボリックデバッガ２１は、デバッグ命令がプログラム変数を監視制御する命令を含むとき、アプリケーションデータ部１２３を示すアドレス値に関連付けてデバッグ命令を提供する。シンボリックデバッガ２１は、シミュレーションデータ構造体１２０に記憶されるデータを監視制御する命令をデバッグ命令が含むとき、ダミー構造体部１２４を示すアドレス値に関連付けてデバッグ命令を提供する。デバッグサーバー２２は、提供されたデバッグ命令を記憶部１２に記憶する。

【0067】

次いで、デバッグサーバー２２は、提供されたデバッグ命令を命令動作部２４に提供する（Ｓ２０３）。デバッグサーバー２２は、デバッグ命令が、プログラム変数、及びＣＰＵが有するレジスタ等の複数の内部記憶回路及び外部記憶回路に記憶される記憶データ、並びにプロセッサが入出力する入出力データの何れに関するものであるかを判定する。具体的には、デバッグサーバー２２は、アプリケーションデータ部１２３及びダミー構造体部１２４の何れかを示すアドレス値にデバッグ命令が関連付けられているかを判定する。デバッグサーバー２２は、アプリケーションデータ部１２３を示すアドレス値にデバッグ命令が関連付けられていると判定したとき、デバッグ命令がプログラム変数に関するものであると判定し、アプリケーションプログラム部１２２に記憶されるアプリケーション実行ファイルに記憶される変数を書き換える。デバッグサーバー２２は、ダミー構造体部１２４を示すアドレス値にデバッグ命令が関連付けられていると判定したとき、複数の内部記憶回路及び外部記憶回路に記憶される記憶データ、並びにプロセッサが入出力する入出力データの何れかに関するものであると判定し、シミュレーションデータ構造体１２０に保持されるデータを書き換える。

【0068】

次いで、命令動作部２４は、Ｓ２０３の処理でデバックサーバーから提供されたデバッグ命令に応じた処理を実行する（Ｓ２０４）。命令動作部２４は、処理の実行結果を示す実行結果情報をシミュレーションデータ構造体１２０及びアプリケーションデータ部１２３に記憶する。

【0069】

次いで、デバッグサーバー２２は、ＣＰＵシミュレータ２３から処理の実行結果情報を取得する（Ｓ２０５）。デバッグサーバー２２は、アプリケーションデータ部１２３及びダミー構造体部１２４の何れかを示すアドレス値にデバッグ命令が関連付けられているかを判定する。デバッグサーバー２２は、アプリケーションデータ部１２３を示すアドレス値にデバッグ命令が関連付けられていると判定したとき、アプリケーションデータ部１２３に記憶されるプログラム変数を読み出す。デバッグサーバー２２は、ダミー構造体部１２４を示すアドレス値にデバッグ命令が関連付けられていると判定したとき、シミュレーションデータ構造体１２０に保持されるデータを読み出す。デバッグサーバー２２は、取得した実行結果情報を記憶部１２に記憶する。

【0070】

次いで、デバッグサーバー２２は、Ｓ２０５の処理で取得した実行結果情報をデバッグ応答としてシンボリックデバッガ２１に提供する（Ｓ２０６）。シンボリックデバッガ２１は、提供されたデバッグ応答を記憶部１２に記憶する。

【0071】

そして、シンボリックデバッガ２１は、Ｓ２０６の処理で提供されたデバッグ応答を表示部１４に出力する（Ｓ２０７）。表示部１４は、デバッグ応答が入力されることに応じて、デバッグ応答を示すデバッグ応答画像を表示する。ＳＷ開発者は、表示部１４に表示されるデバッグ応答画像を視認する。

【0072】

（第１実施形態に係るデバッグ装置の作用効果）
デバッグ装置１は、デバッグサーバー２２がシミュレーションデータ構造体１２０を監視制御するようにＣＰＵシミュレータ１２０にシミュレーションを実行させることで、検証コストの増大を抑制しつつ、ソフトウェア及びハードウェアモジュールの検証を同時に実行できる。

【0073】

また、デバッグ装置１は、ＣＰＵメモリ１２１がシミュレーションデータ構造体１２０のダミーデータを記憶するダミー構造体部１２４を有することで、シミュレーションデータ構造体１２０を監視制御することができる。

【0074】

また、デバッグ装置１は、アプリケーションデータ部１２３及びダミー構造体部１２４のアドレス値に基づいて、デバッグ命令がプログラム変数又はシミュレーションデータ構造体１２０に関するものであるかを容易に判定することができる。

【0075】

また、デバッグ装置１は、ダミー構造体部１２４に記憶されるダミー構造体は更新されずに、シミュレーションデータ構造体１２０から実行結果情報を取得することで、ダミー構造体を更新する処理が省略され、検証コストを低減できる。

【0076】

また、デバッグ装置１は、ＣＰＵモデルがアプリケーションソースプログラムにおいて、グローバル変数として宣言されることで、ダミー構造体を簡便にダミー構造体部１２４に記憶させることができる。

【0077】

（第２実施形態に係るデバッグ装置の概要）
図８は、第２実施形態に係るデバッグ装置の概要図である。第２実施形態に係るデバッグ装置２は、クロス開発ＳＷデバッグ装置である。

【0078】

第２実施形態に係るデバッグ装置２は、ＳｏＣシミュレータ２８をＣＰＵシミュレータ２３の代わりに有することがデバッグ装置１と相違する。ＳｏＣシミュレータ２８以外のデバッグ装置２の構成要素の構成及び機能は、同一符号が付されたデバッグ装置１の構成要素の構成及び機能と同一なので、ここでは詳細な説明は省略する。ＳｏＣシミュレータ２８は、ソフトウェアに記述された処理を、ハードウェアモジュールモデル及びソフトウェア実行ファイルを使用してシミュレーションを実行するシミュレータの他の例である。

【0079】

ＳｏＣシミュレータ２８は、シミュレーションデータ構造体３２０と、ＣＰＵメモリ３２１と、命令動作部４１と、バス論理動作部４２と、第１ハードウェア論理動作部４３１～第Ｎハードウェア論理動作部４３Ｎとを有する。ＳｏＣシミュレータ２８は、一例ではＣ＋＋言語であるプログラミング言語で記述されたＳｏＣシミュレータソースファイル１３０とＳｏＣモデルソースファイル１３１をコンパイルすることで生成される。

【0080】

ＳｏＣシミュレータソースファイル１３０は、デバッグサーバー２２から提供されたデバッグ命令に応じた処理を実行する。ＳｏＣシミュレータソースファイル１３０は、アプリケーション実行ファイル１３３の実行中断条件の登録、シミュレーションデータ構造体３２０に含まれるデータの読み出し及び書き換え、並びにＣＰＵメモリ３２１に記憶されるプログラム変数の読み出し及び書き換え等の処理を実行する。ＳｏＣシミュレータソースファイル１３０は、デバッグ命令の処理結果を示すデバッグ応答をデバッグサーバー２２に提供する。

【0081】

図９（ａ）は、ＳｏＣモデルソースファイル１３１の概要図である。

【0082】

ＳｏＣモデルソースファイル１３１は、ＳｏＣに搭載されるＣＰＵを模擬するＣＰＵモデル１３１ａ、ＣＰＵと他のハードウェアモジュールとを接続するバスモジュールを模擬するバスモジュールモデル１３１ｂを有する。また、ＳｏＣモデルソースファイル１３１は、バスモジュールを介してＣＰＵに接続されるハードウェアモジュールを模擬する第１ハードウェアモジュールモデル１３１ｃ１～第Ｎハードウェアモジュールモデル１３１ｃＮを有する。第１ハードウェアモジュールモデル１３１ｃ１～第Ｎハードウェアモジュールモデル１３１ｃＮによって模擬されるハードウェアモジュールは、ハードウェアアクセラレータ、及びI／Ｏ回路の少なくとも１つを含む。

【0083】

ＣＰＵモデル１３１ａは、ＣＰＵの内部データ構造体を模擬したＣＰＵ内部ハードウェア状態データ構造体１３１ｄを有する。バスモジュールの内部データ構造体を模擬したバス内部状態データ構造体１３１ｅを有する。第１ハードウェアモジュールモデル１３１ｃ１～第Ｎハードウェアモジュールモデル１３１ｃＮは、ハードウェアモジュールの内部データ構造体を模擬したモデルである。第１ハードウェアモジュールモデル１３１ｃ１～第Ｎハードウェアモジュールモデル１３１ｃＮは、第１ハードウェア内部状態データ構造体１３１ｆ１～第Ｎハードウェア内部状態データ構造体１３１ｆＮを有する。

【0084】

データ構造体３２０は、ターゲットＣＰＵの内部データ構造体を模擬したものであり、ＣＰＵシミュレータ１０３がターゲットＣＰＵの命令動作をシミュレーションするときにターゲットＣＰＵの内部に配置されるレジスタ等に記憶されるデータを記憶する。

【0085】

図９（ｂ）は、シミュレーションデータ構造体３２０のデータ構造を示す図である。

【0086】

シミュレーションデータ構造体３２０は、ＣＰＵ内部ハードウェア状態データ構造体３２０ａと、バス内部状態データ構造体３２０ｂと、第１ハードウェア内部状態データ構造体３２０ｃ１～第Ｎハードウェア内部状態データ構造体３２０ｃＮとを有する。データ構造体３２０は、ＳｏＣモデルソースファイル１３１をコンパイルすることで生成される。ＣＰＵ内部ハードウェア状態データ構造体３２０ａはＣＰＵ内部ハードウェア状態データ構造体１３１ｄに対応し、バス内部状態データ構造体３２０ｂはバス内部状態データ構造体１３１ｅに対応する。第１ハードウェア内部状態データ構造体３２０ｃ１～第Ｎハードウェア内部状態データ構造体３２０ｃＮは、第１ハードウェア内部状態データ構造体１３１ｆ１～第Ｎハードウェア内部状態データ構造体１３１ｆＮに対応する。

【0087】

命令動作部４１は、ＳｏＣに実装されるＣＰＵの動作を模擬し、デバッグサーバー１０２から提供されたデバッグ命令に応じた処理を実行する。バス論理動作部４２は、ＳｏＣに実装されるＣＰＵとハードウェアモジュールとを接続するバスモジュールの論理動作を模擬する。第１ハードウェア論理動作部４３１～第Ｎハードウェア論理動作部４３Ｎは、ＳｏＣに実装されるハードウェアモジュールの論理動作を模擬する。

【0088】

ＣＰＵメモリ３２１は、ＳｏＣに実装されるＣＰＵが処理を実行するときのメモリ領域を模擬したものであり、アプリケーションプログラム部３２２、アプリケーションデータ部３２３及びダミー構造体部３２４を有する。アプリケーションプログラム部３２２は、ターゲットＣＰＵによってアプリケーションソースプログラム１３２をコンパイルすることによって生成されたアプリケーション実行ファイル１３３が記憶される。アプリケーションデータ部３２３は、ＳｏＣシミュレータ２８がＣＰＵの命令動作をシミュレーションするときに使用されるプログラム変数を記憶する。

【0089】

ダミー構造体部３２４は、アプリケーションソースプログラム１３２をコンパイルしたアプリケーション実行ファイル１３３をＣＰＵメモリに記憶することでＣＰＵメモリ１２１にシミュレーションデータ構造体３２０のダミーデータであるダミー構造体が記憶される。

【0090】

アプリケーションソースプログラム１３２は、ＳｏＣを示すハードウェアモジュールモデルがグローバル変数として宣言される。アプリケーションソースプログラム１３２において、ＳｏＣがグローバル変数として宣言されることで、ダミー構造体は、ＣＰＵメモリ３２１のダミー構造体部３２４に記憶される。

【0091】

デバッグ装置２により実行されるデバッグ処理において、まず、シンボリックデバッガ２１は、ＳＷ開発者の指示に応じて、デバッグ命令をデバッグサーバー２２に提供する（Ｓ３１）。シンボリックデバッガ２１によって提供されるデバッグ命令は、シミュレーションデータ構造体３２０に保持されるデータの表示の観測命令及びシミュレーションデータ構造体３２０に保持されるデータの書き換えの制御命令を含む。

【0092】

次いで、デバッグサーバー２２は、シンボリックデバッガ２１から提供されたデバッグ命令を命令動作部４１に提供する（Ｓ３２）。

【0093】

次いで、命令動作部４１は、デバッグサーバー２２からデバッグ命令が提供されたことに応じて、デバッグ命令に応じた処理を実行する（Ｓ３３）。命令動作部４１は、アプリケーション実行ファイル１１３の実行中断条件の登録、並びにシミュレーションデータ構造体３２０に含まれるデータの読み出し及び書き換えを示すデバッグ命令は、対応するデータが記憶されるシミュレーションデータ構造体３２０に対する処理として実行する。また、命令動作部４１は、プログラム変数の読み出し及び書き換えを示すデバッグ命令は、ＣＰＵメモリ３２１に対する処理として実行する。

【0094】

次いで、命令動作部４１は、提供されたデバッグ命令に応じたデバッグ応答をデバッグサーバー２２に提供する（Ｓ３４）。そして、デバッグサーバー２２は、命令動作部４１から提供されたデバッグ応答をシンボリックデバッガ２１に提供する（Ｓ３５）。

【0095】

デバッグ装置２は、ＳＷ開発者の指示に応じて、アプリケーション実行ファイル１３３の実行状態、プログラム変数及びシミュレーションデータ構造体３２０に保持されるデータを監視制御することで、ＳｏＣ及びアプリケーション実行ファイル１３３をデバッグできる。

【0096】

（第２実施形態に係るデバッグ装置の構成及び機能）
図１０は、第２実施形態に係るデバッグ装置のブロック図である。

【0097】

デバッグ装置２は、記憶部３２及び処理部４０を記憶部１２及び処理部２０の代わりに有することがデバッグ装置１と相違する。記憶部３２及び処理部４０以外のデバッグ装置２の構成要素の構成及び機能は、同一符号が付されたデバッグ装置１の構成要素の構成及び機能と同一なので、ここでは詳細な説明は省略する。

【0098】

記憶部３２は、シミュレーションデータ構造体３２０をシミュレーションデータ構造体１２０の代わりに記憶することが記憶部１２と相違する。記憶部３２は、アプリケーションプログラム部３２２、アプリケーションデータ部３２３及びダミー構造体部３２４をアプリケーションプログラム部１２２、アプリケーションデータ部１２３及びダミー構造体部１２４の代わりに有することが記憶部１２と相違する。アプリケーションプログラム部３２２、アプリケーションデータ部３２３及びダミー構造体部３２４は、ＣＰＵメモリ３２１を形成する。アプリケーションプログラム部３２２は、アプリケーション実行ファイル１３３が記憶される領域である。アプリケーションデータ部３２３は、アプリケーション実行ファイル１３３が実行されるときに、プログラム変数が記憶される領域である。ダミー構造体部３２４は、シミュレーションデータ構造体３２０のダミーデータであるダミー構造体が記憶される領域である。

【0099】

処理部４０は、命令動作部４１、バス論理動作部４２及び第１ハードウェア論理動作部４３１～第Ｎハードウェア論理動作部４３Ｎを命令動作部２４の代わりに有することが処理部２０と相違する。命令動作部４１、バス論理動作部４２及び第１ハードウェア論理動作部４３１～第Ｎハードウェア論理動作部４３Ｎ以外の処理部４０の構成及び機能は、処理部２０の構成及び機能と同一なので、ここでは詳細な説明は省略する。命令動作部４１は、シミュレーションデータ構造体３２０及びＣＰＵメモリ３２１と共にＣＰＵシミュレータ２８を形成する。

【0100】

（第２実施形態に係るデバッグ装置により実行されるＳｏＣシミュレータ生成処理）
図１１は、デバッグ装置２により実行されるＳｏＣシミュレータ生成処理のフローチャートである。図１１に示すＳｏＣシミュレータ生成処理は、予め記憶部３２に記憶されているプログラムに基づいて、主に処理部４０によりデバッグ装置２の各要素と協働して実行される。

【0101】

まず、コンパイラ２５は、ＳｏＣモデルソースファイル１３１をコンパイルする（Ｓ３０１）。ＳｏＣモデルソースファイル１３１は、Ｃ＋＋言語で記述される。コンパイラ２５は、コンパイルされたＳｏＣモデルソースファイル１３１を記憶部３２に記憶する。

【0102】

図１２（ａ）はＳｏＣに対応するＳｏＣモデルソースファイル１３１の一例を示す図であり、図１２（ｂ）は図１２（ａ）に示すＳｏＣモデルソースファイル１３１の下位モデルの一例を示す図であり、図１２（ｃ）はＳｏＣモデルソースファイル１３１に対応するＳｏＣのハードウェア構成を示す図である。

【0103】

ＳｏＣ６０は、ＣＰＵ５０と、ＣＰＵメモリ５６と、バスモジュール６１と、第１ハードウェアモジュール６２１～第Ｎハードウェアモジュール６２Ｎを有する。ＣＰＵ５０及びＣＰＵメモリ５６は、図５を参照して説明されたので、ここでは詳細な説明は省略する。バスモジュール６１は、ＣＰＵ５０、ＣＰＵメモリ５６及び第１ハードウェアモジュール６２１～第Ｎハードウェアモジュール６２Ｎを通信可能に接続する。第１ハードウェアモジュール６２１～第Ｎハードウェアモジュール６２Ｎは、ＳｏＣ６０に実装されるハードウェア回路である。

【0104】

ＳｏＣモデルソースファイル１３１は、ＣＰＵ５０、ＣＰＵメモリ５６、バスモジュール６１、第１ハードウェアモジュール６２１～第Ｎハードウェアモジュール６２Ｎに対応するモデルを有する。シミュレーションデータ構造体３２０は、ＣＰＵモデル１３１ａが有するレジスタ等の内部記憶回路、及びＣＰＵモデル１３１ａが有する機能ブロックであるフェッチ部５１～ライトバック部５５の入出力端子のデータを記憶する。また、シミュレーションデータ構造体３２０は、バスモジュール６１、第１ハードウェアモジュール６２１～第Ｎハードウェアモジュール６２Ｎの入出力端子のデータを記憶する。

【0105】

次いで、コンパイラ２５は、ＳｏＣシミュレータソースファイル１３０をコンパイルする（Ｓ３０２）。ＳｏＣシミュレータソースファイル１３０は、ＳｏＣモデルソースファイル１３１と同様に、Ｃ＋＋言語で記述される。コンパイラ２５は、コンパイルされたＳｏＣシミュレータソースファイル１３０を記憶部３２に記憶する。

【0106】

次いで、ファイル取得部２６は、アプリケーションソースプログラム１３２をターゲットＣＰＵでコンパイルすることで生成されたアプリケーション実行ファイル１３３を取得する（Ｓ３０３）。ファイル取得部２６は、取得したアプリケーション実行ファイル１３３を記憶部３２のアプリケーションプログラム部３２２に記憶する。また、アプリケーション実行ファイル１３３が記憶部１２のアプリケーションプログラム部３２２に記憶されることに応じて、ダミー構造体は、ダミー構造体部３２４に記憶される。

【0107】

図１３は、アプリケーションソースプログラム１３２の一例を示す図である。

【0108】

アプリケーションソースプログラム１３２は、宣言部「ＳｏＣ ｓｏｃ；」を有する。アプリケーションソースプログラム１３２が宣言部「ＳｏＣ ｓｏｃ；」を有することで、図１２（ａ）に示すＳｏＣモデルソースファイル１３１は、アプリケーションソースプログラム１３２において、グローバル変数として宣言される。

【0109】

ファイル取得部２６がされたアプリケーション実行ファイル１３３を取得することで、ＳｏＣシミュレータ２８は、形成される。

【0110】

そして、ファイル取得部２６は、シミュレーションデータ構造体３２０が記憶される領域、アプリケーションプログラム部３２２、アプリケーションデータ部３２３及びダミー構造体部３２４を示すアドレス値を取得する（Ｓ３０４）。ファイル取得部２６は、Ｓ３０２の処理でコンパイルされたＳｏＣシミュレータソースファイル１３０に含まれるシミュレーションデータ構造体３２０が記憶される領域を示すアドレス値を取得する。また、ファイル取得部２６は、アプリケーション実行ファイル１３３、プログラム変数及びダミー構造体が記憶されるアプリケーションプログラム部３２２、アプリケーションデータ部３２３及びダミー構造体部３２４を示すアドレス値を取得する。ファイル取得部２６は、取得したアドレス値を、シミュレーションデータ構造体３２０が記憶される領域、アプリケーションプログラム部３２２、アプリケーションデータ部３２３及びダミー構造体部３２４のそれぞれに関連付けて記憶部３２に記憶する。

【0111】

（第２実施形態に係るデバッグ装置により実行されるデバッグ処理）
図１４は、デバッグ装置２により実行されるデバッグ処理のフローチャートである。図１４に示すデバッグ処理は、予め記憶部３２に記憶されているプログラムに基づいて、主に処理部４０によりデバッグ装置２の各要素と協働して実行される。

【0112】

まず、シンボリックデバッガ２１は、デバッグ命令を取得する（Ｓ４０１）。シンボリックデバッガ２１は、ＳＷ開発者のデバッグ命令を、操作部１３を介して取得する。シンボリックデバッガ２１は、取得した記憶部１２に記憶する。

【0113】

次いで、シンボリックデバッガ２１は、Ｓ４０１の処理で取得したデバッグ命令をデバッグサーバー２２に提供する（Ｓ４０２）。シンボリックデバッガ２１は、デバッグ命令がプログラム変数を監視制御する命令を含むとき、アプリケーションデータ部３２３を示すアドレス値に関連付けてデバッグ命令を提供する。シンボリックデバッガ２１は、シミュレーションデータ構造体３２０に記憶されるデータを監視制御する命令をデバッグ命令が含むとき、ダミー構造体部３２４を示すアドレス値に関連付けてデバッグ命令を提供する。デバッグサーバー２２は、提供されたデバッグ命令を記憶部３２に記憶する。

【0114】

次いで、デバッグサーバー２２は、提供されたデバッグ命令を命令動作部４１に提供する（Ｓ４０３）。デバッグサーバー２２は、デバッグ命令が、プログラム変数、及びＣＰＵが有するレジスタ等の複数の内部記憶回路及び外部記憶回路に記憶される記憶データ、並びにプロセッサが入出力する入出力データの何れに関するものであるかを判定する。具体的には、デバッグサーバー２２は、アプリケーションデータ部３２３及びダミー構造体部３２４の何れかを示すアドレス値にデバッグ命令が関連付けられているかを判定する。デバッグサーバー２２は、アプリケーションデータ部３２３を示すアドレス値にデバッグ命令が関連付けられていると判定したとき、デバッグ命令がプログラム変数に関するものであると判定し、アプリケーションプログラム部３２２に記憶されるアプリケーション実行ファイルに記憶される変数を書き換える。デバッグサーバー２２は、ダミー構造体部３２４を示すアドレス値にデバッグ命令が関連付けられていると判定したとき、複数の内部記憶回路及び外部記憶回路に記憶される記憶データ、並びにプロセッサが入出力する入出力データの何れかに関するものであると判定し、シミュレーションデータ構造体３２０に保持されるデータを書き換える。

【0115】

次いで、命令動作部４１は、Ｓ４０３の処理でデバッサーバーから提供されたデバッグ命令に応じた処理を実行する（Ｓ４０４）。命令動作部４1は、処理の実行結果を示す実行結果情報をデータ構造体３２０及びアプリケーションデータ部３２３に記憶する。

【0116】

次いで、デバッグサーバー２２は、ＳｏＣシミュレータ２８から処理の実行結果情報を取得する（Ｓ４０５）。デバッグサーバー２２は、アプリケーションデータ部３２３及びダミー構造体部３２４の何れかを示すアドレス値にデバッグ命令が関連付けられているかを判定する。デバッグサーバー２２は、アプリケーションデータ部３２３を示すアドレス値にデバッグ命令が関連付けられていると判定したとき、アプリケーションデータ部３２３に記憶されるプログラム変数を読み出す。デバッグサーバー２２は、ダミー構造体部３２４を示すアドレス値にデバッグ命令が関連付けられていると判定したとき、シミュレーションデータ構造体３２０に保持されるデータを読み出す。デバッグサーバー２２は、取得した実行結果情報を記憶部３２に記憶する。

【0117】

次いで、デバッグサーバー２２は、Ｓ４０５の処理で取得した実行結果情報をデバッグ応答としてシンボリックデバッガ２１に提供する（Ｓ４０６）。シンボリックデバッガ２１は、提供されたデバッグ応答を記憶部３２に記憶する。

【0118】

そして、シンボリックデバッガ２１は、Ｓ４０６の処理で提供されたデバッグ応答を表示部１４に出力する（Ｓ４０７）。表示部１４は、デバッグ応答が入力されることに応じて、デバッグ応答を示すデバッグ応答画像を表示する。ＳＷ開発者は、表示部１４に表示されるデバッグ応答画像を視認する。

【0119】

（第２実施形態に係るデバッグ装置の作用効果）
デバッグ装置１は、ＣＰＵモデルを含むＳｏＣモデルを使用してシミュレーションすることで、ＣＰＵに加えてＣＰＵに接続されるハードウェアモジュールの監視制御が可能になる。

【符号の説明】

【0120】

１、２ デバッグ装置
２１ シンボリックデバッガ
２２ デバッグサーバー
２３ ＣＰＵシミュレータ
２４、４１ 命令動作部
２５ コンパイラ
２６ ファイル取得部
２８ ＳｏＣシミュレータ
１２０、３２０ シミュレーションデータ構造体
１２１、３２１ ＣＰＵメモリ
１２２、３２２ アプリケーションプログラム部
１２３、３２３ アプリケーションデータ部
１２４、３２４ データ構造体部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】