特開2025-6321 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社東芝の特許一覧 ▶ 東芝デバイス＆ストレージ株式会社の特許一覧

特開2025-6321半導体装置

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025006321

(43)【公開日】2025-01-17

(54)【発明の名称】半導体装置

(51)【国際特許分類】

H03K 17/687 20060101AFI20250109BHJP

H02M 1/08 20060101ALI20250109BHJP

【ＦＩ】

H03K17/687 A

H02M1/08 A

【審査請求】未請求

【請求項の数】13

【出願形態】ＯＬ

(21)【出願番号】P 2023107034

(22)【出願日】2023-06-29

(71)【出願人】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(71)【出願人】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】110003708

【氏名又は名称】弁理士法人鈴榮特許綜合事務所

(72)【発明者】

【氏名】高津裕史

【テーマコード（参考）】

5H740

5J055

【Ｆターム（参考）】

5H740BA12

5H740BB08

5H740BC01

5H740BC02

5H740HH01

5H740JA01

5H740JB01

5H740KK01

5J055AX08

5J055AX64

5J055BX16

5J055DX13

5J055DX14

5J055DX22

5J055DX56

5J055EX07

5J055EY01

5J055EY12

5J055EY21

5J055EZ04

5J055EZ20

5J055GX01

5J055GX02

5J055GX04

(57)【要約】

【課題】出力電圧のスルーレートを向上させることができる半導体装置を提供する。
【解決手段】実施形態の半導体装置は、外部から入力される電源電圧ＶＤＤよりゲート－ソース間の耐圧が低いローサイドドライバＭ０と、電源電圧ＶＤＤより低い第１電圧Ｖ１を出力する電源回路１１と、第１電圧Ｖ１を電源としてローサイドドライバＭ０のゲートを駆動する第１回路と、電源電圧ＶＤＤが供給される電源電圧ノードからローサイドドライバＭ０のゲートに電流Ｉａを供給する第２回路とを具備する。
【選択図】図２

【特許請求の範囲】

【請求項1】

外部から入力される電源電圧よりゲート－ソース間の耐圧が低い第１トランジスタと、
前記電源電圧より低い第１電圧を出力する第１電源回路と、
前記第１電圧を電源として前記第１トランジスタのゲートを駆動する第１回路と、
前記電源電圧が供給される電源電圧ノードから前記第１トランジスタのゲートに第１電流を供給する第２回路と、
を具備する半導体装置。

【請求項2】

前記第２回路による第１電流の供給は、前記第１回路による前記第１トランジスタのゲートへの前記第１電圧の供給と並行して第１の期間、実行される請求項１に記載の半導体装置。

【請求項3】

前記第２回路は、
前記第１トランジスタのゲートの電圧が前記第１電圧に達するまで、前記電源電圧ノードから前記第１トランジスタのゲートに前記第１電流を供給し、
前記第１トランジスタの前記ゲートの電圧が前記第１電圧に達したら、前記電源電圧ノードから前記第１トランジスタのゲートへの前記第１電流の供給を停止する請求項１に記載の半導体装置。

【請求項4】

前記第２回路は、
前記電源電圧ノードと前記第１トランジスタのゲートとの間に接続された第２トランジスタ、及び前記電源電圧ノードと接地電圧が供給される接地電圧ノードとの間に接続された第３トランジスタを有するカレントミラー回路と、
前記第３トランジスタと前記接地電圧ノードとの間に接続された第４トランジスタと、
を備える請求項１に記載の半導体装置。

【請求項5】

前記第２回路は、前記第１トランジスタのゲートに入力端が接続され、前記第４トランジスタのゲートに出力端が接続され、前記第１トランジスタのゲートの電圧に応じて、前記第４トランジスタのゲートに第１信号を供給する第３回路を備える請求項４に記載の半導体装置。

【請求項6】

前記第３回路は、
前記第１トランジスタの前記ゲートの電圧が前記第１電圧より低いとき、前記第４トランジスタをオン状態に設定する前記第１信号を供給し、
前記第１トランジスタの前記ゲートの電圧が前記第１電圧以上であるとき、前記第４トランジスタをオフ状態に設定する前記第１信号を供給する請求項５に記載の半導体装置。

【請求項7】

前記第２回路は、前記電源電圧ノードと前記第１トランジスタのゲートとの間に、互いに並列に接続されたトランジスタ、抵抗素子、及び容量素子を備える請求項１に記載の半導体装置。

【請求項8】

前記第１トランジスタのゲートと、接地電圧が供給される接地電圧ノードとの間に接続され、前記第１トランジスタのゲートの電圧を前記第１電圧の電圧レベルに制限する保護回路をさらに具備する請求項１に記載の半導体装置。

【請求項9】

第２信号を受信し、第２信号に応じた第３信号を送信する送信回路と、
前記送信回路と電気的に絶縁され、前記第３信号を受け取り、前記第３信号に応じた第４信号を生成する受信回路と、
をさらに具備し、
前記第１回路及び前記第２回路は、前記第４信号を受け取り、前記第４信号に基づいて動作する請求項１に記載の半導体装置。

【請求項10】

前記電源電圧よりソース－ゲート間の耐圧が低い第５トランジスタと、
前記電源電圧より低い第２電圧を出力する第２電源回路と、
前記電源電圧と前記第２電源回路から出力される前記第２電圧とを電源として、前記第５トランジスタのゲートを駆動する第４回路と、
前記第５トランジスタのゲートから接地電圧が供給される接地電圧ノードに第２電流を供給する第５回路と、
をさらに具備する請求項１乃至９のいずれかに記載の半導体装置。

【請求項11】

前記第５回路は、
前記第５トランジスタのゲートの電圧が前記第２電圧に達するまで、前記第５トランジスタのゲートから前記接地電圧ノードに前記第２電流を供給し、
前記第５トランジスタの前記ゲートの電圧が前記第２電圧に達したら、前記第５トランジスタのゲートから前記接地電圧ノードへの前記第２電流の供給を停止する請求項１０に記載の半導体装置。

【請求項12】

前記第５回路は、
前記第５トランジスタのゲートと前記接地電圧ノードとの間に接続された第６トランジスタと、
前記第６トランジスタと前記接地電圧ノードとの間に接続された抵抗素子と、
を備える請求項１０に記載の半導体装置。

【請求項13】

前記第５回路は、前記第５トランジスタのゲートに入力端が接続され、前記第６トランジスタのゲートに出力端が接続され、前記第５トランジスタの前記ゲートの電圧に応じて、前記第６トランジスタのゲートに第２信号を供給する第６回路を備える請求項１２に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体装置に関する。

【背景技術】

【0002】

電圧制御型のトランジスタ、例えば、ＭＯＳ型電界効果トランジスタ、あるいは絶縁ゲート型バイポーラトランジスタのゲートを駆動するゲートドライバが知られている。

【0003】

例えば、電源電圧(例えば、１５～４０Ｖ)より低いゲート耐圧をもつ出力素子には低電圧(例えば、５Ｖあるいは３Ｖ)の内部電源回路（ＬＤＯ：Low drop out）が必要である。電源電圧を出力素子のゲートに直接加えることができないため、一般的にゲート耐圧以下の内部電源回路を介して出力素子のゲートに駆動電流を加える必要があり、ゲートに印加される駆動電流は内部電源回路の能力に依存する。

【0004】

一方、安価で、単機能及び高速の外部素子駆動用のゲートドライバ装置（出力素子）においては、出力側の端子は電源端子、接地端子および駆動用出力端子の構成の場合が多く、外付け容量を付加することができない。

【0005】

その場合、出力素子の高速駆動に必要な前段のトランジスタ（プリドライバ）の瞬時的な駆動電流を確保するためには、プリドライバの電源となる内部電源回路の出力に設置される容量を大きくする（内部容量の追加）必要がある。このため、内部電源回路の面積の肥大化と高速駆動がトレードオフの関係にあり、チップ面積を増大させる要因といえる。

【0006】

低いゲート耐圧の出力素子は電流駆動能力が高く、大電流のオン動作及びオフ動作に向いている。しかし、このようにゲート耐圧以下の内部電源回路を介して出力素子のゲートに駆動電流を加える必要があり、要求されるチップサイズ以下にする必要から内部電源回路の能力を抑えると出力素子の電流駆動能力を十分に発揮させることが出来ず、スルーレートを短く、すなわち向上させることができないという問題があった。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特許第５７９４１９５号明細書

【発明の概要】

【発明が解決しようとする課題】

【0008】

出力電圧のスルーレートを向上させることができる半導体装置を提供する。

【課題を解決するための手段】

【0009】

実施形態の半導体装置は、外部から入力される電源電圧よりゲート－ソース間の耐圧が低い第１トランジスタと、前記電源電圧より低い第１電圧を出力する第１電源回路と、前記第１電圧を電源として前記第１トランジスタのゲートを駆動する第１回路と、前記電源電圧が供給される電源電圧ノードから前記第１トランジスタのゲートに第１電流を供給する第２回路とを具備する。

【図面の簡単な説明】

【0010】

図面に対しては

【図1】第１実施形態に係る半導体装置の構成の概要を示す回路図である。

【図2】第１実施形態に係る半導体装置の構成の詳細を示す回路図である。

【図3】第１実施形態に係る半導体装置の動作を示すタイミングチャートである。

【図4】第１実施形態に係る半導体装置の変形例１の構成を示す回路図である。

【図5】第１実施形態に係る半導体装置の変形例２の構成を示す回路図である。

【図6】第１実施形態に係る半導体装置の変形例３の構成を示す回路図である。

【図7】第１実施形態に係る半導体装置の変形例４の構成を示す回路図である。

【図8】第１実施形態に係る半導体装置の変形例５の構成を示す回路図である。

【図9】第１実施形態に係る半導体装置の変形例６の構成を示す回路図である。

【図10】第２実施形態に係る半導体装置の構成の詳細を示す回路図である。

【図11】第２実施形態に係る半導体装置の動作を示すタイミングチャートである。

【図12】第２実施形態に係る半導体装置の変形例１の構成を示す回路図である。

【図13】第２実施形態に係る半導体装置の変形例２の構成を示す回路図である。

【図14】第３実施形態に係る半導体装置の構成の詳細を示す回路図である。

【図15】第３実施形態に係る半導体装置の動作を示すタイミングチャートである。

【図16】第３実施形態に係る半導体装置の変形例１の構成を示す回路図である。

【発明を実施するための形態】

【0011】

以下、図面を参照して実施形態について説明する。以下の説明において、同一の機能及び構成を有する構成要素については、共通する参照符号を付す。また、以下に示す実施形態は、この実施形態の技術的思想を具体化するための装置や方法を例示するものであって、構成部品の材質、形状、構造、及び配置等を下記のものに特定するものではない。

【0012】

実施形態における機能ブロックは、ハードウェア、コンピュータソフトウェアのいずれかまたは両者を組み合わせたものとして実現することができる。機能ブロックが以下の例のように区別されていることは必須ではない。例えば、一部の機能が例示の機能ブロックとは別の機能ブロックによって実行されてもよい。さらに、例示の機能ブロックがさらに細かい機能サブブロックに分割されていてもよい。

【0013】

実施形態の半導体装置は、電圧制御型トランジスタ、例えば、ＭＯＳ型電界効果トランジスタ（Metal Oxide Semiconductor Field Effect Transistor：ＭＯＳＦＥＴ）、あるいは絶縁ゲート型バイポーラトランジスタ（Insulated Gate bipolar Transistor：ＩＧＢＴ）のゲートを駆動するゲートドライバ（あるいは、ゲートドライブ回路）を含む。ゲートドライバは、駆動対象であるトランジスタのゲート電圧（即ち、ゲート－ソース間電圧）を制御し、トランジスタにおけるオン状態とオフ状態とを切り換える回路である。
以下、本発明の特徴である、ゲートドライバの出力回路部を中心に説明する。したがって、入力回路部、絶縁回路部、出力制御部、保護回路部分の説明はしないが、それらは含まれていることを前提にしている。また、図面においては技術的特徴ある部分を図示している。

【0014】

１．第１実施形態
第１実施形態の半導体装置について説明する。第１実施形態は、電源電圧ＶＤＤが供給されるノードからドライバを構成するトランジスタのゲートに、及びドライバを構成するトランジスタのゲートから接地電圧ＧＮＤが供給されるノードに、それぞれ電流を流す経路を設ける例を示す。電源電圧ＶＤＤは、外部から半導体装置に入力される電源電圧である。接地電圧ＧＮＤは、外部から半導体装置に入力される基準電圧である。

【0015】

１．１半導体装置の構成
先ず、第１実施形態の半導体装置の構成の概要について説明する。図１は、第１実施形態の半導体装置の構成の概要を示す回路図である。

【0016】

第１実施形態の半導体装置１は、ローサイドドライバＭ０、ハイサイドドライバＭ１、ローサイドプリドライバ１０、及びハイサイドプリドライバ２０を最小構成として備え、少なくとも電源端子/接地端子/出力端子の３つの端子から構成される。電源端子には、外部から電源電圧ＶＤＤが供給される。接地端子には、外部から接地電圧ＧＮＤが供給される。出力端子は、外付けトランジスタの駆動用の端子である。

【0017】

ローサイドプリドライバ１０は、ローサイドドライバＭ０のゲートを駆動する。すなわち、ローサイドプリドライバ１０は、ローサイドドライバＭ０のゲート－ソース間電圧を制御する。ハイサイドプリドライバ２０は、ハイサイドドライバＭ１のゲートを駆動する。すなわち、ハイサイドプリドライバ２０は、ハイサイドドライバＭ１のソース－ゲート間電圧を制御する。ローサイドドライバＭ０及びハイサイドドライバＭ１は、駆動対象であるトランジスタＭＸのゲートを駆動する。すなわち、ローサイドドライバＭ０及びハイサイドドライバＭ１は、駆動対象であるトランジスタＭＸのゲート－ソース間電圧を制御する。

【0018】

図示しないが、半導体装置１は、保護機能としてDESAT、アクティブミラークランプ、発熱などの検出機能およびその機能に付随する端子を有していてもよい。以下、他の実施形態についても同じである。

【0019】

ローサイドドライバＭ０は、例えば、ＭＯＳ型電界効果トランジスタを含む。より具体的には、ローサイドドライバＭ０は、ｎチャネルのＤＭＯＳ（Double-diffused Metal Oxide Semiconductor）型電界効果トランジスタである。ハイサイドドライバＭ１は、例えば、ＭＯＳ型電界効果トランジスタを含む。より具体的には、ハイサイドドライバＭ１は、ｐチャネルのＤＭＯＳ（Double-diffused Metal Oxide Semiconductor）型電界効果トランジスタである。ここで用いられるローサイドドライバＭ０及びハイサイドドライバＭ１は、例えば、ソース－ドレイン間の耐圧が電源電圧ＶＤＤより高く、ソース－ゲート間の耐圧が電源電圧ＶＤＤより低いトランジスタである。ローサイドドライバＭ０及びハイサイドドライバＭ１の各々のソース－ゲート間の耐圧は、ソース－ドレイン間の耐圧より低い。なお、ローサイドプリドライバ１０、及びハイサイドプリドライバ２０の詳細については後述する。

【0020】

ローサイドプリドライバ１０の入力端には、制御信号ＳＡ１が入力される。ローサイドプリドライバ１０の出力端は、ローサイドドライバＭ０のゲートに接続される。ハイサイドプリドライバ２０の入力端には、制御信号ＳＢ１が入力される。ハイサイドプリドライバ２０の出力端は、ハイサイドドライバＭ１のゲートに接続される。

【0021】

ローサイドドライバＭ０のソースは、接地電圧ＧＮＤが供給されるノード（以下、接地電圧ＧＮＤノードと称する）に接続される。接地電圧ＧＮＤは、例えば、０Ｖである。ハイサイドドライバＭ１のソースは、電源電圧ＶＤＤが供給されるノード（以下、電源電圧ＶＤＤノードと称する）に接続される。電源電圧は、例えば、２０Ｖである。ローサイドドライバＭ０のドレイン及びハイサイドドライバＭ１のドレインは出力端子ＴＯに接続される。

【0022】

出力端子ＴＯから出力される出力電圧ＶＯＸは、外部のトランジスタＭＸのゲートに出力される。トランジスタＭＸは、例えば、ＭＯＳ型電界効果トランジスタあるいはＩＧＢＴを含む。例えば、トランジスタＭＸの一端には負荷ＬＯが接続される。負荷ＬＯには、電源電圧ＶＤＤと異なる電圧である電源電圧ＶＤＤＸが供給される。トランジスタＭＸは、出力電圧ＶＯＸに応じてオン状態あるいはオフ状態に切り換えられる。これにより、負荷ＬＯへの電源電圧ＶＤＤＸの供給が制御される。

【0023】

次に、第１実施形態の半導体装置１の詳細な構成について説明する。図２は、第１実施形態の半導体装置の構成の詳細を示す回路図である。図２では、主にローサイドプリドライバ１０及びハイサイドプリドライバ２０について詳細に示す。

【0024】

ローサイドプリドライバ１０は、トランジスタＭ１１、Ｍ１２、Ｍ１３、及びＭ１４、電源回路１１、ゲート耐圧保護回路１２、並びにゲート昇圧回路１３を備える。

【0025】

電源回路１１は、半導体装置１内の内部電源電圧として電圧Ｖ１を供給する。電圧Ｖ１は、例えば５Ｖであり、ローサイドドライバＭ０を一義的に駆動し、多くの場合は電源電圧ＶＤＤの１／２以下である。

【0026】

ゲート耐圧保護回路１２は、ローサイドドライバＭ０のゲート－ソース間電圧がゲート－ソース間の耐圧を越えないように、ゲートの電圧を制限し、ローサイドドライバＭ０を保護する。ここでは、ローサイドドライバＭ０のゲート－ソース間耐圧が例えば７Ｖであるとする。この場合、ゲート－ソース間耐圧７Ｖに対して余裕を取り、ゲート－ソース間電圧が５Ｖを越えないように制限される。ゲート耐圧保護回路１２は、ローサイドドライバＭ０のゲート－ソース間電圧が５Ｖより高くならないように、ゲートの電圧が５Ｖを越える場合に、ローサイドドライバＭ０のゲートから接地電圧ＧＮＤノードに電流を流し、ゲートの電圧を低下させる。

【0027】

ゲート昇圧回路１３は、電源電圧ＶＤＤノードからローサイドドライバＭ０のゲートに電流を供給し、ローサイドドライバＭ０のゲートの電圧を昇圧する。ゲート昇圧回路１３は、トランジスタＭ１５、Ｍ１６、及びＭ１７、抵抗素子Ｒ１、並びにゲート制御回路Ｇ１を含む。

【0028】

トランジスタＭ１５は、例えば、ｎチャネルＭＯＳ型電界効果トランジスタを含む。トランジスタＭ１６及びＭ１７の各々は、例えば、ｐチャネルＭＯＳ型電界効果トランジスタを含む。より具体的には、トランジスタＭ１６及びＭ１７の各々は、ｐチャネルのＤＭＯＳ型電界効果トランジスタである。トランジスタＭ１６及びＭ１７は、カレントミラー回路を構成する。このため、トランジスタＭ１７を流れる電流Ｉａは、トランジスタＭ１６を流れる電流Ｉｃとほぼ同じになる。抵抗素子Ｒ１は、トランジスタＭ１５及びＭ１６を流れる電流Ｉｃを制限する。

【0029】

ゲート制御回路Ｇ１は、制御信号ＳＡ１を受け取り、制御信号ＳＡ１に基づいたパルスあるいは制御信号ＳＡ１より短い矩形信号をトランジスタＭ１５のゲートに出力する。

【0030】

トランジスタＭ１１及びＭ１３の各々は、例えば、ｐチャネルＭＯＳ型電界効果トランジスタを含む。トランジスタＭ１２及びＭ１４の各々は、例えば、ｎチャネルＭＯＳ型電界効果トランジスタを含む。

【0031】

ハイサイドプリドライバ２０は、トランジスタＭ２１及びＭ２２、電源回路２１、ゲート耐圧保護回路２２、レベルシフタ２３、並びにゲート降圧回路２４を備える。

【0032】

電源回路２１は、半導体装置１内の内部電源電圧として電圧Ｖ２を供給する。電圧Ｖ２は、例えば１５Ｖで、電源電圧ＶＤＤから制御したいハイサイドドライバＭ１のソース－ゲート間の電圧を引いた値で駆動にかかわる電圧である。

【0033】

ゲート耐圧保護回路２２は、ハイサイドドライバＭ１のソース－ゲート間電圧がソース－ゲート間の耐圧を越えないように、ゲートの電圧を制限し、ハイサイドドライバＭ１を保護する。ここでは、ハイサイドドライバＭ１のソース－ゲート間耐圧が例えば７Ｖであるとする。この場合、ソース－ゲート間耐圧７Ｖに対して余裕を取り、ソース－ゲート間電圧が５Ｖを越えないように制限される。ゲート耐圧保護回路２２は、ハイサイドドライバＭ１のゲートの電圧が１５Ｖより低くならないように、ゲートの電圧が１５Ｖより低下する場合に、電源電圧ＶＤＤノードからハイサイドドライバＭ１のゲートに電流を流し、ハイサイドドライバＭ１のゲートの電圧を上昇させる。

【0034】

レベルシフタ２３は、入力される制御信号ＳＢ１の電圧レベルを変換し、変換した電圧レベルを出力する。例えば、レベルシフタ２３は、制御信号ＳＢ１が５Ｖのとき２０Ｖを出力し、制御信号ＳＢ１が０Ｖのとき１５Ｖを出力する。

【0035】

ゲート降圧回路２４は、ハイサイドドライバＭ１のゲートから接地電圧ＧＮＤノードに電流を流し、ハイサイドドライバＭ１のゲートの電圧を降圧する。ゲート降圧回路２４は、トランジスタＭ２３、抵抗素子Ｒ２、及びゲート制御回路Ｇ２を含む。

【0036】

トランジスタＭ２３は、例えば、ｎチャネルＭＯＳ型電界効果トランジスタを含む。より具体的には、トランジスタＭ２３は、ｎチャネルのＤＭＯＳ型電界効果トランジスタである。抵抗素子Ｒ２は、トランジスタＭ２３を流れる電流Ｉｂを制限する。

【0037】

ゲート制御回路Ｇ２は、制御信号ＳＢ１を受け取り、制御信号ＳＢ１に基づいたパルスあるいは制御信号ＳＢ１より短い矩形信号をトランジスタＭ２３のゲートに出力する。

【0038】

トランジスタＭ２１は、例えば、ｐチャネルＭＯＳ型電界効果トランジスタを含む。トランジスタＭ２２は、例えば、ｎチャネルＭＯＳ型電界効果トランジスタを含む。

【0039】

以下に、図２に示す半導体装置１の回路接続について説明する。

【0040】

制御信号ＳＡ１は、ノードＡ１に入力される。ノードＡ１は、トランジスタＭ１３のゲート及びトランジスタＭ１４のゲートに接続される。

【0041】

トランジスタＭ１３のドレインは、トランジスタＭ１４のドレインに接続される。トランジスタＭ１３及びＭ１４のドレインはノードＡ２に接続される。ノードＡ２は、トランジスタＭ１１のゲート及びトランジスタＭ１２のゲートに接続される。トランジスタＭ１３のソース及びトランジスタＭ１１のソースには、電源回路１１の出力端が接続される。

【0042】

トランジスタＭ１１のドレインは、トランジスタＭ１２のドレインに接続される。トランジスタＭ１１及びＭ１２のドレインは、ローサイドドライバＭ０のゲートに接続される。トランジスタＭ１４のソース、トランジスタＭ１２のソース、及びローサイドドライバＭ０のソースは、接地電圧ＧＮＤノードに接続される。

【0043】

ローサイドドライバＭ０のゲートと接地電圧ＧＮＤノードとの間には、ゲート耐圧保護回路１２が接続される。

【0044】

また、ノードＡ１は、ゲート制御回路Ｇ１の入力端に接続される。ゲート制御回路Ｇ１の出力端は、トランジスタＭ１５のゲートに接続される。トランジスタＭ１５のドレインは、トランジスタＭ１６のゲート及びドレイン、並びにトランジスタＭ１７のゲートに接続される。トランジスタＭ１５のソースは、抵抗素子Ｒ１を介して接地電圧ＧＮＤノードに接続される。

【0045】

トランジスタＭ１７のドレインは、ローサイドドライバＭ０のゲートに接続される。トランジスタＭ１６のソース及びトランジスタＭ１７のソースは、電源電圧ＶＤＤノードに接続される。

【0046】

制御信号ＳＢ１は、ノードＢ１に入力される。ノードＢ１は、レベルシフタ２３の入力端に接続される。レベルシフタ２３の出力端は、ノードＢ２に接続される。ノードＢ２は、トランジスタＭ２１のゲート及びトランジスタＭ２２のゲートに接続される。

【0047】

トランジスタＭ２１のドレインは、トランジスタＭ２２のドレインに接続される。トランジスタＭ２１及びＭ２２のドレインは、ハイサイドドライバＭ１のゲートに接続される。トランジスタＭ２２のソースには、電源回路２１の出力端が接続される。

【0048】

トランジスタＭ２１のソース、及びハイサイドドライバＭ１のソースは、電源電圧ＶＤＤノードに接続される。

【0049】

ハイサイドドライバＭ１のゲートと電源電圧ＶＤＤノードとの間には、ゲート耐圧保護回路２２が接続される。

【0050】

また、ノードＢ１は、ゲート制御回路Ｇ２の入力端に接続される。ゲート制御回路Ｇ２の出力端は、トランジスタＭ２３のゲートに接続される。トランジスタＭ２３のドレインは、ハイサイドドライバＭ１のゲートに接続される。トランジスタＭ２３のソースは、抵抗素子Ｒ２を介して接地電圧ＧＮＤノードに接続される。

【0051】

ローサイドドライバＭ０のドレイン、及びハイサイドドライバＭ１のドレインは、出力端子ＴＯに接続される。

【0052】

１．２半導体装置の動作
次に、第１実施形態の半導体装置１の動作について説明する。図３は、第１実施形態の半導体装置１の動作を示すタイミングチャートであり、半導体装置１内の各部の電圧及び電流を示す。

【0053】

半導体装置１の出力端子ＴＯから出力される出力電圧ＶＯＸが、（１）２０Ｖから０Ｖに遷移する場合、及び（２）０Ｖから２０Ｖに遷移する場合の動作を説明する。ローサイドドライバＭ０には接地電圧ＧＮＤ（例えば、０Ｖ）が供給され、ハイサイドドライバＭ１には電源電圧ＶＤＤ（例えば、２０Ｖ）が供給されている。また、ノードＡ１には制御信号ＳＡ１が入力され、ノードＢ１には制御信号ＳＢ１が入力される。

【0054】

（１）出力電圧ＶＯＸが２０Ｖから０Ｖに遷移する場合
先ず、時刻ｔ０において、出力端子ＴＯから出力電圧ＶＯＸとして２０Ｖが出力されている。このとき、ノードＡ１に入力される制御信号ＳＡ１は、“Ｌ”レベル（以下、“Ｌ”と記す）、例えば、０Ｖに設定され、ゲート制御回路Ｇ１からの出力電圧は０Ｖに設定されている。また、ノードＢ１に入力される制御信号ＳＢ１は、“Ｈ”レベル（以下、“Ｈ”と記す）、例えば、５Ｖに設定され、ゲート制御回路Ｇ２からの出力電圧は０Ｖに設定されている。

【0055】

次に、時刻ｔ１において、制御信号ＳＢ１が“Ｌ”に設定される。すると、レベルシフタ２３からの出力電圧は２０Ｖから１５Ｖに低下し、ノードＢ２の電圧は１５Ｖに設定される。このため、トランジスタＭ２１のゲートに１５Ｖが供給される。トランジスタＭ２１のソースには、電源電圧ＶＤＤノードから２０Ｖが供給されている。これにより、トランジスタＭ２１はオフ状態からオン状態に遷移する。

【0056】

一方、トランジスタＭ２２のゲートに１５Ｖが供給され、電源回路２１からトランジスタＭ２２のソースに１５Ｖが供給される。このため、トランジスタＭ２２はオン状態からオフ状態に遷移する。

【0057】

トランジスタＭ２１がオン状態に設定され、トランジスタＭ２２がオフ状態に設定されると、ハイサイドドライバＭ１のゲートに２０Ｖが供給される。ハイサイドドライバＭ１のソースには、２０Ｖが供給されている。このため、ハイサイドドライバＭ１は、オン状態からオフ状態に遷移する。これにより、ハイサイドドライバＭ１は、出力端子ＴＯへの２０Ｖの供給を停止する。

【0058】

次に、時刻ｔ２において、制御信号ＳＡ１が“Ｈ”に設定される。すると、ノードＡ１の電圧は５Ｖに設定される。このため、トランジスタＭ１３のゲートに５Ｖが供給される。トランジスタＭ１３のソースには、電源回路１１から５Ｖが供給される。これにより、トランジスタＭ１３はオン状態からオフ状態に遷移する。

【0059】

一方、トランジスタＭ１４のゲートに５Ｖが供給され、トランジスタＭ１４のソースに０Ｖが供給される。このため、トランジスタＭ１４はオフ状態からオン状態に遷移する。これにより、ノードＡ２の電圧は０Ｖに設定される。

【0060】

ノードＡ２が０Ｖに設定されると、トランジスタＭ１１のゲートに０Ｖが供給される。トランジスタＭ１１のソースには、電源回路１１から５Ｖが供給される。このため、トランジスタＭ１１はオフ状態からオン状態に遷移する。

【0061】

一方、トランジスタＭ１２のゲートに０Ｖが供給され、トランジスタＭ１２のソースに０Ｖが供給される。このため、トランジスタＭ１２はオン状態からオフ状態に遷移する。

【0062】

トランジスタＭ１１がオン状態に設定され、トランジスタＭ１２がオフ状態に設定されると、電源回路１１からローサイドドライバＭ０のゲートに５Ｖの供給が開始される。これにより、ローサイドドライバＭ０のゲートの電圧は、０Ｖから５Ｖへの遷移を開始する。ローサイドドライバＭ０のソースには、０Ｖが供給されている。このため、ローサイドドライバＭ０のゲートの電圧が５Ｖに遷移すると、ローサイドドライバＭ０はオフ状態からオン状態に遷移する。これにより、ローサイドドライバＭ０は、出力端子ＴＯへの０Ｖの供給を開始する。

【0063】

また、時刻ｔ２において、制御信号ＳＡ１が“Ｈ”に設定される。すると、ゲート制御回路Ｇ１からトランジスタＭ１５のゲートに制御信号ＳＡ１が“Ｈ”期間より短い時間の間５Ｖが出力される。トランジスタＭ１５のゲートに５Ｖが供給されると、トランジスタＭ１５がオフ状態からオン状態に遷移する。これにより、トランジスタＭ１５の電流経路に電流Ｉｃが流れる。電流Ｉｃは、例えば１０ｍＡである。

【0064】

ここで、トランジスタＭ１６とトランジスタＭ１７は、カレントミラー回路を構成する。このため、トランジスタＭ１７の電流経路に流れる電流Ｉａの電流値は、電流Ｉｃと同じ電流値となる。この電流Ｉａは、電源電圧ＶＤＤノードからトランジスタＭ１７を介してローサイドドライバＭ０のゲートに流れ込み、ローサイドドライバＭ０のゲートを充電する。電流Ｉａは、ローサイドドライバＭ０のゲートの電圧を、０Ｖから５Ｖに上昇させるためのブースト電流として働く。これにより、ローサイドドライバＭ０のゲートの電圧は、０Ｖから５Ｖに急速に上昇する。

【0065】

上記動作により、時刻ｔ３において、出力端子ＴＯから出力電圧ＶＯＸとして０Ｖが出力される。上述したように、電源電圧ＶＤＤノードからローサイドドライバＭ０のゲートに流れ込む電流Ｉａが、ローサイドドライバＭ０のゲートの電圧を０Ｖから５Ｖに急速に上昇させる。このため、ローサイドドライバＭ０は、オフ状態からオン状態へ急速に遷移する。これにより、図３においてＳＲ１にて示すように、出力端子ＴＯから出力される出力電圧ＶＯＸは、２０Ｖから０Ｖへ急速に低下する。すなわち、出力電圧ＶＯＸのスルーレートを向上させることができる。

【0066】

以上により、ハイサイドドライバＭ１から出力端子ＴＯへの２０Ｖの供給が遮断され、ローサイドドライバＭ０から出力端子ＴＯへ０Ｖが供給されることにより、時刻ｔ３－ｔ４において、出力電圧ＶＯＸが０Ｖに設定される。

【0067】

なお、ローサイドドライバＭ０のゲートと接地電圧ＧＮＤノードとの間には、ゲート耐圧保護回路１２が設けられている。ゲート耐圧保護回路１２は、電流Ｉａの流れ込みによってローサイドドライバＭ０のゲート－ソース間電圧がゲート－ソース間の耐圧より高くなるのを防止する。ゲート耐圧保護回路１２は、例えば、ローサイドドライバＭ０のゲート－ソース間電圧が５Ｖより高くなるのを防止する。

【0068】

電源電圧ＶＤＤノードから電流ＩａがローサイドドライバＭ０のゲートに流れ込むと、ローサイドドライバＭ０のゲートの電圧が上昇する。そして、ローサイドドライバＭ０のゲートの電圧が５Ｖになった時点で、ゲート耐圧保護回路１２が動作を開始する。このため、ローサイドドライバＭ０のゲートからゲート耐圧保護回路１２を介して接地電圧ＧＮＤノードに電流Ｉａａが流れて、ローサイドドライバＭ０のゲートの電圧が低下する。これにより、ローサイドドライバＭ０のゲート－ソース間電圧は、５Ｖ以下に制限される。詳述すると、時刻ｔ２において、電源電圧ＶＤＤノードからローサイドドライバＭ０のゲートに電流Ｉａが流れ始める。時刻ｔ３以前の時刻ｔ２ａにおいて、ローサイドドライバＭ０のゲート－ソース間電圧が５Ｖに達すると、ゲート耐圧保護回路１２が動作を開始し、ローサイドドライバＭ０のゲートから接地電圧ＧＮＤノードに電流Ｉａａが流れ始める。そして、時刻ｔ３において、電流Ｉａと電流Ｉａａの流れが停止される。これにより、ゲート－ソース間の耐圧より高い電圧がゲート－ソース間に印加されることによって生じるローサイドドライバＭ０の破壊を防止することができる。電流Ｉａａが流れる時間がなるべく短くなるよう時刻ｔ３が設定されるのが望ましい。

【0069】

また、トランジスタＭ１５のソースと接地電圧ＧＮＤノードとの間には、抵抗素子Ｒ１が接続されている。抵抗素子Ｒ１は、トランジスタＭ１５がオン状態に設定されたときに、トランジスタＭ１５の電流経路に流れる電流Ｉｃを調整する。抵抗素子Ｒ１によって電流Ｉｃの電流値を調整することにより、ブースト電流としての電流Ｉａの電流値を調整する。これにより、ローサイドドライバＭ０のゲート－ソース間電圧が０Ｖから５Ｖに上昇する速度を調整できる。

【0070】

（２）出力電圧ＶＯＸが０Ｖから２０Ｖに遷移する場合
時刻ｔ３において、出力端子ＴＯから出力電圧ＶＯＸとして０Ｖが出力されている。このとき、ノードＡ１に入力される制御信号ＳＡ１は、“Ｈ”、例えば、５Ｖに設定され、ゲート制御回路Ｇ１からの出力電圧は０Ｖに設定されている。また、ノードＢ１に入力される制御信号ＳＢ１は、“Ｌ”、例えば、０Ｖに設定され、ゲート制御回路Ｇ２からの出力電圧は０Ｖに設定されている。

【0071】

次に、時刻ｔ４において、制御信号ＳＡ１が“Ｌ”に設定される。すると、ノードＡ１の電圧は０Ｖに設定される。このため、トランジスタＭ１３のゲートに０Ｖが供給される。トランジスタＭ１３のソースには、電源回路１１から５Ｖが供給される。これにより、トランジスタＭ１３はオフ状態からオン状態に遷移する。

【0072】

一方、トランジスタＭ１４のゲートに０Ｖが供給され、トランジスタＭ１４のソースに０Ｖが供給される。このため、トランジスタＭ１４はオン状態からオフ状態に遷移する。これにより、ノードＡ２の電圧は５Ｖに設定される。

【0073】

ノードＡ２が５Ｖに設定されると、トランジスタＭ１１のゲートに５Ｖが供給される。トランジスタＭ１１のソースには、電源回路１１から５Ｖが供給される。このため、トランジスタＭ１１はオン状態からオフ状態に遷移する。

【0074】

一方、トランジスタＭ１２のゲートに５Ｖが供給され、トランジスタＭ１２のソースに０Ｖが供給される。このため、トランジスタＭ１２はオフ状態からオン状態に遷移する。

【0075】

トランジスタＭ１１がオフ状態に設定され、トランジスタＭ１２がオン状態に設定されると、ローサイドドライバＭ０のゲートに０Ｖの供給が開始される。これにより、ローサイドドライバＭ０のゲートの電圧は、５Ｖから０Ｖへの遷移を開始する。ローサイドドライバＭ０のソースには、０Ｖが供給されている。このため、ローサイドドライバＭ０のゲートの電圧が０Ｖに遷移すると、ローサイドドライバＭ０はオン状態からオフ状態に遷移する。これにより、ローサイドドライバＭ０は、出力端子ＴＯへの０Ｖの供給を停止する。

【0076】

次に、時刻ｔ５において、制御信号ＳＢ１が“Ｈ”に設定される。すると、レベルシフタ２３からの出力電圧は１５Ｖから２０Ｖに上昇し、ノードＢ２の電圧は２０Ｖに設定される。このため、トランジスタＭ２１のゲートに２０Ｖが供給される。トランジスタＭ２１のソースには、２０Ｖが供給されている。これにより、トランジスタＭ２１はオン状態からオフ状態に遷移する。

【0077】

一方、トランジスタＭ２２のゲートに２０Ｖが供給され、電源回路２１からトランジスタＭ２２のソースに１５Ｖが供給される。このため、トランジスタＭ２２はオフ状態からオン状態に遷移する。

【0078】

トランジスタＭ２１がオフ状態に設定され、トランジスタＭ２２がオン状態に設定されると、電源回路２１からハイサイドドライバＭ１のゲートに１５Ｖの供給が開始される。これにより、ハイサイドドライバＭ１のゲートの電圧は、２０Ｖから１５Ｖへの遷移を開始する。ハイサイドドライバＭ１のソースには、２０Ｖが供給されている。このため、ハイサイドドライバＭ１のゲートの電圧が１５Ｖに遷移すると、ハイサイドドライバＭ１は、オフ状態からオン状態に遷移する。これにより、ハイサイドドライバＭ１は、出力端子ＴＯへの２０Ｖの供給を開始する。

【0079】

また、時刻ｔ５において、制御信号ＳＢ１が“Ｈ”に設定される。すると、ゲート制御回路Ｇ２からトランジスタＭ２３のゲートに制御信号ＳＢ１が“Ｈ”の期間より短い時間の間５Ｖが出力される。トランジスタＭ２３のゲートに５Ｖが供給されると、トランジスタＭ２３がオフ状態からオン状態に遷移する。これにより、トランジスタＭ２３の電流経路に電流Ｉｂが流れる。電流Ｉｂは、例えば１０ｍＡである。

【0080】

この電流Ｉｂは、ハイサイドドライバＭ１のゲートからトランジスタＭ２３を介して接地電圧ＧＮＤノードに引き込まれ、ハイサイドドライバＭ１のゲートの電圧を低下させる。これにより、ハイサイドドライバＭ１のゲートの電圧は、２０Ｖから１５Ｖに急速に低下する。

【0081】

上記動作により、時刻ｔ６において、出力端子ＴＯから出力電圧ＶＯＸとして２０Ｖが出力される。上述したように、ハイサイドドライバＭ１のゲートから接地電圧ＧＮＤノードに流れる電流Ｉｂが、ハイサイドドライバＭ１のゲートの電圧を２０Ｖから１５Ｖに急速に低下させる。このため、ハイサイドドライバＭ１は、オフ状態からオン状態へ急速に遷移する。これにより、図３においてＳＲ２にて示すように、出力端子ＴＯから出力される出力電圧ＶＯＸは、０Ｖから２０Ｖへ急速に上昇する。すなわち、出力電圧ＶＯＸのスルーレートを向上させることができる。

【0082】

以上により、ローサイドドライバＭ０から出力端子ＴＯへの０Ｖの供給が遮断され、ハイサイドドライバＭ１から出力端子ＴＯへ２０Ｖが供給されることにより、時刻ｔ６－ｔ７において、出力電圧ＶＯＸが２０Ｖに設定される。

【0083】

なお、電源電圧ＶＤＤノードとハイサイドドライバＭ１のゲートとの間には、ゲート耐圧保護回路２２が設けられている。ゲート耐圧保護回路２２は、電流Ｉｂが流れることによってハイサイドドライバＭ１のゲートの電圧が下がり、ソース－ゲート間電圧がソース－ゲート間の耐圧より高くなるのを防止する。ゲート耐圧保護回路２２は、例えば、ハイサイドドライバＭ１のゲートの電圧が１５Ｖより低くなるのを防止する。

【0084】

ハイサイドドライバＭ１のゲートから電流Ｉｂが接地電圧ＧＮＤノードに吸い込まれると、ハイサイドドライバＭ１のゲートの電圧が低下する。ハイサイドドライバＭ１のゲートの電圧が１５Ｖになった時点で、ゲート耐圧保護回路２２が動作を開始する。このため、電源電圧ＶＤＤノードからゲート耐圧保護回路２２を介してハイサイドドライバＭ１のゲートに電流Ｉｂｂが流れて、ハイサイドドライバＭ１のゲートの電圧を上昇させる。これにより、ハイサイドドライバＭ１のゲートの電圧は、１５Ｖ以上に制限される。詳述すると、時刻ｔ５において、ハイサイドドライバＭ１のゲートから接地電圧ＧＮＤノードに電流Ｉｂが流れ始める。時刻ｔ６以前の時刻ｔ５ａにおいて、ハイサイドドライバＭ１のゲートの電圧が１５Ｖまで低下すると、ゲート耐圧保護回路２２が動作を開始し、電源電圧ＶＤＤノードからハイサイドドライバＭ１のゲートに電流Ｉｂｂが流れ始める。そして、時刻ｔ６において、電流Ｉｂと電流Ｉｂｂの流れが停止される。これにより、ゲートの電圧が下がり、ソース－ゲート間電圧がソース－ゲート間の耐圧より高くなることによって生じるハイサイドドライバＭ１の破壊を防止することができる。電流Ｉｂｂが流れる時間はなるべく短く設定されるのが望ましい。

【0085】

また、トランジスタＭ２３のソースと接地電圧ＧＮＤノードとの間には、抵抗素子Ｒ２が接続されている。抵抗素子Ｒ２は、トランジスタＭ２３がオン状態に設定されたときに、トランジスタＭ２３の電流経路に流れる電流Ｉｂを調整する。抵抗素子Ｒ２によって電流Ｉｂの電流値を調整することにより、ハイサイドドライバＭ１のゲートの電圧が２０Ｖから１５Ｖに低下する速度を調整できる。

【0086】

また、第１実施形態の動作では、ハイサイドドライバＭ１がオフ状態に設定された後、ローサイドドライバＭ０がオフ状態からオン状態へ遷移を開始するまでの間にデッドタイムを設けている。例えば、時刻ｔ１において、ハイサイドドライバＭ１のゲートの電圧を２０Ｖに設定して、ハイサイドドライバＭ１をオフ状態に設定する。その後、時刻ｔ２において、ローサイドドライバＭ０のゲートの電圧の０Ｖから５Ｖへの遷移を開始させて、ローサイドドライバＭ０のオフ状態からオン状態への遷移を開始させる。

【0087】

同様に、ローサイドドライバＭ０がオフ状態に設定された後、ハイサイドドライバＭ１がオフ状態からオン状態へ遷移を開始するまでの間にデッドタイムを設けている。例えば、時刻ｔ４において、ローサイドドライバＭ０のゲートの電圧を０Ｖに設定して、ローサイドドライバＭ０をオフ状態に設定する。その後、時刻ｔ５において、ハイサイドドライバＭ１のゲートの電圧の２０Ｖから１５Ｖへの遷移を開始させて、ハイサイドドライバＭ１のオフ状態からオン状態への遷移を開始させる。

【0088】

このように、ハイサイドドライバＭ１とローサイドドライバＭ０のオン状態が切り換わるときに、ハイサイドドライバＭ１とローサイドドライバＭ０とが共にオフ状態になる期間を設けることで、電源電圧ＶＤＤと接地電圧ＧＮＤとが短絡するといった不具合が生じないようにしている。

【0089】

１．３半導体装置の変形例
次に、第１実施形態の半導体装置の変形例について説明する。

【0090】

図１に示した半導体装置１では、ローサイドプリドライバ１０及びハイサイドプリドライバ２０に、電気信号として制御信号ＳＡ１及びＳＢ１をそれぞれ直接入力したが、ローサイドプリドライバ１０及びハイサイドプリドライバ２０の入力段に、電気的に絶縁された送信回路と受信回路を設け、送信回路から受信回路へ信号を伝達するようにしてもよい。以下に、半導体装置が送信回路と受信回路を備える変形例１を示す。

【0091】

図４は、第１実施形態の変形例１の構成を示す回路図である。半導体装置１Ａは、ローサイドプリドライバ１０及びハイサイドプリドライバ２０の入力段に設けられた制御回路３０、送信回路３１、受信回路３２、及び制御回路３３を備える。送信回路３１と受信回路３２との間には、例えば、絶縁部３４が設けられている。

【0092】

各制御回路３０及び３３、送信回路３１および受信回路３２を動作させるための電源およびそれらに関する端子および接続は省略している。以下の変形例２から４についても同様である。

【0093】

制御回路３０は、外部から入力信号ＶＩＮを受け取る。制御回路３０は、受け取った入力信号ＶＩＮに基づいて送信回路３１を駆動するための駆動信号を生成し、送信回路３１に出力する。送信回路３１は、制御回路３０から供給された駆動信号に基づいて信号を生成し、生成した信号を絶縁部３４を介して受信回路３２に伝達する。受信回路３２は、送信回路３１から伝達された信号に基づいて信号を生成し、生成した信号を制御回路３３に出力する。

【0094】

制御回路３３は、受信回路３２から供給された信号に基づいて制御信号ＳＡ１及びＳＢ１を生成する。制御回路３３は、生成した制御信号ＳＡ１及びＳＢ１をローサイドプリドライバ１０及びハイサイドプリドライバ２０にそれぞれ出力する。

【0095】

送信回路３１と受信回路３２は、例えば、絶縁部３４により電気的に絶縁されている。送信回路３１から受信回路３２への信号の伝達は、例えば、光信号、磁気信号、あるいは電界信号を用いる。

【0096】

以下に、送信回路３１から受信回路３２への信号の伝達に、光信号、磁気信号、あるいは電界信号をそれぞれ用いる変形例２～４について説明する。

【0097】

図５は、第１実施形態の変形例２の構成を示す回路図である。半導体装置１Ｂは、送信回路３１から受信回路３２への信号の伝達に光信号を用いる例である。

【0098】

送信回路３１は、発光素子、例えば、発光ダイオードＤａを含む。受信回路３２は、受光素子、例えば、フォトダイオードＤｂを含む。

【0099】

制御回路３０は、入力信号ＶＩＮに基づいて送信回路３１内の発光ダイオードＤａを駆動するための駆動信号を生成し、送信回路３１に出力する。送信回路３１は、制御回路３０にて生成された駆動信号を用いて発光ダイオードＤａを発光させる。送信回路３１内の発光ダイオードＤａから出射された光は、絶縁部３４を介して受信回路３２内のフォトダイオードＤｂにより受光される。フォトダイオードＤｂは、受光した光を電気信号に変換する。受信回路３２は、フォトダイオードＤｂにて変換された電気信号を制御回路３３に出力する。制御回路３３は、受信回路３２から供給された電気信号に基づいて制御信号ＳＡ１及びＳＢ１を生成する。制御回路３３により生成された制御信号ＳＡ１及びＳＢ１は、ローサイドプリドライバ１０及びハイサイドプリドライバ２０にそれぞれ入力される。

【0100】

半導体装置１Ｂのその他の構成、及び動作は、図２及び図３に示した第１実施形態と同様である。

【0101】

図６は、第１実施形態の変形例３の構成を示す回路図である。半導体装置１Ｃは、送信回路３１から受信回路３２への信号の伝達に磁気信号を用いる例である。

【0102】

送信回路３１は、例えば、インダクタＬａを含む。受信回路３２は、例えば、インダクタＬｂを含む。

【0103】

制御回路３０は、入力信号ＶＩＮに基づいて送信回路３１内のインダクタＬａを駆動するための駆動信号を生成し、送信回路３１に出力する。送信回路３１は、制御回路３０にて生成された駆動信号を用いてインダクタＬａに電流を流す。送信回路３１内のインダクタＬａに電流が流れると、インダクタＬａの近傍に磁界が発生する。インダクタＬａにより発生された磁界は、絶縁部３４を介して受信回路３２内のインダクタＬｂの近傍にも磁界の変化を及ぼす。インダクタＬｂは、インダクタＬａにより発生された磁界に応じた起電力により、電流を発生する。受信回路３２は、インダクタＬｂにて発生した電流による電気信号を制御回路３３に出力する。制御回路３３は、受信回路３２から供給された電気信号に基づいて制御信号ＳＡ１及びＳＢ１を生成する。制御回路３３により生成された制御信号ＳＡ１及びＳＢ１は、ローサイドプリドライバ１０及びハイサイドプリドライバ２０にそれぞれ入力される。

【0104】

図示しないが、ノイズ（EMS（Electromagnetic susceptibility）やEMI（Electromagnetic interference））耐性やCMTI（Common mode transient immunity）特性を上げるため、送信回路３１および受信回路３２は差動信号を伝送してもよく、その場合は、２個のインダクターコイル対によって信号伝達が行われる。

【0105】

図７は、第１実施形態の変形例４の構成を示す回路図である。半導体装置１Ｄは、送信回路３１から受信回路３２への信号の伝達に電界信号を用いる例である。

【0106】

送信回路３１は、例えば、第１電極Ｅａを含む。受信回路３２は、例えば、第２電極Ｅｂを含む。これら第１電極Ｅａと第２電極Ｅｂは容量素子（即ち、コンデンサ）Ｃａを形成する。

【0107】

制御回路３０は、入力信号ＶＩＮに基づいて送信回路３１内の第１電極Ｅａに電圧を印加するための信号を生成し、送信回路３１に出力する。送信回路３１は、制御回路３０にて生成された信号を用いて第１電極Ｅａに電圧を印加する。送信回路３１内の第１電極Ｅａに電圧が印加されると、第１電極Ｅａに電荷が充電される。すると、第１電極Ｅａに充電された電荷に応じて、絶縁部３４を介して受信回路３２内の第２電極Ｅｂに電荷が充電される。受信回路３２は、第２電極Ｅｂに充電された電荷により生じる電気信号を制御回路３３に出力する。制御回路３３は、受信回路３２から供給された電気信号に基づいて制御信号ＳＡ１及びＳＢ１を生成する。制御回路３３により生成された制御信号ＳＡ１及びＳＢ１は、ローサイドプリドライバ１０及びハイサイドプリドライバ２０にそれぞれ入力される。

【0108】

図示しないが、ノイズ（EMSやEMI）耐性やCMTI特性を上げるため、送信回路３１および受信回路３２は差動信号を伝送してもよく、その場合は、２個の容量素子対によって信号伝達が行われる。

【0109】

なお、前述した変形例１～４では、制御回路３０を備えており、入力信号ＶＩＮが制御回路３０を介して送信回路３１に入力されたが、制御回路３０を備えず、入力信号ＶＩＮが送信回路３１に直接入力される場合もある。

【0110】

また、図２に示した半導体装置１では、ある固定の抵抗値を持つ抵抗素子Ｒ１及びＲ２を用いたが、抵抗素子Ｒ１及びＲ２に換えて温度依存性を持つ可変抵抗素子をそれぞれ用いてもよい。抵抗素子Ｒ１及びＲ２をそれぞれ可変抵抗素子に換えることで、半導体装置１Ｅの温度が上昇したときに、ローサイドドライバＭ０及びハイサイドドライバＭ１のオン抵抗が上昇して、電流駆動能力が低下してしまうのを防止する。以下に、抵抗素子Ｒ１及びＲ２に換えて可変抵抗素子を備える変形例５を示す。

【0111】

図８は、第１実施形態の変形例５の構成を示す回路図である。半導体装置１Ｅは、抵抗素子Ｒ１及びＲ２に換えて、温度依存性を持つ可変抵抗素子ＶＲ１及びＶＲ２をそれぞれ備える。

【0112】

例えば、半導体装置１Ｅの温度が上昇すると、ローサイドドライバＭ０のオン抵抗が上昇し、電流駆動能力が低下する。このため、電流Ｉａを増加させてローサイドドライバＭ０のゲートの電圧を０Ｖから５Ｖに急速に変化させる。これにより、ローサイドドライバＭ０の電流駆動能力が低下するのを補う。同様に、電流Ｉｂを増加させてハイサイドドライバＭ１のゲートの電圧を２０Ｖから１５Ｖに急速に変化させる。これにより、ハイサイドドライバＭ１の電流駆動能力が低下するのを補う。

【0113】

具体的には、可変抵抗素子ＶＲ１及びＶＲ２は、温度が上昇するのに従って、抵抗値が低下する温度特性を有する。半導体装置１Ｅの温度が高くなったとき、半導体装置１Ｅの温度の上昇に従って、可変抵抗素子ＶＲ１の抵抗値は低下する。可変抵抗素子ＶＲ１の抵抗値が低下すると、電流Ｉｃの電流値が増加し、電流Ｉａの電流値も増加する。これにより、ローサイドドライバＭ０のゲートの電圧を０Ｖから５Ｖに急速に上昇させることができ、ローサイドドライバＭ０による０Ｖの供給動作を速めることができる。

【0114】

同様に、半導体装置１Ｅの温度が高くなったとき、半導体装置１Ｅの温度の上昇に従って、可変抵抗素子ＶＲ２の抵抗値は低下する。可変抵抗素子ＶＲ２の抵抗値が低下すると、電流Ｉｂの電流値が増加する。これにより、ハイサイドドライバＭ１のゲートの電圧を２０Ｖから１５Ｖに急速に低下させることができ、ハイサイドドライバＭ１による２０Ｖの供給動作を速めることができる。

【0115】

なおここでは、温度が上昇するのに従って抵抗値が低下する温度特性を持つ可変抵抗素子ＶＲ１及びＶＲ２を用いたが、温度が上昇するのに従って抵抗値が低下する温度特性を持つ素子であれば、抵抗素子以外の素子あるいは回路を用いてもよい。また、温度が上昇するのに従って、電流Ｉｃの電流値を増加させる回路を用いてもよい。

【0116】

また、電圧Ｖ１を供給するトランジスタＭ１１と、トランジスタＭ１２及びローサイドドライバＭ０のゲートとの間にダイオードを設けてもよい。さらに、電圧Ｖ２を供給するトランジスタＭ２２と、トランジスタＭ２１及びハイサイドドライバＭ１のゲートとの間にダイオードを設けてもよい。これらダイオードを設けることにより、ローサイドドライバＭ０のゲートから電源回路１１へ電流が流れるのを防止する。あるいは、電源回路２１からハイサイドドライバＭ１のゲートへ電流が流れるのを防止する。以下に、ダイオードを設けた変形例６を示す。

【0117】

図９は、第１実施形態の変形例６の構成を示す回路図である。半導体装置１Ｆは、電源回路１１からの電圧Ｖ１を供給するトランジスタＭ１１と、トランジスタＭ１２及びローサイドドライバＭ０のゲートとの間に接続されたダイオードＤ１を備える。さらに、電源回路２１からの電圧Ｖ２を供給するトランジスタＭ２２と、トランジスタＭ２１及びハイサイドドライバＭ１のゲートとの間に接続されたダイオードＤ２を備える。

【0118】

ダイオードＤ１のアノードはトランジスタＭ１１のドレインに接続され、ダイオードＤ１のカソードはトランジスタＭ１２のドレイン及びローサイドドライバＭ０のゲートに接続される。ダイオードＤ２のアノードはトランジスタＭ２１のドレイン及びハイサイドドライバＭ１のゲートに接続され、ダイオードＤ２のカソードはトランジスタＭ２２のドレインに接続される。

【0119】

ダイオードＤ１を設けることにより、トランジスタＭ１７からの電流ＩａがトランジスタＭ１１を通って電源回路１１に逆流するのを防ぐことができる。さらに、ダイオードＤ２を設けることにより、トランジスタＭ２３が引き抜く電流により生じるトランジスタＭ１のゲートの電圧低下によって、トランジスタＭ２２を介して電源回路２１から電流が引き抜かれること防ぐことができる。
また図示しないが、ダイオードＤ１（あるいはＤ２）を抵抗に変えたり、ダイオードＤ１（あるいはＤ２）と直列に抵抗を挿入して電源回路１１（あるいは電源回路２１）から引き抜く電流を制限して電源回路１１（あるいは電源回路２１）に与える影響を減らしても良い。

【0120】

また図示しないが、ダイオードＤ１（あるいはＤ２）と並列に抵抗を設置して一定時間後にはダイオードＤ１（あるいはＤ２）の順方向電圧ＶＦをキャンセル出来るようにしても良い。

【0121】

１．４第１実施形態の効果
第１実施形態のゲートドライバを含む半導体装置によれば、出力電圧のスルーレートを向上させることができる。

【0122】

一般的に、例えば、半導体装置上のゲートドライバで使用される電源電圧は４Ｖ～５０Ｖであり、多くは１５Ｖ～５０Ｖであるが、ゲートドライバの出力素子であるＭＯＳ型電界効果トランジスタのゲート－ソース間電圧は電源電圧以下の耐圧（例えば、５Ｖ）しか持たない場合がある。そのような場合、出力素子のゲートを駆動するために半導体装置の内部に電源回路を設ける。このとき、外部と接続可能な端子数の少ないゲートドライバでは、内部電源回路の出力を端子として設けることができず、内部電源回路の出力にバイパスコンデンサを外付けすることができない。このような場合、内部電源回路を用いて出力素子を高速に駆動する必要がある。このため、内部電源回路の電流駆動能力を大きくする必要があり、これによりチップ面積、すなわち半導体装置の面積が増加する場合がある。

【0123】

これに対して、第１実施形態の構成では、内部電源回路として半導体装置内に設けられた電源回路１１と異なる電源電圧ＶＤＤノードからローサイドドライバＭ０のゲートに電流Ｉａを供給するゲート昇圧回路１３を備えることにより、ローサイドドライバＭ０のゲートの電圧を０Ｖから５Ｖに急速に上昇させる。これにより、電源回路１１の電流駆動能力を大きくすることなく、すなわちチップ面積（半導体装置の面積）を増加させることなく、ローサイドドライバＭ０をオフ状態からオン状態に急速に遷移させることができ、ローサイドドライバＭ０から出力される出力電圧のスルーレートを高めることができる。また、ハイサイドドライバＭ１のゲートから接地電圧ＧＮＤノードに電流Ｉｂを流すゲート降圧回路２４を備えることにより、ハイサイドドライバＭ１のゲートの電圧を２０Ｖから１５Ｖに急速に低下させる。これにより、内部電源回路として半導体装置内に設けられた電源回路２１の電流駆動能力を大きくすることなく、すなわちチップ面積を増加させることなく、ハイサイドドライバＭ１をオフ状態からオン状態に急速に遷移させることができ、ハイサイドドライバＭ１から出力される出力電圧のスルーレートを高めることができる。

【0124】

また、第１実施形態の構成では、ローサイドドライバＭ０のゲートと接地電圧ＧＮＤノードとの間にゲート耐圧保護回路１２を備えることにより、ローサイドドライバＭ０のゲート－ソース間電圧がゲート－ソース間の耐圧を越えないように、ゲートの電圧を制限することができる。これにより、ゲートの電圧が上昇し、ゲート－ソース間電圧がゲート－ソース間の耐圧より高くなることによって生じるローサイドドライバＭ０の破壊を防止することができる。また、電源電圧ＶＤＤノードとハイサイドドライバＭ１のゲートとの間にゲート耐圧保護回路２２を備えることにより、ハイサイドドライバＭ１のソース－ゲート間電圧がソース－ゲート間の耐圧を越えないように、ゲートの電圧を制限することができる。これにより、ゲートの電圧が低下し、ソース－ゲート間電圧がソース－ゲート間の耐圧より高くなることによって生じるハイサイドドライバＭ１の破壊を防止することができる。

【0125】

また、第１実施形態の構成では、半導体装置の温度が上昇するのに従って電流Ｉａ及びＩｂを増加させる素子あるいは回路を備えることにより、温度が上昇した場合でも、ローサイドドライバＭ０及びハイサイドドライバＭ１から出力される出力電圧のスルーレートを高めることができる。

【0126】

また、以下に本実施形態の課題及び効果について詳述する。

【0127】

半導体装置上の回路では、電源端子に供給される電源電圧ＶＤＤよりも低いゲート耐圧のローサイドドライバＭ０と、電源電圧ＶＤＤを電源としてローサイドドライバＭ０のゲート耐圧以下の電圧Ｖ１を出力する電源回路１１を持つ。しかし、電圧Ｖ１の出力は外部に接続可能な端子に接続されておらず、カップリングコンデンサを外部に持つことが出来ない。出力端子ＴＯから出力される出力電圧ＶＯＸのスルーレートを高速化したいとき、ローサイドドライバＭ０のゲート容量を高速に充電する必要があるが、トランジスタＭ１１をオン状態にしたとき電圧Ｖ１を低下させないために、回路内部にカップリングコンデンサを設けると半導体チップのチップ面積を増大させてしまう。

【0128】

そこで、ローサイドドライバＭ０をオン状態に設定する際に、電圧Ｖ１を電源とするトランジスタＭ１１をオン状態にするのと並行して、電源電圧ＶＤＤからトランジスタＭ１７を介してローサイドドライバＭ０のゲートへ直接電流を流す経路を用いて、トランジスタＭ１７がオン状態の間、ローサイドドライバＭ０のゲートにブースト電流を流す。これにより、電圧Ｖ１を供給する電源回路１１の電流能力に依らずに、ローサイドドライバＭ０のゲート容量の充電を高速化させる。これによって、本実施形態では、出力電圧ＶＯＸが“Ｈ”（２０Ｖ）から“Ｌ”（０Ｖ）に切り換わるときのスルーレートを高速化させている（例えば、２０ｎｓを１２ｎｓに高速化させる）。

【0129】

２．第２実施形態
第２実施形態の半導体装置について説明する。第２実施形態は、ローサイドドライバＭ０及びハイサイドドライバＭ１をそれぞれ構成するトランジスタのゲートの電圧をモニタして電流Ｉａ及びＩｂをそれぞれ調整することにより、ゲート－ソース間電圧がゲート－ソース間の耐圧を越えないように制御する例を示す。第２実施形態では、主に第１実施形態と異なる点について説明する。

【0130】

２．１半導体装置の構成
第２実施形態の半導体装置の構成の概要は、図１に示した第１実施形態と同様である。ここでは、半導体装置の構成の概要の説明は省略し、構成の詳細から説明する。

【0131】

図１０は、第２実施形態の半導体装置の構成の詳細を示す回路図である。

【0132】

第２実施形態の半導体装置２は、ローサイドドライバＭ０、ハイサイドドライバＭ１、ローサイドプリドライバ１０、及びハイサイドプリドライバ２０を備える。

【0133】

ローサイドプリドライバ１０は、トランジスタＭ１１、Ｍ１２、Ｍ１３、及びＭ１４、電源回路１１、ゲート耐圧保護回路１２、並びにゲート昇圧回路１４を備える。

【0134】

電源回路１１は、半導体装置２内の内部電源電圧として電圧Ｖ１を供給する。電圧Ｖ１は、例えば５Ｖである。

【0135】

ゲート耐圧保護回路１２は、ローサイドドライバＭ０のゲートソース間電圧がゲート－ソース間の耐圧を越えないように、ゲートの電圧を制限し、ローサイドドライバＭ０を保護する。ゲート耐圧保護回路１２は、ローサイドドライバＭ０のゲート電圧が５Ｖより高くならないように、ゲートの電圧が５Ｖを越える場合に、ローサイドドライバＭ０のゲートから接地電圧ＧＮＤノードに電流を流し、ゲートの電圧を低下させる。

【0136】

ゲート昇圧回路１４は、制御信号ＳＡ１とローサイドドライバＭ０のゲートの電圧とに基づいて、電源電圧ＶＤＤノードからローサイドドライバＭ０のゲートに電流Ｉａを供給し、ローサイドドライバＭ０のゲートの電圧を昇圧する。ゲート昇圧回路１４は、トランジスタＭ１５、Ｍ１６、及びＭ１７、抵抗素子Ｒ１、並びにゲート制御回路Ｇ３を含む。

【0137】

ゲート制御回路Ｇ３は、ローサイドドライバＭ０のゲートの電圧をモニタし、ゲート－ソース間電圧が設定された閾値電圧を超えると、トランジスタＭ１５をオフ状態にする電圧をトランジスタＭ１５のゲートに出力する。例えば、ゲート制御回路Ｇ３は、ローサイドドライバＭ０のゲートの電圧と制御信号ＳＡ１に基づいて、ローサイドドライバＭ０のゲート－ソース間電圧が設定された閾値電圧（例えば、５Ｖ）より低いとき、トランジスタＭ１５をオン状態に設定する信号（例えば、５Ｖ）を出力する。一方、ローサイドドライバＭ０のゲート－ソース間電圧が設定された閾値電圧（例えば、５Ｖ）以上のとき、トランジスタＭ１５をオフ状態に設定する信号（例えば、０Ｖ）を出力する。

【0138】

トランジスタＭ１６及びＭ１７はカレントミラー回路を構成する。このため、トランジスタＭ１７を流れる電流Ｉａは、トランジスタＭ１６を流れる電流Ｉｃとほぼ同じになる。抵抗素子Ｒ１は、トランジスタＭ１５及びＭ１６を流れる電流Ｉｃを制限する。

【0139】

ハイサイドプリドライバ２０は、トランジスタＭ２１及びＭ２２、電源回路２１、ゲート耐圧保護回路２２、レベルシフタ２３、並びにゲート降圧回路２５を備える。

【0140】

電源回路２１は、半導体装置２内の内部電源電圧として電圧Ｖ２を供給する。電圧Ｖ２は、例えば１５Ｖである。

【0141】

ゲート耐圧保護回路２２は、ハイサイドドライバＭ１のソース－ゲート間電圧がソース－ゲート間の耐圧を越えないように、ゲートの電圧を制限し、ハイサイドドライバＭ１を保護する。ゲート耐圧保護回路２２は、ハイサイドドライバＭ１のゲートの電圧が１５Ｖより低くならないように、ゲートの電圧が１５Ｖより低下する場合に、電源電圧ＶＤＤノードからハイサイドドライバＭ１のゲートに電流を流し、ハイサイドドライバＭ１のゲートの電圧を上昇させる。

【0142】

【0143】

ゲート降圧回路２５は、制御信号ＳＢ１と、ハイサイドドライバＭ１のゲートの電圧とに基づいて、ハイサイドドライバＭ１のゲートから接地電圧ＧＮＤノードに電流Ｉｂを流し、ハイサイドドライバＭ１のゲートの電圧を降圧する。ゲート降圧回路２５は、トランジスタＭ２３、抵抗素子Ｒ２、及びゲート制御回路Ｇ４を含む。

【0144】

ゲート制御回路Ｇ４は、ハイサイドドライバＭ１のゲートの電圧をモニタし、ソース－ゲート間電圧が設定された閾値以上になると、トランジスタＭ２３をオフ状態にする電圧をトランジスタＭ２３のゲートに出力する。例えば、ゲート制御回路Ｇ４は、ハイサイドドライバＭ１のゲートの電圧と、制御信号ＳＢ１（ノードＢ１の電圧）とに基づいて、ハイサイドドライバＭ１のソース－ゲート間電圧が設定された閾値電圧（例えば、５Ｖ）より低いとき、トランジスタＭ２３をオン状態に設定する信号（例えば、５Ｖ）を出力する。一方、ハイサイドドライバＭ１のソース－ゲート間電圧が設定された閾値電圧（例えば、５Ｖ）以上のとき、トランジスタＭ２３をオフ状態に設定する信号（例えば、０Ｖ）を出力する。抵抗素子Ｒ２は、トランジスタＭ２３を流れる電流Ｉｂを制限する。

【0145】

以下に、図１０に示す半導体装置２の回路接続について説明する。

【0146】

制御信号ＳＡ１は、ノードＡ１に入力される。ノードＡ１は、トランジスタＭ１３のゲート及びトランジスタＭ１４のゲートに接続される。

【0147】

【0148】

【0149】

ローサイドドライバＭ０のゲートと接地電圧ＧＮＤノードとの間には、ゲート耐圧保護回路１２が接続される。

【0150】

また、ノードＡ１は、ゲート制御回路Ｇ３の第１入力端に接続される。ローサイドドライバＭ０のゲートは、ゲート制御回路Ｇ３の第２入力端に接続される。そして、ゲート制御回路Ｇ３の出力端は、トランジスタＭ１５のゲートに接続される。

【0151】

トランジスタＭ１５のドレインは、トランジスタＭ１６のゲート及びドレイン、並びにトランジスタＭ１７のゲートに接続される。トランジスタＭ１５のソースは、抵抗素子Ｒ１を介して接地電圧ＧＮＤノードに接続される。

【0152】

【0153】

【0154】

【0155】

トランジスタＭ２１のソース、及びハイサイドドライバＭ１のソースは、電源電圧ＶＤＤノードに接続される。

【0156】

ハイサイドドライバＭ１のゲートと電源電圧ＶＤＤノードとの間には、ゲート耐圧保護回路２２が接続される。

【0157】

また、ノードＢ１は、ゲート制御回路Ｇ４の第１入力端に接続される。ハイサイドドライバＭ１のゲートは、ゲート制御回路Ｇ４の第２入力端に接続される。そして、ゲート制御回路Ｇ４の出力端は、トランジスタＭ２３のゲートに接続される。

【0158】

トランジスタＭ２３のドレインは、ハイサイドドライバＭ１のゲートに接続される。トランジスタＭ２３のソースは、抵抗素子Ｒ２を介して接地電圧ＧＮＤノードに接続される。

【0159】

ローサイドドライバＭ０のドレイン、及びハイサイドドライバＭ１のドレインは、出力端子ＴＯに接続される。

【0160】

なおここでは、ゲート耐圧保護回路１２及び２２を備える例を示すが、ゲート耐圧保護回路１２及び２２は削除することも可能である。削除することによって回路の消費電力を削減、また、回路面積を縮小し、より低コストな設計とすることも可能である。

【0161】

２．２第２実施形態の動作
次に、第２実施形態の半導体装置２の動作について説明する。図１１は、第２実施形態の半導体装置の動作を示すタイミングチャートであり、半導体装置２内の各部の電圧及び電流を示す。

【0162】

半導体装置２の出力端子ＴＯから出力される出力電圧ＶＯＸが、（１）２０Ｖから０Ｖに遷移する場合、及び（２）０Ｖから２０Ｖに遷移する場合の動作を説明する。ローサイドドライバＭ０には接地電圧（例えば、０Ｖ）が供給され、ハイサイドドライバＭ１には電源電圧（例えば、２０Ｖ）が供給されている。また、ノードＡ１には制御信号ＳＡ１が入力され、ノードＢ１には制御信号ＳＢ１が入力される。

【0163】

（１）出力電圧ＶＯＸが２０Ｖから０Ｖに遷移する場合
先ず、時刻ｔ０において、出力端子ＴＯから出力電圧ＶＯＸとして２０Ｖが出力されている。このとき、ノードＡ１に入力される制御信号ＳＡ１は、“Ｌ”、例えば、０Ｖに設定され、ゲート制御回路Ｇ３からの出力電圧は０Ｖに設定されている。また、ノードＢ１に入力される制御信号ＳＢ１は、“Ｈ”、例えば、５Ｖに設定され、ゲート制御回路Ｇ４からの出力電圧は０Ｖに設定されている。

【0164】

【0165】

【0166】

【0167】

【0168】

【0169】

【0170】

【0171】

【0172】

また、時刻ｔ２において、制御信号ＳＡ１が“Ｈ”に設定されると、ゲート制御回路Ｇ３の第１入力端に５Ｖが入力される。ゲート制御回路Ｇ３の第２入力端には、ローサイドドライバＭ０のゲートの電圧が入力される。ここで、ゲート制御回路Ｇ３は、ローサイドドライバＭ０のゲート－ソース間電圧が設定された閾値電圧（例えば、５Ｖ）より低く、かつ制御信号ＳＡ１が“Ｈ”のとき、ゲート制御回路Ｇ３の出力端から５Ｖを出力する。一方、ローサイドドライバＭ０のゲート－ソース間電圧が設定された閾値電圧以上であるとき、０Ｖを出力する。ここでは、ローサイドドライバＭ０のゲート－ソース間電圧が、設定された閾値電圧より低いため、ゲート制御回路Ｇ３の出力端からトランジスタＭ１５のゲートに５Ｖが供給される。このため、トランジスタＭ１５がオフ状態からオン状態に遷移する。これにより、トランジスタＭ１５の電流経路に電流Ｉｃが流れる。電流Ｉｃは、例えば１０ｍＡである。

【0173】

ここで、トランジスタＭ１６とトランジスタＭ１７は、カレントミラー回路を構成する。このため、トランジスタＭ１７の電流経路に流れる電流Ｉａの電流値は、電流Ｉｃと同じ電流値となる。この電流Ｉａは、電源電圧ＶＤＤノードからトランジスタＭ１７を介して、ローサイドドライバＭ０のゲートに流れ込み、ローサイドドライバＭ０のゲートを充電する。電流Ｉａは、ローサイドドライバＭ０のゲートの電圧を、０Ｖから５Ｖに上昇させるためのブースト電流として働く。これにより、ローサイドドライバＭ０のゲートの電圧は、０Ｖから５Ｖに急速に上昇する。

【0174】

ゲート制御回路Ｇ３は、ローサイドドライバＭ０のゲートの電圧が５Ｖに上昇するまで、トランジスタＭ１５のゲートに５Ｖを供給する。そして、ローサイドドライバＭ０のゲートの電圧が５Ｖに達すると、ゲート制御回路Ｇ３は５Ｖの供給を停止する。

【0175】

上記動作により、時刻ｔ３において、出力端子ＴＯから出力電圧ＶＯＸとして０Ｖが出力される。上述したように、電源電圧ＶＤＤノードからローサイドドライバＭ０のゲートに流れ込む電流Ｉａが、ローサイドドライバＭ０のゲートの電圧を０Ｖから５Ｖに急速に上昇させる。このため、ローサイドドライバＭ０は、オフ状態からオン状態へ急速に遷移する。これにより、図１１においてＳＲ３にて示すように、出力端子ＴＯから出力される出力電圧ＶＯＸは、２０Ｖから０Ｖへ急速に低下する。すなわち、出力電圧ＶＯＸのスルーレートを向上させることができる。

【0176】

【0177】

なお、本実施形態では、ゲート制御回路Ｇ３でローサイドドライバＭ０のゲートの電圧を制限できない場合に備えて、ゲート耐圧保護回路１２を設けている。ゲート耐圧保護回路１２は、ゲート制御回路Ｇ３でローサイドドライバＭ０のゲート－ソース間電圧をゲート－ソース間の耐圧以下に制限できない場合に動作する。ゲート耐圧保護回路１２は、電流Ｉａの流れ込みによってローサイドドライバＭ０のゲート－ソース間電圧がゲート－ソース間の耐圧より高くなるのを防止する。

【0178】

ゲート制御回路Ｇ３は、ローサイドドライバＭ０のゲートの電圧と制御信号ＳＡ１とを受け取り、ローサイドドライバＭ０のゲート－ソース間電圧が設定された閾値電圧（例えば、５Ｖ）より低く、かつ制御信号ＳＡ１が”Ｈ“のときとき、トランジスタＭ１５をオン状態に設定するための信号（例えば、５Ｖ）を出力する。そして、ローサイドドライバＭ０のゲートの電圧が５Ｖに達すると、トランジスタＭ１５をオフ状態に設定するための信号（例えば、０Ｖ）を出力する。このため、ローサイドドライバＭ０のゲートの電圧が５Ｖに達するまで、電源電圧ＶＤＤノードからローサイドドライバＭ０のゲートに電流Ｉａが流れ込む。そして、ローサイドドライバＭ０のゲートの電圧が５Ｖに達すると、電源電圧ＶＤＤノードからローサイドドライバＭ０のゲートに流れる電流Ｉａが停止する。このため、ローサイドドライバＭ０のゲート－ソース間電圧は、５Ｖ以下に制限される。これにより、ゲート－ソース間の耐圧より高い電圧がゲート－ソース間に印加されることによって生じるローサイドドライバＭ０の破壊を防止することができる。

【0179】

また、トランジスタＭ１５のソースと接地電圧ＧＮＤノードとの間には、抵抗素子Ｒ１が接続されている。抵抗素子Ｒ１は、トランジスタＭ１５がオン状態に設定されたときに、トランジスタＭ１５の電流経路に流れる電流Ｉｃを調整する。抵抗素子Ｒ１によって電流Ｉｃの電流値を調整することにより、ブースト電流としての電流Ｉａの電流値を調整する。これにより、ローサイドドライバＭ０のゲートの電圧が０Ｖから５Ｖに上昇する速度を調整できる。

【0180】

（２）出力電圧ＶＯＸが０Ｖから２０Ｖに遷移する場合
時刻ｔ３において、出力端子ＴＯから出力電圧ＶＯＸとして０Ｖが出力されている。このとき、ノードＡ１に入力される制御信号ＳＡ１は、“Ｈ”、例えば、５Ｖに設定され、ゲート制御回路Ｇ３からの出力電圧は０Ｖに設定されている。ノードＢ１に入力される制御信号ＳＢ１は、“Ｌ”、例えば、０Ｖに設定され、ゲート制御回路Ｇ４からの出力電圧は０Ｖに設定されている。

【0181】

【0182】

【0183】

【0184】

【0185】

【0186】

【0187】

【0188】

【0189】

また、時刻ｔ５において制御信号ＳＢ１が“Ｈ”に設定されると、ゲート制御回路Ｇ４の第１入力端に５Ｖが入力される。ゲート制御回路Ｇ４の第２入力端には、ハイサイドドライバＭ１のゲートの電圧が入力される。ここで、ゲート制御回路Ｇ４は、ハイサイドドライバＭ１のソース－ゲート間電圧が設定された閾値電圧（例えば、５Ｖ）より低く、かつ制御信号ＳＢ１が“Ｈ”のとき、ゲート制御回路Ｇ４の出力端から５Ｖを出力する。一方、ハイサイドドライバＭ１のソース－ゲート間電圧が設定された閾値電圧以上であるとき、０Ｖを出力する。ここでは、ハイサイドドライバＭ１のソース－ゲート間電圧が設定された閾値電圧より低いため、ゲート制御回路Ｇ４の出力端からトランジスタＭ２３のゲートに５Ｖが供給される。このため、トランジスタＭ２３がオフ状態からオン状態に遷移する。これにより、トランジスタＭ２３の電流経路に電流Ｉｂが流れる。電流Ｉｂは、例えば１０ｍＡである。

【0190】

この電流Ｉｂは、ハイサイドドライバＭ１のゲートからトランジスタＭ２３を介して、接地電圧ＧＮＤノードに引き込まれ、ハイサイドドライバＭ１のゲートの電圧を低下させる。これにより、ハイサイドドライバＭ１のゲートの電圧は、２０Ｖから１５Ｖに急速に低下する。

【0191】

ゲート制御回路Ｇ４は、ハイサイドドライバＭ１のゲートの電圧が１５Ｖに低下するまで、トランジスタＭ２３のゲートに５Ｖを供給する。そして、ハイサイドドライバＭ１のゲートの電圧が１５Ｖに低下すると、ゲート制御回路Ｇ４は５Ｖの供給を停止する。

【0192】

上記動作により、時刻ｔ６において、出力端子ＴＯから出力電圧ＶＯＸとして２０Ｖが出力される。上述したように、ハイサイドドライバＭ１のゲートから接地電圧ＧＮＤノードに流れる電流Ｉｂが、ハイサイドドライバＭ１のゲートの電圧を２０Ｖから１５Ｖに急速に低下させる。このため、ハイサイドドライバＭ１は、オフ状態からオン状態へ急速に遷移する。これにより、図１１においてＳＲ４にて示すように、出力端子ＴＯから出力される出力電圧ＶＯＸは、０Ｖから２０Ｖへ急速に上昇する。すなわち、出力電圧ＶＯＸのスルーレートを向上させることができる。

【0193】

【0194】

なお、本実施形態では、ゲート制御回路Ｇ４でハイサイドドライバＭ１のゲートの電圧を制限できない場合に備えて、ゲート耐圧保護回路２２を設けている。ゲート耐圧保護回路２２は、ゲート制御回路Ｇ４でハイサイドドライバＭ１のソース－ゲート間電圧をソース－ゲート間の耐圧以下に制限できない場合に動作する。ゲート耐圧保護回路２２は、電流Ｉｂが流れることによってハイサイドドライバＭ１のゲートの電圧が下がり、ソース－ゲート間電圧がソース－ゲート間の耐圧より高くなるのを防止する。

【0195】

ゲート制御回路Ｇ４は、ハイサイドドライバＭ１のゲートの電圧と、制御信号ＳＢ１（ノードＢ１の電圧）とを受け取り、ハイサイドドライバＭ１のゲートの電圧が１５Ｖより高いとき、トランジスタＭ２３をオン状態に設定するための信号（例えば、５Ｖ）を出力する。そして、ハイサイドドライバＭ１のゲートの電圧が１５Ｖ以下に低下すると、トランジスタＭ２３をオフ状態に設定するための信号（例えば、０Ｖ）を出力する。このため、ハイサイドドライバＭ１のゲートの電圧が１５Ｖに低下するまで、ハイサイドドライバＭ１のゲートから接地電圧ＧＮＤノードに電流Ｉｂが流れる。そして、ハイサイドドライバＭ１のゲートの電圧が１５Ｖに低下すると、ハイサイドドライバＭ１のゲートから接地電圧ＧＮＤノードに流れる電流Ｉｂが停止する。このため、ハイサイドドライバＭ１のゲートの電圧は、１５Ｖ以上に制限される。これにより、ゲートの電圧が下がり、ソース－ゲート間電圧がソース－ゲート間の耐圧より高くなることによって生じるハイサイドドライバＭ１の破壊を防止することができる。

【0196】

【0197】

また、第２実施形態の動作では、ハイサイドドライバＭ１がオフ状態に設定された後、ローサイドドライバＭ０がオフ状態からオン状態へ遷移を開始するまでの間にデッドタイムを設けている。例えば、時刻ｔ１において、ハイサイドドライバＭ１のゲートの電圧を２０Ｖに設定して、ハイサイドドライバＭ１をオフ状態に設定する。その後、時刻ｔ２において、ローサイドドライバＭ０のゲートの電圧の０Ｖから５Ｖへの遷移を開始させて、ローサイドドライバＭ０のオフ状態からオン状態への遷移を開始させる。

【0198】

【0199】

【0200】

２．３半導体装置の変形例
次に、第２実施形態の半導体装置の変形例について説明する。

【0201】

図１０に示した半導体装置２では、第１実施形態と同様に、ローサイドプリドライバ１０及びハイサイドプリドライバ２０に、電気信号として制御信号ＳＡ１及びＳＢ１をそれぞれ直接入力したが、図４に示したように、ローサイドプリドライバ１０及びハイサイドプリドライバ２０の入力段に、電気的に絶縁された送信回路３１と受信回路３２を設け、送信回路３１から受信回路３２へ信号を伝達するようにしてもよい。

【0202】

送信回路３１から受信回路３２への信号の伝達には、例えば、図５、図６、及び図７に示したように、それぞれ光信号、磁気信号、及び電界信号が用いられる。

【0203】

また、抵抗素子Ｒ１及びＲ２に換えて温度依存性を持つ可変抵抗素子を用いてもよい。抵抗素子Ｒ１及びＲ２をそれぞれ可変抵抗素子に換えることで、半導体装置１Ｅの温度が上昇したときに、ローサイドドライバＭ０及びハイサイドドライバＭ１のオン抵抗が上昇して、電流駆動能力が低下してしまうのを防止する。以下に、抵抗素子Ｒ１及びＲ２に換えて可変抵抗素子を備える変形例１を示す。

【0204】

図１２は、第２実施形態の変形例１の構成を示す回路図である。半導体装置２Ａは、抵抗素子Ｒ１及びＲ２に換えて、温度依存性を持つ可変抵抗素子ＶＲ１及びＶＲ２をそれぞれ備える。この変形例１における動作及び効果は、図８に示した第１実施形態の変形例５と同様であるため、詳細な説明は省略する。

【0205】

前述したように、例えば、半導体装置２Ａの温度が上昇すると、ローサイドドライバＭ０のオン抵抗が上昇し、電流駆動能力が低下する。このため、電流Ｉａを増加させてローサイドドライバＭ０のゲートの電圧を０Ｖから５Ｖに急速に変化させる。これにより、ローサイドドライバＭ０の電流駆動能力が低下するのを補う。同様に、電流Ｉｂを増加させてハイサイドドライバＭ１のゲートの電圧を２０Ｖから１５Ｖに急速に変化させる。これにより、ハイサイドドライバＭ１の電流駆動能力が低下するのを補う。

【0206】

【0207】

図１３は、第２実施形態の変形例２の構成を示す回路図である。半導体装置２Ｂは、電源回路１１からの電圧Ｖ１を供給するトランジスタＭ１１と、トランジスタＭ１２及びローサイドドライバＭ０のゲートとの間に接続されたダイオードＤ１を備える。さらに、電源回路２１からの電圧Ｖ２を供給するトランジスタＭ２２と、トランジスタＭ２１及びハイサイドドライバＭ１のゲートとの間に接続されたダイオードＤ２を備える。この変形例２における動作及び効果は、図９に示した第１実施形態の変形例６と同様であるため、詳細な説明は省略する。

【0208】

２．３第２実施形態の効果
第２実施形態のゲートドライバを含む半導体装置によれば、出力電圧のスルーレートを向上させることができる。

【0209】

第２実施形態の構成では、内部電源回路として半導体装置内に設けられた電源回路１１と異なる電源電圧ＶＤＤノードからローサイドドライバＭ０のゲートに電流Ｉａを供給するゲート昇圧回路１４を備えることにより、ローサイドドライバＭ０のゲートの電圧を０Ｖから５Ｖに急速に上昇させる。これにより、ローサイドドライバＭ０をオフ状態からオン状態に急速に遷移させることができ、ローサイドドライバＭ０から出力される出力電圧のスルーレートを高めることができる。また、ハイサイドドライバＭ１のゲートから接地電圧ＧＮＤノードに電流Ｉｂを流すゲート降圧回路２５を備えることにより、ハイサイドドライバＭ１のゲートの電圧を２０Ｖから１５Ｖに急速に低下させる。これにより、ハイサイドドライバＭ１をオフ状態からオン状態に急速に遷移させることができ、ハイサイドドライバＭ１から出力される出力電圧のスルーレートを高めることができる。

【0210】

また、第２実施形態の構成では、ローサイドドライバＭ０のゲートの電圧をモニタし、ゲート－ソース間電圧が設定された閾値電圧を超えると、トランジスタＭ１５をオフ状態に設定する電圧を出力するゲート制御回路Ｇ３を備える。ゲート制御回路Ｇ３は、ローサイドドライバＭ０のゲート－ソース間電圧がローサイドドライバＭ０をオン状態に遷移させる電圧（５Ｖ）に達するまで、トランジスタＭ１５をオン状態に設定する信号を出力する。そして、ローサイドドライバＭ０のゲートの電圧がローサイドドライバＭ０をオン状態に遷移させる電圧に達すると、トランジスタＭ１５をオフ状態に設定する信号を出力する。これにより、ゲートの電圧が上昇し、ゲート－ソース間電圧がゲート－ソース間の耐圧より高くなることによって生じるローサイドドライバＭ０の破壊を防止することができる。

【0211】

また、ハイサイドドライバＭ１のゲートの電圧をモニタし、ソース－ゲート間電圧が設定された閾値電圧以上になると、トランジスタＭ２３をオフ状態に設定する電圧を出力するゲート制御回路Ｇ４を備える。ゲート制御回路Ｇ４は、ハイサイドドライバＭ１のゲートの電圧がハイサイドドライバＭ１をオン状態に遷移させる電圧（１５Ｖ）に達するまで、トランジスタＭ２３をオン状態に設定する信号を出力する。そして、ハイサイドドライバＭ１のゲートの電圧がハイサイドドライバＭ１をオン状態に遷移させる電圧に達すると、トランジスタＭ２３をオフ状態に設定する信号を出力する。これにより、ゲートの電圧が低下し、ソース－ゲート間電圧がソース－ゲート間の耐圧より高くなることによって生じるハイサイドドライバＭ１の破壊を防止することができる。

【0212】

また、第２実施形態の構成では、半導体装置の温度が上昇するのに従って電流Ｉａ及びＩｂを増加させる素子あるいは回路を備えることにより、温度が上昇した場合でも、ローサイドドライバＭ０及びハイサイドドライバＭ１から出力される出力電圧のスルーレートを高めることができる。

【0213】

３．第３実施形態
第３実施形態の半導体装置について説明する。第３実施形態は、電源電圧ＶＤＤノードからローサイドドライバＭ０を構成するトランジスタのゲートへ電流Ｉａを流す経路に容量素子を設けることにより、ローサイドドライバＭ０のゲート－ソース間電圧が閾値電圧に達するまでの時間を短縮する例を示す。同様に、ハイサイドドライバＭ１を構成するトランジスタのゲートから接地電圧ＧＮＤノードへ電流Ｉｂを流す経路に容量素子を設けることにより、ハイサイドドライバＭ１のソース－ゲート間電圧が閾値電圧に達するまでの時間を短縮する例を示す。第３実施形態では、主に第１実施形態と異なる点について説明する。

【0214】

３．１半導体装置の構成
第３実施形態の半導体装置の構成の概要は、図１に示した第１実施形態と同様である。ここでは、半導体装置の構成の概要の説明は省略し、構成の詳細から説明する。

【0215】

図１４は、第３実施形態の半導体装置の構成の詳細を示す回路図である。

【0216】

第３実施形態の半導体装置３は、ローサイドドライバＭ０、ハイサイドドライバＭ１、ローサイドプリドライバ１０、及びハイサイドプリドライバ２０を備える。

【0217】

ローサイドプリドライバ１０は、トランジスタＭ１１、Ｍ１２、Ｍ１３、及びＭ１４、電源回路１１、ゲート耐圧保護回路１２、並びにゲート昇圧回路１５を備える。

【0218】

電源回路１１は、半導体装置３内の内部電源電圧として電圧Ｖ１を供給する。電圧Ｖ１は、例えば５Ｖである。

【0219】

ゲート耐圧保護回路１２は、ローサイドドライバＭ０のゲート－ソース間電圧がゲート－ソース間の耐圧を越えないように、ゲートの電圧を制限し、ローサイドドライバＭ０を保護する。ゲート耐圧保護回路１２は、ローサイドドライバＭ０のゲートの電圧が５Ｖより高くならないように、ゲートの電圧が５Ｖを越える場合に、ローサイドドライバＭ０のゲートから接地電圧ＧＮＤノードに電流を流し、ゲートの電圧を低下させる。

【0220】

ゲート昇圧回路１５は、電源電圧ＶＤＤノード及び容量素子（即ち、コンデンサ）Ｃ１からローサイドドライバＭ０のゲートに電流Ｉａを供給し、ローサイドドライバＭ０のゲートの電圧を昇圧する。ゲート昇圧回路１５は、トランジスタＭ１５及びＭ１８、抵抗素子Ｒ３、容量素子Ｃ１、レベルシフタ１６、並びにゲート制御回路Ｇ５を含む。

【0221】

レベルシフタ１６は、ノードＡ２に供給された信号の電圧レベルを変換し、変換した信号を出力する。例えば、レベルシフタ１６は、ノードＡ２に供給された信号が５Ｖのとき２０Ｖを出力し、ノードＡ２の供給された信号が０Ｖのとき１５Ｖを出力する。

【0222】

ゲート制御回路Ｇ５は、レベルシフタ１６からの出力信号を受け取り、出力信号に基づいた信号をトランジスタＭ１５のゲートに出力する。

【0223】

ハイサイドプリドライバ２０は、トランジスタＭ２１及びＭ２２、電源回路２１、ゲート耐圧保護回路２２、レベルシフタ２３、並びにゲート降圧回路２６を備える。

【0224】

電源回路２１は、半導体装置３内の内部電源電圧として電圧Ｖ２を供給する。電圧Ｖ２は、例えば１５Ｖである。

【0225】

【0226】

【0227】

ゲート降圧回路２６は、ハイサイドドライバＭ１のゲートから接地電圧ＧＮＤノードに電流Ｉｂを流し、ハイサイドドライバＭ１のゲートの電圧を降圧する。ゲート降圧回路２６は、トランジスタＭ２３及びＭ２４、抵抗素子Ｒ４、容量素子（即ち、コンデンサ）Ｃ２、並びにゲート制御回路Ｇ６を含む。

【0228】

ゲート制御回路Ｇ６は、制御信号ＳＢ１を受け取り、制御信号ＳＢ１に基づいた信号をトランジスタＭ２３のゲートに出力する。

【0229】

以下に、図１４に示す半導体装置３の回路接続について説明する。

【0230】

制御信号ＳＡ１は、ノードＡ１に入力される。ノードＡ１は、トランジスタＭ１３のゲート及びトランジスタＭ１４のゲートに接続される。

【0231】

【0232】

【0233】

ローサイドドライバＭ０のゲートと接地電圧ＧＮＤノードとの間には、ゲート耐圧保護回路１２が接続される。

【0234】

また、ノードＡ２は、レベルシフタ１６の入力端に接続される。レベルシフタ１６の出力端はノードＡ３に接続され、ノードＡ３はゲート制御回路Ｇ５の入力端に接続される。ゲート制御回路Ｇ５の出力端は、トランジスタＭ１５のゲートに接続される。

【0235】

トランジスタＭ１５のソースは、抵抗素子Ｒ３の一端、容量素子Ｃ１の一端、及びトランジスタＭ１８のドレインにそれぞれ接続される。抵抗素子Ｒ３の他端、容量素子Ｃ１の他端、及びトランジスタＭ１８のソースは、電源電圧ＶＤＤノードに接続される。すなわち、抵抗素子Ｒ３、容量素子Ｃ１、及びトランジスタＭ１８の電流経路は、電源電圧ＶＤＤノードとトランジスタＭ１５のソースとの間にそれぞれ並列に接続される。トランジスタＭ１８のゲートには、電源回路２１の出力端が接続される。さらに、トランジスタＭ１５のドレインは、ローサイドドライバＭ０のゲートに接続される。

【0236】

【0237】

【0238】

トランジスタＭ２１のソース、及びハイサイドドライバＭ１のソースは、電源電圧ＶＤＤノードに接続される。

【0239】

ハイサイドドライバＭ１のゲートと電源電圧ＶＤＤノードとの間には、ゲート耐圧保護回路２２が接続される。

【0240】

また、ノードＢ１は、ゲート制御回路Ｇ６の入力端に接続される。ゲート制御回路Ｇ６の出力端は、トランジスタＭ２３のゲートに接続される。トランジスタＭ２３のドレインは、ハイサイドドライバＭ１のゲートに接続される。トランジスタＭ２３のソースは、抵抗素子Ｒ４の一端、容量素子Ｃ２の一端、及びトランジスタＭ２４のドレインにそれぞれ接続される。抵抗素子Ｒ４の他端、容量素子Ｃ２の他端、及びトランジスタＭ２４のソースは、接地電圧ＧＮＤノードに接続される。すなわち、抵抗素子Ｒ４、容量素子Ｃ２、及びトランジスタＭ２４の電流経路は、トランジスタＭ２３のソースと接地電圧ＧＮＤノードとの間にそれぞれ並列に接続される。トランジスタＭ２４のゲートには、電源回路１１の出力端が接続される。

【0241】

ローサイドドライバＭ０のドレイン、及びハイサイドドライバＭ１のドレインは、出力端子ＴＯに接続される。

【0242】

３．２第３実施形態の動作
次に、第３実施形態の半導体装置３の動作について説明する。図１５は、第３実施形態の半導体装置の動作を示すタイミングチャートであり、半導体装置３内の各部の電圧及び電流を示す。

【0243】

半導体装置３の出力端子ＴＯから出力される出力電圧ＶＯＸが、（１）２０Ｖから０Ｖに遷移する場合、及び（２）０Ｖから２０Ｖに遷移する場合の動作を説明する。ローサイドドライバＭ０には接地電圧（例えば、０Ｖ）が供給され、ハイサイドドライバＭ１には電源電圧（例えば、２０Ｖ）が供給されている。また、ノードＡ１には制御信号ＳＡ１が入力され、ノードＢ１には制御信号ＳＢ１が入力される。

【0244】

（１）出力電圧ＶＯＸが２０Ｖから０Ｖに遷移する場合
先ず、時刻ｔ１０において、出力端子ＴＯから出力電圧ＶＯＸとして２０Ｖが出力されている。このとき、ノードＡ１に入力される制御信号ＳＡ１は、“Ｌ”、例えば、０Ｖに設定され、ゲート制御回路Ｇ５からの出力電圧は２０Ｖに設定されている。また、ノードＢ１に入力される制御信号ＳＢ１は、“Ｈ”、例えば、５Ｖに設定され、ゲート制御回路Ｇ６からの出力電圧は０Ｖに設定されている。

【0245】

次に、時刻ｔ１１において、制御信号ＳＢ１が“Ｌ”に設定される。すると、レベルシフタ２３からの出力電圧は２０Ｖから１５Ｖに低下し、ノードＢ２の電圧は１５Ｖに設定される。このため、トランジスタＭ２１のゲートに１５Ｖが供給される。トランジスタＭ２１のソースには、電源電圧ＶＤＤノードから２０Ｖが供給されている。これにより、トランジスタＭ２１はオフ状態からオン状態に遷移する。

【0246】

【0247】

【0248】

次に、時刻ｔ１２において、制御信号ＳＡ１が“Ｈ”に設定される。すると、ノードＡ１の電圧は５Ｖに設定される。このため、トランジスタＭ１３のゲートに５Ｖが供給される。トランジスタＭ１３のソースには、電源回路１１から５Ｖが供給される。これにより、トランジスタＭ１３はオン状態からオフ状態に遷移する。

【0249】

【0250】

【0251】

【0252】

【0253】

また、時刻ｔ１２において、制御信号ＳＡ１が“Ｈ”に設定されて、ノードＡ２の電圧が０Ｖに設定されると、レベルシフタ１６からの出力電圧は２０Ｖから１５Ｖに低下し、ノードＡ３の電圧は１５Ｖに設定される。すると、ゲート制御回路Ｇ５からトランジスタＭ１５のゲートに１５Ｖが出力される。また、電源回路２１からトランジスタＭ１８のゲートに１５Ｖが供給され、トランジスタＭ１８のソースに２０Ｖが供給されている。このため、トランジスタＭ１８はオン状態に設定される。トランジスタＭ１８がオン状態に設定されると、トランジスタＭ１５のソースには、２０Ｖが供給される。このため、トランジスタＭ１５はオフ状態からオン状態に遷移する。これにより、トランジスタＭ１５の電流経路に電流Ｉａが流れる。電流Ｉａは、例えば１０ｍＡである。

【0254】

ここで、電源電圧ＶＤＤノードとトランジスタＭ１５のソースとの間には、容量素子Ｃ１が設けられている。このため、容量素子Ｃ１から電流ＩａがトランジスタＭ１５を介してローサイドドライバＭ０のゲートに急速に流れ込み、ローサイドドライバＭ０のゲートを急速に充電し、ローサイドドライバＭ０の閾値電圧以上にローサイドドライバＭ０のゲートの電圧を引き上げる。電流Ｉａは、ローサイドドライバＭ０のゲートの電圧を、０Ｖから５Ｖに上昇させるためのブースト電流として働く。これにより、ローサイドドライバＭ０のゲートの電圧は、０Ｖから５Ｖに急速に上昇する。

【0255】

上記動作により、時刻ｔ１３において、出力端子ＴＯから出力電圧ＶＯＸとして０Ｖが出力される。上述したように、電源電圧ＶＤＤからローサイドドライバＭ０のゲートに流れ込む電流Ｉａが、ローサイドドライバＭ０のゲートの電圧を０Ｖから５Ｖに急速に上昇させる。このため、ローサイドドライバＭ０は、オフ状態からオン状態へ急速に遷移する。これにより、図１５においてＳＲ５にて示すように、出力端子ＴＯから出力される出力電圧ＶＯＸは、２０Ｖから０Ｖへ急速に低下する。すなわち、ローサイドドライバＭ０のゲート－ソース間電圧が閾値電圧に達するまでの時間を速めることができ、制御信号ＳＡ１を“Ｈ”に設定してから出力電圧ＶＯＸが電圧変化を開始するまでの時間を短縮できる。さらに、出力電圧ＶＯＸのスルーレートを向上させることができる。

【0256】

以上により、ハイサイドドライバＭ１から出力端子ＴＯへの２０Ｖの供給が遮断され、ローサイドドライバＭ０から出力端子ＴＯへ０Ｖが供給されることにより、時刻ｔ１３－ｔ１４において、出力電圧ＶＯＸが０Ｖに設定される。

【0257】

なお、ローサイドドライバＭ０のゲートと接地電圧ＧＮＤノードとの間には、ゲート耐圧保護回路１２が設けられている。ゲート耐圧保護回路１２は、電流Ｉａの流れ込みによってローサイドドライバＭ０のゲート－ソース間電圧がゲート－ソース間の耐圧より高くなるのを防止する。

【0258】

電源電圧ＶＤＤノード及び容量素子Ｃ１から電流ＩａがローサイドドライバＭ０のゲートに流れ込むと、ローサイドドライバＭ０のゲートの電圧が上昇する。そして、ローサイドドライバＭ０のゲートの電圧が５Ｖになった時点で、ゲート耐圧保護回路１２が動作を開始する。このため、ローサイドドライバＭ０のゲートからゲート耐圧保護回路１２を介して接地電圧ＧＮＤノードに電流Ｉａａが流れて、ローサイドドライバＭ０のゲートの電圧が低下する。これにより、ローサイドドライバＭ０のゲート－ソース間電圧は、５Ｖ以下に制限される。詳述すると、時刻ｔ１２において、電源電圧ＶＤＤノードからローサイドドライバＭ０のゲートに電流Ｉａが流れ始める。時刻ｔ１３以前の時刻ｔ１２ａにおいて、ローサイドドライバＭ０のゲートの電圧が５Ｖに達すると、ゲート耐圧保護回路１２が動作を開始し、ローサイドドライバＭ０のゲートから接地電圧ＧＮＤノードに電流Ｉａａが流れ始める。そして、時刻ｔ１３において、電流Ｉａと電流Ｉａａの流れが停止される。これにより、ゲート－ソース間の耐圧より高い電圧がゲートに印加されることによって生じるローサイドドライバＭ０の破壊を防止することができる。

【0259】

（２）出力電圧ＶＯＸが０Ｖから２０Ｖに遷移する場合
時刻ｔ１３において、出力端子ＴＯから出力電圧ＶＯＸとして０Ｖが出力されている。このとき、ノードＡ１に入力される制御信号ＳＡ１は、“Ｈ”、例えば、５Ｖに設定され、ゲート制御回路Ｇ５からの出力電圧は１５Ｖに設定されている。また、ノードＢ１に入力される制御信号ＳＢ１は、“Ｌ”、例えば、０Ｖに設定され、ゲート制御回路Ｇ６からの出力電圧は０Ｖに設定されている。

【0260】

次に、時刻ｔ１４において、制御信号ＳＡ１が“Ｌ”に設定される。すると、ノードＡ１の電圧は０Ｖに設定される。このため、トランジスタＭ１３のゲートに０Ｖが供給される。トランジスタＭ１３のソースには、電源回路１１から５Ｖが供給される。これにより、トランジスタＭ１３はオフ状態からオン状態に遷移する。

【0261】

【0262】

【0263】

【0264】

【0265】

次に、時刻ｔ１５において、制御信号ＳＢ１が“Ｈ”に設定される。すると、レベルシフタ２３からの出力電圧は１５Ｖから２０Ｖに上昇し、ノードＢ２の電圧は２０Ｖに設定される。このため、トランジスタＭ２１のゲートに２０Ｖが供給される。トランジスタＭ２１のソースには、２０Ｖが供給されている。これにより、トランジスタＭ２１はオン状態からオフ状態に遷移する。

【0266】

【0267】

【0268】

また、時刻ｔ１５において、制御信号ＳＢ１が“Ｈ”に設定される。すると、ゲート制御回路Ｇ６からトランジスタＭ２３のゲートに５Ｖが出力される。トランジスタＭ２３のゲートに５Ｖが供給されると、トランジスタＭ２３がオフ状態からオン状態に遷移する。これにより、トランジスタＭ２３の電流経路に電流Ｉｂが流れる。電流Ｉｂは、例えば１０ｍＡである。

【0269】

ここで、トランジスタＭ２３のソースと接地電圧ＧＮＤノードとの間には、容量素子Ｃ２が設けられている。このため、ハイサイドドライバＭ１のゲートから電流ＩｂがトランジスタＭ２３を介して容量素子Ｃ２に急速に引き込まれ、ハイサイドドライバＭ１のゲートの電圧を低下させる。これにより、ハイサイドドライバＭ１のゲートの電圧は、２０Ｖから１５Ｖに急速に低下する。

【0270】

上記動作により、時刻ｔ１６において、出力端子ＴＯから出力電圧ＶＯＸとして２０Ｖが出力される。上述したように、ハイサイドドライバＭ１のゲートから容量素子Ｃ２に流れる電流Ｉｂが、ハイサイドドライバＭ１のゲートの電圧を２０Ｖから１５Ｖに急速に低下させる。このため、ハイサイドドライバＭ１は、オフ状態からオン状態へ急速に遷移する。これにより、図１５においてＳＲ６にて示すように、出力端子ＴＯから出力される出力電圧ＶＯＸは、０Ｖから２０Ｖへ急速に上昇する。すなわち、出力電圧ＶＯＸのスルーレートを向上させることができる。

【0271】

以上により、ローサイドドライバＭ０から出力端子ＴＯへの０Ｖの供給が遮断され、ハイサイドドライバＭ１から出力端子ＴＯへ２０Ｖが供給されることにより、時刻ｔ１６－ｔ１７において、出力電圧ＶＯＸが２０Ｖに設定される。

【0272】

なお、電源電圧ＶＤＤノードとハイサイドドライバＭ１のゲートとの間には、ゲート耐圧保護回路２２が設けられている。ゲート耐圧保護回路２２は、ハイサイドドライバＭ１のゲートから電流Ｉｂが流れることによってハイサイドドライバＭ１のゲートの電圧が下がり、ゲート－ソース間電圧がゲート－ソース間の耐圧より高くなるのを防止する。ゲート耐圧保護回路２２は、例えば、ハイサイドドライバＭ１のゲートの電圧が１５Ｖより低くなるのを防止する。

【0273】

ハイサイドドライバＭ１のゲートから電流Ｉｂが容量素子Ｃ２に流れると、ハイサイドドライバＭ１のゲートの電圧が低下する。ハイサイドドライバＭ１のゲートの電圧が１５Ｖに低下した時点で、ゲート耐圧保護回路２２が動作を開始する。このため、電源電圧ＶＤＤノードからゲート耐圧保護回路２２を介してハイサイドドライバＭ１のゲートに電流Ｉｂｂが流れて、ハイサイドドライバＭ１のゲートの電圧を上昇させる。これにより、ハイサイドドライバＭ１のゲートの電圧は、１５Ｖ以上に制限される。詳述すると、時刻ｔ１５において、ハイサイドドライバＭ１のゲートから接地電圧ＧＮＤノードに電流Ｉｂが流れ始める。時刻ｔ１６以前の時刻ｔ１５ａにおいて、ハイサイドドライバＭ１のゲートの電圧が１５Ｖまで低下すると、ゲート耐圧保護回路２２が動作を開始し、電源電圧ＶＤＤノードからハイサイドドライバＭ１のゲートに電流Ｉｂｂが流れ始める。そして、時刻ｔ１６において、電流Ｉｂと電流Ｉｂｂの流れが停止される。これにより、ゲートの電圧が下がり、ソース－ゲート間電圧がソース－ゲート間の耐圧より高くなることによって生じるハイサイドドライバＭ１の破壊を防止することができる。

【0274】

また、第３実施形態の動作では、ハイサイドドライバＭ１がオフ状態に設定された後、ローサイドドライバＭ０がオフ状態からオン状態へ遷移を開始するまでの間にデッドタイムを設けている。例えば、時刻ｔ１１において、ハイサイドドライバＭ１のゲートの電圧を２０Ｖに設定して、ハイサイドドライバＭ１をオフ状態に設定する。その後、時刻ｔ１２において、ローサイドドライバＭ０のゲートの電圧の０Ｖから５Ｖへの遷移を開始させて、ローサイドドライバＭ０のオフ状態からオン状態への遷移を開始させる。

【0275】

同様に、ローサイドドライバＭ０がオフ状態に設定された後、ハイサイドドライバＭ１がオフ状態からオン状態へ遷移を開始するまでの間にデッドタイムを設けている。例えば、時刻ｔ１４において、ローサイドドライバＭ０のゲートの電圧を０Ｖに設定して、ローサイドドライバＭ０をオフ状態に設定する。その後、時刻ｔ１５において、ハイサイドドライバＭ１のゲートの電圧の２０Ｖから１５Ｖへの遷移を開始させて、ハイサイドドライバＭ１のオフ状態からオン状態への遷移を開始させる。

【0276】

【0277】

３．３半導体装置の変形例
次に、第３実施形態の半導体装置の変形例について説明する。

【0278】

図１４に示した半導体装置３では、第１実施形態と同様に、ローサイドプリドライバ１０及びハイサイドプリドライバ２０に、電気信号として制御信号ＳＡ１及びＳＢ１をそれぞれ直接入力したが、図４に示したように、ローサイドプリドライバ１０及びハイサイドプリドライバ２０の入力段に、電気的に絶縁された送信回路３１と受信回路３２を設け、送信回路３１から受信回路３２へ信号を伝達するようにしてもよい。

【0279】

【0280】

【0281】

図１６は、第３実施形態の変形例１の構成を示す回路図である。半導体装置３Ａは、電源回路１１からの電圧Ｖ１を供給するトランジスタＭ１１と、トランジスタＭ１２及びローサイドドライバＭ０のゲートとの間に接続されたダイオードＤ１を備える。さらに、電源回路２１からの電圧Ｖ２を供給するトランジスタＭ２２と、トランジスタＭ２１及びハイサイドドライバＭ１のゲートとの間に接続されたダイオードＤ２を備える。この変形例１における動作及び効果は、図９に示した第１実施形態の変形例６と同様であるため、詳細な説明は省略する。

【0282】

３．３第３実施形態の効果
第３実施形態のゲートドライバを含む半導体装置によれば、出力電圧のスルーレートを向上させることができる。

【0283】

第３実施形態の構成では、内部電源回路として半導体装置内に設けられた電源回路１１と異なる電源電圧ＶＤＤノード及び容量素子Ｃ１からローサイドドライバＭ０のゲートに電流Ｉａを供給するゲート昇圧回路１５を備えることにより、ローサイドドライバＭ０のゲートの電圧を０Ｖから５Ｖに急速に上昇させる。これにより、ローサイドドライバＭ０をオフ状態からオン状態に急速に遷移させることができ、ローサイドドライバＭ０から出力される出力電圧のスルーレートを高めることができる。また、ハイサイドドライバＭ１のゲートから接地電圧ＧＮＤノード及び容量素子Ｃ２に電流Ｉｂを流すゲート降圧回路２６を備えることにより、ハイサイドドライバＭ１のゲートの電圧を２０Ｖから１５Ｖに急速に低下させる。これにより、ハイサイドドライバＭ１をオフ状態からオン状態に急速に遷移させることができ、ハイサイドドライバＭ１から出力される出力電圧のスルーレートを高めることができる。

【0284】

また、第３実施形態の構成では、ローサイドドライバＭ０のゲートと接地電圧ＧＮＤノードとの間にゲート耐圧保護回路１２を備えることにより、ローサイドドライバＭ０のゲート－ソース間電圧がゲート－ソース間の耐圧を越えないように、ゲート－ソース間電圧を制限することができる。これにより、ゲートの電圧が上昇し、ゲート－ソース間電圧がゲート－ソース間の耐圧より高くなることによって生じるローサイドドライバＭ０の破壊を防止することができる。また、電源電圧ＶＤＤノードとハイサイドドライバＭ１のゲートとの間にゲート耐圧保護回路２２を備えることにより、ハイサイドドライバＭ１のソース－ゲート間電圧がソース－ゲート間の耐圧を越えないように、ソース－ゲート間電圧を制限することができる。これにより、ゲートの電圧が低下し、ソース－ゲート間電圧がソース－ゲート間の耐圧より高くなることによって生じるハイサイドドライバＭ１の破壊を防止することができる。

【0285】

４．その他
前述した実施形態の半導体装置は、以下のような実施態様を取り得る。

【0286】

１．外部から入力される電源電圧（ＶＤＤ）よりゲート－ソース間の耐圧が低い第１トランジスタ（Ｍ０）と、
前記電源電圧より低い第１電圧（Ｖ１）を出力する第１電源回路（１１）と、
前記第１電圧（Ｖ１）を電源として前記第１トランジスタ（Ｍ０）のゲートを駆動する第１回路（Ｍ１１、Ｍ１２）と、
前記電源電圧が供給される電源電圧ノードから前記第１トランジスタ（Ｍ０）のゲートに第１電流（Ｉａ）を供給する第２回路（１３（１４、１５））と、
を具備する半導体装置。

【0287】

２．前記第２回路による第１電流（Ｉａ）の供給は、前記第１回路（Ｍ１１、Ｍ１２）による前記第１トランジスタ（Ｍ０）のゲートへの前記第１電圧の供給と並行して第１の期間、実行される上記１に記載の半導体装置。

【0288】

３．前記第２回路（１３）は、
前記第１トランジスタ（Ｍ０）のゲートの電圧が前記第１電圧（Ｖ１）に達するまで、前記電源電圧ノードから前記第１トランジスタ（Ｍ０）のゲートに前記第１電流（Ｉａ）を供給し、
前記第１トランジスタ（Ｍ０）の前記ゲートの電圧が前記第１電圧（Ｖ１）に達したら、前記電源電圧ノードから前記第１トランジスタ（Ｍ０）のゲートへの前記第１電流の供給を停止する上記１または２に記載の半導体装置。

【0289】

４．前記第２回路（１３）は、
前記電源電圧ノードと前記第１トランジスタ（Ｍ０）のゲートとの間に接続された第２トランジスタ（Ｍ１７）、及び前記電源電圧ノードと接地電圧（ＧＮＤ）が供給される接地電圧ノードとの間に接続された第３トランジスタ（Ｍ１６）を有するカレントミラー回路と、
前記第３トランジスタ（Ｍ１６）と前記接地電圧ノードとの間に接続された第４トランジスタ（Ｍ１５）と、
を備える上記１乃至３のいずれか１つに記載の半導体装置。

【0290】

５．前記第２回路（１３）は、前記第４トランジスタ（Ｍ１５）と前記接地電圧ノードとの間に接続された抵抗素子（Ｒ１）を備える上記４に記載の半導体装置。

【0291】

６．前記第２回路（１３）は、前記第４トランジスタ（Ｍ１５）と前記接地電圧ノードとの間に接続され、温度の変化に応じて抵抗値が変化する抵抗素子（ＶＲ１）を備える上記４に記載の半導体装置。

【0292】

７．前記第２回路（１４）は、前記第１トランジスタ（Ｍ０）のゲートに入力端が接続され、前記第４トランジスタ（Ｍ１５）のゲートに出力端が接続され、前記第１トランジスタ（Ｍ０）のゲートの電圧に応じて、前記第４トランジスタ（Ｍ１５）のゲートに第１信号を供給する第３回路（Ｇ３）を備える上記４乃至６のいずれか１つに記載の半導体装置。

【0293】

８．前記第３回路（Ｇ３）は、
前記第１トランジスタ（Ｍ０）の前記ゲートの電圧が前記第１電圧より低いとき、前記第４トランジスタ（Ｍ１５）をオン状態に設定する前記第１信号を供給し、
前記第１トランジスタ（Ｍ０）の前記ゲートの電圧が前記第１電圧以上であるとき、前記第４トランジスタ（Ｍ１５）をオフ状態に設定する前記第１信号を供給する上記７に記載の半導体装置。

【0294】

９．前記第２回路（１５）は、前記電源電圧ノードと前記第１トランジスタ（Ｍ０）のゲートとの間に、互いに並列に接続されたトランジスタ（Ｍ１８）、抵抗素子（Ｒ３）、及び容量素子（Ｃ１）を備える上記１に記載の半導体装置。

【0295】

１０．前記第１トランジスタ（Ｍ０）のゲートと、接地電圧（ＧＮＤ）が供給される接地電圧ノードとの間に接続され、前記第１トランジスタ（Ｍ０）のゲートの電圧を前記第１電圧の電圧レベルに制限する保護回路（１２）をさらに具備する上記１乃至９のいずれか１つに記載の半導体装置。

【0296】

１１．第２信号を受信し、第２信号に応じた第３信号を送信する送信回路（３１）と、
前記送信回路と電気的に絶縁され、前記第３信号を受け取り、前記第３信号に応じた第４信号を生成する受信回路（３２）と、
をさらに具備し、
前記第１回路及び前記第２回路は、前記第４信号を受け取り、前記第４信号に基づいて動作する上記１乃至１０のいずれか１つに記載の半導体装置。

【0297】

１２．前記送信回路から前記受信回路に送信される前記第３信号は、光信号、磁気信号、及び電界信号のいずれか１つである上記１１に記載の半導体装置。

【0298】

１３．前記第１回路は、
前記第１電源回路（１１）の出力端と、接地電圧が供給される接地電圧ノードとの間に接続された第５トランジスタ（Ｍ１１）及び第６トランジスタ（Ｍ１２）と、
前記第５トランジスタ（Ｍ１１）と前記第６トランジスタ（Ｍ１２）との間に接続されたダイオード（Ｄ１）を備え、
前記第５トランジスタ（Ｍ１１）の第１端に前記第１電圧（Ｖ１）が供給され、
前記第５トランジスタ（Ｍ１１）の第２端に前記ダイオード（Ｄ１）のアノードが接続され、前記ダイオード（Ｄ１）のカソードに前記第１トランジスタ（Ｍ０）のゲート及び前記第６トランジスタ（Ｍ１２）の第１端が接続され、
前記第６トランジスタ（Ｍ１２）の第２端に前記接地電圧が供給される上記１乃至１２のいずれか１つに記載の半導体装置。

【0299】

１４．前記第１トランジスタ（Ｍ０）のゲート－ソース間の耐圧は、前記第１トランジスタ（Ｍ０）のドレイン－ソース間の耐圧より低い上記１乃至１３のいずれか１つに記載の半導体装置。

【0300】

１５．前記第１トランジスタ（Ｍ０）は、トランジスタ（ＭＸ）のゲートを駆動するゲートドライバである上記１乃至１４のいずれか１つに記載の半導体装置。

【0301】

１６．前記電源電圧（ＶＤＤ）よりソース－ゲート間の耐圧が低い第７トランジスタ（Ｍ１）と、
前記電源電圧より低い第２電圧（Ｖ２）を出力する第２電源回路（２１）と、
前記電源電圧（ＶＤＤ）と前記第２電源回路（２１）から出力される前記第２電圧（Ｖ２）とを電源として、前記第７トランジスタ（Ｍ１）のゲートを駆動する第４回路（Ｍ２１、Ｍ２２）と、
前記第７トランジスタ（Ｍ１）のゲートから接地電圧が供給される接地電圧ノードに第２電流（Ｉｂ）を供給する第５回路（２４（２５、２６））と、
をさらに具備する上記１乃至１５のいずれかに記載の半導体装置。

【0302】

１７．前記第５回路（２４）は、
前記第７トランジスタ（Ｍ１）のゲートの電圧が前記第２電圧（Ｖ２）に達するまで、前記第７トランジスタ（Ｍ１）のゲートから前記接地電圧ノードに前記第２電流（Ｉｂ）を供給し、
前記第７トランジスタ（Ｍ１）の前記ゲートの電圧が前記第２電圧（Ｖ２）に達したら、前記第７トランジスタ（Ｍ１）のゲートから前記接地電圧ノードへの前記第２電流の供給を停止する上記１６に記載の半導体装置。

【0303】

１８．前記第５回路（２４）は、
前記第７トランジスタ（Ｍ１）のゲートと前記接地電圧ノードとの間に接続された第８トランジスタ（Ｍ２３）と、
前記第８トランジスタ（Ｍ２３）と前記接地電圧ノードとの間に接続された抵抗素子（Ｒ２）と、
を備える上記１６または１７に記載の半導体装置。

【0304】

１９．前記第５回路（２５）は、前記第７トランジスタ（Ｍ１）のゲートに入力端が接続され、前記第８トランジスタ（Ｍ２３）のゲートに出力端が接続され、前記第７トランジスタ（Ｍ１）の前記ゲートの電圧に応じて、前記第８トランジスタ（Ｍ２３）のゲートに第２信号を供給する第６回路（Ｇ４）を備える上記１８に記載の半導体装置。

【0305】

２０．前記第５回路（２６）は、
前記第７トランジスタ（Ｍ１）のゲートと前記接地電圧ノードとの間に接続された第８トランジスタ（Ｍ２３）と、
前記第８トランジスタ（Ｍ２３）のソースと前記接地電圧ノードとの間に、互いに並列に接続されたトランジスタ（Ｍ２４）、抵抗素子（Ｒ４）、及び容量素子（Ｃ２）と、
を備える上記１６に記載の半導体装置。

【0306】

なお、本実施形態のゲートドライバを含む半導体装置には、例えば、フォトカプラあるいはデジタルアイソレータ等が用いられる。

【0307】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

【符号の説明】

【0308】

１…半導体装置、１Ａ…半導体装置、１Ｂ…半導体装置、１Ｃ…半導体装置、１Ｄ…半導体装置、１Ｅ…半導体装置、１Ｆ…半導体装置、２…半導体装置、２Ａ…半導体装置、２Ｂ…半導体装置、３…半導体装置、３Ａ…半導体装置、１０…ローサイドプリドライバ、１１…電源回路、１２…ゲート耐圧保護回路、１３…ゲート昇圧回路、１４…ゲート昇圧回路、１５…ゲート昇圧回路、１６…レベルシフタ、２０…ハイサイドプリドライバ、２１…電源回路、２２…ゲート耐圧保護回路、２３…レベルシフタ、２４…ゲート降圧回路、２５…ゲート降圧回路、２６…ゲート降圧回路、３０…制御回路、３１…送信回路、３２…受信回路、３３…制御回路、３４…絶縁部、Ａ１…ノード、Ａ２…ノード、Ａ３…ノード、Ｂ１…ノード、Ｂ２…ノード、Ｃ１…容量素子、Ｃ２…容量素子、Ｃａ…容量素子、Ｄ１…ダイオード、Ｄａ…発光ダイオード、Ｄｂ…フォトダイオード、Ｅａ…電極、Ｅｂ…電極、Ｇ１…ゲート制御回路、Ｇ２…ゲート制御回路、Ｇ３…ゲート制御回路、Ｇ４…ゲート制御回路、Ｌａ…インダクタ、Ｌｂ…インダクタ、Ｍ０…ローサイドドライバ、Ｍ１…ハイサイドドライバ、Ｍ１１…トランジスタ、Ｍ１２…トランジスタ、Ｍ１３…トランジスタ、Ｍ１４…トランジスタ、Ｍ１５…トランジスタ、Ｍ１６…トランジスタ、Ｍ１７…トランジスタ、Ｍ１８…トランジスタ、Ｍ２１…トランジスタ、Ｍ２２…トランジスタ、Ｍ２３…トランジスタ、Ｍ２４…トランジスタ、Ｒ１…抵抗素子、Ｒ２…抵抗素子、Ｒ３…抵抗素子、Ｒ４…抵抗素子、ＳＡ１…制御信号、ＳＢ１…制御信号、ＶＲ１…温度特性を持つ可変抵抗素子、ＶＲ２…温度特性を持つ可変抵抗素子。

【図1】