知財求人 - 知財ポータルサイト「IP Force」
▶ 株式会社東芝の特許一覧 ▶ 東芝エネルギーシステムズ株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025007653
(43)【公開日】2025-01-17
(54)【発明の名称】半導体モジュール、半導体モジュールの製造方法
(51)【国際特許分類】
H01L 25/07 20060101AFI20250109BHJP
【ＦＩ】
H01L25/04 C
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2023109194
(22)【出願日】2023-07-03
(71)【出願人】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(71)【出願人】
【識別番号】317015294
【氏名又は名称】東芝エネルギーシステムズ株式会社
(74)【代理人】
【識別番号】110001634
【氏名又は名称】弁理士法人志賀国際特許事務所
(72)【発明者】
【氏名】奥野 公晴
(72)【発明者】
【氏名】大部 利春
(72)【発明者】
【氏名】伊東 弘晃
(72)【発明者】
【氏名】市倉 優太
(72)【発明者】
【氏名】渡邉 尚威
(72)【発明者】
【氏名】瀧本 和靖
(72)【発明者】
【氏名】丸野 広司
(72)【発明者】
【氏名】田多 伸光
(72)【発明者】
【氏名】田代 匠太
(72)【発明者】
【氏名】丸山 裕
(72)【発明者】
【氏名】田中 翔
(72)【発明者】
【氏名】飯尾 尚隆
(72)【発明者】
【氏名】石黒 崇裕
(57)【要約】
【課題】半導体パッケージの出力端子とモジュールケースの天板との間で力が伝わりやすくする半導体モジュール、半導体モジュールの製造方法を提供することである。
【解決手段】実施形態の半導体モジュールは、半導体チップパッケージと、モジュールケースと、を持つ。半導体チップパッケージは、モジュールケースの天板に接続される出力端子を持つ。出力端子と天板とは、規定の締結方向で締結力を付与されて互いに接続される。出力端子と天板との間には、締結力を付与する前において締結方向で隙間が形成されるとともに、隙間を目標隙間量に調整するシムが配置される。実施形態の半導体モジュールの製造方法は、半導体チップパッケージの出力端子とモジュールケースの天板との間に、隙間を調整するシムを配置した後、出力端子と天板とに締結力を付与して、出力端子と天板とを互いに接続する。
【選択図】図３Ａ
【解決手段】実施形態の半導体モジュールは、半導体チップパッケージと、モジュールケースと、を持つ。半導体チップパッケージは、モジュールケースの天板に接続される出力端子を持つ。出力端子と天板とは、規定の締結方向で締結力を付与されて互いに接続される。出力端子と天板との間には、締結力を付与する前において締結方向で隙間が形成されるとともに、隙間を目標隙間量に調整するシムが配置される。実施形態の半導体モジュールの製造方法は、半導体チップパッケージの出力端子とモジュールケースの天板との間に、隙間を調整するシムを配置した後、出力端子と天板とに締結力を付与して、出力端子と天板とを互いに接続する。
【選択図】図３Ａ
【特許請求の範囲】
【請求項1】
半導体チップのコレクタ側およびエミッタ側の各々に金属電極を接合した半導体チップパッケージと、
前記半導体チップパッケージを収容するモジュールケースと、を備え、
前記半導体チップパッケージは、前記モジュールケースの天板に接続される出力端子を備え、
前記出力端子と前記天板とは、規定の締結方向で締結力を付与されて互いに接続され、
前記出力端子と前記天板との間には、締結力を付与する前において前記締結方向で隙間が形成されるとともに、前記隙間を目標隙間量に調整するシムが配置されている、半導体モジュール。
前記半導体チップパッケージを収容するモジュールケースと、を備え、
前記半導体チップパッケージは、前記モジュールケースの天板に接続される出力端子を備え、
前記出力端子と前記天板とは、規定の締結方向で締結力を付与されて互いに接続され、
前記出力端子と前記天板との間には、締結力を付与する前において前記締結方向で隙間が形成されるとともに、前記隙間を目標隙間量に調整するシムが配置されている、半導体モジュール。
【請求項2】
前記シムは、導電性グリスを塗布した状態で、前記出力端子と前記天板との間に配置されている、請求項１に記載の半導体モジュール。
【請求項3】
前記出力端子と前記天板とは、前記締結方向に沿うボルトを用いて締結され、
前記ボルトは、前記シムを貫通するように配置されている、請求項１又は２に記載の半導体モジュール。
前記ボルトは、前記シムを貫通するように配置されている、請求項１又は２に記載の半導体モジュール。
【請求項4】
前記モジュールケース内に複数の前記半導体チップパッケージが収容され、
前記シムの厚さは、前記モジュールケース内における各半導体チップパッケージの配置位置に応じて異なっている、請求項１又は２に記載の半導体モジュール。
前記シムの厚さは、前記モジュールケース内における各半導体チップパッケージの配置位置に応じて異なっている、請求項１又は２に記載の半導体モジュール。
【請求項5】
前記出力端子は、前記モジュールケースのパッケージ搭載面に沿う第一の方向における、前記半導体チップパッケージの本体の一側面から突出し、さらに前記パッケージ搭載面に沿う方向でかつ前記第一の方向と交差する第二の方向で、前記一側面の中央位置よりも一側にずれて配置され、
前記モジュールケース内に複数の前記半導体チップパッケージが収容され、
複数の前記半導体チップパッケージは、前記パッケージ搭載面に沿う方向で、互いに一側面同士を対向させて配置された半導体チップパッケージ対を構成している、請求項１又は２に記載の半導体モジュール。
前記モジュールケース内に複数の前記半導体チップパッケージが収容され、
複数の前記半導体チップパッケージは、前記パッケージ搭載面に沿う方向で、互いに一側面同士を対向させて配置された半導体チップパッケージ対を構成している、請求項１又は２に記載の半導体モジュール。
【請求項6】
前記出力端子は、前記半導体チップパッケージの前記本体の一側面に沿って前記天板側に延び、前記本体の上面よりも上方において、平面視で前記本体と反対側に突出するように延びている、請求項５に記載の半導体モジュール。
【請求項7】
半導体チップパッケージの出力端子とモジュールケースの天板との間に、規定の締結方向の隙間を設定するとともに、前記隙間を目標隙間量に調整するシムを配置した後、前記出力端子と前記天板とに締結力を付与して、前記出力端子と前記天板とを互いに接続する、半導体モジュールの製造方法。
【請求項8】
前記モジュールケース内に複数の前記半導体チップパッケージが収容され、
前記シムは、厚さの異なる複数種が設定され、
前記シムの厚さは、前記モジュールケース内における各半導体チップパッケージの配置位置に応じて異ならせる、請求項７に記載の半導体モジュールの製造方法。
前記シムは、厚さの異なる複数種が設定され、
前記シムの厚さは、前記モジュールケース内における各半導体チップパッケージの配置位置に応じて異ならせる、請求項７に記載の半導体モジュールの製造方法。
【請求項9】
前記モジュールケース内に複数の前記半導体チップパッケージが収容され、
前記シムは、厚さの異なる複数種が設定され、
前記シムの厚さは、各半導体チップパッケージの前記出力端子の実測高さに応じて異ならせる、請求項７又は８に記載の半導体モジュールの製造方法。
前記シムは、厚さの異なる複数種が設定され、
前記シムの厚さは、各半導体チップパッケージの前記出力端子の実測高さに応じて異ならせる、請求項７又は８に記載の半導体モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、半導体モジュール、半導体モジュールの製造方法に関する。
【背景技術】
【0002】
例えば、耐圧数ｋＶでＭＷ級の電力変換器を構築するためには、半導体素子の電流容量を大きくすることが求められる。そのために、複数の半導体素子を並列実装した半導体モジュールが提案されている。高圧大電流を許容するためには、半導体素子の故障時に半導体モジュールの運転継続性や安全性を確保することが必要である。
【0003】
大容量変換機向け半導体モジュールの防爆設計として、半導体パッケージの出力端子をモジュールケースの天板に接続することがある。この構成では、半導体素子の故障時に、出力端子が天板を押し上げて上方向に変形させ、並列配置された他の半導体パッケージを短絡故障（伴連れ短絡故障）させる。しかし、出力端子と天板との接続部の構造や公差によっては、伴連れ短絡故障発生確率が低くなる懸念がある。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特許第６８６０４５３号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明が解決しようとする課題は、半導体パッケージの出力端子とモジュールケースの天板との間で力が伝わりやすくする半導体モジュール、半導体モジュールの製造方法を提供することである。
【課題を解決するための手段】
【0006】
実施形態の半導体モジュールは、半導体チップパッケージと、モジュールケースと、を持つ。半導体チップパッケージは、モジュールケースの天板に接続される出力端子を持つ。出力端子と天板とは、規定の締結方向で締結力を付与されて互いに接続される。出力端子と天板との間には、締結力を付与する前において締結方向で隙間が形成されるとともに、隙間を目標隙間量に調整するシムが配置される。実施形態の半導体モジュールの製造方法は、半導体チップパッケージの出力端子とモジュールケースの天板との間に、隙間を調整するシムを配置した後、出力端子と天板とに締結力を付与して、出力端子と天板とを互いに接続する。
【図面の簡単な説明】
【0007】
【図1】実施形態の半導体モジュールの要部を示す正面図。
【図2】上記半導体モジュールにおける複数の半導体チップパッケージの配置を示す平面図。
【図3A】上記半導体モジュールの出力端子とモジュールケースの天板との間に目標隙間量を設けた状態を示す相当する正面図。
【図4】上記モジュールケースの角位置にある半導体チップパッケージにおいて、出力端子と天板とを締結した際の、トルク倍率とチップ発生応力倍率との相関を示すグラフ。
【図5】上記半導体チップパッケージのチップ応力増加倍率と短絡故障発生確率との相関を示すグラフ。
【図6】上記モジュールケースの中心位置にある半導体チップパッケージにおいて、出力端子と天板とを締結した際の、トルク倍率とチップ発生応力倍率との相関を示すグラフ。
【図7】上記天板の各部の隙間量を一定にしてこれら各部に締結力を付与した場合の、天板各部の位置と変位量との相関を示すグラフ。
【図8】上記半導体モジュールにおける複数の半導体チップパッケージの位置に応じた目標隙間量を示す平面図。
【図9】上記半導体モジュールにおける複数の半導体チップパッケージの配置の第一変形例を示す平面図。
【図10】上記半導体モジュールにおける複数の半導体チップパッケージの配置の第一変形例を示す正面図。
【図11】上記半導体モジュールにおける複数の半導体チップパッケージの配置の第二変形例を示す平面図。
【図12】上記半導体モジュールにおける複数の半導体チップパッケージの配置の第二変形例を示す正面図。
【発明を実施するための形態】
【0008】
以下、実施形態の半導体モジュール１を、図面を参照して説明する。なお、同一の又は対応する構成要素には同一の符号を付して複数回の説明を省略する場合がある。
【0009】
（半導体モジュール１）
図１は、実施形態の半導体モジュール１の要部を示す正面図である。図２は、半導体モジュール１における複数の半導体チップパッケージ１０の配置を示す平面図である。
実施形態の半導体モジュール１は、半導体素子（半導体チップ）２を含む半導体チップパッケージ１０を、モジュールケース５内に複数収容した構成である。半導体モジュール１は、複数の半導体チップパッケージ１０と、複数の半導体チップパッケージ１０を収容するモジュールケース５と、を備えている。
図１は、実施形態の半導体モジュール１の要部を示す正面図である。図２は、半導体モジュール１における複数の半導体チップパッケージ１０の配置を示す平面図である。
実施形態の半導体モジュール１は、半導体素子（半導体チップ）２を含む半導体チップパッケージ１０を、モジュールケース５内に複数収容した構成である。半導体モジュール１は、複数の半導体チップパッケージ１０と、複数の半導体チップパッケージ１０を収容するモジュールケース５と、を備えている。
【0010】
実施形態の半導体モジュール１は、ＭＷ級等の大容量電力変換器向けの半導体装置である。半導体モジュール１は、ＩＧＢＴ等の半導体素子２を含む半導体チップパッケージ１０を複数並列に備えて電流量を確保している。半導体モジュール１は、モジュールケース５内に複数の半導体チップパッケージ１０を格子状に配置している。例えば、半導体モジュール１は、設備内の水平な床面（設置場所）Ｇに設置される。半導体モジュール１は、モジュールケース５の下面を床面Ｇと平行にして設置される。
【0011】
図中矢印Ｚは、半導体モジュール１を設置場所Ｇに設置した際の上下方向（鉛直方向）を示す。矢印Ｚ方向は、設置場所Ｇの法線方向であり、設置場所Ｇが傾斜していれば矢印Ｚ方向も傾斜する。以下の説明における上下、前後、左右の向きは、特に記載が無ければ、半導体モジュール１を設置場所Ｇに設置した状態の向きと同一とする。図中矢印Ｙは前後方向、図中矢印Ｘは左右方向をそれぞれ示す。
【0012】
また、図中符号６はモジュールケース５の底部を構成する冷却器、符号１８は半導体チップパッケージ１０を封止する絶縁性封止材、符号１１は半導体チップパッケージ１０の金属ケース、符号８はモジュールケース５の天板、符号９はモジュールケース５の支柱（側壁）、符号２０は半導体チップ２のエミッタ電極３にスペーサ２０ａを介して接合されるエミッタ用導体、符号３０は半導体チップ２のコレクタ電極４に接合されるコレクタ用導体、符号３５は冷却器６に突設されて半導体チップパッケージ１０のコレクタ用導体３０に接合される凸部、をそれぞれ示す。
【0013】
（半導体チップパッケージ１０）
図１に示すように、半導体チップパッケージ１０は、例えば単一の半導体素子２と、半導体素子２を収容して覆う金属ケース１１と、金属ケース１１の内側で半導体素子２の表面（上面）のエミッタ電極３に一端側が接続され、一端側から他端側に向けて延び、他端側が金属ケース１１の外側に突出するエミッタ用導体（金属電極）２０と、半導体素子２の裏面（下面）のコレクタ電極４に接続されるコレクタ用導体（金属電極）３０と、を備えている。
図１に示すように、半導体チップパッケージ１０は、例えば単一の半導体素子２と、半導体素子２を収容して覆う金属ケース１１と、金属ケース１１の内側で半導体素子２の表面（上面）のエミッタ電極３に一端側が接続され、一端側から他端側に向けて延び、他端側が金属ケース１１の外側に突出するエミッタ用導体（金属電極）２０と、半導体素子２の裏面（下面）のコレクタ電極４に接続されるコレクタ用導体（金属電極）３０と、を備えている。
【0014】
半導体素子２は、エミッタ電極３を上方に向けるとともに、コレクタ電極４を下方に向けて水平に配置されている。
半導体素子２のエミッタ電極３側には、エミッタ用導体２０が配置されている。エミッタ電極３には、スペーサ２０ａを介して、エミッタ用導体２０が接続されている。スペーサ２０ａは、半田によりエミッタ電極３およびにエミッタ用導体２０にそれぞれ接合されている。スペーサ２０ａは、エミッタ用導体２０の一部として一体形成されてもよい。エミッタ用導体２０は、金属ケース１１の外側に突出し、モジュールケース５の天板８の下面８ａに通電可能に接続される。モジュールケース５の天板８は、半導体モジュール１のエミッタ電極となる。
半導体素子２のエミッタ電極３側には、エミッタ用導体２０が配置されている。エミッタ電極３には、スペーサ２０ａを介して、エミッタ用導体２０が接続されている。スペーサ２０ａは、半田によりエミッタ電極３およびにエミッタ用導体２０にそれぞれ接合されている。スペーサ２０ａは、エミッタ用導体２０の一部として一体形成されてもよい。エミッタ用導体２０は、金属ケース１１の外側に突出し、モジュールケース５の天板８の下面８ａに通電可能に接続される。モジュールケース５の天板８は、半導体モジュール１のエミッタ電極となる。
【0015】
半導体素子２のコレクタ電極４側には、コレクタ用導体３０が配置されている。コレクタ用導体３０には、冷却器６の凸部３５が通電可能に接続されている。コレクタ用導体３０および凸部３５は、例えば上下方向に沿うボルトを用いた締結等によって接続されている。冷却器６は、半導体チップパッケージ１０のコレクタ側に配置され、モジュールケース５の底部を構成している。冷却器６は、半導体モジュール１のコレクタ電極となる。
【0016】
半導体チップ２は、金属ケース１１に収納されている。金属ケース１１内に配置された構成は、金属ケース１１内に封入された絶縁性封止材１８によって封止されている。絶縁性封止材１８は、金属ケース１１の外側も被覆している。金属ケース１１およびその内側に配置された構成、ならびに金属ケース１１の内外に設けられた絶縁封止材１８を含んで、半導体チップパッケージ１０の本体１０ｃと称する。
【0017】
金属ケース１１は、半導体チップ２と平行に配置される上下壁１２，１３と、上下壁１２，１３の例えば左右方向一側（図中左側）の端部間に渡る側壁１４と、を備えている。金属ケース１１は、上下壁１２，１３を水平にして配置されている。金属ケース１１は、側壁１４を例えば前後方向に沿わせて配置されている。金属ケース１１は、例えばアルミ合金等の金属で構成されている。
【0018】
金属ケース１１は、側壁９と対向する部位を側部開口部１５とし、側部開口部１５に形成された開口を通じて、エミッタ用導体２０を金属ケース１１の内側から外側へ引き出し可能とする。図中符号１０ｄは半導体チップパッケージ１０の本体１０ｃにおけるエミッタ用導体２０が引き出される側の側面（右側面）を示す。
【0019】
エミッタ用導体２０は、金属ケース１１の内側から外側（図では右方）へ左右方向に沿って直線状に延びる基部２１と、金属ケース１１の外側で基部２１の先端側から上方に向けて屈曲し、上下方向に沿って直線状に延びる縦延出部２２と、縦延出部２２の先端側から右方（平面視で半導体チップパッケージ１０の本体１０ｃと反対側）に向けて屈曲し、左右方向に沿って直線状に延びる横延出部２３と、を一体に備えている。横延出部２３は、全体が半導体チップパッケージ１０の本体１０ｃの上面（本体上面１０ｅ）よりも上方に位置している。横延出部２３は、モジュールケース５の天板８に、上下方向に沿うボルト２４を用いた締結によって接続されている。
【0020】
金属ケース１１は、下壁１３に下部開口部（第二開口部）１６を有し、下部開口部１６に形成された開口を通じて、コレクタ用導体３０の下面を金属ケース１１の外側に露出可能とする。下部開口部１６が形成される部位には、絶縁封止材１８が設けられていない。コレクタ用導体３０は、金属ケース１１の内側に配置されるが、下部開口部１６を通じて、冷却器６の凸部３５と接続可能である。
【0021】
すなわち、半導体チップパッケージ１０は、冷却器６のパッケージ搭載面６ｂに上下方向で対向する下部に、冷却器６の凸部３５を挿入可能とするパッケージ開口部１０ｂを備えている。パッケージ開口部１０ｂは、冷却器６の凸部３５を、半導体チップパッケージ１０の内部に位置する半導体チップ２のコレクタ側（コレクタ用導体３０）に接合可能とする。冷却器６の凸部３５を半導体チップパッケージ１０の内部に接合した後、冷却器６と半導体チップパッケージ１０とは、第二絶縁性封止材１８ａにより絶縁される。
【0022】
（モジュールケース５）
図１に示すように、モジュールケース５は、冷却器６と、側壁９と、天板８と、を備えている。
冷却器６は、水平な上下面を有し、例えば冷媒を流す冷媒路を内蔵している。冷却器６の上面２３ａは、複数の半導体チップパッケージ１０を搭載するパッケージ搭載面６ｂを構成している。パッケージ搭載面６ｂの外周側には、上下方向に沿って側壁９が設けられている。側壁９は、例えば絶縁材料により形成されている。側壁９は、上下方向から見て、パッケージ搭載面６ｂの外周を囲うように連続して設けられている。側壁９は、上下方向から見て、パッケージ搭載面６ｂの外周の全周に渡って設けられている。冷却器６および側壁９は、上方に開放するケース本体５ａを形成している。側壁９の上端部は、ケース本体５ａの上端開口部５ｂを形成している。上端開口部５ｂに形成された開口は、水平な天板８によって閉塞されている。天板８は、上下方向から見て、冷却器６と重なるように設けられている。天板８は、上下方向から見た外周部が、側壁９により支持されている。冷却器６、側壁９および天板８は、例えば上下方向に沿うボルトを用いた締結等によって結合されている。
図１に示すように、モジュールケース５は、冷却器６と、側壁９と、天板８と、を備えている。
冷却器６は、水平な上下面を有し、例えば冷媒を流す冷媒路を内蔵している。冷却器６の上面２３ａは、複数の半導体チップパッケージ１０を搭載するパッケージ搭載面６ｂを構成している。パッケージ搭載面６ｂの外周側には、上下方向に沿って側壁９が設けられている。側壁９は、例えば絶縁材料により形成されている。側壁９は、上下方向から見て、パッケージ搭載面６ｂの外周を囲うように連続して設けられている。側壁９は、上下方向から見て、パッケージ搭載面６ｂの外周の全周に渡って設けられている。冷却器６および側壁９は、上方に開放するケース本体５ａを形成している。側壁９の上端部は、ケース本体５ａの上端開口部５ｂを形成している。上端開口部５ｂに形成された開口は、水平な天板８によって閉塞されている。天板８は、上下方向から見て、冷却器６と重なるように設けられている。天板８は、上下方向から見た外周部が、側壁９により支持されている。冷却器６、側壁９および天板８は、例えば上下方向に沿うボルトを用いた締結等によって結合されている。
【0023】
（冷却器６）
図１を参照し、冷却器６は、熱伝導性（熱伝導率）および導電性（導電率）の高いアルミニウム合金等の金属材料で形成された冷却器本体６ａを有している。冷却器本体６ａは、水平な上面６ｂを形成し、この上面６ｂをパッケージ搭載面６ｂとしている。冷却器本体６ａは、パッケージ搭載面６ｂから部分的に上方に突出する複数の凸部３５を備えている。複数の凸部３５は、モジュールケース５内に収容する複数の半導体チップパッケージ１０と同数に設けられている。各凸部３５は、対応する半導体チップパッケージ１０の配置位置にそれぞれ設けられている。
図１を参照し、冷却器６は、熱伝導性（熱伝導率）および導電性（導電率）の高いアルミニウム合金等の金属材料で形成された冷却器本体６ａを有している。冷却器本体６ａは、水平な上面６ｂを形成し、この上面６ｂをパッケージ搭載面６ｂとしている。冷却器本体６ａは、パッケージ搭載面６ｂから部分的に上方に突出する複数の凸部３５を備えている。複数の凸部３５は、モジュールケース５内に収容する複数の半導体チップパッケージ１０と同数に設けられている。各凸部３５は、対応する半導体チップパッケージ１０の配置位置にそれぞれ設けられている。
【0024】
各凸部３５は、冷却器本体６ａと同一材料で一体形成されている。各凸部３５は、パッケージ搭載面６ｂにおける水平な平面部から上方に断面一定で突出している。各凸部３５は、コレクタ用導体３０を兼ねている。各凸部３５は、対応する半導体チップパッケージ１０のコレクタ側に形成されたパッケージ開口部１０ｂに、下方から挿入される。各凸部３５は、対応する半導体チップパッケージ１０のコレクタ側にそれぞれ接続されている。
【0025】
図２は、冷却器６を上下方向（パッケージ搭載面６ｂの法線方向）から見た平面図である。
パッケージ搭載面６ｂには、複数の半導体チップパッケージ１０が前後左右に並んで配置されている。複数の半導体チップパッケージ１０は、前後方向および左右方向にそれぞれ間隔を空けて並んでいる。
パッケージ搭載面６ｂには、複数の半導体チップパッケージ１０が前後左右に並んで配置されている。複数の半導体チップパッケージ１０は、前後方向および左右方向にそれぞれ間隔を空けて並んでいる。
【0026】
図３Ａは、半導体チップパッケージ１０の出力端子（エミッタ用導体２０）とモジュールケース５の天板８とをボルト締結する前の状態を示す正面図、図３Ｂは、図３Ａの状態から出力端子２０と天板８とをボルト締結した後の状態を示す正面図である。
【0027】
図３Ａを参照し、天板８と出力端子２０との間には、シム（金属薄板材）２５が配置されている。シム２５は、その両面（天板８および出力端子２０の各々との接触面）に、導電性グリス２６が塗布されている。
半導体チップパッケージ１０をパッケージ搭載面６ｂに配置したとき、天板８の下面８ａと出力端子２０の上面（横延出部２３の上面２３ａ）との間には、上下方向の隙間Ｓ１が空く設定とされている。この隙間Ｓ１を目標となる隙間量（目標隙間量）Ｓ２に調整するために、厚さ違いの金属薄板材２５を複数種類用意し、隙間Ｓ１に応じて選択可能としている。
半導体チップパッケージ１０をパッケージ搭載面６ｂに配置したとき、天板８の下面８ａと出力端子２０の上面（横延出部２３の上面２３ａ）との間には、上下方向の隙間Ｓ１が空く設定とされている。この隙間Ｓ１を目標となる隙間量（目標隙間量）Ｓ２に調整するために、厚さ違いの金属薄板材２５を複数種類用意し、隙間Ｓ１に応じて選択可能としている。
【0028】
図３Ｂを参照し、出力端子２０と天板８とは、上下方向に沿うボルト２４により締結されている。半導体チップパッケージは、冷却器６に対して固定されている。この半導体チップパッケージの出力端子２０に天板８を締結することで、天板８の締結部周辺がボルト２４の締結力によって目標隙間量Ｓ２だけ下方に撓む。この撓みによって、天板８に応力が発生し、この応力が、出力端子２０ひいては半導体チップパッケージに入力される。天板８の締結部では、ボルト２４がシム２５を貫通するように配置され、ボルト２４の締結力によってシム２５を確実に挟圧する。
【0029】
（作用）
出力端子２０と天板８との接続部に複数の部品を配置する構造では、当該接続部の組み立ての複雑性が懸念される。実施形態の接続部の構造では、半導体チップパッケージ１０毎の出力端子２０の高さのばらつきを吸収するために、全ての出力端子２０の上面２３ａの高さを計測し、その高さに応じたシム（金属薄板材）２５を設置している。各半導体チップパッケージに適した厚さのシム２５を選定し、各半導体チップパッケージ１０の配置位置に応じた目標隙間量Ｓ２を設定することで、天板８の発生応力の均等化が図られる。
出力端子２０と天板８との接続部に複数の部品を配置する構造では、当該接続部の組み立ての複雑性が懸念される。実施形態の接続部の構造では、半導体チップパッケージ１０毎の出力端子２０の高さのばらつきを吸収するために、全ての出力端子２０の上面２３ａの高さを計測し、その高さに応じたシム（金属薄板材）２５を設置している。各半導体チップパッケージに適した厚さのシム２５を選定し、各半導体チップパッケージ１０の配置位置に応じた目標隙間量Ｓ２を設定することで、天板８の発生応力の均等化が図られる。
【0030】
天板８とシム２５との間、および出力端子２０とシム２５との間に、それぞれ導電性グリス２６を塗布することで、接触電気抵抗を低下させるとともに、天板８または出力端子２０にシム２５を仮止めすることができる。
その際、天板８とシム２５との間に隙間Ｓ１を設けるように設置する。これにより、ボルト２４で締結すると、出力端子２０を引き上げ半導体チップ２にあらかじめ応力を発生させる。
その際、天板８とシム２５との間に隙間Ｓ１を設けるように設置する。これにより、ボルト２４で締結すると、出力端子２０を引き上げ半導体チップ２にあらかじめ応力を発生させる。
【0031】
図４は、モジュールケース５の角位置にある半導体チップパッケージ１０において、出力端子２０と天板８との間に目標隙間量Ｓ２を設けた状態から出力端子２０と天板８とを締結した際の、トルク倍率とチップ発生応力倍率との関係を示す図である。
図４の横軸のトルク倍率とは、ボルト２４の規定の締付トルクに対する実際のトルクの割合を示す。図４の縦軸のチップ発生応力倍率とは、ボルト２４を締め込んだ際に半導体チップ２に発生する応力の発生倍率を示す。
ボルト２４の軸力（トルク）を上げていくと、徐々にチップ発生応力が大きくなる。天板８と金属薄板材２５の間の隙間が０に近づくにつれ、チップ発生応力は一定になる。このときのチップ応力発生倍率を「１」とする。
図４の横軸のトルク倍率とは、ボルト２４の規定の締付トルクに対する実際のトルクの割合を示す。図４の縦軸のチップ発生応力倍率とは、ボルト２４を締め込んだ際に半導体チップ２に発生する応力の発生倍率を示す。
ボルト２４の軸力（トルク）を上げていくと、徐々にチップ発生応力が大きくなる。天板８と金属薄板材２５の間の隙間が０に近づくにつれ、チップ発生応力は一定になる。このときのチップ応力発生倍率を「１」とする。
【0032】
図５は、チップ応力増加倍率と短絡故障発生確率との関係を示す図である。
チップ応力増加倍率は、半導体素子２にクラックが発生する応力を「１」とした場合の応力増加倍率である。半導体素子２に発生する応力が基準値「１」より小さいとクラックが発生しない。半導体素子２に発生する応力が基準値「１」を超えて大きいほどクラックが発生しやすい。例えば、図５に示す特性を利用して、半導体モジュール１内に並列した半導体素子２を伴連れ短絡故障させる。例えば、初期応力が基準値「１」を超えず、かつ、初期応力と追加応力との合計が基準値「１」を超えるように設計する。これにより、通常時は短絡故障を起こさず、何れかの半導体チップ２の故障時には他の半導体チップ２の伴連れ短絡故障を起こすことができる。例えば、図４のグラフを参照し、ボルト２４の締結トルクによる初期応力が基準値「１」を超えないように、目標隙間量Ｓ２およびトルクを設定する。
チップ応力増加倍率は、半導体素子２にクラックが発生する応力を「１」とした場合の応力増加倍率である。半導体素子２に発生する応力が基準値「１」より小さいとクラックが発生しない。半導体素子２に発生する応力が基準値「１」を超えて大きいほどクラックが発生しやすい。例えば、図５に示す特性を利用して、半導体モジュール１内に並列した半導体素子２を伴連れ短絡故障させる。例えば、初期応力が基準値「１」を超えず、かつ、初期応力と追加応力との合計が基準値「１」を超えるように設計する。これにより、通常時は短絡故障を起こさず、何れかの半導体チップ２の故障時には他の半導体チップ２の伴連れ短絡故障を起こすことができる。例えば、図４のグラフを参照し、ボルト２４の締結トルクによる初期応力が基準値「１」を超えないように、目標隙間量Ｓ２およびトルクを設定する。
【0033】
図６は、モジュールケース５のパッケージ搭載面６ｂの中心位置にある半導体チップパッケージ１０において、出力端子２０と天板８との間に目標隙間量Ｓ２を設けた状態から出力端子２０と天板８とを締結した際の、トルク倍率とチップ発生応力倍率との関係を示す図である。
【0034】
天板８と金属薄板材２５の間の隙間が０に近づくにつれ、チップ発生応力は一定になる。このときのチップ応力発生倍率は、モジュールケース５の角位置にある半導体チップパッケージ１０では「１」であるが、モジュールケース５の中心位置にある半導体チップパッケージ１０では半分程度である。
【0035】
モジュールケース５の角位置では天板８が支柱９（側壁９）に近く、撓みに対する発生応力が大きいため、半導体チップパッケージ１０に発生する応力も大きくなる。モジュールケース５の中心位置では天板８が支柱９（側壁９）から遠く、撓みに対する発生応力が相対的に小さいため、半導体チップパッケージ１０に発生する応力も相対的に小さくなる。すなわち、半導体モジュール１内の位置により半導体チップ２に発生する応力にばらつきが出る。
【0036】
目標隙間量Ｓ２を一定とした場合、例えばモジュールケース５の角位置にある半導体チップパッケージ１０の目標隙間量Ｓ２に合わせると、モジュールケース５の中心位置にある半導体チップパッケージ１０では発生応力が低下し、伴連れ短絡故障を起こし難くなる。例えばモジュールケース５の中心位置にある半導体チップパッケージ１０の目標隙間量Ｓ２に合わせると、モジュールケース５の角位置にある半導体チップパッケージ１０では半導体素子２にクラックが発生しやすくなる。
【0037】
実施形態では、各半導体チップパッケージ１０の半導体素子２に発生する応力を均等化するために、モジュールケース５内の位置によって天板８の撓みすなわち目標隙間量Ｓ２を異ならせている。実施形態では、厚さ違いの金属薄板材２５を複数種類用意し、天板８と出力端子２０との間の隙間Ｓ１に応じて選択可能としている。
【0038】
図７は、天板８の各部に対応する隙間量Ｓ２を一定としてこれらの各部にボルト２４による締結力を付与した場合の、天板８各部の位置と変形量との関係を示す図である。
【0039】
図７の横軸は、半導体モジュール１内の半導体チップパッケージ１０の位置を示す。パッケージ搭載面６ｂに沿う第一の方向で、位置「０」および位置「４」は支柱９（側壁９）の位置（半導体モジュール１の角位置に対応）となり、位置「２」は第一の方向の中央位置（半導体モジュール１の中心位置に対応）となる。
図７の縦軸は、側壁９の上端高さを「１」とした場合の天板８の上下方向の変位量率（変形率）を示す。
図７の縦軸は、側壁９の上端高さを「１」とした場合の天板８の上下方向の変位量率（変形率）を示す。
【0040】
図７に示すように、天板８は、側壁９から離れるほど変形しやすくなり、チップ発生応力を低下させる。伴連れ短絡故障を起こしやすくするためには、チップ発生応力を大きくする必要がある。
【0041】
図８は、半導体モジュール１内の半導体チップパッケージ１０の位置に応じた目標隙間量Ｓ２を示す図である。
図７で説明したように、天板８は、側壁９に近いほど変形し難く、チップ発生応力が大きくなりやすい。このため、側壁９に近い半導体チップパッケージ１０Ｘ，１０Ｙの目標隙間量Ｓ２は、半導体モジュール１の中心に近い半導体チップパッケージ１０Ｚの目標隙間量Ｓ２よりも、低い値に設定される。特に、側壁９の角部に近い半導体チップパッケージ１０Ｘの目標隙間量Ｓ２は、側壁９の中央部に近い半導体チップパッケージ１０Ｙの目標隙間量Ｓ２よりも低い値に設定される。天板８は、側壁９から離れるほど変形しやすくなるので、半導体モジュール１の中心に近い半導体チップパッケージ１０Ｚの目標隙間量Ｓ２は、側壁９に近い半導体チップパッケージ１０Ｘ，１０Ｙの目標隙間量Ｓ２よりも、高い値に設定される。これにより、半導体モジュール１の全ての半導体チップパッケージ１０に一定のチップ発生応力を発生させることが可能である。
図７で説明したように、天板８は、側壁９に近いほど変形し難く、チップ発生応力が大きくなりやすい。このため、側壁９に近い半導体チップパッケージ１０Ｘ，１０Ｙの目標隙間量Ｓ２は、半導体モジュール１の中心に近い半導体チップパッケージ１０Ｚの目標隙間量Ｓ２よりも、低い値に設定される。特に、側壁９の角部に近い半導体チップパッケージ１０Ｘの目標隙間量Ｓ２は、側壁９の中央部に近い半導体チップパッケージ１０Ｙの目標隙間量Ｓ２よりも低い値に設定される。天板８は、側壁９から離れるほど変形しやすくなるので、半導体モジュール１の中心に近い半導体チップパッケージ１０Ｚの目標隙間量Ｓ２は、側壁９に近い半導体チップパッケージ１０Ｘ，１０Ｙの目標隙間量Ｓ２よりも、高い値に設定される。これにより、半導体モジュール１の全ての半導体チップパッケージ１０に一定のチップ発生応力を発生させることが可能である。
【0042】
実施形態の半導体モジュール１によれば、
複数の半導体チップパッケージ１０の締結部における各々の目標隙間量Ｓ２を管理することで、各半導体チップパッケージ１０内の半導体チップ２にボルト締結によって規定の応力を発生させる。これにより、各半導体チップパッケージ１０に短絡故障（伴連れ短絡故障）を発生させやすくすることができる。
半導体モジュール１内の各半導体チップパッケージ１０の配置位置に応じて異なった目標隙間量Ｓ２を決定することで、すべての半導体チップ２に同等の応力値を発生させる。これにより、伴連れ短絡故障が発生する半導体チップパッケージ１０の確率を増やすことができる。
複数の半導体チップパッケージ１０の締結部における各々の目標隙間量Ｓ２を管理することで、各半導体チップパッケージ１０内の半導体チップ２にボルト締結によって規定の応力を発生させる。これにより、各半導体チップパッケージ１０に短絡故障（伴連れ短絡故障）を発生させやすくすることができる。
半導体モジュール１内の各半導体チップパッケージ１０の配置位置に応じて異なった目標隙間量Ｓ２を決定することで、すべての半導体チップ２に同等の応力値を発生させる。これにより、伴連れ短絡故障が発生する半導体チップパッケージ１０の確率を増やすことができる。
【0043】
（変形例１）
図９、図１０は、半導体モジュール１内の半導体チップパッケージ１０の配置の第一変形例を示す。
出力端子２０は、モジュールケース５のパッケージ搭載面６ｂに沿う第一の方向（例えば左右方向）における、半導体チップパッケージ１０の本体１０ｃの一側面１０ｄ（図中左側から１列目および３列目に並ぶ半導体チップパッケージでは右側面、２列目および４列目に並ぶ半導体チップパッケージでは左側面）から本体１０ｃ外側に突出する。出力端子２０は、一側面１０ｄから本体１０ｃ外側に突出する。出力端子２０は、パッケージ搭載面６ｂに沿う方向でかつ第一の方向と交差する第二の方向（例えば前後方向）において、一側面１０ｄの中央位置ｃ１よりも一側に片寄って配置されている。
図９、図１０は、半導体モジュール１内の半導体チップパッケージ１０の配置の第一変形例を示す。
出力端子２０は、モジュールケース５のパッケージ搭載面６ｂに沿う第一の方向（例えば左右方向）における、半導体チップパッケージ１０の本体１０ｃの一側面１０ｄ（図中左側から１列目および３列目に並ぶ半導体チップパッケージでは右側面、２列目および４列目に並ぶ半導体チップパッケージでは左側面）から本体１０ｃ外側に突出する。出力端子２０は、一側面１０ｄから本体１０ｃ外側に突出する。出力端子２０は、パッケージ搭載面６ｂに沿う方向でかつ第一の方向と交差する第二の方向（例えば前後方向）において、一側面１０ｄの中央位置ｃ１よりも一側に片寄って配置されている。
【0044】
複数の半導体チップパッケージ１０は、半導体チップパッケージ対１０ｆを構成している。半導体チップパッケージ対１０ｆは、パッケージ搭載面６ｂに沿う方向で、互いに一側面１０ｄ同士を対向させている。半導体チップパッケージ対１０ｆは、各半導体チップパッケージ１０の間で出力端子２０を互い違いに配置している。このため、出力端子２０同士を互いに突き当てるように配置する場合と比べて、一対の半導体チップパッケージ１０の本体１０ｃ同士を接近させることが可能である。
【0045】
この変形例で例示するように、半導体チップパッケージ１０の目標隙間量Ｓ２は、モジュールケース５の角部から徐々に高い値に設定される構成に限らない。例えば、パッケージ搭載面６ｂに沿う一方向（図では前後方向）で、外側から内側に向けて徐々に高い値に設定される構成としてもよい。
【0046】
（変形例２）
図１１、図１２は、半導体モジュール１内の半導体チップパッケージ１０の配置の第二変形例を示す。
出力端子２０は、天板８との接続部を形成する横延出部２３が最も本体１０ｃ外側に突出している。横延出部２３は、本体１０ｃよりも上方に位置している。よって横延出部２３が互い違いに配置されていれば、横延出部２３を平面視で本体１０ｃとオーバーラップするように配置することが可能である。第二変形例の半導体チップパッケージ対１０ｆでは、一対の半導体チップパッケージ１０の本体１０ｃ同士をさらに接近させることが可能である。
図１１、図１２は、半導体モジュール１内の半導体チップパッケージ１０の配置の第二変形例を示す。
出力端子２０は、天板８との接続部を形成する横延出部２３が最も本体１０ｃ外側に突出している。横延出部２３は、本体１０ｃよりも上方に位置している。よって横延出部２３が互い違いに配置されていれば、横延出部２３を平面視で本体１０ｃとオーバーラップするように配置することが可能である。第二変形例の半導体チップパッケージ対１０ｆでは、一対の半導体チップパッケージ１０の本体１０ｃ同士をさらに接近させることが可能である。
【0047】
第二変形例でも第一変形例と同様、パッケージ搭載面６ｂに沿う一方向（図では前後方向）で、外側から内側に向けて徐々に高い値に設定される構成である。
【0048】
以上説明したように、実施形態の半導体モジュール１は、半導体チップ２のコレクタ側およびエミッタ側の各々に金属電極２０，３０を接合した半導体チップパッケージ１０と、半導体チップパッケージ１０を収容するモジュールケース５と、を備え、半導体チップパッケージ１０は、モジュールケース５の天板８に接続される出力端子２０を備え、出力端子２０と天板８とは、規定の締結方向で締結力を付与されて互いに接続され、出力端子２０と天板８との間には、締結力を付与する前において締結方向で隙間Ｓ１が形成されるとともに、隙間Ｓ１を目標隙間量Ｓ２に調整するシム２５が配置されている。
【0049】
この構成によれば、半導体チップパッケージ１０の出力端子２０とモジュールケース５の天板８とを規定の締結方向の締結力によって接続する半導体モジュール１において、締結力を付与する前の出力端子２０と天板８との間には、締結方向で隙間Ｓ１を有するとともに、隙間Ｓ１を調整するシム２５が挟み込まれる。適宜の厚さのシム２５を用いることで、出力端子２０と天板８との間の締結前の隙間Ｓ１を規定の値（目標隙間量Ｓ２）に調整することができる。締結前の隙間Ｓ１を規定値に調整することで、出力端子２０と天板８とを締結した際、天板８に規定の撓みを発生させることができる。これにより、出力端子２０から天板８への入力、および天板８から出力端子２０への入力の何れも制御しやすくなり、出力端子２０と天板８との間で安定して力を伝えることができる。その結果、半導体素子２の故障時、伴連れ短絡故障を発生させやすくすることができる。
【0050】
実施形態の半導体モジュール１において、シム２５は、導電性グリス２６を塗布した状態で、出力端子２０と天板８との間に配置されている。
この構成によれば、導電性グリス２６によって、出力端子２０と天板８との間の導電性を確保するとともに、出力端子２０又は天板８にシム２５を付着させることで、シム２５を組み付けやすくすることができる。
この構成によれば、導電性グリス２６によって、出力端子２０と天板８との間の導電性を確保するとともに、出力端子２０又は天板８にシム２５を付着させることで、シム２５を組み付けやすくすることができる。
【0051】
実施形態の半導体モジュール１において、出力端子２０と天板８とは、締結方向に沿うボルト２４を用いて締結され、ボルト２４は、シム２５を貫通するように配置されている。
この構成によれば、出力端子２０と天板８とを締結するボルト２４がシム２５を貫通することで、シム２５を組み付けやすく、かつシム２５に対して確実に締結力を付与し、天板８に規定の撓みを発生させることができる。
この構成によれば、出力端子２０と天板８とを締結するボルト２４がシム２５を貫通することで、シム２５を組み付けやすく、かつシム２５に対して確実に締結力を付与し、天板８に規定の撓みを発生させることができる。
【0052】
実施形態の半導体モジュール１において、モジュールケース５内に複数の半導体チップパッケージ１０が収容され、シム２５の厚さは、モジュールケース５内における各半導体チップパッケージ１０の配置位置に応じて異なっている。
この構成によれば、モジュールケース５内における各半導体チップパッケージ１０の配置位置に応じてシム２５の厚さを異ならせることで、天板８の位置を考慮して、出力端子２０と天板８との間の締結前の隙間Ｓ１を規定の値に調整することができる。例えばモジュールケース５における天板８を支持する側壁９に近い位置と側壁９から離れた位置とでは、天板８の撓みに対する応力の大きさが異なる。モジュールケース５の位置に応じて出力端子２０と天板８との間の締結前の隙間Ｓ１を調整することで、天板８の発生応力の均等化を図ることができる。締結前の隙間Ｓ１がシム２５無しで規定値となる半導体チップパッケージ１０においては、シム２５を配置しなくてもよい。すなわち、複数の半導体チップパッケージ１０の少なくとも一つにシム２５を配置する構成であればよい。
この構成によれば、モジュールケース５内における各半導体チップパッケージ１０の配置位置に応じてシム２５の厚さを異ならせることで、天板８の位置を考慮して、出力端子２０と天板８との間の締結前の隙間Ｓ１を規定の値に調整することができる。例えばモジュールケース５における天板８を支持する側壁９に近い位置と側壁９から離れた位置とでは、天板８の撓みに対する応力の大きさが異なる。モジュールケース５の位置に応じて出力端子２０と天板８との間の締結前の隙間Ｓ１を調整することで、天板８の発生応力の均等化を図ることができる。締結前の隙間Ｓ１がシム２５無しで規定値となる半導体チップパッケージ１０においては、シム２５を配置しなくてもよい。すなわち、複数の半導体チップパッケージ１０の少なくとも一つにシム２５を配置する構成であればよい。
【0053】
実施形態の半導体モジュール１において、出力端子２０は、モジュールケース５のパッケージ搭載面６ｂに沿う第一の方向における、半導体チップパッケージ１０の本体１０ｃの一側面１０ｄから突出し、さらにパッケージ搭載面６ｂに沿う方向でかつ第一の方向と交差する第二の方向で、一側面１０ｄの中央位置ｃ１よりも一側にずれて配置され、モジュールケース５内に複数の半導体チップパッケージ１０が収容され、複数の半導体チップパッケージ１０は、パッケージ搭載面６ｂに沿う方向で、互いに一側面１０ｄ同士を対向させて配置された半導体チップパッケージ対１０ｆを構成している。
この構成によれば、出力端子２０が第一の方向の一側面１０ｄから突出しさらに一側面１０ｄの中央位置ｃ１よりも第二の方向一側にずれて配置され、一対の半導体チップパッケージ１０が一側面１０ｄ同士を対向させて半導体チップパッケージ対１０ｆを構成することで、各半導体チップパッケージ１０の間で出力端子２０が互い違いに配置される。このため、各半導体チップパッケージ１０の出力端子２０同士が突き当たるように配置される場合と比べて、一対の半導体チップパッケージ１０の本体１０ｃ同士を接近させることができ、半導体チップパッケージ対１０ｆをコンパクトに配置し、半導体モジュール１全体の小型化を図ることができる。
この構成によれば、出力端子２０が第一の方向の一側面１０ｄから突出しさらに一側面１０ｄの中央位置ｃ１よりも第二の方向一側にずれて配置され、一対の半導体チップパッケージ１０が一側面１０ｄ同士を対向させて半導体チップパッケージ対１０ｆを構成することで、各半導体チップパッケージ１０の間で出力端子２０が互い違いに配置される。このため、各半導体チップパッケージ１０の出力端子２０同士が突き当たるように配置される場合と比べて、一対の半導体チップパッケージ１０の本体１０ｃ同士を接近させることができ、半導体チップパッケージ対１０ｆをコンパクトに配置し、半導体モジュール１全体の小型化を図ることができる。
【0054】
実施形態の半導体モジュール１において、出力端子２０は、半導体チップパッケージ１０の本体１０ｃの一側面１０ｄに沿って天板８側に延び、本体上面１０ｅよりも上方において、平面視で本体１０ｃと反対側に突出するように延びている。
この構成によれば、第一の方向の側面１０ｄから突出しかつ第二の方向の中央位置ｃ１よりも一側にずれた出力端子２０が、本体上面１０ｅよりも上方において平面視で本体１０ｃと反対側に突出するように延びることで、各出力端子２０が第二の方向で互い違いに配置され、かつ本体上面１０ｅに配置される。このため、一対の半導体チップパッケージ１０の本体１０ｃ同士をさらに接近させることができ、複数の半導体チップパッケージ１０をよりコンパクトに配置することができる。
この構成によれば、第一の方向の側面１０ｄから突出しかつ第二の方向の中央位置ｃ１よりも一側にずれた出力端子２０が、本体上面１０ｅよりも上方において平面視で本体１０ｃと反対側に突出するように延びることで、各出力端子２０が第二の方向で互い違いに配置され、かつ本体上面１０ｅに配置される。このため、一対の半導体チップパッケージ１０の本体１０ｃ同士をさらに接近させることができ、複数の半導体チップパッケージ１０をよりコンパクトに配置することができる。
【0055】
実施形態の半導体モジュール１の製造方法は、半導体チップパッケージの出力端子２０とモジュールケースの天板８との間に、規定の締結方向の隙間Ｓ１を設定するとともに、隙間Ｓ１を目標隙間量Ｓ２に調整するシム２５を配置した後、出力端子２０と天板８とに締結力を付与して、出力端子２０と天板８とを互いに接続する。
この構成によれば、半導体チップパッケージ１０の出力端子２０とモジュールケース５の天板８とを、規定の締結方向の締結力によって互いに接続する半導体モジュール１において、締結力を付与する前の出力端子２０と天板８との間には、締結方向で隙間Ｓ１が設定されるとともに、隙間Ｓ１を調整するシム２５が挟み込まれている。適宜の厚さのシム２５を選択することで、出力端子２０と天板８との間の締結前の隙間Ｓ１を規定の値に調整することができる。締結前の隙間Ｓ１を規定値に調整することで、出力端子２０と天板８とを締結した際、天板８に規定の撓みを発生させることができる。これにより、出力端子２０から天板８への入力、および天板８から出力端子２０への入力の何れも制御しやすく、出力端子２０と天板８との間で安定して力を伝えることができる。その結果、半導体素子２の故障時、伴連れ短絡故障を発生させやすくすることができる。
この構成によれば、半導体チップパッケージ１０の出力端子２０とモジュールケース５の天板８とを、規定の締結方向の締結力によって互いに接続する半導体モジュール１において、締結力を付与する前の出力端子２０と天板８との間には、締結方向で隙間Ｓ１が設定されるとともに、隙間Ｓ１を調整するシム２５が挟み込まれている。適宜の厚さのシム２５を選択することで、出力端子２０と天板８との間の締結前の隙間Ｓ１を規定の値に調整することができる。締結前の隙間Ｓ１を規定値に調整することで、出力端子２０と天板８とを締結した際、天板８に規定の撓みを発生させることができる。これにより、出力端子２０から天板８への入力、および天板８から出力端子２０への入力の何れも制御しやすく、出力端子２０と天板８との間で安定して力を伝えることができる。その結果、半導体素子２の故障時、伴連れ短絡故障を発生させやすくすることができる。
【0056】
実施形態の半導体モジュール１の製造方法において、モジュールケース５内に複数の半導体チップパッケージ１０が収容され、シム２５は、厚さの異なる複数種が設定され、シム２５の厚さは、モジュールケース５内における各半導体チップパッケージ１０の配置位置に応じて異ならせる。
この構成によれば、モジュールケース５内における各半導体チップパッケージ１０の配置位置に応じてシム２５の厚さを異ならせることで、天板８の位置を考慮して、出力端子２０と天板８との間の締結前の隙間Ｓ１を規定の値に調整することができる。例えばモジュールケース５における天板８を支持する側壁９に近い位置と側壁９から離れた位置とでは、天板８の撓みに対する応力の大きさが異なる。モジュールケース５の位置に応じて出力端子２０と天板８との間の締結前の隙間Ｓ１を調整することで、天板８の発生応力の均等化を図ることができる。
この構成によれば、モジュールケース５内における各半導体チップパッケージ１０の配置位置に応じてシム２５の厚さを異ならせることで、天板８の位置を考慮して、出力端子２０と天板８との間の締結前の隙間Ｓ１を規定の値に調整することができる。例えばモジュールケース５における天板８を支持する側壁９に近い位置と側壁９から離れた位置とでは、天板８の撓みに対する応力の大きさが異なる。モジュールケース５の位置に応じて出力端子２０と天板８との間の締結前の隙間Ｓ１を調整することで、天板８の発生応力の均等化を図ることができる。
【0057】
実施形態の半導体モジュール１の製造方法は、モジュールケース５内に複数の半導体チップパッケージ１０が収容され、シム２５は、厚さの異なる複数種が設定され、シム２５の厚さは、各半導体チップパッケージ１０の出力端子２０の実測高さに応じて異ならせる。
この構成によれば、各半導体チップパッケージ１０の出力端子２０の実測高さに応じてシム２５の厚さを異ならせることで、各半導体チップパッケージ１０の公差による個体差を考慮して、出力端子２０と天板８との間の締結前の隙間Ｓ１を規定の値に調整することができる。これにより天板８の発生応力の均等化を図ることができる。
この構成によれば、各半導体チップパッケージ１０の出力端子２０の実測高さに応じてシム２５の厚さを異ならせることで、各半導体チップパッケージ１０の公差による個体差を考慮して、出力端子２０と天板８との間の締結前の隙間Ｓ１を規定の値に調整することができる。これにより天板８の発生応力の均等化を図ることができる。
【0058】
以上説明した少なくともひとつの実施形態によれば、半導体チップパッケージ１０と、モジュールケース５と、シム２５と、を持つことにより、出力端子２０と天板８との間の締結前の隙間Ｓ１を規定の値に調整することができる。出力端子２０と天板８とを締結した際、天板８に規定の撓みを発生させることができる。半導体素子の故障時、伴連れ短絡故障を発生させやすくすることができる。
【0059】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【0060】
（付記１）
半導体チップのコレクタ側およびエミッタ側の各々に金属電極を接合した半導体チップパッケージと、
前記半導体チップパッケージを収容するモジュールケースと、を備え、
前記半導体チップパッケージは、前記モジュールケースの天板に接続される出力端子を備え、
前記出力端子と前記天板とは、規定の締結方向で締結力を付与されて互いに接続され、
前記出力端子と前記天板との間には、締結力を付与する前において前記締結方向で隙間が形成されるとともに、前記隙間を目標隙間量に調整するシムが配置されている、半導体モジュール。
半導体チップのコレクタ側およびエミッタ側の各々に金属電極を接合した半導体チップパッケージと、
前記半導体チップパッケージを収容するモジュールケースと、を備え、
前記半導体チップパッケージは、前記モジュールケースの天板に接続される出力端子を備え、
前記出力端子と前記天板とは、規定の締結方向で締結力を付与されて互いに接続され、
前記出力端子と前記天板との間には、締結力を付与する前において前記締結方向で隙間が形成されるとともに、前記隙間を目標隙間量に調整するシムが配置されている、半導体モジュール。
【0061】
（付記２）
前記シムは、導電性グリスを塗布した状態で、前記出力端子と前記天板との間に配置されている、付記１に記載の半導体モジュール。
前記シムは、導電性グリスを塗布した状態で、前記出力端子と前記天板との間に配置されている、付記１に記載の半導体モジュール。
【0062】
（付記３）
前記出力端子と前記天板とは、前記締結方向に沿うボルトを用いて締結され、
前記ボルトは、前記シムを貫通するように配置されている、付記１又は２に記載の半導体モジュール。
前記出力端子と前記天板とは、前記締結方向に沿うボルトを用いて締結され、
前記ボルトは、前記シムを貫通するように配置されている、付記１又は２に記載の半導体モジュール。
【0063】
（付記４）
前記モジュールケース内に複数の前記半導体チップパッケージが収容され、
前記シムの厚さは、前記モジュールケース内における各半導体チップパッケージの配置位置に応じて異なっている、付記１から３の何れか一つに記載の半導体モジュール。
前記モジュールケース内に複数の前記半導体チップパッケージが収容され、
前記シムの厚さは、前記モジュールケース内における各半導体チップパッケージの配置位置に応じて異なっている、付記１から３の何れか一つに記載の半導体モジュール。
【0064】
（付記５）
前記出力端子は、前記モジュールケースのパッケージ搭載面に沿う第一の方向における、前記半導体チップパッケージの本体の一側面から突出し、さらに前記パッケージ搭載面に沿う方向でかつ前記第一の方向と交差する第二の方向で、前記一側面の中央位置よりも一側にずれて配置され、
前記モジュールケース内に複数の前記半導体チップパッケージが収容され、
複数の前記半導体チップパッケージは、前記パッケージ搭載面に沿う方向で、互いに一側面同士を対向させて配置された半導体チップパッケージ対を構成している、付記１から４の何れか一つに記載の半導体モジュール。
前記出力端子は、前記モジュールケースのパッケージ搭載面に沿う第一の方向における、前記半導体チップパッケージの本体の一側面から突出し、さらに前記パッケージ搭載面に沿う方向でかつ前記第一の方向と交差する第二の方向で、前記一側面の中央位置よりも一側にずれて配置され、
前記モジュールケース内に複数の前記半導体チップパッケージが収容され、
複数の前記半導体チップパッケージは、前記パッケージ搭載面に沿う方向で、互いに一側面同士を対向させて配置された半導体チップパッケージ対を構成している、付記１から４の何れか一つに記載の半導体モジュール。
【0065】
（付記６）
前記出力端子は、前記半導体チップパッケージの前記本体の一側面に沿って前記天板側に延び、前記本体の上面よりも上方において、平面視で前記本体と反対側に突出するように延びている、付記５に記載の半導体モジュール。
前記出力端子は、前記半導体チップパッケージの前記本体の一側面に沿って前記天板側に延び、前記本体の上面よりも上方において、平面視で前記本体と反対側に突出するように延びている、付記５に記載の半導体モジュール。
【0066】
（付記７）
半導体チップパッケージの出力端子とモジュールケースの天板との間に、規定の締結方向の隙間を設定するとともに、前記隙間を目標隙間量に調整するシムを配置した後、前記出力端子と前記天板とに締結力を付与して、前記出力端子と前記天板とを互いに接続する、半導体モジュールの製造方法。
半導体チップパッケージの出力端子とモジュールケースの天板との間に、規定の締結方向の隙間を設定するとともに、前記隙間を目標隙間量に調整するシムを配置した後、前記出力端子と前記天板とに締結力を付与して、前記出力端子と前記天板とを互いに接続する、半導体モジュールの製造方法。
【0067】
（付記８）
前記モジュールケース内に複数の前記半導体チップパッケージが収容され、
前記シムは、厚さの異なる複数種が設定され、
前記シムの厚さは、前記モジュールケース内における各半導体チップパッケージの配置位置に応じて異ならせる、付記７に記載の半導体モジュールの製造方法。
前記モジュールケース内に複数の前記半導体チップパッケージが収容され、
前記シムは、厚さの異なる複数種が設定され、
前記シムの厚さは、前記モジュールケース内における各半導体チップパッケージの配置位置に応じて異ならせる、付記７に記載の半導体モジュールの製造方法。
【0068】
（付記９）
前記モジュールケース内に複数の前記半導体チップパッケージが収容され、
前記シムは、厚さの異なる複数種が設定され、
前記シムの厚さは、各半導体チップパッケージの前記出力端子の実測高さに応じて異ならせる、付記７又は８に記載の半導体モジュールの製造方法。
前記モジュールケース内に複数の前記半導体チップパッケージが収容され、
前記シムは、厚さの異なる複数種が設定され、
前記シムの厚さは、各半導体チップパッケージの前記出力端子の実測高さに応じて異ならせる、付記７又は８に記載の半導体モジュールの製造方法。
【符号の説明】
【0069】
１…半導体モジュール、２…半導体素子、５…モジュールケース、５ａ…ケース本体、６ｂ…パッケージ搭載面、８…天板、１０…半導体チップパッケージ、１０ｃ…本体、１０ｄ…一側面、ｃ１…中央位置、１０ｅ…本体上面、１０ｆ…半導体チップパッケージ、２０…エミッタ用導体（金属電極、出力端子）、３０…コレクタ用導体（金属電極）、２４…ボルト、２５…シム（金属薄板材）、２６…導電性グリス、Ｓ１…隙間、Ｓ２…目標隙間量
【図1】
【図2】
【図3A】
【図3B】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】