IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 凸版印刷株式会社の特許一覧

<>
  • 特許-感圧センサ 図1
  • 特許-感圧センサ 図2
  • 特許-感圧センサ 図3
  • 特許-感圧センサ 図4
  • 特許-感圧センサ 図5
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-07-04
(45)【発行日】2022-07-12
(54)【発明の名称】感圧センサ
(51)【国際特許分類】
   G01L 5/00 20060101AFI20220705BHJP
【FI】
G01L5/00 101Z
【請求項の数】 5
(21)【出願番号】P 2018160590
(22)【出願日】2018-08-29
(65)【公開番号】P2020034396
(43)【公開日】2020-03-05
【審査請求日】2021-07-21
(73)【特許権者】
【識別番号】000003193
【氏名又は名称】凸版印刷株式会社
(74)【代理人】
【識別番号】110001276
【氏名又は名称】特許業務法人 小笠原特許事務所
(72)【発明者】
【氏名】山本 卓己
【審査官】公文代 康祐
(56)【参考文献】
【文献】特開2016-031261(JP,A)
【文献】特開2016-102756(JP,A)
【文献】特開昭55-042021(JP,A)
【文献】特開2017-168107(JP,A)
【文献】特開2018-100907(JP,A)
【文献】米国特許第05237879(US,A)
(58)【調査した分野】(Int.Cl.,DB名)
G01L 5/00
G01L 1/18
G01L 1/20
(57)【特許請求の範囲】
【請求項1】
1つ以上の駆動電極が形成された上部マトリクスフィルム(第2の基材)と、
1つ以上の検出電極が形成された下部マトリクスフィルム(第3の基材)と、
前記上部マトリクスフィルム(第2の基材)と前記下部マトリクスフィルム(第3の基材)との間に挿入された感圧導電材料層と、
前記上部マトリクスフィルム(第2の基材)に貼付実装されるとともに、1段分のシフトレジスタが形成された単位スキャンドライバ(第1の基材)が実装された上部接続配線フィルム(第5の基材)と、
前記下部マトリクスフィルム(第3の基材)に貼付実装されるとともに、1段分のシフトレジスタが形成された単位データセレクタ(第4の基材)が実装された下部接続配線フィルム(第6の基材)とを備え、
前記上部接続配線フィルムは、
前記単位スキャンドライバと前記駆動電極とを電気的に接続し、
前記下部接続配線フィルムは、
前記単位データセレクタと前記検出電極とを電気的に接続することを特徴とする感圧センサ。
【請求項2】
前記単位スキャンドライバ(第1の基材)が前記上部接続配線フィルム(第5の基材)に1つ以上貼付実装されていることを特徴とする、請求項1記載の感圧センサ。
【請求項3】
前記単位データセレクタ(第4の基材)が前記下部接続配線フィルム(第3の基材)に1つ以上貼付実装されていることを特徴とする、請求項1記載の感圧センサ。
【請求項4】
前記上部接続配線フィルム(第5の基材)に上部保護素子フィルム(第7の基材)が貼付されたことを特徴とする、請求項2に記載の感圧センサ。
【請求項5】
前記下部接続配線フィルム(第6の基材)に下部保護素子フィルム(第8の基材)が貼付されたことを特徴とする、請求項2に記載の感圧センサ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、圧力を測定する感圧センサに関するものである。
【背景技術】
【0002】
可撓(フレキシブル)性を有する二枚のフィルム基材の相互間に、導電層が塗布された複数の行・列電極が交差する態様(パッシブマトリクス構造)で配置された感圧センサが知られている(例えば特許文献1参照)。この種の感圧センサは、圧力が加えられると、交差する態様で配置された導電層同士が接触し、これにより抵抗値が変化する。そして、この抵抗値の変化を検知することにより、加えられた圧力の面内分布を測定することができる。
【0003】
また近年、印刷プロセスで作製する薄膜トランジスタ(印刷Thin Film Transistor、(印刷薄膜TFT))が注目を集めている(例えば非特許文献1参照)。ここで印刷プロセスとは、コーティングや印刷法(インクジェット、凸版、凹版、平版、孔版等)により、真空工程を用いずに半導体素子を作製する方法を指す。真空工程を多用するエレクトロニクス分野において、印刷プロセスは生産方式の革新技術として有望である。また、印刷TFTは大面積、低コスト、低環境負荷、低温形成、フレキシブルといった可能性を持っており、注目されている。
【0004】
パッシブマトリクス構造の感圧センサに対し、印刷TFTで構成された駆動回路のフィルムを実装し、設計自由度の高い感圧センサについて可撓性を制限すること無く、低コストで提供する技術が提案されている(例えば特許文献2参照)。
【先行技術文献】
【特許文献】
【0005】
【文献】特開2012-57992号公報
【文献】特開2016-31261号公報
【非特許文献】
【0006】
【文献】「特集 次世代ディスプレイを実現するフレキシブル有機エレクトロニクス」、月刊OPTRONICS、株式会社オプトロニクス、2011年5月号、第30巻、第353号
【発明の概要】
【発明が解決しようとする課題】
【0007】
特許文献2を例とする従来の感圧センサでは、大面積化に伴い良品率の確保が難しくなるという課題があった。
【0008】
本発明は、TFTで構成された駆動回路を実装するパッシブマトリクス構造の可撓性を有する感圧センサにおいて、特に大面積化した場合における製品良品率を改善することを課題とする。
【課題を解決するための手段】
【0009】
本発明において、以下の特徴は単独で、若しくは、適宜組合わされて備えられている。
【0010】
上記の目的を達成するための本発明の一局面は、1つ以上の駆動電極が形成された上部マトリクスフィルム(第2の基材)と、1つ以上の検出電極が形成された下部マトリクスフィルム(第3の基材)と、上部マトリクスフィルム(第2の基材)と下部マトリクスフィルム(第3の基材)との間に挿入された感圧導電材料層と、上部マトリクスフィルム(第2の基材)に貼付実装されるとともに、1段分のシフトレジスタが形成された単位スキャンドライバ(第1の基材)が実装された上部接続配線フィルム(第5の基材)と、下部マトリクスフィルム(第3の基材)に貼付実装されるとともに、1段分のシフトレジスタが形成された単位データセレクタ(第4の基材)が実装された下部接続配線フィルム(第6の基材)とを備え、上部接続配線フィルムは、単位スキャンドライバと駆動電極とを電気的に接続し、下部接続配線フィルムは、単位データセレクタと検出電極とを電気的に接続する、感圧センサである。
【0011】
また、単位スキャンドライバ(第1の基材)が上部接続配線フィルム(第5の基材)に1つ以上貼付実装されている、感圧センサである。
【0012】
さらに、単位データセレクタ(第4の基材)が下部接続配線フィルム(第6の基材)に1つ以上貼付実装されている、感圧センサである。
【0013】
また、上部接続配線フィルム(第5の基材)に上部保護素子フィルム(第7の基材)が貼付された、感圧センサである。
【0014】
また、下部接続配線フィルム(第6の基材)に下部保護素子フィルム(第8の基材)が貼付された、感圧センサである。
【発明の効果】
【0015】
本発明により、比較的良品率が低い部品であるシフトレジスタを、1段単位で良品選別して実装できる様になり、特に大面積化した感圧センサシートの良品率が改善する。
【図面の簡単な説明】
【0016】
図1】本発明の一実施形態に係る感圧センサの構成図
図2】本発明の一実施形態に係る感圧センサの回路構成図
図3】本発明の一実施形態に係る印刷TFT層構造の説明図
図4】本発明の一実施形態に係るシフトレジスタ(1段分)の回路説明図
図5】本発明の一実施形態に係る入力信号CK1及びCK2のタイミング説明図
【発明を実施するための形態】
【0017】
本発明に係る感圧センサの実施形態を、図面を参照して詳細に説明する。
【0018】
図1は、本発明に係る感圧センサの実施形態の構成を示す図である。図1の(a)は、感圧センサの初期状態と加圧状態とを示す断面図であり、図1の(b)は、感圧センサの層及びフィルムを分解した斜視図である。この感圧センサは、1つ以上の1段分のシフトレジスタが形成された単位スキャンドライバ6(第1の基材)と、駆動電極1が一方の面に形成された上部マトリクスフィルム4(第2の基材)と、検出電極2が一方の面に形成された下部マトリクスフィルム5(第3の基材)と、上部マトリクスフィルム4と下部マトリクスフィルム5との間に挿入された感圧導電材料層3と、1つ以上の単位スキャンドライバ6と上部マトリクスフィルム4とを電気的に接続する配線が形成された上部接続配線フィルム30(第5の基材)と、1つ以上の1段分のシフトレジスタが形成された単位データセレクタ7(第4の基材)と、1つ以上の単位データセレクタ7と下部マトリクスフィルム5とを電気的に接続する配線が形成された下部接続配線フィルム31(第6の基材)とを含む。また、図1に図示しないが、上部接続配線フィルム30上に上部保護素子フィルム32(第7の基材)が貼付され、下部接続配線フィルム31上に下部保護素子フィルム33(第8の基材)が貼付されていてもよい。
【0019】
駆動電極1と検出電極2とは、上部マトリクスフィルム4と下部マトリクスフィルム5とを積層した際に、平面視において交差する態様で配置されており、感圧導電材料層3を介したそれらの交差点各々が感圧センサの配列を構成する。駆動電極1及び上部接続配線フィルム30は、一例として、上部マトリクスフィルム4の感圧導電材料層3に対向する面に形成されている。また、検出電極2及び下部接続配線フィルム31は、一例として、下部マトリクスフィルム5の感圧導電材料層3に対向する面に形成されている。
【0020】
図2は、本発明に係る感圧センサの実施形態の回路構成を示す図である。単位スキャンドライバ6及び単位データセレクタ7は、各々、TFTと薄膜キャパシタとで構成された回路であり、第1及び第4の基材上に印刷プロセスを用いて積層して作製される。単位スキャンドライバ6及び単位データセレクタ7は、1段単位で、各々、上部接続配線フィルム30及び下部接続配線フィルム31に貼付実装されている。これにより、単位スキャンドライバ6及び単位データセレクタ7について、1段単位で良品を選別して実装することができ、大面積化した感圧センサであっても製品良品率を改善することができる。
【0021】
上部接続配線フィルム30は上部マトリクスフィルム4に貼付実装され、単位スキャンドライバ6を駆動電極1や外部信号配線と電気的に接続する機能を果たす。また、隣接する単位スキャンドライバ6同士も接続する。
【0022】
下部接続配線フィルム31は下部マトリクスフィルム5に貼付実装され、単位データセレクタ7を検出電極2や外部信号配線と電気的に接続する機能を果たす。また、隣接する単位データセレクタ7同士も接続する。
【0023】
上部保護素子フィルム32(第7の基材)は、静電気保護素子を備え、上部接続配線フィルム30に貼付実装され、外部信号配線等と単位スキャンドライバ6との間に静電気保護素子を付加する機能を果たす。上部保護素子フィルム32に形成された静電気保護素子は、TFTのゲート端子を浮遊端子とする浮遊ゲートTFT型保護素子である。
【0024】
下部保護素子フィルム33(第8の基材)は、静電気保護素子を備え、下部接続配線フィルム31に貼付実装され、外部信号配線等と単位データセレクタ7との間に静電気保護素子を付加する機能を果たす。下部保護素子フィルム33に形成された静電気保護素子は、浮遊ゲートTFT型保護素子である。
【0025】
以下では、特に断らない限り、第1と第5と第7の基材を含んで構成された走査駆動回路をスキャンドライバと呼び、第4と第6と第8の基材を含んで構成された出力選択回路をデータセレクタと呼ぶ。
【0026】
スキャンドライバは、各駆動電極1を順次に選択し、選択された駆動電極1に外部から入力される駆動電圧VINを印加する機能を有する。非選択時の駆動電極1は一定電圧V2に保持される。
【0027】
データセレクタは、各検出電極2から出力電圧VOUTを検出する電極を順次に選択する機能を有する。非選択時の検出電極2は一定電圧V2に保持される。
【0028】
本実施形態ではp型TFTを用いているが、n型を用いても良い。その場合は入出力信号の位相が反転することになる。
【0029】
図3は、単位スキャンドライバ6等に用いるTFTの層構造を説明する図である。可撓性を有するフィルム基材9(第1、第4、第7、第8の基材に相当)と、ゲート電極層10と、ゲート絶縁層11と、ソース・ドレイン電極層12と、半導体層14と、半導体保護層15と、層間絶縁層16と、層間配線層17とを備える。
【0030】
フィルム基材9を除く全ての層は凸版印刷法、反転オフセット印刷法、グラビア印刷法、スクリーン印刷法等の各種印刷方法を用いて形成することが可能である。印刷方法を用いれば真空成膜方法に比べて低温環境下で形成し易いため、フィルム等の可撓性を有する基材に形成することが容易である。
【0031】
次に、単位スキャンドライバ6及び単位データセレクタ7を構成するシフトレジスタ(1段分)について説明する。
【0032】
図4は、シフトレジスタ(1段分)の回路構成及び動作を説明する図である。シフトレジスタは、保持キャパシタ23に入力信号(電位/電荷)を注入(充電)する機能を有する入力TFT18と、次段の入力TFT18へ信号(電位/電荷)を転送する機能を有する転送TFT19と、保持キャパシタから電荷を放出(放電)する機能を有するリセットTFT20と、非選択期間(TRNがHレベルの期間)において、OFFしている転送TFT19から漏れる電荷をV1へ排出する機能を有するシャントTFT21と、選択期間(TRNがLレベルの期間)のみDINをOUTに出力し、非選択期間は高インピーダンス状態になる機能を有する第一出力TFT22と、TFT25およびTFT26で構成され、保持キャパシタ23の充電ノード(NA)電位と逆位相の電位(NB電位)を生成する機能を有するインバータと、NB電位をゲート入力として非選択期間にV2をOUTに出力し、選択期間は高インピーダンス状態になる機能を有する第二出力TFT27とを備える。シャントTFT21は、転送TFT19に比べて、サイズ(チャネル幅/チャネル長)を1/10以下程度に小さく設計することが望ましい。
【0033】
図4右のタイミングチャートでは、各信号電位の位相関係(タイミング)を示している。特にクロック信号CK+およびCK-は逆位相の関係にあり、入力するシフトレジスタが奇数段か偶数段かによって入力端子が入れ替わる(図4とは逆に、CK+がTFT25に入力され、CK-がTFT19に入力される場合もある)。
【0034】
図4の単段シフトレジスタを図2に示す様に直列多段に接続(隣接する前段TRNと後段INを接続し、さらに後段TRNを前段RSTにも接続する)し、クロック信号CK+およびCK-を奇数段か偶数段かによって入力端子を入れ替えて接続し、初段INと終段RSTとにトリガパルス信号STを入力することにより(初段INと終段RSTとのパルスタイミングが同時になるように、総段数に応じてパルス周期を調節する必要がある)、各駆動電極及び各検出電極を順次選択する回路を実現できる。
【0035】
図5は、スキャンドライバ及びデータセレクタの入力信号CK1及びCK2のタイミングを説明した図である。なお、入力信号ST1及びST2のパルス幅は、入力信号CK1及びCK2の半周期相当が望ましい。
【0036】
以上で開示した実施形態によれば、比較的良品率が低い部品であるシフトレジスタを、1段単位で良品選別して実装できる様になり、特に大面積化した感圧センサシートの良品率が改善する。
【産業上の利用可能性】
【0037】
本発明は、エレクトロニクス、ロボティクス、機械工学等の分野への応用が期待できる。
【符号の説明】
【0038】
1 駆動電極
2 検出電極
3 感圧導電材料層
4 上部マトリクスフィルム(第2の基材)
5 下部マトリクスフィルム(第3の基材)
6 単位スキャンドライバ(第1の基材)
7 単位データセレクタ(第4の基材)
9 フィルム基材
10 ゲート電極層
11 ゲート絶縁層
12 ソース・ドレイン電極層
14 半導体層
15 半導体保護層
16 層間絶縁層
17 層間配線層
18 入力TFT
19 転送TFT
20 リセットTFT
21 シャントTFT
22 第一出力TFT
23 保持キャパシタ
25 第一インバータTFT
26 第二インバータTFT
27 第二出力TFT
30 上部接続配線フィルム(第5の基材)
31 下部接続配線フィルム(第6の基材)
32 上部保護素子フィルム(第7の基材)
33 下部保護素子フィルム(第8の基材)
図1
図2
図3
図4
図5