▶ クローズド−アップ ジョイント−ストック カンパニー ドライブの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-07-04
(45)【発行日】2022-07-12
(54)【発明の名称】電子制御される抵抗器
(51)【国際特許分類】
H03H 7/25 20060101AFI20220705BHJP
H03M 1/12 20060101ALI20220705BHJP
H03M 1/66 20060101ALI20220705BHJP
H03H 11/46 20060101ALI20220705BHJP
H03H 11/54 20060101ALI20220705BHJP
【ＦＩ】
H03H7/25
H03M1/12 C
H03M1/66 C
H03H11/46 B
H03H11/54
【請求項の数】
11
(21)【出願番号】P 2021538214
(86)(22)【出願日】2019-04-10
(65)【公表番号】
(43)【公表日】2022-05-13
(86)【国際出願番号】 RU2019000233
(87)【国際公開番号】W WO2020209745
(87)【国際公開日】2020-10-15
【審査請求日】2021-10-08
【早期審査対象出願】
(73)【特許権者】
【識別番号】517058657
【氏名又は名称】クローズド－アップ ジョイント－ストック カンパニー ドライブ
【氏名又は名称原語表記】ＣＬＯＳＥＤ－ＵＰ ＪＯＩＮＴ－ＳＴＯＣＫ ＣＯＭＰＡＮＹ ＤＲＩＶＥ
【住所又は居所原語表記】Ａｃａｄｅｍｉｃ Ｌａｖｒｅｎｔｙｅｖ ａｖ．， ２／２ Ｎｏｖｏｓｉｂｉｒｓｋ， ６３００９０ Ｒｕｓｓｉａ
(74)【代理人】
【識別番号】100118902
【弁理士】
【氏名又は名称】山本 修
(74)【代理人】
【識別番号】100106208
【弁理士】
【氏名又は名称】宮前 徹
(74)【代理人】
【識別番号】100196508
【弁理士】
【氏名又は名称】松尾 淳一
(72)【発明者】
【氏名】ロマノフ，ユーリー・イゴレヴィチ
(72)【発明者】
【氏名】マレツキー，スタニスラフ・ウラジーミロヴィチ
【審査官】橋本 和志
(56)【参考文献】
【文献】特開２００２－３６８５６２（ＪＰ，Ａ）
【文献】特開２０１０－０４１１５９（ＪＰ，Ａ）
【文献】特開昭５１－１１４０４９（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０３Ｈ ７／２５
Ｈ０３Ｍ １／１２
Ｈ０３Ｍ １／６６
Ｈ０３Ｈ １１／４６
Ｈ０３Ｈ １１／５４
(57)【特許請求の範囲】
【請求項1】
電圧変換器（１０１）と、機器抵抗器（１０５）と、
減算器（１０３）と、
を備え、
前記電圧変換器（１０１）は、第１の入力（１０９）、第２の入力（１１１）、および、第３の入力（１１３）を有し、
前記電圧変換器（１０１）の第１の入力（１０９）は、第１の制御電圧源に接続するための端子（１０４）に接続され、
前記電圧変換器（１０１）の第３の入力（１１３）は、高電位電圧端子（１０）に接続され、
前記減算器（１０３）の第１の入力（１１７）が、前記電圧変換器（１０１）の出力（１１５）に接続され、
前記減算器（１０３）の第２の入力（１１９）が、前記機器抵抗器（１０５）の第１の端子（１２１）に接続され、前記機器抵抗器（１０５）の第２の端子が、低電位端子（１２）に接続される、
電子制御される抵抗器（ＥＣＲ）（１）であって、
前記電圧変換器（１０１）の第２の入力（１１１）は、第２の制御電圧源に接続するための端子（１０６）に接続され、
前記電子制御される抵抗器（ＥＣＲ）（１）は、実行要素（１０７）をさらに備え、
前記実行要素（１０７）の第１の端子（１２５）が、前記機器抵抗器（１０５）の第１の端子（１２１）に接続され、
前記実行要素（１０７）の第２の端子（１２７）が、前記減算器（１０３）の出力（１２３）に接続され、
前記実行要素（１０７）の第３の端子（１２９）が、前記高電位電圧端子（１０）に接続され、
前記電圧変換器（１０１）は、前記高電位電圧端子（１０）における電圧を、前記電圧変換器（１０１）の第２の入力（１１１）における電圧で乗算し、前記電圧変換器（１０１）の第１の入力（１０９）における電圧で除算して、前記電圧変換器（１０１）の出力（１１５）における中間電圧信号を生み出すように適合させられ、以て、前記電子制御される抵抗器（ＥＣＲ）の抵抗を調節することが、前記中間電圧信号と、前記減算器（１０３）に付与される前記機器抵抗器（１０５）上の電圧降下との間の差の関数の形で、前記減算器（１０３）により利用可能になり、前記電圧降下は、前記機器抵抗器および前記実行要素を通って流れる電流によりもたらされる、
ことを特徴とする、
電子制御される抵抗器（ＥＣＲ）（１）。
【請求項2】
前記電圧変換器（１０１）が、互いに並列に接続される第１の対数増幅器（６０３）、第２の対数増幅器（６０２）、および、第３の対数増幅器（６０１）と、
加算器（６０４）と、
追加的な減算器（６０５）と、
指数変換器（６０６）と、
を備え、
前記第１の対数増幅器（６０３）の入力が、前記電圧変換器（１０１）の第３の入力（１１３）を通して前記高電位電圧端子（１０）に接続され、
前記第２の対数増幅器（６０２）が、前記電圧変換器（１０１）の第２の入力（１１１）に接続され、
前記第３の対数増幅器（６０１）が、前記電圧変換器（１０１）の第１の入力（１０９）に接続され、
前記第１の対数増幅器（６０３）および前記第２の対数増幅器（６０２）の出力が、前記加算器（６０４）の入力に接続され、
前記加算器（６０４）の出力が、前記追加的な減算器（６０５）の非反転入力に接続され、
前記第３の対数増幅器（６０１）の出力が、前記追加的な減算器（６０５）の反転入力に接続され、
前記追加的な減算器（６０５）の出力が、前記指数変換器（６０６）の入力に接続され、
前記指数変換器（６０６）の出力が、前記電圧変換器（１０１）の出力（１１５）を含む、
ことを特徴とする、請求項１に記載の電子制御される抵抗器（ＥＣＲ）（１）。
【請求項3】
前記電圧変換器（１０１）が、デジタルコンピューティングユニット（２３５）と、
アナログ－デジタル変換器（２３３）と、
デジタル－アナログ変換器（２３７）と、
を備え、
前記アナログ－デジタル変換器（２３３）の入力が、前記電圧変換器（１０１）の第３の入力（１１３）に接続され、
前記アナログ－デジタル変換器（２３３）の出力が、前記デジタルコンピューティングユニット（２３５）の入力に接続され、
前記デジタルコンピューティングユニット（２３５）の第２の入力が、前記電圧変換器（１０１）の第２の入力（１１１）に接続され、
前記デジタルコンピューティングユニット（２３５）の第３の入力が、前記電圧変換器（１０１）の第１の入力（１０９）に接続され、
前記デジタルコンピューティングユニット（２３５）の出力が、前記デジタル－アナログ変換器（２３７）の入力に接続され、
前記デジタル－アナログ変換器（２３７）の出力が、前記電圧変換器（１０１）の出力（１１５）であり、
前記電圧変換器（１０１）の第１の入力（１０９）はデジタルバスであり、
前記電圧変換器（１０１）の第２の入力（１１１）もデジタルバスである
ことを特徴とする、
請求項１に記載の電子制御される抵抗器（ＥＣＲ）（１）。
【請求項4】
前記実行要素（１０７）は、少なくとも１つのＦＥＴを含むことを特徴とする、請求項１～３のいずれか一項に記載の電子制御される抵抗器（ＥＣＲ）（１）。
【請求項5】
前記実行要素（１０７）は、少なくとも１つのＭＯＳＦＥＴを含むことを特徴とする、請求項４に記載の電子制御される抵抗器（ＥＣＲ）（１）。
【請求項6】
前記実行要素（１０７）は、少なくとも１つのバイポーラトランジスタを含むことを特徴とする、請求項１～３のいずれか一項に記載の電子制御される抵抗器（ＥＣＲ）（１）。
【請求項7】
前記実行要素（１０７）は、少なくとも１つの絶縁ゲートバイポーラトランジスタを含むことを特徴とする、請求項６に記載の電子制御される抵抗器（ＥＣＲ）（１）。
【請求項8】
前記実行要素（１０７）は、少なくとも１つの真空管を含むことを特徴とする、請求項１～３のいずれか一項に記載の電子制御される抵抗器（ＥＣＲ）（１）。
【請求項9】
電子制御される抵抗器（ＥＣＲ）（１）を制御するための回路であって、電圧変換器（１０１）と、
減算器（１０３）と
を備え、
前記電圧変換器（１０１）は、第１の入力（１０９）、第２の入力（１１１）、および、第３の入力（１１３）を有し、
前記電圧変換器（１０１）の第１の入力（１０９）は、第１の制御電圧の源に接続するためのものであり、
前記電圧変換器（１０１）の第３の入力（１１３）は、前記電子制御される抵抗器（ＥＣＲ）（１）の高電位電圧端子（１０）に接続するためのものであり、
前記減算器（１０３）の第１の入力（１１７）が、前記電圧変換器（１０１）の出力（１１５）に接続され、
前記減算器（１０３）の第２の入力（１１９）が、前記電子制御される抵抗器（ＥＣＲ）（１）の機器抵抗器（１０５）の第１の端子（１２１）に接続するためのものである、
前記電子制御される抵抗器（ＥＣＲ）（１）を制御するための回路において、
前記電圧変換器（１０１）の第２の入力（１１１）は、第２の制御電圧の源に接続するためのものであり、
前記減算器（１０３）の出力（１２３）は、前記電子制御される抵抗器（ＥＣＲ）（１）の実行要素（１０７）の制御入力に接続するためのものであり、
前記電圧変換器（１０１）は、前記電子制御される抵抗器（ＥＣＲ）（１）の前記高電位電圧端子（１０）における電圧を、前記電圧変換器（１０１）の第２の入力（１１１）における電圧で乗算し、前記電圧変換器（１０１）の第１の入力（１０９）における電圧で除算して、前記電圧変換器（１０１）の出力（１１５）における中間電圧信号を生み出すように適合させられ、以て、前記電子制御される抵抗器（ＥＣＲ）（１）の抵抗を調節することが、前記中間電圧信号と、前記減算器（１０３）に付与される前記電子制御される抵抗器（ＥＣＲ）（１）の前記機器抵抗器（１０５）上の電圧降下との間の差の関数の形で、前記減算器（１０３）により利用可能になり、前記電圧降下は、前記電子制御される抵抗器（ＥＣＲ）（１）の前記機器抵抗器（１０５）および前記実行要素（１０７）を通って流れる電流によりもたらされる
ことを特徴とする、
前記電子制御される抵抗器（ＥＣＲ）（１）を制御するための回路。
【請求項10】
前記電圧変換器（１０１）が、互いに並列に接続される第１の対数増幅器（６０３）、第２の対数増幅器（６０２）、および、第３の対数増幅器（６０１）と、
加算器（６０４）と、
追加的な減算器（６０５）と、
指数変換器（６０６）と、
を含み、
前記第１の対数増幅器（６０３）の入力が、前記電圧変換器（１０１）の第３の入力（１１３）を通して前記高電位電圧端子（１０）に接続するためのものであり、
前記第２の対数増幅器（６０２）の入力が、前記電圧変換器（１０１）の第２の入力（１１１）に接続され、
前記第３の対数増幅器（６０１）の入力が、前記電圧変換器（１０１）の第１の入力（１０９）に接続され、
前記第１の対数増幅器（６０３）および前記第２の対数増幅器（６０２）の出力が、前記加算器（６０４）の入力に接続され、
前記加算器（６０４）の出力が、前記追加的な減算器（６０５）の非反転入力に接続され、
前記第３の対数増幅器（６０１）の出力が、前記追加的な減算器（６０５）の反転入力に接続され、
前記追加的な減算器（６０５）の出力が、前記指数変換器（６０６）の入力に接続され、
前記指数変換器（６０６）の出力が、前記電圧変換器（１０１）の出力（１１５）を含む、
ことを特徴とする、
請求項９に記載の前記電子制御される抵抗器（ＥＣＲ）（１）を制御するための回路。
【請求項11】
前記電圧変換器（１０１）が、デジタルコンピューティングユニット（２３５）と、
アナログ－デジタル変換器（２３３）と、
デジタル－アナログ変換器（２３７）と、
を備え、
前記アナログ－デジタル変換器（２３３）の入力が、前記電圧変換器（１０１）の第３の入力（１１３）に接続され、
前記デジタルコンピューティングユニット（２３５）の第１の入力が、前記アナログ－デジタル変換器（２３３）の出力に接続され、
前記デジタルコンピューティングユニット（２３５）の第２の入力が、前記電圧変換器（１０１）の第２の入力（１１１）に接続され、
前記デジタルコンピューティングユニット（２３５）の第３の入力が、前記電圧変換器（１０１）の第１の入力（１０９）に接続され、
前記デジタル－アナログ変換器（２３７）の入力が、前記デジタルコンピューティングユニット（２３５）の出力に接続され、
前記デジタル－アナログ変換器（２３７）の出力が、前記電圧変換器（１０１）の出力（１１５）であり、
前記電圧変換器（１０１）の第１の入力（１０９）はデジタルバスであり、
前記電圧変換器（１０１）の第２の入力（１１１）もデジタルバスである
ことを特徴とする、
請求項９に記載の前記電子制御される抵抗器（ＥＣＲ）（１）を制御するための回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電気工学および電子工学に関し、電子手段を使用して電気回路の一部分の抵抗の変化を制御することを意図される。
【背景技術】
【0002】
電圧制御される可変抵抗器（ＥＣＲ）の使用によって、電気回路の一部分の抵抗を電子制御するための手段が、当技術分野において知られている。それらの設計のうちの１つ、具体的には、電界効果トランジスタ（ＦＥＴ）を含むＥＣＲが、Electronic Circuits: Handbook for Design and Application（電子回路：設計および応用のためのハンドブック）、U.Tietzeら、Springer、１９７８、図５．１９において説明されている。制御電圧が、ＦＥＴのゲートにより表されるＥＣＲの入力に直接的に付与される。制御電圧が変動する際、ＦＥＴチャネルの抵抗も変動する。このようにして、電気回路の一部分の抵抗の制御（および、結果として、その電気回路内の望まれる電気信号の電圧、電流、および電力の制御）が履行される。
【0003】
この設計および本発明の共通の特徴は、３つの端子を伴うＭＯＳＦＥＴである。
知られている解決策の不利な点は、制御電圧と、電子制御される抵抗器ＥＣＲの抵抗（すなわち、ＦＥＴチャネルの抵抗）との間の近似的に線形の依存性が認められる、ＦＥＴのソースとドレインとの間の電圧の狭い範囲；抵抗値をセットすることの十分な正確性を達成することを可能にしない、制御特性の値における広がり；温度範囲にわたって安定的な特性を有することを可能としない、制御特性の温度依存性；ＦＥＴのソースとドレインとの間の電圧からの抵抗値の依存性である。
知られている解決策の不利な点は、制御電圧と、電子制御される抵抗器ＥＣＲの抵抗（すなわち、ＦＥＴチャネルの抵抗）との間の近似的に線形の依存性が認められる、ＦＥＴのソースとドレインとの間の電圧の狭い範囲；抵抗値をセットすることの十分な正確性を達成することを可能にしない、制御特性の値における広がり；温度範囲にわたって安定的な特性を有することを可能としない、制御特性の温度依存性；ＦＥＴのソースとドレインとの間の電圧からの抵抗値の依存性である。
【0004】
さらには（ロシア国特許第２６５８６８１号明細書、Ｇ０５Ｆ １／５９、２０１８年６月２６日公表）知られているのが、ＥＣＲが、ＭＯＳトランジスタと、ＭＯＳトランジスタに並列に接続され、それにより架橋されている、定格Ｒｂｒの抵抗器と、制御電圧変換器と、減算器とを備える、設計である。
【0005】
制御電圧が変化する際、ＭＯＳトランジスタチャネルの抵抗、およびそれに応じて、（ＭＯＳトランジスタが完全に開いているときにＭＯＳトランジスタが事実上ゼロに閉じられるときのＲｂｒからの）ＥＣＲの抵抗もそうである。そのことに起因して、電気回路の一部分の抵抗の制御が行われる。
【0006】
提案される設計、および、従来技術の共通の特徴は、
－ 制御電圧の変換器、
－ 減算器、
－ ３つの端子を伴うＭＯＳトランジスタであって、トランジスタのゲートが減算器の出力に接続される、ＭＯＳトランジスタ
である。
－ 制御電圧の変換器、
－ 減算器、
－ ３つの端子を伴うＭＯＳトランジスタであって、トランジスタのゲートが減算器の出力に接続される、ＭＯＳトランジスタ
である。
【0007】
従来技術装置は、とりわけ、周囲温度などの不安定化因子により影響を及ぼされる場合に、電気回路の一部分の抵抗を制御することの不十分な正確性という難があるように見受けられる。
【0008】
従来型の設計が、１９７６年１０月７日付の特開昭５１－１１４０４９号公報において開示されており、その文献において、ＥＣＲは、ダーリントントランジスタおよび機器抵抗器の直列回路、ならびに、電圧変換器であって、その入力のうちの１つにおいて、ＥＣＲの高電位端子から電圧を受ける、電圧変換器を含み、デジタルコードが、ＥＣＲの制御入力に送り出される。電圧変換器の出力は、減算器を経てダーリントントランジスタの制御入力に接続され、減算器の反転端子が、測定抵抗器に接続される。この解決策によれば、電圧変換器の機能は、デジタルコードにより表される制御信号を、ＥＣＲの高電位端子における電圧に加算することである。それゆえに、ＥＣＲの安定的な抵抗を、そのＥＣＲの高電位端子において、相対的に広い電圧範囲内で維持することは不可能になる。さらには、この解決策は、アナログ電圧によってＥＣＲを制御することを可能としない。
【0009】
別の従来技術解決策が、１９８８年３月２３日付の欧州特許出願公開０２６０３４６号明細書において開示されており、その文献において、ＥＣＲは、ＭＯＳトランジスタおよび機器抵抗器の直列回路、ならびに、減算器、および、電圧変換器であって、その制御入力においてデジタルコードを受信する、電圧変換器を含み、ＭＯＳトランジスタを制御するために使用される信号は、ＥＣＲの高電位端子と、測定抵抗器電圧とデジタルコードとを合計することにより得られる制御信号との間の電圧差を表す。
【0010】
この解決策の主な欠点は、不安定化因子のもとでのＥＣＲの低い抵抗安定性である。さらには、この解決策は、アナログ電圧によってＥＣＲを制御することを可能としない。
さらに別の従来型の解決策が、２０１７年６月２１日付の欧州特許出願公開３１８２２４３号明細書において開示されており、その文献において、ＥＣＲは、ＭＯＳトランジスタおよび機器抵抗器の直列回路、ならびに減算器を含み、機器抵抗器からの信号が、減算器の反転端子に付与され、制御抵抗器信号からの信号が、減算器の非反転端子に送り出される。
さらに別の従来型の解決策が、２０１７年６月２１日付の欧州特許出願公開３１８２２４３号明細書において開示されており、その文献において、ＥＣＲは、ＭＯＳトランジスタおよび機器抵抗器の直列回路、ならびに減算器を含み、機器抵抗器からの信号が、減算器の反転端子に付与され、制御抵抗器信号からの信号が、減算器の非反転端子に送り出される。
【0011】
しかしながら、この解決策は、アナログ電圧またはデジタルコードのいずれかによってＥＣＲを制御することを可能としない。ここでは、この制御は、制御抵抗器の抵抗値によって実現され、そのことは、この解決策の適用可能性を著しく制限する。
【0012】
ソ連発明者の証明書ソ連国特許発明第１８０７５５４号明細書、Ｈ０３Ｇ ３／３０、１９９３年４月７日公表において開示される装置が、本発明の最も近い類似物（原型）であると考えられる。
【0013】
原型は、２つの基準抵抗器と、２つの精密乗算器とを、かくして、抵抗の所与の値をセットすることの精密性を高めるために備えるＥＣＲを含む。チップ５２５ПС３、または、ＡＤ５３４などのそのチップの類似物は、装置において、電圧変換器として機能する精密アナログ乗算器として使用される。ＥＣＲの抵抗は、機器抵抗器として働く基準抵抗器の好まれる値に比例し、電圧変換器の入力における制御電圧の変化に反比例して変動することがある。
【0014】
原型、および、提案される設計の共通の特徴は、
－ 制御電圧の第１の源に、および、共通電線に接続するための端子、ならびに、ＥＣＲを電気回路に接続するための高電位および低電位端子、
－ 電圧変換器であって、その第１の入力が、第１の制御電圧の源に接続されることになるＥＣＲの端子に接続され、その第３の入力が、ＥＣＲの高電位端子に接続される、電圧変換器、
－ 減算器、
－ 機器抵抗器、
－ 電圧変換器の出力への減算器の入力のうちの一方の接続、
－ 機器抵抗器の第１の端子への減算器の他方の入力の接続、
－ 共通電線に接続するための端子へのＥＣＲの低電位端子の接続
である。
－ 制御電圧の第１の源に、および、共通電線に接続するための端子、ならびに、ＥＣＲを電気回路に接続するための高電位および低電位端子、
－ 電圧変換器であって、その第１の入力が、第１の制御電圧の源に接続されることになるＥＣＲの端子に接続され、その第３の入力が、ＥＣＲの高電位端子に接続される、電圧変換器、
－ 減算器、
－ 機器抵抗器、
－ 電圧変換器の出力への減算器の入力のうちの一方の接続、
－ 機器抵抗器の第１の端子への減算器の他方の入力の接続、
－ 共通電線に接続するための端子へのＥＣＲの低電位端子の接続
である。
【0015】
しかしながら、原型において、機器抵抗器を経る電流は、（５２５ПС３、または、同じことであるが、ＡＤ５３４によれば）制限抵抗器を通って共通電線に流れる。現実の実践において、結果として、制限抵抗器の抵抗への電子制御される抵抗器の抵抗の依存性が実在し、この構成要素を無視することは、機器抵抗器の値が制限抵抗器の値の多数倍である場合に可能であるのみである。それゆえに、現実の実践において高頻度で必要とされるＥＣＲの十分に低い抵抗を達成することは、原型において不可能である。加えて、ＥＣＲ抵抗の小さい値を達成することは、制御電圧からの、その抵抗の反対依存性により制限され、抵抗の小さい値をもたらすように、制御電圧は、非実用的なほどに大であるべきである。他方では、制御電圧からの抵抗の正依存性を有することは、原型において不可能である。
【先行技術文献】
【特許文献】
【0016】
【文献】ロシア国特許第２６５８６８１号明細書
【文献】ソ連国特許発明第１８０７５５４号明細書
【文献】特開昭５１－１１４０４９号公報
【文献】欧州特許出願公開０２６０３４６号明細書
【文献】欧州特許出願公開３１８２２４３号明細書
【非特許文献】
【0017】
【文献】Electronic Circuits: Handbook for Design and Application
【発明の概要】
【発明が解決しようとする課題】
【0018】
本発明の目的は、所望される抵抗値の細かなセッティングを可能にし、一方で、広い範囲にわたる温度変化を含む不安定化因子に対する耐性を維持する、好ましくは低いオーミックＥＣＲを提供することにより、従来技術の不利な点を克服することである。
【0019】
従来技術において達成されることが不可能と考えられる技術的結果は、ＥＣＲの定格の抵抗の値の範囲を、主にその抵抗の小さい値の側に広げることにある。ＥＣＲが配される電気回路の一部分の抵抗の値は、技術的実現形態を考慮に入れると、可能な限り低くあり得るものであり、一方で、不安定化因子に対する高い耐性が維持される。
【課題を解決するための手段】
【0020】
本発明によるＥＣＲは、制御電圧の第１の源に接続するための端子、共通電線に接続するための端子、ならびに、ＥＣＲを電気回路内へと組み込むための高電位端子および低電位端子を設けられる。ＥＣＲは、電圧変換器と、機器抵抗器と、減算器とを備える。電圧変換器は、３つの入力を有する。第１の入力が、制御電圧の第１の源に接続するための端子に接続され、第３の入力が、ＥＣＲの高電位端子に接続され、減算器の第１の入力が、電圧変換器の出力に接続され、減算器の第２の入力が、機器抵抗器の第１の端子に接続され、低電位端子は、共通電線に接続するための端子に接続される。
【0021】
上記の目的は、このＥＣＲにおいて、そのＥＣＲに、実行要素、および、制御電圧の第２の源に接続するための追加的な端子を設けることにより達成される。実行要素の第１の端子が、機器抵抗器の第１の端子に接続され、実行要素の第２の端子が、減算器の出力に接続され、実行要素の第３の端子が、高電位端子に接続される。機器抵抗器の第２の端子が、低電位端子に接続され、電圧変換器の第２の入力が、制御電圧の第２の源に接続するための追加的な端子に接続される。
【0022】
電圧変換器は、１つの制御電圧の値の、別の制御電圧の値に対する比率と、高電位電圧とを乗算して、中間電圧信号を生成するように適合させられる。かくして、電圧減算器は、中間電圧信号と、実行要素および機器抵抗器を通って流れる電流に起因して機器抵抗器から感知される電圧降下信号との間の差の関数の形で、電子制御される抵抗器の抵抗を調節することができるようになる。
【0023】
提案されるＥＣＲのさらに別の特徴は、電圧変換器が、互いに並列な３つの対数増幅器と、加算器と、追加的な減算器とを含むことができ、３つの対数増幅器のうちの第１のものの入力が、高電位端子に接続され、３つの対数増幅器のうちの第２のものの入力が、制御電圧のうちの１つの源に接続され、３つの対数増幅器のうちの第３のものの入力が、制御電圧のうちの別のものの源に接続され、第１および第２の対数増幅器の出力が、加算器の入力に接続され、加算器の出力が、追加的な減算器の非反転入力に接続され、第３の対数増幅器の出力が、追加的な減算器の反転入力に接続され、追加的な減算器の出力が、指数変換器の入力に接続され、指数変換器の出力が、電圧変換器の出力であるということである。
【0024】
本発明のさらに別の特徴は、電圧変換器が、デジタルコンピューティングユニットと、アナログ－デジタル変換器と、デジタル－アナログ変換器とを備えるということにある。アナログ－デジタル変換器の入力が、電圧変換器の第３の入力に接続され、アナログ－デジタル変換器の出力が、デジタルコンピューティングユニットの１つの入力に接続され、対して、デジタルコンピューティングユニットの別の入力が、電圧変換器の第２の入力に接続される。デジタルコンピューティングユニットの出力が、デジタル－アナログ変換器の入力に接続され、デジタル－アナログ変換器の出力が、電圧変換器の出力に接続される。電圧変換器の第１の入力は、制御電圧の第１の源に接続するための電子制御される抵抗器の端子に接続される、少なくとも単一ビットのデジタルデータバスを含み、電圧変換器の第３の入力は、制御電圧の第２の源に接続するための電子制御される抵抗器の端子に接続される、少なくとも単一ビットのデジタルデータバスを含む。
【0025】
さらには、電子制御される抵抗器の実行要素は、少なくとも１つのＦＥＴ、特にＭＯＳＦＥＴを含むことができる。
代替案として、電子制御される抵抗器の実行要素は、少なくとも１つのバイポーラトランジスタ、特に絶縁ゲートバイポーラトランジスタを含むことができる。
代替案として、電子制御される抵抗器の実行要素は、少なくとも１つのバイポーラトランジスタ、特に絶縁ゲートバイポーラトランジスタを含むことができる。
【0026】
さらに代替案として、電子制御される抵抗器の実行要素は、少なくとも１つの電子管を含むことができる。
上記で説明された設計は、提案されるＥＣＲ抵抗器を装置において使用することを、その抵抗器が、制御電圧からの正または逆依存性の両方に基づいて、および、両方の可変制御電圧からの依存性に基づいて、抵抗を制御するように要求される場合に、可能にする。さらには、大きい電流を通過させることができる実行要素を使用することに起因して、原型においてのように、機器抵抗器の好まれる大きい値のみではなく、さらには、機器抵抗器の、および結果として、ＥＣＲの好まれる小さい値を得ることが可能になる。
上記で説明された設計は、提案されるＥＣＲ抵抗器を装置において使用することを、その抵抗器が、制御電圧からの正または逆依存性の両方に基づいて、および、両方の可変制御電圧からの依存性に基づいて、抵抗を制御するように要求される場合に、可能にする。さらには、大きい電流を通過させることができる実行要素を使用することに起因して、原型においてのように、機器抵抗器の好まれる大きい値のみではなく、さらには、機器抵抗器の、および結果として、ＥＣＲの好まれる小さい値を得ることが可能になる。
【0027】
さらには、本発明の範囲の中で特許保護のために提示されるのが、ＥＣＲを制御するための制御回路であり、制御回路は、電圧変換器と、減算器とを備える。電圧変換器は、第１、第２、および第３の入力を有する。第１の入力は、変換器を第１の制御電圧の源に接続するためのものであり、電圧変換器の第２の入力は、第２の制御電圧の源に接続するためのものであり、第３の入力は、高電位電圧の源に接続するためのものである。減算器の第１の入力が、電圧変換器の出力に接続され、減算器の第２の入力が、ＥＣＲの機器抵抗器の第１の端子に接続され、対して、減算器の出力が、ＥＣＲの実行要素の制御入力に接続される。電圧変換器は、１つの制御電圧の値の、別の制御電圧の値に対する比率と、高電位電圧とを乗算して、中間電圧信号を生成するように適合させられる。かくして、電圧減算器は、中間電圧信号と、実行要素および機器抵抗器を通って流れる電流に起因して機器抵抗器から感知される電圧降下信号との間の差の関数の形で、電子制御される抵抗器の抵抗を調節することができる。
【0028】
制御回路の電圧変換器は、互いに並列に接続される３つの対数増幅器と、加算器と、追加的な減算器と、指数変換器とを備えることができる。対数増幅器の入力は、電圧コネクタの入力である。第１の対数増幅器の入力が、高電位電圧の源に接続され、第２の対数増幅器の入力が、制御電圧のうちの一方の源に接続され、対して、第３の対数増幅器の入力が、制御電圧のうちの他方の源に接続される。第１および第２の対数増幅器の出力が、加算器の入力に接続される。加算器の出力が、追加的な減算器の非反転入力に接続され、対して、第３の対数増幅器の出力が、追加的な減算器の反転入力に接続され、追加的な減算器の出力が、指数変換器の入力に接続され、指数変換器の出力が、電圧変換器の出力である。
【0029】
代替案として、制御回路の電圧変換器は、デジタルコンピューティングユニットと、アナログ－デジタル変換器と、デジタル－アナログ変換器とを備えることができる。アナログ－デジタル変換器の入力が、電圧変換器の第３の入力に接続される。デジタルコンピューティングユニットの入力に付与されるのが、アナログ－デジタル変換器の出力からの信号、および、電圧変換器の入力からの制御電圧であり、入力の各々は、デジタルバスを呈する。デジタル－アナログ変換器の入力が、デジタルコンピューティングユニットの出力に接続され、デジタル－アナログ変換器の出力が、電圧変換器の出力に接続される。
【0030】
提案される設計の本質が、付随する図面を参照してさらに解説される。
【図面の簡単な説明】
【0031】
【図1】本発明による電子制御される抵抗器のアナログ実現形態の可能な変形例のうちの１つを提示する図である。
【図2】本発明による電子制御される抵抗器のデジタル実現形態の可能な変形例のうちの１つを例示する図である。
【図5】電子制御される抵抗器の抵抗に対する制御電圧応答特性を例示する図である。
【図6】電圧変換器の可能な実現形態のうちの１つを示す図である。
【図7】電圧変換器の可能な実現形態のうちの別の１つを示す図である。
【発明を実施するための形態】
【0032】
本発明のより良好な理解の目的のために、後に続く定義が紹介される。
電圧変換器 － 制御電圧を中間信号へと変換するように適合させられる電気回路の構成要素であり、中間信号の値は、制御電圧の源からの信号のセット比率と同等に（等しく）セットされ得る。電圧変換器は、アナログＩＣ、マイクロプロセッサ、プログラムされたロジックアレイ、その他を含むが、ただしそれらに制限されない、様々な実現形態を有することができる。
電圧変換器 － 制御電圧を中間信号へと変換するように適合させられる電気回路の構成要素であり、中間信号の値は、制御電圧の源からの信号のセット比率と同等に（等しく）セットされ得る。電圧変換器は、アナログＩＣ、マイクロプロセッサ、プログラムされたロジックアレイ、その他を含むが、ただしそれらに制限されない、様々な実現形態を有することができる。
【0033】
実行要素 － ３つの端子を設けられる電気回路の構成要素であり、端子のうちの１つは、制御入力である。実行要素は、ＭＯＳトランジスタ、バイポーラトランジスタ（絶縁ゲートを伴うものを含む）、電子管、その他を使用するものを含むが、ただしそれらに制限されない、様々な実現形態を有することができる。
【0034】
図１および２において提示されるのは、電圧変換器１０１と、減算器１０３（例えば、演算増幅器を含む）と、機器抵抗器１０５と、実行要素１０７とを備える、電子制御される抵抗器（ＥＣＲ）１である。電圧変換器１０１の第１および第２の入力１０９および１１１が、それぞれ、制御電圧の第１および第２の源（示されない）に接続されることを定められた、ＥＣＲ１の端子１０４および１０６に接続される。第３の入力１１３が、ＥＣＲ１の高電位端子１０に接続され、変換器１０１の出力１１５が、中間信号を減算器１０３に供給する役目をする。電源電圧が、ＥＣＲ１の端子１０２に達し、対して、端子１０８が、共通電線に接続される。電圧変換器１０１および減算器１０３が、ＥＣＲを制御するための制御回路１１０を構成する。減算器１０３の第１の（非反転）入力１１７が、電圧変換器１０１の出力１１５に接続され、減算器１０３の第２の（反転）入力１１９が、制御回路１１０の入力１２２を経て、機器抵抗器１０５の第１の端子１２１に接続され、減算器１０３の出力１２３が、制御回路１１０の出力１２４を経て、制御信号を、例えば３つの端子を有する実行要素１０７に供給する役目をする。実行要素１０７の第１の端子１２５が、例えば、機器抵抗器１０５の第１の端子に接続され、実行要素１０７の制御入力である第２の端子１２７が、減算器１０３の出力１２３に接続され、対して、実行要素１０７の第３の端子１２９が、例えば、ＥＣＲ１の高電位端子１０に接続される。
【0035】
さらには、機器抵抗器１０５の第２の端子１３１が、ＥＣＲ１の低電位端子１２に、および、端子１０８に接続される。高電位１０および低電位１２の端子は、ＥＣＲ１を電気回路（示されない）内へと接続する役目をする。
【0036】
デジタル実現形態（図２）において、ＥＣＲ１は、電圧変換器１０１を備え、その電圧変換器は、アナログ－デジタル変換器２３３と、デジタルコンピューティングユニット２３５と、デジタル－アナログ変換器２３７とを備える。アナログ－デジタル変換器２３３の入力が、電圧変換器１０１の端子１１３に接続される。デジタルコンピューティングユニット２３５の入力に達しているのが、電圧変換器１０１の入力１０９および１１１からのデジタル形式での制御電圧、ならびに、アナログ－デジタル変換器２３３の出力からの信号である。デジタル－アナログ変換器２３７は、その変換器の入力により、デジタルコンピューティングユニット２３５の出力に、および、その変換器の出力により、電圧変換器１０１の出力１１５に接続される。
【0037】
上記で論考された様式で設計されるＥＣＲは、後に続く関係式によって変動する、ＥＣＲの（そのＥＣＲの高電位端子と低電位端子との間の）制御される抵抗を有することを可能にする。
【0038】
Ｒ０＝ＵＣ１＊Ｒ／ＵＣ２ （１）
すなわち、ＥＣＲの抵抗の値Ｒ０は、実行要素に直列に接続される機器抵抗器の好まれる値Ｒに比例し、比例因子は、第２の制御電圧の値ＵＣ２に対する第１の制御電圧の値ＵＣ１の商に等しい。そのことに起因して、提案されるＥＣＲは、抵抗が、制御電圧からの、その抵抗の正依存性に従って制御されるべきである場合の装置においてのみではなく、さらには、依存性が逆である場合、または、両方の可変制御電圧からの依存性が生起する場合に用いられ得る。
すなわち、ＥＣＲの抵抗の値Ｒ０は、実行要素に直列に接続される機器抵抗器の好まれる値Ｒに比例し、比例因子は、第２の制御電圧の値ＵＣ２に対する第１の制御電圧の値ＵＣ１の商に等しい。そのことに起因して、提案されるＥＣＲは、抵抗が、制御電圧からの、その抵抗の正依存性に従って制御されるべきである場合の装置においてのみではなく、さらには、依存性が逆である場合、または、両方の可変制御電圧からの依存性が生起する場合に用いられ得る。
【0039】
原型とは相違するように、機器抵抗器の好まれる大きい値のみが得られ得る場合、提案されるＥＣＲは、大である電流を通過させることができる実行要素を使用することに起因して、さらには、機器抵抗器の好まれる小さい値、および結果として、ＥＣＲの抵抗の小さい値を得ることができる。
【0040】
図１によれば、ＥＣＲ１は、後に続くように動作する。電源電圧ＵＣＣが、ＥＣＲ１の端子１０２および１０８に付与され、第１のＵＣ１および第２のＵＣ２の制御電圧が、ＥＣＲ１の端子１０４および１０６に、ならびにそれぞれ、電圧変換器１０１の入力１０９および１１１に付与される。同時に、ＥＣＲ１の高電位端子１０から電圧変換器１０１の第３の入力１１３に達しているのが、ＥＣＲ１の高電位１０および低電位１２の端子の間の電位差に対応する電圧Ｕ１である。
【0041】
電圧変換器１０１は、電圧変換器１０１の出力１１５において形成されているのが、１つの制御電圧、例えば第２のものの値を、別の制御電圧、例えば第１のもので割った商との、ＥＣＲ１の高電位端子１０における電圧Ｕ１の積に等しい値を有する中間信号Ｓであるような手立てで、電圧ＵＣ１、ＵＣ２、およびＵ１を変換する。信号は、次の関係式により例示される。
【0042】
Ｓ＝Ｕ１＊ＵＣ２／ＵＣ１ （２）
電圧変換器１０１は、任意の知られている手立てで、ならびに、例えば、T.V MirinaおよびN.V.Mirin、Functional electronic units of measuring and diagnostic systems（測定および診断システムの機能的電子ユニット）、M.,Flinta、２０１２、２２８、図１１．３において説明される設計によって現実化され得る。
電圧変換器１０１は、任意の知られている手立てで、ならびに、例えば、T.V MirinaおよびN.V.Mirin、Functional electronic units of measuring and diagnostic systems（測定および診断システムの機能的電子ユニット）、M.,Flinta、２０１２、２２８、図１１．３において説明される設計によって現実化され得る。
【0043】
特に、対数化および指数（逆）変換、ならびに、図６において示されるそれぞれの図式を使用して、変換器１０１を実現することが可能である。そこでは、６０１，６０２、および６０３－関数Ｕｏｕｔ＝Ｌｎ（Ｕｉｎ）を遂行する対数増幅器であり、ここで、ＵｏｕｔおよびＵｉｎは、それぞれ、対数増幅器の出力および入力電圧であり、６０４－関数Ｕｏｕｔ＝Ｕｉｎ１＋Ｕｉｎ２を現実化する加算器であり、６０５は、関数Ｕｏｕｔ＝Ｕｉｎ１－Ｕｉｎ２を遂行する追加的な減算器であり、ここで、Ｕｉｎ１およびＵｉｎ２は、それぞれ、減算器６０５の非反転および反転入力における信号であり、６０６は、関数Ｕｏｕｔ＝ｅｘｐ（Ｕｉｎ）を履行する指数変換器である。
【0044】
受け入れられる指定内容（designations）を考慮に入れると、電圧変換器１０１は、後に続くように動作する。
制御電圧ＵＣ１およびＵＣ２は、それぞれ、対数増幅器６０１および６０２の入力に達し、ＥＣＲ１の高電位端子１０からの電圧Ｕ１は、電圧変換器１０１の第３の入力１１３を通って、対数増幅器６０３の入力に達する。対数変換の結果において、信号Ｌｎ（ＵＣ１）が、対数増幅器６０１の出力から生成され、信号Ｌｎ（ＵＣ２）が、対数増幅器６０２の出力から生成され、信号Ｌｎ（Ｕ１）が、対数増幅器６０３の出力から生成される。そのような手立てで得られる入力信号の対数は、対数増幅器６０１の出力から、追加的な減算器６０５の反転入力に、ならびに、対数増幅器６０２および６０３の出力から、加算器６０４を経て、追加的な減算器６０５の非反転入力に付与される。そのことに起因して、信号Ｌｎ（Ｕ１）＋Ｌｎ（ＵＣ２）－Ｌｎ（ＵＣ１）が、追加的な減算器６０５の出力において生成される。指数変換器６０６における変換の後、信号が、その指数変換器の出力において生成され、信号は、次式の、電圧変換器１０１の出力信号である。
制御電圧ＵＣ１およびＵＣ２は、それぞれ、対数増幅器６０１および６０２の入力に達し、ＥＣＲ１の高電位端子１０からの電圧Ｕ１は、電圧変換器１０１の第３の入力１１３を通って、対数増幅器６０３の入力に達する。対数変換の結果において、信号Ｌｎ（ＵＣ１）が、対数増幅器６０１の出力から生成され、信号Ｌｎ（ＵＣ２）が、対数増幅器６０２の出力から生成され、信号Ｌｎ（Ｕ１）が、対数増幅器６０３の出力から生成される。そのような手立てで得られる入力信号の対数は、対数増幅器６０１の出力から、追加的な減算器６０５の反転入力に、ならびに、対数増幅器６０２および６０３の出力から、加算器６０４を経て、追加的な減算器６０５の非反転入力に付与される。そのことに起因して、信号Ｌｎ（Ｕ１）＋Ｌｎ（ＵＣ２）－Ｌｎ（ＵＣ１）が、追加的な減算器６０５の出力において生成される。指数変換器６０６における変換の後、信号が、その指数変換器の出力において生成され、信号は、次式の、電圧変換器１０１の出力信号である。
【0045】
Ｓ＝Ｕ１＊ＵＣ２／ＵＣ１ （２）
上記の様式で形成される中間信号は、電圧変換器１０１の出力１１５から、減算器１０３の第１の非反転入力１１７に達し、機器抵抗器１０５の第１の端子１２１から、減算器１０３の第２の反転入力１１９に達しているのが、電圧Ｕ２である。Ｕ２の値は、実行要素１０７の電流Ｉ０により引き起こされる、抵抗器１０５をまたぐ電圧における降下に等しい。Ｉ０は、ＥＣＲ１の高電位１０および低電位１２の端子の間の電位差Ｕ１に起因して、後に続く回路：高電位端子１０ － 実行要素１０７ － 実行要素１０７と直列に接続される機器抵抗器１０７ － 低電位端子１２内を流れる。
上記の様式で形成される中間信号は、電圧変換器１０１の出力１１５から、減算器１０３の第１の非反転入力１１７に達し、機器抵抗器１０５の第１の端子１２１から、減算器１０３の第２の反転入力１１９に達しているのが、電圧Ｕ２である。Ｕ２の値は、実行要素１０７の電流Ｉ０により引き起こされる、抵抗器１０５をまたぐ電圧における降下に等しい。Ｉ０は、ＥＣＲ１の高電位１０および低電位１２の端子の間の電位差Ｕ１に起因して、後に続く回路：高電位端子１０ － 実行要素１０７ － 実行要素１０７と直列に接続される機器抵抗器１０７ － 低電位端子１２内を流れる。
【0046】
結果として、電圧Ｕ２の値は、次の関係式により表現される。
Ｕ２＝Ｉ０＊Ｒ （３）
ここで、Ｒは、機器抵抗器の好まれる値であり、その値は、技術的実現形態を考慮に入れると、可能な限り小さく選定され得る。
Ｕ２＝Ｉ０＊Ｒ （３）
ここで、Ｒは、機器抵抗器の好まれる値であり、その値は、技術的実現形態を考慮に入れると、可能な限り小さく選定され得る。
【0047】
減算器１０３の出力１２３から、実行要素１０７の制御入力に付与されるのが、減算器１０３の第１の非反転入力１１７における中間信号Ｓと、減算器１０３の第２の反転入力１１９における電圧Ｕ２との間の差に比例する電圧である。中間信号Ｓの値が電圧Ｕ２の値より大きいならば、実行要素１０７の制御端子１２７における電圧が、実行要素１０７を開き、その実行要素を通る電流Ｉ０は増大し、そのことは、電圧Ｕ２の増大を結果的に生じさせる。このプロセスは、電圧Ｕ２の値が中間信号Ｓの値に等しくなるまで継続することになる。
【0048】
他方では、中間信号Ｓの値が電圧Ｕ２の値未満であるならば、実行要素１０７の制御端子１２７における電圧は、実行要素１０７を閉じていることになり、その実行要素を通る電流Ｉ０は減少し、そのことは、電圧Ｕ２の減少を結果的に生じさせる。このプロセスは、電圧Ｕ２の値が中間信号Ｓの値に等しくなるまで継続することになる。
【0049】
ここに、実行要素１０７、機器抵抗器１０５、および減算器１０３を取り巻くフィードバックの存在に起因して、比率
Ｓ≒Ｕ２ （４）
が、提案される設計において常に甘受されることになり、または、（２）および（３）からのＳおよびＵ２に対するそれぞれの値を適用すると、次式となる。
Ｓ≒Ｕ２ （４）
が、提案される設計において常に甘受されることになり、または、（２）および（３）からのＳおよびＵ２に対するそれぞれの値を適用すると、次式となる。
【0050】
ＵＣ２＊Ｕ１／ＵＣ１＝Ｉ０＊Ｒ （５）
比率（４）は、広い範囲の温度変動を含む様々な不安定化因子にさらされることからは安定的に振る舞い、そのことは、フィードバックの深さにより確実にされる。
比率（４）は、広い範囲の温度変動を含む様々な不安定化因子にさらされることからは安定的に振る舞い、そのことは、フィードバックの深さにより確実にされる。
【0051】
ＥＣＲ１の高電位１０および低電位１２の端子の間の抵抗Ｒ０の値が、電圧Ｕ１を、直列に接続される実行要素１０７および機器抵抗器１０５を通って流れる電流Ｉ０で割った商に等しいということ、すなわち、
ＲＯ＝Ｕ１／Ｉ０ （６）
を勘考することにより、比率（１）：ＲＯ＝ＵＣ１＊Ｒ／ＵＣ２が、（５）および（６）から導出され得る。
ＲＯ＝Ｕ１／Ｉ０ （６）
を勘考することにより、比率（１）：ＲＯ＝ＵＣ１＊Ｒ／ＵＣ２が、（５）および（６）から導出され得る。
【0052】
そのことから、電圧変換器１０１の出力における中間信号を
Ｓ＝ＵＣ１＊Ｕ１／ＵＣ２
として形成すること、この信号を、減算器１０３の第１の非反転入力１１７にさらに付与すること、機器抵抗器をまたぐ電圧Ｕ２＝Ｉ０＊Ｒを、減算器１０３の第２の反転入力１１９に付与すること、および、上記で論考されたフィードバックに起因して等式Ｓ≒Ｕ２を確実にすることの手段により、ＥＣＲ１の抵抗Ｒ０の値が、実行要素と直列に接続される機器抵抗器の好まれる値Ｒに比例するようにされ、比例因子は、第２の制御電圧の値に対する第１の制御電圧の値の比率に等しいということになる。
Ｓ＝ＵＣ１＊Ｕ１／ＵＣ２
として形成すること、この信号を、減算器１０３の第１の非反転入力１１７にさらに付与すること、機器抵抗器をまたぐ電圧Ｕ２＝Ｉ０＊Ｒを、減算器１０３の第２の反転入力１１９に付与すること、および、上記で論考されたフィードバックに起因して等式Ｓ≒Ｕ２を確実にすることの手段により、ＥＣＲ１の抵抗Ｒ０の値が、実行要素と直列に接続される機器抵抗器の好まれる値Ｒに比例するようにされ、比例因子は、第２の制御電圧の値に対する第１の制御電圧の値の比率に等しいということになる。
【0053】
さらには、比率（６）から、実行要素により提供される十分に大きいＩ０において、Ｒ０の小さい、および極度に小さい値を得ることが実現可能であるということになっている。
【0054】
それゆえに、電気回路の一部分の抵抗を制御するために使用されるのが、ＵＣ１および／またはＵＣ２の値の変動であり、そのことにより、正比例、または逆比例、または組み合わされた機能のいずれかが、ＥＣＲに課される要件に依存して達成され得る。
【0055】
制御電圧からのＥＣＲの正比例依存性は、ＵＣ２の値が、何らかの技術的に実現可能な手立てで固定された様態にされ、ＵＣ１の値のみが変動させられるならば達成され得る。
制御電圧からのＥＣＲの逆比例依存性は、ＵＣ１の値が、何らかの技術的に実現可能な手立てで固定された様態にされ、ＵＣ２の値のみが変動させられるならば達成され得る。
制御電圧からのＥＣＲの逆比例依存性は、ＵＣ１の値が、何らかの技術的に実現可能な手立てで固定された様態にされ、ＵＣ２の値のみが変動させられるならば達成され得る。
【0056】
組み合わせ機能は、ＵＣ１およびＵＣ２の両方が、あらかじめセットされた規則によって変動する場合に達成され得る。
図２によるＥＣＲ（第２のデジタル実現形態）は、後に続くように動作する。
図２によるＥＣＲ（第２のデジタル実現形態）は、後に続くように動作する。
【0057】
電源電圧ＵＣＣが、電子制御される抵抗器の端子１０２および１０８に付与され、対して、第１および第２のデジタル制御電圧ＵＣ１－１およびＵＣ２－１が、それぞれ、端子１０４および１０６に付与される。端子１０４および１０６は、それぞれ、端子１０９および１０９に接続されるので、第１および第２のデジタル制御電圧ＵＣ１－１およびＵＣ２－１は、電圧変換器１０１の端子１０９および１０９に達する。同時に、ＥＣＲの高電位１０および低電位１２の端子の間の電位差に対応する電圧Ｕ１が、高電位端子１０から電圧変換器１０１の第３の入力１１３に付与される。
【0058】
電圧変換器１０１のアナログ－デジタル変換器２３３において履行されるのが、アナログ電圧Ｕ１の、その電圧のデジタル形式Ｕ１－１への変換である。結果的に生じるデジタルコードが、デジタル制御電圧ＵＣ１－１およびＵＣ２－１と一緒に、デジタルコンピューティングユニット２３５の入力に、そのユニットのそれぞれの出力における中間信号Ｓ１を形成するような手立てで変換されるために達する。まさに図１において示される実現形態においてのように、Ｓ１の値は、第２の制御電圧の値を第１の制御電圧の値で割った商との、高電位端子における電圧のデジタル値Ｕ１－１の積に等しく、後に続く比率により定義される。
【0059】
Ｓ１＝Ｕ１－１＊ＵＣ２－１／ＵＣ１－１ （７）
代替案として、電圧変換器１０１は、図７において示されるように、マイクロプロセッサを使用して作製され得る。図７において指定されるのは、入出力ユニット７０１、算術論理ユニット７０２、ランダムアクセスメモリ７０３、読み出し専用メモリ７０４である。図２におけるように、２３３はアナログ－デジタル変換器であり、２３７はデジタル－アナログ変換器である。
代替案として、電圧変換器１０１は、図７において示されるように、マイクロプロセッサを使用して作製され得る。図７において指定されるのは、入出力ユニット７０１、算術論理ユニット７０２、ランダムアクセスメモリ７０３、読み出し専用メモリ７０４である。図２におけるように、２３３はアナログ－デジタル変換器であり、２３７はデジタル－アナログ変換器である。
【0060】
上記で述べられた様式で作製および指定されて、電圧変換器１０１は、後に続くように動作する。
第１のＵＣ１－１および第２のＵＣ２－１のデジタル制御電圧は、入出力ユニット７０１の入力に達する。ＥＣＲ（図２）の高電位端子１０からの電圧Ｕ１は、電圧変換器１０１の入力１１３に達し、次いで、アナログ－デジタル変換器２３３におけるデジタル形式への変換の後、さらには、デジタル電圧Ｕ１－１として、入出力ユニット７０１に付与される。入出力ユニット７０１は、デジタル電圧ＵＣ１－１、ＵＣ２－１、およびＵ１－１を算術論理ユニット７０２に伝達し、その算術論理ユニットは、読み出し専用メモリ７０４において保存されるプログラムによって、デジタル形式での中間信号Ｓ１
Ｓ１＝Ｕ１－１＊ＵＣ２－１／ＵＣ１－１
を算出して、算出の中間結果をランダムアクセスメモリ７０３と交換する。算術論理ユニット７０２から、得られるデジタル中間信号Ｓ１が入出力ユニット７０１に達し、後者は、その信号をデジタル－アナログ変換器２３７の入力に伝達する。デジタル－アナログ変換器２３７は、デジタル信号Ｓ１を、関係式（２）によって、そのデジタル信号のアナログ形式Ｓへと転換する。
第１のＵＣ１－１および第２のＵＣ２－１のデジタル制御電圧は、入出力ユニット７０１の入力に達する。ＥＣＲ（図２）の高電位端子１０からの電圧Ｕ１は、電圧変換器１０１の入力１１３に達し、次いで、アナログ－デジタル変換器２３３におけるデジタル形式への変換の後、さらには、デジタル電圧Ｕ１－１として、入出力ユニット７０１に付与される。入出力ユニット７０１は、デジタル電圧ＵＣ１－１、ＵＣ２－１、およびＵ１－１を算術論理ユニット７０２に伝達し、その算術論理ユニットは、読み出し専用メモリ７０４において保存されるプログラムによって、デジタル形式での中間信号Ｓ１
Ｓ１＝Ｕ１－１＊ＵＣ２－１／ＵＣ１－１
を算出して、算出の中間結果をランダムアクセスメモリ７０３と交換する。算術論理ユニット７０２から、得られるデジタル中間信号Ｓ１が入出力ユニット７０１に達し、後者は、その信号をデジタル－アナログ変換器２３７の入力に伝達する。デジタル－アナログ変換器２３７は、デジタル信号Ｓ１を、関係式（２）によって、そのデジタル信号のアナログ形式Ｓへと転換する。
【0061】
第１のアナログ実現形態と同様に、上記で論考された手立てで形成される中間信号Ｓは、電圧変換器１０１の出力１１５から、減算器１０３の第１の（非反転）入力１１７に達する。減算器１０３の第２の（反転）入力１１９に付与されるのが、機器抵抗器１０５の第１の端子１２１から達する電圧Ｕ２である。Ｕ２の値は、実行要素１０７の電流Ｉ０により生み出される、機器抵抗器１０５における電圧降下に等しい。ＥＣＲの高電位端子１０と低電位端子１２との間の電位における差Ｕ１に起因して、電流Ｉ０は、高電位端子１０と、実行要素１０７と、後者と直列に接続される機器抵抗器１０５と、低電位端子１２とを備える回路を通って流れる。
【0062】
図１において示される実現形態において生起する同じ様式で、Ｕ２の値は、次式の比率により表現され得る。
Ｕ２＝Ｉ０＊Ｒ （３）
ここで、Ｒは、機器抵抗器の好まれる値であり、その値は、工学実現形態が可能とするのと同じほど小さく選定され得る。
Ｕ２＝Ｉ０＊Ｒ （３）
ここで、Ｒは、機器抵抗器の好まれる値であり、その値は、工学実現形態が可能とするのと同じほど小さく選定され得る。
【0063】
減算器１０３の第１の（非反転）入力１１７における中間信号Ｓと、減算器１０３の第２の（反転）入力１１９における電圧Ｕ２との間の差に比例する、結果的に生じる電圧が、減算器１０３の出力１２３から、実行要素１０７の制御端子１２７に付与される。中間信号Ｓの値が電圧Ｕ２の値より大きいならば、実行要素１０７の制御端子１２７における電圧が、実行要素１０７を開き、その実行要素を通る電流Ｉ０は増大し、そのことは、電圧Ｕ２の増大を結果的に生じさせる。このプロセスは、電圧Ｕ２の値が中間信号Ｓの値に等しくなるまで継続することになる。
【0064】
他方では、中間信号Ｓの値が電圧Ｕ２の値未満であるならば、実行要素１０７の制御端子１２７における電圧は、実行要素１０７を閉じていることになり、その実行要素を通る電流Ｉ０は減少し、そのことは、電圧Ｕ２の減少を結果的に生じさせる。このプロセスは、電圧Ｕ２の値が中間信号Ｓの値に等しくなるまで継続することになる。
【0065】
ここに、実行要素１０７、機器抵抗器１０５、および減算器１０３を取り巻くフィードバックの存在に起因して、図１により例示される実現形態と同様の比率
Ｓ≒Ｕ２ （４）
が、図２において示されるようなＥＣＲ２において常に甘受されることになる。（２）および（３）からのＳおよびＵ２に対するそれぞれの値を適用すると、次式となる。
Ｓ≒Ｕ２ （４）
が、図２において示されるようなＥＣＲ２において常に甘受されることになる。（２）および（３）からのＳおよびＵ２に対するそれぞれの値を適用すると、次式となる。
【0066】
ＵＣ２－１・Ｕ１／ＵＣ１－１＝Ｉ０・Ｒ （５）
フィードバックの深さにより確実にされて、比率（４）は、広い範囲の温度変動を含む様々な不安定化因子にさらされることからは安定的に振る舞う。
図１において示されるバージョンに関係付けられるのと同じ手立てを推論するとき、比率（１）が、再び次式のように得られ得る。
フィードバックの深さにより確実にされて、比率（４）は、広い範囲の温度変動を含む様々な不安定化因子にさらされることからは安定的に振る舞う。
図１において示されるバージョンに関係付けられるのと同じ手立てを推論するとき、比率（１）が、再び次式のように得られ得る。
【0067】
Ｒ０＝ＵＣ１－１・Ｒ／ＵＣ２－１
ここで、制御電圧は、デジタル形式で提示される。
上記から、電圧変換器１０１が、アナログ－デジタル変換器、デジタルコンピューティングユニット、およびデジタル－アナログ変換器の、それらの間の上記で述べられた接続を伴う集合体を備えるとき、図１において示される変形例と同様に、ＥＣＲの抵抗を制御することが可能になり、その抵抗は、実行要素と直列に接続される機器抵抗器の好まれる値に比例することになり、比例因子は、第２の制御電圧の値に対する第１の制御電圧の値の比率に等しいことになるということになる。
ここで、制御電圧は、デジタル形式で提示される。
上記から、電圧変換器１０１が、アナログ－デジタル変換器、デジタルコンピューティングユニット、およびデジタル－アナログ変換器の、それらの間の上記で述べられた接続を伴う集合体を備えるとき、図１において示される変形例と同様に、ＥＣＲの抵抗を制御することが可能になり、その抵抗は、実行要素と直列に接続される機器抵抗器の好まれる値に比例することになり、比例因子は、第２の制御電圧の値に対する第１の制御電圧の値の比率に等しいことになるということになる。
【0068】
それゆえに、電気回路の一部分の抵抗を制御するために、そのことにより、正比例機能、または逆比例機能、または組み合わされた機能のいずれかを、ＥＣＲに課される要件に依存して達成するために使用されるのが、ＵＣ１－１および／またはＵＣ２－１の値の変動である。
【0069】
制御電圧からのＥＣＲの正比例依存性は、ＵＣ２－１の値が、何らかの技術的に実現可能な手立てで固定された様態にされ、ＵＣ１－１の値のみが変動させられるならば達成され得る。
【0070】
制御電圧からのＥＣＲの逆比例依存性は、ＵＣ１－１の値が、何らかの技術的に実現可能な手立てで固定された様態にされ、ＵＣ２－１の値のみが変動させられるならば達成され得る。
【0071】
組み合わせ機能は、ＵＣ１－１およびＵＣ２－１の両方が、あらかじめセットされた規則によって変動する場合に達成され得る。
上記から、提案されるＥＣＲにより確実にされる技術的結果は、ＥＣＲの抵抗の好まれる値の値の範囲を、主にその抵抗の小さい値の側に広げることにあるということになる。不安定化因子に対する高い耐性を維持する一方で、ＥＣＲが配される電気回路の一部分の抵抗の値は、技術的実現形態を考慮に入れると、可能な限り低くあり得る。
上記から、提案されるＥＣＲにより確実にされる技術的結果は、ＥＣＲの抵抗の好まれる値の値の範囲を、主にその抵抗の小さい値の側に広げることにあるということになる。不安定化因子に対する高い耐性を維持する一方で、ＥＣＲが配される電気回路の一部分の抵抗の値は、技術的実現形態を考慮に入れると、可能な限り低くあり得る。
【0072】
ＥＣＲを実現するとき、電圧変換器１０１の技術的現実化の様々なバージョンが使用され得るということが、当業者により理解される。例えば、乗算および除算演算は、任意の順序：
－ 最初に遂行されるのがＵ１＊ＵＣ２演算であり、次いで、結果がＵＣ１で除算される、または、
－ 最初に遂行されるのがＵ１／ＵＣ１演算であり、次いで、結果がＵＣ２で乗算される、または、
－ 演算ＵＣ２／ＵＣ１が始まりにおいて遂行され、結果にＵ１を乗算することが後に続く、
－ または、演算ＵＣ１＊Ｕ１／ＵＣ２が、例えば、E.A.Kolombet、Microelectronic devices for processing analog signals（アナログ信号を処理するためのマイクロ電子デバイス）、M.,Radio and Svyaz’、１９９１、６２、図３．１において示されるように、並列に遂行される。
－ 最初に遂行されるのがＵ１＊ＵＣ２演算であり、次いで、結果がＵＣ１で除算される、または、
－ 最初に遂行されるのがＵ１／ＵＣ１演算であり、次いで、結果がＵＣ２で乗算される、または、
－ 演算ＵＣ２／ＵＣ１が始まりにおいて遂行され、結果にＵ１を乗算することが後に続く、
－ または、演算ＵＣ１＊Ｕ１／ＵＣ２が、例えば、E.A.Kolombet、Microelectronic devices for processing analog signals（アナログ信号を処理するためのマイクロ電子デバイス）、M.,Radio and Svyaz’、１９９１、６２、図３．１において示されるように、並列に遂行される。
【0073】
乗算は、例えば、A.V.MikushinおよびV.I.Sedinin、Electronic units and systems design（電子ユニットおよびシステム設計）、SibGUTI、Novosibirsk、２０１７、１１６、図３．１３．における「Analog multipliers（アナログ乗算器）」において、または、T.V.MirinaおよびN.V.Mirin、Functional electronic units of measuring and diagnostic systems（測定および診断システムの機能的電子ユニット）、M.,Flinta、２０１２、２２８、図１１．７における「Analog signal multiplier（アナログ信号乗算器）」において開示されるような、多くの手立てで遂行され得る。具体的には、一般に使用されるのは、
－ バイポーラトランジスタを使用するリング乗算器（ＩＣ ＡＤ５３０、ＡＤ５３４、ＡＤ８３４、および多くの他のもの）、
－ パルス乗算器、
－ 対数乗算器、
－ 可変勾配乗算器、その他
である。
－ バイポーラトランジスタを使用するリング乗算器（ＩＣ ＡＤ５３０、ＡＤ５３４、ＡＤ８３４、および多くの他のもの）、
－ パルス乗算器、
－ 対数乗算器、
－ 可変勾配乗算器、その他
である。
【0074】
除算が、さらには、
－ 乗算器がフィードバック抵抗器と直列で含まれる、従来型の増幅器－インバータの手段により、
－ 可変勾配方法を使用して、
－ 対数をとることの方法を使用して、その他で、
（例えば、E.A.Kolombet、Microelectronic devices for processing analog signals（アナログ信号を処理するためのマイクロ電子デバイス）、M.,Radio and Svyaz’、１９９１、６７、図３．６．における「Analog signal divider（アナログ信号除算器）」において開示されるような多くの手立てで実現され得る。
－ 乗算器がフィードバック抵抗器と直列で含まれる、従来型の増幅器－インバータの手段により、
－ 可変勾配方法を使用して、
－ 対数をとることの方法を使用して、その他で、
（例えば、E.A.Kolombet、Microelectronic devices for processing analog signals（アナログ信号を処理するためのマイクロ電子デバイス）、M.,Radio and Svyaz’、１９９１、６７、図３．６．における「Analog signal divider（アナログ信号除算器）」において開示されるような多くの手立てで実現され得る。
【0075】
制御信号がデジタル形式で達する場合、電圧変換器１０１は、上記で論考され、図２により例示されるように、デジタルコンピューティングユニットを使用して実現され得る。この事例において、乗算および除算は、任意の適したマイクロプロセッサによってソフトウェアを使用することにより遂行され得る。さらには、乗算および除算は、コンビナトリアル乗算器／除算器またはプログラマブルロジックデバイス（ＰＬＤ）などのハードウェアにより遂行され得る。
【0076】
当業者は、さらには、実行要素１０７が、ＭＯＳもしくはバイポーラトランジスタ、または電子管、その他を含むことができるということを理解する。
本発明を実現する装置のすべての他の要素は、よく知られており、技術文献において論考されている。
本発明を実現する装置のすべての他の要素は、よく知られており、技術文献において論考されている。
【0077】
上記で論考された例は、本発明の範囲を制限することを意図されない。
例えば、機器抵抗器の好まれる値の範囲は、数オームから数ミリオームに至るまでから選定され得る。
例えば、機器抵抗器の好まれる値の範囲は、数オームから数ミリオームに至るまでから選定され得る。
【0078】
実行要素１０７（２０７）を過渡状態に対して保護するために、図３（図４）において示される追加的な抵抗器Ｒｓ３３７（４３７）の並列接続が使用され得る。抵抗器Ｒｓの端子３３３（４３３）および３３５（４３５）は、それぞれ、実行要素１０７の端子１２９および１２５に接続される。
【0079】
図１により例示されるＥＣＲは、例えば、チップまたはチップ組立体またはマイクロプレートであって、その端子が１０２，１０４，１０６，１０８，１０，１２である、チップまたはチップ組立体またはマイクロプレートとして作製され得る（図１）。
【0080】
図１において示されるＥＣＲは、さらには、例えば、チップまたはチップ組立体またはマイクロプレートであって、その端子が１０２，１０４，１０６，１０８，１０，１２，１２３、および１２１であり、実行要素１０７が、その端子１２５，１２７，１２９により、それぞれ、端子１２１，１２３，１０に接続される、チップまたはチップ組立体またはマイクロプレートとして作製され得る（図１）。
【0081】
図２において提示されるＥＣＲは、例えば、チップまたはチップ組立体またはマイクロプレートであって、その端子が１０２，１０４，１０６，１０８，１０，１２である、チップまたはチップ組立体またはマイクロプレートとして作製され得るものであり、端子１０４および１０６は、Ｉ２Ｃ、ＳＰＩ、インクリメント－デクリメントなどの、シリアルインターフェイスまたはパラレルインターフェイスに準拠する端子の群を含むことができる。
【0082】
図２において描写されるＥＣＲは、さらには、例えば、チップまたはチップ組立体またはマイクロプレートであって、その端子が１０２，１０４，１０６，１０８，１０，１２，１２３、および１２１である、チップまたはチップ組立体またはマイクロプレートとして作製され得るものであり、端子１０４および１０６は、Ｉ２Ｃ、ＳＰＩ、インクリメント－デクリメントなどの、シリアルインターフェイスまたはパラレルインターフェイスに準拠する端子の群を含むことができ、対して、実行要素１０７が、端子１２５，１２７，１２９により、それぞれの端子１２１，１２３、および１０に接続され得る。
【0083】
本発明のＥＣＲの機能性は、従来技術の機能性より実質的に広く、なぜならば、その機能性は、制御電圧への正依存性および逆依存性の様態の両方で、ならびに、両方の可変制御電圧への依存性の様態で、抵抗を制御することが必要とされる場合に、装置において使用され得る低オーミックＥＣＲを、主に、ただしそれに制限されないが、現実化することを可能にするからである。そのことによって、抵抗を制御することが、アナログ制御電圧またはデジタル制御コードのいずれかを使用することにより実現され得るものであり、対して、ＥＣＲを通って流れる電流は、１０Ａ以上にまで届くことがある。
【0084】
電池充電デバイス、２次電源ユニットに対する力率補正デバイス、同期モータ、その他が、そのような装置の例である。
それゆえに、提案される解決策は、ＤＣおよびＡＣ電気回路の一部分の抵抗を制御するために、ならびにゆえに、所望される信号の電圧、電流、および電力を制御するために、電子工学および電気工学の様々な分野において広く使用されるように、最も良好に配される。
それゆえに、提案される解決策は、ＤＣおよびＡＣ電気回路の一部分の抵抗を制御するために、ならびにゆえに、所望される信号の電圧、電流、および電力を制御するために、電子工学および電気工学の様々な分野において広く使用されるように、最も良好に配される。
【0085】
現実のＥＣＲは、（デジタル図式を使用する）第２の選択案によって作製された。そのＥＣＲは、ＵＣ２－１の固定された値において試験され、対して、第１の制御電圧ＵＣ１－１が変動した。図５は、ＵＣ１－１からのＥＣＲの抵抗Ｒ０の依存性を例示する。その図５は、ＥＣＲの抵抗の測定された値、Ｒ０ ｍｅａｓが、Ｕ１の値が何であれ、ＵＣ１－１の値に正比例であり、高度に線形であるということを示す（参考のために、算出された値、Ｒ０ ｃａｌｃもまた示される）。そこでは、Ｒ０ ｍｅａｓの値は、０．０２Ｖに等しいＵＣ１－１における１．０４５オームから、０．８５Ｖに等しいＵＣ１－１における４０オームまでの範囲において明示される。Ｒ０のそれほどに小さい値を確実にする、当技術分野において知られている、および、電気回路の一部分の抵抗を制御するために使用される、他の装置はない。
【0086】
提供される例は本発明の範囲を制限しないということが理解される。例えば、上記で開示された一部の要素のハードウェア部分は、別段に明確に指示されない限り、一部の他の要素のハードウェア部分と異なる、または部分的に一致する、または完全に一致することがある。さらには、一部の要素のハードウェア部分は、別段に明確に指示されない限り、一部の他の要素の様々な部分内へと配されることがある。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
