知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-07-19
(45)【発行日】2022-07-27
(54)【発明の名称】電力変換装置
(51)【国際特許分類】
H02M 7/48 20070101AFI20220720BHJP
H02M 1/08 20060101ALI20220720BHJP
H03K 17/04 20060101ALI20220720BHJP
H03K 17/08 20060101ALI20220720BHJP
H03K 17/042 20060101ALI20220720BHJP
H03K 17/082 20060101ALI20220720BHJP
H03K 17/16 20060101ALI20220720BHJP
【ＦＩ】
H02M7/48 E
H02M1/08 A
H03K17/04 Z
H03K17/08 Z
H03K17/042
H03K17/082
H03K17/16 Z
【請求項の数】
5
(21)【出願番号】P 2019040320
(22)【出願日】2019-03-06
(65)【公開番号】P2019187232
(43)【公開日】2019-10-24
【審査請求日】2020-12-15
(31)【優先権主張番号】P 2018069061
(32)【優先日】2018-03-30
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】000002945
【氏名又は名称】オムロン株式会社
(74)【代理人】
【識別番号】110002860
【氏名又は名称】特許業務法人秀和特許事務所
(72)【発明者】
【氏名】桐淵 岳
(72)【発明者】
【氏名】宮川 智
(72)【発明者】
【氏名】福原 仁
【審査官】柳下 勝幸
(56)【参考文献】
【文献】特開平０５－０９０９２８（ＪＰ，Ａ）
【文献】特開２０１６－１８７２９６（ＪＰ，Ａ）
【文献】特開２０１５－１６６８７０（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０２Ｍ ７／４８
Ｈ０２Ｍ １／０８
Ｈ０３Ｋ １７／０４
Ｈ０３Ｋ １７／０８
Ｈ０３Ｋ １７／０４２
Ｈ０３Ｋ １７／０８２
Ｈ０３Ｋ １７／１６
(57)【特許請求の範囲】
【請求項1】
２つのスイッチング素子を直列接続した１つ以上のレグを備えたインバータ回路と、前記インバータ回路内の各スイッチング素子のＯＮ／ＯＦＦ制御を行う制御部と
を備え、
前記インバータ回路に、各レグを流れる電流を制限する１つ又は複数の電流制限回路が設けられており、
前記制御部は、前記インバータ回路に出力させるべき目標電圧又は目標電流が所定範囲外である場合には、各レグを流れる電流が制限されないように前記１つ又は複数の電流制限回路を制御すると共に、前記インバータ回路の各レグの２つのスイッチング素子を、デッドタイムを挟んで交互にＯＮ／ＯＦＦ制御し、前記目標電圧又は目標電流が前記所定範囲内である場合には、各レグを流れる電流が制限されるように前記１つ又は複数の電流制限回路を制御すると共に、前記インバータ回路の各レグの２つのスイッチング素子を、デッドタイムを挟まずに交互にＯＮ／ＯＦＦ制御する、
ことを特徴とする電力変換装置。
【請求項2】
前記インバータ回路のレグ毎に、そのレグを流れる電流を制限する前記電流制限回路が設けられている、ことを特徴とする請求項１に記載の電力変換装置。
【請求項3】
前記電流制限回路が、電流の制御対象となっているレグの一方のスイッチング素子のゲート電圧又はベース電流を調整することで当該レグを流れる電流を制限する回路であり、前記制御部は、前記目標電圧又は目標電流が前記所定範囲内である場合には、前記一方のスイッチング素子のＯＮ時に前記一方のスイッチング素子を流れる電流が所定電流以下となるように前記電流制限回路を制御し、前記目標電圧又は目標電流が前記所定範囲外である場合には、前記一方のスイッチング素子のＯＮ時に前記一方のスイッチング素子を流れる電流が前記所定電流以下に制限されないように前記電流制限回路を制御する、
ことを特徴とする請求項２に記載の電力変換装置。
【請求項4】
前記制御部は、前記目標電圧又は目標電流が前記所定範囲内である場合において、前記一方のスイッチング素子をＯＮする場合には、前記電流制限回路の応答速度に基づき定められた上昇パターン及び上昇開始タイミングで前記一方のスイッチング素子のＯＮタイミング以前に前記一方のスイッチング素子のゲート電圧又はベース電流が上昇し始めるように前記電流制限回路を制御する、
ことを特徴とする請求項３に記載の電力変換装置。
【請求項5】
前記一方のスイッチング素子が、電流センス付きスイッチング素子であり、前記電流制限回路が、前記一方のスイッチング素子の電流センス端子を流れる電流に基づき、前記レグを流れる電流を制限する回路である、
ことを特徴とする請求項３又は４に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電力変換装置とインバータ回路とに関する。
【背景技術】
【0002】
複数のレグを備えたインバータ回路をＰＷＭ（pulse width modulation）制御することで直流電力を交流電力に変換することが行われているが、各レグを構成するスイッチング素子（ＩＧＢＴ等）には、スイッチング遅延時間がある。そのため、各レグの２スイッチング素子を同時にオン／オフすると、各レグが短絡する期間（２スイッチング素子が共にオンとなる期間）が生じてしまう。そのような期間があると各スイッチング素子に過大な電流が流れてしまうため、インバータ回路のＰＷＭ制御時には、各レグの２スイッチング素子の制御信号に、デッドタイムが挿入されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０１６－１１１７７６号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
デッドタイムを挿入すると、デッドタイムの長さ分、出力電圧が低下したり、不感帯が生じたりするが、インバータ回路のＰＷＭ制御時には、出力電圧または電流を目標値と一致させるための電圧または電流フィードバック制御が行われる。そのため、デッドタイムを設けても、最終的には出力電圧または電流を目標値とすることができる。ただし、低出力時にフィードバックにおける偏差が小さいため出力が目標値となるには時間がかかるため、従来のデッドタイムを有したＰＷＭ制御では、低出力時において応答性良く電力変換装置やインバータを制御することが困難であった。一方で、デッドタイムをなくして応答性を上げようとすると、インバータ回路をスイッチングではなくリニア制御する必要があり、特に大電力を扱う場合には回路の損失が大きく非効率となったり、装置が大きくなり実用上困難であった。
【0005】
本発明は、上記現状に鑑みてなされたものであり、低出力の交流電力を応答性良く出力でき、かつ、大出力時でも効率が良い電力変換装置、及び、そのような電力変換装置の構成要素として使用できるインバータ回路を提供することを目的とする。
【課題を解決するための手段】
【0006】
上記目的を達成するために、本発明の一観点による電力変換装置は、２つのスイッチング素子を直列接続した１つ以上のレグを備えたインバータ回路と、前記インバータ回路内の各スイッチング素子のＯＮ／ＯＦＦ制御を行う制御部と、を備える。また、電力変換装置のインバータ回路には、各レグを流れる電流を制限する１つ又は複数の電流制限回路が設けられている。そして、電力変換装置の制御部は、前記インバータ回路に出力させるべき目標電圧又は目標電流が所定範囲外である場合には、各レグを流れる電流が制限されないように前記１つ又は複数の電流制限回路を制御すると共に、前記インバータ回路の各レグの２つのスイッチング素子をデッドタイムを挟んで交互にＯＮ／ＯＦＦ制御し、前記目標電圧又は前記目標電流が前記所定範囲内である場合には、各レグを流れる電流が制限されるように前記１つ又は複数の電流制限回路を制御すると共に、前記インバータ回路の各レグの２つのスイッチング素子をデッドタイムを挟まずに交互にＯＮ／ＯＦＦ制御する。
【0007】
すなわち、本発明の一観点による電力変換装置は、低出力時には、インバータ回路の各
レグの２つのスイッチング素子が、デッドタイムを挟まずにＯＮ／ＯＦＦされる構成であって、そのような制御により各レグに過大な電流が流れることは１つ又は複数の電流制限回路によって抑止される構成を有する。従って、この電力変換装置によれば、低出力の交流電力を応答性良く出力できると共に、大出力時でも効率良く電力を変換できることになる。
レグの２つのスイッチング素子が、デッドタイムを挟まずにＯＮ／ＯＦＦされる構成であって、そのような制御により各レグに過大な電流が流れることは１つ又は複数の電流制限回路によって抑止される構成を有する。従って、この電力変換装置によれば、低出力の交流電力を応答性良く出力できると共に、大出力時でも効率良く電力を変換できることになる。
【0008】
電力変換装置に、インバータ回路のバスに電流制限回路が設けられている構成を採用しても、インバータ回路のレグ毎に、そのレグを流れる電流を制限する前記電流制限回路が設けられている構成を採用しても良い。
【0009】
電力変換装置に、後者の構成を採用する場合には、さらに、『前記電流制限回路が、電流の制御対象となっているレグの一方のスイッチング素子のゲート電圧又はベース電流を調整することで当該レグを流れる電流を制限する回路であり、前記制御部は、前記目標電圧又は目標電流が前記所定範囲内である場合には、前記一方のスイッチング素子のＯＮ時に前記一方のスイッチング素子を流れる電流が所定電流以下となるように前記電流制限回路を制御し、前記目標電圧又は目標電流が前記所定範囲外である場合には、前記一方のスイッチング素子のＯＮ時に前記一方のスイッチング素子を流れる電流が前記所定電流以下に制限されないように前記電流制限回路を制御する』構成を採用しておいても良い。
【0010】
この構成を採用する場合には、電流制限回路の応答速度が遅くても貫通電流が流れないようにするために、『前記制御部は、前記目標電圧又は目標電流が前記所定範囲内である場合において、前記一方のスイッチング素子をＯＮする場合には、前記電流制限回路の応答速度に基づき定められた上昇パターン及び上昇開始タイミングで前記一方のスイッチング素子のＯＮタイミング以前に前記一方のスイッチング素子のゲート電圧又はベース電流が上昇し始めるように前記電流制限回路を制御する』構成を採用しても良い。
【0011】
電力変換装置に、『前記一方のスイッチング素子が、電流センス付きスイッチング素子であり、前記電流制限回路が、前記一方のスイッチング素子の電流センス端子を流れる電流に基づき、前記レグを流れる電流を制限する回路である』構成を採用しておいても良い。
【0012】
また、本発明の一観点によるインバータ回路は、直流電力を交流電力に変換するためのインバータ回路であって、２つのスイッチング素子を直列接続した１つ以上のレグと、各レグを流れる電流を制限する１つ又は複数の電流制限回路と、を備える。従って、このインバータ回路を用いておけば、低出力の交流電力を応答性良く出力できる電力変換装置を実現できる。
【発明の効果】
【0013】
本発明によれば、低出力の交流電力を応答性良く出力できると共に、大出力時でも効率良い電力を変換できる電力変換装置と、そのような電力変換装置の構成要素として使用できるインバータ回路とを提供することができる。
【図面の簡単な説明】
【0014】
【発明を実施するための形態】
【0015】
以下、本発明の実施の形態を、図面を参照して説明する。
【0016】
《第１実施形態》
図１に、本発明の第１実施形態に係る電力変換装置２０の概略構成及び使用形態を示す。本実施形態に係る電力変換装置２０は、モータ（三相モータ）４０を駆動するための装置である。図示してあるように、電力変換装置２０は、パワー回路２１と制御部１０とを備える。
図１に、本発明の第１実施形態に係る電力変換装置２０の概略構成及び使用形態を示す。本実施形態に係る電力変換装置２０は、モータ（三相モータ）４０を駆動するための装置である。図示してあるように、電力変換装置２０は、パワー回路２１と制御部１０とを備える。
【0017】
パワー回路２１は、モータ４０に供給する三相交流を生成するための回路である。図示してあるように、パワー回路２１は、三相電源５０からの三相交流を整流するための整流回路２２、及び、平滑コンデンサ２３を備える。さらに、パワー回路２１は、平滑コンデンサ２３により平滑化された整流回路２２の出力電圧を、三相交流電圧に変換するためのインバータ回路２４を備える。
【0018】
インバータ回路２４は、正負の母線間に、Ｕ相用のレグ２５、Ｖ相用のレグ２５及びＷ相用のレグ２５を並列接続した回路である。詳細については後述するが、このインバータ回路２４の各レグ２５は、直列接続された２つのスイッチング素子と、自レグ２５を流れる電流の大きさを制限するための電流制限回路（図示略）とにより構成されている。なお、図１には、各スイッチング素子として、ＩＧＢＴ（Insulated Gate Bipolar Transistor）を示してあるが、各レグ２５を構成する各スイッチング素子は、ＩＧＢＴ以外のスイ
ッチング素子（ＭＯＳ－ＦＥＴ、バイポーラトランジスタ等）であっても良い。
ッチング素子（ＭＯＳ－ＦＥＴ、バイポーラトランジスタ等）であっても良い。
【0019】
電力変換装置２０には、インバータ回路２４の各レグ２５の出力電流を測定するための電流センサ２８が設けられている。以下、各電流センサ２８によるＵ、Ｖ、Ｗ相の出力電流の測定結果のことを、それぞれ、Ｕ相電流測定値、Ｖ相電流測定値、Ｗ相電流測定値と表記する。
【0020】
制御部１０は、ＰＬＣ（Programmable logic controller）等の上位装置３０からの指
示に従って、インバータ回路２４を制御するユニットである。制御部１０は、プロセッサとその周辺回路とから構成されており、制御部１０には、各電流センサ２８からの信号、モータ４０に取り付けられたエンコーダ４１（アブソリュートエンコーダやインクリメンタルエンコーダ）からの信号等が、入力されている。
示に従って、インバータ回路２４を制御するユニットである。制御部１０は、プロセッサとその周辺回路とから構成されており、制御部１０には、各電流センサ２８からの信号、モータ４０に取り付けられたエンコーダ４１（アブソリュートエンコーダやインクリメンタルエンコーダ）からの信号等が、入力されている。
【0021】
以下、電力変換装置２０の構成をさらに具体的に説明する。
【0022】
まず、インバータ回路２４の各レグ２５の回路構成について説明する。なお、以下では、説明の便宜上、各レグ２５のハイサイド側のスイッチング素子、ローサイド側のスイッチング素子のことを、それぞれ、第１スイッチング素子、第２スイッチング素子と表記す
る。
る。
【0023】
図２に、本実施形態に係るインバータ回路２４の各レグ２５の回路構成を示す。図示してあるように、インバータ回路２４の各レグ２５は、基本的には、２つのスイッチング素子を直列接続したユニット（回路）である。ただし、各レグ２５には、オペアンプと抵抗Ｒ１及び抵抗Ｒ２とにより構成された、第２スイッチング素子のゲート電極に電圧を印加するための電流制限回路２６が設けられている。以下、抵抗Ｒ１の抵抗値のこともＲ１と表記する。
【0024】
図示してある回路構成から明らかなように、電流制限回路２６は、第２制御信号として入力される電圧Ｖｉｎと抵抗Ｒ１の両端間の電圧とが一致するように第２ゲート電極への印加電圧を調整することで第２スイッチング素子を流れる電流値をＶｉｎ／Ｒ１に制限する回路である。なお、電流制限回路２６内の抵抗Ｒ２は、過電流が流れることを防止するための抵抗である。従って、抵抗Ｒ２は省略しても良い。
【0025】
次に、制御部１０（図１）によるインバータ回路２４の制御内容を説明する。
【0026】
図３に、制御部１０の機能ブロック図を示す。
図示してあるように、制御部１０は、電流制御部３３及び制御信号生成部３５として動作するように構成されている。
図示してあるように、制御部１０は、電流制御部３３及び制御信号生成部３５として動作するように構成されている。
【0027】
電流制御部３３は、電流指令値と、Ｕ相電流測定値、Ｖ相電流測定値及びＷ相電流測定値とに基づき、Ｕ相用の電圧指令値Ｖｕ、Ｖ相用の電圧指令値Ｖｖ及びＷ相用の電圧指令値Ｖｗを生成するユニット（機能ブロック）である。
【0028】
より具体的には、電流制御部３３は、電流指令値に基づき、各相用の電流指令値を生成し、生成した各相当の電流指令値と各相の電流測定値の偏差のＰＩ演算により、各相用の電圧指令値を生成する。なお、電流制御部３３に入力される電流指令値は、上位装置３０から入力される値自体であっても、上位装置３０から入力される情報や指示に基づき、制御部１０内で生成される値であっても良い。
【0029】
制御信号生成部３５は、電流制御部３３からの各相の電圧指令値（Ｖｕ、Ｖｖ、Ｖｗ）に基づき、インバータ回路２４内の各スイッチング素子をＯＮ／ＯＦＦ制御するための制御信号を生成するユニットである。
【0030】
制御信号生成部３５が各レグ２５の第１スイッチング素子を制御するために生成する第１制御信号は、各レグ２５の第１スイッチング素子のゲート電極に供給される通常のＰＷＭ信号である。一方、制御信号生成部３５が各レグ２５の第２スイッチング素子を制御するために生成する第２制御信号は、各レグ２５の電流制限回路２６内のオペアンプに供給される信号（図２参照）となっている。そして、制御信号生成部３５は、第１及び第２制御信号の生成アルゴリズムを電圧指令値Ｖ（Ｖｕ、Ｖｖ又はＶｗ）に基づき変更するように構成されている。
【0031】
具体的には、制御信号生成部３５は、電圧指令値Ｖが、－ＶＬＭＴ以上且つＶＬＭＴ以下の値である場合には、当該電圧指令値Ｖに基づき、デッドタイムを挟んでいない（挿入していない）第１及び第２制御信号を生成する。また、この場合、制御信号生成部３５は、第２スイッチング素子をＯＮさせる際の第２制御信号のレベル（電圧値）を、ＯＮ状態にある第２スイッチング素子を、短絡電流の許容値として予め定められている電流値（以下、規定電流値と表記する）の電流しか流れないレベルに制御する。より具体的には、ＩＧＢＴは、図４に示したような順方向特性を有している。制御部１０は、ＩＧＢＴ（第２
スイッチング素子）の活性領域が使用されてＩＧＢＴ（第２スイッチング素子）のコレクタ電流(ＩＣＥ)が規定電流値以下となるように、電流制限回路２６を介してＩＧＢＴ（第２スイッチング素子）のゲート電圧を制御する。
スイッチング素子）の活性領域が使用されてＩＧＢＴ（第２スイッチング素子）のコレクタ電流(ＩＣＥ)が規定電流値以下となるように、電流制限回路２６を介してＩＧＢＴ（第２スイッチング素子）のゲート電圧を制御する。
【0032】
一方、電圧指令値Ｖが－ＶＬＭＴ以上且つＶＬＭＴ以下の値ではない場合、制御信号生成部３５は、当該電圧指令値Ｖに基づき、デッドタイムを挟んだ形の第１及び第２制御信号を生成する。また、この場合、制御信号生成部３５は、第２スイッチング素子をＯＮさせる際の第２制御信号のレベルを、第２スイッチング素子を流れる電流値が電流制限回路２６によって制限されないレベルに制御する。すなわち、制御信号生成部３５は、ＩＧＢＴ（第２スイッチング素子）の飽和領域（図４参照）が使用されてＩＧＢＴ（第２スイッチング素子）に十分な電流が流れるように、電流制限回路２６を介してＩＧＢＴ（第２スイッチング素子）のゲート電圧を制御する。
【0033】
以下、説明したように、本実施形態に係る電力変換装置２０が備えるインバータ回路２４の各レグ２５には、各レグ２５を流れる電流値を制限可能な電流制限回路２６が設けられている。
【0034】
また、電力変換装置２０が備える制御部１０（制御信号生成部３５）は、各レグ２５の目標出力電圧（各相の電圧指令値）が所定電圧範囲内（－ＶＬＭＴ～ＶＬＭＴの範囲内）ではない場合には、ＯＮ状態にある第２スイッチング素子を流れる電流値（以下、ＯＮ電流値と表記する）に特に制限を課すことなくデッドタイムを挟んで第１スイッチング素子及び第２スイッチング素子を交互にＯＮ／ＯＦＦする。
【0035】
さらに、制御部１０は、目標出力電圧が所定電圧範囲内である場合には、ＯＮ電流値が規定電流値以下となるレベルの第２制御信号を生成してデッドタイムを挟まずに第１スイッチング素子と第２スイッチング素子とを交互にＯＮ／ＯＦＦする。図５に模式的に示してあるように、或るレグ２５内の２スイッチング素子の制御信号を同時に変化させた場合、当該レグ２５に電流制限回路２６が設けられていなければ、大きな短絡電流が流れてしまうが、当該レグ２５に電流制限回路２６が設けられていれば、短絡電流の大きさを問題が生じないレベルまで低減することが出来る。より具体的には、第２スイッチング素子のＯＦＦ⇒ＯＮ時には、電流制限回路２６により直接的に第２スイッチング素子を流れる電流が制限される。また、第１スイッチング素子のＯＦＦ⇒ＯＮ時（つまり、第２スイッチング素子のＯＮ⇒ＯＦＦ時）、第１スイッチング素子に大きな電流が流れようとしても、第２スイッチング素子がＯＮ⇒ＯＦＦに遷移しようとするため、電流制限回路２６により制限された電流以上の電流が流れないことになる。
【0036】
そして、各レグ２５の２スイッチング素子を、デッドタイムを挟まずにＯＮ／ＯＦＦすれば、デッドタイムに起因する出力低下がない形でインバータ回路２４を制御できる。
【0037】
従って、この電力変換装置２０は、低出力の交流電力を応答性良く出力でき、且つ、大出力時でも効率が良い装置として機能することになる。
【0038】
《第２実施形態》
以下、第１実施形態の電力変換装置２０の説明時に用いたものと同じ符号を用いて、本発明の第２実施形態に係る電力変換装置２０について説明する。なお、以下では、第Ｎ（Ｎ＝１，２）実施形態に係る電力変換装置２０、当該電力変換装置２０の制御部１０のことを、それぞれ、第Ｎ電力制御装置２０、第Ｎ制御部１０とも表記する。
以下、第１実施形態の電力変換装置２０の説明時に用いたものと同じ符号を用いて、本発明の第２実施形態に係る電力変換装置２０について説明する。なお、以下では、第Ｎ（Ｎ＝１，２）実施形態に係る電力変換装置２０、当該電力変換装置２０の制御部１０のことを、それぞれ、第Ｎ電力制御装置２０、第Ｎ制御部１０とも表記する。
【0039】
上記した第１電力変換装置２０では、各レグ２５の電流制限回路２６の応答速度が十分に速くない場合には、第２スイッチング素子を流れる電流値を制限できずに、各レグ２５
に規定電流値を超える短絡電流が流れる虞がある。第２電力変換装置２０は、各レグ２５の電流制限回路２６の応答速度が遅くても、各レグ２５に規定電流値を超える短絡電流が流れないように、第１電力変換装置２０を改良したものである。
に規定電流値を超える短絡電流が流れる虞がある。第２電力変換装置２０は、各レグ２５の電流制限回路２６の応答速度が遅くても、各レグ２５に規定電流値を超える短絡電流が流れないように、第１電力変換装置２０を改良したものである。
【0040】
詳細には、第２電力制御装置２０（第２実施形態に係る電力制御装置２０）は、第１電力制御装置２０と同じハードウェア構成を有している。また、第２制御部１０（第２電力制御装置２０の制御部１０）は、各レグ２５の目標出力電圧が所定電圧範囲内ではない場合には、第１制御部１０と同様に、ＯＮ電流値（ＯＮ状態にある第２スイッチング素子を流れる電流値）に特に制限を課すことなくデッドタイムを挟んで第１スイッチング素子及び第２スイッチング素子を交互にＯＮ／ＯＦＦする。
【0041】
第２制御部１０は、各レグ２５の目標出力電圧が所定電圧範囲内である場合にも、第１制御部１０と同様に、ＯＮ電流値が規定電流値以下となるレベル（以下、電流制限用レベルと表記する）の第２制御信号を生成してデッドタイムを挟まずに第１スイッチング素子と第２スイッチング素子とを交互にＯＮ／ＯＦＦする。ただし、第２制御部１０は、第２スイッチング素子をＯＮする場合には、電流制限回路２６の応答速度に応じた上昇パターン及び上昇開始タイミングで、第２スイッチング素子のＯＮタイミング以前に第２制御信号のレベル（すなわち、第２スイッチング素子のゲート電圧）が上昇し始めるように電流制限回路２６を制御する。
【0042】
なお、電流制限回路２６の応答速度に応じた上昇パターン及び上昇開始タイミングとは、使用されている電流制限回路２６の応答速度でもＯＮ状態にある第２スイッチング素子を流れる電流値が規定電流値以下となるように定められた第２制御信号の上昇パターン及び上昇開始タイミングのことである。これらのパラメータは、使用されている電流制限回路２６の応答速度でもＯＮ電流値が規定電流値以下となるように、シミュレーションや実験により定めておけば良い。また、第２制御信号の上昇パターンは、図６Ａに示したように、上昇開始タイミング（第２スイッチング素子のＯＮタイミング－Δｔ）から第２スイッチング素子のＯＮタイミングまで一定レートで増加するものであっても良い。第２制御信号の上昇パターンは、図６Ｂに示したように、第２スイッチング素子のＯＮタイミングとなる前に、第２制御信号が電流制限用レベルに到達するものであっても良い。さらに、第２制御信号の上昇パターンは、上昇レートが時間により変化するものであっても良い。
【0043】
以上、説明したように、本実施形態に係る電力制御装置２０の制御部１０（第２制御部１０）は、第２スイッチング素子をＯＮする場合には、電流制限回路２６の応答速度に応じた上昇パターン及び上昇開始タイミングで、第２スイッチング素子のＯＮタイミング以前に第２制御信号のレベルが上昇し始めるように電流制限回路２６を制御する。従って、本実施形態に係る電力制御装置２０は、各レグ２５の電流制限回路２６の応答速度が遅くても、各レグ２５に規定電流値を超える短絡電流が流れない装置として機能する。
【0044】
《変形例》
上記した各実施形態に係る電力変換装置２０は、各種の変形を行えるものである。例えば、各実施形態に係る電力変換装置２０のインバータ回路２４を、図７に示した回路構成を有するレグ２５を備えたものに変形しても良い。すなわち、インバータ回路２４を、第２スイッチング素子として電流センス付きスイッチング素子が用いられたレグ２５であって、第２スイッチング素子の電流センス端子２７を流れる電流値に基づき、第２スイッチング素子を流れる電流を制限する電流制限回路２６が設けられたレグ２５を備えたものに変形しても良い。
上記した各実施形態に係る電力変換装置２０は、各種の変形を行えるものである。例えば、各実施形態に係る電力変換装置２０のインバータ回路２４を、図７に示した回路構成を有するレグ２５を備えたものに変形しても良い。すなわち、インバータ回路２４を、第２スイッチング素子として電流センス付きスイッチング素子が用いられたレグ２５であって、第２スイッチング素子の電流センス端子２７を流れる電流値に基づき、第２スイッチング素子を流れる電流を制限する電流制限回路２６が設けられたレグ２５を備えたものに変形しても良い。
【0045】
各実施形態に係る電力変換装置２０の制御部１０を、目標出力電圧ではなく目標出力電流に基づき、各スイッチング素子に対する制御内容を変更するものに変形しても良い。
【0046】
電流制限回路２６は、スイッチング素子を流れる電流を抵抗Ｒ１やＲ３で検出するものであったが、電流制限回路２６として、スイッチング素子を流れる電流を、当該電流と共に変化する他の値で検出するものを採用しても良い。なお、他の値としては、スイッチング素子がＦＥＴである場合には、Ｖｄｓを例示でき、スイッチング素子がＩＧＢＴやトランジスタである場合には、Ｖｃｅを例示できる。
【0047】
また、上記した電流制限回路２６は、第２スイッチング素子（ＩＧＢＴ）のゲート電圧の制御により、レグを流れる電流を制限する回路であったが、図８に模式的に示したように、各レグ２５に、各スイッチング素子とは別に電流制限回路４２を設けておいても良い。また、図９に模式的に示したように、インバータ回路２４のバスに、１つの電流制限回路４３を設けておいても良い。
【0048】
なお、上記のような形で使用可能な電流制限回路４２、４３としては、図１０（Ａ）、（Ｂ）に示した回路構成の回路を例示できる。また、図８又は図９に示した構成を採用する場合、制御部１０を、インバータ回路２４に出力させるべき目標電圧又は目標電流が所定範囲外である場合には、各レグ２５を流れる電流が制限されないように各電流制限回路４２又は電流制限回路４３を制御すると共に、各レグ２５の２つのスイッチング素子を、デッドタイムを挟んで交互にＯＮ／ＯＦＦ制御し、目標電圧又は目標電流が所定範囲内である場合には、各レグ２５を流れる電流が制限されるように各電流制限回路４２又は電流制限回路４３を制御すると共に、各レグ２５の２つのスイッチング素子を、デッドタイムを挟まずに交互にＯＮ／ＯＦＦ制御するユニットとしておけば良い。
【0049】
電力変換装置２０を、モータ４０以外の機器に交流電力を供給する装置や、インバータ回路２４内のレグ２５の数が３ではない装置に変形しても良い。また、電力変換装置２０を、具体的な処理手順が上記したものとは異なる装置（例えば、ＰＷＭパルスの立ち上がり、立ち下がり位置を変更することでデッドタイムを挿入する装置）に変形しても良い。
【0050】
《付記》
（１） ２つのスイッチング素子を直列接続した１つ以上のレグ（２５）を備えたインバータ回路（２４）と、
前記インバータ回路（２４）内の各スイッチング素子のＯＮ／ＯＦＦ制御を行う制御部（１０）と
を備え、
前記インバータ回路（２４）に、各レグを流れる電流を制限する１つ又は複数の電流制限回路（２６；４２；４３）が設けられており、
前記制御部（１０）は、前記インバータ回路（２４）に出力させるべき目標電圧又は目標電流が所定範囲外である場合には、各レグ（２５）を流れる電流が制限されないように前記１つ又は複数の電流制限回路（２６；４２；４３）を制御すると共に、前記インバータ回路（２４）の各レグ（２５）の２つのスイッチング素子を、デッドタイムを挟んで交互にＯＮ／ＯＦＦ制御し、前記目標電圧又は目標電流が前記所定範囲内である場合には、各レグ（２５）を流れる電流が制限されるように前記１つ又は複数の電流制限回路（２６；４２；４３）を制御すると共に、前記インバータ回路（２４）の各レグ（２５）の２つのスイッチング素子を、デッドタイムを挟まずに交互にＯＮ／ＯＦＦ制御する、
ことを特徴とする電力変換装置。
（１） ２つのスイッチング素子を直列接続した１つ以上のレグ（２５）を備えたインバータ回路（２４）と、
前記インバータ回路（２４）内の各スイッチング素子のＯＮ／ＯＦＦ制御を行う制御部（１０）と
を備え、
前記インバータ回路（２４）に、各レグを流れる電流を制限する１つ又は複数の電流制限回路（２６；４２；４３）が設けられており、
前記制御部（１０）は、前記インバータ回路（２４）に出力させるべき目標電圧又は目標電流が所定範囲外である場合には、各レグ（２５）を流れる電流が制限されないように前記１つ又は複数の電流制限回路（２６；４２；４３）を制御すると共に、前記インバータ回路（２４）の各レグ（２５）の２つのスイッチング素子を、デッドタイムを挟んで交互にＯＮ／ＯＦＦ制御し、前記目標電圧又は目標電流が前記所定範囲内である場合には、各レグ（２５）を流れる電流が制限されるように前記１つ又は複数の電流制限回路（２６；４２；４３）を制御すると共に、前記インバータ回路（２４）の各レグ（２５）の２つのスイッチング素子を、デッドタイムを挟まずに交互にＯＮ／ＯＦＦ制御する、
ことを特徴とする電力変換装置。
【0051】
（２） 直流電力を交流電力に変換するためのインバータ回路（２４）であって、
２つのスイッチング素子を直列接続した１つ以上のレグ（２５）と、
各レグ（２５）を流れる電流を制限する１つ又は複数の電流制限回路（２６；４２；４３）と、
を備えることを特徴とするインバータ回路（２４）。
２つのスイッチング素子を直列接続した１つ以上のレグ（２５）と、
各レグ（２５）を流れる電流を制限する１つ又は複数の電流制限回路（２６；４２；４３）と、
を備えることを特徴とするインバータ回路（２４）。
【符号の説明】
【0052】
１０ 制御部
２０ 電力変換装置
２１ パワー回路
２２ 整流回路
２３ 平滑コンデンサ
２４ インバータ回路
２５ レグ
２６、４２、４３ 電流制限回路
２８ 電流センサ
３０ 上位装置
３３ 電流制御部
３５ ＰＷＭ信号生成部
４０ モータ
４１ エンコーダ
５０ 三相電源
２０ 電力変換装置
２１ パワー回路
２２ 整流回路
２３ 平滑コンデンサ
２４ インバータ回路
２５ レグ
２６、４２、４３ 電流制限回路
２８ 電流センサ
３０ 上位装置
３３ 電流制御部
３５ ＰＷＭ信号生成部
４０ モータ
４１ エンコーダ
５０ 三相電源
【図1】
【図2】
【図3】
【図4】
【図5】
【図6A】
【図6B】
【図7】
【図8】
【図9】
【図10】