IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社リコーの特許一覧

<>
  • 特許-画像処理装置及び画像処理方法 図1
  • 特許-画像処理装置及び画像処理方法 図2
  • 特許-画像処理装置及び画像処理方法 図3
  • 特許-画像処理装置及び画像処理方法 図4
  • 特許-画像処理装置及び画像処理方法 図5
  • 特許-画像処理装置及び画像処理方法 図6
  • 特許-画像処理装置及び画像処理方法 図7
  • 特許-画像処理装置及び画像処理方法 図8
  • 特許-画像処理装置及び画像処理方法 図9
  • 特許-画像処理装置及び画像処理方法 図10
  • 特許-画像処理装置及び画像処理方法 図11
  • 特許-画像処理装置及び画像処理方法 図12
  • 特許-画像処理装置及び画像処理方法 図13
  • 特許-画像処理装置及び画像処理方法 図14
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-09-27
(45)【発行日】2022-10-05
(54)【発明の名称】画像処理装置及び画像処理方法
(51)【国際特許分類】
   G06T 1/20 20060101AFI20220928BHJP
   H04N 1/00 20060101ALI20220928BHJP
【FI】
G06T1/20 A
H04N1/00 002Z
H04N1/00 E
【請求項の数】 6
(21)【出願番号】P 2018051772
(22)【出願日】2018-03-19
(65)【公開番号】P2019164559
(43)【公開日】2019-09-26
【審査請求日】2020-12-10
(73)【特許権者】
【識別番号】000006747
【氏名又は名称】株式会社リコー
(74)【代理人】
【識別番号】100089118
【弁理士】
【氏名又は名称】酒井 宏明
(72)【発明者】
【氏名】酒井 教雄
【審査官】山口 大志
(56)【参考文献】
【文献】特開2007-043571(JP,A)
【文献】特開2009-071720(JP,A)
【文献】特開2011-254381(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
G06T 1/20
H04N 1/00
(57)【特許請求の範囲】
【請求項1】
複数の画像処理モジュールと、
複数の前記画像処理モジュールの画像パスを選択して画像データの入出力を行なう画像デバッグインタフェース部と、
を有し、
前記画像デバッグインタフェース部は、
前記画像データを入力するデバッグインタフェース外部制御部と、
前記画像パスを選択する画像パス選択部と、
前記画像パス選択部により選択された前記画像パスに応じたクロック系統を選択して内部回路を動かす画像クロック選択部と、
内部クロックとデバッグ用クロックとの速度変換をトグルの切り替えで行うFIFOを有する入力用および出力用のラインFIFOと、
を有し、
前記画像処理モジュールは、
入力用および出力用の前記ラインFIFOの前記トグルの使用により発生する遅延を解消する遅延調整部
を有することを特徴とする画像処理装置。
【請求項2】
前記遅延調整部は、前記画像処理モジュールに入力する画像データと、前記画像処理モジュールから出力された画像データとが前記ラインFIFOの前記トグルの使用により交互に格納及び取り出される場合に発生する遅延を解消す
ことを特徴とする請求項1に記載の画像処理装置。
【請求項3】
前記画像データは、設定された位置を含む所定サイズによって切り出される
ことを特徴とする請求項1または2に記載の画像処理装置。
【請求項4】
前記画像データは、前記FIFOへ画像データ幅を拡張して格納される
ことを特徴とする請求項1または2に記載の画像処理装置。
【請求項5】
前記遅延調整部は、選択された入力パスの制御信号に対して、1ライン前に前記画像データを入力し、選択された出力パスの制御信号に対して、1ライン遅延させて前記画像データを出力させる
ことを特徴とする請求項1または2に記載の画像処理装置。
【請求項6】
画像処理装置において実行される画像処理方法であって、
複数の画像処理モジュールの画像パスを選択するステップと、
選択された前記画像パスに応じたクロック系統を選択して内部回路を動かすステップと、
選択された前記画像パスの画像処理モジュールとの間で画像データの入出力を行なうステップと、
を含み、
さらに、
入力用および出力用のラインFIFOにおいてトグルを切り替えて画像データを格納するステップと、
選択された前記画像パスの前記画像処理モジュールにおいて、入力用および出力用の前記ラインFIFOの前記トグルの使用により発生する遅延を解消する遅延調整を行った画像データを出力するステップと
を含むことを特徴とする画像処理方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、画像処理装置及び画像処理方法に関する。
【背景技術】
【0002】
従来、画像処理用のASICの内部回路において、画像処理機能を動作確認する技術がある。例えば、特許文献1(特開2007-43571号公報)では、画像データを入力して、デバッグ対象の画像処理モジュールによる処理が完了した場合に、該当する画像処理モジュールの出力を取得する技術が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【0003】
しかしながら、従来技術は、画像処理装置内における画像処理の一連の処理結果との比較が困難であるという問題がある。例えば、従来技術は、デバッグ対象の画像処理モジュールの出力を取得するため、画像処理装置内における画像処理の一連の処理結果を得ることができない。
【0004】
本発明は、上記に鑑みてなされたものであって、一度の操作でデバッグ出力することを目的とする。
【課題を解決するための手段】
【0005】
上述した課題を解決し、目的を達成するため、本発明に係る画像処理装置は、複数の画像処理モジュールと、複数の前記画像処理モジュールの画像パスを選択して画像データの入出力を行なう画像デバッグインタフェース部と、を有し、前記画像デバッグインタフェース部は、前記画像データを入力するデバッグインタフェース外部制御部と、前記画像パスを選択する画像パス選択部と、前記画像パス選択部により選択された前記画像パスに応じたクロック系統を選択して内部回路を動かす画像クロック選択部と、内部クロックとデバッグ用クロックとの速度変換をトグルの切り替えで行うFIFOを有する入力用および出力用のラインFIFOと、を有し、前記画像処理モジュールは、入力用および出力用の前記ラインFIFOの前記トグルの使用により発生する遅延を解消する遅延調整部を有する。
【発明の効果】
【0006】
本発明によれば、一度の操作でデバッグ出力することができるという効果を奏する。
【図面の簡単な説明】
【0007】
図1図1は、実施の形態1に係る画像処理装置の内部構成例を示す図である。
図2図2は、実施の形態1に係る画像処理装置の制御系の構成例を示す図である。
図3図3は、実施の形態1に係るエンジン画像処理部におけるクロック系統の例を説明する図である。
図4図4は、実施の形態1に係る読取画像処理部の構成例を示すブロック図である。
図5図5は、実施の形態1に係る画像デバッグインタフェース部の構成例を示すブロック図である。
図6図6は、実施の形態1に係る画像処理モジュールにおける遅延調整の例を説明する図である。
図7図7は、遅延調整しない場合のラインFIFOを経由した画像転送の例を説明する図である。
図8図8は、遅延調整しない場合のラインFIFOを経由した画像転送の例を説明する図である。
図9図9は、実施の形態1に係る遅延調整を行なった場合のラインFIFOを経由した画像転送の例を説明する図である。
図10図10は、実施の形態1に係る遅延調整を行なった場合のラインFIFOを経由した画像転送の例を説明する図である。
図11図11は、内部画像パスのライン周期が短い場合の例を説明する図である。
図12図12は、実施の形態1に係る内部画像パスのライン周期が短い場合の画像データの出力方法の一例を説明する図である。
図13図13は、実施の形態1に係る内部画像パスのライン周期が短い場合の画像データの出力方法の一例を説明する図である。
図14図14は、実施の形態1に係る内部画像パスのライン周期が短い場合の画像データの出力方法の一例を説明する図である。
【発明を実施するための形態】
【0008】
以下に添付図面を参照して、本発明に係る画像処理装置及び画像処理方法の実施の形態を説明する。なお、以下の実施の形態により本発明が限定されるものではない。
【0009】
(実施の形態1)
図1を用いて、実施の形態1に係る画像処理装置1の内部構成を説明する。図1は、実施の形態1に係る画像処理装置1の内部構成例を示す図である。
【0010】
図1に示すように、画像処理装置1は、画像処理部10と、コンタクトガラス11と、作像ステーション12aと、作像ステーション12bと、作像ステーション12cと、作像ステーション12dとを有する。また、画像処理装置1は、中間転写ベルト13と、転写ローラ14と、定着ローラ15と、第1給紙トレイ16と、第2給紙トレイ17と、自動原稿送り装置20と、原稿給紙台21と、排紙トレイ22と、搬送ローラ23と、3ビンソータ30とを有する。
【0011】
自動原稿送り装置(ADF:Auto Document Feeder)20は、原稿給紙台21に置かれた原稿を、コンタクトガラス11上に導く。そして、自動原稿送り装置20は、各原稿をそれぞれ1回ずつ読み取らせる。その際、搬送ローラ23は、原稿を搬送させるために駆動又は従動する。そして、自動原稿送り装置20は、CCD(Charge Coupled Device)120(図2参照)や、CIS(Contact Image Sensor)130(図2参照)が原稿を読み取った後に、排紙トレイ22に原稿を排出させる。
【0012】
画像処理部10は、コンタクトガラス11上に置かれた原稿又は自動原稿送り装置20が搬送した原稿を、CCD120やCIS130が1回読み取り動作を行なうことで、RGB画像を生成する。そして、画像処理部10は、RGB画像から変換したCMYK画像、又は、monoK画像を生成する。ここで、RGB画像とは、R(レッド)、G(グリーン)、B(ブルー)の各色を有するカラーの画像情報である。CMYK画像とは、C(シアン)、M(マゼンタ)、Y(イエロー)、K(ブラック)の各色を有するカラーの画像情報である。すなわち、CMYK画像は、C画像、M画像、Y画像、及びK画像の4版の画像情報を有する。monoK画像とは、K(ブラック)の色を有するモノクロの画像情報である。そして、画像処理部10は、カラー原稿であるかモノクロ原稿であるかに応じて、CMYK画像又はmonoK画像を用紙に印刷する。
【0013】
作像ステーション12a~12dは、C(シアン)、M(マゼンタ)、Y(イエロー)、K(ブラック)の各色のトナー像を作像する。作像ステーション12a~12dは、中間転写ベルト13に沿って所定の間隔で配置されている。作像ステーション12a~12dは、トナーの色が異なる以外は同様の構成である。以下の説明では、作像ステーション12a~12dを区別しない場合は、作像ステーション12と呼ぶ。
【0014】
作像ステーション12は、感光体ドラム121と、現像部(不図示)と、LD(Laser Diode)140(図2参照)とを備える。感光体ドラム121は、LD140がレーザ光を照射すると、表面に静電潜像が形成される。そして、現像部は、静電潜像が形成された感光体ドラム121にトナーを塗布する。トナーは、レーザ光が照射された部分に残留し、レーザ光が照射されない部分には残留しない。各作像ステーション12は、C(シアン)、M(マゼンタ)、Y(イエロー)、K(ブラック)の各色で実施する。これにより、感光体ドラム121には、画像情報に対応するC、M、Y、Kの各色のトナー像が、それぞれ作像される。
【0015】
中間転写ベルト13は、感光体ドラム121に形成されたトナー像が転写される。そして、画像形成手段である作像ステーション12は、カラー原稿の場合には、C、M、Y、Kの各色のトナー像を順次に重ねて転写することでカラー画像を形成する。一方、作像ステーション12は、モノクロの場合には、Kの色のみを転写することでモノクロ画像を形成する。
【0016】
転写ローラ14は、中間転写ベルト13に形成された画像を用紙に転写する。定着ローラ15は、用紙に転写された画像を定着させる。そして、用紙は、画像処理装置1から排紙される。第1給紙トレイ16及び第2給紙トレイ17は、画像が形成される前の用紙が積載される。
【0017】
3ビンソータ30は、ステープラ及びシフトトレイを有する。そして、3ビンソータ30は、画像が定着された用紙を、印刷ジョブに基づく指示に従い所定の枚数毎に纏めて綴ることができる。
【0018】
次に、図2を用いて、実施の形態1に係る画像処理装置1の制御系の構成を説明する。図2は、実施の形態1に係る画像処理装置1の制御系の構成例を示す図である。
【0019】
図2に示すように、画像処理装置1は、エンジン制御部100と、コントローラ部200とを有する。エンジン制御部100は、原稿の読み取り処理や用紙への書き込み処理の制御、各種の画像処理を行なう。コントローラ部200は、外部インタフェースから入力されたプリントデータの受信、スキャナ画像の配信、画像データの保存を行なう。
【0020】
エンジン制御部100は、エンジンCPU(Central Processing Unit)110と、CCD120と、CIS130と、LD140と、エンジン画像メモリ150と、エンジン画像処理部160とを有する。
【0021】
エンジンCPU110は、エンジン制御部100を統括的に制御する。CCD120は、コンタクトガラス11上の原稿を読み取り、RGB画像を生成する。CIS130は、自動原稿送り装置20が搬送した原稿を読み取り、RGB画像を生成する。そして、CCD120及びCIS130は、各原稿を1回ずつ読み取る。画像処理装置1は、CCD120とCIS130との2つを持つことで、原稿の両面を同時に読み取ることができる。エンジン画像メモリ150には、CCD120やCIS130によって読み取られた画像データが蓄積される。LD140は、印刷対象の画像データに基づいて変調したレーザ光を感光体ドラム121に照射して、画像を形成する。
【0022】
エンジン画像処理部160は、読取制御部161と、読取制御部162と、メモリ制御部163と、読取画像処理部164と、シリアル通信制御部165とを有する。また、エンジン画像処理部160は、書き込み制御部166と、書き込み画像処理部167と、レジスタIF168と、画像デバッグインタフェース部169とを有する。エンジン画像処理部160は、各種の画像処理を実行する。
【0023】
レジスタIF168は、エンジンCPU110と、エンジン制御部100内部の設定レジスタとのデータの読み書きを制御する。読取制御部161及び読取制御部162は、CCD120やCIS130による原稿の読み取りを制御し、読み取られた原稿に対する画像データをメモリ制御部163に転送する。メモリ制御部163は、CCD120やCIS130によって読み取られた原稿に対する画像データをエンジン画像メモリ150に格納する。また、メモリ制御部163は、エンジン画像メモリ150に記憶された画像データを取得し、読取画像処理部164に転送する。CCD120とCIS130とから同時に画像データが入力される場合(両面同時読み取り時)、メモリ制御部163は、各画像データをエンジン画像メモリ150に格納し、表面又は裏面の画像データを1面ごとにエンジン画像メモリ150から読み出す。
【0024】
読取画像処理部164は、CCD120やCIS130で読み取られた画像データのMTF(Modulation Transfer Function)補正、平滑フィルタ補正、RGB画像からCMYK画像の生成、RGB画像からmonoK画像の生成、色補正、画像加工、変倍、符号化(圧縮処理)等を実行する。シリアル通信制御部165は、エンジン制御部100とコントローラ部200とを接続する。例えば、エンジン制御部100とコントローラ部200との接続では、PCI(Peripheral Component Interconnect)-Express等の高速シリアルIF等が使用される。
【0025】
書き込み制御部166は、LD140による感光体ドラム121に対するレーザ光の照射を制御する。書き込み画像処理部167は、感光体ドラム121の間隔に依存したタイミングで、コントローラ部200から出力された画像情報をLD140に出力する。書き込み画像処理部167による画像処理では、通常色(CMYK)画像データの複合化(伸長処理)、通常色画像データの階調処理、版ごとの画像シフト処理、画像データの総量規制処理等が実行される。画像デバッグインタフェース部169は、各画像処理モジュール間の画像パスに対して、画像データの入出力を行なう。
【0026】
コントローラ部200は、コントローラメモリ210と、HDD(Hard Disk Drive)220と、コントローラCPU230と、外部IF制御部240と、コントローラ画像処理部250とを有する。コントローラ部200は、外部からのプリントデータの受信、スキャナ画像の配信、画像データの保存等を行なう。
【0027】
コントローラCPU230は、コントローラ部200の制御、プリントデータの翻訳、プリント画像の描画、スタンプ画像の描画、地紋画像の描画、JPEG(Joint Photographic Experts Group)データへの圧縮処理、JPEGデータから画像への伸長処理を実行する。また、コントローラCPU230は、入力された画像データをコントローラメモリ210に格納する。コントローラメモリ210は、各種プログラムを記憶するとともに、各種データを書き換え自在に記憶する。例えば、コントローラメモリ210は、受信したプリントデータの一時保存、プリント画像、スタンプ画像、地紋画像、通常色画像、読取画像等に使用されるワークメモリである。HDD220は、各種プログラムや画像を記憶する。外部IF制御部240は、ネットワークを介して接続される外部の通信機器との接続を制御する。例えば、外部IF制御部240は、外部への画像の転送や、外部からのプリントデータの入力を制御する。
【0028】
コントローラ画像処理部250は、シリアル通信制御部251と、入力コントローラ252と、出力コントローラ253と、コントローラ内部バス制御部254と、シリアル通信制御部255とを有する。また、コントローラ画像処理部250は、回転器256と、編集器257と、圧縮器258と、伸長器259と、HDDコントローラ260とを有する。コントローラ画像処理部250は、各種の画像処理を実行する。
【0029】
シリアル通信制御部251は、コントローラ部200とエンジン制御部100とを接続する。入力コントローラ252は、エンジン制御部100から画像データの入力を受け付け、コントローラメモリ210に転送する。出力コントローラ253は、コントローラメモリ210に記憶された画像データをエンジン制御部100に転送する。コントローラ内部バス制御部254は、コントローラ画像処理部250内において、各ブロック間のバスの切り替えや画像データの転送を調停する。シリアル通信制御部255は、コントローラ画像処理部250とコントローラCPU230とを接続する。
【0030】
回転器256及び編集器257は、プリンタ画像や読取画像の画像加工を実行する。圧縮器258は、プリンタ画像や読取画像を保存する際にデータ圧縮を実行する。伸長器259は、圧縮された保存データを元の画像データに戻すための処理を実行する。HDDコントローラ260は、HDD220へのデータの書き込み制御と読み出し制御とを実行する。
【0031】
次に、図3を用いて、実施の形態1に係るエンジン画像処理部160におけるクロック系統を説明する。図3は、実施の形態1に係るエンジン画像処理部160におけるクロック系統の例を説明する図である。
【0032】
図3に示すように、読取制御部161は、CCD120による原稿の読み取りを制御し、読み取られた原稿に対する画像データをメモリ制御部163に転送する。例えば、読取制御部161のクロック系統は、clk_ccdである。また、読取制御部162は、CIS130による原稿の読み取りを制御し、読み取られた原稿に対する画像データをメモリ制御部163に転送する。例えば、読取制御部162のクロック系統は、clk_cisである。このとき、読取制御部161及び読取制御部162は、LVDS(Low Voltage Differential Signaling)信号として転送されてくる画像データを、LVDS信号からビデオ信号に変換する。読取制御部161及び読取制御部162以降は、ビデオ信号(fgate、lsync、lgate、data)を用いた画像転送となる。
【0033】
メモリ制御部163は、CCD120やCIS130によって読み取られた原稿に対する画像データをエンジン画像メモリ150に格納し、エンジン画像メモリ150に記憶された画像データを取得して読取画像処理部164に転送する。例えば、メモリ制御部163のクロック系統は、lsync_waitである。
【0034】
図4は、実施の形態1に係る読取画像処理部164の構成例を示すブロック図である。図4に示すように、読取画像処理部164は、画像パス選択部164aと、フィルタ処理部164bと、色補正部164cと、読み取り画像加工部164dと、圧縮部164eとを有する。フィルタ処理部164bは、平滑処理、エッジ強調処理等を行ない、画質の向上をはかる。色補正部164cは、RGB画像からフルカラー出力用のCMYK画像を作成する。読み取り画像加工部164dは、指定された解像度や拡大・縮小等の変倍、画像位置の調整等を行なう。圧縮部164eは、後段のシリアル通信制御部165の負担軽減のために、CMYKの生画像を圧縮する。例えば、圧縮方法としては、固定値圧縮やJPEG圧縮等がある。例えば、読取画像処理部164のクロック系統は、clk_scanである。
【0035】
例えば、図4において、画像パス選択部164aは、デバッグのために、各モジュールの前後で画像データを入出力することができる。なお、選択された画像パスによっては、画像データは、読取画像処理部164よりも前のブロックから入力される場合もあるし、読取画像処理部164よりも後のブロックに出力される場合もある。なお、画像データは、テスト用の画像データを使用しても良い。テスト用の画像データを用いることで、各画像処理モジュールに好適な画像データを準備できる。また、テスト用の画像データを用いることで、あらゆる入力画像データに対する画像処理装置1の好適な設定値(モード等)を確認することができる。
【0036】
書き込み画像処理部167は、例えば、伸長部と、書き込み画像加工部と、総量規制部と、階調処理部とを有する。伸長部は、コントローラ部200でHDD220やコントローラメモリ210に蓄積された圧縮されたデータを、CMYK生画像に展開する。書き込み画像加工部は、印刷位置の調整やトリミングを行なう。総量規制部は、トナーの重なりによる定着ミスの防止のために、入力されたCMYK画像データの加算値が上限値内に収まるように、各色の濃度を低減させる。階調処理部は、入力された画像データの階調数を印刷に適した階調数に変換する。例えば、書き込み画像処理部167のクロック系統は、clk_prtである。書き込み制御部166は、ビデオ信号をLD140に出力する制御信号に変換する。例えば、書き込み制御部166のクロック系統は、clk_ldである。
【0037】
画像デバッグインタフェース部169は、クロック系統ごとに纏められた各部内で選択された画像パスから、入出力する画像パスを選択し、外部とのインタフェースを行なう。画像デバッグインタフェース部169では、選択された画像パスに応じたクロック系統によって内部回路を動かすことで、クロック系統の異なる画像データに対しても正確に入出力することができる。つまり、画像デバッグインタフェース部169は、異なるクロック系統のうち、各部に該当するクロック系統を選び、ライン単位での画像データの受け渡しを行なう。例えば、画像デバッグインタフェース部169のクロック系統は、clk_dbgである。
【0038】
つまり、画像デバッグインタフェース部169は、選択されたパスへの画像データの入力や、選択されたパスからの画像データの取得を行なう場合に、各部で異なるクロック系統の同期をとり、画像データの入出力を正確に行なえるようにする。上述した各部には、選択された画像パスに対して画像データを入出力するために、画像パス選択部(画像パス選択部161a、画像パス選択部162a、画像パス選択部164a、画像パス選択部166a、画像パス選択部167a、画像パス選択部169a)が配置される。
【0039】
次に、図5を用いて、実施の形態1に係る画像デバッグインタフェース部169の構成を説明する。図5は、実施の形態1に係る画像デバッグインタフェース部169の構成例を示すブロック図である。
【0040】
図5に示すように、画像デバッグインタフェース部169は、画像パス選択部169aと、画像クロック選択部169bと、出力用ライト制御部169cと、出力FIFO169dと、出力FIFO169eと、出力用リード制御部169fとを有する。また、画像デバッグインタフェース部169は、デバッグインタフェース外部制御部169gと、入力用ライト制御部169hと、入力FIFO169iと、入力FIFO169jと、入力用リード制御部169kとを有する。
【0041】
画像パス選択部169aは、クロック系統の異なる各部に入出力する画像パスを選択する。画像クロック選択部169bは、画像パス選択部169aによって選択された画像パスに応じて、クロック系統を選択する。これにより、各部で異なるクロック系統が同期されたうえで各部での処理を実行することができ、非同期パスの発生を防ぐ。例えば、外部とのインタフェースはボード上で画像転送され、画像処理内部の高速なクロックでの画像転送は困難であるため、低い周波数のクロック(clk_dbg)で行なわれる。このため、内部クロックとデバッグ用クロックとの速度変換のために、ラインFIFOをトグルで使用する。ラインFIFOは、出力用と入力用とを用意している。これにより、入出力の同時での動作が可能となる。
【0042】
出力用ライト制御部169cは、画像パス選択部169aによって選択された画像パスの出力用の画像データを、出力FIFO169d、出力FIFO169eに入力する。上述したように、出力FIFO169dと出力FIFO169eとは、トグルにより交互に切り替えられて画像データが入力される。出力用リード制御部169fは、出力FIFO169dと出力FIFO169eとから画像データを取得し、デバッグインタフェース外部制御部169gに転送する。デバッグインタフェース外部制御部169gは、選択された画像パスに対して画像データを転送するとともに、選択された画像パスから取得された画像データを入力する。
【0043】
入力用ライト制御部169hは、デバッグインタフェース外部制御部169gから入力された画像データを、入力FIFO169i、入力FIFO169jに入力する。上述したように、入力FIFO169iと入力FIFO169jとは、トグルにより交互に切り替えられて画像データが入力される。入力用リード制御部169kは、入力FIFO169iと入力FIFO169jとから画像データを取得し、画像パス選択部169aに転送する。
【0044】
次に、図6を用いて、実施の形態1に係る画像処理モジュールにおける遅延調整を説明する。図6は、実施の形態1に係る画像処理モジュールにおける遅延調整の例を説明する図である。画像処理モジュールとは、例えば、フィルタ処理部164bや色補正部164c(図4参照)等の各部に含まれる画像処理モジュールを指す。
【0045】
図6に示すように、画像処理モジュール170は、遅延調整部171と、画像選択部172と、内部処理部173とを有する。各部内の各画像処理モジュール170は、同じ制御方式のビデオ信号を用いて画像処理を行なう。通常の制御信号(lsync、fgate、lgate)を用意する。これらの信号は、画像デバッグインタフェース部169において、ラインFIFOをトグル使用した場合のライン遅延、画素遅延を解消するために使用される。つまり、ラインFIFOをトグル使用する場合は、FIFOを切り替えて画像データの入力や出力が行なわれることでライン遅延、画素遅延が発生するため、発生する遅延を解消するために遅延調整処理が行なわれる。画像処理モジュール170内では、通常の制御信号の遅延に合わせて、dbg_fgate、dbg_lgateも同期化する。
【0046】
つまり、画像選択部172は、入力された画像データを内部処理部173に入力する。内部処理部173は、画像データに対して、何らかの画像処理を実行して出力する。このとき、遅延調整部171は、ラインFIFOをトグル使用した場合のライン遅延や画素遅延に合わせて同期化を行なう。
【0047】
図7は、遅延調整しない場合のラインFIFOを経由した画像転送の例を説明する図である。なお、図7では、画像出力する場合の例を挙げる。
【0048】
図7に示すように、fgateとdbg_fgateとが同一のラインで、トグルのラインFIFOを経由するとき、画像出力する場合は、出力の画像データの先頭ラインに無効データが発生し、最終ラインが出力されなくなることがある。
【0049】
図8は、遅延調整しない場合のラインFIFOを経由した画像転送の例を説明する図である。なお、図8では、画像入力する場合の例を挙げる。
【0050】
図8に示すように、画像入力する場合は、画像パスへの入力の画像データの先頭ラインに無効データが発生し、最終ラインまで入力されなくなることがある。このとき、デバッグ結果に障害(例えば、デバッグ結果のエッジ部分が正常でなくなる等)が発生する。
【0051】
図9は、実施の形態1に係る遅延調整を行なった場合のラインFIFOを経由した画像転送の例を説明する図である。なお、図9では、画像出力する場合の例を挙げる。
【0052】
図9に示すように、画像出力する場合は、画像パスの通常のfgateに対して、dbg_fgateを1ライン遅延させるので、流れているライン全てを出力することができる。また、ライン内の画像についても、画像パスの通常のlgateに対して、dbg_lgateに画素遅延pixdlyを設定することで、回路遅延を補正し、ライン内全ての画素を出力することができる。
【0053】
図10は、実施の形態1に係る遅延調整を行なった場合のラインFIFOを経由した画像転送の例を説明する図である。なお、図10では、画像入力する場合の例を挙げる。
【0054】
図10に示すように、画像入力する場合は、画像パスの通常のfgateに対して、dbg_fgateを1ライン前に発生させることで、外部からの画像データのライン全てを内部の画像パスへ入力することができる。また、ライン内の画像についても、画像パスの通常のlgateに対して、dbg_lgateに画素遅延pixdlyをマイナス方向で設定することで、内部回路への画素遅延を補正し、外部からのライン内全ての画素を入力することができる。
【0055】
図11は、内部画像パスのライン周期が短い場合の例を説明する図である。
【0056】
画像処理装置1内では、両面同時読み取り動作等、高速に処理を行なう場合、クロック周波数も高くなるため、ライン転送を行なうためのライン周期も短くなる。図11に示すように、外部とのインタフェースでは高い周波数のクロックで出力できないため、画像デバッグインタフェース部169のFIFOからの読み出しが、ライン周期中に終わらないことがある。なお、図11では、内部画像パスの途中までしか出力できないことを示している。以下に、ライン周期が短い場合の画像データの出力方法を説明する。
【0057】
図12は、実施の形態1に係る内部画像パスのライン周期が短い場合の画像データの出力方法の一例を説明する図である。
【0058】
図12に示すように、内部画像パス上の画像データをxoffset、xwidth設定値で切り出して、外部に出力する。切り出しのサイズは、ライン周期中において外部へ出力できるサイズとなる。図12では、切り出しのサイズが、aからa+wである場合を例に挙げている。xoffsetを切り替えることで、確認したい画像データの位置に調整できる(任意の位置を確認することができる)。例えば、画像データにおいて、特徴がある部分だけを確認することができる。
【0059】
図13は、実施の形態1に係る内部画像パスのライン周期が短い場合の画像データの出力方法の一例を説明する図である。
【0060】
図13に示すように、lsync_wait信号を使用して、外部への画像出力が完了するまで、内部のlsyncを停止させる。これにより、内部画像パスのライン画像データ全てを出力することができる。例えば、lsync_wait信号の論理は、1の場合はlsync発生禁止、0の場合はlsync発生許可となる。
【0061】
図14は、実施の形態1に係る内部画像パスのライン周期が短い場合の画像データの出力方法の一例を説明する図である。
【0062】
図14に示すように、dbg_dataが8bitである場合に、FIFOへ画像データを格納するときに、16bit幅に拡張して保存する。つまり、バス幅を拡張することで対応する方法である。FIFOからの画像データの読み出し時には、1クロックで16bit分を出力できるので、転送率が2倍になり、内部のライン周期が短い場合であっても、遅いclk_dbgを使用して外部に出力することができる。なお、画像の入力時も同様であり、入力時は、16bitから8bitに画像データを展開すれば良い。
【0063】
上述したように、画像処理装置1は、実動作中の画像処理モジュールに対して画像データの入出力パスを選択し、選択されたパスに対応する制御信号に同期するので、一度の操作でデバッグ出力することができる。
【0064】
上記文書中や図面中等で示した処理手順、制御手順、具体的名称、各種のデータやパラメータ等を含む情報は、特記する場合を除いて任意に変更することができる。また、図示した装置の各構成要素は、機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、装置の分散又は統合の具体的形態は、図示のものに限られず、その全部又は一部を各種の負担や使用状況等に応じて、任意の単位で機能的又は物理的に、分散又は統合することができる。
【符号の説明】
【0065】
1 画像処理装置
160 エンジン画像処理部
161 読取制御部
161a 画像パス選択部
162 読取制御部
162a 画像パス選択部
163 メモリ制御部
164 読取画像処理部
164a 画像パス選択部
165 シリアル通信制御部
166 書き込み制御部
166a 画像パス選択部
167 書き込み画像処理部
167a 画像パス選択部
169 画像デバッグインタフェース部
169a 画像パス選択部
169b 画像クロック選択部
【先行技術文献】
【特許文献】
【0066】
【文献】特開2007-43571号公報
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14