(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-11-07
(45)【発行日】2022-11-15
(54)【発明の名称】積層セラミックコンデンサ
(51)【国際特許分類】
H01G 4/30 20060101AFI20221108BHJP
【ＦＩ】
H01G4/30 201F
H01G4/30 201N
H01G4/30 512
H01G4/30 513
【請求項の数】
4
(21)【出願番号】P 2021037154
(22)【出願日】2021-03-09
(62)【分割の表示】P 2016209785の分割
【原出願日】2016-10-26
(65)【公開番号】P2021093552
(43)【公開日】2021-06-17
【審査請求日】2021-03-09
(73)【特許権者】
【識別番号】000204284
【氏名又は名称】太陽誘電株式会社
(74)【代理人】
【識別番号】100087480
【弁理士】
【氏名又は名称】片山 修平
(72)【発明者】
【氏名】大野 亮
(72)【発明者】
【氏名】福岡 哲彦
(72)【発明者】
【氏名】楠本 昌司
(72)【発明者】
【氏名】河野 明彦
【審査官】菊地 陽一
(56)【参考文献】
【文献】特開２０１２－２２７１９７（ＪＰ，Ａ）
【文献】特開２００９－０３２８３３（ＪＰ，Ａ）
【文献】特開２０１４－０９６５５１（ＪＰ，Ａ）
【文献】特開２０１２－０２８５９３（ＪＰ，Ａ）
【文献】特開平０３－１２４０１１（ＪＰ，Ａ）
【文献】特開２０１０－０２１５２４（ＪＰ，Ａ）
【文献】特開２０００－１７３８５７（ＪＰ，Ａ）
【文献】特開２０１４－０６８０００（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｇ ４／３０
(57)【特許請求の範囲】
【請求項1】
第１方向に積層された複数のセラミック層と、前記複数のセラミック層の間に交互に配置された第１及び第２内部電極と、前記第１方向に直交する第２方向を向き、前記第１内部電極が引き出された端面と、前記端面と前記第２内部電極との間に配置されたエンドマージン部と、前記第１及び第２方向に直交する第３方向を向き、前記第１及び第２内部電極が露出する側面とを有する積層部と、前記積層部の前記側面を覆い、絶縁性セラミックスを主成分とし、前記複数のセラミック層と組成が異なるサイドマージン部と、を有する素体と、前記エンドマージン部に配置され、前記端面から前記側面と前記サイドマージン部との間に進入し、前記第１及び第２内部電極とそれぞれ接続する第１及び第２進入部を有し、前記素体を前記端面側から覆う外部電極と、
を具備する積層セラミックコンデンサ。
【請求項2】
請求項１に記載の積層セラミックコンデンサであって、前記第１及び第２進入部の前記第２方向の寸法は、前記エンドマージン部の前記第２方向の寸法の３０％以下である
積層セラミックコンデンサ。
【請求項3】
請求項１又は２に記載の積層セラミックコンデンサであって、前記第１及び第２進入部は、前記サイドマージン部と前記側面との間において、前記エンドマージン部の前記第１方向の全幅に亘って設けられる
積層セラミックコンデンサ。
【請求項4】
請求項１又は２に記載の積層セラミックコンデンサであって、前記第１及び第２進入部は、前記サイドマージン部と前記側面との間において、前記第１方向に互いに離間して複数設けられる
積層セラミックコンデンサ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、サイドマージン部が後付けされる積層セラミックコンデンサに関する。
【背景技術】
【0002】
積層セラミックコンデンサには、外部電極と素体との接続強度を向上させる技術が求められる。このような技術により、外部電極が素体から剥離することが防止されるため、積層セラミックコンデンサの信頼性を向上させることができる。
【0003】
例えば、特許文献１には、素体と外部電極との接続強度を向上させる技術が開示されている。この技術では、素体の外部電極が設けられる領域に、内部電極に接続されていないダミー電極を露出させる。この技術では、金属で形成されたダミー電極と外部電極とが良好に接続されるため、素体と外部電極との接続強度が向上する。
【先行技術文献】
【特許文献】
【0004】
【文献】特開２０１３－０８４８７１号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
電子機器に搭載される積層セラミックコンデンサには、電子機器の高性能化に伴って大容量化が求められる。積層セラミックコンデンサの大容量化のためには、内部電極の交差面積を拡大することが有効である。
【0006】
近年では、内部電極の交差面積を拡大するために、内部電極を側面に露出させた積層チップに、内部電極の周囲の絶縁性を確保するためのサイドマージン部を後付けで形成する手法が提案されている。この手法であれば、サイドマージン部の厚みを薄くすることができるため、内部電極の交差面積を相対的に大きくとることができる。
【0007】
ここで、積層チップの側面にサイドマージン部を後付けする手法において、特許文献１に記載のようなダミー電極を形成するためには、サイドマージン部にもダミー電極を形成する必要がある。しかしながら、サイドマージン部にダミー電極を形成するためには、高い技術力を要し、非常に困難である。
従って、積層セラミックコンデンサでは、サイドマージン部を後付けする構成においても、素体と外部電極との接続強度を向上させることができる技術が求められる。
従って、積層セラミックコンデンサでは、サイドマージン部を後付けする構成においても、素体と外部電極との接続強度を向上させることができる技術が求められる。
【0008】
以上のような事情に鑑み、本発明の目的は、外部電極と素体との接続強度が高い積層セラミックコンデンサを提供することにある。
【課題を解決するための手段】
【0009】
上記目的を達成するため、本発明の一形態に係る積層セラミックコンデンサは、素体と、外部電極と、を有する。
上記素体は、第１方向に積層された複数のセラミック層と、上記複数のセラミック層の間に交互に配置された第１及び第２内部電極と、上記第１方向に直交する第２方向を向き、上記第１内部電極が引き出された端面と、上記端面と上記第２内部電極との間に配置されたエンドマージン部と、上記第１及び第２方向に直交する第３方向を向き、上記第１及び第２内部電極が露出する側面とを有する積層部と、上記積層部の上記側面を覆うサイドマージン部と、を有する。
上記外部電極は、上記エンドマージン部に配置され、上記端面から上記側面と上記サイドマージン部との間に進入する進入部を有し、上記素体を上記端面側から覆う。
上記素体は、第１方向に積層された複数のセラミック層と、上記複数のセラミック層の間に交互に配置された第１及び第２内部電極と、上記第１方向に直交する第２方向を向き、上記第１内部電極が引き出された端面と、上記端面と上記第２内部電極との間に配置されたエンドマージン部と、上記第１及び第２方向に直交する第３方向を向き、上記第１及び第２内部電極が露出する側面とを有する積層部と、上記積層部の上記側面を覆うサイドマージン部と、を有する。
上記外部電極は、上記エンドマージン部に配置され、上記端面から上記側面と上記サイドマージン部との間に進入する進入部を有し、上記素体を上記端面側から覆う。
【0010】
この構成では、外部電極が積層部の側面とサイドマージン部との間に進入する進入部を有する。これにより、外部電極が積層部の端面のみならず、エンドマージン部においても第１及び第２内部電極と接続される。つまり、この構成では、外部電極と第１及び第２内部電極とが接続する領域を広く確保することができる。これにより、外部電極の素体に対する高い接続強度が得られる。
【0011】
上記進入部の上記第２方向の寸法は、上記エンドマージン部の上記第２方向の寸法の３０％以下であってもよい。
これにより、積層セラミックコンデンサにおいて、外部電極と素体との接続強度を向上させつつ、耐湿不良を抑制することが可能となる。従って、積層セラミックコンデンサの信頼性が向上する。
これにより、積層セラミックコンデンサにおいて、外部電極と素体との接続強度を向上させつつ、耐湿不良を抑制することが可能となる。従って、積層セラミックコンデンサの信頼性が向上する。
【0012】
上記進入部は、上記サイドマージン部と上記側面との間において、上記エンドマージン部の上記第１方向の全幅に亘って設けられてもよい。
これにより、素体と外部電極との接続強度がより向上する。
これにより、素体と外部電極との接続強度がより向上する。
【0013】
上記進入部は、上記サイドマージン部と上記側面との間において、上記第１方向に互いに離間して複数設けられてもよい。
これにより、素体と外部電極との接続強度がより向上する。
これにより、素体と外部電極との接続強度がより向上する。
【発明の効果】
【0014】
外部電極と素体との接続強度が高い積層セラミックコンデンサを提供することができる。
【図面の簡単な説明】
【0015】
【図1】本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。
【図6】上記積層セラミックコンデンサの耐湿性を評価した結果をまとめたグラフである。
【図7】上記積層セラミックコンデンサの製造方法を示すフローチャートである。
【図8】上記積層セラミックコンデンサの製造過程を示す平面図である。
【図9】上記積層セラミックコンデンサの製造過程を示す分解斜視図である。
【図10】上記積層セラミックコンデンサの製造過程を示す平面図である。
【図11】上記積層セラミックコンデンサの製造過程を示す斜視図である。
【図12】上記積層セラミックコンデンサの製造過程を示す模式図である。
【図13】上記積層セラミックコンデンサの製造過程を示す模式図である。
【図14】上記積層セラミックコンデンサの製造過程を示す模式図である。
【図15】上記積層セラミックコンデンサの製造過程を示す正面図である。
【図17】本発明の変形例に係る積層セラミックコンデンサの製造過程を示す平面図である。
【図18】上記積層セラミックコンデンサの製造過程を示す平面図である。
【図19】上記積層セラミックコンデンサの製造過程を示す平面図である。
【図20】上記積層セラミックコンデンサの製造過程を示す平面図である。
【図21】本発明の他の実施形態に係る積層セラミックコンデンサの断面図である。
【図23】上記積層セラミックコンデンサの断面図である。
【発明を実施するための形態】
【0016】
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。
図面には、適宜相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。
【0017】
［積層セラミックコンデンサ１０の全体構成］
図１～３は、本発明の一実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＰ－Ｐ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＱ－Ｑ'線に沿った断面図である。
図１～３は、本発明の一実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＰ－Ｐ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＱ－Ｑ'線に沿った断面図である。
【0018】
積層セラミックコンデンサ１０は、素体１１と、第１外部電極１４と、第２外部電極１５と、を具備する。
素体１１は、典型的には、Ｙ軸方向を向いた２つの側面と、Ｚ軸方向を向いた２つの主面と、を有する。素体１１の各面を接続する稜部は面取りされている。なお、素体１１の形状はこのような形状に限定されない。例えば、素体１１の各面は曲面であってもよく、素体１１は全体として丸みを帯びた形状であってもよい。
第１及び第２外部電極１４，１５は、素体１１のＸ軸方向両端面を覆い、Ｘ軸方向両端面に接続する４つの面に延出している。これにより、第１及び第２外部電極１４，１５のいずれにおいても、Ｘ－Ｚ平面に平行な断面及びＸ－Ｙ軸に平行な断面の形状がＵ字状となっている。
素体１１は、典型的には、Ｙ軸方向を向いた２つの側面と、Ｚ軸方向を向いた２つの主面と、を有する。素体１１の各面を接続する稜部は面取りされている。なお、素体１１の形状はこのような形状に限定されない。例えば、素体１１の各面は曲面であってもよく、素体１１は全体として丸みを帯びた形状であってもよい。
第１及び第２外部電極１４，１５は、素体１１のＸ軸方向両端面を覆い、Ｘ軸方向両端面に接続する４つの面に延出している。これにより、第１及び第２外部電極１４，１５のいずれにおいても、Ｘ－Ｚ平面に平行な断面及びＸ－Ｙ軸に平行な断面の形状がＵ字状となっている。
【0019】
素体１１は、積層部１６と、サイドマージン部１７と、を有する。
積層部１６は、Ｘ－Ｙ平面に沿って延びる平板状の複数のセラミック層がＺ軸方向に積層された構成を有する。
積層部１６は、Ｘ－Ｙ平面に沿って延びる平板状の複数のセラミック層がＺ軸方向に積層された構成を有する。
【0020】
積層部１６は、容量形成部１８と、カバー部１９と、エンドマージン部２０，２１と、複数の第１内部電極１２と、複数の第２内部電極１３と、を有する。
サイドマージン部１７は、図２に示すように、積層部１６のＹ軸方向を向いた両側面Ｓ１，Ｓ２に形成されている。
サイドマージン部１７は、図２に示すように、積層部１６のＹ軸方向を向いた両側面Ｓ１，Ｓ２に形成されている。
【0021】
容量形成部１８は、素体１１の中央部に設けられ、積層セラミックコンデンサ１０における電荷を蓄える機能を果たす機能部として構成される。
エンドマージン部２０，２１は、容量形成部１８のＸ軸方向両側に設けられている。つまりエンドマージン部２０は容量形成部１８と第１外部電極１４との間に配置され、エンドマージン部２１は容量形成部１８と第２外部電極１５との間に配置されている。
エンドマージン部２０，２１は、容量形成部１８のＸ軸方向両側に設けられている。つまりエンドマージン部２０は容量形成部１８と第１外部電極１４との間に配置され、エンドマージン部２１は容量形成部１８と第２外部電極１５との間に配置されている。
【0022】
カバー部１９は、Ｘ－Ｙ平面に沿って延びる平板状であり、容量形成部１８及びエンドマージン部２０，２１のＺ軸方向を向いた両主面をそれぞれ覆っている。カバー部１９には、第１及び第２内部電極１２，１３が設けられていない。
サイドマージン部１７及びカバー部１９は、主に、容量形成部１８及びエンドマージン部２０，２１を保護するとともに、容量形成部１８及びエンドマージン部２０，２１の周囲の絶縁性を保護する機能を有する。
サイドマージン部１７及びカバー部１９は、主に、容量形成部１８及びエンドマージン部２０，２１を保護するとともに、容量形成部１８及びエンドマージン部２０，２１の周囲の絶縁性を保護する機能を有する。
【0023】
第１及び第２内部電極１２，１３は、複数のセラミック層の間に、Ｚ軸方向に沿って交互に配置されている。第１内部電極１２は、容量形成部１８及びエンドマージン部２０に亘って配置され、第１外部電極１４に接続されている。第２内部電極１３は、容量形成部１８及びエンドマージン部２１に亘って配置され、第２外部電極１５に接続されている。
【0024】
従って、第１及び第２内部電極１２，１３は、容量形成部１８において交差し、相互に対向している。また、第１内部電極１２は、エンドマージン部２１によって第２外部電極１５から隔てられていることにより、第２外部電極１５から絶縁されている。更に、第２内部電極１３は、エンドマージン部２０によって第１外部電極１４から隔てられていることにより、第１外部電極１４から絶縁されている。
【0025】
第１及び第２内部電極１２，１３は、それぞれ導電性材料からなり、積層セラミックコンデンサ１０の内部電極として機能する。当該導電性材料としては、例えばニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、又はこれらの合金を含む金属材料を用いることができ、典型的にはニッケル（Ｎｉ）を主成分とする金属材料が採用される。
【0026】
容量形成部１８及びエンドマージン部２０，２１は、セラミックスによって形成されている。積層セラミックコンデンサ１０では、第１内部電極１２と第２内部電極１３との間の各セラミック層の容量を大きくするため、セラミック層を構成する材料として高誘電率の材料が用いられる。容量形成部１８及びエンドマージン部２０，２１を構成する材料としては、例えば、チタン酸バリウム（ＢａＴｉＯ３）系材料の多結晶体、つまりバリウム（Ｂａ）及びチタン（Ｔｉ）を含むペロブスカイト構造の多結晶体を用いることができる。
【0027】
また、容量形成部１８及びエンドマージン部２０，２１を構成する材料は、チタン酸バリウム（ＢａＴｉＯ３）系以外にも、チタン酸ストロンチウム（ＳｒＴｉＯ３）系、チタン酸カルシウム（ＣａＴｉＯ３）系、チタン酸マグネシウム（ＭｇＴｉＯ３）系、ジルコン酸カルシウム（ＣａＺｒＯ３）系、チタン酸ジルコン酸カルシウム（Ｃａ（Ｚｒ，Ｔｉ）Ｏ３）系、ジルコン酸バリウム（ＢａＺｒＯ３）系又は酸化チタン（ＴｉＯ２）系材料等の多結晶体であってもよい。
【0028】
サイドマージン部１７及びカバー部１９も、セラミックスによって形成されている。サイドマージン部１７及びカバー部１９を形成するセラミックスは、容量形成部１８の主相と同種の組成系を主相とする誘電体の多結晶体であることが好ましい。これにより、素体１１における内部応力が抑制される。
【0029】
本実施形態に係るサイドマージン部１７、容量形成部１８、カバー部１９及びエンドマージン部２０，２１は、バリウム（Ｂａ）及びチタン（Ｔｉ）以外に、例えば、マグネシウム（Ｍｇ）、マンガン（Ｍｎ）、アルミニウム（Ａｌ）、カルシウム（Ｃａ）、バナジウム（Ｖ）、クロム（Ｃｒ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ケイ素（Ｓｉ）、ホウ素（Ｂ）、イットリウム（Ｙ）、ユーロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、イッテルビウム（Ｙｂ）、リチウム（Ｌｉ）、カリウム（Ｋ）又はナトリウム（Ｎａ）等の金属元素を一種又は複数種更に含有してもよい。
【0030】
上記の構成により、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間に電圧が印加されると、第１内部電極１２と第２内部電極１３との間の複数のセラミック層に電圧が加わる。これにより、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間の電圧に応じた電荷が蓄えられる。
【0031】
なお、積層セラミックコンデンサ１０の構成は、特定の構成に限定されず、積層セラミックコンデンサ１０に求められるサイズや性能に応じて、公知の構成を適宜採用可能である。例えば、容量形成部１８における第１及び第２内部電極１２，１３の枚数は、図２，３に示す枚数に限定されず、適宜決定可能である。
【0032】
図４は、積層セラミックコンデンサ１０の図１のＲ－Ｒ'線に沿った断面図である。図５は、積層セラミックコンデンサ１０の図４のＵ－Ｕ'線に沿った断面図であり、積層部１６の側面Ｓ２を示す図である。なお、図５では、側面Ｓ２のみを示すが側面Ｓ１も同様の構成を有する。
【0033】
第１及び第２外部電極１４，１５は、図３に示すように、素体１１を積層部１６の端面Ｓ３，Ｓ４側から覆っている。本実施形態に係る第１外部電極１４は、図４に示すように、積層部１６の側面Ｓ１，Ｓ２とサイドマージン部１７との間に進入する進入部１４ａを有する。同様に、第２外部電極１５は、積層部１６の側面Ｓ１，Ｓ２とサイドマージン部１７との間に進入する進入部１５ａを有する。
【0034】
進入部１４ａは第１外部電極１４と一体的に形成され、図５に示すように、端面Ｓ３からＸ軸方向に延びる。進入部１４ａは、エンドマージン部２０のＺ軸方向中央部に１つ設けられている。これにより、第１外部電極１４は、端面Ｓ３のみならずエンドマージン部２０においても第１内部電極１２に接続されている。
【0035】
進入部１５ａは第２外部電極１５と一体的に形成され、図５に示すように、端面Ｓ４からＸ軸方向に延びる。進入部１５ａは、エンドマージン部２１のＺ軸方向中央部に１つ設けられている。これにより、第２外部電極１５は、端面Ｓ４のみならずエンドマージン部２１においても第２内部電極１３に接続されている。
【0036】
このように、積層セラミックコンデンサ１０では、第１外部電極１４が進入部１４ａを有し、第２外部電極１５が進入部１５ａを有することにより、外部電極１４，１５と内部電極１２，１３とが接続する領域を広く確保することができる。なお、図５では、側面Ｓ２に隣接して配置されている進入部１４ａ，１５ａを仮想線として破線で示す。
【0037】
進入部１４ａ，１５ａは、セラミックスよりも、金属材料で形成された内部電極１２，１３のほうが、より強固に接続可能である。このため、積層セラミックコンデンサ１０では、外部電極１４，１５の素体１１に対する高い接続強度が得られる。従って、積層セラミックコンデンサ１０では、外部電極１４，１５が素体１１から剥離することを防止することができるため、高い信頼性が得られる。
【0038】
図５には、進入部１４ａの端面Ｓ３からの寸法Ｄ１と、進入部１５ａの端面Ｓ４からの寸法Ｄ２と、エンドマージン部２０のＸ軸方向の寸法Ｄ３と、エンドマージン部２１のＸ軸方向の寸法Ｄ４が示されている。
【0039】
進入部１４ａの寸法Ｄ１は、エンドマージン部２０の寸法Ｄ３よりも小さい。これにより、第１外部電極１４が、第２内部電極１３とショートすることを防止することができる。同様に、進入部１５ａの寸法Ｄ２は、エンドマージン部２１の寸法Ｄ４よりも小さい。これにより、第２外部電極１５が、第１内部電極１２とショートすることを防止することができる。
【0040】
進入部１４ａ，１５ａの寸法Ｄ１，Ｄ２が大きいほど、外部電極１４，１５と素体１１とが接続する領域を大きく確保することができる。より詳細に、進入部１４ａ，１５ａの寸法Ｄ１，Ｄ２を大きくするにつれて、素体１１と外部電極１４，１５との接続強度が向上する。このため、素体１１と外部電極１４，１５の接続強度を向上させる観点から、進入部１４ａ，１５ａの寸法Ｄ１，Ｄ２は、大きいことが好ましい。
【0041】
この一方で、進入部１４ａの寸法Ｄ１が大きいほど、進入部１４ａが第２内部電極１３に近接する。また、進入部１５ａの寸法Ｄ２が大きいほど、進入部１５ａが第１内部電極１２に近接する。
【0042】
このため、進入部１４ａの寸法Ｄ１が大きいほど、進入部１４ａが形成される積層部１６とサイドマージン部１７との間の隙間Ｅ１に侵入した空気中の水分を介して、進入部１４ａ（外部電極１４）が第２内部電極１３と導通しやすくなる。
同様に、進入部１５ａの寸法Ｄ２が大きいほど、進入部１５ａが形成される積層部１６とサイドマージン部１７との間の隙間Ｅ２に侵入した空気中の水分を介して、進入部１５ａ（外部電極１５）が第１内部電極１２と導通しやすくなる。
つまり、積層セラミックコンデンサ１０に耐湿不良が発生しやすくなる。
同様に、進入部１５ａの寸法Ｄ２が大きいほど、進入部１５ａが形成される積層部１６とサイドマージン部１７との間の隙間Ｅ２に侵入した空気中の水分を介して、進入部１５ａ（外部電極１５）が第１内部電極１２と導通しやすくなる。
つまり、積層セラミックコンデンサ１０に耐湿不良が発生しやすくなる。
【0043】
従って、素体１１では、進入部１４ａの寸法Ｄ１をエンドマージン部２０の寸法Ｄ３の３０％以下に留め、且つ、進入部１５ａの寸法Ｄ２をエンドマージン部２１の寸法Ｄ４の３０％以下に留めるのが好ましい。
これにより、積層セラミックコンデンサ１０において、外部電極１４，１５と素体１１との接続強度を向上させつつ、耐湿不良を抑制することが可能となる。よって、積層セラミックコンデンサ１０の信頼性がより向上する。
これにより、積層セラミックコンデンサ１０において、外部電極１４，１５と素体１１との接続強度を向上させつつ、耐湿不良を抑制することが可能となる。よって、積層セラミックコンデンサ１０の信頼性がより向上する。
【0044】
図６は、積層セラミックコンデンサ１０の耐湿性の評価結果をまとめたグラフである。積層セラミックコンデンサ１０の耐湿性は、積層セラミックコンデンサ１０の吸湿性を試験することにより評価した。
具体的には、進入部１４ａ，１５ａの寸法Ｄ１，Ｄ２がそれぞれ異なる数百個のサンプルを、温度４５℃、湿度９５％、１０Ｖの定格電圧を印加した状態で保持する吸湿性試験を行った。そして、吸湿性試験後の各サンプルについて電気抵抗値を測定し、電気抵抗値が１０ＭΩ未満のサンプルを耐湿不良が発生しているサンプルと判断した。
具体的には、進入部１４ａ，１５ａの寸法Ｄ１，Ｄ２がそれぞれ異なる数百個のサンプルを、温度４５℃、湿度９５％、１０Ｖの定格電圧を印加した状態で保持する吸湿性試験を行った。そして、吸湿性試験後の各サンプルについて電気抵抗値を測定し、電気抵抗値が１０ＭΩ未満のサンプルを耐湿不良が発生しているサンプルと判断した。
【0045】
ここで、図６に示す「進入部の寸法」とは、進入部１４ａ，１５ａのうちＹ軸方向の寸法Ｄ１，Ｄ２が最も大きい進入部の寸法であり、「エンドマージン部の寸法」とは、この進入部が配置されているエンドマージン部２０，２１のＹ軸方向の寸法である。また、「耐湿不良率」とは、上記「エンドマージン部の寸法」に対する上記「進入部の寸法」の割合がそれぞれ異なる数百個のサンプルのうち耐湿不良が発生しているサンプルの割合である。
【0046】
図６を参照すると、進入部１４ａ，１５ａの寸法Ｄ１，Ｄ２がエンドマージン部２０，２１の寸法Ｄ３，Ｄ４より小さければ、耐湿不良率が１０％以内に抑えられていることが確認できる。そして、進入部１４ａ，１５ａの寸法Ｄ１，Ｄ２がエンドマージン部２０，２１の寸法Ｄ３，Ｄ４の３０％以下であれば、耐湿不良をほぼ確実に抑制可能であることが本願発明者により実験的に確認されている。
【0047】
［積層セラミックコンデンサ１０の製造方法］
図７は、積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図８～１６は積層セラミックコンデンサ１０の製造過程を示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図７に沿って、図８～１６を適宜参照しながら説明する。
図７は、積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図８～１６は積層セラミックコンデンサ１０の製造過程を示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図７に沿って、図８～１６を適宜参照しながら説明する。
【0048】
（ステップＳ０１：セラミックシート準備工程）
ステップＳ０１では、容量形成部１８を形成するための第１セラミックシート１０１及び第２セラミックシート１０２と、カバー部１９を形成するための第３セラミックシート１０３と、を準備する。セラミックシート１０１，１０２，１０３は、絶縁性セラミックスを主成分とし、未焼成の誘電体グリーンシートとして構成される。セラミックシート１０１，１０２，１０３は、例えば、ロールコーターやドクターブレードを用いてシート状に成形される。
ステップＳ０１では、容量形成部１８を形成するための第１セラミックシート１０１及び第２セラミックシート１０２と、カバー部１９を形成するための第３セラミックシート１０３と、を準備する。セラミックシート１０１，１０２，１０３は、絶縁性セラミックスを主成分とし、未焼成の誘電体グリーンシートとして構成される。セラミックシート１０１，１０２，１０３は、例えば、ロールコーターやドクターブレードを用いてシート状に成形される。
【0049】
図８は、セラミックシート１０１，１０２，１０３の平面図である。この段階では、セラミックシート１０１，１０２，１０３は各積層セラミックコンデンサ１０ごとに切り分けられていない。図８には、各積層セラミックコンデンサ１０ごとに切り分ける際の切断線Ｌｘ，Ｌｙが示されている。切断線ＬｘはＸ軸に平行であり、切断線ＬｙはＹ軸に平行である。
【0050】
図８に示すように、第１セラミックシート１０１には第１内部電極１２に対応する未焼成の第１内部電極１１２が形成され、第２セラミックシート１０２には第２内部電極１３に対応する未焼成の第２内部電極１１３が形成されている。なお、カバー部１９に対応する第３セラミックシート１０３には内部電極が形成されていない。
【0051】
第１及び第２内部電極１１２，１１３は、例えば、ニッケル（Ｎｉ）を含む導電性ペーストを用いて形成することができる。導電性ペーストによる第１及び第２内部電極１１２，１１３の形成には、例えば、スクリーン印刷法やグラビア印刷法を用いることができる。
【0052】
第１及び第２内部電極１１２，１１３は、切断線Ｌｙによって仕切られたＸ軸方向に隣接する２つの領域にわたって配置され、Ｙ軸方向に帯状に延びている。第１内部電極１１２と第２内部電極１１３とでは、切断線Ｌｙによって仕切られた領域１列ずつＸ軸方向にずらされている。つまり、第１内部電極１１２の中央を通る切断線Ｌｙが第２内部電極１１３の間の領域を通り、第２内部電極１１３の中央を通る切断線Ｌｙが第１内部電極１１２の間の領域を通っている。
【0053】
（ステップＳ０２：積層工程）
ステップＳ０２では、ステップＳ０１で準備したセラミックシート１０１，１０２，１０３を積層することにより積層シート１０４を作製する。
ステップＳ０２では、ステップＳ０１で準備したセラミックシート１０１，１０２，１０３を積層することにより積層シート１０４を作製する。
【0054】
図９は、ステップＳ０２で得られる積層シート１０４の分解斜視図である。図９では、説明の便宜上、セラミックシート１０１，１０２，１０３を分解して示している。しかし、実際の積層シート１０４では、セラミックシート１０１，１０２，１０３が静水圧加圧や一軸加圧などにより圧着されて一体化される。これにより、高密度の積層シート１０４が得られる。
【0055】
積層シート１０４では、容量形成部１８に対応する第１セラミックシート１０１及び第２セラミックシート１０２がＺ軸方向に交互に積層されている。
また、積層シート１０４では、交互に積層された第１及び第２セラミックシート１０１，１０２のＺ軸方向上下面にカバー部１９に対応する第３セラミックシート１０３が積層される。なお、図９に示す例では、第３セラミックシート１０３がそれぞれ３枚ずつ積層されているが、第３セラミックシート１０３の枚数は適宜変更可能である。
また、積層シート１０４では、交互に積層された第１及び第２セラミックシート１０１，１０２のＺ軸方向上下面にカバー部１９に対応する第３セラミックシート１０３が積層される。なお、図９に示す例では、第３セラミックシート１０３がそれぞれ３枚ずつ積層されているが、第３セラミックシート１０３の枚数は適宜変更可能である。
【0056】
（ステップＳ０３：切断工程）
ステップＳ０３では、ステップＳ０２で得られた積層シート１０４を回転刃や押し切り刃などによって切断することにより未焼成の積層チップ１１６を作製する。
ステップＳ０３では、ステップＳ０２で得られた積層シート１０４を回転刃や押し切り刃などによって切断することにより未焼成の積層チップ１１６を作製する。
【0057】
図１０は、ステップＳ０３の後の積層シート１０４の平面図である。積層シート１０４は、保持部材Ｃに固定された状態で、切断線Ｌｘ，Ｌｙに沿って切断される。これにより、積層シート１０４が個片化され、積層チップ１１６が得られる。このとき、保持部材Ｃは切断されておらず、各積層チップ１１６は保持部材Ｃによって接続されている。
【0058】
図１１は、ステップＳ０３で得られる積層チップ１１６の斜視図である。積層チップ１１６には、未焼成の容量形成部１１８、カバー部１１９及びエンドマージン部１２０，１２１が形成されている。積層チップ１１６では、切断面であるＹ軸方向を向いた両側面Ｓ１，Ｓ２に未焼成の第１及び第２内部電極１１２，１１３が露出している。
【0059】
（ステップＳ０４：サイドマージン部形成工程）
ステップＳ０４では、積層チップ１１６の側面Ｓ１，Ｓ２に未焼成のサイドマージン部１１７を設けることにより、未焼成の素体１１１を作製する。
ステップＳ０４では、積層チップ１１６の側面Ｓ１，Ｓ２に未焼成のサイドマージン部１１７を設けることにより、未焼成の素体１１１を作製する。
【0060】
ステップＳ０４では、積層チップ１１６の両側面Ｓ１，Ｓ２にサイドマージン部１１７を設けるために、テープなどの保持部材の貼り替えなどにより積層チップ１１６の向きが適宜変更される。
特に、ステップＳ０４では、ステップＳ０３における積層チップ１１６の切断面であるＹ軸方向を向いた両側面Ｓ１，Ｓ２にサイドマージン部１１７が設けられる。このため、ステップＳ０４では、予め保持部材Ｃから積層チップ１１６を剥がし、積層チップ１１６の向きを９０度回転させておくことが好ましい。
特に、ステップＳ０４では、ステップＳ０３における積層チップ１１６の切断面であるＹ軸方向を向いた両側面Ｓ１，Ｓ２にサイドマージン部１１７が設けられる。このため、ステップＳ０４では、予め保持部材Ｃから積層チップ１１６を剥がし、積層チップ１１６の向きを９０度回転させておくことが好ましい。
【0061】
図１２～図１４は、ステップＳ０４のプロセスを示す模式図であり、積層チップ１１６にサイドマージンシート１１７ｓが打ち抜かれる様子を示す図である。以下、ステップＳ０４のプロセスについて順を追って説明する。
【0062】
先ず、サイドマージン部１１７を形成するためのサイドマージンシート１１７ｓが準備される。サイドマージンシート１１７ｓは、ステップＳ０１で準備されるセラミックシート１０１，１０２，１０３と同様に、絶縁性セラミックスを主成分とし、未焼成の誘電体グリーンシートとして構成される。
サイドマージンシート１１７ｓは、例えばロールコーターやドクターブレードが用いられることによりシート状に成形される。
サイドマージンシート１１７ｓは、例えばロールコーターやドクターブレードが用いられることによりシート状に成形される。
【0063】
次いで、図１２に示すように、平板状の弾性体４００の上にサイドマージンシート１１７ｓが配置される。そして、積層チップ１１６の側面Ｓ２とサイドマージンシート１１７ｓがＹ軸方向に対向するように、積層チップ１１６が配置される。ステップＳ０４では、積層チップ１１６の向きがテープ等の保持部材の貼り替え工程によって適宜変更されることにより、図１２に示すように、積層チップ１１６の側面Ｓ１がテープＴに保持されている。
【0064】
続いて、積層チップ１１６をサイドマージンシート１１７ｓに向かってＹ軸方向に移動させることにより、積層チップ１１６の側面Ｓ２をサイドマージンシート１１７ｓに押し付ける。
【0065】
この際、図１３に示すように、積層チップ１１６がサイドマージンシート１１７ｓと共に弾性体４００に食い込む。これに伴い、積層チップ１１６から弾性体４００に加わるＹ軸方向の押圧力によって、弾性体４００がＹ軸方向に隆起してサイドマージンシート１１７ｓを押し上げる。
これにより、弾性体４００からサイドマージンシート１１７ｓにせん断力が加わり、側面Ｓ２とＹ軸方向に対向するサイドマージンシート１１７ｓが切り離される。そして、このサイドマージンシート１１７ｓが側面Ｓ２に貼り付く。
これにより、弾性体４００からサイドマージンシート１１７ｓにせん断力が加わり、側面Ｓ２とＹ軸方向に対向するサイドマージンシート１１７ｓが切り離される。そして、このサイドマージンシート１１７ｓが側面Ｓ２に貼り付く。
【0066】
次いで、積層チップ１１６が弾性体４００と離間するように積層チップ１１６をＹ軸方向に移動させると、図１４に示すように、側面Ｓ２に貼り付いたサイドマージンシート１１７ｓのみが弾性体４００と離間する。これにより、積層チップ１１６の側面Ｓ２にサイドマージン部１１７が形成される。
【0067】
続いて、テープＴに保持されている積層チップ１１６を別のテープに保持させることにより、積層チップ１１６の側面Ｓ１を露出させ、側面Ｓ１とサイドマージンシート１１７ｓとをＹ軸方向に対向させる。そして、側面Ｓ２にサイドマージン部１１７を形成する上記工程と同様の工程を経て、側面Ｓ１にもサイドマージン部１１７を形成する。
これにより、積層チップ１１６の両側面Ｓ１，Ｓ２に、サイドマージン部１１７が形成された未焼成の素体１１１が得られる。
これにより、積層チップ１１６の両側面Ｓ１，Ｓ２に、サイドマージン部１１７が形成された未焼成の素体１１１が得られる。
【0068】
ステップＳ０４では、積層チップ１１６の側面Ｓ１，Ｓ２にサイドマージン部１１７が形成されるのに伴い、側面Ｓ１，Ｓ２とサイドマージン部１１７との間に、上述の進入部１４ａ，１５ａに対応する隙間Ｅ１，Ｅ２が形成される。
【0069】
図１５，１６は、ステップＳ０４によって得られる未焼成の素体１１１を示す図である。図１５は未焼成の素体１１１の正面図である。図１６は未焼成の素体１１１の図１５のＶ－Ｖ'線に沿った断面図であり、積層チップ１１６の側面Ｓ２を示す図である。なお、図１６では、側面Ｓ２のみを示すが、側面Ｓ１も同様の構成を有する。
【0070】
進入部１４ａに対応する隙間Ｅ１は、図１６に示すように、端面Ｓ３からＸ軸方向の延び、エンドマージン部１２０のＺ軸方向中央部に１つ設けられている。同様に、進入部１５ａに対応する隙間Ｅ２は、端面Ｓ４からＸ軸方向に延び、エンドマージン部１２１のＺ軸方向中央部に１つ設けられている。
【0071】
図１６には、隙間Ｅ１の端面Ｓ３からの寸法Ｄ５と、隙間Ｅ２の端面Ｓ４からの寸法Ｄ６と、エンドマージン部１２０のＸ軸方向の寸法Ｄ７と、エンドマージン部１２１のＸ軸方向の寸法Ｄ８が示されている。なお、図１７では、側面Ｓ２に隣接して配置されている隙間Ｅ１，Ｅ２を仮想線として破線で示す。
【0072】
隙間Ｅ１の寸法Ｄ５はエンドマージン部１２０の寸法Ｄ７よりも小さい。同様に、隙間Ｅ２の寸法Ｄ６はエンドマージン部１２１の寸法Ｄ８よりも小さい。
本実施形態では、隙間Ｅ１の寸法Ｄ５はエンドマージン部１２０の寸法Ｄ７の３０％以下であり、隙間Ｅ２の寸法Ｄ６はエンドマージン部１２１の寸法Ｄ８の３０％以下であることが好ましい。
本実施形態では、隙間Ｅ１の寸法Ｄ５はエンドマージン部１２０の寸法Ｄ７の３０％以下であり、隙間Ｅ２の寸法Ｄ６はエンドマージン部１２１の寸法Ｄ８の３０％以下であることが好ましい。
【0073】
隙間Ｅ１，Ｅ２の数、形状及び配置は、特に限定されず、後述のステップＳ０６において、隙間Ｅ１，Ｅ２に電極材料が充填されることにより形成される進入部１４ａ，１５ａの構成に応じて適宜決定可能である。
【0074】
また、ステップＳ０４では、隙間Ｅ１，Ｅ２は、例えば、積層チップ１１６の側面Ｓ１，Ｓ２がサイドマージンシート１１７ｓを打ち抜く際の打ち抜き条件を調整することで形成される。
具体的には、積層チップ１１６がサイドマージンシート１１７ｓを打ち抜く際の押圧力や押圧速度、あるいは、弾性体４００の弾性率や、サイドマージンシート１１７ｓの物性等を調整することで、隙間Ｅ１，Ｅ２を形成可能である。
具体的には、積層チップ１１６がサイドマージンシート１１７ｓを打ち抜く際の押圧力や押圧速度、あるいは、弾性体４００の弾性率や、サイドマージンシート１１７ｓの物性等を調整することで、隙間Ｅ１，Ｅ２を形成可能である。
【0075】
（ステップＳ０５：焼成工程）
ステップＳ０５では、ステップＳ０４で得られた未焼成の素体１１１を焼成することにより、図１～３に示す積層セラミックコンデンサ１０の素体１１を作製する。
つまり、ステップＳ０５により第１及び第２内部電極１１２，１１３が第１及び第２内部電極１２，１３になり、積層チップ１１６が積層部１６になる。また、サイドマージン部１１７がサイドマージン部１７になり、エンドマージン部１２０，１２１がエンドマージン部２０，２１になる。
ステップＳ０５では、ステップＳ０４で得られた未焼成の素体１１１を焼成することにより、図１～３に示す積層セラミックコンデンサ１０の素体１１を作製する。
つまり、ステップＳ０５により第１及び第２内部電極１１２，１１３が第１及び第２内部電極１２，１３になり、積層チップ１１６が積層部１６になる。また、サイドマージン部１１７がサイドマージン部１７になり、エンドマージン部１２０，１２１がエンドマージン部２０，２１になる。
【0076】
ステップＳ０５における素体１１１の焼成温度は、積層チップ１１６及びサイドマージン部１１７の焼結温度に基づいて決定することができる。例えば、セラミックスとしてチタン酸バリウム（ＢａＴｉＯ３）系材料を用いる場合には、素体１１１の焼成温度は１０００～１３００℃程度とすることができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
【0077】
本実施形態では、未焼成の素体１１１を焼成する際の焼成条件を調整することによっても、側面Ｓ１，Ｓ２とサイドマージン部１７との間に隙間Ｅ１，Ｅ２を形成することが可能である。
具体的には、例えば、積層チップ１１６のセラミックスの組成と、サイドマージン部１１７のセラミックスの組成を異なるものとすることにより、焼成時において、積層チップ１１６とサイドマージン部１１７の収縮挙動に差を生じさせる。これにより、焼成後の素体１１において、側面Ｓ１，Ｓ２とサイドマージン部１７との間に隙間Ｅ１，Ｅ２を形成することが可能である。
具体的には、例えば、積層チップ１１６のセラミックスの組成と、サイドマージン部１１７のセラミックスの組成を異なるものとすることにより、焼成時において、積層チップ１１６とサイドマージン部１１７の収縮挙動に差を生じさせる。これにより、焼成後の素体１１において、側面Ｓ１，Ｓ２とサイドマージン部１７との間に隙間Ｅ１，Ｅ２を形成することが可能である。
【0078】
なお、素体１１１を焼成する際の焼成条件を調整することによって、側面Ｓ１，Ｓ２とサイドマージン部１７との間に隙間Ｅ１，Ｅ２を形成する場合は、上記のステップＳ０４において隙間Ｅ１，２を形成しなくてもよい。
【0079】
（ステップＳ０６：外部電極形成工程）
ステップＳ０６では、ステップＳ０５で得られた素体１１に第１及び第２外部電極１４，１５を形成することにより、図１～３に示す積層セラミックコンデンサ１０を作製する。
ステップＳ０６では、ステップＳ０５で得られた素体１１に第１及び第２外部電極１４，１５を形成することにより、図１～３に示す積層セラミックコンデンサ１０を作製する。
【0080】
ステップＳ０６では、まず、素体１１の一方のＸ軸方向端面を覆うように未焼成の電極材料を塗布し、素体１１の他方のＸ軸方向端面を覆うように未焼成の電極材料を塗布する。これにより、隙間Ｅ１，Ｅ２に未焼成の電極材料が充填される。
ステップＳ０６では、未焼成の電極材料は、隙間Ｅ１，Ｅ２の全部に充填されてもよく一部に充填されてもよい。しかし、外部電極１４，１５と素体１１との接続強度を向上させる観点から、未焼成の電極材料は隙間Ｅ１，Ｅ２の全部に充填されていることが好ましい。
ステップＳ０６では、未焼成の電極材料は、隙間Ｅ１，Ｅ２の全部に充填されてもよく一部に充填されてもよい。しかし、外部電極１４，１５と素体１１との接続強度を向上させる観点から、未焼成の電極材料は隙間Ｅ１，Ｅ２の全部に充填されていることが好ましい。
【0081】
未焼成の電極材料の塗布方法は、未焼成の電極材料を隙間Ｅ１，Ｅ２内に充填可能な方法であればよく、特定の方法に限定されない。未焼成の電極材料の塗布方法としては、例えば、ディップ法が挙げられる。
【0082】
次に、素体１１に塗布された未焼成の電極材料に、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において焼き付け処理を行って、素体１１に下地膜を形成する。そして、素体１１に焼き付けられた下地膜の上に、中間膜及び表面膜を電解メッキなどのメッキ処理で形成することで、進入部１４ａ，１５ａを有する外部電極１４，１５が完成する。
【0083】
なお、上記のステップＳ０６における処理の一部を、ステップＳ０５の前に行ってもよい。例えば、ステップＳ０５の前に未焼成の素体１１１のＸ軸方向両端面に未焼成の電極材料を塗布し、ステップＳ０５において、未焼成の素体１１１を焼結させると同時に、未焼成の電極材料を焼き付けて第１及び第２外部電極１４，１５の下地膜を形成してもよい。
【0084】
（変形例）
積層セラミックコンデンサ１０の製造方法は、上述の製造方法に限定されず、製造工程の変更や追加等が適宜行われてもよい。
積層セラミックコンデンサ１０の製造方法は、上述の製造方法に限定されず、製造工程の変更や追加等が適宜行われてもよい。
【0085】
積層チップ１１６の両側面Ｓ１，Ｓ２にサイドマージン部１１７を形成する方法は、上記のサイドマージンシート１１７ｓを打ち抜く方法に限定されるものではない。
例えば、予め切断されているサイドマージンシート１１７ｓを積層チップ１１６の両側面Ｓ１，Ｓ２に貼り付けることによって、サイドマージン部１１７を形成してもよい。
例えば、予め切断されているサイドマージンシート１１７ｓを積層チップ１１６の両側面Ｓ１，Ｓ２に貼り付けることによって、サイドマージン部１１７を形成してもよい。
【0086】
積層チップ１１６の側面Ｓ１，Ｓ２の予め切断されたサイドマージン部１１７を貼り付けることでサイドマージン部１１７を形成する場合は、例えば、以下の方法により隙間Ｅ１，Ｅ２を形成可能である。図１７，１８は、本発明の変形例に係る積層セラミックコンデンサ１０の製造過程を示す平面図である。
【0087】
先ず、図１７に示すように、予め切断されているサイドマージンシート１１７ｓのＸ軸方向中央部に接着剤等の接着部材Ｇを塗布する。次いで、このサイドマージンシート１１７ｓを、接着部材Ｇが側面Ｓ１，Ｓ２のＸ軸方向中央部に配置されるように、側面Ｓ１，Ｓ２に貼り付ける。
これにより、図１８に示すように、接着部材Ｇが配置されていないサイドマージン部１１７のＸ軸方向両端部と側面Ｓ１，Ｓ２との間に隙間が生じ、側面Ｓ１，Ｓ２とサイドマージン部１１７との間に隙間Ｅ１，Ｅ２が形成される。
これにより、図１８に示すように、接着部材Ｇが配置されていないサイドマージン部１１７のＸ軸方向両端部と側面Ｓ１，Ｓ２との間に隙間が生じ、側面Ｓ１，Ｓ２とサイドマージン部１１７との間に隙間Ｅ１，Ｅ２が形成される。
【0088】
上述の方法では、隙間Ｅ１，Ｅ２は、側面Ｓ１，Ｓ２にサイドマージン部１１７が形成されることに伴い形成されるが、これに限られない。例えば、隙間Ｅ１，Ｅ２は、素体１１１を得た後で、側面Ｓ１，Ｓ２からサイドマージン部１１７を事後的に剥離させることによっても形成可能である。
この場合、セラミックスからなるペースト材に積層チップ１１６の両側面Ｓ１，Ｓ２を浸漬させて、引き上げるディップ法によって、積層チップ１１６の両側面Ｓ１，Ｓ２にサイドマージン部１１７を形成してもよい。
この場合、セラミックスからなるペースト材に積層チップ１１６の両側面Ｓ１，Ｓ２を浸漬させて、引き上げるディップ法によって、積層チップ１１６の両側面Ｓ１，Ｓ２にサイドマージン部１１７を形成してもよい。
【0089】
側面Ｓ１，Ｓ２からサイドマージン部１１７を事後的に剥離させることにより隙間Ｅ１，Ｅ２を形成するには、例えば、以下の方法により実現可能である。図１９，２０は、本発明の変形例に係る積層セラミックコンデンサ１０の他の製造過程を示す平面図である。
【0090】
即ち、図１９に示すように、押圧部材５００を用いて素体１１１のサイドマージン部１１７のＸ軸方向中央部を押し付ける。ここで、サイドマージン部１１７を押圧する凸部５００ａのＸ軸方向の寸法は、サイドマージン部１１７のＸ軸方向の寸法よりも小さい。
これにより、サイドマージン部１１７のＸ軸方向中央部が凸部５００ａから押圧力を受けることによってサイドマージン部１１７のＸ軸方向両端部が押し上げられ、図２０に示すように、サイドマージン部１１７と側面Ｓ１，Ｓ２との間に隙間Ｅ１，Ｅ２が形成される。
これにより、サイドマージン部１１７のＸ軸方向中央部が凸部５００ａから押圧力を受けることによってサイドマージン部１１７のＸ軸方向両端部が押し上げられ、図２０に示すように、サイドマージン部１１７と側面Ｓ１，Ｓ２との間に隙間Ｅ１，Ｅ２が形成される。
【0091】
［その他の実施形態］
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、種々変更を加え得ることは勿論である。
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、種々変更を加え得ることは勿論である。
【0092】
例えば、積層部１６の各側面Ｓ１，Ｓ２に配置される進入部１４ａ，１５ａは、上記実施形態のように単数でなく、複数であってもよい。図２１，２２は、各側面Ｓ１，Ｓ２に複数の進入部１４ａ，１５ａを有する積層セラミックコンデンサ１０の断面図である。図２２は、図２１のＷ－Ｗ'線に沿った断面図である。図２１，２２に示す構成では、進入部１４ａ，１５ａが各側面Ｓ１，Ｓ２に３つずつＺ軸方向に互いに離間して配置されている。
図２１，２２に示すように、進入部１４ａ，１５ａが各側面Ｓ１，Ｓ２において複数配置されていることにより、素体１１と外部電極１４，１５との接続強度がより向上する。
図２１，２２に示すように、進入部１４ａ，１５ａが各側面Ｓ１，Ｓ２において複数配置されていることにより、素体１１と外部電極１４，１５との接続強度がより向上する。
【0093】
なお、勿論、各側面Ｓ１，Ｓ２における進入部１４ａ，１５ａの数は、３つでなくてもよく、２つであっても、４つ以上であってもよい。また、図２１，２２では、説明の便宜上、進入部１４ａ，１５ａの寸法Ｄ１，Ｄ２を等しく示しているが、進入部１４ａ，１５ａごとに寸法Ｄ１，Ｄ２が異なっていてもよい。さらに、各側面Ｓ１，Ｓ２における進入部１４ａ，１５ａの位置は任意に変更可能である。
【0094】
また、進入部１４ａ，１５ａは、上記実施形態のようにＺ軸方向において部分的に設けられている構成に限定されず、Ｚ軸方向の全幅に亘って設けられていてもよい。図２３は、Ｚ軸方向の全幅に亘って設けられた進入部１４ａ，１５ａを有する積層セラミックコンデンサ１０の断面図である。
図２３に示すように、進入部１４ａ，１５ａがＺ軸方向の全幅に亘って設けられていていることにより、素体１１と外部電極１４，１５との接続強度がより向上する。
図２３に示すように、進入部１４ａ，１５ａがＺ軸方向の全幅に亘って設けられていていることにより、素体１１と外部電極１４，１５との接続強度がより向上する。
【0095】
さらに、進入部１４ａ，１５ａは、積層部１６の両側面Ｓ１，Ｓ２のどちらか一方のみに配置されていてもよい。また、進入部１４ａ，１５ａは、どちらか一方のみであってもよい。さらに、各側面Ｓ１，Ｓ２に配置される進入部１４ａ，１５ａの数や配置は相互に異なっていてもよい。加えて、各進入部１４ａ，１５ａの形状は相互に異なっていてもよい。
【符号の説明】
【0096】
１０…積層セラミックコンデンサ
１１…素体
１２…第１内部電極
１３…第２内部電極
１４…第１外部電極
１４ａ，１５ａ…進入部
１５…第２外部電極
１６…積層部
１７…サイドマージン部
１８…容量形成部
１９…カバー部
２０，２１…エンドマージン部
１１１…未焼成の素体
１１６…未焼成の積層チップ
Ｅ１，Ｅ２…隙間
１１…素体
１２…第１内部電極
１３…第２内部電極
１４…第１外部電極
１４ａ，１５ａ…進入部
１５…第２外部電極
１６…積層部
１７…サイドマージン部
１８…容量形成部
１９…カバー部
２０，２１…エンドマージン部
１１１…未焼成の素体
１１６…未焼成の積層チップ
Ｅ１，Ｅ２…隙間
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】