ホーム > 特許ランキング > 日本電信電話株式会社
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-11-08
(45)【発行日】2022-11-16
(54)【発明の名称】サーバ制御装置、サーバ制御方法、およびプログラム
(51)【国際特許分類】
G06F 9/50 20060101AFI20221109BHJP
【ＦＩ】
G06F9/50 150C
G06F9/50 120A
【請求項の数】
8
(21)【出願番号】P 2021528717
(86)(22)【出願日】2019-06-25
(86)【国際出願番号】 JP2019025240
(87)【国際公開番号】W WO2020261399
(87)【国際公開日】2020-12-30
【審査請求日】2021-11-09
(73)【特許権者】
【識別番号】000004226
【氏名又は名称】日本電信電話株式会社
(74)【代理人】
【識別番号】110001807
【氏名又は名称】弁理士法人磯野国際特許商標事務所
(72)【発明者】
【氏名】大谷 育生
(72)【発明者】
【氏名】堀米 紀貴
【審査官】大桃 由紀雄
(56)【参考文献】
【文献】国際公開第２００４／０９２９７１（ＷＯ，Ａ１）
【文献】国際公開第２０１０／０８９６２６（ＷＯ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０６Ｆ ９／５０
(57)【特許請求の範囲】
【請求項1】
アプリケーションの特定処理をアクセラレータにオフロードするサーバ内の前記アプリケーションごとのリクエスト、および前記サーバの前記アクセラレータと前記アプリケーションの構成を取得する取得部と、取得した前記サーバの前記リクエストおよび前記構成の情報に基づいて、前記リクエストに対する処理性能の比を求め、前記比の前記アプリケーション間のばらつきが所定の閾値以下になるように前記アクセラレータの割り当てを最適化する最適化演算部と、
前記最適化演算部による演算結果と所定のポリシに基づいて、前記サーバの構成案を決定し、当該構成案を当該サーバに命令する決定部と、を備える
ことを特徴とするサーバ制御装置。
【請求項2】
前記比の分散、前記比の最小値、前記比の最大値のうち少なくともいずれかを前記比のパラメータとして有し、前記パラメータを適用するための閾値を保持する閾値記憶部を備え、前記最適化演算部は、
前記パラメータの前記閾値をもとに、最適化演算を実行する
ことを特徴とする請求項１に記載のサーバ制御装置。
【請求項3】
前記最適化演算部は、前記比を下記式（２）に従って演算する【数1】
ここで、
Ｐ：性能
Ｒ：リクエスト
Ｐ／Ｒ：比
Ｐｉ：アクセラレータあり性能
ｐｉ：ソフト性能
δＦ，δＳ：デルタ関数
ことを特徴とする請求項１に記載のサーバ制御装置。
【請求項4】
前記最適化演算部は、前記比を下記式（３）に従って演算する【数2】
ここで、
Ｐ：性能
Ｒ：リクエスト
Ｐ／Ｒ：比
Ｐｉ：アクセラレータあり性能
ｐｉ：ソフト性能
ことを特徴とする請求項１に記載のサーバ制御装置。
【請求項5】
前記最適化演算部は、下記式（４）および式（５）で示される容量条件の範囲で、前記アクセラレータの割り当てを最適化する【数3】
ここで、
Ｃｉ：ＦＰＧＡ要求容量
ｃｉ：ソフト要求容量
Ｓｊ：サーバｊ上のアクセラレータ容量
ｓｊ：サーバｊ上のソフト容量
δＦ，δＳ：デルタ関数
ことを特徴とする請求項１に記載のサーバ制御装置。
【請求項6】
前記最適化演算部は、前記比の分散を最小化させる最適化演算を行うことを特徴とする請求項１に記載のサーバ制御装置。
【請求項7】
アプリケーションの特定処理をアクセラレータにオフロードするサーバを制御するサーバ制御装置のサーバ制御方法であって、前記サーバ内の前記アプリケーションごとのリクエスト、および前記サーバの前記アクセラレータと前記アプリケーションの構成を取得する工程と、
取得した前記サーバの前記リクエストおよび前記構成の情報に基づいて、前記リクエストに対する処理性能の比を求め、前記比の前記アプリケーション間のばらつきが所定の閾値以下になるように前記アクセラレータの割り当てを最適化する工程と、
前記最適化した演算結果と所定のポリシに基づいて、前記サーバの構成案を決定し、当該構成案を当該サーバに命令する工程と、を有する
ことを特徴とするサーバ制御方法。
【請求項8】
コンピュータを、アプリケーションの特定処理をアクセラレータにオフロードするサーバ内の前記アプリケーションごとのリクエスト、および前記サーバの前記アクセラレータと前記アプリケーションの構成を取得する取得手順、
取得した前記サーバの前記リクエストおよび前記構成の情報に基づいて、前記リクエストに対する処理性能の比を求め、前記比の前記アプリケーション間のばらつきが所定の閾値以下になるように前記アクセラレータの割り当てを最適化する最適化演算手順、
前記最適化演算手順による演算結果と所定のポリシに基づいて、前記サーバの構成案を決定し、当該構成案を当該サーバに命令する決定手順、
を実行させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、サーバ制御装置、サーバ制御方法、およびプログラムに関する。
【背景技術】
【0002】
ＧＰＵ（Graphics Processing Unit）やＦＰＧＡ（Field Programmable Gate Array）等のアクセラレータにソフトウェアアプリケーション（以下、ＡＰＬという）の処理の一部をオフロードし、ソフトウェア（ＣＰＵ処理）のみでは到達できない性能や電力効率を実現する例が増えてきている。
ＮＦＶ（Network Functions Virtualization）やデータセンタなど、大規模なサーバクラスタにおいて、上記のようなアクセラレータを適用するケースが想定される（非特許文献１，非特許文献２参照）。
ＮＦＶ（Network Functions Virtualization）やデータセンタなど、大規模なサーバクラスタにおいて、上記のようなアクセラレータを適用するケースが想定される（非特許文献１，非特許文献２参照）。
【0003】
従来のサーバ負荷要因のオフロードについて説明する。
図１７は、汎用的なコンピュータに特定の処理に特化した演算装置を追加した演算システムの概略構成図である。
図１７の左図は、プログラマブルでない（機能追加できない）演算システム１０Ａの構成図である。
図１７の左図に示す演算システム１０Ａは、ＣＰＵ１１と、通信ネットワークに接続するためのＮＩＣ（Network Interface Card）１２と、を備える。ＣＰＵ１１は、複数のＣｏｒｅ１１ａを搭載するＣｏｒｅプロセッサである。図１７では、ＡＰＬおよびパケット処理がＣｏｒｅ１１ａを使用する状況をイメージ表現している。図１７の左図の細矢印に示すように、演算システム１０ＡにおけるＣＰＵ１１は、ＡＰＬの実行に先立ってパケット処理（あるいはパケット処理とＡＰＬの並列処理）を行わなければならず、処理速度が遅い。
図１７は、汎用的なコンピュータに特定の処理に特化した演算装置を追加した演算システムの概略構成図である。
図１７の左図は、プログラマブルでない（機能追加できない）演算システム１０Ａの構成図である。
図１７の左図に示す演算システム１０Ａは、ＣＰＵ１１と、通信ネットワークに接続するためのＮＩＣ（Network Interface Card）１２と、を備える。ＣＰＵ１１は、複数のＣｏｒｅ１１ａを搭載するＣｏｒｅプロセッサである。図１７では、ＡＰＬおよびパケット処理がＣｏｒｅ１１ａを使用する状況をイメージ表現している。図１７の左図の細矢印に示すように、演算システム１０ＡにおけるＣＰＵ１１は、ＡＰＬの実行に先立ってパケット処理（あるいはパケット処理とＡＰＬの並列処理）を行わなければならず、処理速度が遅い。
【0004】
図１７の右図に示す演算システム１０Ｂは、ＮＩＣ１２に代えて、アクセラレータ付きのＮＩＣであるＳｍａｒｔＮＩＣ１３を備える。ＳｍａｒｔＮＩＣ１３は、処理能力が落ちる原因となるＩＰパケット処理など、負荷のかかる処理をオフロードしてＣＰＵ１１の負荷を軽減することができるＮＩＣである。ＳｍａｒｔＮＩＣ１３は、パケット処理用の演算回路にプログラムでき、パケット処理用プログラムをオフロード可能である（図１７の符号ａ参照）。図１７の右図の太矢印に示すように、ＳｍａｒｔＮＩＣ１３を利用することで、例えば仮想サーバ環境のアクセラレーションによる処理能力を向上させることができる。
【先行技術文献】
【非特許文献】
【0005】
【文献】谷所 他, “P4/Cを用いたSmartNICファームウェア開発の取り組み,” ,［online］, OkinawaOpenDays2017. 〈URL:https://www.okinawaopenlabs.com/ood/2017/wp-content/uploads/sites/4/2017/12/fujitsu_3.pdf〉
【文献】“インテルFPGAがMicrosoft Bingインテリジェント・サーチでディープラーニングAIを加速,” ,［online］, インテルニュースルーム, 2018. 〈URL:https://newsroom.intel.co.jp/editorials/intel-fpgas-accelerating-artificial-intelligence-deep-learning-bing-intelligent-search/#gs.1jawxe〉
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、ＦＰＧＡに搭載できる電子回路の容量は限られているため、複数種類のＡＰＬの一部をオフロードすることは困難である。このため、複数種類のＡＰＬを実行するクラスタ内において、どのＦＰＧＡにどのＡＰＬの一部をオフロードするかを最適化しないと、全体的なスループットの向上が見込めないケースがある。
【0007】
図１８Ａ～図１８Ｄは、ＡＰＬにＦＰＧＡ接続が必須の場合のオフロードを説明する図である。ＮＦＶやデータセンタなどのサーバクラスタは、複数（ここでは４台）のサーバ２０－１～２０を有する。サーバ２０－１～２０－４は、ＦＰＧＡ２１を備え、ＦＰＧＡ２１にＡＰＬの処理の一部をオフロードする。
図１８Ａ～図１８Ｄに示すサーバ２０－１～２０－４は、特定ＡＰＬにＦＰＧＡ２１接続が必須である。ここでは、図１８Ａおよび図１８Ｂに示すサーバ２０－１～２０－２は、ＡＰＬ１にＦＰＧＡ２１接続が必須であり、図１８Ｃおよび図１８Ｄに示すサーバ２０－３～２０－４は、ＡＰＬ２にＦＰＧＡ２１接続が必須である。
図１８Ａ～図１８Ｄに示すサーバ２０－１～２０－４は、特定ＡＰＬにＦＰＧＡ２１接続が必須である。ここでは、図１８Ａおよび図１８Ｂに示すサーバ２０－１～２０－２は、ＡＰＬ１にＦＰＧＡ２１接続が必須であり、図１８Ｃおよび図１８Ｄに示すサーバ２０－３～２０－４は、ＡＰＬ２にＦＰＧＡ２１接続が必須である。
【0008】
図１８Ａおよび図１８Ｂに示すように、サーバ２０－１～２０－２は、ＦＰＧＡ２１内に特定ＡＰＬ（ＡＰＬ１）をオフロードするものの他ＡＰＬ（ＡＰＬ２）は乗らない（ＡＰＬ２はオフロードできない）。このため、図１８Ａおよび図１８Ｂの符号ｂに示す過負荷状態が発生する。一方、図１８Ｃおよび図１８Ｄに示すように、サーバ２０－３～２０－４は、ＦＰＧＡ２１内に特定ＡＰＬ（ＡＰＬ２）をオフロードする（ＡＰＬ２をオフロードする負荷には余裕がある）。
このように、ＡＰＬにＦＰＧＡ接続が必須の場合に、ＦＰＧＡ２１の割当がＡＰＬ負荷に対してアンバランスであると、ＡＰＬ限界に到達し、全体のスループットが減少する。
このように、ＡＰＬにＦＰＧＡ接続が必須の場合に、ＦＰＧＡ２１の割当がＡＰＬ負荷に対してアンバランスであると、ＡＰＬ限界に到達し、全体のスループットが減少する。
【0009】
図１９Ａ～図１９Ｄは、ＡＰＬにＦＰＧＡ接続が任意の場合のオフロードを説明する図である。サーバ２０－１～２０－４は、ＦＰＧＡ２１を備え、ＡＰＬにＦＰＧＡ２１を任意で接続して、ＦＰＧＡ２１にＡＰＬの処理の一部をオフロードする。
図１９Ａ～図１９Ｄに示すサーバ２０－１～２０－４は、特定ＡＰＬにＦＰＧＡ２１接続は任意である。ここでは、図１９Ａおよび図１９Ｂに示すサーバ２０－１～２０－２は、ＡＰＬ１にＦＰＧＡ２１を接続し、図１９Ｃおよび図１９Ｄに示すサーバ２０－３～２０－４は、ＡＰＬ２にＦＰＧＡ２１を接続している。また、ＡＰＬ１は、ＡＰＬ２よりもＡＰＬ負荷が大きいとする。
図１９Ａ～図１９Ｄに示すサーバ２０－１～２０－４は、特定ＡＰＬにＦＰＧＡ２１接続は任意である。ここでは、図１９Ａおよび図１９Ｂに示すサーバ２０－１～２０－２は、ＡＰＬ１にＦＰＧＡ２１を接続し、図１９Ｃおよび図１９Ｄに示すサーバ２０－３～２０－４は、ＡＰＬ２にＦＰＧＡ２１を接続している。また、ＡＰＬ１は、ＡＰＬ２よりもＡＰＬ負荷が大きいとする。
【0010】
図１９Ａおよび図１９Ｂに示すように、サーバ２０－１～２０－２は、ＦＰＧＡ２１内にＡＰＬ負荷が大きいＡＰＬ１をオフロードするので、サーバ２０－１～２０－２では、ＡＰＬ１およびＡＰＬ２はいずれもＡＰＬ限界に到達しない。これに対して、図１９Ｃおよび図１９Ｄの符号ｃに示すように、サーバ２０－３～２０－４は、ＦＰＧＡ２１内にＡＰＬ負荷が小さいＡＰＬ２をオフロードするので、ＡＰＬ１についてＡＰＬ限界に到達し、スループットが減少する。
このように、ＡＰＬにＦＰＧＡ接続が任意の場合、ＦＰＧＡ内に特定ＡＰＬをオフロードした上で他ＡＰＬを乗せられるにもかかわらず、ＦＰＧＡ２１の割当がＡＰＬ負荷に対してアンバランスであると、ＡＰＬ限界に到達し、全体のスループットが減少する。
このように、ＡＰＬにＦＰＧＡ接続が任意の場合、ＦＰＧＡ内に特定ＡＰＬをオフロードした上で他ＡＰＬを乗せられるにもかかわらず、ＦＰＧＡ２１の割当がＡＰＬ負荷に対してアンバランスであると、ＡＰＬ限界に到達し、全体のスループットが減少する。
【0011】
このような背景に鑑みて本発明がなされたのであり、本発明は、アクセラレータを適用するサーバのスループットや可用性を向上させることができるネットワークシステムおよびネットワーク帯域制御管理方法を提供することを課題とする。
【課題を解決するための手段】
【0012】
前記した課題を解決するため、本発明は、アプリケーションの特定処理をアクセラレータにオフロードするサーバ内の前記アプリケーションごとのリクエスト、および前記サーバの前記アクセラレータと前記アプリケーションの構成を取得する取得部と、取得した前記サーバの前記リクエストおよび前記構成の情報に基づいて、前記リクエストに対する処理性能の比を求め、前記比の前記アプリケーション間のばらつきが所定の閾値以下になるように前記アクセラレータの割り当てを最適化する最適化演算部と、前記最適化演算部による演算結果と所定のポリシに基づいて、前記サーバが取るべき構成案を決定し、当該構成案を当該サーバに命令する決定部と、を備えることを特徴とするサーバ制御装置とした。
【発明の効果】
【0013】
本発明によれば、アクセラレータを適用するサーバのスループットや可用性を向上させることができるサーバ制御装置、サーバ制御方法、およびプログラムを提供することができる。
【図面の簡単な説明】
【0014】
【図1】本発明の実施形態に係るサーバ制御装置を備えるネットワークシステムの構成例を示す図である。
【図2】本実施形態に係るサーバ制御装置およびＡＰＬ制御部の構成を示す図である。
【図3】本実施形態に係るサーバ制御装置の閾値テーブルの一例を示す図である。
【図4】本実施形態に係るサーバ制御装置のポリシテーブルの一例を示す図である。
【図5】本実施形態に係るサーバ制御装置の設定情報テーブルの一例を示す図である。
【図6】本実施形態に係るＡＰＬ制御部の現構成テーブルを集約してサーバ制御装置の全構成テーブルを作成する例を説明する図である。
【図7】本実施形態に係るＡＰＬ制御部の現リクエストテーブルを集約してサーバ制御装置の全リクエストテーブルを作成する例を説明する図である。
【図8】本実施形態に係るサーバ制御装置のアクセラレータ割り当てを説明する図である。
【図9】本実施形態に係る物理サーバ上に単一ＡＰＬしかない場合のアクセラレータ書き換え方法を説明する図である。
【図10】本実施形態に係る物理サーバ上に複数ＡＰＬが混在する場合のアクセラレータ書き換え方法を説明する図である。
【図11A】本実施形態に係るサーバ制御装置のＡＰＬにＦＰＧＡ接続が必須の場合のオフロードを説明する図である。
【図11B】本実施形態に係るサーバ制御装置のＡＰＬにＦＰＧＡ接続が必須の場合のオフロードを説明する図である。
【図11C】本実施形態に係るサーバ制御装置のＡＰＬにＦＰＧＡ接続が必須の場合のオフロードを説明する図である。
【図11D】本実施形態に係るサーバ制御装置のＡＰＬにＦＰＧＡ接続が必須の場合のオフロードを説明する図である。
【図12A】本実施形態に係るサーバ制御装置のＡＰＬにＦＰＧＡ接続が任意の場合のオフロードを説明する図である。
【図12B】本実施形態に係るサーバ制御装置のＡＰＬにＦＰＧＡ接続が任意の場合のオフロードを説明する図である。
【図12C】本実施形態に係るサーバ制御装置のＡＰＬにＦＰＧＡ接続が任意の場合のオフロードを説明する図である。
【図12D】本実施形態に係るサーバ制御装置のＡＰＬにＦＰＧＡ接続が任意の場合のオフロードを説明する図である。
【図13】本実施形態に係るサーバとサーバ制御装置を備えるネットワークシステムの制御シーケンス図である。
【図14】本実施形態に係るサーバとサーバ制御装置を備えるネットワークシステムの制御シーケンス図である。
【図15】本実施形態に係るサーバ制御装置のサーバ制御方法を示すフローチャートである。
【図16】本実施形態に係るサーバ制御装置の機能を実現するコンピュータの一例を示すハードウェア構成図である。
【図17】汎用的なコンピュータに特定の処理に特化した演算装置を追加した演算システムの概略構成図である。
【図18A】ＡＰＬにＦＰＧＡ接続が必須の場合のオフロードを説明する図である。
【図18B】ＡＰＬにＦＰＧＡ接続が必須の場合のオフロードを説明する図である。
【図18C】ＡＰＬにＦＰＧＡ接続が必須の場合のオフロードを説明する図である。
【図18D】ＡＰＬにＦＰＧＡ接続が必須の場合のオフロードを説明する図である。
【図19A】ＡＰＬにＦＰＧＡ接続が任意の場合のオフロードを説明する図である。
【図19B】ＡＰＬにＦＰＧＡ接続が任意の場合のオフロードを説明する図である。
【図19C】ＡＰＬにＦＰＧＡ接続が任意の場合のオフロードを説明する図である。
【図19D】ＡＰＬにＦＰＧＡ接続が任意の場合のオフロードを説明する図である。
【発明を実施するための形態】
【0015】
以下、図面を参照して本発明を実施するための形態（以下、「本実施形態」という）におけるネットワークシステム等について説明する。
（実施形態）
［ネットワークシステム１の構成］
図１は、本発明の実施形態に係るサーバ制御装置１００を備えるネットワークシステムの構成例を示す図である。
図１に示すように、ネットワークシステム１は、複数の物理サーバ３０と、物理サーバ３０をイントラネット５０に接続するスイッチ（ＳＷ）４０と、物理サーバ３０のアクセラレータ活用に関する制御を行うサーバ制御装置１００と、を含む。ＳＷ４０は、ＳＷ制御部４１を備える。
（実施形態）
［ネットワークシステム１の構成］
図１は、本発明の実施形態に係るサーバ制御装置１００を備えるネットワークシステムの構成例を示す図である。
図１に示すように、ネットワークシステム１は、複数の物理サーバ３０と、物理サーバ３０をイントラネット５０に接続するスイッチ（ＳＷ）４０と、物理サーバ３０のアクセラレータ活用に関する制御を行うサーバ制御装置１００と、を含む。ＳＷ４０は、ＳＷ制御部４１を備える。
【0016】
物理サーバ３０は、ＡＰＬ制御部３１と、ＡＰＬ３２，３３と、仮想パッチパネル（virtual patch panel）３４と、アクセラレータ３５と、を備える。
【0017】
ネットワークシステム１は、イントラネット５０と物理サーバ３０がＳＷ４０で接続されている。物理サーバ３０内はアクセラレータ３５とＡＰＬ３２，３３の間が仮想パッチパネル３４を介して接続されている。仮想パッチパネル３４に代えて、仮想スイッチを用いてもよい。
【0018】
ネットワークシステム１は、ＡＰＬ３２，３３とアクセラレータ３５とが、仮想パッチパネル３４や仮想スイッチ（図示省略）を介して接続されている。ＳＦＣ（Service Function Chaining）のようにモジュール単位で柔軟につなぎ替える用途には、アプリケーションであるＳＰＰ（Soft Patch Panel）を用いる。ＳＰＰは、ＶＭ（Virtual Machine）間に共有メモリを用意し、各ＶＭが同じメモリ空間を直接参照できる構成にすることで、仮想化層でのパケットコピーを省略する。また、物理ＮＩＣ（Network Interface Card）と共有メモリ間のパケットのやり取りには、ＳＰＰは、各ＶＭのメモリ交換の参照先を制御することで、パケットの入力先、出力先をソフトウェア的に変更することができる。こうすることで、ＳＰＰは、ＶＭ間やＶＭと物理ＮＩＣ間の動的な接続切替を実現する。
【0019】
［サーバ制御装置１００およびＡＰＬ制御部３１の構成］
図２は、サーバ制御装置１００およびＡＰＬ制御部３１の構成を示す図である。
<サーバ制御装置１００>
サーバ制御装置１００は、ネットワークシステム１に配置され、各物理サーバ３０（図１参照）のＡＰＬ制御部３１に対して構成変更の指示を出す。
図２に示すように、サーバ制御装置１００は、統合制御部１１０と、リクエスト・構成収集部１２０（取得部）と、最適化演算部１３０と、構成決定部１４０（決定部）と、構成命令部１５０と、閾値テーブル１１１（閾値記憶部）と、ポリシテーブル１１２と、設定情報テーブル１１３と、全構成テーブル１２１と、全リクエストテーブル１２２と、を備える。
図２は、サーバ制御装置１００およびＡＰＬ制御部３１の構成を示す図である。
<サーバ制御装置１００>
サーバ制御装置１００は、ネットワークシステム１に配置され、各物理サーバ３０（図１参照）のＡＰＬ制御部３１に対して構成変更の指示を出す。
図２に示すように、サーバ制御装置１００は、統合制御部１１０と、リクエスト・構成収集部１２０（取得部）と、最適化演算部１３０と、構成決定部１４０（決定部）と、構成命令部１５０と、閾値テーブル１１１（閾値記憶部）と、ポリシテーブル１１２と、設定情報テーブル１１３と、全構成テーブル１２１と、全リクエストテーブル１２２と、を備える。
【0020】
統合制御部１１０は、周期的あるいはオペレータの指示により最適化演算部１３０に演算要求を発出する。
統合制御部１１０は、閾値テーブル１１１から閾値を取得し、最適化演算部１３０の演算結果が閾値テーブル１１１の閾値を超えている否かを判別する。
統合制御部１１０は、閾値テーブル１１１から閾値を取得し、最適化演算部１３０の演算結果が閾値テーブル１１１の閾値を超えている否かを判別する。
【0021】
リクエスト・構成収集部１２０は、アプリケーションの特定処理をアクセラレータにオフロードする物理サーバ３０内のアプリケーションごとのリクエスト、およびサーバのアクセラレータとアプリケーションの構成を取得し、全リクエストテーブル１２２および全構成テーブル１２１に格納する。
【0022】
最適化演算部１３０は、取得した物理サーバ３０のリクエストおよび構成の情報に基づいて、リクエストに対する処理性能の性能・リクエスト比（Ｐ／Ｒ）を求め、この性能・リクエスト比のアプリケーション間のばらつきが所定の閾値以下になるようにアクセラレータの割り当てを最適化する。
【0023】
最適化演算部１３０は、現在のアクセラレータの割り当てに関する性能・リクエスト比（Ｐ／Ｒ）を計算する。
最適化演算部１３０は、後記する式（２）または式（３）に従って性能・リクエスト比（Ｐ／Ｒ）を演算する。
最適化演算部１３０は、後記する式（４）および式（５）に示す容量条件の範囲で、アクセラレータの割り当てを最適化する。
最適化演算部１３０は、後記する式（６）に従って、性能・リクエスト比（Ｐ／Ｒ）の分散を最小化させる最適化演算を行う。
最適化演算部１３０は、後記する式（２）または式（３）に従って性能・リクエスト比（Ｐ／Ｒ）を演算する。
最適化演算部１３０は、後記する式（４）および式（５）に示す容量条件の範囲で、アクセラレータの割り当てを最適化する。
最適化演算部１３０は、後記する式（６）に従って、性能・リクエスト比（Ｐ／Ｒ）の分散を最小化させる最適化演算を行う。
【0024】
最適化演算部１３０は、自身の処理能力あるいは外部計算機７１（図２参照）の処理能力を用いて、アクセラレータの割り当てに関する最適化演算を実行してもよい。最適化演算部１３０は、外部ＤＢ７２に演算結果がある場合、外部ＤＢ７２に格納された演算結果を参照してもよい。
【0025】
構成決定部１４０は、ポリシテーブル１１２からポリシを取得する。構成決定部１４０は、統合制御部１１０から受信した演算結果とポリシを用いて、物理サーバ３０が取るべき構成案を決定する。
構成命令部１５０は、構成決定部１４０が決定した構成案を該当物理サーバ３０に命令するインタフェースである。
構成命令部１５０は、構成決定部１４０が決定した構成案を該当物理サーバ３０に命令するインタフェースである。
【0026】
上記閾値テーブル１１１、ポリシテーブル１１２、設定情報テーブル１１３、全構成テーブル１２１、および全リクエストテーブル１２２の詳細については後記する。
【0027】
<ＡＰＬ制御部３１>
ＡＰＬ制御部３１は、ＡＰＬの特定処理をアクセラレータにオフロードするＡＰＬ制御を実行する。
ＡＰＬ制御部３１は、サーバ制御装置１００の指示に従い、物理サーバ３０内のＡＰＬ、アクセラレータの生成削除、仮想パッチパネル３４（図１参照）の構成を変更する。
図２に示すように、ＡＰＬ制御部３１は、構成更新部３１１と、リクエスト更新部３１２と、ＡＰＬ生成削除部３１３と、接続切替部３１４と、アクセラレータ生成削除部３１５と、現構成テーブル３１６と、現リクエストテーブル３１７と、を備える。
ＡＰＬ制御部３１は、ＡＰＬの特定処理をアクセラレータにオフロードするＡＰＬ制御を実行する。
ＡＰＬ制御部３１は、サーバ制御装置１００の指示に従い、物理サーバ３０内のＡＰＬ、アクセラレータの生成削除、仮想パッチパネル３４（図１参照）の構成を変更する。
図２に示すように、ＡＰＬ制御部３１は、構成更新部３１１と、リクエスト更新部３１２と、ＡＰＬ生成削除部３１３と、接続切替部３１４と、アクセラレータ生成削除部３１５と、現構成テーブル３１６と、現リクエストテーブル３１７と、を備える。
【0028】
構成更新部３１１は、現構成テーブル３１６に保存された物理サーバ３０のアクセラレータおよびＡＰＬの構成を更新するとともに、更新したアクセラレータおよびＡＰＬの構成をサーバ制御装置１００のリクエスト・構成収集部１２０に送信する。
リクエスト更新部３１２は、現リクエストテーブル３１７に保存されたリクエストを更新するとともに、更新したリクエストをサーバ制御装置１００のリクエスト・構成収集部１２０に送信する。
リクエスト更新部３１２は、現リクエストテーブル３１７に保存されたリクエストを更新するとともに、更新したリクエストをサーバ制御装置１００のリクエスト・構成収集部１２０に送信する。
【0029】
ＡＰＬ生成削除部３１３は、サーバ制御装置１００からの構成命令（構成案）指示に従い、ＡＰＬを生成または削除する。
接続切替部３１４は、サーバ制御装置１００からの構成命令（構成案）指示に従い、仮想パッチパネル３４による接続を切り替える。
アクセラレータ生成削除部３１５は、サーバ制御装置１００からの構成命令（構成案）指示に従い、アクセラレータを生成または削除する。
接続切替部３１４は、サーバ制御装置１００からの構成命令（構成案）指示に従い、仮想パッチパネル３４による接続を切り替える。
アクセラレータ生成削除部３１５は、サーバ制御装置１００からの構成命令（構成案）指示に従い、アクセラレータを生成または削除する。
【0030】
サーバ制御装置１００の構成命令部１５０とＡＰＬ制御部３１は、直接接続してもよく、また図２のように通信制御ソフトウェア６０を実行することにより通信制御ソフトウェア６０上で接続してもよい。
【0031】
［テーブル構成］
次に、サーバ制御装置１００の閾値テーブル１１１、ポリシテーブル１１２、設定情報テーブル１１３、全構成テーブル１２１および全リクエストテーブル１２２について説明する。
上記閾値テーブル１１１、ポリシテーブル１１２および設定情報テーブル１１３は、物理サーバ３０の基本動作パラメータを設定する。また、上記全構成テーブル１２１および全リクエストテーブル１２２は、各物理サーバ３０のデータを集計したテーブルであり、ＡＰＬ制御部３１の現構成テーブル３１６および現リクエストテーブル３１７と同様の構成（項目）を採る。
次に、サーバ制御装置１００の閾値テーブル１１１、ポリシテーブル１１２、設定情報テーブル１１３、全構成テーブル１２１および全リクエストテーブル１２２について説明する。
上記閾値テーブル１１１、ポリシテーブル１１２および設定情報テーブル１１３は、物理サーバ３０の基本動作パラメータを設定する。また、上記全構成テーブル１２１および全リクエストテーブル１２２は、各物理サーバ３０のデータを集計したテーブルであり、ＡＰＬ制御部３１の現構成テーブル３１６および現リクエストテーブル３１７と同様の構成（項目）を採る。
【0032】
<サーバ制御装置１００のテーブル構成>
図３は、サーバ制御装置１００の閾値テーブル１１１の一例を示す図である。
図３に示すように、閾値テーブル１１１は、性能・リクエスト比（Ｐ／Ｒ）を用いるパラメータの属性と、そのパラメータを適用する場合の閾値を保持する。上記属性は、Ｐ／Ｒ分散、Ｐ／Ｒ最小値、Ｐ／Ｒ最大値であり、その値はそれぞれ「０．５」、「０．５」、「２」である。
ここで、Ｐは性能、Ｒはリクエストを示し、Ｐ／Ｒは、性能・リクエスト比を示す。
Ｐ／Ｒの分散が値「０．５」を超えた場合、最適化演算（図１５のステップＳ１６）を実行する。
Ｐ／Ｒの最小値が値「０．５」を下回った場合、最適化演算（図１５のステップＳ１６）を実行する。
Ｐ／Ｒの最大値が値「２」を超えた場合、最適化演算（図１５のステップＳ１６）を実行する。
なお、比の分散、比の最小値、比の最大値のうち少なくともいずれかを比のパラメータとして有するものであればよい。
図３は、サーバ制御装置１００の閾値テーブル１１１の一例を示す図である。
図３に示すように、閾値テーブル１１１は、性能・リクエスト比（Ｐ／Ｒ）を用いるパラメータの属性と、そのパラメータを適用する場合の閾値を保持する。上記属性は、Ｐ／Ｒ分散、Ｐ／Ｒ最小値、Ｐ／Ｒ最大値であり、その値はそれぞれ「０．５」、「０．５」、「２」である。
ここで、Ｐは性能、Ｒはリクエストを示し、Ｐ／Ｒは、性能・リクエスト比を示す。
Ｐ／Ｒの分散が値「０．５」を超えた場合、最適化演算（図１５のステップＳ１６）を実行する。
Ｐ／Ｒの最小値が値「０．５」を下回った場合、最適化演算（図１５のステップＳ１６）を実行する。
Ｐ／Ｒの最大値が値「２」を超えた場合、最適化演算（図１５のステップＳ１６）を実行する。
なお、比の分散、比の最小値、比の最大値のうち少なくともいずれかを比のパラメータとして有するものであればよい。
【0033】
図４は、サーバ制御装置１００のポリシテーブル１１２の一例を示す図である。
図４に示すように、ポリシテーブル１１２は、ポリシを示す属性と、その値からなる優先度を保持する。上記属性は、最適化ポリシ、ＡＰＬマイグレーションポリシ、ＦＰＧＡ書き換えポリシであり、その値は順に、例えば「高優先」、「低優先」、「中優先」である。
最適化ポリシは、Ｐ／Ｒの最適化計算結果にどの程度厳密かを決める。
ＡＰＬマイグレーションポリシは、ＡＰＬマイグレーション数を抑制するかを決める。
ＦＰＧＡ書き換えポリシは、ＦＰＧＡ書き換え数を抑制するかを決める。
図４に示すように、ポリシテーブル１１２は、ポリシを示す属性と、その値からなる優先度を保持する。上記属性は、最適化ポリシ、ＡＰＬマイグレーションポリシ、ＦＰＧＡ書き換えポリシであり、その値は順に、例えば「高優先」、「低優先」、「中優先」である。
最適化ポリシは、Ｐ／Ｒの最適化計算結果にどの程度厳密かを決める。
ＡＰＬマイグレーションポリシは、ＡＰＬマイグレーション数を抑制するかを決める。
ＦＰＧＡ書き換えポリシは、ＦＰＧＡ書き換え数を抑制するかを決める。
【0034】
図５は、サーバ制御装置１００の設定情報テーブル１１３の一例を示す図である。
図５に示すように、設定情報テーブル１１３は、ＡＰＬ ＩＤごとに、ＦＰＧＡあり性能Ｐｉ、ソフト性能ｐｉ、ＦＰＧＡ要求容量Ｃｉ、ソフト要求容量ｃｉの各項目の値を保持する。
例えば、ＡＰＬ＃１は、ＦＰＧＡあり性能Ｐｉ「８０」、ソフト性能ｐｉ「４０」、ＦＰＧＡ要求容量Ｃｉ「１(１が１００％)」、ソフト要求容量ｃｉ「０．３(１が１００％)」である。このＡＰＬ＃１は、ＦＰＧＡあり性能Ｐｉおよびソフト性能ｐｉが、他のＡＰＬよりも高く、その分、ソフト要求容量ｃｉは他のＡＰＬよりも大きい。
図５に示すように、設定情報テーブル１１３は、ＡＰＬ ＩＤごとに、ＦＰＧＡあり性能Ｐｉ、ソフト性能ｐｉ、ＦＰＧＡ要求容量Ｃｉ、ソフト要求容量ｃｉの各項目の値を保持する。
例えば、ＡＰＬ＃１は、ＦＰＧＡあり性能Ｐｉ「８０」、ソフト性能ｐｉ「４０」、ＦＰＧＡ要求容量Ｃｉ「１(１が１００％)」、ソフト要求容量ｃｉ「０．３(１が１００％)」である。このＡＰＬ＃１は、ＦＰＧＡあり性能Ｐｉおよびソフト性能ｐｉが、他のＡＰＬよりも高く、その分、ソフト要求容量ｃｉは他のＡＰＬよりも大きい。
【0035】
また、ＡＰＬ＃２は、ＦＰＧＡあり性能Ｐｉ「４０」、ソフト性能ｐｉ「２０」、ＦＰＧＡ要求容量Ｃｉ「１」、ソフト要求容量ｃｉ「０．１」であり、他のＡＰＬよりもＦＰＧＡあり性能Ｐｉ、ソフト性能ｐｉ、およびソフト要求容量ｃｉが小さい。
また、ＡＰＬ＃３は、ＦＰＧＡあり性能Ｐｉ「６０」、ソフト性能ｐｉ「３０」、ＦＰＧＡ要求容量Ｃｉ「１」、ソフト要求容量ｃｉ「０．２」であり、他のＡＰＬに比べ中程度のＦＰＧＡあり性能Ｐｉ、ソフト性能ｐｉ、およびソフト要求容量ｃｉである。
また、ＡＰＬ＃３は、ＦＰＧＡあり性能Ｐｉ「６０」、ソフト性能ｐｉ「３０」、ＦＰＧＡ要求容量Ｃｉ「１」、ソフト要求容量ｃｉ「０．２」であり、他のＡＰＬに比べ中程度のＦＰＧＡあり性能Ｐｉ、ソフト性能ｐｉ、およびソフト要求容量ｃｉである。
【0036】
上述したように、上記全構成テーブル１２１および全リクエストテーブル１２２は、各物理サーバ３０のデータを集計したテーブルである。
【0037】
図６は、ＡＰＬ制御部３１の現構成テーブル３１６を集約してサーバ制御装置１００の全構成テーブル１２１を作成する例を説明する図である。
図６の下図に示すように、全構成テーブル１２１は、ＡＰＬ制御部３１の現構成テーブル３１６と同一構成であり、サーバＩＤの列ごとに、ＦＰＧＡと、クラスタ内のＡＰＬ種別数（ここではＡＰＬ１，ＡＰＬ２，ＡＰＬ３）とを保持する。
そして、全構成テーブル１２１は、サーバＩＤの行ごとに、集計されたクラスタ内のサーバ数を保持する。なお、ＡＰＬ制御部３１の現構成テーブル３１６（図６の上図参照）は、この行はない。
図６の下図に示すように、全構成テーブル１２１は、ＡＰＬ制御部３１の現構成テーブル３１６と同一構成であり、サーバＩＤの列ごとに、ＦＰＧＡと、クラスタ内のＡＰＬ種別数（ここではＡＰＬ１，ＡＰＬ２，ＡＰＬ３）とを保持する。
そして、全構成テーブル１２１は、サーバＩＤの行ごとに、集計されたクラスタ内のサーバ数を保持する。なお、ＡＰＬ制御部３１の現構成テーブル３１６（図６の上図参照）は、この行はない。
【0038】
ここで、図６の下図に示す全構成テーブル１２１のＦＰＧＡ列は、ＦＰＧＡがどのＡＰＬにより占有されているか示している。また、ＡＰＬ列の「ＦＰＧＡ」は、ＡＰＬの高速化部分がＦＰＧＡにより実装されていることを示している。さらに、ＡＰＬ列の「ソフト」は、ＡＰＬの高速化部分がソフトにより実装されていることを示している。「－」は、当該ＡＰＬが載っていないことを示している。
【0039】
図７は、ＡＰＬ制御部３１の現リクエストテーブル３１７を集約してサーバ制御装置１００の全リクエストテーブル１２２を作成する例を説明する図である。
図７の下図に示すように、全リクエストテーブル１２２は、ＡＰＬ制御部３１の現リクエストテーブル３１７と同一構成であり、ＡＰＬ ＩＤごとに、集計したリクエスト数を保持する。例えば、ＡＰＬ＃１について全サーバ集約したリクエスト数は、「７００」、ＡＰＬ＃２について全サーバ集約したリクエスト数は、「３００」、ＡＰＬ＃３について全サーバ集約したリクエスト数は、「１００」であり、ＡＰＬ＃１についてリクエスト数が最も大きい。この全リクエストテーブル１２２を参照することで、リクエスト数が大きいＡＰＬを、ＦＰＧＡにオフロードすることが有効であると考えられる。
図７の下図に示すように、全リクエストテーブル１２２は、ＡＰＬ制御部３１の現リクエストテーブル３１７と同一構成であり、ＡＰＬ ＩＤごとに、集計したリクエスト数を保持する。例えば、ＡＰＬ＃１について全サーバ集約したリクエスト数は、「７００」、ＡＰＬ＃２について全サーバ集約したリクエスト数は、「３００」、ＡＰＬ＃３について全サーバ集約したリクエスト数は、「１００」であり、ＡＰＬ＃１についてリクエスト数が最も大きい。この全リクエストテーブル１２２を参照することで、リクエスト数が大きいＡＰＬを、ＦＰＧＡにオフロードすることが有効であると考えられる。
【0040】
<ＡＰＬ制御部３１のテーブル構成>
前記図６の上図に示すように、ＡＰＬ制御部３１の現構成テーブル３１６は、サーバＩＤごとに、ＦＰＧＡと、クラスタ内のＡＰＬ種別数（ＡＰＬ１，ＡＰＬ２，ＡＰＬ３）とを保持する。
図６の上図の例では、サーバ＃１は、ＦＰＧＡがＡＰＬ１により占有されていること、クラスタ内のＡＰＬ種別数を示すＡＰＬ１はＡＰＬの高速化部分が「ＦＰＧＡ」で実装されていること、ＡＰＬ２およびＡＰＬ３はＡＰＬの高速化部分が「ソフト」で実装されていること、が示されている。
前記図６の上図に示すように、ＡＰＬ制御部３１の現構成テーブル３１６は、サーバＩＤごとに、ＦＰＧＡと、クラスタ内のＡＰＬ種別数（ＡＰＬ１，ＡＰＬ２，ＡＰＬ３）とを保持する。
図６の上図の例では、サーバ＃１は、ＦＰＧＡがＡＰＬ１により占有されていること、クラスタ内のＡＰＬ種別数を示すＡＰＬ１はＡＰＬの高速化部分が「ＦＰＧＡ」で実装されていること、ＡＰＬ２およびＡＰＬ３はＡＰＬの高速化部分が「ソフト」で実装されていること、が示されている。
【0041】
【0042】
また、図７の上図に示すように、ＡＰＬ制御部３１の現リクエストテーブル３１７は、ＡＰＬ ＩＤごとに、リクエスト数を保持する。図７の上図の例では、ＡＰＬ＃１についてのリクエスト数は、「７０」、ＡＰＬ＃２についてのリクエスト数は、「２０」、ＡＰＬ＃３についてのリクエスト数は、「１０」であり、ＡＰＬ＃１についてリクエスト数が最も大きい。
【0043】
【0044】
なお、ある物理サーバ３０において、現リクエストテーブル３１７のＡＰＬについてリクエスト数が大きいとしても、全サーバを集約した場合に、該当ＡＰＬのリクエスト数が必ずしも大きくなるとは限らない。全サーバを集約した全リクエストテーブル１２２を参照することで、リクエスト数が大きいＡＰＬを、ＦＰＧＡにオフロードすることができる。
以上述べた、上記各テーブルの項目、値は、一例であり、限定されない。
以上述べた、上記各テーブルの項目、値は、一例であり、限定されない。
【0045】
以下、上述のように構成されたサーバ制御装置１００のサーバ制御方法について説明する。
［アクセラレータ割り当て］
図８は、サーバ制御装置１００のサーバ制御方法を説明する図である。
図８に示すように、サーバ制御装置１００が、ＡＰＬの特定処理をアクセラレータにオフロードする物理サーバ３０のサーバ数をＮとする。物理サーバ数Ｎは、ｉ（ｉは、ＡＰＬの種類）へのアクセラレータ（ＦＰＧＡ）割り当てありの台数Ｎｉと、アクセラレータ割り当てなしの台数（Ｎ－Ｎｉ）とで表される。
また、アクセラレータ割り当て時のｉの性能Ｐｉ、アクセラレータ割り当てなしのｉの性能ｐｉとする。さらに、ｉへのリクエストＲｉとする。
［アクセラレータ割り当て］
図８は、サーバ制御装置１００のサーバ制御方法を説明する図である。
図８に示すように、サーバ制御装置１００が、ＡＰＬの特定処理をアクセラレータにオフロードする物理サーバ３０のサーバ数をＮとする。物理サーバ数Ｎは、ｉ（ｉは、ＡＰＬの種類）へのアクセラレータ（ＦＰＧＡ）割り当てありの台数Ｎｉと、アクセラレータ割り当てなしの台数（Ｎ－Ｎｉ）とで表される。
また、アクセラレータ割り当て時のｉの性能Ｐｉ、アクセラレータ割り当てなしのｉの性能ｐｉとする。さらに、ｉへのリクエストＲｉとする。
【0046】
サーバ制御装置１００は、ＡＰＬごとのリクエストに対する性能比を計算し、当該性能比のＡＰＬ間のばらつきが小さくなるようなアクセラレータ割り当て最適解を計算する。
例えば、式（１）に従って、アクセラレータ割り当て最適解を計算する。
例えば、式（１）に従って、アクセラレータ割り当て最適解を計算する。
【0047】
（ＮｉＰｉ+（Ｎ－Ｎｉ）ｐｉ）／Ｒｉ …（１）
ただし、
Ｎ：物理サーバ数
Ｎｉ：ｉへのアクセラレータ割り当て数
Ｐｉ：アクセラレータ割り当て時のｉの性能
ｐｉ：アクセラレータ割り当てなしのｉの性能
Ｒｉ：ｉへのリクエスト
ここで、ΣＮｉ＝Ｎである。
ただし、
Ｎ：物理サーバ数
Ｎｉ：ｉへのアクセラレータ割り当て数
Ｐｉ：アクセラレータ割り当て時のｉの性能
ｐｉ：アクセラレータ割り当てなしのｉの性能
Ｒｉ：ｉへのリクエスト
ここで、ΣＮｉ＝Ｎである。
【0048】
最適解計算方法は、ヒューリスティック、ＧＡ（Genetic Algorithm：遺伝的アルゴリズム）、ＭＬ（Machine Learning：機械学習）など何を用いてもよい。
【0049】
サーバ制御装置１００は、アクセラレータ割り当て最適解が現状と異なっていれば、割り当てが多いＡＰＬのアクセラレータの内容を割り当てが少ないＡＰＬのアクセラレータの内容に書き換える。
例えば、ＡＰＬ１，ＡＰＬ２，ＡＰＬ３のアクセラレータ割り当て最適解（理想）が、ＡＰＬ１：ＡＰＬ２：ＡＰＬ３＝１：１：１である場合において、現状が、ＡＰＬ１：ＡＰＬ２：ＡＰＬ３＝５：３：２であるとする。この場合には、ＡＰＬ１が性能過多であるので、ＡＰＬ１のアクセラレータの内容をＡＰＬ３のアクセラレータの内容に書き換える。
例えば、ＡＰＬ１，ＡＰＬ２，ＡＰＬ３のアクセラレータ割り当て最適解（理想）が、ＡＰＬ１：ＡＰＬ２：ＡＰＬ３＝１：１：１である場合において、現状が、ＡＰＬ１：ＡＰＬ２：ＡＰＬ３＝５：３：２であるとする。この場合には、ＡＰＬ１が性能過多であるので、ＡＰＬ１のアクセラレータの内容をＡＰＬ３のアクセラレータの内容に書き換える。
【0050】
［アクセラレータ書き換え方法］
アクセラレータ書き換え方法は、物理サーバ３０上に単一ＡＰＬしかない場合（図９参照）と、物理サーバ３０上に複数ＡＰＬが混在する場合（図１０参照）とに分けることができる。なお、物理サーバ３０上に単一ＡＰＬしかない場合は、上記した図１８Ａ－図１８Ｄのケースに当てはまり、物理サーバ３０上に複数ＡＰＬが混在する場合は、上記した図１９Ａ－図１９Ｄのケースに当てはまる。
アクセラレータ書き換え方法は、物理サーバ３０上に単一ＡＰＬしかない場合（図９参照）と、物理サーバ３０上に複数ＡＰＬが混在する場合（図１０参照）とに分けることができる。なお、物理サーバ３０上に単一ＡＰＬしかない場合は、上記した図１８Ａ－図１８Ｄのケースに当てはまり、物理サーバ３０上に複数ＡＰＬが混在する場合は、上記した図１９Ａ－図１９Ｄのケースに当てはまる。
【0051】
<物理サーバ３０上に単一ＡＰＬしかない場合>
図９は、物理サーバ３０上に単一ＡＰＬしかない場合のアクセラレータ書き換え方法を説明する図である。図９の矢印は、ＡＰＬ（ソフトウェア）の一部をアクセラレータ（ａｃｃ）にオフロードすることを表している。
図９の左図に示すように、物理サーバ３０内において、１つのＡＰＬ（ＡＰＬ１）がアクセラレータ（ａｃｃ１）を占有し、アクセラレータ（ａｃｃ１）を使用する他ＡＰＬは存在しない。
図９の左図の矢印に示すように、ＡＰＬ１の一部をアクセラレータ（ａｃｃ１）にオフロードする。このとき、ＡＰＬ１（ソフトウェア）とアクセラレータ（ａｃｃ１）は、セットで動作する。なお、ＡＰＬ（ソフトウェア）とアクセラレータ（ａｃｃ）のセット動作については、後記図９の右図のＡＰＬ２も同様である。
図９は、物理サーバ３０上に単一ＡＰＬしかない場合のアクセラレータ書き換え方法を説明する図である。図９の矢印は、ＡＰＬ（ソフトウェア）の一部をアクセラレータ（ａｃｃ）にオフロードすることを表している。
図９の左図に示すように、物理サーバ３０内において、１つのＡＰＬ（ＡＰＬ１）がアクセラレータ（ａｃｃ１）を占有し、アクセラレータ（ａｃｃ１）を使用する他ＡＰＬは存在しない。
図９の左図の矢印に示すように、ＡＰＬ１の一部をアクセラレータ（ａｃｃ１）にオフロードする。このとき、ＡＰＬ１（ソフトウェア）とアクセラレータ（ａｃｃ１）は、セットで動作する。なお、ＡＰＬ（ソフトウェア）とアクセラレータ（ａｃｃ）のセット動作については、後記図９の右図のＡＰＬ２も同様である。
【0052】
図９の符号ｆに示すように、アクセラレータ書き換え指示（ＡＰＬ１→ＡＰＬ２）で次のように移行する。
図９の右図に示すように、サーバ制御装置１００は、アクセラレータ（ａｃｃ１）の内容をＡＰＬ２用のものであるアクセラレータ（ａｃｃ２）に変更する。すなわち、物理サーバ３０は、１つのＡＰＬがアクセラレータ（ａｃｃ）を占有することから、アクセラレータ（ａｃｃ１）の内容をＡＰＬ２用のアクセラレータ（ａｃｃ２）に変更しなければならない。
アクセラレータ（ａｃｃ１）の内容をＡＰＬ２用のアクセラレータ（ａｃｃ２）に変更する手順としては、下記（１）（２）を実行する。
（１）ＡＰＬ１を物理サーバ３０から削除する。
（２）ＡＰＬ２を物理サーバ３０に生成する。
図９の右図に示すように、サーバ制御装置１００は、アクセラレータ（ａｃｃ１）の内容をＡＰＬ２用のものであるアクセラレータ（ａｃｃ２）に変更する。すなわち、物理サーバ３０は、１つのＡＰＬがアクセラレータ（ａｃｃ）を占有することから、アクセラレータ（ａｃｃ１）の内容をＡＰＬ２用のアクセラレータ（ａｃｃ２）に変更しなければならない。
アクセラレータ（ａｃｃ１）の内容をＡＰＬ２用のアクセラレータ（ａｃｃ２）に変更する手順としては、下記（１）（２）を実行する。
（１）ＡＰＬ１を物理サーバ３０から削除する。
（２）ＡＰＬ２を物理サーバ３０に生成する。
【0053】
<物理サーバ３０上に複数ＡＰＬが混在する場合>
上記した図１に示すように、サーバ制御装置１００は、ＡＰＬ３２，３３とアクセラレータ３５とが、仮想パッチパネル３４や仮想スイッチ（図示省略）を介して接続されている。この接続には、例えば、ＳＰＰを用いる。
上記した図１に示すように、サーバ制御装置１００は、ＡＰＬ３２，３３とアクセラレータ３５とが、仮想パッチパネル３４や仮想スイッチ（図示省略）を介して接続されている。この接続には、例えば、ＳＰＰを用いる。
【0054】
図１０は、物理サーバ３０上に複数ＡＰＬが混在する場合のアクセラレータ書き換え方法を説明する図である。
図１の左図の矢印ｇに示すように、ＡＰＬ１が仮想パッチパネル３４を介してアクセラレータ３５を占有し、図１０の左図の矢印ｈに示すように、ＡＰＬ２は高速化部分（acc２）をソフトウェアで実行する。この接続は、仮想パッチパネル３４を介した接続でもよいし、直接の接続でもよい。または、高速化部分（acc２）がＡＰＬ２内に内包される構成でもよい。この場合、ＡＰＬ１（ソフトウェア）とacc１（ＦＰＧＡまたはソフトウェア；高速化ソフト）はセットで動作する。ＡＰＬ２（ソフトウェア）とacc２（ＦＰＧＡまたはソフトウェア；高速化ソフト）についても同様である。
図１の左図の矢印ｇに示すように、ＡＰＬ１が仮想パッチパネル３４を介してアクセラレータ３５を占有し、図１０の左図の矢印ｈに示すように、ＡＰＬ２は高速化部分（acc２）をソフトウェアで実行する。この接続は、仮想パッチパネル３４を介した接続でもよいし、直接の接続でもよい。または、高速化部分（acc２）がＡＰＬ２内に内包される構成でもよい。この場合、ＡＰＬ１（ソフトウェア）とacc１（ＦＰＧＡまたはソフトウェア；高速化ソフト）はセットで動作する。ＡＰＬ２（ソフトウェア）とacc２（ＦＰＧＡまたはソフトウェア；高速化ソフト）についても同様である。
【0055】
図１０の符号ｉに示すように、アクセラレータ書き換え指示（ＡＰＬ１→ＡＰＬ２）で次のように移行する。
図１０の右図に示すように、サーバ制御装置１００は、アクセラレータ（acc1）の内容をＡＰＬ２用のものであるアクセラレータ（acc2）に変更する。
アクセラレータ（acc1）の内容をＡＰＬ２用のアクセラレータ（acc2）に変更する手順としては、下記（３）（４）（５）を実行する。
（３）ＡＰＬ１の高速化部分（acc１）を生成する（図１０の右図の矢印ｊ参照）。
（４）ＡＰＬ２の高速化部分（acc２）を削除する。
（５）仮想パッチパネル３４内の経路を切り替え、ＡＰＬ２にアクセラレータ（acc2）を占有させる（図１０右の矢印ｋ参照）。
図１０の右図に示すように、サーバ制御装置１００は、アクセラレータ（acc1）の内容をＡＰＬ２用のものであるアクセラレータ（acc2）に変更する。
アクセラレータ（acc1）の内容をＡＰＬ２用のアクセラレータ（acc2）に変更する手順としては、下記（３）（４）（５）を実行する。
（３）ＡＰＬ１の高速化部分（acc１）を生成する（図１０の右図の矢印ｊ参照）。
（４）ＡＰＬ２の高速化部分（acc２）を削除する。
（５）仮想パッチパネル３４内の経路を切り替え、ＡＰＬ２にアクセラレータ（acc2）を占有させる（図１０右の矢印ｋ参照）。
【0056】
［動作イメージ］
図１１Ａ～図１１Ｄは、サーバ制御装置１００のＡＰＬにＦＰＧＡ接続が必須の場合のオフロードを説明する図である。なお、図１１Ａ～図１１Ｄは、従来の前記図１８Ａ～図１８Ｄに対応している。
図１１Ａ～図１１Ｄに示す物理サーバ３０－１～３０－４は、ＡＰＬにＦＰＧＡ接続が必須であり、ＦＰＧＡ内に特定ＡＰＬをオフロードし他ＡＰＬは乗らない。
サーバ制御装置１００は、ＡＰＬ２に割り当てるＦＰＧＡが相対的に多いので、４台の物理サーバ３０－１～３０－４のうち、図１１Ｄに示す物理サーバ３０－４にのみＡＰＬ２を適用し、残り３台の物理サーバ３０－１～３０－３（図１１Ａ～図１１Ｃ参照）にはＡＰＬ１を適用する。
図１１Ａ～図１１Ｄは、サーバ制御装置１００のＡＰＬにＦＰＧＡ接続が必須の場合のオフロードを説明する図である。なお、図１１Ａ～図１１Ｄは、従来の前記図１８Ａ～図１８Ｄに対応している。
図１１Ａ～図１１Ｄに示す物理サーバ３０－１～３０－４は、ＡＰＬにＦＰＧＡ接続が必須であり、ＦＰＧＡ内に特定ＡＰＬをオフロードし他ＡＰＬは乗らない。
サーバ制御装置１００は、ＡＰＬ２に割り当てるＦＰＧＡが相対的に多いので、４台の物理サーバ３０－１～３０－４のうち、図１１Ｄに示す物理サーバ３０－４にのみＡＰＬ２を適用し、残り３台の物理サーバ３０－１～３０－３（図１１Ａ～図１１Ｃ参照）にはＡＰＬ１を適用する。
【0057】
従来の上記した図１８Ａ～図１８Ｄと比較すると、従来は、図１８Ａおよび図１８Ｂに示すサーバ２０－１～２０－２は、ＡＰＬ１にＦＰＧＡ３５接続が必須であり、図１８Ｃおよび図１８Ｄに示すサーバ２０－３～２０－４は、ＡＰＬ２にＦＰＧＡ２１接続が必須であった。これに対して、サーバ制御装置１００は、ＡＰＬにＦＰＧＡ接続が必須であるものの、相対的にリクエストの多いＡＰＬに対してアクセラレータを多めに割り当てる。これにより、アクセラレータを有効に活用し、クラスタ全体のスループットや可用性向上を達成することができる。
【0058】
図１２Ａ～図１２Ｄは、ＡＰＬにＦＰＧＡ接続が任意の場合のオフロードを説明する図である。なお、図１２Ａ～図１２Ｄは、従来の上記した図１９Ａ～図１９Ｄに対応している。
図１２Ａ～図１２Ｄに示す物理サーバ３０－１～３０－４は、ＡＰＬにＦＰＧＡ接続は任意である。
図１２Ａ～図１２Ｄに示す物理サーバ３０－１～３０－４は、ＡＰＬにＦＰＧＡ接続は任意である。
【0059】
サーバ制御装置１００は、ＡＰＬにＦＰＧＡ接続が任意であるので、ＦＰＧＡ内に特定ＡＰＬをオフロードした上で他ＡＰＬを乗せることができる。
サーバ制御装置１００は、ＡＰＬ２に割り当てるＦＰＧＡが相対的に多いので、４台の物理サーバ３０－１～３０－４のうち、図１１Ｄに示す物理サーバ３０－４のＦＰＧＡ３５のみＡＰＬ２と接続し、残りの３台の物理サーバ３０－１～３０－３（図１２Ａ～図１２Ｃ参照）のＦＰＧＡ３５はＡＰＬ１と接続する。このように、物理サーバ３０－１～３０－３のＦＰＧＡ３５内にＡＰＬ１をオフロードするので、物理サーバ３０－１～３０－４は、ＡＰＬ１およびＡＰＬ２が全てＡＰＬ限界には到達しない。これにより、ＡＰＬにＦＰＧＡ接続が任意の場合、その機能を有効に利用して、相対的にリクエストの多いＡＰＬに対してアクセラレータを多めに割り当てることで、クラスタ全体のスループットを向上させることができる。
サーバ制御装置１００は、ＡＰＬ２に割り当てるＦＰＧＡが相対的に多いので、４台の物理サーバ３０－１～３０－４のうち、図１１Ｄに示す物理サーバ３０－４のＦＰＧＡ３５のみＡＰＬ２と接続し、残りの３台の物理サーバ３０－１～３０－３（図１２Ａ～図１２Ｃ参照）のＦＰＧＡ３５はＡＰＬ１と接続する。このように、物理サーバ３０－１～３０－３のＦＰＧＡ３５内にＡＰＬ１をオフロードするので、物理サーバ３０－１～３０－４は、ＡＰＬ１およびＡＰＬ２が全てＡＰＬ限界には到達しない。これにより、ＡＰＬにＦＰＧＡ接続が任意の場合、その機能を有効に利用して、相対的にリクエストの多いＡＰＬに対してアクセラレータを多めに割り当てることで、クラスタ全体のスループットを向上させることができる。
【0060】
［制御シーケンス］
図１３および図１４は、サーバ３０とサーバ制御装置１００を備えるネットワークシステム１の制御シーケンス図である。図１３は、主としてサーバ制御装置１００の各部の制御シーケンスを示し、図１４は、図１３に続くＡＰＬ制御部３１の各部の制御シーケンスを示す。
図１３に示すように、統合制御部１１０（図２参照）は、最適化演算部１３０（図２参照）に現構成演算を要求する（ステップＳ１０１）。
最適化演算部１３０は、全リクエストテーブル１２２（図７参照）に全リクエスト数を要求する（ステップＳ１０２）。
全リクエストテーブル１２２は、最適化演算部１３０に全リクエスト数を応答する（ステップＳ１０３）。
最適化演算部１３０は、全構成テーブル１２１（図６参照）に全構成を要求する（ステップＳ１０４）。
全構成テーブル１２１は、最適化演算部１３０に全構成を応答する（ステップＳ１０５）。
最適化演算部１３０は、設定情報テーブル１１３（図５参照）に設定情報を要求する（ステップＳ１０６）。
設定情報テーブル１１３は、最適化演算部１３０に設定情報を応答する（ステップＳ１０７）。
図１３および図１４は、サーバ３０とサーバ制御装置１００を備えるネットワークシステム１の制御シーケンス図である。図１３は、主としてサーバ制御装置１００の各部の制御シーケンスを示し、図１４は、図１３に続くＡＰＬ制御部３１の各部の制御シーケンスを示す。
図１３に示すように、統合制御部１１０（図２参照）は、最適化演算部１３０（図２参照）に現構成演算を要求する（ステップＳ１０１）。
最適化演算部１３０は、全リクエストテーブル１２２（図７参照）に全リクエスト数を要求する（ステップＳ１０２）。
全リクエストテーブル１２２は、最適化演算部１３０に全リクエスト数を応答する（ステップＳ１０３）。
最適化演算部１３０は、全構成テーブル１２１（図６参照）に全構成を要求する（ステップＳ１０４）。
全構成テーブル１２１は、最適化演算部１３０に全構成を応答する（ステップＳ１０５）。
最適化演算部１３０は、設定情報テーブル１１３（図５参照）に設定情報を要求する（ステップＳ１０６）。
設定情報テーブル１１３は、最適化演算部１３０に設定情報を応答する（ステップＳ１０７）。
【0061】
最適化演算部１３０は、統合制御部１１０に現構成演算を応答する（ステップＳ１０８）。
統合制御部１１０は、閾値テーブル１１１（図３参照）に閾値を要求する（ステップＳ１０９）。
閾値テーブル１１１は、統合制御部１１０に閾値を応答する（ステップＳ１１０）。
統合制御部１１０は、最適化演算部１３０に最適化演算を要求する（ステップＳ１１１）。
最適化演算部１３０は、統合制御部１１０に最適化演算を応答する（ステップＳ１１２）。
統合制御部１１０は、閾値テーブル１１１（図３参照）に閾値を要求する（ステップＳ１０９）。
閾値テーブル１１１は、統合制御部１１０に閾値を応答する（ステップＳ１１０）。
統合制御部１１０は、最適化演算部１３０に最適化演算を要求する（ステップＳ１１１）。
最適化演算部１３０は、統合制御部１１０に最適化演算を応答する（ステップＳ１１２）。
【0062】
統合制御部１１０は、構成決定部１４０に構成決定（演算結果）を要求する（ステップＳ１１３）。
構成決定部１４０は、ポリシテーブル１１２（図４参照）にポリシを要求する（ステップＳ１１４）。
ポリシテーブル１１２は、構成決定部１４０にポリシを応答する（ステップＳ１１５）。
構成決定部１４０は、構成命令部１５０に構成を命令（構成案送信）する（ステップＳ１１６）。
構成命令部１５０は、構成決定部１４０に構成を応答する（ステップＳ１１７）。
構成決定部１４０は、統合制御部１１０に構成を応答する（ステップＳ１１８）。
以上で、サーバ制御装置１００の制御シーケンスが終了する。
構成決定部１４０は、ポリシテーブル１１２（図４参照）にポリシを要求する（ステップＳ１１４）。
ポリシテーブル１１２は、構成決定部１４０にポリシを応答する（ステップＳ１１５）。
構成決定部１４０は、構成命令部１５０に構成を命令（構成案送信）する（ステップＳ１１６）。
構成命令部１５０は、構成決定部１４０に構成を応答する（ステップＳ１１７）。
構成決定部１４０は、統合制御部１１０に構成を応答する（ステップＳ１１８）。
以上で、サーバ制御装置１００の制御シーケンスが終了する。
【0063】
図１４に示すように、サーバ制御装置１００（図２参照）の構成命令部１５０は、構成決定部１４０から構成命令を受信すると（ステップＳ１１６）、ＡＰＬ制御部３１（図２参照）の接続切替部３１４に接続切替を要求する（ステップＳ２０１）。
接続切替部３１４は、構成命令部１５０に接続切替を応答する（ステップＳ２０２）。
構成命令部１５０は、アクセラレータ生成削除部３１５にアクセラレータ生成削除を要求する（ステップＳ２０３）。
アクセラレータ生成削除部３１５は、構成更新部３１１に構成更新を要求する（ステップＳ２０４）。
構成更新部３１１は、現構成テーブル３１６に構成更新を要求する（ステップＳ２０５）。
現構成テーブル３１６は、構成更新部３１１に構成更新を応答する（ステップＳ２０６）。
構成更新部３１１は、アクセラレータ生成削除部３１５に構成更新を応答する（ステップＳ２０７）。
アクセラレータ生成削除部３１５は、構成命令部１５０にアクセラレータ生成削除を応答する（ステップＳ２０８）。
接続切替部３１４は、構成命令部１５０に接続切替を応答する（ステップＳ２０２）。
構成命令部１５０は、アクセラレータ生成削除部３１５にアクセラレータ生成削除を要求する（ステップＳ２０３）。
アクセラレータ生成削除部３１５は、構成更新部３１１に構成更新を要求する（ステップＳ２０４）。
構成更新部３１１は、現構成テーブル３１６に構成更新を要求する（ステップＳ２０５）。
現構成テーブル３１６は、構成更新部３１１に構成更新を応答する（ステップＳ２０６）。
構成更新部３１１は、アクセラレータ生成削除部３１５に構成更新を応答する（ステップＳ２０７）。
アクセラレータ生成削除部３１５は、構成命令部１５０にアクセラレータ生成削除を応答する（ステップＳ２０８）。
【0064】
構成命令部１５０は、ＡＰＬ生成削除部３１３にＡＰＬ生成削除を要求する（ステップＳ２０９）。
ＡＰＬ生成削除部３１３は、構成更新部３１１に構成更新を要求する（ステップＳ２１０）。
構成更新部３１１は、現構成テーブル３１６に構成更新を要求する（ステップＳ２１１）。
現構成テーブル３１６は、構成更新部３１１に構成更新を応答する（ステップＳ２１２）。
構成更新部３１１は、ＡＰＬ生成削除部３１３に構成更新を応答する（ステップＳ２１３）。
ＡＰＬ生成削除部３１３は、構成命令部１５０にＡＰＬ生成削除を応答する（ステップＳ２１４）。
ＡＰＬ生成削除部３１３は、構成更新部３１１に構成更新を要求する（ステップＳ２１０）。
構成更新部３１１は、現構成テーブル３１６に構成更新を要求する（ステップＳ２１１）。
現構成テーブル３１６は、構成更新部３１１に構成更新を応答する（ステップＳ２１２）。
構成更新部３１１は、ＡＰＬ生成削除部３１３に構成更新を応答する（ステップＳ２１３）。
ＡＰＬ生成削除部３１３は、構成命令部１５０にＡＰＬ生成削除を応答する（ステップＳ２１４）。
【0065】
構成命令部１５０は、接続切替部３１４に接続切替を要求する（ステップＳ２１５）。
接続切替部３１４は、構成命令部１５０に接続切替を応答する（ステップＳ２１６）。
構成命令部１５０は、ＳＷ４０（図２参照）のＳＷ制御部４１に接続切替を要求する（ステップＳ２１７）。
ＳＷ制御部４１は、構成命令部１５０に接続切替を応答する（ステップＳ２１７）。
構成命令部１５０は、構成決定部１４０（図１３参照）に構成を応答する（ステップＳ１１７）。
接続切替部３１４は、構成命令部１５０に接続切替を応答する（ステップＳ２１６）。
構成命令部１５０は、ＳＷ４０（図２参照）のＳＷ制御部４１に接続切替を要求する（ステップＳ２１７）。
ＳＷ制御部４１は、構成命令部１５０に接続切替を応答する（ステップＳ２１７）。
構成命令部１５０は、構成決定部１４０（図１３参照）に構成を応答する（ステップＳ１１７）。
【0066】
［フローチャート］
図１５は、サーバ制御装置１００のサーバ制御方法を示すフローチャートである。
ステップＳ１１で統合制御部１１０（図２参照）は、周期的あるいはオペレータの指示により現構成演算要求を各部に発出する。
ステップＳ１２で最適化演算部１３０（図２参照）は、全リクエストテーブル１２２から全リクエストを取得し、全構成テーブル１２１から全構成を取得し、設定情報テーブル１１３から設定情報をそれぞれ取得する。
ステップＳ１３で最適化演算部１３０は、現在のアクセラレータの割り当てに関する性能・リクエスト比を計算する（「現構成演算処理」）。
図１５は、サーバ制御装置１００のサーバ制御方法を示すフローチャートである。
ステップＳ１１で統合制御部１１０（図２参照）は、周期的あるいはオペレータの指示により現構成演算要求を各部に発出する。
ステップＳ１２で最適化演算部１３０（図２参照）は、全リクエストテーブル１２２から全リクエストを取得し、全構成テーブル１２１から全構成を取得し、設定情報テーブル１１３から設定情報をそれぞれ取得する。
ステップＳ１３で最適化演算部１３０は、現在のアクセラレータの割り当てに関する性能・リクエスト比を計算する（「現構成演算処理」）。
【0067】
ＡＰＬｉの性能・リクエスト比について述べる。
最適化演算部１３０は、δ関数で表される式（２）に従って、現在のアクセラレータの割り当てに関する性能・リクエスト比を計算する。
最適化演算部１３０は、δ関数で表される式（２）に従って、現在のアクセラレータの割り当てに関する性能・リクエスト比を計算する。
【0068】
【数1】
【0069】
全てのサーバ上にＡＰＬｉがＦＰＧＡを使用するか使用しないかのいずれかの状態で配置されている場合、上記式（２）は、式（３）に簡略化される。
【0070】
【数2】
【0071】
サーバ上のＦＰＧＡ容量条件およびサーバ上のソフト容量条件について述べる。
サーバｊ上のＦＰＧＡ容量条件は、式（４）で示される。式（４）は、サーバｊ上のＦＰＧＡ容量（Ｓｊ）をオーバーしない条件を表わしている。
サーバｊ上のＦＰＧＡ容量条件は、式（４）で示される。式（４）は、サーバｊ上のＦＰＧＡ容量（Ｓｊ）をオーバーしない条件を表わしている。
【0072】
また、サーバｊ上のソフト容量条件は、式（５）で示される。式（５）は、サーバｊ上のソフト容量（ｓｊ）をオーバーしない条件を表わしている。
【0073】
【数3】
【0074】
上記サーバｊ上のＦＰＧＡ容量条件（式（４）参照）およびサーバｊ上のソフト容量条件（式（５）参照）は、上述したＡＰＬｉの性能・リクエスト比、および後記最適化条件より優先される条件である。
【0075】
図１５のフローに戻って、ステップＳ１４で統合制御部１１０は、閾値テーブル１１１から閾値を取得する。
ステップＳ１５で統合制御部１１０は、上記ステップＳ１３の演算結果が閾値テーブル１１１の閾値以上の乖離があるか（例えば、演算結果が閾値以上か）否かを判別する。
上記演算結果が閾値テーブル１１１の閾値以上の乖離がある場合（ステップＳ１５：Ｙｅｓ）、ステップＳ１６に進み、上記演算結果が閾値テーブル１１１の閾値以上の乖離がない場合（ステップＳ１５：Ｎｏ）、ステップＳ２３に進む。
ステップＳ１５で統合制御部１１０は、上記ステップＳ１３の演算結果が閾値テーブル１１１の閾値以上の乖離があるか（例えば、演算結果が閾値以上か）否かを判別する。
上記演算結果が閾値テーブル１１１の閾値以上の乖離がある場合（ステップＳ１５：Ｙｅｓ）、ステップＳ１６に進み、上記演算結果が閾値テーブル１１１の閾値以上の乖離がない場合（ステップＳ１５：Ｎｏ）、ステップＳ２３に進む。
【0076】
ステップＳ１６で最適化演算部１３０は、自身の処理能力あるいは外部計算機７１（図２参照）の処理能力を用いて、アクセラレータの割り当てに関する最適化演算を実行する（「最適化演算処理」）。
【0077】
アクセラレータの割り当てに関する最適化条件について述べる。
アクセラレータの割り当てに関する最適化条件は、式（６）で示される。式（６）は、ＡＰＬｉの性能・リクエスト比の分散を最小化させる条件を表わしている。
アクセラレータの割り当てに関する最適化条件は、式（６）で示される。式（６）は、ＡＰＬｉの性能・リクエスト比の分散を最小化させる条件を表わしている。
【0078】
【数4】
【0079】
また、外部ＤＢ７２（図２参照）に演算結果がある場合、最適化演算部１３０は、外部ＤＢ７２の演算結果を参照してもよい。
【0080】
ステップＳ１７で構成決定部１４０（図２参照）は、ポリシテーブル１１２からポリシを取得する。
ステップＳ１８で構成決定部１４０は、統合制御部１１０から受信した演算結果とポリシを用いて、次に取るべき構成案を決定する（「構成案作成処理」）。
ステップＳ１８で構成決定部１４０は、統合制御部１１０から受信した演算結果とポリシを用いて、次に取るべき構成案を決定する（「構成案作成処理」）。
【0081】
以下、図１５の破線で囲んだ部分は、物理サーバ３０（図２参照）の各ＡＰＬ制御部３１ごとに実行されるステップである。
ステップＳ１９で物理サーバ３０の接続切替部３１４（図２参照）は、サーバ制御装置１００の構成命令部１５０からの要求に基づき、アクセラレータとＡＰＬ間の接続を解除する。
ステップＳ２０でＡＰＬ制御部３１のアクセラレータ生成削除部３１５（図２参照）は、サーバ制御装置１００の構成命令部１５０からの要求に基づき、アクセラレータの中身を書き換える。
ステップＳ１９で物理サーバ３０の接続切替部３１４（図２参照）は、サーバ制御装置１００の構成命令部１５０からの要求に基づき、アクセラレータとＡＰＬ間の接続を解除する。
ステップＳ２０でＡＰＬ制御部３１のアクセラレータ生成削除部３１５（図２参照）は、サーバ制御装置１００の構成命令部１５０からの要求に基づき、アクセラレータの中身を書き換える。
【0082】
ステップＳ２１でＡＰＬ制御部３１のＡＰＬ生成削除部３１３（図２参照）は、サーバ制御装置１００の構成命令部１５０からの要求に基づき、ＡＰＬの入れ替えを行う。その際、アクセラレータから分離され、かつ物理サーバ３０に残るＡＰＬでは、対応する高速化ソフト（図１０のacc１，acc２参照）の作成を行う。すでに物理サーバ３０上に存在し新規にアクセラレータと接続するＡＰＬでは、対応する高速化ソフトの削除を行う。
ステップＳ２２でＡＰＬ制御部３１の接続切替部３１４（図２参照）は、サーバ制御装置１００の構成命令部１５０からの要求に基づき、アクセラレータとＡＰＬ間を新規に接続する。
ステップＳ２３でＳＷ４０のＳＷ制御部４１（図１参照）は、サーバ制御装置１００の構成命令部１５０からの要求に基づき、ＳＷ４０の振り分け先を更新して本フローを終了する。
ステップＳ２２でＡＰＬ制御部３１の接続切替部３１４（図２参照）は、サーバ制御装置１００の構成命令部１５０からの要求に基づき、アクセラレータとＡＰＬ間を新規に接続する。
ステップＳ２３でＳＷ４０のＳＷ制御部４１（図１参照）は、サーバ制御装置１００の構成命令部１５０からの要求に基づき、ＳＷ４０の振り分け先を更新して本フローを終了する。
【0083】
［ハードウェア構成］
本実施形態に係るサーバ制御装置１００は、例えば図１６に示すような構成のコンピュータ９００によって実現される。以下、サーバ制御装置１００を例に挙げて説明する。図１６は、サーバ制御装置１００の機能を実現するコンピュータ９００の一例を示すハードウェア構成図である。
コンピュータ９００は、ＣＰＵ９１０、ＲＡＭ９２０、ＲＯＭ９３０、ＨＤＤ９４０、通信インターフェイス（Ｉ／Ｆ：Interface）９５０、入出力インターフェイス（Ｉ／Ｆ）９６０、およびメディアインターフェイス（Ｉ／Ｆ）９７０を有する。
本実施形態に係るサーバ制御装置１００は、例えば図１６に示すような構成のコンピュータ９００によって実現される。以下、サーバ制御装置１００を例に挙げて説明する。図１６は、サーバ制御装置１００の機能を実現するコンピュータ９００の一例を示すハードウェア構成図である。
コンピュータ９００は、ＣＰＵ９１０、ＲＡＭ９２０、ＲＯＭ９３０、ＨＤＤ９４０、通信インターフェイス（Ｉ／Ｆ：Interface）９５０、入出力インターフェイス（Ｉ／Ｆ）９６０、およびメディアインターフェイス（Ｉ／Ｆ）９７０を有する。
【0084】
ＣＰＵ９１０は、ＲＯＭ９３０またはＨＤＤ９４０に格納されたプログラムに基づいて動作し、各部の制御を行う。ＲＯＭ９３０は、コンピュータ９００の起動時にＣＰＵ９１０によって実行されるブートプログラムや、コンピュータ９００のハードウェアに依存するプログラム等を格納する。
【0085】
ＨＤＤ９４０は、ＣＰＵ９１０によって実行されるプログラム、および、かかるプログラムによって使用されるデータ等を格納する。ＨＤＤ９４０は、例えば閾値テーブル１１１、ポリシテーブル１１２、および設定情報テーブル１１３（図２参照）を格納するものであってもよい。通信インターフェイス９５０は、通信網８０を介して他の機器からデータを受信してＣＰＵ９１０へ送り、ＣＰＵ９１０が生成したデータを通信網８０を介して他の機器へ送信する。
【0086】
ＣＰＵ９１０は、入出力インターフェイス９６０を介して、ディスプレイやプリンタ等の出力装置、および、キーボードやマウス等の入力装置を制御する。ＣＰＵ９１０は、入出力インターフェイス９６０を介して、入力装置からデータを取得する。また、ＣＰＵ９１０は、生成したデータを入出力インターフェイス９６０を介して出力装置へ出力する。
【0087】
メディアインターフェイス９７０は、記録媒体９８０に格納されたプログラムまたはデータを読み取り、ＲＡＭ９２０を介してＣＰＵ９１０に提供する。ＣＰＵ９１０は、かかるプログラムを、メディアインターフェイス９７０を介して記録媒体９８０からＲＡＭ９２０上にロードし、ロードしたプログラムを実行する。記録媒体９８０は、例えばＤＶＤ（Digital Versatile Disc）、ＰＤ（Phasechangerewritable Disk）等の光学記録媒体、ＭＯ（Magneto Optical disk）等の光磁気記録媒体、テープ媒体、磁気記録媒体、または半導体メモリ等である。
【0088】
例えば、コンピュータ９００が本実施形態に係るサーバ制御装置１００として機能する場合、コンピュータ９００のＣＰＵ９１０は、ＲＡＭ９２０上にロードされたプログラムを実行することにより、サーバ制御装置１００の各部の機能を実現する。また、ＨＤＤ９４０には、サーバ制御装置１００の各部内のデータが格納される。コンピュータ９００のＣＰＵ９１０は、これらのプログラムを記録媒体９８０から読み取って実行するが、他の例として、他の装置から通信網８０を介してこれらのプログラムを取得してもよい。
【0089】
［効果］
以上説明したように、サーバ制御装置１００は、アプリケーションの特定処理をアクセラレータにオフロードするサーバ内のアプリケーションごとのリクエスト、およびサーバ３０のアクセラレータとアプリケーションの構成を取得するリクエスト・構成収集部１２０と、取得した物理サーバ３０のリクエストおよび構成の情報に基づいて、リクエストに対する処理性能の比を求め、比のアプリケーション間のばらつきが所定の閾値以下になるようにアクセラレータの割り当てを最適化する最適化演算部１３０と、最適化演算部１３０による演算結果と所定のポリシに基づいて、物理サーバ３０が取るべき構成案を決定し、当該構成案を当該物理サーバ３０に命令する構成決定部１４０と、を備える。
以上説明したように、サーバ制御装置１００は、アプリケーションの特定処理をアクセラレータにオフロードするサーバ内のアプリケーションごとのリクエスト、およびサーバ３０のアクセラレータとアプリケーションの構成を取得するリクエスト・構成収集部１２０と、取得した物理サーバ３０のリクエストおよび構成の情報に基づいて、リクエストに対する処理性能の比を求め、比のアプリケーション間のばらつきが所定の閾値以下になるようにアクセラレータの割り当てを最適化する最適化演算部１３０と、最適化演算部１３０による演算結果と所定のポリシに基づいて、物理サーバ３０が取るべき構成案を決定し、当該構成案を当該物理サーバ３０に命令する構成決定部１４０と、を備える。
【0090】
このようにすることにより、アクセラレータを適用するサーバのスループットや可用性を向上させることができる。
【0091】
サーバ制御装置１００は、比の分散、比の最小値、比の最大値のうち少なくともいずれかを比のパラメータとして有し、パラメータを適用するための閾値を保持する閾値テーブル１１１を備え、最適化演算部１３０は、パラメータの閾値をもとに、最適化演算を実行する。
【0092】
これにより、パラメータを組み合わせて用いることで、クラスタの状況に合わせてより適した最適化演算を選択実行することができる。
【0093】
サーバ制御装置１００は、最適化演算部１３０が、比を上記式（２）に従って演算する。
【0094】
これにより、ＡＰＬごとのリクエストに対する性能比を計算して、比のＡＰＬ間のばらつきが小さくなるようなアクセラレータ割り当て最適解を計算することができる。
【0095】
サーバ制御装置１００は、最適化演算部１３０が、比を上記式（３）に従って演算する。
【0096】
これにより、全てのサーバ上にＡＰＬｉがアクセラレータを使用するか使用しないかのいずれかの状態で配置される場合に、より容易に、比のＡＰＬ間のばらつきが小さくなるようなアクセラレータ割り当て最適解を計算することができる。
【0097】
サーバ制御装置１００は、最適化演算部１３０が、上記式（４），式（５）で示される容量条件の範囲で、アクセラレータの割り当てを最適化する。
【0098】
これにより、サーバ上のアクセラレータ容量またはソフト容量を超えることなく、比のＡＰＬ間のばらつきが小さくなるようなアクセラレータ割り当て最適解を計算することができる。
【0099】
サーバ制御装置１００は、最適化演算部１３０が、比の分散を最小化させる最適化演算を行う。
【0100】
これにより、比の分散を最小化させる最適化演算を行うことで、比のＡＰＬ間のばらつきが少なくなるようアクセラレータの割り付けを最適化することができる。
【0101】
なお、本実施形態のサーバ制御装置１００は、より詳細には、アプリケーションの特定処理をアクセラレータにオフロードする物理サーバ３０内のアプリケーションごとのリクエスト、およびサーバのアクセラレータとアプリケーションの構成を取得するリクエスト・構成収集部１２０と、取得した物理サーバ３０のリクエストおよび構成の情報に基づいて、リクエストに対する処理性能の性能・リクエスト比（Ｐ／Ｒ）を求め、この性能・リクエスト比（Ｐ／Ｒ）のアプリケーション間のばらつきが所定の閾値以下になるようにアクセラレータの割り当てを最適化する最適化演算部１３０と、受信した演算結果とポリシを用いて、物理サーバ３０が取るべき構成案を決定する構成決定部１４０と、構成決定部１４０が決定した構成案を該当物理サーバ３０に命令する構成命令部１５０と、を備える。
【0102】
このように、ＡＰＬごとのリクエストに対する性能比を計算し、当該性能・リクエスト比のＡＰＬ間のばらつきが少なくなるようにアクセラレータの割り付けを最適化する。これにより、相対的にリクエストの多いＡＰＬに対しアクセラレータを多く割り当てるようになるため、アクセラレータを有効活用し、クラスタ（物理サーバ）全体のスループットや可用性を向上させることができる。
【0103】
［その他］
上記実施形態において説明した各処理のうち、自動的に行われるものとして説明した処理の全部または一部を手動的に行うこともでき、あるいは、手動的に行われるものとして説明した処理の全部または一部を公知の方法で自動的に行うこともできる。この他、上述文書中や図面中に示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報については、特記する場合を除いて任意に変更することができる。
また、図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。
上記実施形態において説明した各処理のうち、自動的に行われるものとして説明した処理の全部または一部を手動的に行うこともでき、あるいは、手動的に行われるものとして説明した処理の全部または一部を公知の方法で自動的に行うこともできる。この他、上述文書中や図面中に示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報については、特記する場合を除いて任意に変更することができる。
また、図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。
【0104】
また、上記の各構成、機能、処理部、処理手段等は、それらの一部または全部を、例えば集積回路で設計する等によりハードウェアで実現してもよい。また、上記の各構成、機能等は、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行するためのソフトウェアで実現してもよい。各機能を実現するプログラム、テーブル、ファイル等の情報は、メモリや、ハードディスク、ＳＳＤ（Solid State Drive）等の記録装置、または、ＩＣ（Integrated Circuit）カード、ＳＤ（Secure Digital）カード、光ディスク等の記録媒体に保持することができる。また、本明細書において、時系列的な処理を記述する処理ステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理（例えば、並列処理あるいはオブジェクトによる処理）をも含むものである。
【符号の説明】
【0105】
１ ネットワークシステム
３０ 物理サーバ
３１ ＡＰＬ制御部
３２，３３ ＡＰＬ
３４ 仮想パッチパネル
３５ アクセラレータ
４０ スイッチ（ＳＷ）
４１ ＳＷ制御部
５０ イントラネット
１００ サーバ制御装置
１１０ 統合制御部
１１１ 閾値テーブル（閾値記憶部）
１１２ ポリシテーブル
１１３ 設定情報テーブル
１２１ 全構成テーブル
１２２ 全リクエストテーブル
１２０ リクエスト・構成収集部（取得部）
１３０ 最適化演算部
１４０ 構成決定部（決定部）
１５０ 構成命令部
３１１ 構成更新部
３１２ リクエスト更新部
３１３ ＡＰＬ生成削除部
３１４ 接続切替部
３１５ アクセラレータ生成削除部
３１６ 現構成テーブル
３１７ 現リクエストテーブル
３０ 物理サーバ
３１ ＡＰＬ制御部
３２，３３ ＡＰＬ
３４ 仮想パッチパネル
３５ アクセラレータ
４０ スイッチ（ＳＷ）
４１ ＳＷ制御部
５０ イントラネット
１００ サーバ制御装置
１１０ 統合制御部
１１１ 閾値テーブル（閾値記憶部）
１１２ ポリシテーブル
１１３ 設定情報テーブル
１２１ 全構成テーブル
１２２ 全リクエストテーブル
１２０ リクエスト・構成収集部（取得部）
１３０ 最適化演算部
１４０ 構成決定部（決定部）
１５０ 構成命令部
３１１ 構成更新部
３１２ リクエスト更新部
３１３ ＡＰＬ生成削除部
３１４ 接続切替部
３１５ アクセラレータ生成削除部
３１６ 現構成テーブル
３１７ 現リクエストテーブル
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11A】
【図11B】
【図11C】
【図11D】
【図12A】
【図12B】
【図12C】
【図12D】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18A】
【図18B】
【図18C】
【図18D】
【図19A】
【図19B】
【図19C】
【図19D】