知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-06-23
(45)【発行日】2023-07-03
(54)【発明の名称】スナバ回路および電源装置
(51)【国際特許分類】
H02M 3/155 20060101AFI20230626BHJP
【ＦＩ】
H02M3/155 R
【請求項の数】
2
(21)【出願番号】P 2020072502
(22)【出願日】2020-04-14
(65)【公開番号】P2021170867
(43)【公開日】2021-10-28
【審査請求日】2022-04-19
(73)【特許権者】
【識別番号】000005049
【氏名又は名称】シャープ株式会社
(74)【代理人】
【識別番号】110000338
【氏名又は名称】弁理士法人 ＨＡＲＡＫＥＮＺＯ ＷＯＲＬＤ ＰＡＴＥＮＴ ＆ ＴＲＡＤＥＭＡＲＫ
(72)【発明者】
【氏名】塩見 竹史
【審査官】町田 舞
(56)【参考文献】
【文献】特開２００８－２０６２８２（ＪＰ，Ａ）
【文献】特開平０５－１６１２５３（ＪＰ，Ａ）
【文献】特開２００２－２７２１４１（ＪＰ，Ａ）
【文献】特開２００８－２０６２８３（ＪＰ，Ａ）
【文献】特開平０６－２０９５８０（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０２Ｍ １／００－１／４４
Ｈ０２Ｍ ３／００－３／４４
Ｈ０２Ｍ ７／４２－７／９８
(57)【特許請求の範囲】
【請求項1】
高電位ノードとスイッチノードと基準電位ノードとを備えるスイッチング回路に接続されたスナバ回路であって、上記スイッチング回路は、
上記高電位ノードと上記スイッチノードとの間に接続された上側スイッチ素子と、
上記スイッチノードと上記基準電位ノードとの間に接続された下側スイッチ素子と、
上記高電位ノードと上記基準電位ノードとの間に接続されたバイパスコンデンサと、を備えており、
上記スナバ回路は、スナバコンデンサとダイオードとコイルとを備えており、
上記スナバコンデンサは、負極が上記基準電位ノードに接続されており、
上記ダイオードは、（ｉ）アノードが上記スイッチノードに接続されており、かつ、（ｉｉ）カソードが上記スナバコンデンサの正極に接続されており、
上記コイルは、（ｉ）一端が上記スナバコンデンサの正極に接続されており、かつ、（ｉｉ）他端が上記高電位ノードに接続されており、
上記スナバコンデンサと上記コイルと上記バイパスコンデンサとから構成される経路のインダクタンスは、
上記バイパスコンデンサと上記上側スイッチ素子と上記ダイオードと上記スナバコンデンサとから構成される経路のインダクタンスの２倍以上であり、
上記下側スイッチ素子がターンＯＮした後において、
上記コイルに印加される電圧振幅の共振周波数は、１０ＭＨｚ以下であって、
上記電圧振幅は２回以上継続される、スナバ回路。
【請求項2】
請求項１に記載のスナバ回路を備えた、電源装置。
【発明の詳細な説明】
【技術分野】
【0001】
以下の開示は、スナバ回路に関する。
【背景技術】
【0002】
スナバ回路は、スイッチ素子に印加されるサージ電圧を抑制するために付加される。一方で、スナバ回路において発生する損失も問題になっている。特許文献１には、スナバ回路の損失削減を目的とした放電阻止スナバが開示されている。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０１２－３９８１０号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
但し、このような放電阻止スナバを用いても、なおも損失削減の余地がある。本開示の一態様は、従来よりも損失削減が可能なスナバ回路を提供することを目的とする。
【課題を解決するための手段】
【0005】
上記の課題を解決するために、本開示の一態様に係るスナバ回路は、高電位ノードとスイッチノードと基準電位ノードとを備えるスイッチング回路に接続されたスナバ回路であって、上記スイッチング回路は、上記高電位ノードと上記スイッチノードとの間に接続された上側スイッチ素子と、上記スイッチノードと上記基準電位ノードとの間に接続された下側スイッチ素子と、上記高電位ノードと上記基準電位ノードとの間に接続されたバイパスコンデンサと、を備えており、上記スナバ回路は、スナバコンデンサとダイオードとコイルとを備えており、上記スナバコンデンサは、負極が上記基準電位ノードに接続されており、上記ダイオードは、（ｉ）アノードが上記スイッチノードに接続されており、かつ、（ｉｉ）カソードが上記スナバコンデンサの正極に接続されており、上記コイルは、（ｉ）一端が上記スナバコンデンサの正極に接続されており、かつ、（ｉｉ）他端が上記高電位ノードに接続されている。
【0006】
また、上記の課題を解決するために、本開示の一態様に係るスナバ回路は、高電位ノードとスイッチノードと基準電位ノードとに接続されたスナバ回路であって、上記スナバ回路は、スナバコンデンサとダイオードとコイルとを備えており、上記スナバコンデンサは、負極が上記基準電位ノードに接続されており、上記ダイオードは、（ｉ）アノードが上記スイッチノードに接続されており、かつ、（ｉｉ）カソードが上記スナバコンデンサの正極に接続されており、上記コイルは、（ｉ）一端が上記スナバコンデンサの正極に接続されており、かつ、（ｉｉ）他端が上記高電位ノードに接続されている。
【発明の効果】
【0007】
本開示の一態様によれば、従来よりもスナバ回路の損失を削減することが可能となる。
【図面の簡単な説明】
【0008】
【図1】実施形態１のスナバ回路と電源回路とを示す図である。
【図2】スナバ回路の電流経路を示す図である。
【図3】スナバ回路の各部の動作波形を示す図である。
【図4】スナバ回路のコイルの電圧波形を示す図である。
【図5】実施形態２の電源装置を示す図である。
【発明を実施するための形態】
【0009】
〔実施形態１〕
実施形態１のスナバ回路１は、電源回路１０において発生するサージ電圧を抑制することに加えて、当該スナバ回路１において発生する損失も抑制する。これらの内容を図１から図４を用いて以下に説明する。電源回路１０の構成は、図１を用いて説明する。電源回路１０およびスナバ回路１の動作は、図２から図４を用いて説明する。
実施形態１のスナバ回路１は、電源回路１０において発生するサージ電圧を抑制することに加えて、当該スナバ回路１において発生する損失も抑制する。これらの内容を図１から図４を用いて以下に説明する。電源回路１０の構成は、図１を用いて説明する。電源回路１０およびスナバ回路１の動作は、図２から図４を用いて説明する。
【0010】
実施形態１にて説明した部材と同じ機能を有する部材については、以降の実施形態では、同じ符号を付記し、その説明を繰り返さない。記載の簡潔化のために、例えば「高電圧電源ＨＶ１」を、単に「ＨＶ１」とも表記する。また、以下に述べる各数値は、単なる一例であることに留意されたい。
【0011】
（電源回路１０の構成の概要）
電源回路１０は、高電圧電源ＨＶ１と低電圧電源ＬＶ１との間で、双方向に電力を伝達できる双方向ＤＣＤＣコンバータである。電源回路１０には、スイッチング回路５とスナバ回路１とが設けられている。スナバ回路１は、スイッチング回路５に接続されている。
電源回路１０は、高電圧電源ＨＶ１と低電圧電源ＬＶ１との間で、双方向に電力を伝達できる双方向ＤＣＤＣコンバータである。電源回路１０には、スイッチング回路５とスナバ回路１とが設けられている。スナバ回路１は、スイッチング回路５に接続されている。
【0012】
（電源回路１０の高電圧部の構成）
高電圧部には、ＨＶ１とコンデンサＨＣ１とバイパスコンデンサＢＣ１とが設けられている。ＨＶ１の正極の電圧は４００Ｖであり、負極の電圧は０Ｖである。ＨＣ１の静電容量は、１ｍＦである。ＢＣ１は、静電容量が１μＦのフィルムコンデンサである。実施形態１では、０Ｖを基準電位とする。そして、０Ｖのノードを基準電位ノードと称する。また、基準電位よりも高い電位を、高電位と称する。そして、高電位のノードを、高電位ノードと称する。本明細書における高電位は、例えば１０Ｖから１２００Ｖの電圧である。ＨＶ１の電圧によって決定される４００Ｖのノードは、高電位ノードの一例である。
高電圧部には、ＨＶ１とコンデンサＨＣ１とバイパスコンデンサＢＣ１とが設けられている。ＨＶ１の正極の電圧は４００Ｖであり、負極の電圧は０Ｖである。ＨＣ１の静電容量は、１ｍＦである。ＢＣ１は、静電容量が１μＦのフィルムコンデンサである。実施形態１では、０Ｖを基準電位とする。そして、０Ｖのノードを基準電位ノードと称する。また、基準電位よりも高い電位を、高電位と称する。そして、高電位のノードを、高電位ノードと称する。本明細書における高電位は、例えば１０Ｖから１２００Ｖの電圧である。ＨＶ１の電圧によって決定される４００Ｖのノードは、高電位ノードの一例である。
【0013】
ＢＣ１は、ＨＣ１に比べて、以下に述べるスイッチ部に近い位置に設置されている。ＢＣ１は、高電位ノードと基準電位ノードとの間に接続されている。
【0014】
（電源回路１０の低電圧部の構成）
低電圧部には、ＬＶ１とコンデンサＬＣ１とコイルＣＯ１とが設けられている。ＬＶ１の正極（＋側）の電圧は２００Ｖであり、負極（－側）の電圧は０Ｖである。ＬＣ１の静電容量は、１μＦである。ＣＯ１のインダクタンスは、１ｍＨであり、ＣＯ１の平均電流は１２Ａである。
低電圧部には、ＬＶ１とコンデンサＬＣ１とコイルＣＯ１とが設けられている。ＬＶ１の正極（＋側）の電圧は２００Ｖであり、負極（－側）の電圧は０Ｖである。ＬＣ１の静電容量は、１μＦである。ＣＯ１のインダクタンスは、１ｍＨであり、ＣＯ１の平均電流は１２Ａである。
【0015】
（電源回路１０のスイッチ部の構成）
スイッチ部は、上側スイッチ素子ＨＳ１と下側スイッチ素子ＬＳ１とのハーフブリッジ構造を備える。ＨＳ１とＬＳ１との接続点が、スイッチノードである。スイッチノードには、ＣＯ１の一端が接続されている。ＨＳ１は、高電位ノードとスイッチノードとの間に接続されている。ＬＳ１は、スイッチノードと基準電位ノードとの間に接続されている。
スイッチ部は、上側スイッチ素子ＨＳ１と下側スイッチ素子ＬＳ１とのハーフブリッジ構造を備える。ＨＳ１とＬＳ１との接続点が、スイッチノードである。スイッチノードには、ＣＯ１の一端が接続されている。ＨＳ１は、高電位ノードとスイッチノードとの間に接続されている。ＬＳ１は、スイッチノードと基準電位ノードとの間に接続されている。
【0016】
ＨＳ１およびＬＳ１のそれぞれのゲート端子は、後述する制御回路９に接続されている。スイッチノードの電圧は、ＨＳ１またはＬＳ１のスイッチングによって、４００Ｖと０Ｖとに交互に切り替わる。
【0017】
ＨＳ１およびＬＳ１はいずれも、ドレイン耐圧が６５０Ｖであり、かつ、オン抵抗が５０ｍΩの、カスコード型のＧａＮ－ＨＥＭＴである。図１の例では、ＭＯＳＦＥＴの回路記号を用いて、カスコードＧａＮ－ＨＥＭＴを表している。ＨＳ１およびＬＳ１は、電源回路の種類によって、他のスイッチ素子に置き換え可能である。なお、本明細書におけるスイッチ素子の定義は、以下の通りである。
【0018】
「スイッチ素子」：スイッチノードの電圧を変化させることができる素子。スイッチ素子には、整流素子、トランジスタ素子、および磁気素子（例：トランスの巻線およびコイル）が含まれる。
【0019】
（電源回路１０のスイッチング回路５の構成）
スイッチ部であるＨＳ１とＬＳ１とに、ＢＣ１を加えた構成が、スイッチング回路５である。
スイッチ部であるＨＳ１とＬＳ１とに、ＢＣ１を加えた構成が、スイッチング回路５である。
【0020】
（電源回路１０のスナバ回路１の構成）
スナバ回路１は、スナバコンデンサＳＣ１とダイオードＳＤ１とコイルＳＬ１とを備える。
スナバ回路１は、スナバコンデンサＳＣ１とダイオードＳＤ１とコイルＳＬ１とを備える。
【0021】
ＳＣ１は、耐圧が６３０Ｖであり、かつ、静電容量が４．７ｎＦの積層セラミックコンデンサである。ＳＣ１の負極（図１における下側）が、基準電位ノードに接続されている。
【0022】
ＳＤ１は、耐圧が６００Ｖ、導通開始時点のＶＦが１Ｖ、導通状態における抵抗が０．１３ΩのＦＲＤ（Fast Recovery Diode）である。ＳＤ１のアノードは、スイッチノードに接続されている。ＳＤ１のカソードは、ＳＣ１の正極（図１における上側）に接続されている。
【0023】
ＳＬ１は、インダクタンスが４７０ｎＨであり、かつ、抵抗が７０ｍΩのチップコイルである。ＳＬ１の一端は、ＳＣ１の正極に接続されている。ＳＬ１の他端は、高電位ノードに接続されている。
【0024】
（電源回路１０の動作の説明）
電源回路１０は、一般的な双方向ＤＣＤＣコンバータと同じ動作を行う。ＨＳ１またはＬＳ１のオンとオフとを制御することによって、双方向に電力を伝達する。ＬＳ１がオフする時に、基準電位ノードとスイッチノードとの間でサージ電圧が発生する。言い換えると、ＬＳ１にサージ電圧が発生する。
電源回路１０は、一般的な双方向ＤＣＤＣコンバータと同じ動作を行う。ＨＳ１またはＬＳ１のオンとオフとを制御することによって、双方向に電力を伝達する。ＬＳ１がオフする時に、基準電位ノードとスイッチノードとの間でサージ電圧が発生する。言い換えると、ＬＳ１にサージ電圧が発生する。
【0025】
【0026】
【0027】
図３は、スナバ回路１の各部の波形を、共通の時間軸（横軸）のもとに示している。図３の波形はそれぞれ、
・ＬＳ１Ｖ（ＬＳ１の電圧）：基準電位ノードを基準としたスイッチノードの電圧；
・ＳＣ１Ｖ（ＳＣ１の電圧）：負極を基準とした正極の電圧；
・ＳＬ１Ｖ（ＳＬ１の電圧）：高電位ノード側の端子を基準とした、ＳＣ１側の端子電圧；
・ＳＤ１Ｉ（ＳＤ１の電流）：アノードからカソードへ流れる電流；
・ＳＬ１Ｉ（ＳＬ１の電流）：ＳＣ１側の端子から高電位ノード側の端子へ流れる電流；
・ＳＣ１Ｉ（ＳＣ１の電流）：正極から負極へ流れる電流；
を示している。
・ＬＳ１Ｖ（ＬＳ１の電圧）：基準電位ノードを基準としたスイッチノードの電圧；
・ＳＣ１Ｖ（ＳＣ１の電圧）：負極を基準とした正極の電圧；
・ＳＬ１Ｖ（ＳＬ１の電圧）：高電位ノード側の端子を基準とした、ＳＣ１側の端子電圧；
・ＳＤ１Ｉ（ＳＤ１の電流）：アノードからカソードへ流れる電流；
・ＳＬ１Ｉ（ＳＬ１の電流）：ＳＣ１側の端子から高電位ノード側の端子へ流れる電流；
・ＳＣ１Ｉ（ＳＣ１の電流）：正極から負極へ流れる電流；
を示している。
【0028】
【0029】
（スナバ回路１の動作方法）
スナバ回路１の動作では、以下の３つの工程が、この順に実行される。
スナバ回路１の動作では、以下の３つの工程が、この順に実行される。
【0030】
・第１工程：基準電位ノードとスイッチノードとの間にサージ電圧を発生させる；
・第２工程：サージ電圧を、ＳＤ１を介してＳＣ１に充電する；
・第３工程：充電されたＳＣ１の電圧を、ＳＬ１を介して高電位ノードへ放電させる。
・第２工程：サージ電圧を、ＳＤ１を介してＳＣ１に充電する；
・第３工程：充電されたＳＣ１の電圧を、ＳＬ１を介して高電位ノードへ放電させる。
【0031】
（第１工程：サージ電圧を発生させる）
第１工程において、ＬＳ１をオンからオフに切り替える。切り替えのタイミングは、図３の時点「１．４７Ｅ－５ｓｅｃ」である。この切り替えによって、基準電位ノードを基準としたスイッチノードに、サージ電圧が発生する。スナバ回路１が電源回路１０に接続されていない場合には、定常電圧４００Ｖに対して、サージ電圧４８０Ｖが発生する（不図示）。実施形態１では、スナバ回路１が電源回路１０に接続されているため、サージ電圧が４１０Ｖに抑えられる（図３のＬＳ１Ｖを参照）。
第１工程において、ＬＳ１をオンからオフに切り替える。切り替えのタイミングは、図３の時点「１．４７Ｅ－５ｓｅｃ」である。この切り替えによって、基準電位ノードを基準としたスイッチノードに、サージ電圧が発生する。スナバ回路１が電源回路１０に接続されていない場合には、定常電圧４００Ｖに対して、サージ電圧４８０Ｖが発生する（不図示）。実施形態１では、スナバ回路１が電源回路１０に接続されているため、サージ電圧が４１０Ｖに抑えられる（図３のＬＳ１Ｖを参照）。
【0032】
（第２工程：サージ電圧をＳＣ１に充電）
上記低減されたサージ電圧（４８０Ｖ－４１０Ｖ＝７０Ｖ）は、ＳＤ１を介してＳＣ１へ吸収される。言い換えると、当該サージ電圧は、ＳＣ１を充電する。充電のタイミングは、第１工程の直後である（同時に近い直後である）。充電のタイミングは、図３の時点「１．４７５Ｅ－５ｓｅｃ」である。ＳＤ１ＩおよびＳＣ１Ｉが流れていることと、ＳＣ１Ｖの上昇（ＳＣ１の充電）とが確認できる。
上記低減されたサージ電圧（４８０Ｖ－４１０Ｖ＝７０Ｖ）は、ＳＤ１を介してＳＣ１へ吸収される。言い換えると、当該サージ電圧は、ＳＣ１を充電する。充電のタイミングは、第１工程の直後である（同時に近い直後である）。充電のタイミングは、図３の時点「１．４７５Ｅ－５ｓｅｃ」である。ＳＤ１ＩおよびＳＣ１Ｉが流れていることと、ＳＣ１Ｖの上昇（ＳＣ１の充電）とが確認できる。
【0033】
ＳＣ１の充電経路は、図２の矢印ＡＲ１である。ＡＲ１には、ＢＣ１から、ＨＳ１とＳＤ１とＳＣ１とを介して、ＢＣ１に帰還する経路が含まれている。
【0034】
（第３工程：ＳＣ１の電圧を高電位ノードへ放電）
充電されたＳＣ１の電圧は、定常状態（４００Ｖ）から４１０Ｖへと変化している（図３のＳＣ１Ｖを参照）。ＳＣ１の放電開始のタイミングは、図３の時点「１．４８Ｅ－５ｓｅｃ」である。ＳＣ１の電圧は、「１．４８Ｅ－５から１．５３Ｅ－５ｓｅｃまで」の期間に亘り、ＳＬ１によってゆっくりと高電位ノードへ放電される。電源回路１０の場合には、ＳＣ１の電圧は、高電位ノードに接続されたＢＣ１を充電する。
充電されたＳＣ１の電圧は、定常状態（４００Ｖ）から４１０Ｖへと変化している（図３のＳＣ１Ｖを参照）。ＳＣ１の放電開始のタイミングは、図３の時点「１．４８Ｅ－５ｓｅｃ」である。ＳＣ１の電圧は、「１．４８Ｅ－５から１．５３Ｅ－５ｓｅｃまで」の期間に亘り、ＳＬ１によってゆっくりと高電位ノードへ放電される。電源回路１０の場合には、ＳＣ１の電圧は、高電位ノードに接続されたＢＣ１を充電する。
【0035】
ＳＣ１の放電経路は、図２の矢印ＡＲ２である。ＡＲ２には、ＳＣ１から、ＳＬ１とＢＣ１とを介して、ＳＣ１に帰還する経路が含まれている。
【0036】
ＳＣ１の放電電流は、ＳＬ１によって平滑化されて、ゆっくりとＢＣ１を充電する。このため、スナバ回路１の損失を低減できる。
【0037】
（スナバ回路１を動作させるための改良点１～２）
実施形態１には、複数の好ましい改良点が適用されている。以下、これらの好ましい改良点について説明する。
実施形態１には、複数の好ましい改良点が適用されている。以下、これらの好ましい改良点について説明する。
【0038】
（改良点１：ＳＣ１の放電経路のインダクタンスは、ＳＣ１の充電経路のインダクタンスよりも大きい）
実施形態１の例では、経路ＡＲ１のインダクタンス（以下、Ｌ１）は、５０ｎＨと小さく設計されている。このため、サージ電圧は、ＳＣ１に速やかに吸収されるので、効果的にサージ電圧を抑制できる。一方で、経路ＡＲ２のインダクタンス（以下、Ｌ２）は、５００ｎＨと大きく設計されている。このため、ＳＣ１の放電は緩やかに実施されるので、損失を低減できる。Ｌ２を大きく、かつ、Ｌ１を小さく設計することが、サージ電圧の抑制とスナバ回路の損失低減とを両立させることに繋がる。具体的には、Ｌ２は、Ｌ１の２倍以上が好ましく、１０倍以上がさらに好ましい。実施形態１では、Ｌ２は、Ｌ１の１０倍として設計されている。
実施形態１の例では、経路ＡＲ１のインダクタンス（以下、Ｌ１）は、５０ｎＨと小さく設計されている。このため、サージ電圧は、ＳＣ１に速やかに吸収されるので、効果的にサージ電圧を抑制できる。一方で、経路ＡＲ２のインダクタンス（以下、Ｌ２）は、５００ｎＨと大きく設計されている。このため、ＳＣ１の放電は緩やかに実施されるので、損失を低減できる。Ｌ２を大きく、かつ、Ｌ１を小さく設計することが、サージ電圧の抑制とスナバ回路の損失低減とを両立させることに繋がる。具体的には、Ｌ２は、Ｌ１の２倍以上が好ましく、１０倍以上がさらに好ましい。実施形態１では、Ｌ２は、Ｌ１の１０倍として設計されている。
【0039】
（改良点２：ＬＳ１のターンＯＮによるＳＬ１Ｖの共振周波数は１０ＭＨｚ以下）
ここでは、ＬＳ１でなくＳＬ１のサージ電圧の課題を取り上げている。
ここでは、ＬＳ１でなくＳＬ１のサージ電圧の課題を取り上げている。
【0040】
ＬＳ１がターンＯＮした時（図４の時点「１．９９Ｅ－５ｓｅｃ」）に、ＳＬ１にサージ電圧が印加されることに起因して、ＳＬ１Ｖに共振が発生している。この現象がスナバ回路１のＳＬ１に損失を発生させる。本改良点２では、ＳＬ１の電圧共振による損失低減を実施している。
【0041】
【0042】
なお、本明細書におけるＳＬ１Ｖの「共振周波数」とは、ＳＬ１Ｖに含まれる周波数成分のうち、周期Ｔ１において最も大きい電圧振幅を示す成分の周波数（３．３ＭＨｚ）を意味する。図４の例では、周期Ｔ１に含まれる高周波成分（例：５０ＭＨｚの成分）は、電圧振幅が小さい。このため、５０ＭＨｚは、本明細書における共振周波数の定義には該当しない。
【0043】
最も大きい電圧振幅を示すＳＬ１Ｖの周波数成分が、ＳＬ１の損失に大きい影響を及ぼす。このため、上記の通り定義された共振周波数を低減することが、ＳＬ１の損失削減に有効となる。
【0044】
共振周波数を１０ＭＨｚ以下に抑えることで、ＳＬ１の損失（コア損失および渦電流損失）を低減できる。共振周波数を１０ＭＨｚ以下にすることで、フェライトを使った小型のコイルを使用することも可能になる。共振周波数は、ＡＲ２のインダクタンスとＳＣ１の静電容量とによって決定される。この２つの値を適宜調整することで、共振周波数を１０ＭＨｚ以下に設定できる。
【0045】
〔実施形態２〕
図５は、電源回路１０を備えた電源装置１００を示す図である。電源回路１０は、スナバ回路１とスイッチング回路５と制御回路９とを備えている。制御回路９は、電源回路１０に設けられる各素子のＯＮ／ＯＦＦの切り替えを制御する。特に、制御回路９は、ＨＳ１およびＬＳ１のＯＮ／ＯＦＦの切り替えを制御する。電源回路１０の応用例としては、インバータ回路およびトーテムポールＰＦＣ（Power Factor Correction）回路等を挙げることができる。電源装置１００は、スナバ回路１によってサージ電圧を抑制し、損失も低減される。
図５は、電源回路１０を備えた電源装置１００を示す図である。電源回路１０は、スナバ回路１とスイッチング回路５と制御回路９とを備えている。制御回路９は、電源回路１０に設けられる各素子のＯＮ／ＯＦＦの切り替えを制御する。特に、制御回路９は、ＨＳ１およびＬＳ１のＯＮ／ＯＦＦの切り替えを制御する。電源回路１０の応用例としては、インバータ回路およびトーテムポールＰＦＣ（Power Factor Correction）回路等を挙げることができる。電源装置１００は、スナバ回路１によってサージ電圧を抑制し、損失も低減される。
【0046】
〔まとめ〕
本開示の態様１に係るスナバ回路は、高電位ノードとスイッチノードと基準電位ノードとを備えるスイッチング回路に接続されたスナバ回路であって、上記スイッチング回路は、上記高電位ノードと上記スイッチノードとの間に接続された上側スイッチ素子と、上記スイッチノードと上記基準電位ノードとの間に接続された下側スイッチ素子と、上記高電位ノードと上記基準電位ノードとの間に接続されたバイパスコンデンサと、を備えており、上記スナバ回路は、スナバコンデンサとダイオードとコイルとを備えており、上記スナバコンデンサは、負極が上記基準電位ノードに接続されており、上記ダイオードは、（ｉ）アノードが上記スイッチノードに接続されており、かつ、（ｉｉ）カソードが上記スナバコンデンサの正極に接続されており、上記コイルは、（ｉ）一端が上記スナバコンデンサの正極に接続されており、かつ、（ｉｉ）他端が上記高電位ノードに接続されている。
本開示の態様１に係るスナバ回路は、高電位ノードとスイッチノードと基準電位ノードとを備えるスイッチング回路に接続されたスナバ回路であって、上記スイッチング回路は、上記高電位ノードと上記スイッチノードとの間に接続された上側スイッチ素子と、上記スイッチノードと上記基準電位ノードとの間に接続された下側スイッチ素子と、上記高電位ノードと上記基準電位ノードとの間に接続されたバイパスコンデンサと、を備えており、上記スナバ回路は、スナバコンデンサとダイオードとコイルとを備えており、上記スナバコンデンサは、負極が上記基準電位ノードに接続されており、上記ダイオードは、（ｉ）アノードが上記スイッチノードに接続されており、かつ、（ｉｉ）カソードが上記スナバコンデンサの正極に接続されており、上記コイルは、（ｉ）一端が上記スナバコンデンサの正極に接続されており、かつ、（ｉｉ）他端が上記高電位ノードに接続されている。
【0047】
上記の構成によれば、下側スイッチ素子において発生するサージ電圧は、スナバコンデンサを充電する。スナバコンデンサは、バイパスコンデンサと上側スイッチ素子とダイオードとからなる経路にて充電される。この充電された電圧は、コイルによって平滑されてバイパスコンデンサに回生される（バイパスコンデンサをゆっくりと充電する）。このため、スナバ回路の損失を低減することができる。
【0048】
本開示の態様２に係るスナバ回路では、上記スナバコンデンサと上記コイルと上記バイパスコンデンサとから構成される経路のインダクタンスは、上記バイパスコンデンサと上記上側スイッチ素子と上記ダイオードと上記スナバコンデンサとから構成される経路のインダクタンスよりも大きい。
【0049】
上記の構成によれば、サージ電圧は、小さいインダクタンスの経路にて高速にスナバコンデンサを充電することができる。つまり、スナバコンデンサによって速やかにサージ電圧を吸収できる。サージ電圧の吸収により充電されたスナバコンデンサの電圧は、大きいインダクタンスによって平滑化されバイパスコンデンサへゆっくりと回生できる。
【0050】
本開示の態様３に係るスナバ回路では、上記下側スイッチ素子がターンＯＮした後において、上記コイルに印加される電圧の共振周波数は、１０ＭＨｚ以下である。
【0051】
上記の構成によれば、コイルにおいて発生する損失を低減できる。
【0052】
本開示の態様４に係る電源装置は、本開示の一態様に係るスナバ回路を備えている。
【0053】
上記の構成によれば、損失が低減されたスナバ回路を用いることにより、損失が低減された電源装置を実現できる。
【0054】
本開示の態様５に係るスナバ回路は、高電位ノードとスイッチノードと基準電位ノードとに接続されたスナバ回路であって、上記スナバ回路は、スナバコンデンサとダイオードとコイルとを備えており、上記スナバコンデンサは、負極が上記基準電位ノードに接続されており、上記ダイオードは、（ｉ）アノードが上記スイッチノードに接続されており、かつ、（ｉｉ）カソードが上記スナバコンデンサの正極に接続されており、上記コイルは、（ｉ）一端が上記スナバコンデンサの正極に接続されており、かつ、（ｉｉ）他端が上記高電位ノードに接続されている。
【0055】
上記の構成によれば、高電位ノードとスイッチノードとの間で発生するサージ電圧は、ダイオードを介してスナバコンデンサに吸収される（スナバコンデンサが充電される）。この充電された電圧は、コイルを使って平滑されて、ゆっくりと高電位ノードへ放電される。このため、スナバ回路の損失が低減できる。
【0056】
〔付記事項〕
本開示の一態様は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても、本開示の一態様の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成できる。
本開示の一態様は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても、本開示の一態様の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成できる。
【符号の説明】
【0057】
１ スナバ回路
５ スイッチング回路
１０ 電源回路
１００ 電源装置
ＨＳ１ 上側スイッチ素子
ＬＳ１ 下側スイッチ素子
ＢＣ１ バイパスコンデンサ
ＳＣ１ スナバコンデンサ
ＳＤ１ ダイオード
ＳＬ１ コイル
５ スイッチング回路
１０ 電源回路
１００ 電源装置
ＨＳ１ 上側スイッチ素子
ＬＳ１ 下側スイッチ素子
ＢＣ１ バイパスコンデンサ
ＳＣ１ スナバコンデンサ
ＳＤ１ ダイオード
ＳＬ１ コイル
【図1】
【図2】
【図3】
【図4】
【図5】