特許 7338045 発光ダイオードおよび発光ダイオードの形成方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-08-25

(45)【発行日】2023-09-04

(54)【発明の名称】発光ダイオードおよび発光ダイオードの形成方法

(51)【国際特許分類】

   H01L 33/32 20100101AFI20230828BHJP

   H01L 33/22 20100101ALI20230828BHJP

   H01L 33/24 20100101ALI20230828BHJP

【ＦＩ】

H01L33/32

H01L33/22

H01L33/24

【請求項の数】 18

(21)【出願番号】P 2022514745

(86)(22)【出願日】2020-09-01

(65)【公表番号】

(43)【公表日】2022-11-15

(86)【国際出願番号】 EP2020074297

(87)【国際公開番号】W WO2021043745

(87)【国際公開日】2021-03-11

【審査請求日】2022-04-26

(31)【優先権主張番号】1912853.7

(32)【優先日】2019-09-06

(33)【優先権主張国・地域又は機関】GB

(73)【特許権者】

【識別番号】520445406

【氏名又は名称】プレッシー・セミコンダクターズ・リミテッド

【氏名又は名称原語表記】ＰＬＥＳＳＥＹ ＳＥＭＩＣＯＮＤＵＣＴＯＲＳ ＬＩＭＩＴＥＤ

(74)【代理人】

【識別番号】110001195

【氏名又は名称】弁理士法人深見特許事務所

(72)【発明者】

【氏名】ピノス，アンドレア

(72)【発明者】

【氏名】アシュトン，サイモン

(72)【発明者】

【氏名】メゾウアリ，サミル

【審査官】淺見 一喜

(56)【参考文献】

【文献】特開２００２－１８５０８４（ＪＰ，Ａ）

【文献】特開２０１０－２４５３７８（ＪＰ，Ａ）

【文献】特開２０１７－２０４５６８（ＪＰ，Ａ）

【文献】特開２００４－１１１６８９（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１１／０２６３０５４（ＵＳ，Ａ１）

【文献】特表２０１８－５０５５６７（ＪＰ，Ａ）

【文献】特開２００９－０７１１７２（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ３３／００－３３／６４

Ｈ０１Ｓ ５／００－５／５０

ＪＳＴＰｌｕｓ／ＪＳＴＣｈｉｎａ／ＪＳＴ７５８０（ＪＤｒｅａｍＩＩＩ）

(57)【特許請求の範囲】

【請求項1】

発光ダイオード（ＬＥＤ）前駆体を形成する方法であって、
（ａ）基板上にＩＩＩ族窒化物を備える第１の半導体層を形成するステップであって、前記第１の半導体層は、前記基板に対して前記第１の半導体層の反対側に成長表面を有する、第１の半導体層を形成するステップと、
（ｂ）前記第１の半導体層の前記成長表面がメサ表面およびバルク半導体表面を備えるように、前記第１の半導体層の一部分を選択的に除去してメサ構造を形成するステップと、
（ｃ）前記メサ表面および前記バルク半導体表面を覆うように、前記第１の半導体層の前記成長表面上にモノリシックＬＥＤ構造を形成するステップであって、前記モノリシックＬＥＤ構造は複数の層を備え、各層はＩＩＩ族窒化物を備え、前記複数の層は、
第２の半導体層、
前記第２の半導体層上に設けられた活性層であって、光を生成するように構成されている、活性層、および
前記活性層上に設けられたｐ型半導体層
を含む、モノリシックＬＥＤ構造を形成するステップと
を備え、前記メサ表面を覆う前記ｐ型半導体層の第１の部分と、前記バルク半導体表面を覆う前記ｐ型半導体層の第２の部分との間にポテンシャル障壁が設けられており、前記ポテンシャル障壁は、前記メサ表面を覆う前記ｐ型半導体層の前記第１の部分を囲み、
前記第２の半導体層は、非ドープＩＩＩ族窒化物を備える、方法。

【請求項2】

前記第２の半導体層は、前記成長表面上に形成されて、前記第１の半導体層の前記メサ表面上の前記第２の半導体層の第１の部分と、前記第１の半導体層の前記バルク半導体表面上の前記第２の半導体層の第２の部分との間に延在する傾斜した側壁部分を提供する、請求項１に記載の方法。

【請求項3】

前記ｐ型半導体層はＡｌを備え、前記ｐ型半導体層の傾斜した側壁部分内で、前記ｐ型半導体層の前記第１の部分と前記ｐ型半導体層の前記第２の部分との間に前記ポテンシャル障壁が形成されるように、前記メサ表面を覆う前記ｐ型半導体層の前記第１の部分よりも高濃度のＡｌが前記ｐ型半導体層の前記傾斜した側壁部分に組み込まれるように形成される、請求項２に記載の方法。

【請求項4】

前記ｐ型半導体層の前記傾斜した側壁部分は、ｐ型Ａｌ_ｘＧａ_１－ｘＮを備え、２≦ｘ≦５０％であり、前記ｐ型半導体層の前記第１の部分は、ｐ型Ａｌ_ｙＧａ_１－ｙＮを備え、１≦ｙ≦１５％である、請求項３に記載の方法。

【請求項5】

前記メサ表面を覆う前記ｐ型半導体層の前記第１の部分を取り囲む前記ｐ型半導体層の一部分が選択的に除去されて下の前記活性層が露出される、請求項１または２に記載の方法。

【請求項6】

前記メサ表面を覆う前記ｐ型半導体層の前記第１の部分を取り囲む前記ｐ型半導体層の一部分が、異方性エッチャントを使用して選択的に除去される、請求項５に記載の方法。

【請求項7】

前記第１の半導体層の部分を選択的に除去して前記メサ構造を形成するステップは、
前記第１の表面上にメサ画定マスク層を選択的に形成するステップと、
第１の半導体層のマスクされていない部分を選択的に除去して、前記第１の半導体層の前記バルク半導体表面を露出させるステップと、
前記メサ画定マスク層を除去するステップと
を備える、請求項１から６のいずれか１項に記載の方法。

【請求項8】

前記第１の半導体層はＧａＮを備え、前記第１の半導体層はｎ型半導体である、請求項１から７のいずれか１項に記載の方法。

【請求項9】

前記メサ表面と前記バルク半導体表面との間の前記メサ構造の高さが、少なくとも２００ｎｍである、請求項１から８のいずれか１項に記載の方法。

【請求項10】

ＬＥＤアレイ前駆体を形成する方法であって、
（ａ）基板上にＩＩＩ族窒化物を備える第１の半導体層を形成するステップであって、前記第１の半導体層は、前記基板に対して前記第１の半導体層の反対側に成長表面を有する、第１の半導体層を形成するステップと、
（ｂ）前記第１の半導体層の前記成長表面が複数のメサ表面およびバルク半導体表面を備えるように、前記第１の半導体層の一部分を選択的に除去して複数のメサ構造を形成するステップと、
（ｃ）前記メサ表面および前記バルク半導体表面を覆うように、前記第１の半導体層の前記成長表面上にモノリシックＬＥＤアレイ構造を形成するステップであって、前記モノリシックＬＥＤアレイ構造は複数の層を備え、各層はＩＩＩ族窒化物を備え、前記複数の層は、
第２の半導体層、
前記第２の半導体層上に設けられた活性層であって、光を生成するように構成されている、活性層、および
前記活性層上に設けられたｐ型半導体層
を含む、モノリシックＬＥＤアレイ構造を形成するステップと
を備え、各メサ表面を覆う前記ｐ型半導体層の各メサ部分と、前記バルク半導体表面を覆う前記ｐ型半導体層のバルク部分との間にポテンシャル障壁が設けられており、前記ポテンシャル障壁は、前記メサ表面を覆う前記ｐ型半導体層の各メサ部分を囲み、
前記第２の半導体層は、非ドープＩＩＩ族窒化物を備える、方法。

【請求項11】

発光ダイオード（ＬＥＤ）前駆体であって、
ＩＩＩ族窒化物を備える第１の半導体層であって、前記第１の半導体層は、バルク半導体表面およびメサ表面を含む成長表面を画定するように、前記第１の半導体層の主面から延在するメサ構造を含む、第１の半導体層と、
前記メサ表面および前記バルク半導体表面を覆うように、前記第１の半導体層の前記成長表面上に設けられたモノリシックＬＥＤ構造であって、前記モノリシックＬＥＤ構造は複数の層を備え、形成される各層はＩＩＩ族窒化物を備え、前記複数の層は、
第２の半導体層、
前記第２の半導体層上に設けられた活性層であって、光を生成するように構成されている、活性層、および
前記活性層上に設けられたｐ型半導体層
を含む、モノリシックＬＥＤ構造と
を備え、前記メサ表面を覆う前記ｐ型半導体層の第１の部分と、前記バルク半導体表面を覆う前記ｐ型半導体層の第２の部分との間にポテンシャル障壁が設けられており、前記ポテンシャル障壁は、前記メサ表面を覆う前記ｐ型半導体層の前記第１の部分を囲み、
前記第２の半導体層は、非ドープＩＩＩ族窒化物を備える、発光ダイオード（ＬＥＤ）前駆体。

【請求項12】

前記第２の半導体層は、前記第１の半導体層の前記メサ表面上の前記第２の半導体層の第１の部分と、前記第１の半導体層の前記バルク半導体表面上の前記第２の半導体層の第２の部分との間に延在する傾斜した側壁部分を備える、請求項１１に記載のＬＥＤ前駆体。

【請求項13】

前記ｐ型半導体層はＡｌを備え、
前記ｐ型半導体層の傾斜した側壁部分は、前記ｐ型半導体層の前記第１の部分と前記ｐ型半導体層の前記第２の部分との間における前記ｐ型半導体層の前記傾斜した側壁部分内にポテンシャル障壁が形成されるように、前記メサ表面を覆う前記ｐ型半導体層の前記第１の部分よりも高濃度のＡｌを備える、請求項１２に記載のＬＥＤ前駆体。

【請求項14】

前記メサ構造を覆う前記ｐ型半導体層の前記第１の部分を取り囲む前記ｐ型半導体層の一部分が選択的に除去されて下の前記活性層が露出される、請求項１１～１３のいずれか１項に記載のＬＥＤ前駆体。

【請求項15】

前記メサ表面と前記バルク半導体表面との間の前記メサ構造の高さが、少なくとも２００ｎｍである、請求項１１～１４のいずれか１項に記載のＬＥＤ前駆体。

【請求項16】

メサ表面の表面積が、１００μｍ×１００μｍ以下である、請求項１１～１５のいずれか１項に記載のＬＥＤ前駆体。

【請求項17】

前記メサ表面と前記バルク半導体層表面との間の前記メサ構造の高さは、少なくとも、前記メサ構造の前記メサ表面の断面幅に等しい、請求項１１～１６のいずれか１項に記載のＬＥＤ前駆体。

【請求項18】

発光ダイオードアレイ前駆体であって、
ＩＩＩ族窒化物を備える第１の半導体層であって、前記第１の半導体層は、複数のメサ構造を備え、各メサ構造は、バルク半導体表面および複数のメサ表面を含む成長表面を画定するように、前記第１の半導体層の主面から延在する、第１の半導体層と、
前記メサ表面の各々および前記バルク半導体表面を覆うように、前記第１の半導体層の前記成長表面上に設けられたモノリシックＬＥＤアレイ構造であって、前記モノリシックＬＥＤアレイ構造は複数の層を備え、各層はＩＩＩ族窒化物を備え、前記複数の層は、
第２の半導体層、
前記第２の半導体層上に設けられた活性層であって、光を生成するように構成されている、活性層、および
前記活性層上に設けられたｐ型半導体層
を含む、モノリシックＬＥＤアレイ構造と
を備え、前記メサ表面の各々を覆う前記ｐ型半導体層の各メサ部分と、前記バルク半導体表面を覆う前記ｐ型半導体層のバルク部分との間にポテンシャル障壁が設けられており、前記ポテンシャル障壁は、前記メサ表面を覆う前記ｐ型半導体層の前記メサ部分の各々を囲み、
前記第２の半導体層は、非ドープＩＩＩ族窒化物を備える、発光ダイオードアレイ前駆体。

【発明の詳細な説明】

【技術分野】

【0001】

開示の分野
本開示は、ＩＩＩ族窒化物半導体に関する。特に、本開示は、ＩＩＩ族窒化物半導体を備える発光ダイオード（ＬＥＤ）に関する。

【背景技術】

【0002】

背景
マイクロＬＥＤアレイは、一般に、１００×１００μｍ^２以下のサイズを有するＬＥＤのアレイとして定義される。マイクロＬＥＤアレイは、スマートウォッチ、ヘッドウェアディスプレイ、ヘッドアップディスプレイ、カムコーダ、ビューファインダ、マルチサイト励起源、およびピコプロジェクタなどの様々なデバイスにおける使用に適したマイクロディスプレイ／プロジェクタ内の自己発光部品である。

【発明の概要】

【発明が解決しようとする課題】

【0003】

１つのタイプのマイクロＬＥＤアレイは、ＩＩＩ族窒化物から形成された複数のＬＥＤを備える。ＩＩＩ族窒化物ＬＥＤは、例えば、活性発光領域内にＧａＮならびにＩｎＮおよびＡｌＮとのその合金を備える無機半導体ＬＥＤである。ＩＩＩ族窒化物ＬＥＤは、従来の大面積ＬＥＤ、例えば発光層が有機化合物である有機発光ダイオード（ＯＬＥＤ）よりも著しく高い電流密度で駆動することができ、より高い光パワー密度を放出することができる。結果として、所与の方向における光源の単位面積当たりに放出される光の量として定義されるより高いルミナンス（輝度）が、マイクロＬＥＤを、高い輝度を必要とする、またはそれから恩恵を受ける用途に適したものにする。例えば、高輝度から恩恵を受ける用途は、高輝度環境のディスプレイまたはプロジェクタを含み得る。さらに、ＩＩＩ族窒化物マイクロＬＥＤアレイは、他の従来の大面積ＬＥＤと比較して、ルーメン毎ワット（ｌｍ／Ｗ）で表される比較的高い発光効率を有することが知られている。ＩＩＩ族窒化物マイクロＬＥＤアレイの比較的高い発光効率は、他の光源と比較して電力使用を低減し、マイクロＬＥＤを携帯用デバイスに特に適したものにする。

【0004】

ＩＩＩ族窒化物からマイクロＬＥＤ、特にマイクロＬＥＤアレイを形成するための１つの方法は、米国特許第７，０８７，９３２号に記載されているような選択領域成長（ＳＡＧ）である。選択領域成長技術では、バッファ層上にマスクがパターニングされる。マスク内の材料は、成長条件において、追加の材料がマスク上に直接成長せず、下にあるバッファ層の表面の一部分を露出させる開口の内側のみに成長するようなものである。

【0005】

方向に沿って成長させたＩＩＩ族窒化物の選択領域成長の別の注目すべき特徴は、成長温度、圧力、およびＶ／ＩＩＩ比などの成長パラメータに応じて、ｃ面としても知られる（０００１）面に対する傾斜ファセットが、パターニングされたマスクの開口領域によって画定されるｃ面半導体の成長部分の周縁周りに得られることである。傾斜ファセットは、一般に、ウルツ鉱型結晶の

【0006】

【化1】

【0007】

に沿って配向され、ｃ面（半極性面）と比較して低減した分極場を呈する。
本発明の目的は、ＬＥＤ前駆体を形成するための改善された方法、ならびに従来技術の方法およびアレイに関連する問題の少なくとも１つに対処する改善されたＬＥＤ前駆体、または少なくともそれに対する商業的に有用な代替物を提供することである。

【課題を解決するための手段】

【0008】

開示の概要
本発明者らは、ＳＡＧ方法が、製造される層／デバイスの幾何学的形状に大きく依存することを認識した。したがって、異なるマスク形状を有する基板に対して同じＳＡＧ製造プロセスを実行すると、開口サイズの局所的な変動に起因してドーピングプロファイルおよび層組成の望ましくない局所的な変動が生じる可能性がある。さらに、レイアウトの違いに起因して、異なる基板にわたるドーピングプロファイルおよび層組成の変動もあり得る。すなわち、ＳＡＧによって形成されたＬＥＤデバイスの各層のドーピングプロファイル／合金組成は、デバイスの幾何学的形状に依存し得る。その結果、デバイスまたはデバイスのアレイの幾何学的形状のわずかな変化が、デバイスの各層のＳＡＧプロセスが再度較正されることを必要とし得る。

【0009】

さらに、本発明者らは、ＳＡＧプロセス中に、マスク層からの材料が堆積構造に組み込まれ得ることを認識した。例えば、マスキング層内の要素が、製造中にＳＡＧによって成長した材料に拡散し、成長したＬＥＤ構造の望ましくないドーピングをもたらす可能性がある。特に、ＳｉまたはＯ（例えば、ＳｉＮ_ｘ、ＳｉＯ _２）を含むマスキング層は、ＳＡＧによって成長させたＩＩＩ族窒化物層のＳｉまたはＯドーパントの供給源をもたらし得る。

【0010】

本開示の第１の態様によれば、発光ダイオード前駆体を形成する方法が提供される。本方法は、
（ａ）基板上にＩＩＩ族窒化物を備える第１の半導体層を形成するステップであって、第１の半導体層は、基板に対して第１の半導体層の反対側に成長表面を有する、第１の半導体層を形成するステップと、
（ｂ）第１の半導体層の成長表面がメサ表面およびバルク半導体層表面を備えるように、第１の半導体層の一部分を選択的に除去してメサ構造を形成するステップと、
（ｃ）メサ表面およびバルク半導体表面を覆うように、第１の半導体層の成長表面上にモノリシックＬＥＤ構造を形成するステップであって、モノリシックＬＥＤ構造は複数の層を備え、各層はＩＩＩ族窒化物を備え、複数の層は、
第２の半導体層、
第２の半導体層上に設けられた活性層であって、光を生成するように構成されている、活性層、および
活性層上に設けられたｐ型半導体層
を含む、モノリシックＬＥＤ構造を形成するステップと
を備え、メサ表面を覆うｐ型半導体層の第１の部分と、バルク半導体表面を覆うｐ型半導体層の第２の部分との間にポテンシャル障壁が設けられており、ポテンシャル障壁は、メサ表面を覆うｐ型半導体層の第１の部分を囲む。

【0011】

ＳＡＧ方法では、モノリシックＬＥＤ構造をバッファ層の露出部分上に成長させることができる。モノリシックＬＥＤ構造は、マスク層によって覆われたバッファ層の部分上には成長しない。第１の態様の方法では、モノリシックＬＥＤ構造は、マスク層の存在なしに基板上に過成長される。したがって、モノリシックＬＥＤ構造を製造する方法は、マスクレス過成長方法である。これにより、第１の半導体層の成長表面上にモノリシックＬＥＤ構造が形成される。したがって、モノリシックＬＥＤ構造の層は、第１の半導体層のメサ表面およびバルク半導体表面を覆うように成長表面上に形成される。

【0012】

成長表面上に形成されたメサ構造は、モノリシックＬＥＤ構造の幾何学的形状を規定するのに役立つ。したがって、既知のＳＡＧ方法とは対照的に、ＬＥＤ構造の選択的成長のための開口を画定するためにマスク層は必要とされない。むしろ、モノリシックＬＥＤ構造は、メサ構造を覆うように成長表面の上に成長される。メサ構造を覆うことによって、形成されたモノリシックＬＥＤ構造は、当該技術分野において知られているＳＡＧ法によって成長されたモノリシックＬＥＤ構造と同様の傾斜ファセットを有することができる。

【0013】

有利には、第１の態様の方法は、マスク層の存在なしにモノリシックＬＥＤ構造を成長表面上に形成することを可能にする。したがって、第１の態様の方法は、材料のリサイクルおよびマスク層の汚染に関連する問題を低減または排除する。

【0014】

第１の態様の方法は、傾斜した側壁によって囲まれた実質的に平坦な上面を有するモノリシックＬＥＤ構造をもたらすことが理解されよう。したがって、モノリシックＬＥＤ構造は、実質的に台形の断面を有することができる。そのような台形断面は、台形断面の傾斜した側壁がＬＥＤ前駆体の発光面に向けてより大きい割合の光を導くことができるため、光抽出効率を高めることができる。

【0015】

さらに、第１の態様の方法は、メサ表面およびバルク半導体表面を含む成長表面全体にわたるモノリシックＬＥＤ構造の層の形成を含む。モノリシックＬＥＤ構造の層は、ＳＡＧと同様の製造プロセスを使用して形成することができる。しかしながら、第１の態様の方法では、モノリシックＬＥＤ構造の層は、成長表面全体にわたって形成される（すなわち、マスク層が存在しない）。したがって、モノリシックＬＥＤ構造の層の形成は、形成されるＬＥＤ前駆体の幾何学的形状の変動に対する感受性が低い。その結果、ＬＥＤ前駆体を形成する方法は、デバイスの幾何学的形状が変更されるたびにモノリシックＬＥＤ前駆体の層を形成するために実行される較正プロセスを低減または排除することができる。

【0016】

特に、第１の態様の方法では、ＬＥＤ前駆体の幾何学的形状は、形成されるメサ構造の幾何学的形状によって影響され得る。例えば、台形断面を有するＬＥＤ前駆体を形成する場合、メサ構造の高さおよび表面積は、形成されるＬＥＤ前駆体の所望の高さおよび表面積を制御するために変化させることができる。したがって、形成されるＬＥＤ前駆体のアスペクト比は、選択的除去ステップを使用して調整することができる。モノリシックＬＥＤ構造がメサ構造の上に堆積される後続のステップは、ＬＥＤ前駆体のアスペクト比に関係なく、一定に保つことができる。対照的に、ＳＡＧプロセスでは、ＬＥＤ構造の台形断面のアスペクト比を変更すると、堆積ステップのうちの１つ以上を再較正する必要があり得る。

【0017】

ＳＡＧ技術とは異なり、モノリシックＬＥＤ構造は、バルク半導体層表面全体を含む成長表面全体にわたって成長することが理解されよう。メサ構造によって画定されるモノリシックＬＥＤ構造の部分内に電荷担体を閉じ込めるために、モノリシックＬＥＤ構造のｐ型層にポテンシャル障壁が設けられる。ｐ型層は、ｐ型層の第１の部分を通って流れる電荷担体を閉じ込める（すなわち、電荷担体をメサ構造内に閉じ込める）ために、メサ表面を覆うｐ型半導体層の第１の部分とバルク半導体表面を覆うｐ型半導体層の第２の部分との間に設けられる。

【0018】

ＬＥＤ前駆体における「前駆体」という用語では、記載されているＬＥＤ前駆体が必ずしも、光の放出を可能にするようなＬＥＤの電気接点も、関連する回路も含まないことに留意されたい。無論、第１の態様のＬＥＤ前駆体を形成する方法は、さらなる電気接点および関連する回路の追加を排除するものではない。したがって、本開示における前駆体という用語の使用は、最終製品（すなわち、ＬＥＤ、ＬＥＤアレイなど）を含むことを意図している。

【0019】

いくつかの実施形態では、第１の半導体層は、ｎ型ドープ半導体層であってもよい。すなわち、第１の半導体層は、電子供与体ドーパントを含んでもよい。

【0020】

いくつかの実施形態では、第２の半導体層は、ｎ型ドープ半導体層であってもよい。第１の半導体層がｎ型ドープ半導体層を備えるいくつかの実施形態では、第２の半導体層は、より低い密度の電子供与体を含んでもよい。

【0021】

代替的に、いくつかの実施形態では、第２の半導体層は、非ドープＩＩＩ族窒化物を備える。第２の半導体層を非ドープ層（すなわち、意図的なドーピングを含まない）（または電荷担体密度がより低い）として提供することによって、結果として得られるモノリシックＬＥＤ構造の抵抗率を、ＬＥＤ構造の側壁領域において増加させることができる。したがって、電荷担体をメサ構造内に、およびメサ表面上に設けられた複数の層を通してより効率的に閉じ込めることができ、それによってＬＥＤの効率を高めることができる。

【0022】

いくつかの実施形態では、第２の半導体層は、成長表面上に形成されて、第１の半導体層のメサ表面上の第２の半導体層の一部分と、第１の半導体層のバルク半導体表面上の第２の半導体層の一部分との間に延在する傾斜した側壁を提供する。したがって、第２の半導体層を第１の半導体層のメサ構造上に過成長させて、メサ表面を備え、ＬＥＤの活性層を上に形成することができる傾斜した側壁によって囲まれたＩＩＩ族窒化物半導体層を提供することができる。重要なことに、この構造は、マスク層の存在なしで形成され得る。

【0023】

いくつかの実施形態では、活性層は、第１の波長の光を生成するように構成される。例えば、活性層は、少なくとも４００ｎｍの波長を有する光を生成するように構成されてもよい。したがって、活性層は、ＬＥＤディスプレイでの使用に適した可視光を生成することができる。いくつかの実施形態では、活性層は、７００ｎｍ以下の波長を有する光を生成することができる。いくつかの実施形態では、活性層は、複数の量子井戸（多重量子井戸層）を備え得る。

【0024】

本開示の実施形態によれば、電荷担体をメサ構造内に閉じ込めるためのｐ型層内のポテンシャル障壁は、いくつかの方法で提供することができる。

【0025】

いくつかの実施形態では、ｐ型半導体層はＡｌを備え、ｐ型半導体層の第１の部分とｐ型半導体層の第２の部分との間にポテンシャル障壁が提供されるように、メサ表面を覆うｐ型半導体層の第１の部分よりも高濃度のＡｌがｐ型半導体層の側壁部分に組み込まれるように形成される。

【0026】

いくつかの実施形態では、メサ構造を覆うｐ型半導体層の第１の部分を取り囲むｐ型半導体層の一部分が選択的に除去される。例えば、ｐ型半導体層の一部分がエッチングにより選択的に除去されてもよい。いくつかの実施形態では、選択的に除去されるメサ構造を取り囲むｐ型半導体層の部分は、ｐ型半導体層の厚さを部分的にのみ貫通してもよい。したがって、ｐ型半導体層の残りの部分は、より高い抵抗を有する比較的薄い区画を含むことができ、それによってポテンシャル障壁を提供する。いくつかの実施形態では、選択的に除去されるメサ構造を取り囲むｐ型半導体層の部分は、少なくともｐ型半導体層の厚さを通じて延在してもよい。したがって、形成されるポテンシャル障壁は、結果として生じる空隙によって画定され得、または空隙は、続いて絶縁材料によって充填され得る。

【0027】

本開示の第２の態様によれば、ＬＥＤアレイ前駆体を形成する方法が提供される。本方法は、
（ａ）基板上にＩＩＩ族窒化物を備える第１の半導体層を形成するステップであって、第１の半導体層は、基板に対して第１の半導体層の反対側に成長表面を有する、第１の半導体層を形成するステップと、
（ｂ）第１の半導体層の成長表面が複数のメサ表面およびバルク半導体層表面を備えるように、第１の半導体層の一部分を選択的に除去して複数のメサ構造を形成するステップと、
（ｃ）メサ表面およびバルク半導体表面を覆うように、第１の半導体層の成長表面上にモノリシックＬＥＤアレイ構造を形成するステップであって、モノリシックＬＥＤアレイ構造は複数の層を備え、各層はＩＩＩ族窒化物から形成され、複数の層は、
ｎ型半導体層、
ｎ型半導体層上に設けられた活性層であって、光を生成するように構成されている、活性層、および
活性層上に設けられたｐ型半導体層
を含む、モノリシックＬＥＤアレイ構造を形成するステップと
を備え、各メサ表面を覆うｐ型半導体層の第１の部分と、バルク半導体表面を覆うｐ型半導体層のバルク部分との間にポテンシャル障壁が設けられており、ポテンシャル障壁は、メサ表面を覆うｐ型半導体層の各メサ部分を囲む。

【0028】

本開示の第２の態様による方法は、基板上に複数のモノリシックＬＥＤ構造を形成する方法を提供し、形成されるモノリシック構造の各々は、本開示の第１の態様の方法によって形成されるものと同様である。したがって、第２の態様による方法は、第１の態様に関して上述したすべての重要な特徴を含むことができる。

【0029】

アレイとは、複数のＬＥＤが形成されることを意味し、ＬＥＤは、モノリシック構造全体にわたって意図的に離間され、典型的には、ＬＥＤの六方最密充填アレイまたは正方形充填アレイなどの規則的なアレイを形成する。

【0030】

本開示の第３の態様によれば、ＬＥＤ前駆体が提供される。ＬＥＤ前駆体は、第１の半導体層と、モノリシックＬＥＤ構造とを備える。第１の半導体層はＩＩＩ族窒化物を備え、第１の半導体層は、バルク半導体表面およびメサ表面を含む成長表面を画定するように第１の半導体層の主面から延在するメサ構造を含む。モノリシックＬＥＤ構造は、モノリシックＬＥＤ構造がメサ表面およびバルク半導体表面を覆うように、第１の半導体層の成長表面上に設けられる。モノリシックＬＥＤ構造は複数の層を備え、各層はＩＩＩ族窒化物を備え、複数の層は、ｎ型半導体層、ｎ型半導体層上に設けられ、光を生成するように構成された活性層、および、活性層上に設けられたｐ型半導体層を含む。メサ表面を覆うｐ型半導体層の第１の部分と、バルク半導体表面を覆うｐ型半導体層の第２の部分との間にポテンシャル障壁が設けられており、ポテンシャル障壁は、メサ表面を覆うｐ型半導体層の第１の部分を囲む。

【0031】

第３の態様によるＬＥＤ前駆体は、第１の態様の方法によって形成され得るＬＥＤ前駆体を提供する。したがって、第３の態様によるＬＥＤ前駆体は、上述した第１の態様の重要な特徴のすべてに対応する特徴を組み込むことができる。

【0032】

いくつかの実施形態では、（バルク半導体表面２６に垂直な）メサ構造の高さは、メサ表面の断面幅以上である。すなわち、バルク半導体表面２６に垂直な少なくとも１つの面において、メサ構造の高さは、メサ表面の断面幅以上である。したがって、メサ構造の断面幅に対するメサ構造の高さは、ＬＥＤからの光抽出効率を高めるように最適化されたアスペクト比を有するＬＥＤ前駆体を提供することができる。

【0033】

本開示の第４の態様によれば、ＬＥＤアレイ前駆体が提供される。発光ダイオードアレイ前駆体は、第１の半導体層と、モノリシックＬＥＤアレイ構造とを備える。第１の半導体層はＩＩＩ族窒化物を備え、第１の半導体層は、複数のメサ構造を含み、各メサ構造は、バルク半導体表面および複数のメサ表面を含む成長表面を画定するように第１の半導体層の主面から延在する。モノリシックＬＥＤアレイ構造は、モノリシックＬＥＤアレイ構造がメサ表面の各々およびバルク半導体表面を覆うように、第１の半導体層の成長表面上に設けられる。モノリシックＬＥＤアレイ構造は複数の層を備え、各層はＩＩＩ族窒化物からを備え、複数の層は、ｎ型半導体層、ｎ型半導体層上に設けられ、光を生成するように構成された活性層、および、活性層上に設けられたｐ型半導体層を含む。メサ表面の各々を覆うｐ型半導体層のメサ部分と、バルク半導体表面を覆うｐ型半導体層のバルク部分との間にポテンシャル障壁が設けられており、ポテンシャル障壁は、メサ表面を覆うｐ型半導体層のメサ部分の各々を囲む。

【0034】

第４の態様によるＬＥＤ前駆体アレイは、第２の態様の方法によって形成され得るＬＥＤ前駆体アレイを提供する。したがって、第４の態様によるＬＥＤ前駆体アレイは、第３の態様による複数のＬＥＤを含んでもよい。したがって、ＬＥＤ前駆体アレイは、上述した第１の態様の重要な特徴のすべてに対応する特徴を組み込むことができる。

【0035】

図面の簡単な説明
ここで、本開示を、以下の非限定的な図面に関連して説明する。本開示のさらなる利点は、図面と併せて考慮すると、詳細な説明を参照することによって明らかである。

【図面の簡単な説明】

【0036】

【図1】メサ構造を含む第１の半導体層が設けられる、本開示の一実施形態による方法の中間ステップの図である。

【図2】過成長した第２の半導体層を有する第１の半導体層が設けられる、本開示の一実施形態による方法の中間ステップの図である。

【図3】モノリシックＬＥＤ構造が第１の半導体層上に設けられる、本開示の一実施形態による方法の中間ステップの図である。

【図4】マスク層が図３の中間構造上に設けられる、本開示の一実施形態による方法の中間ステップの図である。

【図5】本開示の一実施形態によるＬＥＤ前駆体の図である。

【図6】モノリシックＬＥＤ構造が第１の半導体層上に設けられる、本開示の一実施形態による方法の中間ステップの図である。

【図7】本開示の別の実施形態によるＬＥＤ前駆体の図である。

【図8】図８ａは第１の半導体層のメサ構造のＳＥＭ画像を示す図である。図８ｂは第１の半導体層のメサ構造のＳＥＭ画像を示す図である。図８ｃは過成長モノリシックＬＥＤアレイ構造のＳＥＭ画像を示す図である。図８ｄは過成長モノリシックＬＥＤアレイ構造のＳＥＭ画像を示す図である。

【図9】六角形の充填パターンを有する過成長モノリシックＬＥＤアレイ構造のＳＥＭ画像を示す図である。

【図10】複数のメサ構造と過成長した第２の半導体層とを含む第１の半導体層の断面ＳＥＭ像を示す図である。

【図11】複数のメサ構造と過成長した第２の半導体層とを含む第１の半導体層のさらなる断面ＳＥＭ像を示す図である。

【発明を実施するための形態】

【0037】

詳細な説明
本開示の一実施形態によれば、ＬＥＤ１を形成する方法が提供される。ここで、ＬＥＤの形成方法について図１～図４を参照して説明する。

【0038】

図１に示すように、その上にＬＥＤを形成するための基板１０を設けることができる。基板は、ＩＩＩ族窒化物電子デバイスの形成に適した任意の基板１０であってもよい。例えば、基板１０は、サファイア基板であってもよく、または、シリコン基板であってもよい。基板は、ＩＩＩ族窒化物層の形成に適した基板表面を提供するように構成された１つ以上のバッファ層を備えることができる。

【0039】

基板表面上に第１の半導体層２０を形成することができる。第１の半導体層２０はＩＩＩ族窒化物を備える。いくつかの実施形態では、第１の半導体層は、ｎ型ドープされてもよい。他の実施形態では、半導体層は意図的にドープされなくてもよい。

【0040】

例えば、図１の実施形態では、第１の半導体層２０はＧａＮを備える。ＧａＮは、適切なドーパント、例えばＳｉまたはＧｅを使用してｎ型ドープされてもよい。第１の半導体層２０は、ＩＩＩ族窒化物薄膜を製造するための任意の適切なプロセス、例えば、有機金属化学気相成長（ＭＯＣＶＤ）または分子線エピタキシ（ＭＢＥ）を使用して堆積されてもよい。第１の半導体層２０は、基板１０に対して第１の半導体層２０の反対側の、第１の半導体層２０の表面である第１の表面を有する。第１の表面は、ＬＥＤ構造の層が上に堆積される成長表面２２の少なくとも一部分を形成するために使用される。

【0041】

いくつかの実施形態では、第１の半導体層２０は、基板の表面に平行に設けられた（０００１）結晶面を有する基板上に形成されてもよい。

【0042】

第１の半導体層２０の成長表面２２は、その後、選択的除去プロセスを用いて成形されてもよい。したがって、第１の半導体層２０の成長表面２２がメサ表面２５およびバルク半導体層表面２６を備えるように、第１の半導体層２０の部分が選択的に除去されて、メサ構造２４が形成される。

【0043】

例えば、図１において、成長表面２２は、エッチングプロセスを使用して成形することができる。エッチングプロセスにおいて、メサ画定マスク層（図示せず）を、第１の半導体層２０の第１の表面上に堆積することができる。メサ画定マスク層は、成長表面のメサ表面２５を形成するように意図された第１の半導体層２０の部分をマスクするように構成される。次いで、第１の半導体層２０のマスクされていない部分をエッチャントを用いて選択的に除去することができる。エッチャントは、第１の半導体層２０の一部分をエッチング除去して、第１の半導体層２０のバルク半導体層表面２６を露出させることができる。すなわち、エッチャントは、第１の半導体層２０の厚さを完全にエッチングして基板１０を下方に露出させなくてもよい。次いで、メサ画定マスク層を第１の半導体層から除去することができる。上記のプロセスに従うことによって、第１の半導体層２０は、例えば図１に示すように、バルク半導体層表面２６上にモノリシックに設けられたメサ構造２４を提供するように成形することができる。

【0044】

いくつかの実施形態では、第１の半導体層２０のメサ表面部分は選択的に除去されなくてもよい。したがって、基板１０に対するメサ表面２５の配向は、選択的除去ステップ後に不変であり得る。したがって、メサ表面２５は、基板の表面に平行であり得る。いくつかの実施形態では、バルク半導体表面２６も基板１０と実質的に平行になるように、第１の半導体層がエッチングされる。したがって、第１の半導体層２０のメサ表面２５およびバルク半導体表面２６は両方とも、互いに実質的に平行な表面であり得る。いくつかの実施形態では、メサ表面２５およびバルク半導体表面２６は、第１の半導体層２０を形成するＩＩＩ族窒化物の（０００１）面に配向することができる。

【0045】

図１において、メサ構造２４は、バルク半導体表面２６およびメサ表面２５に対して実質的に垂直な側壁を有して示されている。他の実施形態では、メサ構造２４は、傾斜した側壁を有して形成されてもよい。例えば、異なるエッチャントを使用して、選択的除去プロセス中に形成される側壁の形状を制御することができる。

【0046】

次に、第１の半導体層２０の成長表面２２上にモノリシックＬＥＤ構造を形成することができる。モノリシックＬＥＤ構造は、メサ表面２５およびバルク半導体層表面２６を覆う。モノリシックＬＥＤ構造は複数の層を備え、各層はＩＩＩ族窒化物を備える。いくつかの実施形態では、ＩＩＩ族窒化物は、ＡｌＩｎＧａＮ、ＡｌＧａＮ、ＩｎＧａＮおよびＧａＮのうちの１つ以上を備える。

【0047】

モノリシックＬＥＤ構造は、単一部品として形成されたＬＥＤ構造の提供を参照する。すなわち、モノリシックＬＥＤ構造は、第１の半導体層上に単一部品として形成される。

【0048】

本開示の一実施形態では、図２に示すように、第２の半導体層３０を第１の半導体層２０上に堆積させることができる。第２の半導体層３０は、基板１０に対して第１の半導体層２０の反対側で、第１の半導体層２０上に形成される。したがって、第２の半導体層３０は、モノリシックＬＥＤ構造の複数の層のうちの第１の層を形成する。参考までに、図２は、図１の成長表面２２の輪郭を破線として概略的に示している。

【0049】

第２の半導体層３０は、ＩＩＩ族窒化物を成長させるための任意の適切な成長方法によって成長表面２２上に形成されてもよい。図２の実施形態では、第２の半導体層３０は、成長表面２２の上にモノリシックに形成される（すなわち、過成長方法）。第２の半導体層３０は、成長表面２２の実質的に全体を覆う連続層として形成されてもよい。第２の半導体層３０は、ＩＩＩ族窒化物薄膜を製造するための任意の適切なプロセス、例えば、有機金属化学気相成長（ＭＯＣＶＤ）または分子線エピタキシ（ＭＢＥ）を使用して堆積されてもよい。

【0050】

第２の半導体層３０はＩＩＩ族窒化物を備える。図２の実施形態では、第２の半導体層３０はＧａＮを備える。第２の半導体層は、ｎ型ドープされていてもよい。ＧａＮは、適切なドーパント、例えばＳｉまたはＧｅを使用してｎ型ドープされてもよい。図２の実施形態では、第２の半導体層３０は意図的にドープされていない。したがって、第２の半導体層３０は、（実質的に）ドープされていない層であってもよい。実質的にドープされないことにより、ＩＩＩ族窒化物層は、有意な量のドーパント元素を含まないが、製造プロセスの結果としていくらかの不純物が存在し得ることが理解される。したがって、実質的にドープされていないＩＩＩ族窒化物は、意図的にドープされなくてもよい。ドープされていない半導体から第２の半導体層３０を形成することにより、ＬＥＤを通る電荷担体の流れをメサ構造２４内により効率的に閉じ込めることができる。

【0051】

第１の半導体層２０上に第２の半導体層３０を成長させることにより、第２の半導体層は、第１の半導体層２０の結晶構造に対応する結晶構造を有することができる。例えば、第１の半導体層２０のメサ表面２５がＩＩＩ族窒化物の（０００１）面に配向している場合、第２の半導体層３０も同様の結晶方位で成長することができる。

【0052】

図２の実施形態では、第２の半導体層３０は、成長表面２２上に形成されて、第１の半導体層のメサ表面２５上の第２の半導体層の第１の部分３４と、第１の半導体層のバルク半導体表面２６上の第２の半導体層の第２の部分３６との間に延在する傾斜した側壁部分３３を提供する。したがって、第２の半導体層３０を第１の半導体層２０のメサ構造２４上に過成長させて、第２の半導体層のメサ表面３５を備え、傾斜した側壁部分３３によって囲まれたＩＩＩ族窒化物半導体層を提供することができる。したがって、第２の半導体層３０は、基板に垂直な規則的な台形断面を有する柱を形成するためにメサ構造２４上に過成長することができ、第２の半導体層のメサ表面３５は台形断面の実質的に平坦な上面を形成する。第２の半導体層のメサ表面３５は、層が上に形成される基板表面に平行な面に配向することができる。

【0053】

「規則的な台形断面」とは、柱が底部よりも頂部で狭く、傾斜した直線状の側面を有して、実質的に平坦な上面を有することを意味する。これは、円錐台形状、またはより大きい可能性として、３つ以上の側面、典型的には６つの側面を有する切頭角錐形状をもたらし得る。「規則的な台形断面」という記載は、メサ構造２４の上に成長した第２の半導体層の第１の部分３４を参照する。台形断面は、第２の半導体層の連続した平面部分の上に延在する第２の半導体層の不連続部分である。

【0054】

柱の台形断面の先細の側面が、本明細書においては側壁部分３３として参照される。
いくつかの実施形態では、柱の側壁部分３３は、第１の半導体層に平行な面に対して実質的に一定の角度（α）を有する。すなわち、柱の側面と第１の半導体に平行な面との間の角度は大きく変化しない。例えば、角度αは５０°～７０°であり、より好ましくは５８°～６４°であり、最も好ましくは約６２°である。

【0055】

したがって、いくつかの実施形態では、柱の側壁部分３３は、第１の半導体層２０の結晶構造の（０００１）面に対して傾斜することができる。傾斜した側壁は、ＳＡＧによって生成される構造と同様に、一般に、ウルツ鉱型結晶の

【0056】

【化2】

【0057】

に沿って配向され、ｃ面（半極性面）と比較して低減した分極場を呈する。
いくつかの実施形態では、第２の半導体層３０の柱は、切頭六角錐である。

【0058】

このとき、図２に示すように、第２の半導体層３０上に活性層４０を形成することができる。活性層４０は、モノリシックＬＥＤ構造の一部分として第１の波長の光を生成するように構成されている。

【0059】

図２の実施形態では、活性層４０は、１つ以上の量子井戸層（図示せず）を備えることができる。したがって、活性層４０は多重量子井戸層であってもよい。活性層４０内の量子井戸層は、ＩＩＩ族窒化物半導体、好ましくはＩｎを備えるＩＩＩ族窒化物合金を備えることができる。例えば、図２の実施形態では、活性層４０は、ＧａＮとＩｎ_ｚＧａ_１－ｚＮとが交互になった層を備えることができ、０＜Ｚ≦１である。量子井戸層の厚さおよびＩｎ含有量は、活性層によって生成される光の波長を制御するために制御され得る。活性層４０は、第２の半導体層３０の露出表面の相当部分（例えば、すべて）を覆う連続層として形成されてもよい。活性層４０は、ＩＩＩ族窒化物薄膜を製造するための任意の適切なプロセス、例えば、有機金属化学気相成長（ＭＯＣＶＤ）または分子線エピタキシ（ＭＢＥ）を使用して堆積されてもよい。

【0060】

第２の半導体層３０上への活性層４０の堆積は、メサ表面２５上の第２の半導体層の第１の部分３５上では比較的高い堆積速度で、かつ傾斜した側壁上では著しく低い堆積速度で行われ得る。この効果は、様々な表面の異なる結晶面配向から生じ、傾斜した側壁３５上よりもメサ表面２５の上がより厚い活性層４０をもたらす。この効果は、英国特許第１８１１１０９．６号明細書にさらに詳細に記載されている。

【0061】

次いで、モノリシックＬＥＤ構造のさらなる層を、第２の半導体層３０に対して活性層４０の反対側で、活性層４０上に堆積させることができる。図３は、第１の半導体層２０の成長表面２２上に形成されているモノリシックＬＥＤ構造を形成する複数の層の例を示す。モノリシックＬＥＤ構造の複数の層は、各々、連続層として形成されてもよい。

【0062】

図３の実施形態では、非ドープＧａＮを備える第２の半導体層３０が第１の半導体層２０上に形成される。図３の第１の半導体層は、ｎ型ドープＧａＮを備える。第２の半導体層３０の上には、上述したように、活性層４０が設けられている。

【0063】

図３の実施形態では、活性層４０上に電子ブロック層５０が設けられている。電子ブロック層５０は、第２の半導体層３０が設けられた活性層４０の側面とは反対側で、活性層４０の側面上に設けられている。電子ブロック層５０はＩＩＩ族窒化物を備える。電子ブロック層５０は、活性層４０の露出表面の相当部分（例えば、すべて）を覆う連続層として形成されてもよい。電子ブロック層５０は、活性層３０からモノリシックＬＥＤ構造のｐ型半導体層６０への電子の流れを低減するように構成される。例えば、図３の実施形態では、電子ブロック層５０はＡｌ_ｘＧａ_１－ｘＮを備えることができる。適切な電子ブロック層５０のさらなる詳細は、少なくともＳｃｈｕｂｅｒｔ，Ｅ．（２００６）．Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅｓ．Ｃａｍｂｒｉｄｇｅ：Ｃａｍｂｒｉｄｇｅ Ｕｎｉｖｅｒｓｉｔｙ Ｐｒｅｓｓに見出すことができる。

【0064】

図３に示すように、活性層４０の上には、ｐ型半導体層６０が設けられている。ｐ型半導体層６０は、活性層４０が設けられた電子ブロック層５０の側面とは反対側で、電子ブロック層５０の側面上に設けられている。ｐ型半導体層６０はＩＩＩ族窒化物を備える。ｐ型半導体層は、適切な電子受容体、例えばＭｇでドープされる。ｐ型半導体層６０は、活性層４０（または存在する場合は電子ブロック層５０）の露出表面の相当部分（例えば、すべて）を覆う連続層として形成されてもよい。

【0065】

したがって、ｐ型半導体層６０は、メサ構造２４と実質的に位置合わせされた第１の部分６４を備えてもよい。すなわち、ｐ型半導体層の第１の部分６５の表面は、メサ表面２５の上に位置合わせされて設けられている（すなわち、それぞれの表面の中心が位置合わせされている）。ｐ型半導体層６０はまた、メサ表面２４から離れたバルク半導体表面２６の少なくとも一部分を覆う第２の部分を備える。したがって、モノリシックＬＥＤ構造は、一般に、メサ表面２５の上に設けられた第１の部分と、メサ表面２４から離れたバルク半導体表面２６の少なくとも一部分を覆う第２の部分とを有すると考えられ得る。

【0066】

ＬＥＤのメサ表面２５の上の活性層内の電荷担体閉じ込めを改善するために、本開示による方法は、メサ表面２５を覆うモノリシックＬＥＤ構造の第１の部分とバルク半導体表面２６を覆うモノリシックＬＥＤ構造の第２の部分との間にポテンシャル障壁を形成し、ポテンシャル障壁は、メサ表面２５を覆うｐ型半導体層の第１の部分を取り囲む。すなわち、本開示による方法は、規則的な台形形状の実質的に平坦な表面の上部接触表面とバルク半導体表面２６の上に形成された層との間にポテンシャル障壁を提供する。

【0067】

そのようなポテンシャル障壁を形成するための１つの方法が図３および図４に概略的に示されている。図４および図５の実施形態は、図３に示すデバイスの製造後のさらなる処理ステップを示す。

【0068】

図４において、電子ブロック層５０に対してｐ型半導体層６０の反対側で、ｐ型半導体層６０の表面上にマスク層７０が形成される。

【0069】

マスク層７０は、ｐ型半導体層６０上に選択的に設けられてもよい。マスク層７０は、１つ以上の開口を画定するように設けることができる。開口は、選択的に除去されるべきｐ型半導体層６０の領域を露出させるように構成することができる。例えば、開口は、メサ構造を覆うｐ型半導体層の第１の部分６４を囲むｐ型半導体層の第３の部分６１を画定することができる。次いで、ポテンシャル障壁を提供するために、ｐ型半導体層の第３の部分６１を、例えばエッチングによって選択的に除去することができる。例えば、図４の実施形態では、ｐ型半導体層の第３の部分６１は、ｐ型半導体層６０の傾斜した側壁部分である。

【0070】

図４および図５の実施形態では、異方性エッチャントを使用して、ｐ型半導体層の第３の部分６１を選択的に除去することができる。異方性エッチャント、例えばＫＯＨは、基板と平行に配向した平面（例えば、（０００１）結晶面と配向した表面）よりも速い速度でＩＩＩ族窒化物の傾斜した側壁領域を優先的にエッチングすることができる。したがって、マスク層７０は、ｐ型半導体層６０の傾斜した側壁領域に対応するｐ型半導体層の第１の部分６５およびｐ型半導体層の第３の部分６１の表面と位置を合わせてこれらを露出させる開口を画定するように設けることができる。次いで、異方性エッチャントは、所望の量の材料を除去するために、傾斜した側壁領域内のｐ型半導体層６０を著しく高い速度で優先的にエッチングすることができる。

【0071】

図５は、ｐ型半導体層の第３の部分６１の選択的除去によるポテンシャル障壁の形成後に得られたＬＥＤ前駆体の概略図を示す。図５に示すように、ｐ型半導体層６０が、層の厚さを通じて選択的に除去されて、下の層（図５の実施形態における電子ブロック層５０）が露出される。したがって、選択的除去ステップは、ｐ型半導体層の第１の部分６４を取り囲むモノリシックＬＥＤ構造内にチャネルを形成する。これにより、ｐ型半導体層６０において、メサ表面２５を覆うｐ型半導体層の第１の部分６５と、バルク半導体表面２６を覆うｐ型半導体層の第２の部分６６との間にポテンシャル障壁が形成される。ポテンシャル障壁は、動作中にデバイスの活性層のメサ構造領域内の電荷担体の閉じ込めを増加させるために設けられる。

【0072】

本開示による方法の他の実施形態では、選択的に除去されるチャネルの深さを変えることができる。例えば、いくつかの実施形態では、チャネルは、ｐ型半導体層の第３の部分６１の厚さを部分的にのみ通って延在してもよい。上記の側壁表面上のモノリシックＬＥＤ構造の堆積速度の変化と組み合わせて、ｐ型半導体層の第３の部分６１の厚さを減少させることによって、ｐ型半導体層の第３の部分６１の残りの部分は、ｐ型半導体層の第１の部分６５と第２の部分６６との間に大きい抵抗を呈することができ、それによってポテンシャル障壁が効果的に提供される。他の実施形態では、チャネルは、モノリシックＬＥＤ構造の他の層のうちの１つ以上の厚さを通じて少なくとも部分的に延在してもよい。

【0073】

そのようなポテンシャル障壁を形成するためのさらなる方法が図６および図７に概略的に示されている。

【0074】

図６は、第１の半導体層２０、第２の半導体層３０および活性層４０を備える構造を示す。図６の構造は、図１～図３に関連して上述した方法ステップによって形成することができる。

【0075】

図６の構造の形成に続いて、図７に示すように、活性層４０上にｐ型半導体層６０が形成される。ｐ型半導体層６０は、第２の半導体層３０に対して活性層４０の反対側に形成される。いくつかの実施形態では、図３に示すように、ｐ型半導体層６０と活性層４０との間に電子ブロック層５０を設けることができる。

【0076】

図７の実施形態において、ｐ型半導体層６０はＡｌを含むＩＩＩ族窒化物を備える。ｐ型半導体層６０は、ｐ型半導体層の側壁部分６３とｐ型半導体層の第１の部分６４との間にポテンシャル障壁が提供されるように、メサ表面２５を覆うｐ型半導体層の第１の部分６４よりも高濃度のＡｌがｐ型半導体層の側壁部分６３に組み込まれるように形成することができる。ｐ型半導体層の側壁部分６３と第１の部分６４とのＡｌ組成の差は、第１の部分と側壁部分との間のバンドギャップの変化が室温においてｋＴ ｅＶより大きく（すなわち、約０．２６ｅＶより大きく）なるようなものとすることができる。

【0077】

例えば、ｐ型半導体層の側壁部分６３は、ｐ型Ａｌ_ｘＧａ_１－ｘＮを備えてもよく、２≦ｘ≦５０％であり、ｐ型半導体層の第１の部分６４は、ｐ型Ａｌ_ｙＧａ_１－ｙＮを備えてもよく、１≦ｙ≦１５％である。

【0078】

上述したように、第２の半導体層３０の傾斜した側壁は、成長表面が傾斜した側壁であるか、または基板に実質的に平行であるかに応じて、ＩＩＩ族窒化物の堆積速度の変動をもたらす。ｐ型半導体層６０の成長について、成長速度の差は、ｐ型半導体層６０へのＡｌの取り込みにも影響する。したがって、傾斜した側壁部分６３は、同じ堆積プロセスを使用して第１の部分６４よりも高いＡｌ含有量を有して形成することができる。したがって、モノリシックＬＥＤ構造のｐ型半導体層の第１の部分６４に電流を閉じ込めるための所望のポテンシャル障壁は、さらなるパターニング工程なしで形成することができる。

【0079】

上述したように、複数の層を有するＬＥＤ前駆体を提供することができる。
第１の半導体層２０は、１００ｎｍ～８μｍ、好ましくは３μｍ～５μｍの厚さを有してもよい。第１の半導体層２０の部分を選択的に除去して、バルク半導体表面２６に垂直な高さが少なくとも１００ｎｍ、２００ｎｍ、３００ｎｍ、または５００ｎｍのメサ構造を画定することができる。メサ構造の高さは、５μｍ以下であってもよい。いくつかの実施形態では、メサ構造は、１μｍ～３μｍの高さを有してもよい。

【0080】

第２の半導体層３０は、第１の半導体層２０のメサ表面２４上に少なくとも５ｎｍの厚さを有してもよい。第２の半導体層３０の厚さは４μｍ以下であってもよい。

【0081】

活性層３０の実質的に平坦な第１の部分３４は、３０ｎｍ～１５０ｎｍ、いくつかの実施形態では４０ｎｍ～６０ｎｍの厚さを有してもよい。

【0082】

電子ブロック層５０の実質的に平坦な第１の部分４４は、５ｎｍ～５０ｎｍ、いくつかの実施形態では２０ｎｍ～４０ｎｍの厚さを有してもよい。例えば、図３の実施形態では、電子ブロック層は３３ｎｍの厚さを有してもよい。堆積速度の変動に起因して、上述したように、電子ブロック層５０の側壁領域内の電子ブロック層５０の厚さは、少なくとも０．５ｎｍから約２５ｎｍまでの厚さを有することができる。例えば、図３の実施形態では、電子ブロック層５０は側壁領域において約７ｎｍの厚さを有してもよい。

【0083】

ｐ型半導体層６０の実質的に平坦な第１の部分６４は、少なくとも５０ｎｍ、６０ｎｍ、７０ｎｍ、８０ｎｍ、９０ｎｍ、または１００ｎｍの厚さを有してもよい。ｐ型半導体層６０の実質的に平坦な第１の部分６４は、３００ｎｍ、２５０ｎｍ、または２００ｎｍ以下の厚さを有してもよい。例えば、図３の実施形態では、ｐ型半導体層６０の実質的に平坦な第１の部分６４は、約１００ｎｍの厚さを有してもよい。

【0084】

いくつかの実施形態では、（バルク半導体表面２６に垂直な）メサ構造の高さは、メサ表面の断面幅以上である。すなわち、バルク半導体表面２６に垂直な少なくとも１つの面において、メサ構造の高さは、メサ表面の断面幅以上である。したがって、メサ構造の断面幅に対するメサ構造の高さは、ＬＥＤからの光抽出効率を高めるように最適化されたアスペクト比を有するＬＥＤ前駆体を提供することができる。

【0085】

例えば、いくつかの実施形態では、１００μｍ×１００μｍ以下の表面積を有するメサ表面２５を設けることができる。特に、メサ表面は、４μｍ×４μｍ以下の表面積を有することができる。したがって、メサ構造の高さは、少なくとも４μｍであってもよい。

【0086】

上記のようなＬＥＤ前駆体の形成後、ＬＥＤ前駆体は、ＬＥＤを提供するためにさらなる処理ステップを受けることができる。例えば、いくつかの実施形態では、基板１０は、第１の半導体層２０の発光面２１を露出させるために除去することができる。

【0087】

好ましくは、レンズ（すなわち、ドーム形状の表面）などの光抽出機構も発光面に設けることができる。例えば、ＬＥＤからの光抽出効率を高めるために、発光面２１にレンズ（または他のドーム形状構造）を形成することができる。いくつかの実施形態では、レンズは、発光面２１上の各ＬＥＤと位置合わせされる。各レンズは、モノリシックＬＥＤ構造の基部（すなわち、台形形状の基部）の表面積に対応する発光面２１の表面積を覆うことができる。いくつかの実施形態では、レンズ（ドーム形状表面）は、発光面２１から第１の半導体層２０を選択的に除去することによって発光面２１によって形成することができる。ＬＥＤの発光面２１に光抽出機構を与えることにより、ＬＥＤの光抽出効率を高めることができる。

【0088】

本開示の一実施形態によれば、発光ダイオード前駆体１が提供される。ＬＥＤ前駆体は、第１の半導体層２０と、第２の半導体層３０と、活性層４０と、ｐ型半導体層６０とを備える。

【0089】

第１の半導体層２０はＩＩＩ族窒化物を備える。図３に示すように、第１の半導体層２０は、基板１０上に設けることができる。基板１０は、サファイア、シリコンまたはＳｉＣを備えることができる。基板１０は、ＩＩＩ族窒化物層の形成に適した基板表面を提供するように構成された１つ以上のバッファ層を備えることができる。無論、いくつかの実施形態では、ＬＥＤ前駆体１は、上述の方法に従って製造することができ、その後、基板１０を除去することができる。いくつかの実施形態では、ＬＥＤ前駆体１は、バックプレーン電子基板（図示せず）に接合されてもよい。バックプレーン電子基板は、ＬＥＤ前駆体１を制御し接触させるように構成された電気回路および接点を備えることができる。いくつかの実施形態では、バックプレーン電子基板は、ｐ型半導体層６０に接合されてもよい。

【0090】

図５および図７によれば、第１の半導体層２０は、バルク半導体表面２６およびメサ表面２５を含む成長表面２２を画定するように第１の半導体層２０の主面から延在するメサ構造２４を含む。主面とは、第１の半導体層２０の全表面積の相当部分を形成する第１の半導体層２０の表面を意味すると理解される。例えば、図５および図７において、成長表面２２を形成する主面は、基板１０に対して第１の半導体層２０の反対側に設けられた、第１の半導体層２０の表面である。

【0091】

メサ構造２４は、第１の半導体層２０のバルク半導体表面２６から延在する柱であると考えることができる。メサ構造２４は、例えば、上記の方法で説明したように、第１の半導体層２０のバルク半導体表面２６とモノリシックに形成される。メサ構造２４は、任意の断面形状（すなわち、第１の半導体層２０を平面視したときの柱の形状）を有する柱であってもよい。例えば、メサ構造２４は、断面が正多角形の柱であってもよい。特に、メサ構造２４は、楕円（または円）柱、角柱、または六角柱であってもよい。図８ ａは、第１の半導体層２０の複数のメサ構造２４の一例を示し、各メサ構造２４は円柱である。

【0092】

図５および図７に示す実施形態において、メサ構造２４は、バルク半導体表面２６およびメサ表面２５に対して実質的に垂直な側壁を有して示されている。他の実施形態では、メサ構造２４は、傾斜した側壁を有して形成されてもよい。

【0093】

図５および図７に示すように、モノリシックＬＥＤ構造は、モノリシックＬＥＤ構造がメサ表面２５およびバルク半導体表面２６を覆うように、第１の半導体層２０の成長表面２２上に設けられる。

【0094】

上述のように、モノリシックＬＥＤ構造は複数の層を備える。各層は、ＩＩＩ族窒化物から形成される。モノリシックＬＥＤ構造は、第２の半導体層３０と、活性層４０と、ｐ型半導体層６０とを備える。いくつかの実施形態では、モノリシックＬＥＤ構造はまた、電子ブロック層５０も備えることができる。

【0095】

上述したように、第２の半導体層３０は、成長表面２２上に設けられて、第１の半導体層のメサ表面２５上の第２の半導体層の第１の部分３４と、第１の半導体層２０のバルク半導体表面２６上の第２の半導体層の第２の部分３６との間に延在する傾斜した側壁３３を提供する。したがって、第２の半導体層３０が第１の半導体層２０のメサ構造２４上に過成長されて、第１の部分３４を備え、傾斜した側壁３３によって囲まれたＩＩＩ族窒化物半導体層が提供される。したがって、第２の半導体層３０は、基板に垂直な規則的な台形断面を有する柱を形成するためにメサ構造２４上に過成長することができ、第２の半導体層の第１の部分３５の表面は実質的に平坦である。第１の部分３５の実質的に平坦な表面は、各層が形成される基板表面と平行な面内にあってもよい。

【0096】

活性層４０、電子ブロック層５０（存在する場合）、およびｐ型半導体層６０は、モノリシックＬＥＤ構造を形成するために、上述の方法に従って第２の半導体層３０上に設けられてもよい。そのようなモノリシックＬＥＤ構造の例は、少なくとも図５および図７に見ることもできる。

【0097】

ＬＥＤのメサ表面２５の上の活性層内の電荷担体閉じ込めを改善するために、本開示によるＬＥＤ前駆体は、メサ表面２５を覆うモノリシックＬＥＤ構造の第１の部分とバルク半導体表面２６を覆うモノリシックＬＥＤ構造の第２の部分との間にポテンシャル障壁を備え、ポテンシャル障壁は、メサ表面２５を覆うｐ型半導体層の第１の部分を取り囲む。すなわち、本開示による方法は、規則的な台形形状の実質的に平坦な表面とバルク半導体表面２６の上に形成された層との間にポテンシャル障壁を提供する。

【0098】

図５および図７に示すように、モノリシックＬＥＤ構造は、メサ表面を覆うｐ型半導体層の第１の部分６４と、バルク半導体表面を覆うｐ型半導体層の第２の部分６６との間にポテンシャル障壁が設けられるように形成され、ポテンシャル障壁は、メサ表面を覆うｐ型半導体層の第１の部分６４を囲む。

【0099】

図５の実施形態では、ポテンシャル障壁は、メサ表面を覆うｐ型半導体層の第１の部分６４を取り囲むｐ型半導体層の第３の部分６１を選択的に除去することによって形成することができる。図５に示すように、ｐ型半導体層６０が、層の厚さを通じて選択的に除去されて、下の層（図５の実施形態における電子ブロック層５０）が露出される。

【0100】

図７の実施形態において、ポテンシャル障壁は、Ａｌを含むＩＩＩ族窒化物を備えるｐ型半導体層６０を提供することによって形成されてもよい。ｐ型半導体層６０は、ｐ型半導体層の側壁部分６３とｐ型半導体層の第１の部分６４との間にポテンシャル障壁が提供されるように、メサ表面２５を覆うｐ型半導体層の第１の部分６４よりも高濃度のＡｌがｐ型半導体層の側壁部分６３に組み込まれるように提供される。ｐ型半導体層の側壁部分６３との第１の部分６４とのＡｌ組成の差は、バンドギャップの変化が室温においてｋＴ ｅＶより大きく（すなわち、約０．２６ｅＶより大きく）なるようなものとすることができる。

【0101】

例えば、ｐ型半導体層の側壁部分は、ｐ型Ａｌ_ｘＧａ_１－ｘＮを備えてもよく、２≦ｘ≦５０％であり、ｐ型半導体層のメサ表面部分６５は、ｐ型Ａｌ_ｙＧａ_１－ｙＮを備えてもよく、１≦ｙ≦１５％である。

【0102】

上述したように、第２の半導体層３０の傾斜した側壁３３は、成長表面が傾斜した側壁であるか、または基板に実質的に平行であるかに応じて、ＩＩＩ族窒化物の堆積速度の変動をもたらす。ｐ型半導体層６０の成長について、成長速度の差は、ｐ型半導体層６０へのＡｌの取り込みにも影響する。したがって、ｐ型半導体層の傾斜した側壁部分６３は、同じ堆積プロセスを使用してｐ型半導体層の第１の部分６５よりも高いＡｌ含有量を有して形成することができる。したがって、モノリシックＬＥＤ構造の第１の部分に電流を閉じ込めるための所望のポテンシャル障壁は、さらなるパターニング工程なしで形成することができる。
したがって、本開示の一実施形態によるＬＥＤ前駆体を提供することができる。

【0103】

本開示の別の実施形態によれば、ＬＥＤアレイ前駆体を形成する方法を提供することができる。

【0104】

この方法によれば、ＩＩＩ族窒化物を備える第１の半導体層２０が基板１０上に形成される。第１の半導体層は、基板１０に対して第１の半導体層２０の反対側に、成長表面２２を有する。したがって、第１の半導体層２０は、図１～図５および図６～図７の実施形態について上述したのと実質的に同じ方法で形成することができる。

【0105】

次に、第１の半導体層２０の成長表面２２が複数のメサ表面２５およびバルク半導体層表面２６を備えるように、第１の半導体層２０の部分が選択的に除去されて複数のメサ構造２４が形成される。したがって、本方法のこのステップは、複数のメサ構造２４が形成されることを除いて、ＬＥＤ前駆体を形成する方法の対応するステップと実質的に同じである。

【0106】

複数のメサ構造２４は、第１の半導体層２０の基板成長表面２２の全体にわたって規則的に離間していてもよい。例えば、メサ構造は、メサ構造２４の六方最密充填アレイまたは正方形充填アレイで提供されてもよい。図８ａは、複数のメサ構造２４を含む第１の半導体層の走査型電子顕微鏡（ＳＥＭ）画像を示す。図８ａに示すように、第１の半導体層２０の一部分として、複数のメサ構造２４が設けられている。メサ構造２４の各々は、円柱形状（円形断面）の柱である。図８ｂは、図８ａに示すメサ構造２４のうちの１つの拡大図を示す。

【0107】

次いで、モノリシックＬＥＤアレイ構造が第１の半導体層２０の成長表面上に形成され、結果、モノリシックＬＥＤアレイ構造の第１の部分がそれぞれのメサ表面２５を覆い、モノリシックＬＥＤアレイ構造の第２の部分がバルク半導体表面２６を覆う。モノリシックＬＥＤアレイ構造は複数の層を備える。各層は、ＩＩＩ族窒化物から形成される。モノリシックアレイ構造は、第２の半導体層３０と、第２の半導体層３０上に設けられた活性層４０と、活性層４０上に設けられたｐ型半導体層６０とを含む。いくつかの実施形態では、モノリシックＬＥＤ構造はまた、活性層４０と第２の半導体層６０との間に設けられた電子ブロック層５０も備えてもよい。

【0108】

モノリシックＬＥＤアレイ構造は、単一部品として形成されたＬＥＤアレイ構造の提供を参照する。すなわち、モノリシックＬＥＤアレイ構造は、第１の半導体層上に単一部品として形成される。

【0109】

モノリシックＬＥＤアレイ構造の層は、ＬＥＤ前駆体を形成する方法について上述したのと実質的に同じプロセスを使用して提供することができる。モノリシックＬＥＤアレイ構造／モノリシックＬＥＤ構造を形成するための実質的に同じプロセスを、製造されているＬＥＤの数または形状にかかわらず使用することができることが理解されよう。したがって、本開示の過成長方法は、製造プロセスの相当部分がＬＥＤアレイの幾何学的形状とは無関係であるＬＥＤアレイ前駆体の形成方法を提供する。

【0110】

図８ｃおよび図８ｄは、過成長モノリシックＬＥＤアレイ構造を有する複数のメサ構造のＳＥＭ画像を示す。モノリシックＬＥＤアレイ構造は、図８ａに示すものと同様の複数のメサ構造２４上に形成されている。図８ａ～図８ｄでは、メサ構造２４は正方形充填アレイパターンで形成されている。図９は、過成長モノリシックＬＥＤアレイ構造を有するメサ構造のさらなるアレイのＳＥＭ画像を示す。図９において、メサ構造２４は、図示されているアレイ構造を提供するために、六方最密充填アレイパターンで構成されている。

【0111】

いくつかの実施形態では、第２の半導体層３０は、第１の半導体層２０と同じ材料を備えてもよい。例えば、第１の半導体層２０および第２の半導体層３０は、Ｓｉでｎ型ドープされたＧａＮを備えてもよい。したがって、第２の半導体層３０は、第１の半導体層の成長表面２２上に、実質的に同じ格子定数でモノリシックに形成されてもよい。結果として形成される構造は、第１の半導体層２０と第２の半導体層３０との界面に実質的に連続した結晶構造を有してもよい。図１０および図１１は、本開示の方法に従って形成された第１の半導体層２０および第２の半導体層３０のＳＥＭ画像を示す。図１０および図１１のＳＥＭ画像では、第１の半導体層２０のメサ構造２４と第２の半導体層３０との界面は検出されない。

【0112】

メサ表面２５を覆うｐ型半導体層の各第１の部分６４と、バルク半導体表面２６を覆うｐ型半導体層のバルク部分６６との間にポテンシャル障壁が設けられる。ポテンシャル障壁は、それぞれのメサ表面２５を覆うｐ型半導体層の各第１の部分６４を取り囲む。

【0113】

各ＬＥＤの各メサ表面２５の上の活性層４０内の電荷担体閉じ込めを改善するために、各ＬＥＤ内で、メサ表面２５を覆うモノリシックＬＥＤ構造の第１の部分とバルク半導体表面２６を覆うモノリシックＬＥＤ構造の第２の部分との間にポテンシャル障壁が形成され、ポテンシャル障壁は、メサ表面２５を覆うｐ型半導体層の第１の部分を取り囲む。すなわち、本開示による方法は、規則的な台形形状の実質的に平坦な表面の上部接触表面とバルク半導体表面２６の上に形成された層との間にポテンシャル障壁を提供する。

【0114】

ＬＥＤアレイの各モノリシックＬＥＤ構造のポテンシャル障壁は、いくつかの方法で形成することができる。例えば、各モノリシックＬＥＤ構造のポテンシャル障壁は、実質的に図５を参照して上述したように、または実質的に図７を参照して上述したように形成することができる。

【0115】

図５の実施形態について、ポテンシャル障壁は、メサ表面を覆うｐ型半導体層の各第１の部分６４を取り囲むｐ型半導体層の第３の部分６１を選択的に除去することによって形成することができる。図５に示すように、ｐ型半導体層６０が、層の厚さを通じて選択的に除去されて、下の層（図５の実施形態における電子ブロック層５０）が露出される。

【0116】

図７の実施形態について、ポテンシャル障壁は、Ａｌを含むＩＩＩ族窒化物を備えるｐ型半導体層６０を提供することによって形成されてもよい。ｐ型半導体層６０は、ｐ型半導体層の側壁部分６３とｐ型半導体層の第１の部分６４との間にポテンシャル障壁が提供されるように、メサ表面２５を覆うｐ型半導体層の第１の部分６４よりも高濃度のＡｌがｐ型半導体層の側壁部分６３に組み込まれるように提供される。ｐ型半導体層の側壁部分６３との第１の部分６４とのＡｌ組成の差は、バンドギャップの変化が室温においてｋＴ ｅＶより大きく（すなわち、約０．２６ｅＶより大きく）なるようなものとすることができる。

【0117】

したがって、ＬＥＤアレイ前駆体が提供される。
ＬＥＤアレイ前駆体は、第１の半導体層２０と、第２の半導体層３０と、活性層４０と、ｐ型半導体層６０とを備える。

【0118】

第１の半導体層２０はＩＩＩ族窒化物を備える。図３に示すように、第１の半導体層２０は、基板１０上に設けることができる。基板１０は、サファイア、シリコンまたはＳｉＣを備えることができる。基板１０は、ＩＩＩ族窒化物層の形成に適した基板表面を提供するように構成された１つ以上のバッファ層を備えることができる。無論、いくつかの実施形態では、ＬＥＤアレイ前駆体は、上述の方法に従って製造することができ、その後、基板１０を除去することができる。いくつかの実施形態では、ＬＥＤアレイ前駆体は、バックプレーン電子基板に接合されてもよい。バックプレーン電子基板は、ＬＥＤアレイ前駆体のＬＥＤを制御し接触させるように構成された電気回路および接点を備えることができる。いくつかの実施形態では、バックプレーン電子基板は、ｐ型半導体層６０に接合されてもよい。したがって、第１の半導体層は、実質的に上で概説した方法に従って提供することができる。

【0119】

図５および図７に示す実施形態と同様に、第１の半導体層２０は、バルク半導体表面２６およびメサ表面２５を含む成長表面２２を画定するように第１の半導体層の主面から延在する複数のメサ構造２４を含む。上述のように、複数のメサ構造２４を備える第１の半導体層の一例を図８ａに示す。

【0120】

図５および図７に示す実施形態と同様に、モノリシックＬＥＤアレイ構造は、モノリシックＬＥＤアレイ構造がメサ表面２５およびバルク半導体表面２６を覆うように、第１の半導体層２０の成長表面２２上に設けられる。上述したように、モノリシックＬＥＤアレイ構造の一例が図８ｃおよび図８ｄに示されている。

【0121】

上述のように、モノリシックＬＥＤアレイ構造は複数の層を備える。各層は、ＩＩＩ族窒化物から形成される。モノリシックＬＥＤアレイ構造は、第２の半導体層３０と、活性層４０と、ｐ型半導体層６０とを備える。いくつかの実施形態では、モノリシックＬＥＤアレイ構造はまた、電子ブロック層５０も備えることができる。モノリシックＬＥＤアレイ構造の層の各々は、連続層として形成されてもよい。したがって、モノリシックＬＥＤアレイ構造の層の各々は、上述したモノリシックＬＥＤ構造と同様の方法で提供することができる。そのようなモノリシックＬＥＤ構造の例は、少なくとも図５および図７に見ることもできる。

【0122】

ＬＥＤアレイ前駆体の各メサ表面２５の上の活性層内の電荷担体閉じ込めを改善するために、アレイの各ＬＥＤ前駆体は、それぞれのメサ表面２５を覆う各モノリシックＬＥＤ構造の第１の部分とバルク半導体表面２６を覆う各モノリシックＬＥＤ構造の第２の部分との間にポテンシャル障壁を備え、ポテンシャル障壁は、それぞれのメサ表面２５を覆う各ｐ型半導体層の第１の部分を取り囲む。すなわち、本開示による方法は、規則的な台形形状の各実質的に平坦な表面とバルク半導体表面２６の上に形成された層との間にポテンシャル障壁を提供する。

【0123】

図５および図７を参照すると、各モノリシックＬＥＤアレイ構造は、メサ表面を覆うｐ型半導体層の第１の部分６４と、バルク半導体表面を覆うｐ型半導体層の第２の部分６６との間にポテンシャル障壁が設けられるように形成され、ポテンシャル障壁は、メサ表面を覆うｐ型半導体層の第１の部分６５を囲む。

【0124】

図５および上記の説明を参照すると、ポテンシャル障壁は、メサ表面を覆うｐ型半導体層の第１の部分６４を取り囲むｐ型半導体層の第３の部分６１を選択的に除去することによって形成することができる。図５に示すように、ｐ型半導体層６０を、層の厚さを通じて選択的に除去して、下の層（図５の実施形態における電子ブロック層５０）が露出させることができる。

【0125】

図７を参照すると、ポテンシャル障壁は、Ａｌを含むＩＩＩ族窒化物を備えるｐ型半導体層６０を提供することによって形成されてもよい。ｐ型半導体層６０は、ＬＥＤアレイ前駆体内の各ＬＥＤ前駆体について、ｐ型半導体層の側壁部分６３とｐ型半導体層の第１の部分６５との間にポテンシャル障壁が提供されるように、メサ表面２５を覆うｐ型半導体層の第１の部分６４よりも高濃度のＡｌがｐ型半導体層６０の側壁部分６３に組み込まれるように提供される。ｐ型半導体層の側壁部分６３との第１の部分６４とのＡｌ組成の差は、バンドギャップの変化が室温においてｋＴ ｅＶより大きく（すなわち、約０．２６ ｅＶより大きく）なるようなものとすることができる。

【0126】

例えば、ｐ型半導体層の側壁部分６３は、ｐ型Ａｌ_ｘＧａ_１－ｘＮを備えてもよく、２≦ｘ≦５０％であり、ｐ型半導体層のメサ表面部分６５は、ｐ型Ａｌ_ｙＧａ_１－ｙＮを備えてもよく、１≦ｙ≦１５％である。

【0127】

上述したように、第２の半導体層３０の傾斜した側壁は、成長表面が傾斜した側壁であるか、または基板に実質的に平行であるかに応じて、ＩＩＩ族窒化物の堆積速度の変動をもたらす。ｐ型半導体層６０の成長について、成長速度の差は、ｐ型半導体層６０へのＡｌの取り込みにも影響する。したがって、傾斜した側壁部分６３は、同じ堆積プロセスを使用してｐ型半導体層の第１の部分６５よりも高いＡｌ含有量を有して形成することができる。したがって、モノリシックＬＥＤ構造のメサ表面部分に電流を閉じ込めるための所望のポテンシャル障壁は、さらなるパターニング工程なしで形成することができる。

【0128】

したがって、本開示の一実施形態によるＬＥＤ前駆体を提供することができる。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】