(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-01-16
(45)【発行日】2024-01-24
(54)【発明の名称】温度検出回路
(51)【国際特許分類】
G01K 7/00 20060101AFI20240117BHJP
G01K 7/01 20060101ALI20240117BHJP
【ＦＩ】
G01K7/00 321C
G01K7/01 C
G01K7/00 321J
【請求項の数】
11
(21)【出願番号】P 2020017095
(22)【出願日】2020-02-04
(65)【公開番号】P2021124342
(43)【公開日】2021-08-30
【審査請求日】2022-12-21
(73)【特許権者】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100105924
【弁理士】
【氏名又は名称】森下 賢樹
(74)【代理人】
【識別番号】100133215
【弁理士】
【氏名又は名称】真家 大樹
(72)【発明者】
【氏名】小野 克幸
(72)【発明者】
【氏名】橋本 望
【審査官】平野 真樹
(56)【参考文献】
【文献】特開２０１３－２０５０８５（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０１Ｋ ７／００，７／０１
(57)【特許請求の範囲】
【請求項1】
電流密度が異なる２つのＰＮ接合の順方向電圧の差分にもとづく正の温度特性を有する第１電圧と、ＰＮ接合の順方向電圧にもとづく負の温度特性を有する第２電圧と、を生成する電圧生成回路と、
前記第１電圧と前記第２電圧を比較するコンパレータと、
を備え、
前記コンパレータは、その入力オフセット電圧が前記第２電圧に応じて変化するように構成されることを特徴とする温度検出回路。
【請求項2】
前記コンパレータは、差動対と、
前記差動対にテイル電流を供給するテイル電流源と、
前記差動対に負荷として接続されるカレントミラー回路と、
を含み、
前記カレントミラー回路に、前記第２電圧に応じたオフセット電流が入力されることを特徴とする請求項１に記載の温度検出回路。
【請求項3】
電流密度が異なる２つのＰＮ接合の順方向電圧の差分にもとづく正の温度特性を有する第１電圧と、ＰＮ接合の順方向電圧にもとづく負の温度特性を有する第２電圧と、を生成する電圧生成回路と、
前記第１電圧と前記第２電圧を比較するコンパレータと、
を備え、
前記コンパレータは、
差動対と、
前記差動対にテイル電流を供給するテイル電流源と、
前記差動対に負荷として接続されるカレントミラー回路と、
を含み、
前記カレントミラー回路に、前記第２電圧に応じたオフセット電流が入力されることを特徴とする温度検出回路。
【請求項4】
前記電圧生成回路は、サイズが異なるバイポーラトランジスタのペアを有するＰＴＡＴ（Proportional To Absolute Temperature）電流源を含み、前記第１電圧は、前記ＰＴＡＴ電流源において生成されるＰＴＡＴ電流に比例し、
前記第２電圧は、前記ＰＴＡＴ電流源の前記バイポーラトランジスタのペアの一方の電圧降下に応じていることを特徴とする請求項１から３のいずれかに記載の温度検出回路。
【請求項5】
前記電圧生成回路は、前記ＰＴＡＴ電流を前記第１電圧に変換する第１Ｉ／Ｖ変換回路と、
前記バイポーラトランジスタのペアの前記一方の電圧降下を定数倍する定数倍回路と、
をさらに含むことを特徴とする請求項４に記載の温度検出回路。
【請求項6】
電流密度が異なる２つのＰＮ接合の順方向電圧の差分にもとづく正の温度特性を有する第１電圧と、ＰＮ接合の順方向電圧にもとづく負の温度特性を有する第２電圧と、を生成する電圧生成回路と、
前記第１電圧と前記第２電圧を比較するコンパレータと、
を備え、
前記電圧生成回路は、サイズが異なるバイポーラトランジスタのペアを有するＰＴＡＴ（Proportional To Absolute Temperature）電流源を含み、
前記第１電圧は、前記ＰＴＡＴ電流源において生成されるＰＴＡＴ電流に比例し、
前記第２電圧は、前記ＰＴＡＴ電流源の前記バイポーラトランジスタのペアの一方の電圧降下に応じており、
前記電圧生成回路は、
前記ＰＴＡＴ電流を前記第１電圧に変換する第１Ｉ／Ｖ変換回路と、
前記バイポーラトランジスタのペアの前記一方の電圧降下を定数倍する定数倍回路と、
をさらに含むことを特徴とする温度検出回路。
【請求項7】
前記第１Ｉ／Ｖ変換回路は、前記ＰＴＡＴ電流の経路上に設けられた抵抗を含むことを特徴とする請求項５または６に記載の温度検出回路。
【請求項8】
前記抵抗の抵抗値は、前記コンパレータの出力に応じて二値で変化することを特徴とする請求項７に記載の温度検出回路。
【請求項9】
前記定数倍回路は、前記バイポーラトランジスタのペアの前記一方の電圧降下を電流信号に変換するＶ／Ｉ変換回路と、
前記Ｖ／Ｉ変換回路の出力電流を、前記第２電圧に変換する第２Ｉ／Ｖ変換回路と、
を含むことを特徴とする請求項５から８のいずれかに記載の温度検出回路。
【請求項10】
前記コンパレータは、差動対と、
前記差動対にテイル電流を供給するテイル電流源と、
前記差動対に負荷として接続されるカレントミラー回路と、
を含み、
前記テイル電流は、前記Ｖ／Ｉ変換回路が生成する前記電流信号に応じており、
前記カレントミラー回路には、前記Ｖ／Ｉ変換回路が生成するオフセット電流が供給されることを特徴とする請求項９に記載の温度検出回路。
【請求項11】
前記コンパレータは、前記Ｖ／Ｉ変換回路が生成する電流信号を可変係数倍した補正電流を前記カレントミラー回路に供給するリペア回路をさらに含み、前記可変係数はトリミング可能であることを特徴とする請求項１０に記載の温度検出回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、温度検出回路に関する。
【背景技術】
【0002】
半導体集積回路には、サーマルシャットダウンなどの過熱保護や過熱報知のために、温度検出回路が搭載される。図１は、従来の温度検出回路の一例を示す回路図である。温度検出回路９００は、温度依存電圧源９１０、基準電圧源９２０、コンパレータ９３０を備える。温度依存電圧源９１０は、ＰＮ接合を含むダイオード（あるいはバイポーラトランジスタ）と、ＰＮ接合に定電流を供給する電流源を含む。定電流でバイアスされたダイオードの順方向電圧Ｖｆ（Ｔ）は、負の温度係数を示す。温度依存電圧源９１０はこの性質を利用して、負の温度係数を有する電圧Ｖｆ（Ｔ）を生成する。基準電圧源９２０は、バンドギャップリファレンス回路であり、温度に依存しない基準電圧ＶＲＥＦを生成する。コンパレータ９３０は、負の温度係数の電圧Ｖｆを基準電圧ＶＲＥＦと比較し、比較結果を示す信号ＴＥＭＰ＿ＤＥＴを出力する。
【0003】
図２は、図１の温度検出回路の動作を説明する図である。上段は、負温特の電圧Ｖｆと基準電圧ＶＲＥＦの温度依存性を示し、下段は、温度Ｔと温度検出信号ＴＥＭＰ＿ＤＥＴの関係を示す。温度が低い領域では、Ｖｆ＞ＶＲＥＦであり、温度が上昇するに従い、Ｖｆが低下していき、あるしきい値温度ＴＴＨにおいて、電圧ＶｆとＶＲＥＦの大小関係が反転し、コンパレータ９３０の出力が変化する。この温度検出回路９００によれば、それが集積化される半導体装置の温度が、あるしきい値を超えたこと（あるいは下回ったこと）を検出することができる。
【先行技術文献】
【特許文献】
【0004】
【文献】特開２０００－２４１２５２号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
温度検出回路のしきい値ＴＴＨは、プロセスばらつき、電源電圧変動、マッチングばらつきの影響を受ける。プロセスばらつき、電源電圧変動を総称して、ＰＶばらつきという。またマッチングばらつきとは、ペアリングした素子のミスマッチであり、ペアリングした素子間（トランジスタ同士、あるいは抵抗同士）の相対精度が悪化するばらつきをいう。
【0006】
ＰＶばらつきによるしきい値温度の変動は、キャンセルすることができるが、マッチングばらつきによるしきい値温度の変動はキャンセルできず、したがって最終的なしきい値温度の安定性は、マッチングばらつきの影響が支配的となる。本発明者らがシミュレータを用いて図１の温度検出回路９００について検討したところ、マッチングばらつきに起因するしきい値温度の変動が大きいという問題を認識するに至った。
【0007】
本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、しきい値温度のばらつきや変動を抑制した温度検出回路の提供にある。
【課題を解決するための手段】
【0008】
本発明のある態様は、温度検出回路に関する。温度検出回路は、電流密度が異なる２つのＰＮ接合の順方向電圧の差分にもとづく正の温度特性を有する第１電圧と、ＰＮ接合の順方向電圧にもとづく負の温度特性を有する第２電圧と、を生成する電圧生成回路と、第１電圧と第２電圧を比較するコンパレータと、を備える。
【0009】
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。さらに、この項目（課題を解決するための手段）の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。
【発明の効果】
【0010】
本発明のある態様によれば、温度検出回路のしきい値温度のばらつきや変動を抑制できる。
【図面の簡単な説明】
【0011】
【図1】従来の温度検出回路の一例を示す回路図である。
【図3】実施の形態に係る温度検出回路のブロック図である。
【図6】実施例１に係る温度検出回路のブロック図である。
【図7】実施例２に係る温度検出回路のブロック図である。
【図8】コンパレータの構成例を示す回路図である。
【図9】実施例３に係る温度検出回路の回路図である。
【図11】コンパレータに導入される入力オフセット電圧ＶＯＦＳを示す図である。
【発明を実施するための形態】
【0012】
（実施の形態の概要）
本明細書に開示される一実施の形態は、温度検出回路に関する。温度検出回路は、電流密度が異なる２つのＰＮ接合の順方向電圧の差分にもとづく正の温度特性を有する第１電圧と、ＰＮ接合の順方向電圧にもとづく負の温度特性を有する第２電圧と、を生成する電圧生成回路と、第１電圧と第２電圧を比較するコンパレータと、を備える。
本明細書に開示される一実施の形態は、温度検出回路に関する。温度検出回路は、電流密度が異なる２つのＰＮ接合の順方向電圧の差分にもとづく正の温度特性を有する第１電圧と、ＰＮ接合の順方向電圧にもとづく負の温度特性を有する第２電圧と、を生成する電圧生成回路と、第１電圧と第２電圧を比較するコンパレータと、を備える。
【0013】
この構成によれば、第１電圧と第２電圧の相対的な電位がばらついたときの、しきい値温度の変動幅を小さくできる。
【0014】
コンパレータは、その入力オフセット電圧が第２電圧に応じて変化するように構成されてもよい。これにより、しきい値温度のばらつき、変動を一層抑制できる。
【0015】
コンパレータは、差動対と、差動対にテイル電流を供給するテイル電流源と、差動対に負荷として接続されるカレントミラー回路と、を含んでもよい。カレントミラー回路に、第２電圧に応じたオフセット電流が入力されてもよい。これにより、ＰＮ接合のサイズなどのばらつきに起因するしきい値温度のばらつきを低減できる。
【0016】
電圧生成回路は、ベースコレクタ間が結線された第１バイポーラトランジスタと、ベースコレクタ間が結線され、第１バイポーラトランジスタよりサイズが大きい第２バイポーラトランジスタと、第２バイポーラトランジスタのコレクタに接続される抵抗と、第２バイポーラトランジスタに流れる電流を折り返して第１バイポーラトランジスタに供給するカレントミラー回路と、を含んでもよい。第１電圧は、第２バイポーラトランジスタに流れる電流に比例してもよい。
【0017】
第２電圧は、第１バイポーラトランジスタのベースエミッタ間電圧に応じていてもよい。
【0018】
電圧生成回路は、サイズが異なるバイポーラトランジスタのペアを有するＰＴＡＴ（Proportional To Absolute Temperature）電流源を含んでもよい。第１電圧は、ＰＴＡＴ電流源が生成するＰＴＡＴ（Proportional To Absolute Temperature）電流に比例し、第２電圧は、ＰＴＡＴ電流源のバイポーラトランジスタのペアの一方の電圧降下に応じていてもよい。
【0019】
電圧生成回路は、ＰＴＡＴ電流を第１電圧に変換する第１Ｉ／Ｖ変換回路と、バイポーラトランジスタのペアの一方の電圧降下を定数倍する定数倍回路と、をさらに含んでもよい。
【0020】
第１Ｉ／Ｖ変換回路は、ＰＴＡＴ電流の経路上に設けられた抵抗を含んでもよい。これにより、抵抗の電圧降下を、第１電圧として取り出すことができる。
【0021】
抵抗の抵抗値は、コンパレータの出力に応じて二値で変化してもよい。これによりコンパレータにヒステリシスをもたせることができる。
【0022】
定数倍回路は、バイポーラトランジスタのペアの一方の電圧降下を電流信号に変換するＶ／Ｉ変換回路と、Ｖ／Ｉ変換回路の出力電流を、第２電圧に変換する第２Ｉ／Ｖ変換回路と、を含んでもよい。
【0023】
コンパレータは、差動対と、差動対にテイル電流を供給するテイル電流源と、差動対に負荷として接続されるカレントミラー回路と、を含んでもよい。テイル電流は、Ｖ／Ｉ変換回路が生成する電流信号に応じており、カレントミラー回路には、Ｖ／Ｉ変換回路が生成するオフセット電流が供給されてもよい。これによりコンパレータに、温度に依存せず、プロセスばらつきに依存する入力オフセット電圧を導入できる。
【0024】
コンパレータは、Ｖ／Ｉ変換回路が生成する電流信号を可変係数倍した補正電流をカレントミラー回路に供給するリペア回路をさらに含み、可変係数はトリミング可能であってもよい。
【0025】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【0026】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
【0027】
図３は、実施の形態に係る温度検出回路１００のブロック図である。温度検出回路１００は、半導体チップに集積化され、半導体チップの温度が、所定のしきい値より高いか低いかを判定する。温度検出回路１００は、主として電圧生成回路１１０およびコンパレータ１３０を備える。電圧生成回路１１０は、電流密度が異なる２つのＰＮ接合の順方向電圧の差分ΔＶｆにもとづく正の温度特性を有する第１電圧Ｖ１と、ＰＮ接合の順方向電圧Ｖｆにもとづく負の温度特性を有する第２電圧Ｖ２と、を生成する。第１電圧Ｖ１は、いわゆるＰＴＡＴ（Proportional To Absolute Temperature）電圧である。
【0028】
コンパレータ１３０は、第１電圧Ｖ１と第２電圧Ｖ２を比較し、比較結果を示す温度検出信号ＴＥＭＰ＿ＤＥＴを出力する。コンパレータ１３０はヒステリシスを有していてもよい。
【0029】
以上が温度検出回路１００の基本構成である。続いてその動作を説明する。図４は、図３の温度検出回路１００の動作を説明する図である。図４の上段は、第１電圧Ｖ１および第２電圧Ｖ２の温度依存性を示し、下段は、温度Ｔと温度検出信号ＴＥＭＰ＿ＤＥＴの関係を示す。
【0030】
Ｖ１＜Ｖ２の状態では、コンパレータ１３０の出力である温度検出信号ＴＥＭＰ＿ＤＥＴは第１レベル（この例ではロー）をとり、Ｖ１＞Ｖ２の状態では、温度検出信号ＴＥＭＰ＿ＤＥＴは第２レベル（この例ではハイ）をとる。
【0031】
ここで第１電圧Ｖ１は、温度Ｔが上昇するほど大きくなり、第２電圧Ｖ２は、温度Ｔが上昇するほど小さくなる。２つの電圧Ｖ１およびＶ２は、あるしきい値温度ＴＴＨにおいて交差するから、温度検出信号ＴＥＭＰ＿ＤＥＴは、温度Ｔとしきい値ＴＴＨとの大小関係を示すこととなる。なお後述のように、コンパレータ１３０に入力オフセット電圧ＶＯＦＳを持たせる場合には、Ｖ１とＶ２の電位差が、入力オフセット電圧ＶＯＦＳに等しくなったときに、コンパレータ１３０の出力が変化することとなる。
【0032】
以上が温度検出回路１００の動作である。続いてその利点を説明する。
【0033】
簡単のため、ＰＶばらつきやマッチングばらつきによって、コンパレータに入力される２つの電圧の少なくとも一方が、上側あるいは下側にオフセットするものとする。ここでは理解の容易化のため、図１の温度検出回路９００、図３の温度検出回路１００それぞれにおいて、負の温度係数を有する電圧Ｖｆ，Ｖ２が高電位側にＶＳＨＩＦＴだけオフセットするものとする。図５（ａ）は、図１の温度検出回路９００におけるオフセットの影響を示す図であり、図５（ｂ）は、図３の温度検出回路１００におけるオフセットの影響を示す図である。
【0034】
図１の温度検出回路９００では、負の温度係数α（＜０）を有する電圧Ｖｆが、Ｖｆ’で示すようにＶＳＨＩＦＴだけ上側にシフトすると、しきい値温度ＴＴＨは、ΔＴＴＨ＝ＶＳＨＩＦＴ／｜α｜、高くなる。
【0035】
一方、図３の温度検出回路１００では、負の温度係数α（＜０）を有する電圧Ｖ２が、Ｖ２’に示すように、ＶＳＨＩＦＴだけ上側にシフトすると、しきい値温度ＴＴＨは、ΔＴＴＨ＝ＶＳＨＩＦＴ／（｜α｜＋β）、高くなる。βは、第２電圧Ｖ２の正の温度係数（Ｖ／度）である。
【0036】
【0037】
続いて、温度検出回路１００の第２の利点を説明する。図１の温度検出回路９００と図３の温度検出回路１００それぞれの、ＰＶばらつきおよびマッチングばらつきの影響について説明する。図１に示した従来の温度検出回路９００と、図３の温度検出回路１００について、回路シミュレータにより、ＰＶばらつきと、マッチングばらつきの大きさを検証した。
【0038】
従来回路では、ＰＶばらつきによるしきい値温度ＴＴＨの変動幅ΔＴＴＨは１４．６９度、マッチングばらつきに起因するしきい値温度ＴＴＨの変動幅ΔＴＴＨは９．３７度であり、全体として、２４．０６度の変動が見込まれる。
【0039】
これに対して図４の温度検出回路１００について、同じデバイスパラメータを用いてシミュレーションを行うと、ＰＶばらつきによるしきい値温度ＴＴＨの変動幅ΔＴＴＨは１８．５２度、マッチングばらつきに起因するしきい値温度ＴＴＨの変動幅ΔＴＴＨは２．０６度という結果が得られた。したがって全体としての変動幅ΔＴＴＨは２０．５８度となり、従来技術に比べて抑制することができる。
【0040】
上述したように、シフト量ＶＳＨＩＦＴのうち、ＰＶばらつきに起因する成分については、オフセット回路を追加することにより、ある程度低減することができる。一方で、シフト量ＶＳＨＩＦＴのうち、マッチングばらつきに起因する成分については、キャンセルすることができない。図３の温度検出回路１００は、図１の温度検出回路９００に比べて、マッチングばらつきの影響が小さいため（２．０６度と９．３７度でおよそ１／４倍）、オフセット回路を追加した場合に残留するしきい値温度ＴＴＨの変動幅ΔＴＴＨを小さくできる。
【0041】
本発明は、図３のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、方法に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。
【0042】
（実施例１）
図６は、実施例１に係る温度検出回路１００Ａのブロック図である。電圧生成回路１１０Ａは、ＰＴＡＴ電流源１１２、Ｉ／Ｖ変換回路１１４、定数倍回路１１６を含む。ＰＴＡＴ電流源１１２は、ＰＴＡＴ電流ＩＰＴＡＴを生成する。ＰＴＡＴ電流源１１２は、２つのダイオードＤ１，Ｄ２、抵抗Ｒ１およびカレントミラー回路ＣＭ１を含む。ダイオードＤ１，Ｄ２は、ベースコレクタ間を結線したバイポーラトランジスタであってもよい。
図６は、実施例１に係る温度検出回路１００Ａのブロック図である。電圧生成回路１１０Ａは、ＰＴＡＴ電流源１１２、Ｉ／Ｖ変換回路１１４、定数倍回路１１６を含む。ＰＴＡＴ電流源１１２は、ＰＴＡＴ電流ＩＰＴＡＴを生成する。ＰＴＡＴ電流源１１２は、２つのダイオードＤ１，Ｄ２、抵抗Ｒ１およびカレントミラー回路ＣＭ１を含む。ダイオードＤ１，Ｄ２は、ベースコレクタ間を結線したバイポーラトランジスタであってもよい。
【0043】
たとえば第２ダイオードＤ２は、第１ダイオードＤ１のｎ倍（たとえば８倍）のサイズを有しており、抵抗Ｒ１は、第２ダイオードＤ２と直列に接続される。カレントミラー回路ＣＭ１は、２つのノードＸ，Ｙの電位Ｖｘ，Ｖｙが等しくなるようにバイアスされ、このとき２つのダイオードＤ１，Ｄ２に流れる電流ＩＤ１，ＩＤ２が等しくなる。２つのダイオードＤ１，Ｄ２はサイズが異なっているから、それらに同じ電流が流れるとき、第１ダイオードＤ１の電流密度は、第２ダイオードＤ２の電流密度のｎ倍となる。このとき、２つのダイオードＤ１，Ｄ２の順方向電圧Ｖｆ１，Ｖｆ２の差分電圧ΔＶｆは、
ΔＶｆ＝Ｖｆ１－Ｖｆ２＝ＶＴｌｎ（ｎ）
となる。
ΔＶｆ＝Ｖｆ１－Ｖｆ２＝ＶＴｌｎ（ｎ）
となる。
【0044】
差分電圧ΔＶｆを温度で微分すると、
ｄΔＶｆ／ｄＴ＝（ｋ／ｑ）ｌｎ（ｎ）
を得る。ｋはボルツマン定数、ｑは電気素量であり、ｎを含めていずれも定数であるから、ΔＶｆは、絶対温度Ｔに比例した電圧となる。
ｄΔＶｆ／ｄＴ＝（ｋ／ｑ）ｌｎ（ｎ）
を得る。ｋはボルツマン定数、ｑは電気素量であり、ｎを含めていずれも定数であるから、ΔＶｆは、絶対温度Ｔに比例した電圧となる。
【0045】
差分電圧ΔＶｆは、抵抗Ｒ１の両端間に発生する。したがって、抵抗Ｒ１に流れる電流、言い換えれば、第２ダイオードＤ２に流れる電流ＩＤ２は、
ＩＤ２＝ΔＶｆ／Ｒ１
となり、絶対温度に比例（ＰＴＡＴ）した電流となる。カレントミラー回路ＣＭ１は、第２ダイオードＤ２に流れる電流ＩＤ２をコピーし、ＰＴＡＴ電流ＩＰＴＡＴとして出力する（この例ではソース）。なおＰＴＡＴ電流源１１２を天地反転して構成してもよく、この場合、ＰＴＡＴ電流ＩＰＴＡＴはシンクされる。
ＩＤ２＝ΔＶｆ／Ｒ１
となり、絶対温度に比例（ＰＴＡＴ）した電流となる。カレントミラー回路ＣＭ１は、第２ダイオードＤ２に流れる電流ＩＤ２をコピーし、ＰＴＡＴ電流ＩＰＴＡＴとして出力する（この例ではソース）。なおＰＴＡＴ電流源１１２を天地反転して構成してもよく、この場合、ＰＴＡＴ電流ＩＰＴＡＴはシンクされる。
【0046】
Ｉ／Ｖ変換回路１１４は、カレントミラー回路ＣＭ１が出力するＰＴＡＴ電流ＩＰＴＡＴを電圧信号である第１電圧Ｖ１に変換する。Ｉ／Ｖ変換回路１１４の変換利得をｇとするとき、Ｖ１＝ｇ×ＩＰＴＡＴとなり、第１電圧Ｖ１は、絶対温度に比例する（ＰＴＡＴ）電圧となる。
【0047】
また電圧生成回路１１０Ａは、２つのダイオードＤ１，Ｄ２の一方（この例ではＤ１）の順方向電圧Ｖｆ２に応じた第２電圧Ｖ２を出力する。たとえば定数倍回路１１６は、２つのダイオードＤ１，Ｄ２の一方（この例ではＤ１）の順方向電圧Ｖｆ１を定数倍（ｋ倍）し、第２電圧Ｖ２として出力する。
Ｖ２＝ｋ×Ｖｆ１
定電流でバイアスされたダイオード（ＰＮ接合）の順方向電圧Ｖｆは、負の温度特性を有し、その温度係数は、Ｔ＝３００Ｋ、Ｖｆ＝７５０ｍＶにおいて、－１．５ｍＶ／°Ｋとなることが知られている。したがって第２電圧Ｖ２の温度係数αは、（ｋ×－１．５）ｍＶ／°Ｋとなる。なお定数倍回路１１６を省略してもよく、この場合、ｋ＝１となる。
Ｖ２＝ｋ×Ｖｆ１
定電流でバイアスされたダイオード（ＰＮ接合）の順方向電圧Ｖｆは、負の温度特性を有し、その温度係数は、Ｔ＝３００Ｋ、Ｖｆ＝７５０ｍＶにおいて、－１．５ｍＶ／°Ｋとなることが知られている。したがって第２電圧Ｖ２の温度係数αは、（ｋ×－１．５）ｍＶ／°Ｋとなる。なお定数倍回路１１６を省略してもよく、この場合、ｋ＝１となる。
【0048】
（実施例２）
図７は、実施例２に係る温度検出回路１００Ｂのブロック図である。電圧生成回路１１０Ｂの基本的な構成は、図６の電圧生成回路１１０Ａと同様である。定数倍回路１１６は、Ｖ／Ｉ変換回路１１８およびＩ／Ｖ変換回路１２０を含む。Ｖ／Ｉ変換回路１１８は、第１ダイオードＤ１の順方向電圧Ｖｆ１を電流信号ＩＡに変換する。Ｉ／Ｖ変換回路１２０は、電流信号ＩＡを電圧信号に再変換し、第２電圧Ｖ２として出力する。またＶ／Ｉ変換回路１１８は、順方向電圧Ｖｆ１を電流信号ＩＢに変換する。
図７は、実施例２に係る温度検出回路１００Ｂのブロック図である。電圧生成回路１１０Ｂの基本的な構成は、図６の電圧生成回路１１０Ａと同様である。定数倍回路１１６は、Ｖ／Ｉ変換回路１１８およびＩ／Ｖ変換回路１２０を含む。Ｖ／Ｉ変換回路１１８は、第１ダイオードＤ１の順方向電圧Ｖｆ１を電流信号ＩＡに変換する。Ｉ／Ｖ変換回路１２０は、電流信号ＩＡを電圧信号に再変換し、第２電圧Ｖ２として出力する。またＶ／Ｉ変換回路１１８は、順方向電圧Ｖｆ１を電流信号ＩＢに変換する。
【0049】
コンパレータ１３０Ｂは、外部からオフセット調節端子ＯＦＳに供給されるオフセット電流ＩＯＦＳに応じて、入力オフセット電圧ＶＯＦＳが調節可能に構成される。オフセット調節端子ＯＦＳには、オフセット電流ＩＯＦＳとして、Ｖ／Ｉ変換回路１１８が生成する電流ＩＢが供給される。これにより、プロセスばらつきおよび電源変動に起因するしきい値温度ＴＴＨの変動をキャンセルすることができる。
【0050】
図８は、コンパレータ１３０Ｂの構成例を示す回路図である。コンパレータ１３０Ｂは、差動入力段１３２、出力段１３４、リペア回路１３６を備える。
【0051】
差動入力段１３２は、入力差動対１３８、テイル電流源１４０、負荷１４２を含む。テイル電流源１４０は、電流入力端子Ｃ１に供給される定電流ＩＣ１に比例したテイル電流ＩＴＡＩＬを、入力差動対１３８に供給する。
【0052】
負荷１４２は、カスコードカレントミラーであり、入力差動対１３８に接続される。カスコードカレントミラーは、バイアス端子ＢＩＡＳに供給される電圧ＶＢＩＡＳによってバイアスされる。また負荷１４２からは、オフセット端子ＯＦＳが引き出されている。
【0053】
出力段１３４は、差動入力段１３２の出力を、ハイ、ロー２値の信号に変換し、出力端子ＣＯＭＰＯＵＴから出力する。
【0054】
リペア回路１３６は、調節可能な補正電流（リペア電流ともいう）ＩＣＯＭＰ１，ＩＣＯＭＰ２を生成し、負荷１４２であるカスコードカレントミラーに供給する。オフセット電圧ＶＯＦＳを補正する方向によって、補正電流ＩＣＯＭＰ１とＩＣＯＭＰ２の一方が選択的に生成され、その電流量は、半導体チップの製造検査工程において、プロセスばらつきに起因するしきい値温度ＴＴＨがキャンセルされるように調整（トリミング）される。
【0055】
電流ＩＣ１，ＩＣ２およびオフセット電流ＩＯＦＳはすべて、第２電圧Ｖ２に比例した電流とするとよく、具体的には、図７のＶ／Ｉ変換回路１１８によって生成した電流を用いることができる。
【0056】
（実施例３）
図９は、実施例３に係る温度検出回路１００Ｃの回路図である。ＰＴＡＴ電流源１１２は、第１ダイオードＤ１、第２ダイオードＤ２、抵抗Ｒ１、トランジスタＭ１１，Ｍ１２、第１カレントミラー回路ＣＭ１１および第２カレントミラー回路ＣＭ１２を含む。ＰＴＡＴ電流源１１２は、図７のＰＴＡＴ電流源１１２を天地反転した構成を有する。
図９は、実施例３に係る温度検出回路１００Ｃの回路図である。ＰＴＡＴ電流源１１２は、第１ダイオードＤ１、第２ダイオードＤ２、抵抗Ｒ１、トランジスタＭ１１，Ｍ１２、第１カレントミラー回路ＣＭ１１および第２カレントミラー回路ＣＭ１２を含む。ＰＴＡＴ電流源１１２は、図７のＰＴＡＴ電流源１１２を天地反転した構成を有する。
【0057】
カレントミラー回路ＣＭ１１，ＣＭ１２は、ダイオードＤ１，Ｄ２に流れるＰＴＡＴ電流を折り返し、Ｉ／Ｖ変換回路１１４に供給する。この実施例においてＩ／Ｖ変換回路１１４は、一端が接地された抵抗Ｒ２を含み、抵抗Ｒ２の電圧降下（Ｒ２×ＩＰＴＡＴ）が、第１電圧Ｖ１となる。第１電圧Ｖ１は、コンパレータ１３０Ｂの非反転入力端子（＋）に供給される。
【0058】
Ｖ／Ｉ変換回路１１８は、第１ダイオードＤ１の電圧降下Ｖｆ１を電流信号に変換する。Ｖ／Ｉ変換回路１１８は、オペアンプＯＡ３、トランジスタＭ３１～Ｍ３３、抵抗Ｒ３１～Ｒ３３を含む。
【0059】
オペアンプＯＡ３において、非反転入力端子（＋）の電圧と、反転入力端子（－）の電圧が等しくなるようにフィードバックがかかるため（仮想接地）、抵抗Ｒ３１の電圧降下は、第１ダイオードＤ１の電圧降下Ｖｆ１と等しくなる。その結果、抵抗Ｒ３１には、Ｖｆ１／Ｒ３１の電流ＩＣが流れる。この電流ＩＣは、ダイオードの順方向電圧Ｖｆ１に比例するから、負の温度特性を有する。
【0060】
コンパレータ１３０Ｂの構成は、図８に示した通りである。カレントミラー回路ＣＭ２は、電流ＩＣをコピーし、コンパレータ１３０ＢのＣ１端子、Ｃ２端子それぞれに、バイアス電流ＩＣ１，ＩＣ２を供給する。バイアス電流ＩＣ１，ＩＣ２は、負の温度係数を有することとなる。
【0061】
図７と同様に、定数倍回路１１６は、Ｖ／Ｉ変換回路１１８およびＩ／Ｖ変換回路１２０を含む。Ｖ／Ｉ変換回路１１８においては、抵抗Ｒ３２、Ｒ３３それぞれの電圧降下も、第１ダイオードＤ１の順方向電圧Ｖｆ１と等しくなる。抵抗Ｒ３２およびトランジスタＭ３２に流れる電流ＩＡはＶｆ１／Ｒ３２となり、抵抗Ｒ３３およびトランジスタＭ３３に流れる電流ＩＢはＶｆ１／Ｒ３３となる。
【0062】
電流ＩＡは、Ｉ／Ｖ変換回路１２０に供給される。Ｉ／Ｖ変換回路１２０は、抵抗回路であり、電流ＩＡに比例した電圧降下が発生する。Ｉ／Ｖ変換回路１２０の電圧降下が、第２電圧Ｖ２となり、コンパレータ１３０Ｂの反転入力端子（－）に供給される。
【0063】
実施例３においてコンパレータ１３０Ｂはヒステリシスコンパレータとなっており、Ｉ／Ｖ変換回路１２０の抵抗値は、コンパレータ１３０Ｂの出力に応じて、二値で切り替わる。これにより、Ｉ／Ｖ変換回路１２０のゲインが変化する。
【0064】
Ｉ／Ｖ変換回路１２０は、たとえば抵抗Ｒ４１，Ｒ４２およびトランジスタＭ４１を含み、トランジスタＭ４１のオン、オフが、コンパレータ１３０Ｂの出力に応じて制御される。なお、図９では、コンパレータ１３０Ｂの後段には、インバータ１５２、ローパスフィルタ１５４、シュミットバッファ１５６、インバータ１５８が接続されており、最終的な温度検出信号ＴＥＭＰ＿ＤＥＴが生成される。この場合、トランジスタＭ４１のオン、オフは、コンパレータ１３０Ｂの出力によって直接制御するのではなく、最終的な温度検出信号ＴＥＭＰ＿ＤＥＴに応じて制御してもよい。
【0065】
Ｖ／Ｉ変換回路１１８が生成する電流ＩＢは、コンパレータ１３０Ｂのオフセット調節端子ＯＦＳに供給される。この電流ＩＢにもとづくオフセット電流ＩＯＦＳは、ダイオードＤ１の順方向電圧に比例しており、したがって負の温度係数を有する。
【0066】
以上が実施例３に係る温度検出回路１００Ｃの構成である。続いてその動作を説明する。図１０（ａ）、（ｂ）は、温度検出回路１００Ｃの動作を示す図（シミュレーション結果）である。図１０（ａ）の上段には、第１ダイオードＤ１、第２ダイオードＤ２それぞれのカソード（実際には、ベースコレクタ間が結線されたバイポーラトランジスタのエミッタあるいはコレクタ）の電圧Ｖ１１，Ｖ１２の温度依存性が示される。図１０（ａ）の下段には、第１ダイオードＤ１の順方向電圧Ｖｆ１と、抵抗Ｒ１の電圧降下ΔＶｆが示される。
【0067】
図１０（ｂ）の最上段には、温度検出回路１００Ｃの出力ＴＥＭＰ＿ＤＥＴが示され、その中段には、第１電圧Ｖ１および第２電圧Ｖ２が示され、最下段には、コンパレータ内の電流（テイル電流ＩＴＡＩＬ、バイアス電流ＩＣ１、オフセット電流ＩＯＦＳ）が示される。この例ではしきい値温度ＴＴＨは１６０℃に設定されている。
【0068】
図１１は、コンパレータ１３０に導入される入力オフセット電圧ＶＯＦＳを示す図である。シミュレーションにおいて、第１ダイオードＤ１であるＮＰＮトランジスタのサイズを、３通り（typ,small,large）で変化させたときの、オフセット電圧ＶＯＦＳの温度依存性を調べたものである。オフセット電圧ＶＯＦＳは、温度変動に関しては不変である一方で、第１ダイオードＤ１のサイズに応じて変化する。図５に示したように、ダイオードＤ１（あるいはＤ２）のサイズが変化すると、第１電圧Ｖ１と第２電圧Ｖ２が相対的にシフトするところ、オフセット電圧ＶＯＦＳはこのシフト量ＶＳＨＩＦＴに追従して変化するため、しきい値温度ＴＴＨのばらつきを抑制することができる。
【0069】
上述のように、コンパレータ１３０の入力オフセット電圧ＶＯＦＳを最適化しないばあい、しきい値温度ＴＴＨの変動幅ΔＴＴＨは２０．５８度であったが、同じ条件で図９の温度検出回路１００Ｃを動作させると、しきい値温度の変動幅ΔＴＴＨを９．８度まで減らすことができ、より正確な温度検出が可能となる。
【0070】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【0071】
１００ 温度検出回路
１１０ 電圧生成回路
１１２ ＰＴＡＴ電流源
Ｄ１ 第１ダイオード
Ｄ２ 第２ダイオード
１１４ Ｉ／Ｖ変換回路
１１６ 定数倍回路
１１８ Ｖ／Ｉ変換回路
１２０ Ｉ／Ｖ変換回路
ＣＭ１ カレントミラー回路
１３０ コンパレータ
１３２ 差動入力段
１３４ 出力段
１３６ リペア回路
１３８ 入力差動対
１４０ テイル電流源
１４２ 負荷
１１０ 電圧生成回路
１１２ ＰＴＡＴ電流源
Ｄ１ 第１ダイオード
Ｄ２ 第２ダイオード
１１４ Ｉ／Ｖ変換回路
１１６ 定数倍回路
１１８ Ｖ／Ｉ変換回路
１２０ Ｉ／Ｖ変換回路
ＣＭ１ カレントミラー回路
１３０ コンパレータ
１３２ 差動入力段
１３４ 出力段
１３６ リペア回路
１３８ 入力差動対
１４０ テイル電流源
１４２ 負荷
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】