知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-06-13
(45)【発行日】2024-06-21
(54)【発明の名称】ＤＣ／ＤＣ変換装置
(51)【国際特許分類】
H02M 3/155 20060101AFI20240614BHJP
【ＦＩ】
H02M3/155 G
【請求項の数】
4
(21)【出願番号】P 2020076958
(22)【出願日】2020-04-23
(65)【公開番号】P2021175260
(43)【公開日】2021-11-01
【審査請求日】2022-02-17
【審判番号】
【審判請求日】2023-09-07
(73)【特許権者】
【識別番号】314012076
【氏名又は名称】パナソニックＩＰマネジメント株式会社
(74)【代理人】
【識別番号】100123102
【弁理士】
【氏名又は名称】宗田 悟志
(72)【発明者】
【氏名】高田 悠生
(72)【発明者】
【氏名】後藤 周作
(72)【発明者】
【氏名】藤居 直章
【合議体】
【審判長】須田 勝巳
【審判官】山崎 慎一
【審判官】大塚 俊範
(56)【参考文献】
【文献】特開２０１５－２１６７９０（ＪＰ，Ａ）
【文献】特開２０１２－１８２９７７（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
H02M3/155
(57)【特許請求の範囲】
【請求項1】
低圧側直流電源に並列接続される低圧側コンデンサと、高圧側直流電源に並列接続される高圧側コンデンサと、
直列接続された複数のスイッチング素子と、少なくとも一つのフライングキャパシタを含み、前記直列接続された複数のスイッチング素子の両端に前記高圧側直流電源が接続され、前記直列接続された複数のスイッチング素子を構成する一部の複数のスイッチング素子の両端に前記低圧側直流電源が接続される、フライングキャパシタ部と、
前記低圧側コンデンサの両端と、前記一部の複数のスイッチング素子の両端間の経路に挿入される少なくとも一つのリアクトルと、
前記高圧側コンデンサと前記高圧側直流電源間の経路に挿入されるスイッチ回路と、
前記直列接続された複数のスイッチング素子とそれぞれ並列接続された複数の抵抗と、
前記直列接続された複数のスイッチング素子と、前記スイッチ回路を制御する制御部と、
を備え、
前記制御部は、本ＤＣ／ＤＣ変換装置の起動時において、
前記スイッチ回路をオフ状態に制御するとともに、前記低圧側直流電源から前記低圧側コンデンサ、前記高圧側コンデンサ、及び前記少なくとも一つのフライングキャパシタが充電されるように、前記直列接続された複数のスイッチング素子を制御し、
前記高圧側コンデンサの電圧が前記低圧側直流電源の電圧に対応する電圧まで上昇した後、前記高圧側コンデンサの電圧がさらに上昇されるように、前記直列接続された複数のスイッチング素子を制御し、
前記高圧側コンデンサの電圧が前記高圧側直流電源の電圧に対応する電圧まで上昇した後、前記スイッチ回路をオン状態に制御する、
ＤＣ／ＤＣ変換装置。
【請求項2】
低圧側直流電源に並列接続される低圧側コンデンサと、高圧側直流電源に並列接続される高圧側コンデンサと、
直列接続された複数のスイッチング素子と、少なくとも一つのフライングキャパシタを含み、前記直列接続された複数のスイッチング素子の両端に前記高圧側直流電源が接続され、前記直列接続された複数のスイッチング素子を構成する一部の複数のスイッチング素子の両端に前記低圧側直流電源が接続される、フライングキャパシタ部と、
前記低圧側コンデンサの両端と、前記一部の複数のスイッチング素子の両端間の経路に挿入される少なくとも一つのリアクトルと、
前記高圧側コンデンサと前記高圧側直流電源間の経路に挿入されるスイッチ回路と、
を備えたＤＣ／ＤＣ変換装置であって、
前記フライングキャパシタ部は、
前記直列接続された複数のスイッチング素子である、第１スイッチング素子、第２スイッチング素子、第３スイッチング素子、第４スイッチング素子と、第５スイッチング素子、第６スイッチング素子、第７スイッチング素子及び第８スイッチング素子と、
前記第１スイッチング素子と第２スイッチング素子との接続点と、第３スイッチング素子と第４スイッチング素子との接続点との間に接続された、前記少なくとも一つのフライングキャパシタの一つである第１フライングキャパシタと、
前記第５スイッチング素子と第６スイッチング素子との接続点と、第７スイッチング素子と第８スイッチング素子との接続点との間に接続された、前記少なくとも一つのフライングキャパシタの一つである第２フライングキャパシタと、を含み、
前記ＤＣ／ＤＣ変換装置は、
前記第１スイッチング素子－前記第８スイッチング素子にそれぞれ並列接続された第１抵抗－第８抵抗と、
前記第１スイッチング素子－前記第８スイッチング素子と、前記スイッチ回路を制御する制御部をさらに備え、
前記低圧側直流電源の正側端子が、前記第２スイッチング素子と前記第３スイッチング素子との間の接続点に電気的に接続され、
前記低圧側直流電源の負側端子が、前記第６スイッチング素子と前記第７スイッチング素子との間の接続点に電気的に接続され、
前記制御部は、本ＤＣ／ＤＣ変換装置の起動時において、
前記スイッチ回路と、前記第３スイッチング素子、前記第４スイッチング素子と、前記第５スイッチング素子及び前記第６スイッチング素子をオフ状態に制御し、
前記高圧側コンデンサの電圧が前記低圧側直流電源の電圧に対応する電圧まで上昇した後、前記高圧側コンデンサの電圧がさらに上昇されるように、前記第１スイッチング素子－前記第８スイッチング素子を制御し、
前記高圧側コンデンサの電圧が前記高圧側直流電源の電圧に対応する電圧まで上昇した後、前記スイッチ回路をオン状態に制御する、
ＤＣ／ＤＣ変換装置。
【請求項3】
前記制御部は、前記第２スイッチング素子、前記第４スイッチング素子、前記第５スイッチング素子及び前記第７スイッチング素子をオン状態、並びに前記第１スイッチング素子、前記第３スイッチング素子、前記第６スイッチング素子及び前記第８スイッチング素子をオフ状態に制御する第１モード、
前記第１スイッチング素子、前記第３スイッチング素子、前記第６スイッチング素子及び前記第８スイッチング素子をオン状態、並びに前記第２スイッチング素子、前記第４スイッチング素子、前記第５スイッチング素子及び前記第７スイッチング素子をオフ状態に制御する第２モード、
前記第１スイッチング素子、前記第２スイッチング素子、前記第７スイッチング素子及び前記第８スイッチング素子をオン状態、並びに前記第３スイッチング素子、前記第４スイッチング素子、前記第５スイッチング素子及び前記第６スイッチング素子をオフ状態に制御する第３モード、
前記第３スイッチング素子、前記第４スイッチング素子、前記第５スイッチング素子及び前記第６スイッチング素子をオン状態、並びに前記第１スイッチング素子、前記第２スイッチング素子、前記第７スイッチング素子及び前記第８スイッチング素子をオフ状態に制御する第４モード、の４つのモードの内、
前記第１モードと、前記第２モードと、前記第３モード又は前記第４モードとの３つのモードを使用して、前記高圧側コンデンサの電圧をさらに上昇させる、
請求項２に記載のＤＣ／ＤＣ変換装置。
【請求項4】
前記スイッチ回路は、ソース端子が前記高圧側コンデンサ、ドレイン端子が前記高圧側直流電源に接続される、ＮチャンネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor)である、
請求項１から３のいずれか１項に記載のＤＣ／ＤＣ変換装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、直流電力を別の電圧の直流電力に変換するＤＣ／ＤＣ変換装置に関する。
【背景技術】
【0002】
蓄電池、太陽電池、燃料電池などに接続されるパワーコンディショナでは、ＤＣ／ＤＣコンバータとインバータが使用される。ＤＣ／ＤＣコンバータとインバータは、高効率な電力変換と小型設計が望まれる。それを実現するためのＤＣ／ＤＣコンバータとして、リアクトルの後段に、フライングキャパシタ回路（直列接続された複数のスイッチング素子と、少なくとも一つのフライングキャパシタを含む）を接続し、リアクトルとフライングキャパシタ回路の接続点の電圧をマルチレベル化したマルチレベル電力変換装置が提案されている（例えば、特許文献１参照）。
【0003】
マルチレベル電力変換装置は、各スイッチング素子に印加される電圧を小さくでき、それによりスイッチング損失を少なくでき、高効率な電力変換を実現する。例えば、直列接続された４つのスイッチング素子と内側の２つのスイッチング素子にフライングキャパシタを接続したフライングキャパシタ回路を、直流バスに対して２つ直列に接続したマルチレベル電力変換装置では、各スイッチング素子に印加される電圧を、直流バス電圧の１／４倍まで小さくすることができる。耐圧の低いスイッチング素子は耐圧の高いスイッチング素子に対して安価であり、電力変換中の導通損失、及びスイッチング損失が少ない。
【0004】
上述した、直流バスに対して８つのスイッチング素子が直列に接続されるマルチレベル電力変換装置において、８つのスイッチング素子に対してそれぞれ並列に８つの抵抗を接続する構成が考えられる。この構成では、８つのスイッチング素子が全オフの状態でも、８つの抵抗を介して、２つのフライングキャパシタ及び出力コンデンサをプリチャージすることができる。
【0005】
プリチャージ前の状態では入力コンデンサが０Ｖであるため、８つのスイッチング素子の内、第３スイッチング素子－第６スイッチング素子間の電圧が０Ｖになる。また、２つのフライングキャパシタも０Ｖであるため、第２スイッチング素子－第３スイッチング素子間の電圧、及び第６スイッチング素子－第７スイッチング素子間の電圧も０Ｖになる。従って、プリチャージを開始すると直流バスの電圧のほとんどが、第１スイッチング素子と第８スイッチング素子の２つに印加されることになる。
【先行技術文献】
【特許文献】
【0006】
【文献】特開２０１９－９２２４２号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
一般的に、マルチレベル電力変換装置では、直流バスに対して直列に接続された複数のスイッチング素子の半数のスイッチング素子で、直流バスの電圧を分圧することを想定して各スイッチング素子の耐圧が設定されている。上述の例では、４つのスイッチング素子で、直流バスの電圧を分圧することを想定して各スイッチング素子の耐圧が設定されている。
【0008】
しかしながら、上述したプリチャージの場面では、第１スイッチング素子と第８スイッチング素子の２つのスイッチング素子で、直流バスの電圧を分圧する状態が発生する。この場合、第１スイッチング素子と第８スイッチング素子が耐圧超過になる可能性がある。
【0009】
本開示はこうした状況に鑑みなされたものであり、その目的は、フライングキャパシタを安全にプリチャージすることができるＤＣ／ＤＣ変換装置を提供することにある。
【課題を解決するための手段】
【0010】
上記課題を解決するために、本開示のある態様のＤＣ／ＤＣ変換装置は、低圧側直流電源に並列接続される低圧側コンデンサと、高圧側直流電源に並列接続される高圧側コンデンサと、直列接続された複数のスイッチング素子と、少なくとも一つのフライングキャパシタを含み、前記直列接続された複数のスイッチング素子の両端に前記高圧側直流電源が接続され、前記直列接続された複数のスイッチング素子を構成する一部の複数のスイッチング素子の両端に前記低圧側直流電源が接続される、フライングキャパシタ部と、前記低圧側コンデンサの両端と、前記一部の複数のスイッチング素子の両端間の経路に挿入される少なくとも一つのリアクトルと、前記高圧側コンデンサと前記高圧側直流電源間の経路に挿入されるスイッチ回路と、を備える。
【発明の効果】
【0011】
本開示によれば、フライングキャパシタを安全にプリチャージすることができるＤＣ／ＤＣ変換装置を実現できる。
【図面の簡単な説明】
【0012】
【図1】実施の形態に係るＤＣ／ＤＣ変換装置の基本構成を説明するための図である。
【図5】昇圧比が２倍以上の場合の第１スイッチング素子－第８スイッチング素子のスイッチングパターンの一例を示すタイミングチャートである。
【図6】昇圧比が２倍未満の場合の第１スイッチング素子－第８スイッチング素子のスイッチングパターンの一例を示すタイミングチャートである。
【図7】実施の形態に係る、ソフトプリチャージ機能付きのＤＣ／ＤＣ変換装置の構成を説明するための図である。
【図10】実施の形態に係る、ソフトプリチャージ機能付きのＤＣ／ＤＣ変換装置の別の構成を説明するための図である。
【図11】変形例に係る、ソフトプリチャージ機能付きのＤＣ／ＤＣ変換装置の構成を説明するための図である。
【図13】Ｎ（Ｎは自然数）段のフライングキャパシタ回路を示す図である。
【発明を実施するための形態】
【0013】
図１は、実施の形態に係るＤＣ／ＤＣ変換装置３の基本構成を説明するための図である。実施の形態に係るＤＣ／ＤＣ変換装置３は、双方向の昇降圧ＤＣ／ＤＣコンバータである。ＤＣ／ＤＣ変換装置３は、低圧側直流電源１から供給される直流電力を昇圧して高圧側直流電源２に供給することができる。またＤＣ／ＤＣ変換装置３は、高圧側直流電源２から供給される直流電力を降圧して低圧側直流電源１に供給することができる。
【0014】
低圧側直流電源１は例えば、蓄電池、電気二重層コンデンサなどが該当する。高圧側直流電源２は例えば、双方向ＤＣ／ＡＣインバータが接続された直流バスなどが該当する。当該双方向ＤＣ／ＡＣインバータの交流側は、蓄電システムの用途では商用電力系統と交流負荷に接続される。電気自動車の用途ではモータ（回生機能あり）に接続される。蓄電システムの用途では当該直流バスに、太陽電池用のＤＣ／ＤＣコンバータや、他の蓄電池用のＤＣ／ＤＣコンバータがさらに接続されていてもよい。
【0015】
ＤＣ／ＤＣ変換装置３は、低圧側コンデンサＣ３、第１リアクトルＬ１、第２リアクトルＬ２、フライングキャパシタ部３０、高圧側コンデンサＣ４、電圧センサ４１、及び制御部４０を含む。
【0016】
低圧側直流電源１と並列に入出力用の低圧側コンデンサＣ３が接続される。高圧側直流電源２と並列に入出力用の高圧側コンデンサＣ４が接続される。高圧側直流電源２の両端のそれぞれに接続された正側の直流バスと負側の直流バスの間に、フライングキャパシタ部３０が接続される。図１に示す回路構成では、フライングキャパシタ部３０は、上側の第１フライングキャパシタ回路と下側の第２フライングキャパシタ回路が直列に接続されて構成される。第１リアクトルＬ１は、低圧側直流電源１の正側端子と第１フライングキャパシタ回路の中点間に接続される。第２リアクトルＬ２は、低圧側直流電源１の負側端子と第２フライングキャパシタ回路の中点間に接続される。
【0017】
第１リアクトルＬ１と第２リアクトルＬ２は、コアを共通にした磁気結合リアクトルで構成されてもよい。その場合、通電時に、第１リアクトルＬ１と第２リアクトルＬ２の磁束を相互に強め合うことができる。なお、第１リアクトルＬ１と第２リアクトルＬ２の一方のみが接続される構成でもよい。
【0018】
上側の第１フライングキャパシタ回路は、第１スイッチング素子Ｓ１、第２スイッチング素子Ｓ２、第３スイッチング素子Ｓ３、第４スイッチング素子Ｓ４及び第１フライングキャパシタＣ１を含む。下側の第２フライングキャパシタ回路は、第５スイッチング素子Ｓ５、第６スイッチング素子Ｓ６、第７スイッチング素子Ｓ７、第８スイッチング素子Ｓ８及び第２フライングキャパシタＣ２を含む。第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８は、正側の直流バスと負側の直流バスの間に直列に接続される。
【0019】
第１フライングキャパシタＣ１は、第１スイッチング素子Ｓ１と第２スイッチング素子Ｓ２との接続点と、第３スイッチング素子Ｓ３と第４スイッチング素子Ｓ４との接続点との間に接続され、第１スイッチング素子Ｓ１－第４スイッチング素子Ｓ４により充放電される。第２フライングキャパシタＣ２は、第５スイッチング素子Ｓ５と第６スイッチング素子Ｓ６との接続点と、第７スイッチング素子Ｓ７と第８スイッチング素子Ｓ８との接続点との間に接続され、第５スイッチング素子Ｓ５－第８スイッチング素子Ｓ８により充放電される。
【0020】
第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８とそれぞれ並列に、第１抵抗Ｒ１－第８抵抗Ｒ８が接続される。従って、第１フライングキャパシタ回路と第２フライングキャパシタ回路との間の電圧（第４スイッチング素子Ｓ４と第５スイッチング素子Ｓ５との間の電圧）は、第１抵抗Ｒ１－第８抵抗Ｒ８により高圧側直流電源２の電圧Ｅの１／２に分圧された電圧に維持される。
【0021】
第１フライングキャパシタ回路の中点には、第１スイッチング素子Ｓ１の上側端子に印加される高圧側直流電源２の電圧Ｅ［Ｖ］と、第４スイッチング素子Ｓ４の下側端子に印加される１／２Ｅ［Ｖ］の間の範囲の電位が生成される。第１フライングキャパシタＣ１は、第１抵抗Ｒ１－第８抵抗Ｒ８により１／４Ｅ［Ｖ］の電圧になるように初期充電（プリチャージ）され、１／４Ｅ［Ｖ］の電圧を中心として充放電が繰り返される。従って、第１フライングキャパシタ回路の中点には、概ね、Ｅ［Ｖ］、３／４Ｅ［Ｖ］、１／２Ｅ［Ｖ］の３レベルの電位が生成される。
【0022】
第２フライングキャパシタ回路の中点には、第５スイッチング素子Ｓ５の上側端子に印加される１／２Ｅ［Ｖ］と、第８スイッチング素子Ｓ８の下側端子に印加される０［Ｖ］の間の範囲の電位が生成される。第２フライングキャパシタＣ２は、第１抵抗Ｒ１－第８抵抗Ｒ８により１／４Ｅ［Ｖ］の電圧になるように初期充電（プリチャージ）され、１／４Ｅ［Ｖ］の電圧を中心として充放電が繰り返される。従って、第２フライングキャパシタ回路の中点には、概ね、１／２Ｅ［Ｖ］、１／４Ｅ［Ｖ］、０［Ｖ］の３レベルの電位が生成される。
【0023】
第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８にはそれぞれ、第１ダイオードＤ１－第８ダイオードＤ８が逆並列に形成／接続される。第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８には、低圧側直流電源１及び高圧側直流電源２の電圧より低い耐圧のスイッチング素子が使用される。以下、本実施の形態では第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８に、１５０Ｖ耐圧のＮチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor)を使用する例を想定する。ＮチャネルＭＯＳＦＥＴでは、ソースからドレイン方向に寄生ダイオードが形成される。
【0024】
なお、第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８にＩＧＢＴ（Insulated Gate Bipolar Transistor）やバイポーラトランジスタを使用してもよい。その場合、第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８に寄生ダイオードは形成されず、第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８にそれぞれ外付けダイオードが逆並列に接続される。なお、一般的なシリコン（Ｓｉ）半導体に限らず、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ２Ｏ３）、ダイヤモンド（Ｃ）等を使用したワイドバンドギャップ半導体を用いてもよい。
【0025】
電圧センサ４１は、高圧側コンデンサＣ４の両端電圧を検出して、検出した電圧値を制御部４０に出力する。なお、図１には示していないが、低圧側コンデンサＣ３の両端電圧を検出する電圧センサ、第１フライングキャパシタＣ１の電圧を検出する電圧センサ、第２フライングキャパシタＣ２の電圧を検出する電圧センサ、及び第１リアクトルＬ１に流れる電流を検出する電流センサが設けられ、それぞれの計測値が制御部４０に出力される。なお、第１リアクトルＬ１に流れる電流ではなく、第２リアクトルＬ２に流れる電流を検出してもよい。
【0026】
制御部４０は、第１フライングキャパシタ回路及び第２フライングキャパシタ回路を制御して、低圧側直流電源１から高圧側直流電源２へ昇圧動作で直流電力を伝送することができる。また高圧側直流電源２から低圧側直流電源１へ降圧動作で直流電力を伝送することができる。より具体的には制御部４０は、第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８のゲート端子に駆動信号（ＰＷＭ（Pulse Width Modulation）信号）を供給することにより、第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８をオン／オフ制御して、昇圧動作または降圧動作で、双方向に電力を伝送することができる。
【0027】
制御部４０の構成は、ハードウェア資源とソフトウェア資源の協働、又はハードウェア資源のみにより実現できる。ハードウェア資源としてアナログ素子、マイクロコンピュータ、ＤＳＰ、ＲＯＭ、ＲＡＭ、ＦＰＧＡ、ＡＳＩＣ、その他のＬＳＩを利用できる。ソフトウェア資源としてファームウェア等のプログラムを利用できる。
【0028】
図２は、図１に示したＤＣ／ＤＣ変換装置３の第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８のスイッチングパターンをまとめた図である。図２に示すスイッチングパターンでは、第１スイッチング素子Ｓ１及び第８スイッチング素子Ｓ８の組と、第４スイッチング素子Ｓ４及び第５スイッチング素子Ｓ５の組とが相補関係となる。また第２スイッチング素子Ｓ２及び第７スイッチング素子Ｓ７の組と、第３スイッチング素子Ｓ３及び第６スイッチング素子Ｓ６の組とが相補関係となる。
【0029】
制御部４０は、４つのモードを使用して昇圧動作または降圧動作を実行する。
モードａでは制御部４０は、第２スイッチング素子Ｓ２、第４スイッチング素子Ｓ４、第５スイッチング素子Ｓ５及び第７スイッチング素子Ｓ７をオン状態、並びに第１スイッチング素子Ｓ１、第３スイッチング素子Ｓ３、第６スイッチング素子Ｓ６及び第８スイッチング素子Ｓ８をオフ状態に制御する。モードａでは、第１フライングキャパシタ回路の中点と第２フライングキャパシタ回路の中点間の電圧（即ち、フライングキャパシタ部３０の低圧側の入出力電圧ＶＬ）は１／２Ｅとなる。
モードａでは制御部４０は、第２スイッチング素子Ｓ２、第４スイッチング素子Ｓ４、第５スイッチング素子Ｓ５及び第７スイッチング素子Ｓ７をオン状態、並びに第１スイッチング素子Ｓ１、第３スイッチング素子Ｓ３、第６スイッチング素子Ｓ６及び第８スイッチング素子Ｓ８をオフ状態に制御する。モードａでは、第１フライングキャパシタ回路の中点と第２フライングキャパシタ回路の中点間の電圧（即ち、フライングキャパシタ部３０の低圧側の入出力電圧ＶＬ）は１／２Ｅとなる。
【0030】
モードｂでは制御部４０は、第１スイッチング素子Ｓ１、第３スイッチング素子Ｓ３、第６スイッチング素子Ｓ６及び第８スイッチング素子Ｓ８をオン状態、並びに第２スイッチング素子Ｓ２、第４スイッチング素子Ｓ４、第５スイッチング素子Ｓ５及び第７スイッチング素子Ｓ７をオフ状態に制御する。モードｂでは、フライングキャパシタ部３０の低圧側の入出力電圧ＶＬは１／２Ｅとなる。
【0031】
モードｃでは制御部４０は、第１スイッチング素子Ｓ１、第２スイッチング素子Ｓ２、第７スイッチング素子Ｓ７及び第８スイッチング素子Ｓ８をオン状態、並びに第３スイッチング素子Ｓ３、第４スイッチング素子Ｓ４、第５スイッチング素子Ｓ５及び第６スイッチング素子Ｓ６をオフ状態に制御する。モードｃでは、フライングキャパシタ部３０の低圧側の入出力電圧ＶＬはＥとなる。
【0032】
モードｄでは制御部４０は、第３スイッチング素子Ｓ３、第４スイッチング素子Ｓ４、第５スイッチング素子Ｓ５及び第６スイッチング素子Ｓ６をオン状態、並びに第１スイッチング素子Ｓ１、第２スイッチング素子Ｓ２、第７スイッチング素子Ｓ７及び第８スイッチング素子Ｓ８をオフ状態に制御する。モードｄでは、フライングキャパシタ部３０の低圧側の入出力電圧ＶＬは０となる。
【0033】
図３（ａ）－（ｄ）は、昇圧動作時の各スイッチングパターンの電流経路を示す回路図である。図４（ａ）－（ｄ）は、降圧動作時の各スイッチングパターンの電流経路を示す回路図である。なお、図面の簡略化のためＭＯＳＦＥＴを単純なスイッチ記号で描いている。
【0034】
図３（ａ）は昇圧動作時のモードａの電流経路を示し、図３（ｂ）は昇圧動作時のモードｂの電流経路を示し、図３（ｃ）は昇圧動作時のモードｃの電流経路を示し、図３（ｄ）は昇圧動作時のモードｄの電流経路を示している。同様に、図４（ａ）は降圧動作時のモードａの電流経路を示し、図４（ｂ）は降圧動作時のモードｂの電流経路を示し、図４（ｃ）は降圧動作時のモードｃの電流経路を示し、図４（ｄ）は降圧動作時のモードｄの電流経路を示している。
【0035】
昇圧動作時と降圧動作時とで電流の向きが反対になる。モードａにおいて、図３（ａ）に示すように昇圧動作時は第１フライングキャパシタＣ１及び第２フライングキャパシタＣ２が充電動作となるが、図４（ａ）に示すように降圧動作時は第１フライングキャパシタＣ１及び第２フライングキャパシタＣ２が放電動作となる。モードｂにおいて、図３（ｂ）に示すように昇圧動作時は第１フライングキャパシタＣ１及び第２フライングキャパシタＣ２が放電動作となるが、図４（ｂ）に示すように降圧動作時は第１フライングキャパシタＣ１及び第２フライングキャパシタＣ２が充電動作となる。
【0036】
制御部４０は低圧側直流電源１から高圧側直流電源２へ昇圧動作で電力を伝送する場合、正方向の電流指令値を設定し、第１リアクトルＬ１又は第２リアクトルＬ２に流れる電流の計測値が、当該正方向の電流指令値を維持するように第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８のデューティ比（オン時間）を制御する。反対に、制御部４０は高圧側直流電源２から低圧側直流電源１へ降圧動作で電力を伝送する場合、負方向の電流指令値を設定し、第１リアクトルＬ１又は第２リアクトルＬ２に流れる電流の計測値が、当該負方向の電流指令値を維持するように第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８のデューティ比（オン時間）を制御する。
【0037】
また制御部４０は、低圧側直流電源１の電圧と高圧側直流電源２の電圧との比率が設定値より小さい場合、モードａ、モードｂ及びモードｃを使用して電力を伝送する。また制御部４０は、当該比率が当該設定値より大きい場合、モードａ、モードｂ及びモードｄを使用して電力を伝送する。また制御部４０は、当該比率が当該設定値と一致する場合、モードａ及びモードｂを使用して電力を伝送する。
【0038】
上記設定値は、第１フライングキャパシタＣ１の電圧と第２フライングキャパシタＣ２の電圧の合計電圧１／２Ｅと、高圧側直流電源２の電圧Ｅとの比率に応じて設定される。本実施の形態では上記設定値は２に設定される。
【0039】
制御部４０は、電流指令値と、第１リアクトルＬ１又は第２リアクトルＬ２に流れる電流の計測値とが一致し、かつ第１フライングキャパシタＣ１及び第２フライングキャパシタＣ２の電圧がそれぞれ１／４Ｅになるようにデューティ比を生成する。具体的には制御部４０は、第１リアクトルＬ１又は第２リアクトルＬ２に流れる電流の計測値が電流指令値に対して小さいほどデューティ比を上昇させ、大きいほどデューティ比を低下させる。
【0040】
図５は、昇圧比が２倍以上の場合の第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８のスイッチングパターンの一例を示すタイミングチャートである。図６は、昇圧比が２倍未満の場合の第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８のスイッチングパターンの一例を示すタイミングチャートである。図５及び図６に示す制御例は、ダブルキャリア駆動方式を使用した制御例を示している。ダブルキャリア駆動方式では、１８０°位相がずれた２つのキャリア信号（図５及び図６では三角波）を使用する。デューティ比ｄｕｔｙは２つのキャリア信号と比較される閾値となる。昇圧比が２倍以上の場合、デューティ比ｄｕｔｙは０．５～１．０の範囲の値をとり、昇圧比が２倍未満の場合、デューティ比ｄｕｔｙは０．０～０．５の範囲の値をとる。
【0041】
太線のキャリア信号とデューティ比ｄｕｔｙの比較結果により、第１スイッチング素子Ｓ１及び第８スイッチング素子Ｓ８に供給する第１ゲート信号と、第４スイッチング素子Ｓ４及び第５スイッチング素子Ｓ５に供給する第４ゲート信号を生成する。具体的には太線のキャリア信号がデューティ比ｄｕｔｙより高い領域では、第１ゲート信号がオン及び第４ゲート信号がオフになる。太線のキャリア信号がデューティ比ｄｕｔｙより低い領域では、第１ゲート信号がオフ及び第４ゲート信号がオンになる。第１ゲート信号と第４ゲート信号は相補関係にある。なお、第１ゲート信号と第４ゲート信号のオン／オフが切り替わる際に、第１ゲート信号と第４ゲート信号が同時にオフになるデッドタイム期間が設定されている。
【0042】
細線のキャリア信号とデューティ比ｄｕｔｙの比較結果により、第２スイッチング素子Ｓ２及び第７スイッチング素子Ｓ７に供給する第２ゲート信号と、第３スイッチング素子Ｓ３及び第６スイッチング素子Ｓ６に供給する第３ゲート信号を生成する。具体的には細線のキャリア信号がデューティ比ｄｕｔｙより高い領域では、第２ゲート信号がオン及び第３ゲート信号がオフになる。細線のキャリア信号がデューティ比ｄｕｔｙより低い領域では、第２ゲート信号がオフ及び第３ゲート信号がオンになる。第２ゲート信号と第３ゲート信号は相補関係にある。なお、第２ゲート信号と第３ゲート信号のオン／オフが切り替わる際に、第２ゲート信号と第３ゲート信号が同時にオフになるデッドタイム期間が設定されている。
【0043】
昇圧比が２倍以上の場合、制御部４０はモードａとモードｂを交互に切り替え、両者を切り替える間にモードｄを挿入する。即ち制御部４０は、モードａ→モードｄ→モードｂ→モードｄ→モードａ→モードｄ→モードｂ→モードｄ・・・の順にモードを切り替える。デューティ比ｄｕｔｙが変化しない間は、モードａとモードｂの期間が等しくなり、第１フライングキャパシタＣ１及び第２フライングキャパシタＣ２の電圧がそれぞれ１／４Ｅに保たれる。昇圧比が２倍以上の場合、デューティ比ｄｕｔｙが上昇するほど、モードａ及びモードｂの期間に対するモードｄの期間が長くなり、伝達されるエネルギー量が増大する。
【0044】
昇圧比が２倍未満の場合、制御部４０はモードａとモードｂを交互に切り替え、両者を切り替える間にモードｃを挿入する。即ち制御部４０は、モードａ→モードｃ→モードｂ→モードｃ→モードａ→モードｃ→モードｂ→モードｃ・・・の順にモードを切り替える。デューティ比ｄｕｔｙが変化しない間は、モードａとモードｂの期間が等しくなり、第１フライングキャパシタＣ１及び第２フライングキャパシタＣ２の電圧がそれぞれ１／４Ｅに保たれる。昇圧比が２倍未満の場合、デューティ比ｄｕｔｙが上昇するほど、モードａ及びモードｂの期間に対するモードｃの期間が短くなり、伝達されるエネルギー量が増大する。
【0045】
昇圧比が理想的に２倍を維持し、第１フライングキャパシタＣ１及び第２フライングキャパシタＣ２の電圧がそれぞれ理想的に１／４Ｅを維持すれば、デューティ比ｄｕｔｙは０．５を維持する。
【0046】
制御部４０は、第１フライングキャパシタＣ１の電圧と第２フライングキャパシタＣ２の電圧の合計電圧が１／２Ｅを下回ると、モードａ及びモードｂの内、充電する方のモードの時間を増やして当該合計電圧を１／２Ｅに近づける。反対に制御部４０は、第１フライングキャパシタＣ１の電圧と第２フライングキャパシタＣ２の電圧の合計電圧が１／２Ｅを上回ると、モードａ及びモードｂの内、放電する方のモードの時間を増やして当該合計電圧を１／２Ｅに近づける。
【0047】
なお制御部４０は、第１フライングキャパシタＣ１及び第２フライングキャパシタＣ２を使用せずに、モードｃとモードｄを交互に切り替えることにより、ＤＣ／ＤＣ変換装置３を通常の昇圧チョッパの動作をさせることも可能である。この場合、昇圧比による動作モードの切り替えは発生しない。
【0048】
図１に示した回路構成において、高圧側直流電源２から第１フライングキャパシタＣ１及び第２フライングキャパシタＣ２をプリチャージすると、高圧側直流電源２の電圧Ｅが第１スイッチング素子Ｓ１と第８スイッチング素子Ｓ８の２つに印加され、第１スイッチング素子Ｓ１と第８スイッチング素子Ｓ８が耐圧超過に陥る可能性がある。低圧側コンデンサＣ３に電荷がチャージされていない状態（低圧側コンデンサＣ３の両端電圧が０Ｖの状態）では、低圧側コンデンサＣ３に対して並列接続されている、直列接続された第３スイッチング素子Ｓ３－第６スイッチング素子Ｓ６の両端電圧も０Ｖになる。
【0049】
第１フライングキャパシタＣ１に電荷がチャージされていない状態（第１フライングキャパシタＣ１の両端電圧が０Ｖの状態）では、第１フライングキャパシタＣ１に対して並列接続されている、直列接続された第２スイッチング素子Ｓ２－第３スイッチング素子Ｓ３の両端電圧も０Ｖになる。同様に、第２フライングキャパシタＣ２に電荷がチャージされていない状態（第２フライングキャパシタＣ２の両端電圧が０Ｖの状態）では、第２フライングキャパシタＣ２に対して並列接続されている、直列接続された第６スイッチング素子Ｓ６－第７スイッチング素子Ｓ７の両端電圧も０Ｖになる。
【0050】
従って、直列接続された第２スイッチング素子Ｓ２－第７スイッチング素子Ｓ７の両端電圧が０Ｖになり、高圧側直流電源２の電圧Ｅが第１スイッチング素子Ｓ１と第８スイッチング素子Ｓ８の２つに印加される状態が発生する。上述したように本実施の形態では、第１スイッチング素子Ｓ１と第８スイッチング素子Ｓ８に１５０Ｖ耐圧のＭＯＳＦＥを使用している。従って、高圧側直流電源２の電圧Ｅが３００Ｖを超えると、第１スイッチング素子Ｓ１と第８スイッチング素子Ｓ８に耐圧超過が発生する。
【0051】
以下、第１スイッチング素子Ｓ１と第８スイッチング素子Ｓ８に耐圧超過が発生することを防止しつつ、第１フライングキャパシタＣ１及び第２フライングキャパシタＣ２を安全にプリチャージする機能を有するＤＣ／ＤＣ変換装置３を説明する。
【0052】
図７は、実施の形態に係る、ソフトプリチャージ機能付きのＤＣ／ＤＣ変換装置３の構成を説明するための図である。図７に示すＤＣ／ＤＣ変換装置３は、図１に示したＤＣ／ＤＣ変換装置３に対して、スイッチ回路５０が追加された構成である。スイッチ回路５０は、高圧側コンデンサＣ４と高圧側直流電源２との間の経路に挿入され、高圧側コンデンサＣ４と高圧側直流電源２との間を電気的に遮断することができる。
【0053】
図７に示す例では、スイッチ回路５０が正側の直流バスに挿入されているが、負側の直流バスに挿入されてもよいし、その両方に挿入されてもよい。図７に示す例では、スイッチ回路５０として第９スイッチング素子Ｓ９が使用されている。より具体的には、第９スイッチング素子Ｓ９として、ソース端子が高圧側コンデンサＣ４、ドレイン端子が高圧側直流電源２に接続されたＮチャンネルＭＯＳＦＥＴが使用されている。
【0054】
図８は、図７に示したＤＣ／ＤＣ変換装置３の起動時の動作を説明するための図である。ＤＣ／ＤＣ変換装置３の起動時において、制御部４０は３つのフェーズで、第１フライングキャパシタＣ１及び第２フライングキャパシタＣ２をプリチャージする。
【0055】
（１）第１フェーズでは、制御部４０はスイッチ回路５０をオフ状態に制御するとともに、低圧側直流電源１から低圧側コンデンサＣ３、高圧側コンデンサＣ４、第１フライングキャパシタＣ１及び第２フライングキャパシタＣ２が充電されるように、第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８を制御する。
【0056】
具体的には、制御部４０は少なくとも第３スイッチング素子Ｓ３－第６スイッチング素子Ｓ６をオフ状態に制御する。制御部４０は第１スイッチング素子Ｓ１、第２スイッチング素子Ｓ２、第７スイッチング素子Ｓ７及び第８スイッチング素子Ｓ８をオン状態に制御してもよいし、オフ状態に制御してもよい。オン状態に制御する場合は、第１スイッチング素子Ｓ１、第２スイッチング素子Ｓ２、第７スイッチング素子Ｓ７及び第８スイッチング素子Ｓ８を経由して低圧側直流電源１から高圧側コンデンサＣ４が充電される。オフ状態に制御する場合は、第１ダイオードＤ１、第２ダイオードＤ２、第３ダイオードＤ３及び第４ダイオードＤ４を経由して低圧側直流電源１から高圧側コンデンサＣ４が充電される。
【0057】
低圧側コンデンサＣ３と高圧側コンデンサＣ４の電圧は、低圧側直流電源１の電圧まで上昇する。高圧側コンデンサＣ４と並列に、第１抵抗Ｒ１－第８抵抗Ｒ８が直列に接続されているため、第１フライングキャパシタＣ１と第２フライングキャパシタＣ２の電圧はそれぞれ、高圧側コンデンサＣ４の電圧（＝低圧側直流電源１の電圧）の１／４の電圧まで上昇する。
【0058】
高圧側コンデンサＣ４の電圧が低圧側直流電源１の電圧に対応する電圧まで上昇すると、第２フェーズに移行することができる。なお、起動時から設定時間後に第２フェーズに移行するシーケンスでもよい。
【0059】
（２）第２フェーズでは、制御部４０は高圧側コンデンサＣ４の電圧が昇圧されるように、第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８を制御する。例えば、制御部４０は、図６に示した昇圧比が２倍未満の場合の第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８のスイッチングパターンに従い、高圧側コンデンサＣ４の電圧を徐々に昇圧させる。
【0060】
高圧側コンデンサＣ４の電圧が高圧側直流電源２の電圧Ｅに対応する電圧まで上昇すると、第３フェーズに移行することができる。第３フェーズに移行する条件として、必ずしも高圧側コンデンサＣ４の電圧と高圧側直流電源２の電圧Ｅが一致している必要はなく、高圧側コンデンサＣ４の電圧と高圧側直流電源２の電圧Ｅが近似的に所定の範囲内に収まっていればよい。なお、図７に示した回路構成では、スイッチ回路５０を構成する第９スイッチング素子Ｓ９の第９ダイオードＤ９により、高圧側コンデンサＣ４の電圧が高圧側直流電源２の電圧Ｅより高くなると、高圧側コンデンサＣ４側から高圧側直流電源２側に電流が流れ、高圧側コンデンサＣ４の電圧が高圧側直流電源２の電圧Ｅにクランプされる。
【0061】
高圧側コンデンサＣ４の電圧が高圧側直流電源２の電圧Ｅまで上昇した状態では、第１フライングキャパシタＣ１と第２フライングキャパシタＣ２の電圧はそれぞれ、高圧側直流電源２の電圧Ｅの１／４の電圧まで上昇した状態になる。
【0062】
（３）第３フェーズでは、制御部４０はスイッチ回路５０をターンオンする。これにより、フライングキャパシタ部３０と高圧側直流電源２間が導通する。導通した段階で、第１フライングキャパシタＣ１と第２フライングキャパシタＣ２は既に１／４Ｅにプリチャージされているため、第１スイッチング素子Ｓ１と第８スイッチング素子Ｓ８に耐圧超過は発生しない。
【0063】
図９（ａ）－（ｆ）は、スイッチ回路５０の構成例を示す図である。図７に示した回路構成ではスイッチ回路５０として、ソース端子が高圧側コンデンサＣ４、ドレイン端子が高圧側直流電源２に接続されるＮチャンネルＭＯＳＦＥＴ（第９スイッチング素子Ｓ９）を使用した。上述したように、この構成例では、高圧側コンデンサＣ４の電圧が高圧側直流電源２の電圧Ｅより高くならないように、高圧側コンデンサＣ４の電圧をクランプすることができる。
【0064】
図９（ａ）は、スイッチ回路５０を双方向スイッチで構成する例である。双方向スイッチは、２つのＮチャンネルＭＯＳＦＥＴ（スイッチング素子Ｓ９ａ、Ｓ９ｂ）が逆向きに直列接続されて構成される。一方のＮチャンネルＭＯＳＦＥＴ（スイッチング素子Ｓ９ａ）のソース端子が高圧側コンデンサＣ４に接続され、他方のＮチャンネルＭＯＳＦＥＴ（スイッチング素子Ｓ９ｂ）のソース端子が高圧側直流電源２に接続される。
【0065】
２つのＮチャンネルＭＯＳＦＥＴ（スイッチング素子Ｓ９ａ、Ｓ９ｂ）のドレイン端子同士が接続される。この構成例では、一方のＮチャンネルＭＯＳＦＥＴ（スイッチング素子Ｓ９ａ）の寄生ダイオードＤ９ａのカソードと、他方のＮチャンネルＭＯＳＦＥＴ（スイッチング素子Ｓ９ｂ）の寄生ダイオードＤ９ｂのカソードが向き合う構成になる。従って、双方向スイッチがオフ状態において、寄生ダイオードを経由して、高圧側コンデンサＣ４から高圧側直流電源２へ電流が流れること、及び高圧側直流電源２から高圧側コンデンサＣ４へ電流が流れることを阻止することができる。
【0066】
図９（ｂ）は、スイッチ回路５０をリレーＲＹ１で構成する例である。リレーＲＹ１を使用する場合、寄生ダイオードが形成されない。したがって、リレーＲＹ１がオフ状態では、いずれの方向からの電流も阻止することができる。
【0067】
高圧側直流電源２がインバータ（不図示）を介して系統電源に接続されている場合、高圧側直流電源２はリップルノイズの影響を受ける。このリップルノイズの影響により、高圧側直流電源２の電圧Ｅが変動すると、高圧側コンデンサＣ４の電圧と高圧側直流電源２の電圧との大小関係が変動し、高圧側コンデンサＣ４と高圧側直流電源２間で電流の入出力が発生する可能性がある。図９（ａ）に示した双方向スイッチや図９（ｂ）に示したリレーＲＹ１を使用すれば、この電流の入出力を阻止することができる。
【0068】
図９（ｃ）は、スイッチ回路５０を、双方向スイッチ、第１０スイッチング素子Ｓ１０及び制限抵抗Ｒ９で構成する例である。第１０スイッチング素子Ｓ１０と制限抵抗Ｒ９は直列に接続される。直列接続された第１０スイッチング素子Ｓ１０と制限抵抗Ｒ９は、図９（ａ）に説明した双方向スイッチと並列に接続される。第１０スイッチング素子Ｓ１０は、ソース端子が高圧側コンデンサＣ４、ドレイン端子が制限抵抗Ｒ９を介して高圧側直流電源２に接続されるＮチャンネルＭＯＳＦＥＴである。
【0069】
図９（ｃ）に示すスイッチ回路５０は突入電流防止機能を備える。即ち、双方向スイッチがオフ状態では、制限抵抗Ｒ９を介して電流が流れる。制御部４０は、高圧側コンデンサＣ４と高圧側直流電源２を導通させる際、先に第１０スイッチング素子Ｓ１０をターンオンし、所定時間経過後に第１０スイッチング素子Ｓ１０をターンオフし、双方向スイッチをターンオンする。これにより、高圧側コンデンサＣ４と高圧側直流電源２間を導通させる際、仮に、両者の電圧に大きな差が発生している場合でも、突入電流が発生することを防止することができる。
【0070】
また仮に、高圧側直流電源２側から高圧側コンデンサＣ４、第１フライングキャパシタＣ１及び第２フライングキャパシタＣ２を充電する必要が発生した場合でも、スイッチ回路５０が突入電流防止機能を有していれば、高圧側直流電源２から高圧側コンデンサＣ４、第１フライングキャパシタＣ１及び第２フライングキャパシタＣ２に突入電流が流れることを防止することができる。
【0071】
また図９（ｃ）に示す構成例では、図７に示したスイッチ回路５０と同様に、双方向スイッチがオフ状態では、高圧側コンデンサＣ４の電圧が高圧側直流電源２の電圧Ｅより高くならないように、高圧側コンデンサＣ４の電圧がクランプされる。
【0072】
【0073】
図９（ｅ）は、スイッチ回路５０を、双方向スイッチ、第１０スイッチング素子Ｓ１０、制限抵抗Ｒ９及び第１１ダイオードＤ１１で構成する例である。第１０スイッチング素子Ｓ１０、制限抵抗Ｒ９及び第１１ダイオードＤ１１は直列に接続される。直列接続された第１０スイッチング素子Ｓ１０、制限抵抗Ｒ９及び第１１ダイオードＤ１１は、図９（ａ）に説明した双方向スイッチと並列に接続される。第１０スイッチング素子Ｓ１０は、ソース端子が制限抵抗Ｒ９、第１１ダイオードＤ１１を介して高圧側直流電源２に接続され、ドレイン端子が低圧側コンデンサＣ３に接続されるＮチャンネルＭＯＳＦＥＴである。第１１ダイオードＤ１１はアノード端子が制限抵抗Ｒ９に接続され、カソード端子が高圧側直流電源２に接続される。
【0074】
図９（ｅ）に示すスイッチ回路５０は突入電流防止機能を備え、高圧側コンデンサＣ４と高圧側直流電源２間を導通させる際、突入電流が発生することを防止することができる。また、双方向スイッチがオフ状態において、高圧側直流電源２の電圧Ｅが変動することによる、高圧側コンデンサＣ４と高圧側直流電源２間の電流の入出力を阻止することができる。
【0075】
【0076】
図１０は、実施の形態に係る、ソフトプリチャージ機能付きのＤＣ／ＤＣ変換装置３の別の構成を説明するための図である。図１０に示すＤＣ／ＤＣ変換装置３は、図７に示したＤＣ／ＤＣ変換装置３に対して、突入電流防止機能を有する別のスイッチ回路５０ａが追加された構成である。スイッチ回路５０ａは、低圧側直流電源１と低圧側コンデンサＣ３との間の経路に挿入され、低圧側直流電源１と低圧側コンデンサＣ３との間を電気的に遮断することができる。
【0077】
図１０に示す例では、スイッチ回路５０ａとして図９（ｆ）に示したスイッチ回路５０が使用されている。なお、図９（ｅ）に示したスイッチ回路５０が使用されてもよい。制御部４０は、ＤＣ／ＤＣ変換装置３の起動時において、先に第１０スイッチング素子Ｓ１０をターンオンし、所定時間経過後に第１０スイッチング素子Ｓ１０をターンオフし、リレーＲＹ１をターンオンする。これにより、低圧側直流電源１から、低圧側コンデンサＣ３、高圧側コンデンサＣ４、第１フライングキャパシタＣ１及び第２フライングキャパシタＣ２に突入電流が流れることを防止することができる。
【0078】
以上説明したように本実施の形態によれば、ＤＣ／ＤＣ変換装置３を高圧側直流電源２から遮断し、低圧側直流電源１から低圧側コンデンサＣ３、高圧側コンデンサＣ４、第１フライングキャパシタＣ１及び第２フライングキャパシタＣ２を充電する。その後、高圧側コンデンサＣ４、第１フライングキャパシタＣ１及び第２フライングキャパシタＣ２の電圧を徐々に上昇させていくことにより、高圧側コンデンサＣ４、第１フライングキャパシタＣ１及び第２フライングキャパシタＣ２を安全にプリチャージすることができる。即ち、高圧側直流電源２の電圧により、第１スイッチング素子Ｓ１と第８スイッチング素子Ｓ８が耐圧超過に陥ることを防止することができる。また、プリチャージの際、突入電流が流れることを抑制することができる。
【0079】
以上、本開示を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本開示の範囲にあることは当業者に理解されるところである。
【0080】
上述した実施の形態では、フライングキャパシタ部３０として、３レベル出力のフライングキャパシタ回路を直列に２つ接続した構成を説明した。この点、フライングキャパシタ部３０は、直列接続された複数のスイッチング素子と、少なくとも一つのフライングキャパシタを含み、当該複数のスイッチング素子の両端に高圧側直流電源２が接続され、当該複数のスイッチング素子を構成する一部の複数のスイッチング素子の両端に低圧側直流電源１が接続される構成であれば、上述した実施の形態の構成に限定されない。
【0081】
図１１は、変形例に係る、ソフトプリチャージ機能付きのＤＣ／ＤＣ変換装置３の構成を説明するための図である。変形例ではフライングキャパシタ部３０は、３レベル出力のフライングキャパシタ回路を一つ有する。直列接続された第１スイッチング素子Ｓ１－第４スイッチング素子Ｓ４の両端に高圧側直流電源２が接続される。
【0082】
低圧側直流電源１の正側端子は、第１リアクトルＬ１を介して、第２スイッチング素子Ｓ２と第３スイッチング素子Ｓ３との間の接続点に接続される。低圧側直流電源１の負側端子は、第２リアクトルＬ２を介して、第４スイッチング素子Ｓ４の下側の端子に接続される。
【0083】
図１１に示した回路構成において、高圧側直流電源２から第１フライングキャパシタＣ１をプリチャージすると、高圧側直流電源２の電圧Ｅが第１スイッチング素子Ｓ１に印加され、第１スイッチング素子Ｓ１が耐圧超過に陥る可能性がある。低圧側コンデンサＣ３に電荷がチャージされていない状態（低圧側コンデンサＣ３の両端電圧が０Ｖの状態）では、低圧側コンデンサＣ３に対して並列接続されている、直列接続された第３スイッチング素子Ｓ３－第４スイッチング素子Ｓ４の両端電圧も０Ｖになる。第１フライングキャパシタＣ１に電荷がチャージされていない状態（第１フライングキャパシタＣ１の両端電圧が０Ｖの状態）では、第１フライングキャパシタＣ１に対して並列接続されている、直列接続された第２スイッチング素子Ｓ２－第３スイッチング素子Ｓ３の両端電圧も０Ｖになる。
【0084】
従って、直列接続された第２スイッチング素子Ｓ２－第４スイッチング素子Ｓ４の両端電圧が０Ｖになり、高圧側直流電源２の電圧Ｅが第１スイッチング素子Ｓ１の一つに印加される状態が発生する。これに対して、上述したソフトプリチャージ機能で第１フライングキャパシタＣ１をプリチャージすれば、第１スイッチング素子Ｓ１が耐圧超過に陥ることを防止することができる。
【0085】
上記実施の形態では、フライングキャパシタ部３０を構成する各フライングキャパシタ回路の構成例として、直列接続された４つのスイッチング素子と、１つのフライングキャパシタを使用する１段のフライングキャパシタ回路を例に挙げた。この点、さらに段数を増やしたフライングキャパシタ回路を使用することもできる。
【0086】
図１２（ａ）－（ｃ）は、フライングキャパシタ回路の構成例を示す図である。図１２（ａ）は１段のフライングキャパシタ回路を示す。図１２（ａ）に示すフライングキャパシタ回路は、上記実施の形態で説明した回路構成と同様である。
【0087】
図１２（ｂ）は２段のフライングキャパシタ回路を示す。２段のフライングキャパシタ回路では、直列接続された６つのスイッチング素子Ｓ１２、Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ４２と、２つのフライングキャパシタＣ１１、Ｃ１２を備える。１番内側のフライングキャパシタＣ１１は、２つのスイッチング素子Ｓ２、Ｓ３に対して並列に接続され、１／６Ｅの電圧を維持するように制御される。内側から２番目のフライングキャパシタＣ１２は、４つのスイッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４に対して並列に接続され、１／６Ｅの電圧を維持するように制御される。
【0088】
図１２（ｃ）は３段のフライングキャパシタ回路を示す。３段のフライングキャパシタ回路では、直列接続された６つのスイッチング素子Ｓ１３、Ｓ１２、Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ４２、Ｓ４３と、３つのフライングキャパシタＣ１１、Ｃ１２、Ｃ１３を備える。１番内側のフライングキャパシタＣ１１は、２つのスイッチング素子Ｓ２、Ｓ３に対して並列に接続され、１／８Ｅの電圧を維持するように制御される。内側から２番目のフライングキャパシタＣ１２は、４つのスイッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４に対して並列に接続され、２／８Ｅの電圧を維持するように制御される。内側から３番目のフライングキャパシタＣ１３は、６つのスイッチング素子Ｓ１２、Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ４２に対して並列に接続され、３／８Ｅの電圧を維持するように制御される。
【0089】
図１３は、Ｎ（Ｎは自然数）段のフライングキャパシタ回路を示す。Ｎ段のフライングキャパシタ回路では、直列接続された（２Ｎ＋２）個のスイッチング素子Ｓ１ｎ、・・・、Ｓ１３、Ｓ１２、Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ４２、Ｓ４３、・・・、Ｓ４ｎと、Ｎ個のフライングキャパシタＣ１１、Ｃ１２、Ｃ１３、・・・、Ｃ１ｎを備える。１番内側のフライングキャパシタＣ１１は、２つのスイッチング素子Ｓ２、Ｓ３に対して並列に接続され、１／（２Ｎ＋２）Ｅの電圧を維持するように制御される。内側から２番目のフライングキャパシタＣ１２は、４つのスイッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４に対して並列に接続され、２／（２Ｎ＋２）Ｅの電圧を維持するように制御される。内側から３番目のフライングキャパシタＣ１３は、６つのスイッチング素子Ｓ１２、Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ４２に対して並列に接続され、３／（２Ｎ＋２）Ｅの電圧を維持するように制御される。最も外側のフライングキャパシタＣ１ｎは、２Ｎ個のＳ１（ｎ－１）、・・・、Ｓ１３、Ｓ１２、Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ４２、Ｓ４３、・・・、Ｓ４（ｎ－１）に対して並列に接続され、Ｎ／（２Ｎ＋２）Ｅの電圧を維持するように制御される。
【0090】
図７、図１０に示した第１フライングキャパシタ回路及び第２フライングキャパシタ回路では、図１２（ａ）に示した１段のフライングキャパシタ回路を使用している。１段のフライングキャパシタ回路を使用すると、第１フライングキャパシタ回路の中点と第２フライングキャパシタ回路の中点との間に３レベル（Ｅ、１／２Ｅ、０）の電圧を発生させることが可能となる。図１２（ｂ）に示した２段のフライングキャパシタ回路を使用すると、第１フライングキャパシタ回路の中点と第２フライングキャパシタ回路の中点との間に５レベル（Ｅ、２／３Ｅ、１／２Ｅ、１／３Ｅ、０）の電圧を発生させることが可能となる。図１２（ｃ）に示した３段のフライングキャパシタ回路を使用すると、第１フライングキャパシタ回路の中点と第２フライングキャパシタ回路の中点との間に７レベル（Ｅ、３／４Ｅ、５／８Ｅ、１／２Ｅ、３／８Ｅ、１／４Ｅ、０）の電圧を発生させることが可能となる。図１３に示したＮ段のフライングキャパシタ回路を使用すると、第１フライングキャパシタ回路の中点と第２フライングキャパシタ回路の中点との間に（２Ｎ＋１）レベルの電圧を発生させることが可能となる。
【0091】
フライングキャパシタ回路の段数を増やすほど、安価で耐圧が低いスイッチング素子を使用することができる一方、使用するスイッチング素子の数が増大する。従って設計者は、トータルのコストとトータルの変換効率を考慮して、フライングキャパシタ回路の最適な段数を決定すればよい。また、高圧側直流部の電圧が１０００Ｖを超えるアプリケーションや、１００００Ｖを超えるアプリケーションでは、各スイッチング素子の耐圧を下げるために、フライングキャパシタ回路の段数を増やすことが有効である。
【0092】
フライングキャパシタ回路の段数がいずれの場合であっても、上述したソフトプリチャージ機能でフライングキャパシタをプリチャージすることにより、フライングキャパシタ部３０の両端のスイッチング素子が耐圧超過に陥ることを防止することができる。
【0093】
なお、実施の形態は、以下の項目によって特定されてもよい。
【0094】
［項目１］
低圧側直流電源（１）に並列接続される低圧側コンデンサ（Ｃ３）と、
高圧側直流電源（２）に並列接続される高圧側コンデンサ（Ｃ４）と、
直列接続された複数のスイッチング素子（Ｓ１－Ｓ８）と、少なくとも一つのフライングキャパシタ（Ｃ１－Ｃ２）を含み、前記直列接続された複数のスイッチング素子（Ｓ１－Ｓ８）の両端に前記高圧側直流電源（２）が接続され、前記直列接続された複数のスイッチング素子（Ｓ１－Ｓ８）を構成する一部の複数のスイッチング素子（Ｓ３－Ｓ６）の両端に前記低圧側直流電源（１）が接続される、フライングキャパシタ部（３０）と、
前記低圧側コンデンサ（Ｃ３）の両端と、前記一部の複数のスイッチング素子（Ｓ３－Ｓ６）の両端間の経路に挿入される少なくとも一つのリアクトル（Ｌ１－Ｌ２）と、
前記高圧側コンデンサ（Ｃ４）と前記高圧側直流電源（２）間の経路に挿入されるスイッチ回路（５０）と、
を備える、
ＤＣ／ＤＣ変換装置（３）。
これによれば、高圧側直流電源（２）からではなく、低圧側直流電源（１）からフライングキャパシタ（Ｃ１－Ｃ２）を安全にプリチャージすることができる。
［項目２］
前記直列接続された複数のスイッチング素子（Ｓ１－Ｓ８）とそれぞれ並列接続された複数の抵抗（Ｒ１－Ｒ８）と、
前記直列接続された複数のスイッチング素子（Ｓ１－Ｓ８）と、前記スイッチ回路（５０）を制御する制御部（４０）と、
をさらに備え、
前記制御部（４０）は、前記ＤＣ／ＤＣ変換装置（３）の起動時において、
前記スイッチ回路（５０）をオフ状態に制御するとともに、前記低圧側直流電源（１）から前記低圧側コンデンサ（Ｃ３）、前記高圧側コンデンサ（Ｃ４）、及び前記少なくとも一つのフライングキャパシタ（Ｃ１－Ｃ２）が充電されるように、前記直列接続された複数のスイッチング素子（Ｓ１－Ｓ８）を制御し、
前記高圧側コンデンサ（Ｃ４）の電圧が前記低圧側直流電源（１）の電圧に対応する電圧まで上昇した後、前記高圧側コンデンサ（Ｃ４）の電圧が昇圧されるように、前記直列接続された複数のスイッチング素子（Ｓ１－Ｓ８）を制御し、
前記高圧側コンデンサ（Ｃ４）の電圧が前記高圧側直流電源（２）の電圧に対応する電圧まで上昇した後、前記スイッチ回路（５０）をオン状態に制御する、
項目１に記載のＤＣ／ＤＣ変換装置（３）。
これによれば、フライングキャパシタ（Ｃ１－Ｃ２）の電圧を、高圧側コンデンサ（Ｃ４）の電圧上昇に応じて徐々に上昇させることができ、フライングキャパシタ（Ｃ１－Ｃ２）を安全にプリチャージすることができる。
［項目３］
前記フライングキャパシタ部（３０）は、
直列接続された第１スイッチング素子（Ｓ１）、第２スイッチング素子（Ｓ２）、第３スイッチング素子（Ｓ３）、第４スイッチング素子（Ｓ４）と、第５スイッチング素子（Ｓ５）、第６スイッチング素子（Ｓ６）、第７スイッチング素子（Ｓ７）及び第８スイッチング素子（Ｓ８）と、
前記第１スイッチング素子（Ｓ１）と第２スイッチング素子（Ｓ２）との接続点と、第３スイッチング素子（Ｓ３）と第４スイッチング素子（Ｓ４）との接続点との間に接続された第１フライングキャパシタ（Ｃ１）と、
前記第５スイッチング素子（Ｓ５）と第６スイッチング素子（Ｓ６）との接続点と、第７スイッチング素子（Ｓ７）と第８スイッチング素子（Ｓ８）との接続点との間に接続された第２フライングキャパシタ（Ｃ２）と、を含み、
前記低圧側直流電源（１）の正側端子が、前記第２スイッチング素子（Ｓ２）と前記第３スイッチング素子（Ｓ３）との間の接続点に電気的に接続され、
前記低圧側直流電源（１）の負側端子が、前記第６スイッチング素子（Ｓ６）と前記第７スイッチング素子（Ｓ７）との間の接続点に電気的に接続される、
項目１に記載のＤＣ／ＤＣ変換装置（３）。
これによれば、３レベルのマルチレベルＤＣ／ＤＣ変換装置（３）を実現することができる。高圧側直流電源（２）と並列に、８個のスイッチング素子（Ｓ１－Ｓ８）を直列接続することにより、従来より低耐圧のスイッチング素子を使用することが可能となる。
［項目４］
前記第１スイッチング素子（Ｓ１）－前記第８スイッチング素子（Ｓ８）にそれぞれ並列接続された第１抵抗（Ｒ１）－第８抵抗（Ｒ８）と、
前記第１スイッチング素子（Ｓ１）－前記第８スイッチング素子（Ｓ８）と、前記スイッチ回路（５０）を制御する制御部（４０）をさらに備え、
前記制御部（４０）は、前記ＤＣ／ＤＣ変換装置（３）の起動時において、
前記スイッチ回路（５０）と、前記第３スイッチング素子（Ｓ３）、前記第４スイッチング素子（Ｓ４）と、前記第５スイッチング素子（Ｓ５）及び前記第６スイッチング素子（Ｓ６）をオフ状態に制御し、
前記高圧側コンデンサ（Ｃ４）の電圧が前記低圧側直流電源（１）の電圧に対応する電圧まで上昇した後、前記高圧側コンデンサ（Ｃ４）の電圧が昇圧されるように、前記第１スイッチング素子（Ｓ１）－前記第８スイッチング素子（Ｓ８）を制御し、
前記高圧側コンデンサ（Ｃ４）の電圧が前記高圧側直流電源（２）の電圧に対応する電圧まで上昇した後、前記スイッチ回路（５０）をオン状態に制御する、
項目３に記載のＤＣ／ＤＣ変換装置（３）。
これによれば、第１フライングキャパシタ（Ｃ１）と第２フライングキャパシタ（Ｃ２）の電圧を、高圧側コンデンサ（Ｃ４）の電圧上昇に応じて徐々に上昇させることができ、第１フライングキャパシタ（Ｃ１）と第２フライングキャパシタ（Ｃ２）を安全にプリチャージすることができる。
［項目５］
前記制御部（４０）は、
前記第２スイッチング素子（Ｓ２）、前記第４スイッチング素子（Ｓ４）、前記第５スイッチング素子（Ｓ５）及び前記第７スイッチング素子（Ｓ７）をオン状態、並びに前記第１スイッチング素子（Ｓ１）、前記第３スイッチング素子（Ｓ３）、前記第６スイッチング素子（Ｓ６）及び前記第８スイッチング素子（Ｓ８）をオフ状態に制御する第１モード、
前記第１スイッチング素子（Ｓ１）、前記第３スイッチング素子（Ｓ３）、前記第６スイッチング素子（Ｓ６）及び前記第８スイッチング素子（Ｓ８）をオン状態 並びに前記第２スイッチング素子（Ｓ２）、前記第４スイッチング素子（Ｓ４）、前記第５スイッチング素子（Ｓ５）及び前記第７スイッチング素子（Ｓ７）をオフ状態に制御する第２モード、
前記第１スイッチング素子（Ｓ１）、前記第２スイッチング素子（Ｓ２）、前記第７スイッチング素子（Ｓ７）及び前記第８スイッチング素子（Ｓ８）をオン状態 並びに前記第３スイッチング素子（Ｓ３）、前記第４スイッチング素子（Ｓ４）、前記第５スイッチング素子（Ｓ５）及び前記第６スイッチング素子（Ｓ６）をオフ状態に制御する第３モード、
前記第３スイッチング素子（Ｓ３）、前記第４スイッチング素子（Ｓ４）、前記第５スイッチング素子（Ｓ５）及び前記第６スイッチング素子（Ｓ６）をオン状態 並びに前記第１スイッチング素子（Ｓ１）、前記第２スイッチング素子（Ｓ２）、前記第７スイッチング素子（Ｓ７）及び前記第８スイッチング素子（Ｓ８）をオフ状態に制御する第４モード、の４つのモードの内、
前記第１モードと、前記第２モードと、前記第３モード又は前記第４モードとの３つのモードを使用して、前記高圧側コンデンサ（Ｃ４）の電圧を昇圧させる、
項目４に記載のＤＣ／ＤＣ変換装置（３）。
これによれば、３つのモードを組み合わせて、高効率な昇圧動作が可能となる。
［項目６］
前記スイッチ回路（５０）は、
ソース端子が前記高圧側コンデンサ（Ｃ４）、ドレイン端子が前記高圧側直流電源（２）に接続される、ＮチャンネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor)（Ｓ９）である、
項目１から５のいずれか１項に記載のＤＣ／ＤＣ変換装置（３）。
これによれば、高圧側コンデンサ（Ｃ４）の電圧が高圧側直流電源（２）の電圧より高くならないように、高圧側コンデンサ（Ｃ４）の電圧がクランプさせることができる。また、スイッチ回路（５０）を低コストで構成することができる。
低圧側直流電源（１）に並列接続される低圧側コンデンサ（Ｃ３）と、
高圧側直流電源（２）に並列接続される高圧側コンデンサ（Ｃ４）と、
直列接続された複数のスイッチング素子（Ｓ１－Ｓ８）と、少なくとも一つのフライングキャパシタ（Ｃ１－Ｃ２）を含み、前記直列接続された複数のスイッチング素子（Ｓ１－Ｓ８）の両端に前記高圧側直流電源（２）が接続され、前記直列接続された複数のスイッチング素子（Ｓ１－Ｓ８）を構成する一部の複数のスイッチング素子（Ｓ３－Ｓ６）の両端に前記低圧側直流電源（１）が接続される、フライングキャパシタ部（３０）と、
前記低圧側コンデンサ（Ｃ３）の両端と、前記一部の複数のスイッチング素子（Ｓ３－Ｓ６）の両端間の経路に挿入される少なくとも一つのリアクトル（Ｌ１－Ｌ２）と、
前記高圧側コンデンサ（Ｃ４）と前記高圧側直流電源（２）間の経路に挿入されるスイッチ回路（５０）と、
を備える、
ＤＣ／ＤＣ変換装置（３）。
これによれば、高圧側直流電源（２）からではなく、低圧側直流電源（１）からフライングキャパシタ（Ｃ１－Ｃ２）を安全にプリチャージすることができる。
［項目２］
前記直列接続された複数のスイッチング素子（Ｓ１－Ｓ８）とそれぞれ並列接続された複数の抵抗（Ｒ１－Ｒ８）と、
前記直列接続された複数のスイッチング素子（Ｓ１－Ｓ８）と、前記スイッチ回路（５０）を制御する制御部（４０）と、
をさらに備え、
前記制御部（４０）は、前記ＤＣ／ＤＣ変換装置（３）の起動時において、
前記スイッチ回路（５０）をオフ状態に制御するとともに、前記低圧側直流電源（１）から前記低圧側コンデンサ（Ｃ３）、前記高圧側コンデンサ（Ｃ４）、及び前記少なくとも一つのフライングキャパシタ（Ｃ１－Ｃ２）が充電されるように、前記直列接続された複数のスイッチング素子（Ｓ１－Ｓ８）を制御し、
前記高圧側コンデンサ（Ｃ４）の電圧が前記低圧側直流電源（１）の電圧に対応する電圧まで上昇した後、前記高圧側コンデンサ（Ｃ４）の電圧が昇圧されるように、前記直列接続された複数のスイッチング素子（Ｓ１－Ｓ８）を制御し、
前記高圧側コンデンサ（Ｃ４）の電圧が前記高圧側直流電源（２）の電圧に対応する電圧まで上昇した後、前記スイッチ回路（５０）をオン状態に制御する、
項目１に記載のＤＣ／ＤＣ変換装置（３）。
これによれば、フライングキャパシタ（Ｃ１－Ｃ２）の電圧を、高圧側コンデンサ（Ｃ４）の電圧上昇に応じて徐々に上昇させることができ、フライングキャパシタ（Ｃ１－Ｃ２）を安全にプリチャージすることができる。
［項目３］
前記フライングキャパシタ部（３０）は、
直列接続された第１スイッチング素子（Ｓ１）、第２スイッチング素子（Ｓ２）、第３スイッチング素子（Ｓ３）、第４スイッチング素子（Ｓ４）と、第５スイッチング素子（Ｓ５）、第６スイッチング素子（Ｓ６）、第７スイッチング素子（Ｓ７）及び第８スイッチング素子（Ｓ８）と、
前記第１スイッチング素子（Ｓ１）と第２スイッチング素子（Ｓ２）との接続点と、第３スイッチング素子（Ｓ３）と第４スイッチング素子（Ｓ４）との接続点との間に接続された第１フライングキャパシタ（Ｃ１）と、
前記第５スイッチング素子（Ｓ５）と第６スイッチング素子（Ｓ６）との接続点と、第７スイッチング素子（Ｓ７）と第８スイッチング素子（Ｓ８）との接続点との間に接続された第２フライングキャパシタ（Ｃ２）と、を含み、
前記低圧側直流電源（１）の正側端子が、前記第２スイッチング素子（Ｓ２）と前記第３スイッチング素子（Ｓ３）との間の接続点に電気的に接続され、
前記低圧側直流電源（１）の負側端子が、前記第６スイッチング素子（Ｓ６）と前記第７スイッチング素子（Ｓ７）との間の接続点に電気的に接続される、
項目１に記載のＤＣ／ＤＣ変換装置（３）。
これによれば、３レベルのマルチレベルＤＣ／ＤＣ変換装置（３）を実現することができる。高圧側直流電源（２）と並列に、８個のスイッチング素子（Ｓ１－Ｓ８）を直列接続することにより、従来より低耐圧のスイッチング素子を使用することが可能となる。
［項目４］
前記第１スイッチング素子（Ｓ１）－前記第８スイッチング素子（Ｓ８）にそれぞれ並列接続された第１抵抗（Ｒ１）－第８抵抗（Ｒ８）と、
前記第１スイッチング素子（Ｓ１）－前記第８スイッチング素子（Ｓ８）と、前記スイッチ回路（５０）を制御する制御部（４０）をさらに備え、
前記制御部（４０）は、前記ＤＣ／ＤＣ変換装置（３）の起動時において、
前記スイッチ回路（５０）と、前記第３スイッチング素子（Ｓ３）、前記第４スイッチング素子（Ｓ４）と、前記第５スイッチング素子（Ｓ５）及び前記第６スイッチング素子（Ｓ６）をオフ状態に制御し、
前記高圧側コンデンサ（Ｃ４）の電圧が前記低圧側直流電源（１）の電圧に対応する電圧まで上昇した後、前記高圧側コンデンサ（Ｃ４）の電圧が昇圧されるように、前記第１スイッチング素子（Ｓ１）－前記第８スイッチング素子（Ｓ８）を制御し、
前記高圧側コンデンサ（Ｃ４）の電圧が前記高圧側直流電源（２）の電圧に対応する電圧まで上昇した後、前記スイッチ回路（５０）をオン状態に制御する、
項目３に記載のＤＣ／ＤＣ変換装置（３）。
これによれば、第１フライングキャパシタ（Ｃ１）と第２フライングキャパシタ（Ｃ２）の電圧を、高圧側コンデンサ（Ｃ４）の電圧上昇に応じて徐々に上昇させることができ、第１フライングキャパシタ（Ｃ１）と第２フライングキャパシタ（Ｃ２）を安全にプリチャージすることができる。
［項目５］
前記制御部（４０）は、
前記第２スイッチング素子（Ｓ２）、前記第４スイッチング素子（Ｓ４）、前記第５スイッチング素子（Ｓ５）及び前記第７スイッチング素子（Ｓ７）をオン状態、並びに前記第１スイッチング素子（Ｓ１）、前記第３スイッチング素子（Ｓ３）、前記第６スイッチング素子（Ｓ６）及び前記第８スイッチング素子（Ｓ８）をオフ状態に制御する第１モード、
前記第１スイッチング素子（Ｓ１）、前記第３スイッチング素子（Ｓ３）、前記第６スイッチング素子（Ｓ６）及び前記第８スイッチング素子（Ｓ８）をオン状態 並びに前記第２スイッチング素子（Ｓ２）、前記第４スイッチング素子（Ｓ４）、前記第５スイッチング素子（Ｓ５）及び前記第７スイッチング素子（Ｓ７）をオフ状態に制御する第２モード、
前記第１スイッチング素子（Ｓ１）、前記第２スイッチング素子（Ｓ２）、前記第７スイッチング素子（Ｓ７）及び前記第８スイッチング素子（Ｓ８）をオン状態 並びに前記第３スイッチング素子（Ｓ３）、前記第４スイッチング素子（Ｓ４）、前記第５スイッチング素子（Ｓ５）及び前記第６スイッチング素子（Ｓ６）をオフ状態に制御する第３モード、
前記第３スイッチング素子（Ｓ３）、前記第４スイッチング素子（Ｓ４）、前記第５スイッチング素子（Ｓ５）及び前記第６スイッチング素子（Ｓ６）をオン状態 並びに前記第１スイッチング素子（Ｓ１）、前記第２スイッチング素子（Ｓ２）、前記第７スイッチング素子（Ｓ７）及び前記第８スイッチング素子（Ｓ８）をオフ状態に制御する第４モード、の４つのモードの内、
前記第１モードと、前記第２モードと、前記第３モード又は前記第４モードとの３つのモードを使用して、前記高圧側コンデンサ（Ｃ４）の電圧を昇圧させる、
項目４に記載のＤＣ／ＤＣ変換装置（３）。
これによれば、３つのモードを組み合わせて、高効率な昇圧動作が可能となる。
［項目６］
前記スイッチ回路（５０）は、
ソース端子が前記高圧側コンデンサ（Ｃ４）、ドレイン端子が前記高圧側直流電源（２）に接続される、ＮチャンネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor)（Ｓ９）である、
項目１から５のいずれか１項に記載のＤＣ／ＤＣ変換装置（３）。
これによれば、高圧側コンデンサ（Ｃ４）の電圧が高圧側直流電源（２）の電圧より高くならないように、高圧側コンデンサ（Ｃ４）の電圧がクランプさせることができる。また、スイッチ回路（５０）を低コストで構成することができる。
【符号の説明】
【0095】
１ 低圧側直流電源、 ２ 高圧側直流電源、 ３ ＤＣ／ＤＣ変換装置、 ３０ フライングキャパシタ部、 ４０ 制御部、 ４１ 電圧センサ、 ５０ スイッチ回路、 Ｓ１－Ｓ１０ スイッチング素子、 Ｄ１－Ｄ１１ ダイオード、 Ｃ１ 第１フライングキャパシタ、 Ｃ２ 第２フライングキャパシタ、 Ｃ３ 低圧側コンデンサ、 Ｃ４ 高圧側コンデンサ、 Ｌ１ 第１リアクトル、 Ｌ２ 第２リアクトル、 Ｒ１－Ｒ８ 抵抗、 Ｒ９ 制限抵抗、 ＲＹ１ リレー。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】