特許 7520493 撮像素子及びその製造方法、及び撮像装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-07-12

(45)【発行日】2024-07-23

(54)【発明の名称】撮像素子及びその製造方法、及び撮像装置

(51)【国際特許分類】

   H01L 27/146 20060101AFI20240716BHJP

   H04N 25/70 20230101ALI20240716BHJP

【ＦＩ】

H01L27/146 A

H01L27/146 D

H04N25/70

【請求項の数】 16

(21)【出願番号】P 2019169580

(22)【出願日】2019-09-18

(65)【公開番号】P2021048241

(43)【公開日】2021-03-25

【審査請求日】2022-09-05

(73)【特許権者】

【識別番号】000001007

【氏名又は名称】キヤノン株式会社

(74)【代理人】

【識別番号】110003281

【氏名又は名称】弁理士法人大塚国際特許事務所

(72)【発明者】

【氏名】小林 寛和

【審査官】宮本 博司

(56)【参考文献】

【文献】特開２０１７－１２６６７１（ＪＰ，Ａ）

【文献】特開２０１３－０６５６８８（ＪＰ，Ａ）

【文献】特開２００８－０７８２５８（ＪＰ，Ａ）

【文献】特開２０１５－０３５５５５（ＪＰ，Ａ）

【文献】特開２０１３－０８０７９７（ＪＰ，Ａ）

【文献】特開２０１０－２６７７０９（ＪＰ，Ａ）

【文献】特開２０１０－２７８４７２（ＪＰ，Ａ）

【文献】特開２０１３－０９３５５３（ＪＰ，Ａ）

【文献】特開２０１８－１４７９７５（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２７／１４６

Ｈ０４Ｎ ２５／７０

(57)【特許請求の範囲】

【請求項1】

半導体基板の第１の面に入射した光を電荷に変換する、それぞれが複数の色のカラーフィルタのいずれかに覆われた複数の光電変換部と、
前記半導体基板において前記第１の面の反対側の第２の面から制御される、前記複数の光電変換部により変換された電荷を転送するための複数の回路部と、
前記複数の光電変換部と、前記複数の回路部とを分離する遮光部と、を有し、
前記複数の回路部の各回路部が、前記光電変換部から転送された電荷を保持する保持部と、前記保持された電荷を画素の外に転送するための転送回路とを含み、複数の前記光電変換部により共有され、
前記遮光部は、前記各回路部と、前記各回路部を共有する前記複数の光電変換部との間に構成され、前記第１の面における前記光電変換部の面積が、前記第２の面における前記光電変換部の面積よりも大きくなると共に、前記カラーフィルタの透過率に応じて、前記光電変換部の体積が異なるように構成され、
前記各回路部を共有する前記複数の光電変換部をそれぞれ含む複数の画素のうち、前記透過率がより低いカラーフィルタに覆われた光電変換部を含む画素に、前記転送回路を構成する
ことを特徴とする撮像素子。

【請求項2】

前記遮光部を、前記半導体基板の深さ方向に斜めに構成したことを特徴とする請求項１に記載の撮像素子。

【請求項3】

前記遮光部は、前記第２の面に接していないことを特徴とする請求項１または２に記載の撮像素子。

【請求項4】

前記各回路部は、前記光電変換部により変換された電荷を前記保持部に転送するための転送トランジスタを更に有し、前記転送トランジスタは、前記遮光部と前記第２の面との間に配置された縦型転送ゲートを有することを特徴とする請求項３に記載の撮像素子。

【請求項5】

前記透過率がより高いカラーフィルタに覆われた前記光電変換部の体積がより大きくなるように前記遮光部を構成したことを特徴とする請求項１乃至４のいずれか１項に記載の撮像素子。

【請求項6】

前記光電変換部の前記半導体基板における深さが、像高が高くなる方向に深くなるように前記遮光部を構成したことを特徴とする請求項１乃至５のいずれか１項に記載の撮像素子。

【請求項7】

前記遮光部は、前記各回路部を共有する前記複数の光電変換部を互いに分離するように構成されていることを特徴とする請求項１乃至５のいずれか１項に記載の撮像素子。

【請求項8】

前記各回路部と、前記各回路部を共有する前記複数の光電変換部とを１つのまとまりとして分離する分離部を更に有し、前記遮光部と、前記分離部とが、前記第１の面において連続していることを特徴とする請求項１乃至７のいずれか１項に記載の撮像素子。

【請求項9】

前記分離部は、前記第１の面から前記第２の面まで貫通していることを特徴とする請求項８に記載の撮像素子。

【請求項10】

前記分離部は、金属遮光部材から成ることを特徴とする請求項８または９に記載の撮像素子。

【請求項11】

前記分離部は、前記金属遮光部材を覆うピニング膜を更に備えることを特徴とする請求項１０に記載の撮像素子。

【請求項12】

前記遮光部は、金属遮光部材から成ることを特徴とする請求項１乃至１１のいずれか１項に記載の撮像素子。

【請求項13】

前記遮光部は、前記金属遮光部材を覆うピニング膜を更に備えることを特徴とする請求項１２に記載の撮像素子。

【請求項14】

前記各回路部は、前記複数の光電変換部により変換された電荷を同時に転送する一括転送トランジスタと、前記一括転送トランジスタにより転送された電荷を保持する一括保持部とを更に有することを特徴とする請求項１乃至１３のいずれか１項に記載の撮像素子。

【請求項15】

請求項１乃至１４のいずれか１項に記載の撮像素子と、
前記撮像素子から出力された信号を処理する処理手段と
を有することを特徴とする撮像装置。

【請求項16】

半導体基板において、光が入射する第１の面から、前記第１の面の反対側の第２の面まで貫通する分離部を形成する工程と、
光電変換部により変換された電荷を転送するための、前記第２の面から制御される複数の回路部であって、各回路部が、前記光電変換部から転送された電荷を保持する保持部と、前記保持された電荷を画素の外に転送するための転送回路とを含み、複数の前記光電変換部により共有される、前記複数の回路部を形成する工程と、
前記各回路部と、前記各回路部を共有する前記複数の光電変換部との間に形成され、前記各回路部と、前記各回路部を共有する前記複数の光電変換部とを分離するための遮光部を形成する工程と、
前記第１の面に入射した光を電荷に変換する前記光電変換部を形成する工程と、
前記第１の面側に、前記光電変換部を覆う複数の色のカラーフィルタを形成する構成と、を有し、
前記遮光部及び前記分離部は、前記第１の面における前記光電変換部の面積が、前記第２の面における前記光電変換部の面積よりも大きくなると共に、前記カラーフィルタの透過率に応じて、前記光電変換部の体積が異なるように形成され、
前記各回路部を共有する前記複数の光電変換部をそれぞれ含む複数の画素のうち、前記透過率がより低いカラーフィルタに覆われた光電変換部を含む画素に、前記転送回路を構成する
ことを特徴とする撮像素子の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、撮像素子及びその製造方法、及び撮像装置に関し、特に半導体回路を形成した面と反対側から光照射する裏面照射型の撮像素子及びその製造方法、及び撮像装置に関するものである。

【背景技術】

【0002】

近年の撮像素子の多画素化に伴い、１画素あたりの面積が縮小している。これに伴い、画素面積に対する光電変換部の面積の比率である開口率を向上するため、画素信号の増幅回路やリセット回路を光入射面と反対側に形成した裏面照射型撮像素子が提案されている。こうした裏面照射型撮像素子では、画素信号の増幅回路やリセット回路、及びそれらの回路の制御配線を、光入射面の画素間に配置することがないため、画素間の混色抑制に埋め込み型の遮光部を用いることがある。また、光電変換部の電荷を転送した保持部と、光電変換部との間にも同様の遮光部を設けて、保持部の寄生感度を低減することもある。

【0003】

特許文献１には、受光した光を電荷に変換する光電変換部と、光電変換部から転送されてきた電荷を保持する保持部と、光電変換部と保持部との間に、光を遮光する遮光部とを備えた撮像素子が開示されている。この撮像素子において、光電変換部、保持部、及び遮光部は、所定の厚さを有する半導体基板内に形成され、光電変換部から保持部に電荷を転送する転送領域の遮光部は、この半導体基板を貫通しない非貫通遮光部として形成される。また、転送領域以外の遮光部は、半導体基板を貫通する貫通遮光部として形成される。特に、保持部の光入射面にも遮光部を設けることは、言うまでもなく寄生感度の低減に寄与する。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２０１８－１６０４８５号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、特許文献１のようにオンチップレンズ集光径の中心を如何に光電変換部の中心付近としても、幅広い角度から光が入射する撮影条件、すなわち絞り開放時には、オンチップマイクロレンズを経て光入射面の遮光部に到達する光もある。そのため、小絞り時に比べて大きく感度が低下してしまう。この絞り開放時の感度低下は、集光径をオンチップレンズ径に対して小さくしなければならないときに顕著となる。

【0006】

本発明は上記問題点を鑑みてなされたものであり、裏面照射型の撮像素子において、電荷の保持部の寄生感度を低減しながら、開口率を向上させることを目的とする。

【課題を解決するための手段】

【0007】

上記目的を達成するために、本発明の撮像素子は、半導体基板の第１の面に入射した光を電荷に変換する、それぞれが複数の色のカラーフィルタのいずれかに覆われた複数の光電変換部と、前記半導体基板において前記第１の面の反対側の第２の面から制御される、前記複数の光電変換部により変換された電荷を転送するための複数の回路部と、前記複数の光電変換部と、前記複数の回路部とを分離する遮光部と、を有し、前記複数の回路部の各回路部が、前記光電変換部から転送された電荷を保持する保持部と、前記保持された電荷を画素の外に転送するための転送回路とを含み、複数の前記光電変換部により共有され、前記遮光部は、前記各回路部と、前記各回路部を共有する前記複数の光電変換部との間に構成され、前記第１の面における前記光電変換部の面積が、前記第２の面における前記光電変換部の面積よりも大きくなると共に、前記カラーフィルタの透過率に応じて、前記光電変換部の体積が異なるように構成され、前記各回路部を共有する前記複数の光電変換部をそれぞれ含む複数の画素のうち、前記透過率がより低いカラーフィルタに覆われた光電変換部を含む画素に、前記転送回路を構成することを特徴とする。

【発明の効果】

【0008】

本発明によれば、裏面照射型の撮像素子において、電荷の保持部の寄生感度を低減しながら、開口率を向上させることができる。

【図面の簡単な説明】

【0009】

【図1】本発明の実施形態にかかる撮像素子の概略構成を示すブロック図。

【図2】第１の実施形態にかかる画素の構成例を示す等価回路図。

【図3】第１の実施形態にかかる撮像素子の駆動方法を示すタイミングチャート。

【図4】第１の実施形態にかかる撮像素子の画素を光入射面の反対側から見た平面図。

【図5】第１の実施形態にかかる撮像素子の画素の断面図。

【図6】第１の実施形態の変形例にかかる撮像素子の画素の断面図。

【図7】第２及び第３の実施形態にかかる画素の構成例を示す等価回路図。

【図8】第２及び第３の実施形態にかかる撮像素子の駆動方法を示すタイミングチャート。

【図9】第２の実施形態にかかる撮像素子の画素を光入射面の反対側から見た平面図。

【図10】第２の実施形態にかかる撮像素子の画素の断面図。

【図11】第２の実施形態の変形例にかかる撮像素子の画素を光入射面の反対側から見た平面図。

【図12】第２の実施形態の変形例にかかる撮像素子の画素の断面図。

【図13】第３の実施形態にかかる撮像素子の画素の断面図。

【図14】第３の実施形態の変形例にかかる撮像素子の画素の断面図。

【図15】第３の実施形態の変形例にかかる撮像素子の画素を光入射面の反対側から見た平面図。

【図16】第３の実施形態の別の変形例にかかる撮像素子の画素の断面図。

【発明を実施するための形態】

【0010】

以下、添付図面を参照して実施形態を詳しく説明する。尚、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。

【0011】

●撮像素子の構成
図１は、本発明の実施形態にかかる撮像素子１の概略構成を示すブロック図である。

【0012】

撮像素子１は、行列状に配置された複数の画素１０を含む。なお、図１では４行４列分の画素を示しているが、実際には非常に多くの画素が行列状に配列されており、第ｐ行目かつ第ｑ列目に存在する画素を、画素１０（ｐ，ｑ）（ｐ＝１～３、ｑ＝１～３）というように表している。なお、以下に説明する撮像素子１の各構成においても、参照番号や参照符号の後の「ｑ」は列を表している。画素１０（ｐ，ｑ）は、不図示の撮影光学系を介して入射した光の光量に対応した電荷を発生するフォトダイオード（ＰＤ）を含む。

【0013】

垂直走査回路２０は、画素１０（ｐ，ｑ）における電荷蓄積や読み出しタイミングなどを行単位で制御する。

【0014】

画素１０（ｐ，ｑ）は、垂直線ＶＬ（ｑ）に接続されており、ＰＤで発生した電荷に対応する電圧をＡＤ変換器ＡＤ（ｑ）に伝達する。

【0015】

各ＡＤ変換器ＡＤ（ｑ）は、垂直線ＶＬ（ｑ）の電圧と、時間に比例して増減するＲＡＭＰ信号とを比較する比較器ＣＭＰと、比較器ＣＭＰの出力ノードをそのイネーブル端子に入力するカウンター回路ＣＮＴＲとを備える。カウンター回路ＣＮＴＲは、ＲＡＭＰ信号と垂直線電圧との比較結果に応じてカウントを開始したり停止したりすることで、フォトダイオードＰＤで発生した電荷に対応するカウント値（デジタル信号）を保持することができる。

【0016】

水平走査回路３０は、カウント値を水平方向に順次選択し、水平線ＨＬに転送することで、一行分の画像信号を読み出す。

【0017】

タイミングジェネレーター（ＴＧ）４０は、垂直走査回路２０、水平走査回路３０、ＡＤ変換器等を順次制御するタイミング発生回路である。タイミング信号の発生は、不図示のＲＯＭ等に記憶された、いくつかのパターンのいずれかを選択することで実現してもよい。

【0018】

出力部５０は、公知のパラレルシリアル（Ｐ／Ｓ）変換部を含み、水平線ＨＬに転送されたデジタルの画像信号を順次、ＬＶＤＳ等の高速シリアル伝送フォーマットに変換する。また、点欠陥等の補正処理を行っても構わない。

【0019】

＜第１の実施形態＞
次に、図２の等価回路図を参照して、第１の実施形態にかかる画素１０（ｐ，ｑ）の構成例について説明する。

【0020】

各画素１０（ｐ，ｑ）において、一括転送トランジスタ２０２は、フォトダイオード（ＰＤ）２０１で発生した電荷を一括保持部２０５に転送する。転送トランジスタ２０３は、一括保持部２０５に転送された電荷を、更にフローティングディフュージョン（ＦＤ）部２０６に転送する。リセットトランジスタ２０４は、ＦＤ部２０６を所定の電源ＶＤＤでリセットすることができると共に、一括転送トランジスタ２０２及び転送トランジスタ２０３を同時にＯＮすることで、一括保持部２０５及びＰＤ２０１を電源ＶＤＤでリセットすることができる。なお、ＦＤ部２０６も一括保持部２０５も、電荷を蓄積可能なＮ型半導体で成る。

【0021】

増幅トランジスタ２０７は、ＦＤ部２０６を、そのゲートに接続する。選択トランジスタ２０８は、ＦＤ部２０６のソースを、そのドレインに接続する。これらのトランジスタのうち、リセットトランジスタ２０４、一括転送トランジスタ２０２、転送トランジスタ２０３、選択トランジスタ２０８のゲートは、垂直走査回路２０により制御可能となっている。そして、選択トランジスタ２０８を順次ＯＮすることによる行方向の画素選択時に、転送トランジスタ２０３がＯＮとなる。これにより、増幅トランジスタ２０７を介してＰＤ２０１の発生電荷に対応した電圧信号を、選択トランジスタ２０８のソース、すなわち垂直線ＶＬ（ｑ）に出力する。

【0022】

次に、本実施形態にかかる撮像素子の駆動方法について説明する。図３は、本実施形態にかかる撮像素子の駆動方法を示すタイミングチャートである。図３において、ＰＳＥＬ，ＰＧＳ，ＰＲＥＳ，ＰＴＸはそれぞれ、トランジスタ２０８，２０２，２０４，２０３のゲートそれぞれにかかる制御信号を示しており、各制御信号の極性がＨｉでトランジスタがＯＮ，ＬｏでトランジスタがＯＦＦとなるものとする。また、ＲＡＭＰはＡＤ変換器ＡＤ（ｑ）におけるＲＡＭＰ信号の電位を、ＣｏｍｐはＡＤ変換器ＡＤ（ｑ）における比較器ＣＭＰの出力極性を、ＣｏｕｎｔｅｒはＡＤ変換器ＡＤ（ｑ）におけるカウンター回路ＣＮＴＲによるカウント値を表す。また、水平走査信号は、水平走査回路３０を駆動するための信号である。

【0023】

まず、時刻ｔ３００から時刻ｔ３０１にて、制御信号ＰＧＳ，ＰＲＥＳ，ＰＴＸをＨｉとして、ＰＤ２０１と一括保持部２０５とＦＤ部２０６を電源ＶＤＤにリセットする。

【0024】

次に、時刻ｔ３０２から時刻ｔ３０３にて制御信号ＰＧＳをＨｉとして、時刻ｔ３０１から時刻ｔ３０２の間にＰＤ２０１で発生した信号電荷を、一括保持部２０５に転送する。なお、制御信号ＰＧＳ，ＰＲＥＳ，ＰＴＸを全画素同じタイミングでＨｉにすると共に、所定時間経過後に制御信号ＰＧＳを全画素同じタイミングで再びＨｉにすることにより、全画素において同じタイミングで電荷蓄積を行うことができる。

【0025】

一括保持部２０５に転送された信号電荷は、垂直走査回路２０が、例えば時刻ｔ３０４から時刻ｔ３１３において制御信号ＰＳＥＬをＨｉとして、該当する行（例えばｐ行目）の選択トランジスタ２０８をＯＮにした状態で、以下に述べる手順でＡＤ変換する。

【0026】

すなわち、時刻ｔ３０４から時刻ｔ３０５において制御信号ＰＲＥＳをＨｉとしてＦＤ部２０６を電源ＶＤＤにリセットする。そして、リセット解除後に垂直線ＶＬ（ｑ）に現れる電位と、時刻ｔ３０６より下降するＲＡＭＰ信号の電位とを比較器ＣＭＰで比較する。時刻ｔ３０７までのいずれかの時刻においてその大小関係が反転すると、Ｃｏｍｐの極性がＬｏに変わり、これを受けてカウンター回路ＣＮＴＲのカウント値が停止する。ここで、カウンター回路ＣＮＴＲは、ＲＡＭＰ信号の下降開始時刻ｔ３０６に合わせてダウンカウントしているため、後述する信号電荷に対応するＡＤ変換時のアップカウントと合わせてＦＤ部２０６のリセットばらつきを除去することができる。

【0027】

時刻ｔ３０７においてＦＤ部２０６のリセット解除後の電位に対応するＡＤ変換を終え、時刻ｔ３０８においてＲＡＭＰ信号を時刻ｔ３０６以前と同電位にリセットしておく。

【0028】

時刻ｔ３０９から時刻ｔ３１０において制御信号ＰＴＸをＨｉとして、一括保持部２０５に保持していた信号電荷をＦＤ部２０６に転送する。時刻ｔ３１１にて、時刻ｔ３０６と同様にしてＡＤ変換を行う。ただし、ここでは、信号電荷をＦＤ部２０６に転送して垂直線ＶＬ（ｑ）に現れる電位とＲＡＭＰ信号との比較によるＡＤ変換となる。時刻ｔ３１２までのいずれかの時刻においてその大小関係が反転すると、Ｃｏｍｐの極性がＬｏに変わり、これを受けてカウンター回路ＣＮＴＲのカウント値が停止する。時刻ｔ３１１にて信号電荷に対応するカウントを開始する際、初期値が、ＦＤ部２０６のリセット解除後の電位分だけマイナス方向に進んでいるため、停止したカウント値が、ＦＤ部２０６のリセットばらつき除去済みのＡＤ変換結果となる。

【0029】

時刻ｔ３１３から時刻ｔ３１４において、水平走査回路３０が水平走査信号を発生し、各列のＡＤ変換器ＡＤ（ｑ）のＡＤ変換結果を、水平線ＨＬを介して出力部５０に転送する。

【0030】

以上のように、本発明の実施形態にかかる撮像素子は、時刻ｔ３０１から時刻ｔ３０２の間にＰＤ２０１で発生した信号電荷を一括保持部２０５に一括転送する、いわゆるグローバルシャッター動作が可能である。このグローバルシャッター動作には、残像抑制のため、時刻ｔ３０４以降当行（例えばｐ行目）でＡＤ変換を終えるまでの時間帯、すなわち時刻ｔ３０３から時刻ｔ３０４において、一括保持部２０５への光、電荷混入をより小さくする、つまり寄生感度を低減することが求められる。

【0031】

次に、図４及び図５に示す平面図及び断面図を参照して、本発明の第１の実施形態における撮像素子の画素１０について説明する。なお、本実施形態における撮像素子は、トランジスタやその制御配線等を光入射面と反対側に設けた、いわゆる裏面照射型の撮像素子である。また、図４及び図５では、説明を分かり易くするために、図２の等価回路で示す各素子におおよそ対応する構成に同じ参照番号を付している。

【0032】

図４は、光入射面の反対側から見て、トランジスタのゲート及びその制御配線を示した平面図であり、正方形の破線が一画素分の平面領域を表す。なお、一点鎖線で示した制御配線は、光入射面と反対側でＰＤ２０１と重なっていても構わない。

【0033】

また、図４における点線Ａ－Ａ’の断面を図５に示す。この断面では、ＰＤ２０１、一括転送トランジスタ２０２、一括保持部２０５、転送トランジスタ２０３、ＦＤ部２０６及び垂直線ＶＬ（ｑ）や、ＦＤ部２０６と増幅トランジスタ２０７のゲート間の配線を横切っている。

【0034】

図５に示すように、光入射面側に、オンチップマイクロレンズ５０１とカラーフィルタ５０２とを備える。オンチップマイクロレンズ５０１は、所定以上開口側の絞り値（Ｆ値）における一般的な撮影条件の感度を高めることができる。カラーフィルタ５０２下のピニング膜５０３は、画素間分離部である画素間Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ（以下、ＤＴＩ）の構成要素と連続していても構わない。ピニング膜５０３は、ＨｆＯ _２ （酸化ハフニウム），ＳｉＯ _２ （二酸化ケイ素），Ｔａ _２ Ｏ _５ （五酸化タンタル），ＺｒＯ _２ （二酸化ジルコニウム）等から構成される。

【0035】

画素間ＤＴＩは、隣接する画素間を分離する構造であり、ピニング膜５０３と、斜線部で示したＷ（タングステン），Ａｌ（アルミニウム），Ｃｕ（銅）等の金属遮光部材５０４とから成る。

【0036】

画素内ＤＴＩは、ＰＤ２０１と、ＰＤ２０１以外の構成である一括転送トランジスタ２０２ないしＦＤ部２０６（回路部）とを分離する構造で、図５に示す様に光入射面に対して斜設されている。このような構造とすることで、ＰＤ２０１の光入射面積を大きく取ることができるため、開口率を向上することができる。特に、侵入長が比較的短い可視光は、光入射面から浅い位置で光電変換が起こるので、入射角範囲の広い絞り開放時の感度を向上することができる。

【0037】

この画素内ＤＴＩもピニング膜５０３と金属遮光部材５０４とから成り、画素間ＤＴＩと一部で連続した構成としてもよい。

【0038】

なお、ＰＤ２０１等と反対の導電型の半導体領域（ここではＰ型半導体）が一括転送トランジスタ２０２及び転送トランジスタ２０３のゲート下にある。図３を参照して説明したタイミングでこれらのトランジスタのゲート電圧がＨｉとなることにより、電荷転送チャネルが形成される。

【0039】

上述した２種類のＤＴＩのうち、画素間ＤＴＩは、好ましくは半導体基板を貫通して画素間の混色を抑制する。すなわち、ＰＤ２０１に入射した光のうち、侵入長の長い長波長光を遮光部材５０４で反射ないし吸収するとともに、既に光電変換した電荷の漏れをピニング膜５０３で抑制する。画素内ＤＴＩも、時刻ｔ３０１から時刻ｔ３０２のグローバル蓄積期間におけるＰＤ２０１から一括保持部２０５ないしＦＤ部２０６への電荷漏れや、一括保持部２０５への光入射も抑制して、寄生感度を低減することができる。

【0040】

上記の通り第１の実施形態によれば、裏面照射型の撮像素子において、電荷の保持部の寄生感度を低減しながら、開口率を向上させることができる。

【0041】

なお、画素内ＤＴＩを遮光部材５０４のみで形成しても良く、その場合であっても、寄生感度を低減しながら開口率を向上することができる。

【0042】

また、電荷転送チャネルを形成するために、斜設した画素内ＤＴＩは、光入射面の反対側まで貫通していないことが好適である。その場合、適切な深さまで画素内ＤＴＩを斜行形成することで、一般的な可視光に対しては、寄生感度の低下を実現できる。

【0043】

なお、画素間ＤＴＩと画素内ＤＴＩとは形成角度が異なるため、異なるマスクを用いて別工程で製造する必要がある。また、一括転送トランジスタ２０２ないしＦＤ部２０６からなる回路部を形成するにあたって、画素内ＤＴＩの形成及びＰＤ２０１の形成は光入射側から行うことが好ましいため、回路部を形成した後に構成すればよい。

【0044】

＜変形例＞
上述した第１の実施形態に対し、長波長光の寄生感度を低減しやすい構成として、図６に第１の実施形態の変形例を示す。図５との差異は、より厚く形成されたＰＤ２０１及び深さ方向に形成された高容量の一括保持部２０５等で成り、一括転送トランジスタ２０２のゲートを、電荷転送チャネル幅を三次元的に拡大できる縦型転送ゲートとした点である。また、縦型転送ゲートでチャネル形成するため、斜設された画素内ＤＴＩは光入射面と反対側まで貫通していないものとする。

【0045】

まず、ＰＤ２０１を厚く形成したことで、入射光のうち、一括転送トランジスタ２０２の縦型転送ゲート付近まで届く成分はかなりの長波長に限られる。また、この埋め込んだ縦型転送ゲートに、グローバル蓄積期間はマイナスの電位を供給することでゲートに接する半導体領域をピニング状態とすれば、光入射面から深い位置に到達した長波長光が光電変換した電荷が一括保持部２０５に混入することを抑制できる。もちろん、マイナス電位を供給する期間は、グローバル蓄積期間の他、画素行の非選択期間にも拡張することができる。

【0046】

＜第２の実施形態＞
次に、本発明の第２の実施形態について説明する。

【0047】

第１の実施形態のような画素内ＤＴＩを有する画素は、必ずしも一括保持部２０５を有さなくても構わない。特に、複数のＰＤでＦＤ部を共有する構成においては、後述するように、複数ＰＤ分の読み出し高速化のために、ＦＤ部のリセット解除状態を長くする駆動方法も考えられる。従って、ＰＤからＦＤ部への電荷漏れ及びＦＤ部への光入射を抑制することによる寄生感度の低下も重要な課題となる。

【0048】

図７は、２つのフォトダイオードＰＤＡ７０１，ＰＤＢ７０２が１つのＦＤ部２０６を共有する画素１０の等価回路図である。なお、図２と同様の構成には同じ参照番号を付している。ＰＤＡ７０１とＰＤＢ７０２は、例えば水平あるいは垂直に隣接する画素の光電変換部である。それぞれ転送トランジスタ７０３，７０４を介して、１つのＦＤ部２０６に対して並列接続されている。また、本第２の実施形態における画素は、一括転送トランジスタ２０２及び一括保持部２０５を有さない。

【0049】

様々な駆動方法があるが、例えば後述するタイミングチャートのようにＰＤＡ７０１の信号電荷とＰＤＢ７０２の信号電荷とに対応するＡＤ変換を時系列で行うことにより、ＦＤ部２０６の後段にある増幅トランジスタ２０７を共有することができる。このようなＦＤ部２０６を共有する構成を採ることにより、１ＰＤ当たりのトランジスタ数を少なくすることができるため、画素の微細化に寄与する。

【0050】

図８は、２つのＰＤ７０１，７０２で１つのＦＤ部２０６を共有する画素１０の駆動方法を示すタイミングチャートの一例である。図８において、ＰＴＸＡは転送トランジスタ７０３のゲートにかける制御信号を示し、ＰＴＸＢは転送トランジスタ７０４のゲートにかける制御信号を示している。それ以外は、図３に示すものと同様であるため、説明を省略する。

【0051】

図３に示すタイミングチャートとの差異は、以下の２点である。１点は、一括転送トランジスタ２０２の制御による蓄積に代えて、メカニカルシャッターを時刻ｔ８０１から時刻ｔ８０３において開いて露光していることである。もう１点は、時刻ｔ８１３から時刻ｔ８１８において同じ行を選択したまま、ＰＤＡ７０１とＰＤＢ７０２との加算信号電荷に対応するＡＤ変換を行っている点である。

【0052】

まず、時刻ｔ８０９から時刻ｔ８１０にて制御信号ＰＴＸＡをＨｉとして、ＰＤＡ７０１の信号電荷をＦＤ部２０６に転送し、時刻ｔ８１１からｔ８１２にかけて、ＲＡＭＰ信号との比較によるＡＤ変換を行う。第２の実施形態では、ＡＤ変換により得られたカウント値Ｃｏｕｎｔｅｒを、ＡＤ変換部ＡＤ（ｑ）内の不図示のメモリに記憶する。

【0053】

続けて、時刻ｔ８１３においてＲＡＭＰ信号をリセットし、ＦＤ部２０６をリセットしないまま、時刻ｔ８１４から時刻ｔ８１５において制御信号ＰＴＸＡ及びＰＴＸＢをＨｉとし、ＰＤＡ７０１及びＰＤＢ７０２の信号電荷をＦＤ部２０６に転送する。そして、時刻ｔ８１６からｔ８１７にかけて、ＲＡＭＰ信号との比較によるＡＤ変換を行う。そして、ＡＤ変換により得られたカウント値Ｃｏｕｎｔｅｒを、ＡＤ変換部ＡＤ（ｑ）内の不図示のメモリに記憶する。

【0054】

そして、時刻ｔ８１８から時刻ｔ８１９にかけて、不図示のメモリに記憶しておいたＰＤＡ７０１の信号電荷に対応するカウント値と、ＰＤＡ７０１とＰＤＢ７０２の加算信号電荷に対応するカウント値を、水平線ＨＬを介して出力部５０より伝送する。そして、不図示の信号処理部によって差分処理を行うことで、ＰＤＢ７０２の信号電荷に対応するカウント値を生成することができる。

【0055】

このような駆動により、ＦＤ部２０６を、転送する信号電荷毎にリセットすることがない分、ＰＤＡ７０１とＰＤＢ７０２の２つ分の信号電荷の読み出しからＡＤ変換までを短縮することができる。このような駆動を前提とする場合、ＦＤ部２０６がリセットされない期間が長くなる分だけ、ＦＤ部２０６への光、電荷混入をより小さくする、つまり寄生感度を低減することが求められる。

【0056】

そこで、第１の実施形態と同様に、ＰＤ７０１，７０２とＦＤ部２０６との間に斜設されたＤＴＩを用いることで、開口率を向上しながらＦＤ部２０６の寄生感度を低減することができる。

【0057】

図９は、垂直方向に隣接した２画素、すなわち画素１０（ｐ＋１，ｑ）と画素１０（ｐ，ｑ）とでＦＤ部２０６を共有する場合の、光入射面の反対側から見て、トランジスタのゲート及びその制御配線を示した平面図である。正方形の破線が一画素分の平面領域を表す。

【0058】

また、図９における点線Ｂ－Ｂ’の断面を図１０に示す。なお、図９及び図１０では、説明を分かり易くするために、図７の等価回路で示す各素子におおよそ対応する構成に同じ参照番号を付している。図１０に示す断面では、ＰＤＡ７０１、ＰＤＢ７０２、転送トランジスタ７０３、転送トランジスタ７０４、ＦＤ部２０６及び水平方向共通の制御信号ＰＴＸＡ、ＰＴＸＢ、ＰＲＥＳ、ＰＳＥＬの各々が供給される配線を横切っている。

【0059】

図１０に示す様に、ＤＴＩのうち、画素１０間やＦＤ部２０６や転送トランジスタ７０３、転送トランジスタ７０４のゲートが通過しないところでは、好ましくは半導体基板を貫通するように構成して混色を抑制する。一方、ＦＤ部２０６や転送トランジスタ７０３、転送トランジスタ７０４を通過する位置ＢーＢ’のような画素内の断面では、光入射面に対して斜設され、光入射面でＰＤ７０１，７０２の面積が広くなっている。

【0060】

これにより、時刻ｔ８０５から時刻ｔ８１７のＦＤリセット解除期間において、ＦＤ部２０６への光入射を抑制して寄生感度を低減しつつ、開口率を向上することができる。特に、侵入長が比較的短い可視光は、光入射面から浅い位置で光電変換が起こるので、入射角範囲の広い絞り開放時の感度を向上できる。

【0061】

なお、本第２の実施形態においても、画素内ＤＴＩは遮光部材５０４のみから成っていても構わない。

【0062】

また、前述したように電荷転送チャネルを形成するため、斜設された画素内ＤＴＩは光入射面と反対側の面まで貫通していないことが好適である。その場合、第１の実施形態の変形例の一括転送トランジスタ２０２と同様に、転送トランジスタ７０３及び７０４を縦型転送ゲートとしても構わない。

【0063】

上記の通り第２の実施形態によれば、ＰＤＡ及びＰＤＢにより、一括転送トランジスタ２０２ないしＦＤ部２０６からなる１つの回路部を共有する構成においても、第１の実施形態と同様の効果を得ることができる。

【0064】

＜変形例＞
第２の実施形態の変形例として、画素１０（ｐ，ｑ）につき１つのＭＬがあり、当該１画素を２つのフォトダイオードＰＤＡ７０２とＰＤＢ７０２と分けて、撮影光学系の瞳を分割して受光することもできる。

【0065】

図１１は、本変形例にかかる画素１０（ｐ，ｑ）を光入射面の反対側から見た場合の平面図である。図９との差異は、ＰＤＡ７０１とＰＤＢ７０２は前述の１画素を２つに分けた光電変換部となっている点であり、他の構成は同一である。ＰＤＡ７０１とＰＤＢ７０２の加算信号電荷に対応するカウント値は撮像信号として利用し、加算信号からＰＤＡ７０１の信号電荷に対応するカウント値を減算してＰＤＢ７０２の信号電荷に対応するカウント値を得ることができる。このようにして得られた、ＰＤＡ７０１とＰＤＢ７０２の信号を用いて公知の相関演算を行うことで、撮影光学系のピントを合わせることができる。

【0066】

図１１における破線Ｃ１ーＣ２の断面図を図１２に示す。図１０との差異は、１つの画素１０に構成されたＰＤＡ７０１とＰＤＢ７０２とで、１つのマイクロレンズ５０１を共有している点である。本断面図においても、画素内ＤＴＩと光入射面方向に従って面積が拡大するＰＤＡ７０１とＰＤＢ７０２によって、ＦＤ部２０６の寄生感度低減と開口率向上を両立することができる。特に、侵入長が比較的短い可視光は、光入射面から浅い位置で光電変換が起こるので、入射角範囲の広い絞り開放時の感度を向上することができる。

【0067】

第２の実施形態の別の変形例として、図１２に示す様に、撮影光学系の瞳を分割して受光可能なＰＤＡ７０１とＰＤＢ７０２とを１つの画素１０（ｐ，ｑ）に備える場合に、垂直方向に隣接する画素１０（ｐ＋１，ｑ）と１つのＦＤ部２０６を共有してもよい。その場合の駆動方法では、まず、図８のタイミングチャートで画素１０（ｐ，ｑ）のＰＤＡ７０１とＰＤＢ７０２の信号電荷に対応するカウント値を読み出す。その後、垂直走査回路２０がｐ＋１行目を選択した上で同様のタイミングで画素１０（ｐ＋１，ｑ）のＰＤＡ７０１とＰＤＢ７０２の信号電荷に対応するカウント値を読み出せば良い。

【0068】

＜第３の実施形態＞
次に、本発明の第３の実施形態について説明する。第３の実施形態では、ＤＴＩを用いて、カラーフィルタの透過率に合わせて飽和電荷量を調節する場合について説明する。なお、第３の実施形態における各画素１０の等価回路及び撮像素子の駆動方法は、それぞれ図７及び図８に示すものと同様であるため、ここでは説明を省略する。

【0069】

また、第３の実施形態における画素を光入射面の反対側から見た平面図は、図９に示すものと同様であるため、詳細な説明は省略する。ただし、第３の実施形態においては、例えば、公知のベイヤー配列カラーフィルタに従って、画素１０（ｐ，ｑ）が赤のカラーフィルタ（Ｒ）、画素１０（ｐ＋１，ｑ）が緑のカラーフィルタ（Ｇ）を有するものとする。

【0070】

一般的に、緑のカラーフィルタは透過率が高く、多くの撮影シーンにおいて信号電荷が多い。それに従って飽和電荷量を大きくすることが求められる一方、赤（Ｒ）や青（Ｂ）のカラーフィルタは透過率が低く、飽和電荷量は緑（Ｇ）の画素ほど高い必要が無い場合が多い。そこで、第３の実施形態では、こうした飽和電荷の必要量に合わせてＦＤ以降の回路を赤（Ｒ）の画素１０（ｐ，ｑ）側に寄せる。すなわち、光入射面と反対側から見た平面図ではＰＤＡ７０１の面積を小さく、その分緑（Ｇ）の画素１０（ｐ＋１，ｑ）のＰＤＢ７０２の面積をその分大きくする。

【0071】

図１３は、第３の実施形態の画素１０（ｐ，ｑ）及び画素１０（ｐ＋１，ｑ）における、図９の点線Ｂ－Ｂ’の断面図である。図１０との差異は、ＰＤＡ７０１とＦＤ部２０６との間に斜設された画素内ＤＴＩを用いてＰＤＡ７０１の開口率を向上する一方、ＰＤＡ７０１の体積減少分をＰＤＢ７０２に割り当てた点である。したがって、ＰＤＢ７０２とＦＤ部２０６との間の画素内ＤＴＩは必ずしも斜設されない。このようにすれば、色フィルタ毎に必要となる飽和電荷量を有効に調節することができる。

【0072】

また、光入射面の反対側では、回路や制御配線配置を偏らせながら、斜設された画素内ＤＴＩを用いて、画素１０（ｐ，ｑ）に入射する光がＦＤ部２０６に侵入したり、ＰＤＡ７０１で発生した電荷がＦＤ部２０６に混入したりすることを抑制することができる。

【0073】

上記の通り第３の実施形態によれば、第１の実施形態と同様の効果に加えて、更に、飽和電荷量の割り当ても容易となる。

【0074】

なお、本実施形態は、第１の実施形態で説明したような一括保持部２０５を備えた撮像素子にも適用することができる。その場合、一括保持部２０５の保持可能電荷量の割り当てに、このような斜設された画素内ＤＴＩを用いても良い。

【0075】

また、各カラーフィルタの透過率によっては、緑（Ｇ）フィルタのＰＤとＦＤ部との間に斜設された分離部を用いて、赤（Ｒ）フィルタ及び青（Ｂ）フィルタのＰＤ体積を大きくしても構わない。

【0076】

＜変形例＞
また、高像高で、撮影光学系の瞳位置からの主光線に対し斜設された画素内ＤＴＩが順方向となるよう、図１４のような画素内ＤＴＩの画素を図１３の画素の存在する像高と反対の像高に配置しても良い。こうすることで、画素内ＤＴＩが半導体基板を貫通していない転送ゲート付近からの入射光の漏れこみを抑制して寄生感度を低減することができる。

【0077】

更には、図１５の平面図及び図１６の断面図に示すように、画素内ＤＴＩをＰＤとＦＤ部との間以外に用いても構わない。例えば図１５では、ＦＤ部２０６及びリセットトランジスタ２０４と、ＦＤ部２０６以降の転送回路を構成する増幅トランジスタ２０７と選択トランジスタ２０８を含む増幅回路とをＰＤＡ７０１の上下に分けて配置している。また、ＦＤ部２０６と増幅トランジスタ２０７のゲートを配線で結んでいる。これにより、ＰＤＡ７０１の上下にゲートを均等配置できるため、それに合わせて画素内ＤＴＩを図１６のようにＰＤＡ７０１の上下端に斜設する。図１６は、図１５の点線Ｅ－Ｅ’の断面図である。このように斜設された画素内ＤＴＩを用いることで、ＰＤＡに対するＤＴＩの光学的対称性を高めることができる。なお、ＰＤＡ７０１と増幅回路とを分離する画素内ＤＴＩは、半導体基板を貫通しても構わない。

【0078】

なお、上述した各実施形態における撮像素子は、デジタルカメラ、デジタルビデオカメラ、スマートフォン、カメラ付き携帯電話、車載カメラ等の様々な機器における撮像装置に適用することが可能である。

【0079】

発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。

【符号の説明】

【0080】

１０：画素、２０：垂直走査回路、３０：水平走査回路、４０：タイミングジェネレーター、２０１：フォトダイオード（ＰＤ）、２０２：一括転送トランジスタ、２０３：転送トランジスタ、２０４：リセットトランジスタ、２０５：一括保持部、２０６：フローティングディフュージョン（ＦＤ）部、２０７：増幅トランジスタ、２０８：選択トランジスタ、５０１：オンチップマイクロレンズ、５０２：カラーフィルタ、５０３：ピニング膜、５０４：金属遮光部材、７０１：ＰＤＡ、７０２：ＰＤＢ、７０３，７０４：転送トランジスタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】