特許 7520668 電流検出回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-07-12

(45)【発行日】2024-07-23

(54)【発明の名称】電流検出回路

(51)【国際特許分類】

   G01R 19/00 20060101AFI20240716BHJP

【ＦＩ】

G01R19/00 P

【請求項の数】 12

(21)【出願番号】P 2020164849

(22)【出願日】2020-09-30

(65)【公開番号】P2022056872

(43)【公開日】2022-04-11

【審査請求日】2023-08-04

(73)【特許権者】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】110001933

【氏名又は名称】弁理士法人 佐野特許事務所

(72)【発明者】

【氏名】青木 啓

【審査官】島▲崎▼ 純一

(56)【参考文献】

【文献】特開２０１８－２００８０３（ＪＰ，Ａ）

【文献】特開２００４－１７３３５３（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０１Ｒ １９／００

(57)【特許請求の範囲】

【請求項1】

電流出力型の差動アンプと、
前記差動アンプの第１入力端と第１電流センス端子との間に接続されるように構成された第１入力抵抗と、
前記差動アンプの第２入力端と第２電流センス端子との間に接続されるように構成された第２入力抵抗と、
前記差動アンプの出力端に接続されるように構成された出力抵抗と、
前記差動アンプの前記第１入力端と前記出力端との間に第１帰還電流を流すように構成された第１帰還電流経路と、
前記第２電流センス端子と前記差動アンプの前記出力端との間に第２帰還電流を流すように構成された第２帰還電流経路と、
を有する、電流検出回路。

【請求項2】

前記第１帰還電流と前記第２帰還電流は同値である、請求項１に記載の電流検出回路。

【請求項3】

前記第１帰還電流と前記第２帰還電流にオフセットが付与されている、請求項１に記載の電流検出回路。

【請求項4】

電流出力型の差動アンプと、
前記差動アンプの第１入力端と第１電流センス端子との間に接続されるように構成された第１入力抵抗と、
前記差動アンプの第２入力端と第２電流センス端子との間に接続されるように構成された第２入力抵抗と、
電圧信号を電流信号に変換するＶ－Ｉ変換器と、
前記Ｖ－Ｉ変換器のゲインを決定するように構成された帰還抵抗と、
前記第１電流センス端子と前記Ｖ－Ｉ変換器の第１出力端との間に第１基準電流を流すように構成された第１基準電流経路と、
前記第２電流センス端子と前記Ｖ－Ｉ変換器の第２出力端との間に第２基準電流を流すように構成された第２基準電流経路と、
を有する、電流検出回路。

【請求項5】

前記第１電流センス端子と、
前記第２電流センス端子と、
前記第１電流センス端子及び前記第２電流センス端子それぞれに接続された静電保護ダイオードと、
請求項１～３のいずれか一項に記載の電流検出回路と、
を有する、半導体装置。

【請求項6】

出力素子と、
前記電流検出回路から出力される電流検出信号が所定の目標値と一致するようにボトム検出オン時間固定方式で前記出力素子を駆動する出力帰還制御部と、
をさらに有する、請求項５に記載の半導体装置。

【請求項7】

前記出力帰還制御部は、
スロープ信号を生成するスロープ信号生成部と、
前記電流検出回路から出力される電流検出信号と所定の基準信号との誤差に応じた誤差信号を生成するエラーアンプと、
前記スロープ信号と前記誤差信号を比較してセット信号を生成するコンパレータと、
前記セット信号のパルス生成タイミングから所定のオン時間が経過した時点でリセット信号にパルスを生成するオン時間設定部と、
前記セット信号及び前記リセット信号に応じて前記出力素子の制御信号を生成するコントローラと、
前記制御信号に基づいて前記出力素子の駆動信号を生成するドライバと、
を含む、請求項６に記載の半導体装置。

【請求項8】

前記スロープ信号生成部は、前記第１電流センス端子及び前記第２電流センス端子から電流を引き込むことなく両端子間に現れるセンス電圧を検出するように構成されたｇｍアンプを含む、請求項７に記載の半導体装置。

【請求項9】

前記オン時間設定部は、前記第１電流センス端子及び前記第２電流センス端子から電流を引き込むことなく前記第２電流センス端子に現れる端子電圧を検出するように構成されたソースフォロワを含む、請求項７又は８に記載の半導体装置。

【請求項10】

請求項６～９のいずれか一項に記載の半導体装置と、
前記出力素子に直列接続されたインダクタ、センス抵抗及び負荷と、
前記第１電流センス端子と前記センス抵抗との間に接続された第１電流制限抵抗と、
前記第２電流センス端子と前記センス抵抗との間に接続された第２電流制限抵抗と、
を有する、モジュール。

【請求項11】

前記負荷は、発光ダイオード素子を含む、請求項１０に記載のモジュール。

【請求項12】

前記発光ダイオード素子の直列段数を任意に切り替えるように構成されたマトリクスマネージャをさらに有する、請求項１１に記載のモジュール。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書中に開示されている発明は、電流検出回路に関する。

【背景技術】

【0002】

従来、センス抵抗の電圧降下に基づいて監視対象電流を示す電流検出信号を生成する電流検出回路は、種々のアプリケーション（ＬＥＤ［light emitting diode］ドライバＩＣ及びスイッチング電源ＩＣなど）で利用されている。

【0003】

なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。

【先行技術文献】

【特許文献】

【0004】

【文献】国際公開第２０１７／０２２６３３号

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、従来の電流検出回路は、その検出精度について改善の余地があった。

【0006】

本明細書中に開示されている発明は、本願発明者らにより見出された上記課題に鑑み、検出精度の高い電流検出回路を提供することを目的とする。

【課題を解決するための手段】

【0007】

例えば、本明細書中に開示されている電流検出回路は、電流出力型の差動アンプと、前記差動アンプの第１入力端と第１電流センス端子との間に接続されるように構成された第１入力抵抗と、前記差動アンプの第２入力端と第２電流センス端子との間に接続されるように構成された第２入力抵抗と、前記差動アンプの出力端に接続されるように構成された出力抵抗と、前記差動アンプの前記第１入力端と前記出力端との間に第１帰還電流を流すように構成された第１帰還電流経路と、前記第２電流センス端子と前記差動アンプの前記出力端との間に第２帰還電流を流すように構成された第２帰還電流経路と、を有する構成（第１の構成）とされている。

【0008】

なお、上記第１の構成から成る電流検出回路において、前記第１帰還電流と前記第２帰還電流は同値である構成（第２の構成）にしてもよい。

【0009】

また、上記第１の構成から成る電流検出回路は、前記第１帰還電流と前記第２帰還電流にオフセットが付与されている構成（第３の構成）にしてもよい。

【0010】

また、例えば、本明細書中に開示されている電流検出回路は、電流出力型の差動アンプと、前記差動アンプの第１入力端と第１電流センス端子との間に接続されるように構成された第１入力抵抗と、前記差動アンプの第２入力端と第２電流センス端子との間に接続されるように構成された第２入力抵抗と、電圧信号を電流信号に変換するＶ－Ｉ変換器と、前記Ｖ－Ｉ変換器のゲインを決定するように構成された帰還抵抗と、前記第１電流センス端子と前記Ｖ－Ｉ変換器の第１出力端との間に第１基準電流を流すように構成された第１基準電流経路と、前記第２電流センス端子と前記Ｖ－Ｉ変換器の第２出力端との間に第２基準電流を流すように構成された第２基準電流経路と、を有する構成（第４の構成）にしてもよい。

【0011】

また、本明細書中に開示されている半導体装置は、前記第１電流センス端子と、前記第２電流センス端子と、前記第１電流センス端子及び前記第２電流センス端子それぞれに接続された静電保護ダイオードと、上記第１～第３いずれかの構成から成る電流検出回路とを有する構成（第５の構成）とされている。

【0012】

なお、上記第５の構成から成る半導体装置は、出力素子と、前記電流検出回路から出力される電流検出信号が所定の目標値と一致するようにボトム検出オン時間固定方式で前記出力素子を駆動する出力帰還制御部とをさらに有する構成（第６の構成）にしてもよい。

【0013】

また、上記第６の構成から成る半導体装置において、前記出力帰還制御部は、スロープ信号を生成するスロープ信号生成部と、前記電流検出回路から出力される電流検出信号と所定の基準信号との誤差に応じた誤差信号を生成するエラーアンプと、前記スロープ信号と前記誤差信号を比較してセット信号を生成するコンパレータと、前記セット信号のパルス生成タイミングから所定のオン時間が経過した時点でリセット信号にパルスを生成するオン時間設定部と、前記セット信号及び前記リセット信号に応じて前記出力素子の制御信号を生成するコントローラと、前記制御信号に基づいて前記出力素子の駆動信号を生成するドライバと、を含む構成（第７の構成）にしてもよい。

【0014】

また、上記第７の構成から成る半導体装置において、前記スロープ信号生成部は、前記第１電流センス端子及び前記第２電流センス端子から電流を引き込むことなく両端子間に現れるセンス電圧を検出するように構成されたｇｍアンプを含む構成（第８の構成）にしてもよい。

【0015】

また、上記第７又は第８の構成から成る半導体装置において、前記オン時間設定部は、前記第１電流センス端子及び前記第２電流センス端子から電流を引き込むことなく前記第２電流センス端子に現れる端子電圧を検出するように構成されたソースフォロワを含む構成（第９の構成）にしてもよい。

【0016】

また、本明細書中に開示されているモジュールは、上記第６～第９いずれかの構成から成る半導体装置と、前記出力素子に直列接続されたインダクタ、センス抵抗及び負荷と、前記第１電流センス端子と前記センス抵抗との間に接続された第１電流制限抵抗と、前記第２電流センス端子と前記センス抵抗との間に接続された第２電流制限抵抗と、を有する構成（第１０の構成）とされている。

【0017】

なお、上記第１０の構成から成るモジュールにおいて、前記負荷は、発光ダイオード素子を含む構成（第１１の構成）にしてもよい。

【0018】

また、上記第１１の構成から成るモジュールは、前記発光ダイオード素子の直列段数を任意に切り替えるように構成されたマトリクスマネージャを更に有する構成（第１２の構成）にしてもよい。

【発明の効果】

【0019】

本明細書中に開示されている発明によれば、検出精度の高い電流検出回路を提供することが可能となる。

【図面の簡単な説明】

【0020】

【図1】ＬＥＤランプモジュールの第１実施形態を示す図

【図2】ボトム検出オン時間固定方式の出力帰還制御を示す図

【図3】ＬＥＤランプモジュールの第２実施形態を示す図

【図4】ＬＥＤドライバＩＣに求められる応答性能を示す図

【図5】負荷オープン／ショートカット試験時に流れるサージ電流の経路を示す図

【図6】負荷オープン／ショートカット試験時に流れるサージ電流の波形を示す図

【図7】ＬＥＤランプモジュールの第３実施形態を示す図

【図8】電流センスアンプにおけるゲイン誤差の発生を示す図

【図9】ＬＥＤランプモジュールの第４実施形態を示す図

【図10】電流検出信号の温度特性を示す図

【図11】ＬＥＤランプモジュールの第５実施形態を示す図

【図12】電流センスアンプにおけるゲイン誤差の解消を示す図

【図13】ＬＥＤランプモジュールの第６実施形態を示す図

【図14】第６実施形態の電流検出回路を等価的に示す図

【発明を実施するための形態】

【0021】

＜ＬＥＤランプモジュール（第１実施形態）＞
図１は、ＬＥＤランプモジュールの第１実施形態（基本的構成）を示す図である。第１実施形態のＬＥＤランプモジュールＸは、ＬＥＤドライバＩＣ１と、ＬＥＤストリング２（＝直列接続された複数の発光ダイオード素子）と、各種ディスクリート部品（キャパシタＣｂ、Ｃｃ及びＣｏ、インダクタＬ１、抵抗Ｒｔ並びにセンス抵抗Ｒｓ）を有する。

【0022】

ＬＥＤドライバＩＣ１は、パワー系の入力電圧Ｖｉを降圧してＬＥＤストリング２への電力供給を行う半導体装置である。なお、ＬＥＤドライバＩＣ１は、ＩＣ外部との電気的な接続を確立するための手段として、複数の外部端子（ＰＩＮピン、ＳＷピン、ＢＯＯＴピン、ＰＧＮＤピン、ＳＮＳＰピン、ＳＮＳＮピン、ＴＯＮピン、及び、ＣＯＭＰピンなど）を有する。

【0023】

ＰＩＮピンは、パワー系電源端子である。ＳＷピンは、スイッチ出力端子である。ＢＯＯＴピンは、上側ゲート駆動用のブートストラップキャパシタ接続端子である。ＰＧＮＤピンは、パワー系接地端子である。ＳＮＳＰピンは、第１電流センス端子（＋）である。ＳＮＳＮピンは、第２電流センス端子（－）である。ＴＯＮピンは、オン時間設定用の抵抗接続端子である。ＣＯＭＰピンは、位相補償用のキャパシタ接続端子である。

【0024】

ＰＩＮピンは、パワー系の電源端（入力電圧Ｖｉの印加端）に接続されている。ＳＷピンは、インダクタＬ１の第１端に接続されている。インダクタＬ１の第２端は、センス抵抗Ｒｓの第１端に接続されている。センス抵抗Ｒｓの第２端は、ＬＥＤストリング２のアノードに接続されている。ＬＥＤストリング２のカソードは、接地端に接続されている。ＢＯＯＴピンとＳＷピンとの間には、キャパシタＣｂ（ブートストラップ用キャパシタ）が接続されている。ＬＥＤストリング２のアノードと接地端との間には、キャパシタＣｏ（出力キャパシタ）が接続されている。センス抵抗Ｒｓの第１端（高電位端）は、ＳＮＳＰピンに接続されている。センス抵抗Ｒｓの第２端（低電位端）は、ＳＮＳＮピンに接続されている。ＰＧＮＤピンは、パワー系の接地端に接続されている。ＴＯＮピンと接地端との間には、抵抗Ｒｔ（オン時間設定抵抗）が接続されている。ＣＯＭＰピンと接地端との間には、キャパシタＣｃ（位相補償用キャパシタ）が接続されている。

【0025】

＜ＬＥＤドライバＩＣ＞
引き続き、図１を参照しながら、ＬＥＤドライバＩＣ１の回路構成について説明する。本構成例のＬＥＤドライバＩＣ１は、ＬＥＤストリング２を駆動するための手段として、上側スイッチ１１Ｈと、下側スイッチ１１Ｌと、上側ドライバ１２Ｈと、下側ドライバ１２Ｌと、コントローラ１３と、オン時間設定部１４と、スロープ信号生成部１５と、電流センスアンプ１６と、エラーアンプ１７と、コンパレータ１８と、ＤＡＣ１９と、ブートストラップ用のダイオードＤ１とを集積化して成る。もちろん、ＬＥＤドライバＩＣ１には、上記以外の構成要素（温度検出回路や各種保護回路など）を集積化してもよい。

【0026】

上側スイッチ１１Ｈは、ＰＩＮピンとＳＷピンとの間に接続されており、上側ゲート信号ＧＨに応じてオン／オフされる。なお、上側スイッチ１１Ｈとしては、ＮＭＯＳＦＥＴ［N-channel type metal oxide semiconductor field effect transistor］等を好適に用いることができる。その場合、上側スイッチ１１Ｈは、ＧＨ＝Ｈ（＝ＢＯＯＴ）であるときにオンして、ＧＨ＝Ｌ（＝ＳＷ）であるときにオフする。なお、上側スイッチ１１Ｈとして、ＮＭＯＳＦＥＴではなくＰＭＯＳＦＥＴ［P-channel type MOSFET］を用いることも可能である。その場合には、ブートストラップ用のダイオードＤ１、キャパシタＣｂ、及び、ＢＯＯＴピンが不要となる。

【0027】

下側スイッチ１１Ｌは、ＳＷピンとＰＧＮＤピンとの間に接続されており、下側ゲート信号ＧＬに応じてオン／オフされる。なお、下側スイッチ１１Ｌとしては、ＮＭＯＳＦＥＴ等を好適に用いることができる。その場合、下側スイッチ１１Ｌは、ＧＬ＝Ｈ（＝５ＶＥＸＴ）であるときにオンして、ＧＬ＝Ｌ（＝ＰＧＮＤ）であるときにオフする。

【0028】

このように接続された上側スイッチ１１Ｈと下側スイッチ１１Ｌは、ＳＷピンから矩形波状のスイッチ電圧Ｖｓｗを出力するハーフブリッジ出力段を形成している。つまり、上側スイッチ１１Ｈが出力素子に相当し、下側スイッチ１１Ｌが同期整流素子に相当する。なお、先出のインダクタＬ１、センス抵抗Ｒｓ及びＬＥＤストリング２は、上側スイッチ１１Ｈに直列接続された形となる。また、本図では、同期整流方式のハーフブリッジ出力段を挙げたが、ダイオード整流方式を採用する場合には、下側スイッチ１１Ｌとしてダイオードを用いればよい。

【0029】

上側ドライバ１２Ｈは、コントローラ１３から入力される上側制御信号ＳＨに基づいて上側ゲート信号ＧＨを生成する。なお、上側ゲート信号ＧＨのハイレベルは、ＢＯＯＴピンに現れるブースト電圧Ｖｂｓｔ（≒Ｖｓｗ＋５ＶＥＸＴ）となる。一方、上側ゲート信号ＧＨのローレベルは、ＳＷピンに現れるスイッチ電圧Ｖｓｗとなる。

【0030】

下側ドライバ１２Ｌは、コントローラ１３から入力される下側制御信号ＳＬに基づいて下側ゲート信号ＧＬを生成する。なお、下側ゲート信号ＧＬのハイレベルは、定電圧５ＶＥＸＴ（内部電源電圧または別途の外部入力電圧）となる。一方、下側ゲート信号ＧＬのローレベルは、ＰＧＮＤピンの端子電圧（パワー系接地電圧）となる。

【0031】

コントローラ１３は、例えば、セット信号ＳＥＴ及びリセット信号ＲＳＴの入力を受け付けるＲＳフリップフロップを含み、上側スイッチ１１Ｈ及び下側スイッチ１１Ｌを相補的にオン／オフするように上側制御信号ＳＨ及び下側制御信号ＳＬを生成する。

【0032】

より具体的に述べると、コントローラ１３は、セット信号ＳＥＴの立上りタイミングで上側スイッチ１１Ｈをオンして下側スイッチ１１Ｌをオフする一方、リセット信号ＲＳＴの立上りタイミングで上側スイッチ１１Ｈをオフして下側スイッチ１１Ｌをオンするように、上側制御信号ＳＨ及び下側制御信号ＳＬを生成する。

【0033】

ただし、本明細書中における「相補的」という文言は、上側スイッチ１１Ｈ及び下側スイッチ１１Ｌそれぞれのオン／オフ状態が完全に逆転している場合だけでなく、貫通電流を防止するための同時オフ期間（いわゆるデッドタイム）が設けられている場合も含むものとして、広義に理解されるべきである。

【0034】

オン時間設定部１４は、セット信号ＳＥＴの立上りタイミング（延いては上側スイッチ１１Ｈのオンタイミング）から所定のオン時間Ｔｏｎが経過した時点でリセット信号ＲＳＴをハイレベルに立ち上げる。なお、オン時間設定部１４は、ＴＯＮピンに接続された抵抗Ｒｔの抵抗値に応じてオン時間Ｔｏｎを任意に設定する機能を備えている。また、オン時間設定部１４は、ＰＩＮピン及びＳＮＳＮピンそれぞれの端子電圧に基づいてスイッチング周波数Ｆｓｗの変動を抑えるようにオン時間Ｔｏｎを可変する機能も備えている。

【0035】

スロープ信号生成部１５は、ＳＮＳＰピンとＳＮＳＮピンとの端子間電圧（＝センス抵抗Ｒｓの両端間に生じるセンス電圧Ｖｓｎｓ）を検出し、インダクタ電流ＩＬの情報（交流成分）を含んだスロープ信号Ｖｓｌｐを生成する。なお、スロープ信号Ｖｓｌｐは、インダクタ電流ＩＬが大きいほど高くなり、インダクタ電流ＩＬが小さいほど低くなる。

【0036】

電流センスアンプ１６（＝電流検出回路に相当）は、先のセンス電圧Ｖｓｎｓを増幅して電流検出信号ＶＩＳＥＴを生成する。電流検出信号ＶＩＳＥＴは、センス抵抗Ｒｓに流れる出力電流ＩＬＥＤ（＝平均インダクタ電流ＩＬ＿ａｖｅ）が大きいほど高くなり、出力電流ＩＬＥＤが小さいほど低くなる。なお、電流検出信号ＶＩＳＥＴには、任意のオフセット電圧Ｖｏｆｓ（数百ｍＶ）を付与してもよい。

【0037】

エラーアンプ１７は、非反転入力端（＋）に入力されるアナログ調光信号Ｖｄｃｄｉｍ（＝所定の基準信号に相当）と、反転入力端（－）に入力される電流検出信号ＶＩＳＥＴとの差分に応じた電流出力を行い、キャパシタＣｃを充放電することにより、誤差信号Ｖｃを生成する。なお、誤差信号Ｖｃは、ＶＩＳＥＴ＜Ｖｄｃｄｉｍであるときに上昇し、ＶＩＳＥＴ＞Ｖｄｃｄｉｍであるときに低下する。

【0038】

コンパレータ１８は、反転入力端（－）に入力されるスロープ信号Ｖｓｌｐと、非反転入力端（＋）に入力される誤差信号Ｖｃとを比較することにより、セット信号ＳＥＴを生成する。セット信号ＳＥＴは、Ｖｃ＜Ｖｓｌｐであるときにローレベルとなり、Ｖｃ＞Ｖｓｌｐであるときにハイレベルとなる。従って、誤差信号Ｖｃが低いほどセット信号ＳＥＴの立上りタイミング（延いては上側スイッチ１１Ｈのオンタイミング）が遅くなり、逆に、誤差信号Ｖｃが高いほどセット信号ＳＥＴの立上りタイミングが早くなる。

【0039】

ＤＡＣ１９は、ＬＥＤドライバＩＣ１に外部入力されるｍビット（例えばｍ＝１０）のデジタル調光信号ＩＳＥＴをアナログ調光信号Ｖｄｃｄｉｍに変換する。

【0040】

なお、上記構成要素のうち、上側ドライバ１２Ｈ及び下側ドライバ１２Ｌ、コントローラ１３、オン時間設定部１４、スロープ信号生成部１５、電流センスアンプ１６、エラーアンプ１７、コンパレータ１８、並びに、ＤＡＣ１９は、ボトム検出オン時間固定方式の出力帰還制御部として機能し、スイッチ出力端子ＳＷからＬＥＤストリング２に供給される出力電流ＩＬＥＤが所定の目標値と一致するように、上側スイッチ１１Ｈ及び下側スイッチ１１Ｌが相補的に駆動される。

【0041】

＜出力帰還制御＞
図２は、ボトム検出オン時間固定方式の出力帰還制御を示す図であり、上から順に、インダクタ電流ＩＬとスイッチ電圧Ｖｓｗが描写されている。

【0042】

上側スイッチ１１Ｈがオフして下側スイッチ１１Ｌがオンしている間、スイッチ電圧Ｖｓｗは、ローレベル（＝下側スイッチ１１Ｌのドレイン・ソース間に生じる負電圧－ＶＤＳＷ）となる。このとき、ＰＧＮＤピンから下側スイッチ１１Ｌを介してＳＷピンに流れるインダクタ電流ＩＬは、インダクタＬ１のエネルギー放出に伴って減少していく。

【0043】

そして、インダクタ電流ＩＬが誤差信号Ｖｃに応じたボトム値ＩＬ＿ｂｔｍまで減少すると、Ｖｃ＞Ｖｓｌｐとなり、セット信号ＳＥＴがハイレベルに立ち上がる。その結果、上側スイッチ１１Ｈがオンして下側スイッチ１１Ｌがオフする。このとき、スイッチ電圧Ｖｓｗがハイレベル（≒Ｖｉ）となるので、ＰＩＮピンから上側スイッチ１１Ｈを介してＳＷピンに流れるインダクタ電流ＩＬが増大していく。

【0044】

その後、所定のオン時間Ｔｏｎが経過すると、リセット信号ＲＳＴがハイレベルに立ち上がり、上側スイッチ１１Ｈがオフして下側スイッチ１１Ｌがオンするので、インダクタ電流ＩＬが再び増大から減少に転じる。その結果、インダクタ電流ＩＬは、ピーク値ＩＬ＿ｐｋとボトム値ＩＬ＿ｂｔｍとの間で増大と減少を繰り返すリップル波形となる。

【0045】

ここで、インダクタ電流ＩＬのボトム値ＩＬ＿ｂｔｍは、電流検出信号ＶＩＳＥＴ（＝平均インダクタ電流ＩＬ＿ａｖｅに相当）と、アナログ調光信号Ｖｄｃｄｉｍ（＝平均インダクタ電流ＩＬ＿ａｖｅの目標値に相当）との差分に応じて変動する。また、インダクタ電流ＩＬのリップル振幅ΔＩＬ（＝ＩＬ＿ｐｋ－ＩＬ＿ｂｔｍ）は、オン時間Ｔｏｎに応じて決定される。

【0046】

従って、上記一連の動作が繰り返されることにより、ＬＥＤドライバＩＣ１では、平均インダクタ電流ＩＬ＿ａｖｅ（延いては出力電流ＩＬＥＤ）が所定の目標値と一致するように、ボトム検出オン時間固定方式の出力帰還制御が行われる。

【0047】

なお、ＬＥＤドライバＩＣ１の出力帰還制御方式については、必ずしも上記に限定されるものではなく、例えば、ボトム検出オン時間固定方式に代えて、ピーク検出オフ時間固定方式を採用してもよいし、或いは、ヒステリシスウィンドウ方式を採用してもよい。また、高速応答が求められないアプリケーションでは、ＰＷＭ［pulse width modulation］制御方式などの線形制御方式を採用することもできる。

【0048】

＜ＬＥＤランプモジュール（第２実施形態）＞
図３は、ＬＥＤランプモジュールの第２実施形態を示す図である。第２実施形態のＬＥＤランプモジュールＸは、先出の第１実施形態（図１）を基本としつつ、マトリクスマネージャ３をさらに有する。また、本図では、ＬＥＤドライバＩＣ１のＰＩＮピンと接地端との間に接続されたキャパシタＣｉ（＝入力キャパシタ）が明示されている。

【0049】

マトリクスマネージャ３は、ＬＥＤストリング２を形成する複数の発光ダイオード素子それぞれに並列接続された複数のスイッチ素子を含み、各スイッチ素子をオン／オフすることにより発光ダイオード素子の直列段数（点灯数）を任意に切り替えることができる。

【0050】

図４は、第２実施形態のＬＥＤランプモジュールＸにおいて、ＬＥＤドライバＩＣ１に求められる応答性能を示す図であり、上から順に、ＬＥＤストリング２の両端間電圧ＶＬＥＤ（＝点灯状態の発光ダイオード素子における順方向降下電圧の総和）と、出力電流ＩＬＥＤが描写されている。

【0051】

第２実施形態のＬＥＤランプモジュールＸでは、マトリクスマネージャ３が導入されているので、ＬＥＤストリング２の点灯中に発光ダイオード素子の点灯数（延いてはＬＥＤストリング２の両端間電圧ＶＬＥＤ）が急峻に変動し得る。

【0052】

そのため、発光ダイオード素子それぞれを一定の輝度で点灯するためには、ＬＥＤドライバＩＣ１の応答速度を高めて、発光ダイオード素子の点灯数が変動しても一定の出力電流ＩＬＥＤを安定して供給し続ける必要がある。

【0053】

そこで、ＬＥＤドライバＩＣ１の出力帰還制御方式としては、高速応答性に優れた非線形制御方式（例えばボトム検出オン時間固定方式）を採用することが望ましい。なお、非線形制御方式を採用した場合には、平均インダクタ電流ＩＬ＿ａｖｅを検出する必要があるので、インダクタＬ１の後段にセンス抵抗Ｒｓを挿入し、その両端間に生じるセンス電圧ＶｓｎｓをＬＥＤドライバＩＣ１で検出する構成が一般的である。

【0054】

＜負荷オープン／ショートカット試験＞
図５及び図６は、それぞれ、負荷オープン／ショートカット試験時に流れるサージ電流ＩＤ１及びＩＤ２の経路及び波形を示す図である。

【0055】

まず、負荷オープン試験について検討する。ＬＥＤストリング２の点灯中に発光ダイオード素子のオープンが生じると、ＬＥＤストリング２に向かう電流経路が遮断される。そのため、インダクタＬ１の逆起電力によりキャパシタＣｏがチャージされ、出力オーバーシュートが生じる。その結果、ＬＥＤドライバＩＣ１に内蔵された静電保護ダイオードＤｅｓｄ（特にＳＮＳＮピンと電源端との間に接続された上側の静電保護ダイオード）を介して電源端にサージ電流ＩＤ１が還流する。

【0056】

なお、ＬＥＤドライバＩＣ１で非線形制御方式（例えばボトム検出オン時間固定方式）が採用されている場合には、出力キャパシタＣｏの容量値（数μＦ）に対してインダクタＬ１のインダクタンス値が比較的大きい値（数十～数百μＨ）に設定される。そのため、インダクタＬ１に蓄えられているエネルギが大きく、数Ａのサージ電流ＩＤ１が比較的長時間に亘って還流する。その結果、数十ｍＡの電流能力しか持たない上側の静電保護ダイオードＤｅｓｄが破壊され得る。

【0057】

次に、負荷ショートカット試験について検討する。例えば、ＬＥＤランプモジュールＸが車載用である場合には、ＬＥＤドライバＩＣ１とＬＥＤストリング２が別々の基板に実装される。なお、各基板間は１ｍ～１．５ｍ程度のワイヤーハーネスで接続される。そのため、ワイヤーハーネスは、無視することのできない寄生インダクタンス成分Ｌｘ及びＬｙ（１μＨ程度）を持つ。

【0058】

従って、発光ダイオード素子のショートカット（マトリクスマネージャ３による点灯数の切替制御を含む）が生じると、キャパシタＣｏから寄生インダクタンス成分Ｌｘ及びＬｙにエネルギがチャージされ、さらには、ＬＥＤドライバＩＣ１に内蔵された静電保護ダイオードＤｅｓｄ（特にＳＮＳＮピンと接地端との間に接続された下側の静電保護ダイオード）を介して接地端から数十Ａのサージ電流ＩＤ２が瞬時的に流れる。その結果、数十ｍＡの電流能力しか持たない下側の静電保護ダイオードＤｅｓｄが破壊され得る。

【0059】

＜ＬＥＤランプモジュール（第３実施形態）＞
図７は、ＬＥＤランプモジュールの第３実施形態を示す図である。第３実施形態のＬＥＤランプモジュールＸでは、先出の静電保護ダイオードＤｅｓｄ（図５を参照）をサージ電流から保護するための手段として、ＬＥＤドライバＩＣ１にサージ保護ダイオードＤＨ及びＤＬが外付けされている。

【0060】

なお、サージ保護ダイオードＤＨは、ＬＥＤストリング２のアノードと入力電圧Ｖｉの印加端との間に接続されている。また、サージ保護ダイオードＤＬは、ＬＥＤストリング２のアノードと接地端との間に接続されている。

【0061】

このような回路構成によれば、発光ダイオード素子のオープン／ショートカットが発生しても、ＬＥＤストリング２のアノード電位を所定の範囲にクランプすることができるので、ＬＥＤドライバＩＣ１の静電保護ダイオードＤｅｓｄを保護することが可能となる。

【0062】

ただし、比較的高価なサージ保護ダイオードＤＨ及びＤＬが１チャンネル毎に２つずつ必要となるので、ＬＥＤランプモジュールＸのコストアップ（部品調達コスト及び部品輸送コストを含む）が問題となり得る。また、基板上の部品実装面積も増大してしまう。

【0063】

一方、サージ保護ダイオードＤＨ及びＤＬを外付けするのではなく、より安価で小型の電流制限抵抗ＲｐＰ及びＲｐＮ（１ｋΩ程度）をＬＥＤドライバＩＣ１のＳＮＳＰピン及びＳＮＳＮピンそれぞれに外付けすることにより、静電保護ダイオードＤｅｓｄに流れるサージ電流を抑制しつつ、静電保護ダイオードＤｅｓｄを介してサージ電流を電源端及び接地端に逃がすことも考えられる。

【0064】

なお、電流制限抵抗ＲｐＰは、ＳＮＳＰピンとセンス抵抗Ｒｓの第１端（高電位端）との間に接続するとよい。また、電流制限抵抗ＲｐＮは、ＳＮＳＮピンとセンス抵抗Ｒｓの第２端（低電位端）との間に接続するとよい。

【0065】

しかしながら、単純に電流制限抵抗ＲｐＰ及びＲｐＮを外付けするだけでは、ＬＥＤドライバＩＣ１における出力電流ＩＬＥＤの検出精度が低下してしまう。以下では、この点について詳細に考察する。

【0066】

図８は、電流制限抵抗ＲｐＰ及びＲｐＮの外付けに起因して電流センスアンプ１６におけるゲイン誤差が発生する様子を示す図である。

【0067】

本図で示したように、電流センスアンプ１６は、電流出力型の差動アンプＡＭＰ１と、入力抵抗Ｒ１Ｐ及びＲ１Ｎと、出力抵抗Ｒ２を含む。差動アンプＡＭＰ１の非反転入力端（＋）は、入力抵抗Ｒ１Ｐ（例えば１０ｋΩ）の第１端に接続されている。入力抵抗Ｒ１Ｐの第２端は、ＳＮＳＰピンに接続されている。差動アンプＡＭＰ１の反転入力端（－）は、入力抵抗Ｒ１Ｎ（例えば１０ｋΩ）の第１端に接続されている。入力抵抗Ｒ１Ｎの第２端は、ＳＮＳＮピンに接続されている。差動アンプＡＭＰ１の出力端は、出力抵抗Ｒ２（例えば１２０ｋΩ）の第１端に接続されるとともに、差動アンプＡＭＰ１の非反転入力端（＋）にも接続されている。出力抵抗Ｒ２の第２端は、接地端に接続されている。

【0068】

また、スロープ信号生成部１５は、電流出力型の差動アンプＡＭＰ２と、入力抵抗Ｒ３Ｐ及びＲ３Ｎと、出力抵抗Ｒ４とを含む。差動アンプＡＭＰ２の非反転入力端（＋）は、入力抵抗Ｒ３Ｐ（例えば１０ｋΩ）の第１端に接続されている。入力抵抗Ｒ３Ｐの第２端は、ＳＮＳＰピンに接続されている。差動アンプＡＭＰ２の反転入力端（－）は、入力抵抗Ｒ３Ｎ（例えば１０ｋΩ）の第１端に接続されている。入力抵抗Ｒ３Ｎの第２端は、ＳＮＳＮピンに接続されている。差動アンプＡＭＰ２の出力端は、出力抵抗Ｒ４（例えば１０ｋΩ）の第１端に接続されるとともに、差動アンプＡＭＰ２の非反転入力端（＋）にも接続されている。出力抵抗Ｒ４の第２端は、接地端に接続されている。

【0069】

なお、差動アンプＡＭＰ１の非反転入力端（＋）と出力端との間には、帰還電流Ｉ１が流れる。この帰還電流Ｉ１は、高精度の電流帰還制御を行うために必須である。また、差動アンプＡＭＰ２の非反転入力端（＋）と出力端との間には、帰還電流Ｉ２が流れる。

【0070】

このように、平均インダクタ電流ＩＬ＿ａｖｅの非線形制御を行うための一般的な電流センスアンプ１６は、センス電圧Ｖｓｎｓをレールトゥレール（電源電位と接地電位との間）で増幅することのできるフローティング入力段を備えた差動アンプＡＭＰ１を含む。ここで「フローティング」とは、接地電位から浮いている（電位的に切り離されている）という意味である。

【0071】

仮に、ＳＮＳＰピン及びＳＮＳＮピンにそれぞれ電流制限抵抗ＲｐＰ及びＲｐＮが外付けされていない場合には、電流センスアンプ１６のゲインＧが入力抵抗Ｒ１及び出力抵抗Ｒ２の比に応じて一義的に決まる（Ｇ＝Ｒ２／Ｒ１、例えばＧ＝１２）。

【0072】

一方、電流制限抵抗ＲｐＰ及びＲｐＮが外付けされている場合には、ＳＮＳＰピンに流れる端子電流（Ｉ１＋Ｉ２）により、差動アンプＡＭＰ１の差動入力電流差ΔＩＢＩＡＳ（＝差動アンプＡＭＰ１の非反転入力端（＋）及び反転入力端（－）それぞれに流れる入力電流の差）が変動する。

【0073】

その結果、電流センスアンプ１６のゲインＧが入力抵抗Ｒ１及び出力抵抗Ｒ２の比に応じて一義的に決まらなくなるので、電流検出信号ＶＩＳＥＴ（＝Ｖｓｎｓ・Ｒ２・Ｒ３／（Ｒ１・Ｒ３＋Ｒ３・Ｒｐ＋Ｒｐ・Ｒ１））が本来の値（＝Ｖｓｎｓ・Ｒ２／Ｒ１）から大きくずれてしまう。特に、帰還電流Ｉ１及びＩ２がそれぞれ大きくなるほど、電流検出信号ＶＩＳＥＴの変動も大きくなる。

【0074】

また、ＬＥＤドライバＩＣ１に内蔵された入力抵抗Ｒ１及び出力抵抗Ｒ２は、互いにペア性が取れているので、それぞれの温度特性をキャンセルするように働くが、外付けの電流制限抵抗ＲｐＰ及びＲｐＮは、入力抵抗Ｒ１及び出力抵抗Ｒ２と全く異なる温度係数を持っている上、それぞれに製造ばらつきもある。そのため、最終的な電流検出信号ＶＩＳＥＴの温度特性が大きくばらついてしまう。

【0075】

なお、入力抵抗Ｒ１と電流制限抵抗ＲｐＰとの合成抵抗値が常に一定値となるように、入力抵抗Ｒ１をトリミングすることも考えられるが、ＬＥＤドライバＩＣ１のチップサイズが非常に大きくなってしまうので、あまり現実的な解決手段とは言えない。

【0076】

＜ＬＥＤランプモジュール（第４実施形態）＞
図９は、ＬＥＤランプモジュールの第４実施形態を示す図である。第４実施形態のＬＥＤランプモジュールＸでは、先出の構成要素（ＬＥＤドライバＩＣ１、ＬＥＤストリング２、インダクタＬ１、キャパシタＣｏ、センス抵抗Ｒｓ、並びに、電流制限抵抗ＲｐＰ及びＲｐＮ）が２チャンネル分（本図では各構成要素の符号末尾にＡ及びＢを付して明示）設けられており、ＭＣＵ４が両チャンネルを統括的に制御する構成とされている。

【0077】

なお、ＬＥＤドライバＩＣ１Ａ及び１Ｂは、それぞれ、ＬＥＤストリング２Ａ及び２Ｂへの電力供給を行うＢｕｃｋコンバータのほか、内部ジャンクション温度Ｔｊを検出する温度検出部、及び、ＭＣＵ４とのＳＰＩ［serial peripheral interface］通信を行う通信部などを備えている。

【0078】

ここで、電流制限抵抗ＲｐＰＡ及びＲｐＮＡ、並びに、電流制限抵抗ＲｐＰＢ及びＲｐＮＢの外付けにより問題となるのが、ＬＥＤドライバＩＣ１Ａ及び１Ｂそれぞれにおける電流検出精度の低下（特に温度ドリフト）である。

【0079】

その解消策としては、例えば、ＭＣＵ４を用いてＬＥＤドライバＩＣ１Ａ及び１Ｂそれぞれの内部ジャンクション温度Ｔｊを監視し、その監視結果に基づいてセンス電圧ＶｓｎｓＡ及びＶｓｎｓＢそれぞれの検出結果を動的に常時補正する手法が考えられる。

【0080】

図１０は、センス電圧Ｖｓｎｓの検出結果（先出の電流検出信号ＶＩＳＥＴに相当）が持つ温度特性を示す図である。なお、太い実線ＶｓｎｓＡは、ＬＥＤドライバＩＣ１Ａにおけるセンス電圧ＶｓｎｓＡの検出結果を示している。また、太い実線ＶｓｎｓＢは、ＬＥＤドライバＩＣ１Ｂにおけるセンス電圧ＶｓｎｓＢの検出結果を示している。一方、細い実線Ｖｓｎｓ（＠ＲｐＰ＝ＲｐＮ＝０Ω）は、電流制限抵抗ＲｐＰ及びＲｐＮがいずれも外付けされていない場合におけるセンス電圧Ｖｓｎｓの検出結果を示している。また、太い破線Ｖｓｎｓ（ｔｙｐ．）は、ＭＣＵ４での補正基準となる温度特性を示している。

【0081】

本図で示したように、センス電圧ＶｓｎｓＡ及びＶｓｎｓＢそれぞれの検出結果は、互いに異なる温度特性を持つ。例えば、Ｔｊ＝＋２５℃において、センス電圧ＶｓｎｓＡ及びＶｓｎｓＢそれぞれの検出結果は、外付け抵抗が無い場合の検出結果に対して、＋ａ％及び＋ｂ％シフトしている（ただしａ≠ｂ）。

【0082】

そのため、仮に、＋ｃ％（ただしｃ≠ａ，ｂ）の温度特性を補正基準とし、ＭＣＵ４を用いてセンス電圧ＶｓｎｓＡ及びＶｓｎｓＢそれぞれの検出結果を動的に補正したとしても、それぞれの温度特性を十分にキャンセルすることが難しい。本図に即して述べると、全温度範囲（－４０℃～＋１５０℃）では、ＬＥＤドライバＩＣ１Ａ及び１Ｂ相互間で、最大±（ｄ＋ｅ）％の温度ドリフトが残ってしまう。

【0083】

また、ＭＣＵ４を用いてセンス電圧ＶｓｎｓＡ及びＶｓｎｓＢそれぞれの検出結果を動的に常時補正するためには、常にリード／ライトコマンドシーケンスを実行する必要があるので、ＭＣＵ４の負荷も大きくなってしまう。

【0084】

＜ＬＥＤランプモジュール（第５実施形態）＞
図１１は、ＬＥＤランプモジュールの第５実施形態を示す図である。第５実施形態のＬＥＤランプモジュールＸにおいて、ＬＥＤドライバＩＣ１は、電流センスアンプ１６を形成する差動アンプＡＭＰ１（図８を参照）の差動入力電流差ΔＩＢＩＡＳを低減するための機能部（ΔＩＢＩＡＳｃｔｌ）を有しており、電流制限抵抗ＲｐＰ及びＲｐＮが外付けされていても、電流センスアンプ１６のゲイン誤差を低減する工夫が凝らされている。

【0085】

図１２は、電流センスアンプ１６におけるゲイン誤差の解消を示す図である。本図で示すように、第５実施形態のＬＥＤドライバＩＣ１において、電流センスアンプ１６は、差動アンプＡＭＰ１の非反転入力端（＋）と出力端との間に帰還電流Ｉ１を流すように構成された第１帰還電流経路だけでなく、ＳＮＳＮピンと差動アンプＡＭＰ１の出力端との間に帰還電流Ｉ１’を流すように構成された第２帰還電流経路を新たに有する。

【0086】

なお、帰還電流Ｉ１’は、帰還電流Ｉ１のコピー（ミラー電流）であり、それぞれの電流値は同値（最大２０μＡ程度）としておけばよい。このように、差動アンプＡＭＰ１の基準側にも帰還電流Ｉ１と同値の帰還電流Ｉ１’を流すことにより、差動入力電流差ΔＩＢＩＡＳをゼロに近付けることができる。

【0087】

ただし、帰還電流Ｉ１と帰還電流Ｉ１’を厳密に同値とする必要はなく、例えば、両者の間に任意のオフセットが付与されていてもよい。

【0088】

また、スロープ信号生成部１５は、先出の差動アンプＡＭＰ２に代えて、ＳＮＳＰピン及びＳＮＳＮピンから電流を引き込むことなく両端子間に現れるセンス電圧Ｖｓｎｓを検出するｇｍアンプＡＭＰ２ｇを含む。このように、さほど高い電流検出精度が求められないスロープ信号生成部１５では、帰還電流制御を必要としないｇｍアンプＡＭＰ２ｇを用いることにより、先出の帰還電流Ｉ２をゼロにすることができる。

【0089】

このような構成とすることにより、ＳＮＳＰピン及びＳＮＳＮピンにそれぞれ電流制限抵抗ＲｐＰ及びＲｐＮが外付けされていても、電流センスアンプ１６のゲインＧが入力抵抗Ｒ１及び出力抵抗Ｒ２の比に応じて一義的に決まるので、ＬＥＤドライバＩＣ１における電流検出精度の低下（特に温度ドリフト）を解消することが可能となる。

【0090】

また、電流制限抵抗ＲｐＰ及びＲｐＮの外付けにより、ＬＥＤドライバＩＣ１の静電保護ダイオードＤｅｓｄ（図５を参照）をサージ電流ＩＤ１及びＩＤ２から保護することができる。従って、１チャンネル毎に２つずつ必要とされていた外付けのサージ保護ダイオードＤＨ及びＤＬが不要となる。その結果、ＬＥＤランプモジュールＸのコストダウンを図るとともに、基板上の部品実装面積を縮小することが可能となる。

【0091】

なお、先出のオン時間設定部１４（図１を参照）では、ＳＮＳＮピンに現れる端子電圧（＝ＶＬＥＤ）の検出手段として、単純な抵抗分圧回路を用いることが多い。しかし、電流検出精度の向上を鑑みると、オン時間設定部１４では、上記の抵抗分圧回路に代えて、ＳＮＳＰピン及びＳＮＳＮピンから電流を引き込むことなくＳＮＳＮピンに現れる端子電圧を検出するソースフォロワを用いることが望ましい。

【0092】

＜ＬＥＤランプモジュール（第６実施形態）＞
図１３は、ＬＥＤランプモジュールの第６実施形態を示す図である。第６実施形態のＬＥＤランプモジュールＸにおいて、ＬＥＤドライバＩＣ１は、図１の構成要素１５～１９に代えて、バレイ電流制御部２０と、電流センスアンプ２１と、Ｖ－Ｉ変換器２２と、ＤＡＣ２３を有する。また、ＬＥＤドライバＩＣ１には、入力抵抗Ｒ５Ｐ及びＲ５Ｎ（例えばいずれも１０ｋΩ）と、帰還抵抗Ｒ６Ｐ及びＲ６Ｎ（例えばいずれも１４０ｋΩ）が集積化されている。これらの構成要素２０～２３は、いずれも電流検出回路の構成要素として理解することができる。

【0093】

バレイ電流制御部２０は、センス抵抗Ｒｓの両端間に生じるセンス電圧Ｖｓｎｓと、電流センスアンプ２１で生成される電流検出信号ＣＳに基づいて、インダクタ電流ＩＬのボトム検出（バレイ（谷）検出）を行うことにより、先出のセット信号ＳＥＴを生成する。

【0094】

電流センスアンプ２１は、入力信号をレールトゥレールで増幅することのできるフローティング入力段を備えた電流出力型の差動アンプである。電流センスアンプ２１の反転入力端（－）は、入力抵抗Ｒ５Ｐの第１端に接続されている。入力抵抗Ｒ５Ｐの第２端は、ＳＮＳＰピンに接続されている。電流センスアンプ２１の非反転入力端（＋）は、入力抵抗Ｒ５Ｎの第１端に接続されている。入力抵抗Ｒ５Ｎの第２端は、ＳＮＳＮピンに接続されている。電流センスアンプ２１の出力端は、ＣＯＭＰピンを介して位相補償用のキャパシタＣｃに接続されている。

【0095】

Ｖ－Ｉ変換器２２は、電圧信号（＝電流調整電圧ＶＩａｄｊ）を電流信号（＝基準電流Ｉ１１及びＩ１１’）に変換する機能ブロックであり、オペアンプ２２ａと、ＮＭＯＳＦＥＴ２２ｂ及び２２ｃと、を含む。

【0096】

オペアンプ２２ａは、非反転入力端（＋）に入力される電流調整電圧ＶＩａｄｊと、反転入力端（－）に入力される帰還抵抗Ｒ６Ｐの端子電圧（＝Ｉ１１×Ｒ６Ｐ）が一致するように、ＮＭＯＳＦＥＴ２２ｂ及び２２ｃそれぞれのゲートを制御する。従って、ＮＭＯＳＦＥＴ２２ｂに流れる基準電流Ｉ１１、及び、ＮＭＯＳＦＥＴ２２ｃに流れる基準電流Ｉ１１’は、それぞれ、電流調整電圧ＶＩａｄｊの電圧値と抵抗Ｒ６Ｐの抵抗値に応じた電流値（＝ＶＩａｄｊ／Ｒ６Ｐ）となる。すなわち、Ｖ－Ｉ変換器２２のゲインは、帰還抵抗Ｒ６Ｐにより決定される。

【0097】

ＮＭＯＳＦＥＴ２２ｂのドレインは、電流センスアンプ２１の反転入力端（－）と入力抵抗Ｒ５Ｐの第１端に接続されている。ＮＭＯＳＦＥＴ２２ｂのソースは、帰還抵抗Ｒ６Ｐの第１端とオペアンプ２２ａの反転入力端（－）に接続されている。帰還抵抗Ｒ６Ｐの第２端は、接地端に接続されている。ＮＭＯＳＦＥＴ２２ｂのゲートは、オペアンプ２２ａの出力端に接続されている。

【0098】

一方、ＮＭＯＳＦＥＴ２２ｃのドレインは、入力抵抗Ｒ５Ｎの第２端とＳＮＳＮピンに接続されている。ＮＭＯＳＦＥＴ２２ｃのソースは、帰還抵抗Ｒ６Ｎの第１端に接続されている。帰還抵抗Ｒ６Ｎの第２端は、接地端に接続されている。ＮＭＯＳＦＥＴ２２ｃのゲートは、オペアンプ２２ａの出力端に接続されている。

【0099】

ＤＡＣ２３は、不図示のデジタル信号（例えば１０ビット）をアナログの電流調整電圧ＶＩａｄｊに変換する。

【0100】

本実施形態の電流検出回路において、電流センスアンプ２１は、スケーリングされた電流調整電圧（＝ＶＩａｄｊ×Ｒ５Ｐ／Ｒ６Ｐ）と、ＳＮＳＰピン－ＳＮＳＮピン間に入力されるセンス電圧Ｖｓｎｓとの差分を増幅して電流検出信号ＣＳを生成する。この電流検出信号ＣＳにより、インダクタ電流ＩＬのボトム検出値（バレイ検出値）が制御される。その結果、出力電流ＩＬＥＤは、ＶＩａｄｊ×Ｒ５Ｐ／（Ｒ６Ｐ×Ｒｓ）に調整される。

【0101】

図１４は、第６実施形態の電流検出回路を等価的に示す図である。なお、本図の帰還抵抗Ｒ６は、図１３の帰還抵抗Ｒ６Ｐ（または帰還抵抗Ｒ６Ｎ）として理解すればよい。

【0102】

本図で示すように、本実施形態の電流検出回路において、電流センスアンプ２１の基準電圧（＝スケーリングされた電流調整電圧ＶＩａｄｊ×Ｒ５Ｐ／Ｒ６）を生成するためには、Ｖ－Ｉ変換器２２に基準電流Ｉ１１を流す必要がある。そのため、本実施形態の電流検出回路は、ＳＮＳＰピンとＶ－Ｉ変換器２２の第１出力端（＝ＭＯＳＦＥＴ２２ｂのドレイン）との間に基準電流Ｉ１１を流すように構成された第１基準電流経路を含む。

【0103】

ただし、ＳＮＳＰピンに外付けされる電流制限抵抗ＲｐＰにだけ第１基準電流Ｉ１１が流れる構成では、電流制限抵抗ＲｐＰの両端間電圧分だけ電流センスアンプ２１の基準電圧がずれてしまう。そこで、本実施形態の電流検出回路は、ＳＮＳＮピンとＶ－Ｉ変換器２２の第２出力端（＝ＭＯＳＦＥＴ２２ｃのドレイン）との間に基準電流Ｉ１１’を流すように構成された第２基準電流経路を含む。なお、基準電流Ｉ１１及びＩ１１’は、同値であってもよいし、両者の間に任意のオフセットが付与されていてもよい。

【0104】

このように、電流センスアンプ２１の基準電圧を生成するために必要な基準電流Ｉ１１を基準電流Ｉ１１’で補正する構成によれば、ＳＮＳＰピン及びＳＮＳＮピンそれぞれに電流制限抵抗ＲｐＰ及びＲｐＮが外付けされていても、Ｖ－Ｉ変換器２２のゲイン（延いては電流センスアンプ２１の基準電圧）が入力抵抗Ｒ５Ｐと帰還抵抗Ｒ６の比に応じて一義的に決まるので、ＬＥＤドライバＩＣ１における電流検出精度の低下（特に温度ドリフト）を解消することが可能となる。

【0105】

なお、本実施形態の電流検出回路において、電流センスアンプ２１は、ＳＮＳＰピン及びＳＮＳＮピンから入力電流Ｉ２を引き込むことなく、スケーリング済みの電流調整電圧（＝ＶＩａｄｊ×Ｒ５Ｐ／Ｒ６Ｐ）とセンス電圧Ｖｓｎｓとの差分を増幅して電流検出信号ＣＳを生成するｇｍアンプとして機能する。

【0106】

＜その他の変形例＞
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態に限定されるものではなく、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

【符号の説明】

【0107】

１、１Ａ、１Ｂ ＬＥＤドライバＩＣ（半導体装置）
２、２Ａ、２Ｂ ＬＥＤストリング
３ マトリクスマネージャ
４ ＭＣＵ
１１Ｈ 上側スイッチ（ＮＭＯＳＦＥＴ）
１１Ｌ 下側スイッチ（ＮＭＯＳＦＥＴ）
１２Ｈ 上側ドライバ
１２Ｌ 下側ドライバ
１３ コントローラ（ＲＳフリップフロップ）
１４ オン時間設定部
１５ スロープ信号生成部
１６ 電流センスアンプ（電流検出回路）
１７ エラーアンプ
１８ コンパレータ
１９ ＤＡＣ
２０ バレイ電流制御部
２１ 電流センスアンプ
２２ Ｖ－Ｉ変換器
２２ａ オペアンプ
２２ｂ、２２ｃ ＮＭＯＳＦＥＴ
２３ ＤＡＣ
ＡＭＰ１、ＡＭＰ２ 差動アンプ
ＡＭＰ２ｇ ｇｍアンプ
Ｃｂ、Ｃｃ、Ｃｉ、Ｃｏ、ＣｏＡ、ＣｏＢ キャパシタ
Ｄ１ ダイオード
Ｄｅｓｄ 静電保護ダイオード
ＤＨ、ＤＬ サージ保護ダイオード
Ｌ１、Ｌ１Ａ、Ｌ１Ｂ インダクタ
Ｌｘ、Ｌｙ 寄生インダクタンス成分
Ｒ１Ｐ、Ｒ１Ｎ、Ｒ３Ｐ、Ｒ３Ｎ、Ｒ５Ｐ、Ｒ５Ｎ 入力抵抗
Ｒ２、Ｒ４ 出力抵抗
Ｒ６Ｐ、Ｒ６Ｎ 帰還抵抗
ＲｐＰ、ＲｐＮ、ＲｐＰＡ、ＲｐＮＡ、ＲｐＰＢ、ＲｐＮＢ 電流制限抵抗
Ｒｓ、ＲｓＡ、ＲｓＢ センス抵抗
Ｒｔ 抵抗
Ｘ ＬＥＤランプモジュール

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】