特許 7527790 電子部品の実装方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-07-26

(45)【発行日】2024-08-05

(54)【発明の名称】電子部品の実装方法

(51)【国際特許分類】

   H05K 3/34 20060101AFI20240729BHJP

   B41J 2/47 20060101ALI20240729BHJP

   G02B 26/12 20060101ALI20240729BHJP

   G02B 26/10 20060101ALI20240729BHJP

【ＦＩ】

H05K3/34 505B

B41J2/47 101D

G02B26/12

G02B26/10 A

【請求項の数】 7

(21)【出願番号】P 2020001342

(22)【出願日】2020-01-08

(65)【公開番号】P2021111667

(43)【公開日】2021-08-02

【審査請求日】2023-01-05

【前置審査】

(73)【特許権者】

【識別番号】000001007

【氏名又は名称】キヤノン株式会社

(74)【代理人】

【識別番号】100123559

【弁理士】

【氏名又は名称】梶 俊和

(74)【代理人】

【識別番号】100177437

【弁理士】

【氏名又は名称】中村 英子

(72)【発明者】

【氏名】田中 俊輔

【審査官】ゆずりは 広行

(56)【参考文献】

【文献】特開２０１４－１６２０４７（ＪＰ，Ａ）

【文献】特開平０２－２６０５９６（ＪＰ，Ａ）

【文献】特開２０１８－０１４４３７（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０５Ｋ ３／３４

Ｂ４１Ｊ ２／４７

Ｇ０２Ｂ ２６／１２

Ｇ０２Ｂ ２６／１０

(57)【特許請求の範囲】

【請求項1】

第１の端子が一方の辺に沿って少なくとも１つ配置され、第２の端子が前記一方の辺に対向する他方の辺に沿って少なくとも１つ配置された電子部品を、前記第１の端子が半田付けされる第１の銅箔パターンと、前記第２の端子が半田付けされる第２の銅箔パターンと、を有する基板に実装する際のリフロー方式の電子部品の実装方法であって、
前記第１の銅箔パターンに第１のクリーム半田を塗布し、前記第２の銅箔パターンに第２のクリーム半田を塗布する塗布工程を備え、
前記塗布工程において、
前記第１のクリーム半田における前記第２のクリーム半田と対向する一端が、前記第１の銅箔パターンにおける前記第２の銅箔パターンと対向する一端よりも前記第２の銅箔パターンに向かってはみ出すように塗布され、
前記第２のクリーム半田における前記第１のクリーム半田と対向する一端が、前記第２の銅箔パターンにおける前記第１の銅箔パターンと対向する一端よりも前記第１の銅箔パターンに向かってはみ出すように塗布され、
前記電子部品は、前記第１の端子と前記第２の端子が配置され、前記基板に実装されたときに前記第１の端子が前記第１の銅箔パターンに重なり、前記第２の端子が前記第２の銅箔パターンに重なるように前記基板と向かい合う面を有し、
前記面は前記第１の端子を含む第１の領域と、前記第２の端子を含む第２の領域が露出されるようにレジストによって覆われており、前記第１の領域から前記第２の領域までが前記レジストによって覆われ、
前記塗布工程において、
前記第１のクリーム半田の一端が、前記第１の端子における前記第２の端子と対向する一端よりも前記第２の銅箔パターンに向かってはみ出すように塗布され、
前記第２のクリーム半田の一端が、前記第２の端子における前記第１の端子と対向する一端よりも前記第１の銅箔パターンに向かってはみ出すように塗布されることを特徴とする電子部品の実装方法。

【請求項2】

第１の端子が一方の辺に沿って少なくとも１つ配置され、第２の端子が前記一方の辺に対向する他方の辺に沿って少なくとも１つ配置された電子部品を、前記第１の端子が半田付けされる第１の銅箔パターンと、前記第２の端子が半田付けされる第２の銅箔パターンと、を有する基板に実装する際のリフロー方式の電子部品の実装方法であって、
前記第１の銅箔パターンに第１のクリーム半田を塗布し、前記第２の銅箔パターンに第２のクリーム半田を塗布する塗布工程を備え、
前記塗布工程において、
前記第１のクリーム半田における前記第２のクリーム半田と対向する一端が、前記第１の銅箔パターンにおける前記第２の銅箔パターンと対向する一端よりも前記第２の銅箔パターンに向かってはみ出すように塗布され、
前記第２のクリーム半田における前記第１のクリーム半田と対向する一端が、前記第２の銅箔パターンにおける前記第１の銅箔パターンと対向する一端よりも前記第１の銅箔パターンに向かってはみ出すように塗布され、
前記電子部品は、前記第１の端子と前記第２の端子が配置され、前記基板に実装されたときに前記第１の端子が前記第１の銅箔パターンに重なり、前記第２の端子が前記第２の銅箔パターンに重なるように前記基板と向かい合う面を有し、
前記面は前記第１の端子を含む第１の領域と、前記第２の端子を含む第２の領域が露出されるようにレジストによって覆われており、前記電子部品を前記第１のクリーム半田および前記第２のクリーム半田上に積載した場合に、前記第１のクリーム半田の一端と前記第２のクリーム半田の一端が、前記レジストと重なり、
前記塗布工程において、
前記第１のクリーム半田の一端が、前記第１の端子における前記第２の端子と対向する一端よりも前記第２の銅箔パターンに向かってはみ出すように塗布され、
前記第２のクリーム半田の一端が、前記第２の端子における前記第１の端子と対向する一端よりも前記第１の銅箔パターンに向かってはみ出すように塗布されることを特徴とする電子部品の実装方法。

【請求項3】

前記第１のクリーム半田の一端と前記第２のクリーム半田の一端との間の距離が、前記第１の銅箔パターンの一端と前記第２の銅箔パターンの一端との間の距離よりも短いことを特徴とする請求項１または２に記載の電子部品の実装方法。

【請求項4】

前記第１のクリーム半田の一端と前記第２のクリーム半田の一端との間の距離が、前記第１の端子の一端と前記第２の端子の一端との間の距離よりも短いことを特徴とする請求項１から請求項３のいずれか１項に記載の電子部品の実装方法。

【請求項5】

前記第１の端子は、第１のリードフレーム端子であり、
前記第２の端子は、第２のリードフレーム端子であり、
前記第１のクリーム半田の一端と前記第２のクリーム半田の一端との間の距離が、前記第１のリードフレーム端子が前記第１の銅箔パターンと接触する部分における前記第２のリードフレーム端子と対向する一端と、前記第２のリードフレーム端子が前記第２の銅箔パターンと接触する部分における前記第１のリードフレーム端子と対向する一端と、の間の距離よりも短いことを特徴とする請求項４に記載の電子部品の実装方法。

【請求項6】

前記第１のクリーム半田の一端と前記第２のクリーム半田の一端との間には、レジスト又は銅箔パターンが形成されていないことを特徴とする請求項１から請求項５のいずれか１項に記載の電子部品の実装方法。

【請求項7】

前記電子部品は、光源と、前記光源から出射された光を受光したことに応じて感光体に潜像を形成する基準となる信号を出力する出力手段と、を有する走査光学装置の前記出力手段であり、
前記基板は、前記光源が実装されているレーザ基板であることを特徴とする請求項１から請求項６のいずれか１項に記載の電子部品の実装方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電子部品の実装方法に関し、例えば、プリント基板上に精度よく部品をリフロー実装する方法に関する。

【背景技術】

【0002】

従来のレーザプリンタ等の画像形成装置は、搭載される走査光学装置の以下の動作により被走査面へ画像形成を行っている。走査光学装置は、画像信号に応じて光源から出射されるレーザ光束を光変調し、光変調したレーザ光束を例えば回転多面鏡からなる光偏向器で被走査面へと偏向し走査する。光偏向器で偏向されたレーザ光束は、例えばｆθ特性を有する結像光学系などの走査レンズによって、感光性の記録媒体面上にスポット状に結像された状態で走査される。レーザ光束の被走査面への書き出しタイミングは、被走査面上に設置された検出手段が出力する書き出し位置の基準となる同期信号に基づいて制御される。

【0003】

多くの画像形成装置では、検出手段であるビームディテクタ（以下、ＢＤとする）から出力された信号の立ち下がりが検出されると、その所定時間後に画像の書き出しを行う（例えば、特許文献１参照）。ＢＤの取り付け位置のばらつきが、主走査方向の位置のばらつきに影響しないようにする目的で、走査光学装置は以下の構成となっている。すなわち、ＢＤの受光部の主走査方向の上流側を遮光部材で隠し、ＢＤの取り付け位置と関係なく、レーザ光束が遮光部材を通過したタイミングでＢＤに光が入射する構成としている。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２００３－２２２８１１号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、従来例で説明した走査光学装置においては、ＢＤの取り付け位置を高精度で管理することが困難であるという課題がある。走査光学装置に搭載するＢＤの受光部のサイズは、ＢＤの取り付け位置のばらつき量より大きい必要がある。ＢＤは受光部のサイズによって製造コストが大きく変わり、受光部のサイズが大きいものほど高価になる。すなわち、受光部のサイズが大きいＢＤを使用すると走査光学装置自体のコストが高くなるという課題がある。このため、ＢＤの受光部のサイズを大きくすることなく取り付け位置のばらつきを改善するために、ＢＤのような電子部品を基板に実装する際の実装精度を向上させることが求められている。

【0006】

本発明は、このような状況のもとでなされたもので、電子部品を基板に実装する際の実装精度を向上させることを目的とする。

【課題を解決するための手段】

【0007】

上述した課題を解決するために、本発明は、以下の構成を備える。

【0008】

（１）第１の端子が一方の辺に沿って少なくとも１つ配置され、第２の端子が前記一方の辺に対向する他方の辺に沿って少なくとも１つ配置された電子部品を、前記第１の端子が半田付けされる第１の銅箔パターンと、前記第２の端子が半田付けされる第２の銅箔パターンと、を有する基板に実装する際のリフロー方式の電子部品の実装方法であって、前記第１の銅箔パターンに第１のクリーム半田を塗布し、前記第２の銅箔パターンに第２のクリーム半田を塗布する塗布工程を備え、前記塗布工程において、前記第１のクリーム半田における前記第２のクリーム半田と対向する一端が、前記第１の銅箔パターンにおける前記第２の銅箔パターンと対向する一端よりも前記第２の銅箔パターンに向かってはみ出すように塗布され、前記第２のクリーム半田における前記第１のクリーム半田と対向する一端が、前記第２の銅箔パターンにおける前記第１の銅箔パターンと対向する一端よりも前記第１の銅箔パターンに向かってはみ出すように塗布され、前記電子部品は、前記第１の端子と前記第２の端子が配置され、前記基板に実装されたときに前記第１の端子が前記第１の銅箔パターンに重なり、前記第２の端子が前記第２の銅箔パターンに重なるように前記基板と向かい合う面を有し、前記面は前記第１の端子を含む第１の領域と、前記第２の端子を含む第２の領域が露出されるようにレジストによって覆われており、前記第１の領域から前記第２の領域までが前記レジストによって覆われ、前記塗布工程において、前記第１のクリーム半田の一端が、前記第１の端子における前記第２の端子と対向する一端よりも前記第２の銅箔パターンに向かってはみ出すように塗布され、前記第２のクリーム半田の一端が、前記第２の端子における前記第１の端子と対向する一端よりも前記第１の銅箔パターンに向かってはみ出すように塗布されることを特徴とする電子部品の実装方法。
（２）第１の端子が一方の辺に沿って少なくとも１つ配置され、第２の端子が前記一方の辺に対向する他方の辺に沿って少なくとも１つ配置された電子部品を、前記第１の端子が半田付けされる第１の銅箔パターンと、前記第２の端子が半田付けされる第２の銅箔パターンと、を有する基板に実装する際のリフロー方式の電子部品の実装方法であって、前記第１の銅箔パターンに第１のクリーム半田を塗布し、前記第２の銅箔パターンに第２のクリーム半田を塗布する塗布工程を備え、前記塗布工程において、前記第１のクリーム半田における前記第２のクリーム半田と対向する一端が、前記第１の銅箔パターンにおける前記第２の銅箔パターンと対向する一端よりも前記第２の銅箔パターンに向かってはみ出すように塗布され、前記第２のクリーム半田における前記第１のクリーム半田と対向する一端が、前記第２の銅箔パターンにおける前記第１の銅箔パターンと対向する一端よりも前記第１の銅箔パターンに向かってはみ出すように塗布され、前記電子部品は、前記第１の端子と前記第２の端子が配置され、前記基板に実装されたときに前記第１の端子が前記第１の銅箔パターンに重なり、前記第２の端子が前記第２の銅箔パターンに重なるように前記基板と向かい合う面を有し、前記面は前記第１の端子を含む第１の領域と、前記第２の端子を含む第２の領域が露出されるようにレジストによって覆われており、前記電子部品を前記第１のクリーム半田および前記第２のクリーム半田上に積載した場合に、前記第１のクリーム半田の一端と前記第２のクリーム半田の一端が、前記レジストと重なり、前記塗布工程において、前記第１のクリーム半田の一端が、前記第１の端子における前記第２の端子と対向する一端よりも前記第２の銅箔パターンに向かってはみ出すように塗布され、前記第２のクリーム半田の一端が、前記第２の端子における前記第１の端子と対向する一端よりも前記第１の銅箔パターンに向かってはみ出すように塗布されることを特徴とする電子部品の実装方法。

【発明の効果】

【0009】

本発明によれば、電子部品を基板に実装する際の実装精度を向上させることができる。

【図面の簡単な説明】

【0010】

【図1】実施例１、２の走査光学装置の概略斜視図

【図2】実施例１、２の走査光学装置のＢＤ近傍の要部拡大図

【図3】実施例１、２の走査光学装置のレーザ基板の取付けを説明する図

【図4】実施例１のＢＤの説明図

【図5】実施例１のリフロー方式の電子部品の実装方法の説明図

【図6】実施例１のリフロー方式の電子部品の実装方法の効果の説明図

【図7】実施例２のリフロー方式の電子部品の実装方法の説明図

【図8】実施例３のレーザビームプリンタの概略図

【発明を実施するための形態】

【0011】

本発明の実施例を、図面を参照しながら以下に詳しく説明する。なお、走査光学装置から出射された光が偏向装置によって走査される方向を走査方向又は主走査方向という。主走査方向は感光ドラムの回転軸方向でもある。また、主走査方向に直交する方向で感光ドラムの回転方向を副走査方向という。

【実施例1】

【0012】

［走査光学装置］
実施例１の走査光学装置を説明する。図１は実施例１の走査光学装置１０１の説明図である。走査光学装置１０１は、レーザ基板１、アナモフィックコリメータレンズ２を備える。アナモフィックコリメータレンズ２は、コリメータレンズ、シリンドリカルレンズ、書き出し位置信号検出レンズ（以下、ＢＤレンズという）１４を一体に成形したレンズであり、以下コリメータレンズ２という。走査光学装置１０１は、開口絞り３、回転多面鏡４、偏向装置５、出力手段であるビームディテクタ（以下、ＢＤという）６、ｆθレンズ（走査レンズ）７、光学箱９を備える。回転多面鏡４は複数（図１では例えば４面）の反射面１２を有する。ＢＤ６は、受光部（後述する図２参照）を有し、レーザ光の走査方向における書き出し位置の基準となる信号（以下、同期信号という）を出力するために、レーザ光の入力を受光部により検出する。光学箱９は、上述した光学部材を収容する。感光体である感光ドラム８の表面には、走査光学装置１０１によって静電潜像が形成される。

【0013】

レーザ基板１には光源である半導体レーザ１ａが実装されており、半導体レーザ１ａから出射したレーザ光束Ｌは、コリメータレンズ２によって主走査方向では略平行光又は収束光とされ、副走査方向では収束光とされる。さらにレーザ光束Ｌは、開口絞り３を通って光束幅が制限された主走査方向に長く伸びる焦線状の光束として回転多面鏡４の反射面１２で結像する。回転多面鏡４は偏向装置５によって等速で回転するように制御されており、回転多面鏡４の反射面１２で結像したレーザ光束Ｌが偏向走査されＢＤ６及び感光ドラム８に到達する（図１中一点鎖線）。レーザ光束Ｌは、コリメータレンズ２のＢＤレンズ１４を通過してＢＤ６に入射する。ｆθレンズ７は非球面レンズで形成されていて、ｆθレンズ７を通過した光束が感光ドラム８上でスポットを形成するように集光し、かつ感光ドラム８の表面を走査する速度が等速に保たれるように設計されている。また感光ドラム８が円筒の軸線まわりに回転駆動することによってレーザ光の副走査が行われる。以上のように走査光学装置１０１は感光ドラム８の表面に静電潜像を形成する。

【0014】

［光学箱の開口とＢＤの受光部］
図２はＢＤ６の近傍を拡大した図である。ＢＤ６は受光部１０を有する。ＢＤ６はレーザ基板１上に実装されている。レーザ基板１は光学箱９の側板に取り付けられており、光学箱９にはＢＤ６の受光部１０に対応する位置に開口部９ａが設けられている。ＢＤレンズ１４を通過したレーザ光束Ｌは、ＢＤレンズ１４によって円形状のスポットＳ１を形成し図２中の破線矢印の方向（走査方向）に走査される。ＢＤ６の受光部１０は、スポットＳ１の走査方向の上流側の一部が光学箱９によって遮光されている。ＢＤ６は、走査されたスポットＳ１が光学箱９の開口部９ａを通過するタイミングで受光部１０に光が入射され、信号（以下、水平同期信号という）を出力する。

【0015】

図２（ａ）（ｂ）（ｃ）は各々、ＢＤ６の取り付け位置が走査方向に異なる場合を示す。図２（ａ）は、ＢＤ６が主走査方向の上流側にずれて取り付けられた場合を示す。図２（ｂ）は、ＢＤ６が設計上の中心位置付近に取り付けられた場合を示す。図２（ｃ）は、ＢＤ６が主走査方向の下流側にずれて取り付けられた場合を示す。上述した通り、走査されたスポットＳ１が光学箱９の開口部９ａを通過するタイミングで受光部１０にレーザ光が入射されるため、ＢＤ６の取り付け位置の違いによる水平同期信号の出力タイミングの差は生じない。ただし、ＢＤ６の受光部１０のサイズは、ＢＤ６の取り付け位置のばらつき量よりも大きい必要がある。

【0016】

ＢＤ６の取り付け位置のばらつきよりも、受光部１０の走査方向の長さが短いと、次のような課題が生じる。例えば、図２（ａ）に示すようにＢＤ６が主走査方向の上流側にずれて取り付けられた場合、取り付け位置のばらつきよりも受光部１０の走査方向の長さが短いと、受光部１０が光学箱９（開口部９ａの左側）に完全に隠れてしまう。そうすると、ＢＤ６は受光部１０によって光を受光することができず、水平同期信号を出力することができない。逆に、図２（ｃ）に示すようにＢＤ６が主走査方向の下流側にずれて取り付けられた場合、取り付け位置のばらつきよりも受光部１０の走査方向の長さが短いと、受光部１０の上流側が光学箱９によって遮光されない状態となる。すなわち、スポットＳ１が開口部９ａに到達するタイミングと受光部１０に到達するタイミングとがずれてしまう。このため、ＢＤ６は、スポットＳ１が光学箱９の開口部９ａを通過するタイミングではなく受光部１０の上流側を通過するタイミングで水平同期信号を出力してしまう。実施例１は、ＢＤ６の取り付け位置のばらつき量が受光部１０のサイズよりも小さくなるように、ＢＤ６の取り付け位置精度を向上させることを目的とする。

【0017】

［レーザ基板の取り付け］
図３を用いてＢＤ６の取り付け位置を決める構成要素について説明する。ＢＤ６の取り付け位置を決める構成要素には、
（１）光学箱９に対するレーザ基板１の位置ばらつき
（２）レーザ基板１に対するＢＤ６の実装位置ばらつき
がある。図３は光学箱９をレーザ基板１の方向から見た図である。レーザ基板１は光学箱９の側板に外側から取り付けられる。光学箱９には位置決めボス１０３、位置固定穴１０２があり、レーザ基板１には取付け基準穴１０５と、取付け穴１０４とが設けられている。上述した（１）光学箱９に対するレーザ基板１の位置ばらつきは、取付け基準穴１０５と位置決めボス１０３との嵌合、及び、取付け穴１０４と位置固定穴１０２との嵌合によって規定される。取付け穴１０４に貫通した位置固定穴１０２にはネジ１０６が螺合され固定される。実際には、取付け基準穴１０５と位置決めボス１０３の寸法管理方法が重要であるものの、例えば±０．１ｍｍ程度の取り付け公差で通常は管理される。

【0018】

実施例１で改善するのは、上述した（２）レーザ基板１に対するＢＤ６の実装位置ばらつきである。すなわち、電子部品であるＢＤ６を基板であるレーザ基板１に実装する方法を提案する。レーザ基板１には、ＢＤ６を含め、半導体レーザ１ａや、レーザ制御ドライバＩＣ、チップ抵抗、コネクタ等（いずれも不図示）が実装される。各々の部品は取付け基準穴１０５を基準に予め決められたマウント座標に自動機によって実装される。図３において、ＸとＹは取付け基準穴１０５の中心座標を基準として、ＢＤ６が実装されるべき位置（例えばＢＤ６の中心位置）の座標を示す。レーザ基板１上の座標Ｘ，Ｙに精度よくＢＤ６を実装するためには、ＢＤ６実装用のランドパターンに対してずれなく部品を実装することが重要となる。

【0019】

［ＢＤの形状］
図４を用いてＢＤ６の形状について説明する。実施例１で使用するＢＤ６はＣＯＢ（ｃｈｉｐ ｏｎ ｂｏａｒｄ）タイプで、フォトダイオード４０６、演算回路４０５のベアチップが基板４１０に直接実装される構成となっている。基板４１０は例えば図４に示すような矩形である。図４（ａ）はＢＤ６を、ベアチップ実装面（表面）から見た図である。基板４１０の中央領域にフォトダイオード４０６と演算回路４０５のベアチップが実装されていて、金線４０７により基板４１０上に設けられたパッド４０２に接続されている。パッド４０２はパターン４０３、スルーホール４０４を経由して基板４１０の裏面のパターンに接続されている。

【0020】

図４（ｂ）は、ＢＤ６の裏面側を透視した図で、レジスト４０８で覆われたスルーホール４０４、パターン４０３を経由して端子４０１に接続される。端子４０１はレジスト４０８で覆われてない銅箔むき出しの部分を示し、ＢＤ６をレーザ基板１に実装する場合の接続部となる。端子４０１は、基板４１０の実装面とは反対側の面である裏面に設けられている。また、端子４０１は、４辺を有する基板４１０の向かい合う２つの辺に設けられている。実施例１の基板４１０では、例えば端子４０１を１つの辺に３つ、合計６つ有するものとする。すなわち、電子部品であるＢＤ６は、第１の端子である端子４０１ａが基板４１０の一方の辺に沿って少なくとも１つ配置（実施例１では３つ配置）されている。電子部品であるＢＤ６は、第２の端子である端子４０１ｂが、基板４１０の一方の辺に対向する他方の辺に沿って少なくとも１つ配置（実施例１では３つ）されている。図４（ｃ）は、ＢＤ６を側面から見た図である。図４（ｃ）に示す通り、ベアチップを実装した箇所を、成型した透明アクリル樹脂４０９で覆うことでベアチップを保護している。

【0021】

［ＢＤのレーザ基板への実装］
図５はＢＤ６をレーザ基板１にリフロー方式で実装する際の状態を説明する図である。図５（ａ）の斜視図に示すように、レーザ基板１には、ＢＤ６を実装するためのパターンが用意されていて、ＢＤ６の端子４０１側の面（裏面）がレーザ基板１と接する向きで実装される。図５（ｂ）の断面図を用いて実施例１の特徴を説明する。

【0022】

レーザ基板１（基板）は、端子４０１ａが半田付けされる第１の銅箔パターンである銅箔パターン４１３ａと、端子４０１ｂが半田付けされる第２の銅箔パターンである銅箔パターン４１３ｂと、を有する。銅箔パターン４１３ａ、４１３ｂを総称して銅箔パターン４１３ともいう。銅箔パターン４１３はクリーム半田４１２を塗布する場所以外はレジスト４１４によって覆われている。ＢＤ６の端子４０１に対応してクリーム半田４１２及び銅箔パターン４１３が設けられている。実施例１のＢＤ６は、基板４１０の１つの辺に３つの端子４０１を有し、基板４１０の他の辺に３つの端子４０１を有している。レーザ基板１上には、上述した６つの端子４０１にそれぞれ対応してクリーム半田４１２及び銅箔パターン４１３が設けられている。端子４０１は基板４１０の向かい合う辺に設けられているため、クリーム半田４１２及び銅箔パターン４１３は、図５（ａ）に示すように互いに対向するようにレーザ基板１上に設けられている。すなわち、銅箔パターン４１３ａに第１のクリーム半田であるクリーム半田４１２ａを塗布し、銅箔パターン４１３ｂに第２のクリーム半田であるクリーム半田４１２ｂを塗布する（塗布工程）。

【0023】

実施例１の特徴として、クリーム半田４１２、端子４０１、銅箔パターン４１３が以下に説明する位置関係となっている。ここで、
Ｄ１：対向するクリーム半田４１２同士の間の距離
Ｄ２：対向する端子４０１同士の間の距離
Ｄ３：対向する銅箔パターン４１３同士の間の距離
を示している。距離Ｄ１、Ｄ２、Ｄ３は、次の式（１）の関係となっている。
Ｄ１＜Ｄ２≦Ｄ３ 式（１）

【0024】

距離Ｄ１が距離Ｄ２、Ｄ３より小さいので、クリーム半田４１２が端子４０１及び銅箔パターン４１３よりも内側（基板４１０の中央側）にはみ出した状態で塗布される。通常は、銅箔パターン４１３に対してクリーム半田４１２を積極的にはみ出して塗布することはしない。はみ出して塗布された余分なクリーム半田が、端子間ショート又は半田ボールを発生させる懸念があるためである。しかし、実施例１では、所定の長さ、例えば０．３ｍｍを意図的に銅箔パターン４１３からはみ出した状態でクリーム半田４１２を塗布する。クリーム半田４１２を銅箔パターン４１３よりもはみ出して塗布することで、リフローしたときのＢＤ６の実装位置の精度が向上する。

【0025】

このように、クリーム半田４１２ａにおけるクリーム半田４１２ｂと対向する一端が、端子４０１ａにおける端子４０１ｂと対向する一端よりもクリーム半田４１２ｂに向かってはみ出すように塗布される。クリーム半田４１２ｂにおけるクリーム半田４１２ａと対向する一端が、端子４０１ｂにおける端子４０１ａと対向する一端よりもクリーム半田４１２ａに向かってはみ出すように塗布される。クリーム半田４１２ａの一端が、銅箔パターン４１３ａにおける銅箔パターン４１３ｂと対向する一端よりもはみ出すように塗布される。クリーム半田４１２ｂの一端が、銅箔パターン４１３ｂにおける銅箔パターン４１３ａと対向する一端よりもはみ出すように塗布される。

【0026】

式（１）に示すように、クリーム半田４１２ａの一端とクリーム半田４１２ｂの一端との間の距離Ｄ１が、端子４０１ａの一端と端子４０１ｂの一端との間の距離Ｄ２よりも短い（Ｄ１＜Ｄ２）。また、クリーム半田４１２ａの一端とクリーム半田４１２ｂの一端との間の距離Ｄ１が、銅箔パターン４１３ａの一端と銅箔パターン４１３ｂの一端との間の距離Ｄ３よりも短い（Ｄ１＜Ｄ３）。

【0027】

リフロー時に、はみ出して塗布されたクリーム半田４１２は溶融し、セルフアライメント効果により銅箔パターン４１３側に引き寄せられる。このとき、クリーム半田４１２の上に位置するＢＤ６も銅箔パターン４１３側に一緒に移動しようとする。実施例１では、式（１）のように距離Ｄ２と距離Ｄ３とが同じ長さ又は距離Ｄ２が距離Ｄ３よりも短い関係になっている（Ｄ２≦Ｄ３）。溶融したクリーム半田４１２のセルフアライメント効果で、リフロー時にＢＤ６が、端子４０１の内側ラインと、銅箔パターン４１３の内側ラインとがぴったり重なる位置、又は、距離Ｄ２の中央点と距離Ｄ３の中央点とがぴったり重なる位置に移動する。

【0028】

［効果］
実施例１のリフロー方法による効果を検証した結果を図６に示す。図６の結果は、設計上のＢＤ６の実装座標Ｘ，Ｙと、リフロー後に測定したＢＤ６の実装位置の座標とのずれ（±ΔＸ，±ΔＹ）を示す。図６（ａ）は、端子４０１及び銅箔パターン４１３に対して、基板４１０の内側にクリーム半田４１２がはみ出さない状態で塗布した場合のずれを示す。一方、図６（ｂ）は、端子４０１及び銅箔パターン４１３に対して、基板４１０の内側にクリーム半田４１２がはみ出した状態で塗布した場合のずれを示す。両条件とも、端子４０１と銅箔パターン４１３については、Ｄ２＝Ｄ３の関係とした。

【0029】

図６を比較してわかるように、端子４０１及び銅箔パターン４１３に対して内側にクリーム半田４１２をはみ出して塗布した場合は、Ｘ方向、Ｙ方向共に実装位置のばらつきが小さくなっている。具体的には、図６（ａ）で±０．２０ｍｍ以上となっていた実装位置ばらつきが、図６（ｂ）では±０．０５ｍｍ以下に改善していることがわかる。

【0030】

実施例１では、はみ出して塗布した余分なクリーム半田４１２によって、端子４０１間ショート又は半田ボールが発生することを抑制するため、次のようにしている。すなわち、ＢＤ６とレーザ基板１とが接する面には実装用の銅箔パターン４１３以外は、レジスト及びパターンを配置しないことを特徴としている。より詳細には、レーザ基板１側に設けられた対向する銅箔パターン４１３同士の間に、レジスト及びパターンが配置されていない。すなわち、クリーム半田４１２ａの一端とクリーム半田４１２ｂの一端との間には、レジスト又は銅箔パターンが形成されていない。ＢＤ６とレーザ基板１とが接する面に、銅箔パターン又はレジストを設けると、はみ出して塗布したクリーム半田４１２が溶融してセルフアライメント効果により銅箔パターン４１３側に引き寄せられる際の半田の流れが変化する。そして、半田ボールの発生や端子４０１間ショートの原因となる。

【0031】

以上、説明したように実施例１のリフロー方式の実装方法によりレーザ基板１に対するＢＤ６の実装位置の精度が向上することが可能となり、光学箱９に対するＢＤ６の取り付け精度が向上する。以上、実施例１によれば、電子部品を基板に実装する際の実装精度を向上させることができる。

【実施例2】

【0032】

［ＢＤのレーザ基板への実装］
実施例２ではリードフレームタイプのＢＤ６を用いた場合を説明する。実施例１と同様の構成のものに関しては同じ符号を用い、説明を省略する。実施例２も、ＢＤ６のレーザ基板１上への実装精度を向上させることを目的とする。図７はリードフレームタイプのＢＤ６を実装する際の状態を説明する図である。図７（ａ）の斜視図に示すように、リードフレームタイプのＢＤ６は、フォトダイオード等のセンサーＩＣ４１６がリードフレーム上に実装されており、リードフレームごと透明アクリル樹脂４０９で覆われた構造となっている。リードフレームの一部は透明アクリル樹脂４０９の外まで出ていて、レーザ基板１に実装する際の接続部となるリードフレーム端子４１５を形成している。リードフレーム端子４１５は折り曲げ加工（クリンチ）されている。第１のリードフレーム端子であるリードフレーム端子４１５ａは、透明アクリル樹脂４０９の一辺に例えば３つ設けられる。第２のリードフレーム端子であるリードフレーム端子４１５ｂは、透明アクリル樹脂４０９の一辺に向かい合う他辺に例えば３つ設けられる。リードフレーム端子４１５ａ、４１５ｂを総称してリードフレーム端子４１５ともいう。実施例２では、リードフレーム端子４１５は計６つある。レーザ基板１には、６つのリードフレーム端子４１５のそれぞれに対応してクリーム半田４１２（４１２ａ、４１２ｂ）及び銅箔パターン４１３（４１３ａ、４１３ｂ）が対向するようにして設けられている。

【0033】

図７（ｂ）は断面図を示す。銅箔パターン４１３はクリーム半田４１２を塗布する場所以外はレジスト４１４によって覆われている。実施例２の特徴として、クリーム半田４１２、リードフレーム端子４１５、銅箔パターン４１３が以下に説明する位置関係となっている。
Ｄ１：対向するクリーム半田４１２同士の間の距離
Ｄ２’：対向するリードフレーム端子４１５同士の、リードフレーム端子がレーザ基板１と接触する箇所（折り曲げ部分）間の距離
Ｄ３：対向する銅箔パターン４１３同士の間の距離
を示している。また、距離Ｄ１、Ｄ２’、Ｄ３が式（２）の関係となっている。
Ｄ１＜Ｄ２’≦Ｄ３ 式（２）

【0034】

距離Ｄ１が距離Ｄ２、Ｄ３より小さいので、クリーム半田４１２がリードフレーム端子４１５（の折り曲げ部）及び銅箔パターン４１３よりも内側にはみ出した状態で塗布される。通常は銅箔パターン４１３に対してクリーム半田４１２を積極的にはみ出して塗布することはしない。はみ出して塗布した余分なクリーム半田４１２がリードフレーム端子４１５間ショート、又は半田ボールを発生させる懸念があるためである。しかし、実施例２では、例えば意図的に０．３ｍｍ、クリーム半田４１２をはみ出した状態で塗布する。クリーム半田４１２をはみ出して塗布することでリフローしたときのＢＤ６の実装位置の精度が向上するためである。

【0035】

このように、クリーム半田４１２ａの一端とクリーム半田４１２ｂの一端との間の距離Ｄ１が、リードフレーム端子４１５ａの一端とリードフレーム端子４１５ｂの一端との間の距離Ｄ２’よりも短い（Ｄ１＜Ｄ２’）。ここで、リードフレーム端子４１５ａの一端とは、リードフレーム端子４１５ａが銅箔パターン４１３ａと接触する部分におけるリードフレーム端子４１５ｂと対向する一端をいう。また、リードフレーム端子４１５ｂの一端とは、リードフレーム端子４１５ｂが銅箔パターン４１３ｂと接触する部分におけるリードフレーム端子４１５ａと対向する一端をいう。リフロー時に、はみ出して塗布されたクリーム半田４１２は溶融し、セルフアライメント効果により銅箔パターン４１３側に引き寄せられる。このとき、クリーム半田４１２の上に位置するＢＤ６も銅箔パターン４１３側に一緒に移動しようとする。

【0036】

実施例２では、距離Ｄ２’と距離Ｄ３とが同じ長さ、又は、距離Ｄ２’が距離Ｄ３よりも短い関係になっている（Ｄ２’≦Ｄ３）。溶融したクリーム半田４１２のセルフアライメント効果で、リフロー時にＢＤ６が、次のように移動する。距離Ｄ２’と距離Ｄ３とが同じ長さの場合は、リードフレーム端子４１５がレーザ基板１と接触する箇所の内側ラインと、銅箔パターン４１３の内側ラインとが、ぴったり重なる位置にＢＤ６が移動する。また、距離Ｄ２’が距離Ｄ３よりも短い場合は、距離Ｄ２の中央点と距離Ｄ３の中央点とがぴったり重なる位置にＢＤ６が移動する。また、実施例２でも、クリーム半田４１２ａの一端とクリーム半田４１２ｂの一端との間には、レジスト又は銅箔パターンが形成されていない。

【0037】

以上、説明したように実施例２のリフロー方式の実装方法により、リードフレーム端子タイプのＢＤを用いた場合でも、レーザ基板１に対するＢＤ６の実装位置の精度が向上する。これにより、光学箱９に対するＢＤ６の取り付け精度が向上する。以上、実施例２によれば、電子部品を基板に実装する際の実装精度を向上させることができる。

【実施例3】

【0038】

［レーザビームプリンタの説明］
図８に、実施例１、２の走査光学装置１０１を備える画像形成装置の一例として、レーザビームプリンタの概略構成を示す。レーザビームプリンタ１０００（以下、プリンタ１０００という）は、感光ドラム８、走査光学装置１０１、帯電部１０２０、現像部１０３０を備えている。感光ドラム８は、走査光学装置１０１によって静電潜像が形成される感光体である。帯電部１０２０は、感光ドラム８を一様に帯電する。現像手段である現像部１０３０は、感光ドラム８に形成された静電潜像をトナーにより現像することでトナー像を形成する。感光ドラム８上（感光体上）に形成されたトナー像は、カセット１０４０から供給された記録材としてのシートＰに、転写手段である転写部１０５０によって転写される。シートＰに転写された未定着のトナー像は定着器１０６０によって定着され、シートＰはトレイ１０７０に排出される。この、走査光学装置１０１、感光ドラム８、帯電部１０２０、現像部１０３０、転写部１０５０が画像形成部である。また、プリンタ１０００は、電源装置１０８０を備え、電源装置１０８０からモータ等の駆動部と制御部５０００へ電力を供給している。制御部５０００は、ＣＰＵ（不図示）を有しており、画像形成部による画像形成動作やシートＰの搬送動作等を制御している。なお、本発明の走査光学装置を適用することができる画像形成装置は、図８に例示された構成に限定されない。

【0039】

以上、実施例３によれば、電子部品を基板に実装する際の実装精度を向上させることができる。

【符号の説明】

【0040】

１ レーザ基板
６ ＢＤ
４０１ａ、４０１ｂ 端子
４１２ａ、４１２ｂ クリーム半田
４１３ａ、４１３ｂ 銅箔パターン

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】