知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2025-03-10
(45)【発行日】2025-03-18
(54)【発明の名称】システム、及びプログラマブルシーケンサ
(51)【国際特許分類】
G06F 9/32 20180101AFI20250311BHJP
G05B 19/05 20060101ALI20250311BHJP
G06F 9/30 20180101ALI20250311BHJP
【ＦＩ】
G06F9/32 360B
G05B19/05 F
G06F9/30 350A
【請求項の数】
15
(21)【出願番号】P 2019216757
(22)【出願日】2019-11-29
(65)【公開番号】P2021086506
(43)【公開日】2021-06-03
【審査請求日】2022-09-14
(73)【特許権者】
【識別番号】000006747
【氏名又は名称】株式会社リコー
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(72)【発明者】
【氏名】嵯峨 嘉孝
【審査官】坂東 博司
(56)【参考文献】
【文献】特開平１０－１４９２９５（ＪＰ，Ａ）
【文献】特開平０２－０４２５３７（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１８／００３２０９９（ＵＳ，Ａ１）
【文献】特開昭５５－０９１０２９（ＪＰ，Ａ）
【文献】特開昭５６－１５２０４９（ＪＰ，Ａ）
【文献】特開昭５３－１０５１４３（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０６Ｆ ９／３２
Ｇ０５Ｂ １９／０５
Ｇ０６Ｆ ９／３０
(57)【特許請求の範囲】
【請求項1】
複数の実行命令を含む実行命令群を格納する格納部と、読み出した前記実行命令に応答した動作を実行するプログラマブルシーケンサと、
前記プログラマブルシーケンサの上位に位置して処理を実行するプロセッサと、
前記プロセッサに接続された共通バスと、
前記プログラマブルシーケンサ及び前記格納部のそれぞれに接続するローカルバスと、
を備え、
前記ローカルバスは、前記共通バスよりもバス幅が狭く、
前記プログラマブルシーケンサは、前記ローカルバスに接続されたスレーブポートにのみアクセス可能であり、
前記プロセッサは、前記共通バスに接続されたスレーブポート、及び、前記ローカルバスに接続されたスレーブポートにアクセス可能であり、
前記プログラマブルシーケンサは、ポーリング実行命令に応答してポーリング動作を実行するポーリング実行部、又は繰り返しジャンプ実行命令に応答して繰り返しジャンプ動作を実行する繰り返しジャンプ実行部の少なくとも一方を備える
システム。
【請求項2】
前記ポーリング実行部は、１つの前記ポーリング実行命令に応答して前記ポーリング動作を実行する請求項１に記載のシステム。
【請求項3】
前記繰り返しジャンプ実行部は、１つの前記繰り返しジャンプ実行命令に応答して前記繰り返しジャンプ動作を実行する請求項１、又は２に記載のシステム。
【請求項4】
前記ポーリング実行命令は、前記実行命令の種類を識別する識別情報と、前記ポーリング動作の終了条件を指定するポーリング終了条件指定部と、を含み、前記ポーリング動作で取得される情報を入力する入力端子を備える
請求項１乃至３の何れか１項に記載のシステム。
【請求項5】
前記ポーリング実行命令は、前記実行命令の種類を識別する識別情報と、前記ポーリング動作の終了条件を指定するポーリング終了条件指定部と、ポーリング対象を示すポーリング対象データに対して論理演算するための命令付属データと、を含み、前記ポーリング実行部は、前記システムに含まれるアドレス空間をリードしてポーリングする
請求項１乃至４の何れか１項に記載のシステム。
【請求項6】
前記ポーリング終了条件指定部は、複数の論理演算種類のうちの１つを指定する論理演算指定データを含む請求項５に記載のシステム。
【請求項7】
前記ポーリング終了条件指定部は、前記ポーリング対象と前記命令付属データの全てのビットが一致すること、
前記ポーリング対象と前記命令付属データの少なくとも１ビットが異なること、
前記命令付属データの１に対応するビット位置にある前記ポーリング対象データの全てのビットが１であること、
前記命令付属データの１に対応するビット位置にある前記ポーリング対象データの少なくとも１ビットが１であること、
前記命令付属データの１に対応するビット位置にある前記ポーリング対象データの全てのビットが０であること、
又は前記命令付属データの１に対応するビット位置にある前記ポーリング対象データの少なくとも１ビット０であること、の少なくとも１つを指定する
請求項６に記載のシステム。
【請求項8】
前記プログラマブルシーケンサは、前記格納部から直近に実行対象となる前記実行命令の前記格納部における格納位置を記憶する格納位置記憶部と、
前記格納位置に基づき、前記格納部から前記実行命令を読み出すとともに、前記格納位置記憶部に記憶された前記格納位置を更新する状態制御部と、
前記状態制御部により読み出された前記実行命令を記憶する命令記憶部と、
前記命令記憶部に記憶された前記実行命令に応答した動作を実行する命令実行部と、
前記命令実行部の動作の実行時にライト、又はリードされる実行記憶部と、を備える
請求項１乃至７の何れか１項に記載のシステム。
【請求項9】
前記繰り返しジャンプ実行命令は、前記実行命令の種類を識別する識別情報と、前記格納位置記憶部におけるジャンプ先アドレスと、繰り返しジャンプ回数を指定する回数指定部と、を含み、前記繰り返しジャンプ実行部は、前記繰り返しジャンプ回数だけの前記繰り返しジャンプを実行後、前記格納位置記憶部に対して前記繰り返しジャンプ実行命令のデータサイズに対応した値を加算する
請求項８に記載のシステム。
【請求項10】
前記繰り返しジャンプ実行命令は、前記実行命令の種類を識別する識別情報と、前記格納位置記憶部におけるジャンプ先アドレスと、を含み、前記繰り返しジャンプ実行部は、前記実行記憶部から取得した繰り返しジャンプ回数分のジャンプの実行完了後、前記格納位置記憶部に対して前記繰り返しジャンプ実行命令のデータサイズに対応した値を加算する
請求項８、又は９に記載のシステム。
【請求項11】
前記繰り返しジャンプ実行命令は、前記実行命令の種類を識別する識別情報と、前記格納位置記憶部におけるジャンプ先アドレスと、繰り返しジャンプ回数を指定する回数指定部と、前記繰り返しジャンプ回数の取得先を指定する取得先指定部と、を含み、前記繰り返しジャンプ実行部は、前記繰り返しジャンプ回数の取得先から前記繰り返しジャンプ回数を取得する
請求項８乃至１０の何れか１項に記載のシステム。
【請求項12】
メモリを備え、前記メモリにおける前記プログラマブルシーケンサのアクセス可能なアドレス範囲は、前記メモリにおける前記プロセッサのアクセス可能なアドレス範囲よりも狭い
請求項１乃至１１の何れか１項に記載のシステム。
【請求項13】
前記プログラマブルシーケンサと前記プロセッサの間のデータ転送用の先入れ先出し部を備える請求項１２に記載のシステム。
【請求項14】
前記共通バスと前記ローカルバスが直接接続されている請求項１乃至１３の何れか１項に記載のシステム。
【請求項15】
複数の実行命令を含む実行命令群を格納する格納部から読み出した実行命令に応答した動作を実行するプログラマブルシーケンサであって、ポーリング実行命令に応答してポーリング動作を実行するポーリング実行部、又は繰り返しジャンプ実行命令に応答して繰り返しジャンプ動作を実行する繰り返しジャンプ実行部の少なくとも一方を備え、
前記プログラマブルシーケンサ及び前記格納部のそれぞれに接続するローカルバスは、プロセッサに接続された共通バスよりもバス幅が狭く、
前記プログラマブルシーケンサは、前記ローカルバスに接続されたスレーブポートにのみアクセス可能であり、
前記プロセッサは、前記プログラマブルシーケンサの上位に位置して処理を実行し、前記共通バスに接続されたスレーブポート、及び、前記ローカルバスに接続されたスレーブポートにアクセス可能である
プラグラマブルシーケンサ。
【発明の詳細な説明】
【技術分野】
【0001】
本願は、システム、及びプログラマブルシーケンサに関する。
【背景技術】
【0002】
従来、メインＣＰＵ（Central Processing Unit）に代えて、専用ステートマシン又はサブＣＰＵを用いて特定の処理を実行する技術が知られている。
【0003】
しかし、専用ステートマシンを使用する方法では、開発工数が大きい上に、仕様変更発生時の対応工数も大きくなる場合がある。またサブＣＰＵを使用する方法では、必要な処理内容が単純な場合に、数値演算部や割り込み処理部、キャッシュ等の過剰な機能をサブＣＰＵが備えることで回路規模が無駄に大きくなる場合がある。さらにサブＣＰＵのソフトウェア開発環境を準備することが望ましいため、開発環境の習熟や維持に工数がかかる場合がある。
【0004】
これに対し、回路規模の大型化を抑制するために、汎用マイコンのＣＰＵとＲＯＭ（Read Only Memory）の構成をシーケンサで置き換えるものが開示されている（例えば、特許文献１参照）。またプログラミング作業を効率化するために、モーション制御用プログラミング言語と、シーケンス制御用プログラミング言語を相互変換する技術が開示されている（例えば、特許文献２参照）。
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、特許文献１の構成では、演算器やレジスタ構造に汎用マイコンの構成を引き継ぐため、汎用マイコンの機能が過剰な場合に回路規模が無駄に大きくなる場合がある。また特許文献２の方法では回路規模の削減方法が開示されていないため、回路規模の大型化を抑制できない。
【0006】
本発明は、回路規模の大型化を抑制することを課題とする。
【課題を解決するための手段】
【0007】
本発明の一態様に係るシステムは、複数の実行命令を含む実行命令群を格納する格納部と、読み出した前記実行命令に応答した動作を実行するプログラマブルシーケンサと、前記プログラマブルシーケンサの上位に位置して処理を実行するプロセッサと、前記プロセッサに接続された共通バスと、前記プログラマブルシーケンサ及び前記格納部のそれぞれに接続するローカルバスと、を備え、前記ローカルバスは、前記共通バスよりもバス幅が狭く、前記プログラマブルシーケンサは、前記ローカルバスに接続されたスレーブポートにのみアクセス可能であり、前記プロセッサは、前記共通バスに接続されたスレーブポート、及び、前記ローカルバスに接続されたスレーブポートにアクセス可能であり、前記プログラマブルシーケンサは、ポーリング実行命令に応答してポーリング動作を実行するポーリング実行部、又は繰り返しジャンプ実行命令に応答して繰り返しジャンプ動作を実行する繰り返しジャンプ実行部の少なくとも一方を備える。
【発明の効果】
【0008】
本発明によれば、回路規模の大型化を抑制できる。
【図面の簡単な説明】
【0009】
【図1】実施形態に係るＡＳＩＣの構成例を示すブロック図である。
【図2】実施形態に係るシーケンサの構成例を示すブロック図である。
【図3】ＮＯＰ命令の一例を説明する図である。
【図4】ＧＲ操作命令の一例を説明する図である。
【図5】出力端子制御命令の一例を説明する図である。
【図6】ダイレクトバス転送命令とローカルバス転送命令の一例を説明する図である。
【図7】強制ジャンプ命令の一例を説明する図である。
【図8】繰り返しジャンプ命令の一例を説明する図である。
【図9】ＧＲ分岐ジャンプ命令の一例を説明する図である。
【図10】入力端子分岐ジャンプ命令の一例を説明する図である。
【図11】入力端子ポーリング命令の一例を説明する図である。
【図12】アドレス空間ポーリング命令の一例を説明する図である。
【図13】実施形態に係るＡＳＩＣのアドレス空間割り当て例を示す図である。
【図14】実施形態に係るシーケンサの動作例を示すフローチャートである。
【発明を実施するための形態】
【0010】
以下、図面を参照して発明を実施するための形態について説明する。各図面において、同一の構成部分には同一符号を付し、重複した説明を省略する場合がある。
【0011】
以下では、プログラマブルシーケンサの一例であるシーケンサ１００を備え、ファクシミリモデム用のアナログフロントエンドデバイスや、専用の画像処理デバイス等のレガシーデバイス３０の制御機能を集積したＡＳＩＣ（Application Specific Integrated Circuit）１を「システム」の一例として実施形態を説明する。
【0012】
【0013】
図１に示すように、ＡＳＩＣ１は、レガシーデバイス制御部１０と、メインＣＰＵ（Central Processing Unit）２１と、サブＣＰＵ２２と、ＤＤＲ（Double Data Rate）コントローラ２３と、汎用ＤＭＡＣ（Direct Memory Access Controller）２４と、ストレージ制御部２５とを備えている。これらは共通バス２０を介して相互に電気的に接続されている。
【0014】
レガシーデバイス制御部１０は、レガシーデバイス３０を制御する機能を有し、流用モジュール１１と、Ｉ／Ｆ端子１２と、シーケンサ１００と、ＲＯＭ１４と、ワーク領域１５と、ＦＩＦＯ（First In Firest Out）１６と、制御レジスタ１７とを備えている。
【0015】
またレガシーデバイス制御部１０は、ローカルバス１３及び共通バス２０を介して、メインＣＰＵ２１及びサブＣＰＵ２２等の上位システムとの間でデータを送受信できるようになっている。
【0016】
流用モジュール１１はレガシーデバイス３０の制御を実行するが、流用モジュール１１自体の制御は別モジュールにより行われる必要がある。この流用モジュール１１の制御をメインＣＰＵ２１やサブＣＰＵ２２等の上位システムが行う場合、流用モジュール１１の仕様によっては、流用モジュール１１の制御がシステム上の制約となり、他の処理とのスケジューリングが困難になる場合がある。
【0017】
システム上の制約となる流用モジュール１１の仕様には、バス占有時間や、データ転送プロトコル、割り込み処理等が挙げられる。バス占有時間が長いために１回のアクセスに時間を要するという制約が生じる場合がある。またデータ転送プロトコルが複雑なため、単純なＤＭＡＣでは制御できずにメインＣＰＵ２１及びサブＣＰＵ２２が直接制御することが好ましかったり、少量のデータ転送の度に割り込み処理が必要になったりするという制約が生じる場合がある。
【0018】
これに対してシーケンサ１００は、上位システムであるメインＣＰＵ２１及びサブＣＰＵ２２の代わりに流用モジュール１１の制御を実行する。メインＣＰＵ２１及びサブＣＰＵ２２は、流用モジュール１１を直接制御せず、シーケンサ１００を介して制御することで、流用モジュール１１の仕様に起因する制約を回避できるようになっている。
【0019】
例えば、データをレガシーデバイス３０に送信する場合、メインＣＰＵ２１及びサブＣＰＵ２２はまとまったデータをＦＩＦＯ１６に溜めておき、シーケンサ１００がＦＩＦＯ１６に溜まったデータを流用モジュール１１用の複雑なプロトコルに従って送信する。これにより、メインＣＰＵ２１及びサブＣＰＵ２２側からは、流用モジュール１１用の複雑な制御の実行を回避できる。
【0020】
レガシーデバイス３０からデータを受信する場合には、シーケンサ１００が流用モジュール１１の複雑なプロトコルに従ってデータを受信後にＦＩＦＯ１６に蓄積し、メインＣＰＵ２１及びサブＣＰＵ２２は、ＦＩＦＯ１６に蓄積されたデータをリードするだけで、レガシーデバイス３０からのデータを受信できるようになっている。
【0021】
シーケンサ１００は、ローカルバス１３を介して各種スレーブデバイスにアクセスするローカルバス用マスターポート１０６１と、直接アクセス可能なダイレクトバス用マスターポート１０５１とを備えている。
【0022】
シーケンサ１００がアクセス可能な範囲は、ローカルバス１３に接続された全てのスレーブデバイスと、共通バス２０に接続されたＤＤＲコントローラ２３等のスレーブデバイスに設定できる。但し、共通バス２０に接続されたスレーブデバイスにアクセスするためには、メインＣＰＵ２１及びサブＣＰＵ２２と同等のアドレス空間に対応する必要がある。従って、シーケンサ１００の実行命令群も同等のアドレス空間に対応する結果、１命令当たりのサイズが大きくなるため、回路規模及びプログラムサイズも大きくなる。
【0023】
これに対し、シーケンサ１００のアクセス範囲をローカルバスに直接接続されたスレーブデバイスに限定すると、対応が必要となるアドレス空間も狭くて済むため、シーケンサ１００の実行命令群における１つの命令当たりのサイズを小さくできる。
【0024】
従って、本実施形態では、シーケンサ１００は、ローカルバス１３に接続された一部のスレーブデバイスにのみにアクセス可能で、共通バス２０に接続されたデバイスにはアクセスできない構成になっている。
【0025】
ＲＯＭ１４は、シーケンサ１００用の動作プログラムを記憶している。動作プログラムは、シーケンサ１００用の実行命令群を用いて記述する。ＲＯＭ１４は、ローカルバス１３を介さずに、直接シーケンサ１００のダイレクトバス用マスターポート１０５１と接続することで、ＲＯＭ１４のリード遅延を最小化する。これにより、プログラムの実行速度を向上させるとともに、ローカルバス１３の混雑具合によらずに実行タイミングを保証できるようにしている。ここで、ＲＯＭ１４は「格納部」の一例である。
【0026】
制御レジスタ１７は、メインＣＰＵ２１及びサブＣＰＵ２２がシーケンサ１００を動作させるために使用される。例えば、シーケンサ１００の動作開始タイミングを設定(ライト)したり、動作完了フラグやステータスを確認(リード)したりするのに使用される。
【0027】
制御レジスタ１７は、メインＣＰＵ２１及びサブＣＰＵ２２からアクセスするローカルバス用スレーブポート１７２と、シーケンサ１００からアクセスするダイレクトバス用スレーブポート１７１とを備えている。
【0028】
ここで、本実施形態では、シーケンサ１００から制御レジスタ１７へのアクセスを、ダイレクトバス用スレーブポート１７１経由のみに限定し、ローカルバス１３経由でのアクセスをできない構成としている。これによりローカルバス１３の設計が容易になっている。
【0029】
さらに、シーケンサ１００からダイレクトバス用スレーブポート１７１へのアクセスをリード限定とし、ライトできないようにすることで、制御レジスタ１７の複数マスターからのアクセス競合を考慮する必要がなくなり、制御レジスタ１７の設計が容易になっている。
【0030】
また、完了フラグやステータスのように、シーケンサ１００が制御レジスタ１７の内容を変更したい場合には、シーケンサ１００の汎用出力ポートをレジスタ値としてリードできるようにする。これにより、メインＣＰＵ２１及びサブＣＰＵ２２がシーケンサ１００の状態を共有できるようになっている。
【0031】
ワーク領域１５は、ＲＡＭ（Random Access Memory）又はレジスタで構成され、シーケンサ１００の動作時における一時データの保存のために使用される。またメインＣＰＵ２１及びサブＣＰＵ２２がシーケンサ１００の動作プログラムを書き込む領域として使用される。
【0032】
制御レジスタ１７の一部にシーケンサ１００起動時のブートデバイス選択ｂｉｔ（ビット）を設けておき、ブートデバイスをＲＯＭ１４、又はワーク領域１５の何れかに選択できるようにしておくと、ＡＳＩＣ１の開発後にもシーケンサ１００の動作仕様変更に対応できるため好適である。
【0033】
ワーク領域１５は、シーケンサ１００のダイレクトバス用マスターポート１０５１と接続するためのダイレクトバス用スレーブポート１５１と、ローカルバス１３との接続用のスレーブポート１５２とを備えている。 シーケンサ１００では、プログラムコードはダイレクトパス接続のスレーブデバイスにのみに格納するという制約を設けることで、シーケンサ１００及びローカルバス１３の構造を単純化している。
【0034】
「先入れ先出し部」の一例としてのＦＩＦＯ１６は、メインＣＰＵ２１及びサブＣＰＵ２２とシーケンサ１００の間のデータ転送のために使用される。ＦＩＦＯ１６はライト用スレーブポート１６１と、リード用スレーブポート１６２とを備える。
【0035】
メインＣＰＵ２１及びサブＣＰＵ２２からレガシーデバイス３０へデータ送信する場合は、ライト用スレーブポート１６１に対し、メインＣＰＵ２１及びやサブＣＰＵ２２がライトを実行する。シーケンサ１００は、流用モジュール１１を経由してリード用スレーブポート１６２からリードしたデータをレガシーデバイス３０に送信する。
【0036】
メインＣＰＵ２１及びサブＣＰＵ２２がレガシーデバイス３０のデータを取得する場合は、シーケンサ１００が流用モジュール１１経由で取得したデータを、ライト用スレーブポート１６１にライトする。そしてメインＣＰＵ２１及びサブＣＰＵ２２がリード用スレーブポート１６２からリードする。
【0037】
ＦＩＦＯ１６のデータ記憶状態（満杯又は空）は、制御レジスタ１７からリード可能になっており、メインＣＰＵ２１及びサブＣＰＵ２２、並びにシーケンサ１００は、ＦＩＦＯ１６のデータ記憶状態を確認した上でリード及び／又はライトを実行できる。
【0038】
このとき、シーケンサ１００は、ＦＩＦＯ１６へのアクセス前後で、流用モジュール１１の要求するプロトコルに従った処理も実行する。転送プロトコルを満足するように、ＲＯＭ１４又はワーク領域１５に記憶するプログラムが作製されている。
【0039】
ローカルバス１３は、メインＣＰＵ２１及びサブＣＰＵ２２が共通バス２０経由で実行するマスターアクセスと、シーケンサ１００が実行するマスターアクセスとを調停し、各マスターがレガシーデバイス制御部１０内部のスレーブデバイスへのアクセスを中継する。
【0040】
共通バス２０は、メインＣＰＵ２１、サブＣＰＵ２２、汎用ＤＭＡＣ２４又はストレージ制御部２５等の各マスターによるＤＤＲコントローラ２３又はレガシーデバイス制御部１０等のスレーブへのアクセスを調停し、中継する。
【0041】
メインＣＰＵ２１は、数百ＭＨｚ～数ＧＨｚで動作し、システムのメイン処理を実行する。またサブＣＰＵ２２は、数十ＭＨｚ～数百ＭＨｚで動作し、省エネ時の処理等のＡＳＩＣ１のサブ処理を実行する。ここで、メインＣＰＵ２１及びサブＣＰＵ２２のそれぞれは、「プロセッサ」の一例である。
【0042】
ＤＤＲコントローラ２３は、メインＣＰＵ２１、サブＣＰＵ２２、汎用ＤＭＡＣ２４又はストレージ制御部２５等の各マスターからの要求に従い、ＤＤＲメモリ５０のリード及び／又はライトを実行する。
【0043】
ＤＤＲメモリ５０はＡＳＩＣ１のメインメモリであり、メインＣＰＵ２１とサブＣＰＵ２２が実行するプログラムを展開する領域又は一時データの記憶領域等として使用される。このＤＤＲメモリ５０は「メモリ」の一例である。
【0044】
メインＣＰＵ２１及びサブＣＰＵ２２の動作プログラムは、外付けストレージ４０に記憶されており、実行対象となる動作プログラムは、外付けストレージ４０からＤＤＲメモリ５０へ都度転送される。
【0045】
ストレージ制御部２５は、外付けストレージ４０へのアクセスを制御する。外付けストレージ４０へのライト時は、内蔵ＤＭＡＣ２５１を使用して、ＤＤＲメモリ５０のデータを取得し、外付けストレージ４０へのデータ送信を実行する。
【0046】
外付けストレージ４０からのリード時は、外付けストレージ４０から受信したデータを、内蔵ＤＭＡＣ２５１を使用してＤＤＲメモリ５０へライトする。外付けストレージ４０として、例えば、ＨＤＤ（Hard Disk Drive）やＳＳＤ（Solid State Drive）、ｅＭＭＣ（Embedded Multi Media Card）等のうちの何れか１つを接続可能にしている。
【0047】
【0048】
図２に示すように、シーケンサ１００は、ＰＣ１０２と、ＩＲ（Instruction Register）下位１０３１と、ＩＲ上位１０３２と、ダイレクトバスアクセス制御部１０５と、ローカルバスアクセス制御部１０６と、入力端子状態検出部１０７と、メインステートマシン１０１と、命令実行部１１００とを備える。
【0049】
ＰＣ（Program Couter）１０２は、直近に実行対象となる命令が格納されたアドレス（格納位置）を記憶するプログラムカウンタである。本実施形態では、プログラムカウンタのｂｉｔ幅は１２ｂｉｔである。ここで、このＰＣ１０２は「格納位置記憶部」の一例である。
【0050】
本実施形態におけるステートマシンの命令サイズとして、２Ｂｙｔｅ（バイト）と４Ｂｙｔｅの２種類のサイズが存在し、１アドレスあたりには１Ｂｙｔｅのデータを格納する。そのため、２Ｂｙｔｅの命令が実行された後には、ＰＣ１０２の値には２が加算され、４Ｂｙｔｅの命令が実行された後には、ＰＣ１０２の値には４が加算される。
【0051】
ＩＲ下位１０３１は、１６ｂｉｔ幅のインストラクションレジスタであり、２Ｂｙｔｅ命令の格納と４Ｂｙｔｅ命令の下位１６ｂｉｔの格納のために使用される。
【0052】
ＩＲ上位１０３２は、１６ｂｉｔ幅のインストラクションレジスタであり、４Ｂｙｔｅ命令の上位１６ｂｉｔの格納のために使用される。
【0053】
ここで、ＩＲ下位１０３１及びＩＲ上位１０３２のそれぞれは、「命令記憶部」の一例である。
【0054】
ＧＲ１０４は、８ｂｉｔ幅の汎用レジスタであり、各種命令の実行時に更新及び／又は参照される。このＧＲ１０４は「実行記憶部」の一例である。
【0055】
ダイレクトバスアクセス制御部１０５は、メインステートマシン１０１又は命令実行部１１００からの指示（対象アドレスの指定と、動作開始タイミングとを含む）に従い、ＲＯＭ１４又は制御レジスタ１７のリード及び／又はライトを実行する。本実施形態では１回の指示で１６ｂｉｔのデータをリード及び／又はライト可能にする。
ローカルバスアクセス制御部１０６は、命令実行部１１００からの指示に従い、ローカルバス１３に接続された流用モジュール１１、ワーク領域１５又はＦＩＦＯ１６等のスレーブデバイスのリード及び／又はライトを実行する。本実施形態では、１回の指示で８ｂｉｔのデータをリード及び／又はライト可能にする。
ローカルバスアクセス制御部１０６は、命令実行部１１００からの指示に従い、ローカルバス１３に接続された流用モジュール１１、ワーク領域１５又はＦＩＦＯ１６等のスレーブデバイスのリード及び／又はライトを実行する。本実施形態では、１回の指示で８ｂｉｔのデータをリード及び／又はライト可能にする。
【0056】
入力端子状態検出部１０７は、シーケンサ１００に入力される信号のレベルを検出する。本実施形態では８本の信号レベルを検出可能とする。入力端子状態検出部１０７は、８ｂｉｔデータを出力する。各１ｂｉｔは各入力信号１本の信号レベルに対応し、「入力端子」の一例である。
【0057】
メインステートマシン１０１は、フェッチ実行ステートと命令実行ステートを繰り返し遷移する。フェッチ実行ステートでは、実行すべき命令を取得する。具体的には、ＰＣ１０２の示すアドレスをリードする指示をダイレクトバスアクセス制御部１０５に対して発行し、ダイレクトバスアクセス制御部１０５から返ってきたリード結果をＩＲ下位１０３１に格納後、ＰＣ１０２の値に２を加算して更新する。ここで、メインステートマシン１０１は「状態制御部」の一例である。
【0058】
取得した命令が２Ｂｙｔｅ命令の場合は、フェッチ実行ステートを完了し、命令実行ステートへ遷移する。取得した命令が４Ｂｙｔｅ命令の場合は、再度、ＰＣ１０２の示すアドレスをリードする指示をダイレクトバスアクセス制御部１０５に対して発行し、ダイレクトバスアクセス制御部１０５から返ってきたリード結果をＩＲ上位１０３２に格納後、PＰＣ１０２の値に２を加算して更新する。その後、フェッチ実行ステートを完了し、命令実行ステートに遷移する。
【0059】
命令実行ステートでは、フェッチ実行ステートで取得した命令に対応する命令実行指示を命令実行部１１００に対して発行し、命令実行部１１００からの命令完了通知を待つ。
【0060】
命令完了通知を受け取ると、命令実行ステートを完了し、フェッチ実行ステートへ遷移する。本実施形態では、「命令実行指示」と「命令完了通知」は、１つの命令種類ごとに１本の信号として用意されている。また本実施形態では、１３種類の命令が存在するため、「命令実行指示」と「命令完了通知」は、各１３本ずつ存在する。
【0061】
命令実行部１１００は、シーケンサ１００が対応する１３種類の命令を実行する。この１３種類の命令の組み合わせにより、シーケンサ１００を意図通りに動作させることができる。
【0062】
【0063】
（ＮＯＰ命令）
図３は、ＮＯＰ（No Operation）命令の一例を説明する図である。ＮＯＰ命令は、２Ｂｙｔｅサイズの命令である。
図３は、ＮＯＰ（No Operation）命令の一例を説明する図である。ＮＯＰ命令は、２Ｂｙｔｅサイズの命令である。
【0064】
ｂｉｔ［１５：１２］には、ＮＯＰ命令を示すコード４'ｂ００００が設定される。ここで、ｂｉｔ［１５：１２］の表記は、２Ｂｙｔｅサイズの命令における１５ビット目から１２ビット目までの４ビット分の範囲を表している。また４'ｂ００００の表記は、４ビットのコードが「００００」であることを２進数で表している。ＮＯＰ命令では、１５ビット目から１２ビット目までの４ビット分の範囲に４ビットのコード「００００」が設定される。
【0065】
このコード４'ｂ００００は、「実行命令の種類を識別する識別情報」の一例である。コード４'ｂ００００が設定されると、実行命令がＮＯＰ命令であることが識別される。なお、以降でも上記と同様の表記を用いる場合があるが、表記の意味は上述したものと同様である。
【0066】
ｂｉｔ［１１：０］は未使用であり、命令実行時には無視される。メインステートマシン１０１が命令実行ステートに遷移する際に、ＩＲ下位１０３１のｂｉｔ［１５：１２］が４'ｂ００００ならば、ＮＯＰ命令実行部１１５１に対して命令実行信号が発行される。ＮＯＰ命令実行部１１５１は、命令実行信号を受信後、命令完了通知を発行する。
【0067】
（ＧＲ操作命令）
図４は、ＧＲ（General Register）操作命令の一例を説明する図である。ＧＲ操作命令は、２Ｂｙｔｅサイズの命令である。
図４は、ＧＲ（General Register）操作命令の一例を説明する図である。ＧＲ操作命令は、２Ｂｙｔｅサイズの命令である。
【0068】
ｂｉｔ［１５：１２］には、ＧＲ操作命令を示すコード４'ｂ０００１が設定される。ｂｉｔ［１１：８］には操作種類が設定される。ＧＲ操作命令実行部１１０１は、操作種類の設定に従って、作用データ［７：０］と現行のＧＲ１０４のデータ［７：０］の論理演算、または代入処理を実行し、ＧＲ１０４の値を更新する。例えば、操作種類設定[３：０]の値毎に、ＧＲ操作命令実行部１１０１は、以下の動作を実行する。
【0069】
ＧＲ操作命令実行部１１０１は、操作種類設定[３：０]＝４'ｈ０の場合、ＧＲ１０４の値を作用データ[７：０]の値に書き換える。
【0070】
また、ＧＲ操作命令実行部１１０１は、操作種類設定[３：０]＝４'ｈ２の場合、ＧＲ１０４の値を現行のＧＲ１０４を論理反転した値に書き換える。例えばｈ５５をｈＡＡに書き換える。
【0071】
また、ＧＲ操作命令実行部１１０１は、操作種類設定[３：０]＝４'ｈ３の場合、ＧＲ１０４の値を入力端子状態検出部１０７の出力値に書き換える。
【0072】
また、ＧＲ操作命令実行部１１０１は、操作種類設定[３：０]＝４'ｈＡの場合、ＧＲ１０４の値を現行のＧＲ１０４の値と作用データ[７：０]との論理積に書き換える。
【0073】
また、ＧＲ操作命令実行部１１０１は、操作種類設定[３：０]＝４'ｈＢの場合、ＧＲ１０４の値を現行のＧＲ１０４4の値と作用データ[７：０]との論理和に書き換える。
【0074】
また、ＧＲ操作命令実行部１１０１は、操作種類設定[３：０]＝４'ｈＣの場合、ＧＲ１０４の値を現行のＧＲ１０４の値と作用データ[７：０]との排他的論理和に書き換える。
【0075】
また、ＧＲ操作命令実行部１１０１は、メインステートマシン１０１が命令実行ステートに遷移する際に、ＩＲ下位１０３１のｂｉｔ［１５：１２］が４'ｂ０００１ならば、ＧＲ操作命令実行部１１０１に対して、命令実行信号が発行される。
【0076】
ＧＲ操作命令実行部１１０１は、ＧＲ１０４の書き換え完了後に、命令完了通知を発行する。
【0077】
上述した例では、操作種類設定[３：０]のバリエーションとして、数値演算を実行する設定を設けていないが、例えば、操作種類設定[３：０]＝４'ｈＦの場合、ＧＲ１０４の値を現行のＧＲ１０４の値と作用データ[７：０]の加算結果で書き換え可能とするバリエーションを追加することもできる。これにより、汎用ＤＭＡＣ２４のようにアクセスアドレスを一定の値で増加させながら特定のメモリ領域に連続アクセスさせる動作をシーケンサ１００に容易に行わせることができる。
【0078】
（出力端子制御命令）
図５は、出力端子制御命令の一例を説明する図である。出力端子制御命令は、２Ｂｙｔｅサイズの命令である。
図５は、出力端子制御命令の一例を説明する図である。出力端子制御命令は、２Ｂｙｔｅサイズの命令である。
【0079】
ｂｉｔ[１５：１２]には、出力端子制御命令を示すコード４'ｂ１０００が設定される。ｂｉｔ[１１：８]には、操作種類が設定される。
【0080】
出力端子制御命令実行部１１４１は、操作種類設定に従って、作用データ[７：０]と現行の出力端子データ[７：０]の論理演算又は代入処理を実行し、出力端子データ[７：０]の値を更新する。
【0081】
出力端子データ[７：０]の各１ｂｉｔは、シーケンサ１００の出力信号端子１本に対応している。例えば、操作種類設定[３：０]の値毎に、出力端子制御命令実行部１１４１は以下の動作を実行する。
【0082】
出力端子制御命令実行部１１４１は、操作種類設定[３：０]＝４'ｈ０の場合、出力端子データの値を作用データ[７：０]の値に書き換える。
【0083】
また、出力端子制御命令実行部１１４１は、操作種類設定[３：０]＝４'ｈＡの場合、出力端子データの値を現行の出力端子データの値と作用データ[７：０]との論理積に書き換える。
【0084】
また、出力端子制御命令実行部１１４１は、操作種類設定[３：０]＝４'ｈＢの場合、出力端子データの値を現行の出力端子データの値と作用データ[７：０]との論理和に書き換える。
【0085】
また、出力端子制御命令実行部１１４１は、操作種類設定[３：０]＝４'ｈＤの場合、出力端子データの値を現行の出力端子データの値とＧＲ１０４の値との論理積に書き換える。
【0086】
また、出力端子制御命令実行部１１４１は、操作種類設定[３：０]＝４'ｈＤの場合、出力端子データの値を現行の出力端子データの値とＧＲ１０４の値との論理和に書き換える。
【0087】
メインステートマシン１０１が命令実行ステートに遷移する際に、ＩＲ下位１０３１のｂｉｔ［１５：１２］が４'ｂ１０００ならば、出力端子制御命令実行部１１４１に対して、命令実行信号が発行される。出力端子制御命令実行部１１４１は、出力端子データの書き換え完了後、命令完了通知を発行する。
【0088】
（ダイレクトバス転送命令）
次に図６は、ダイレクトバス転送命令とローカルバス転送命令の一例を説明する図である。ダイレクトバス転送命令及びローカルバス転送命令のそれぞれは、２Ｂｙｔｅサイズの命令である。
次に図６は、ダイレクトバス転送命令とローカルバス転送命令の一例を説明する図である。ダイレクトバス転送命令及びローカルバス転送命令のそれぞれは、２Ｂｙｔｅサイズの命令である。
【0089】
ダイレクトバス接続デバイスにライトする場合は、ｂｉｔ[１５：１２]には、コード４'ｂ０１１０が設定される。ダイレクトバス接続デバイスからリードする場合は、ｂｉｔ[１５：１２]には、コード４'ｂ０１１１が設定される。
【0090】
ローカルバス接続デバイスにライトする場合は、ｂｉｔ[１５：１２]には、コード４'ｂ０１００が設定される。ダイレクトバス接続デバイスからリードする場合は、ｂｉｔ［１５：１２］には、コード４'ｂ０１０１が設定される。ｂｉｔ［１１：０］には、アクセス対象となるアドレスが設定される。各命令実行時には、対象アドレス[１１：０]で指定された領域とＧＲ１０４との間で、データの転送が実行される。
【0091】
メインステートマシン１０１が命令実行ステートに遷移する際に、ＩＲ下位１０３１のｂｉｔ［１５：１２］が４'ｂ０１１０ならば、ダイレクトバスライト命令実行部１１３１に対して命令実行信号が発行される。
【0092】
ダイレクトバスライト命令実行部１１３１は、ダイレクトバスアクセス制御部１０５に対してライト指示及びライト対象アドレスを発行する。このとき、ライトデータとしては、ＧＲ１０４の値を発行する。ダイレクトバスアクセス制御部１０５のライト動作完了後、ダイレクトバスライト命令実行部１１３１は、命令完了通知を発行する。
【0093】
メインステートマシン１０１が命令実行ステートに遷移する際に、ＩＲ下位１０３１のｂｉｔ［１５：１２］が４'ｂ０１１１ならば、ダイレクトバスリード命令実行部１１３２に対して、命令実行信号が発行される。
【0094】
ダイレクトバスリード命令実行部１１３２は、ダイレクトバスアクセス制御部１０５に対し、リード指示及びリード対象アドレスを発行する。ダイレクトバスリード命令実行部１１３２は、ダイレクトバスアクセス制御部１０５からリードデータを受信すると、受信したリードデータをＧＲ１０４に格納し、命令完了通知を発行する。
【0095】
メインステートマシン１０１が命令実行ステートに遷移する際に、ＩＲ下位１０３１のｂｉｔ［１５：１２］が４'ｂ０１００ならば、ローカルバスライト命令実行部１１３３に対して、命令実行信号が発行される。
【0096】
ローカルバスライト命令実行部１１３３は、ローカルバスアクセス制御部１０６に対し、ライト指示及びライト対象アドレスを発行する。このとき、ライトデータとしては、ＧＲ１０４の値を発行する。ローカルバスアクセス制御部１０６のライト動作完了後、ローカルバスライト命令実行部１１３３は、命令完了通知を発行する。
【0097】
メインステートマシン１０１が命令実行ステートに遷移する際に、ＩＲ下位１０３１のｂｉｔ[１５：１２]が４'ｂ０１１１ならば、ローカルバスリード命令実行部１１３４に対して、命令実行信号が発行される。
【0098】
ローカルバスリード命令実行部１１３４は、ローカルバスアクセス制御部１０６に対し、リード指示及びリード対象アドレスを発行する。ローカルバスリード命令実行部１１３４は、ローカルバスアクセス制御部１０６からリードデータを受信すると、受信したリードデータをＧＲ１０４に格納し、命令完了通知を発行する。
【0099】
（強制ジャンプ命令）
図７は、強制ジャンプ命令の一例を説明する図である。強制ジャンプ命令は、２Ｂｙｔｅサイズの命令である。ｂｉｔ［１５：１２］には、コード４'ｂ１１００が設定される。ｂｉｔ［１１：０］にはジャンプ先アドレスが設定される。
図７は、強制ジャンプ命令の一例を説明する図である。強制ジャンプ命令は、２Ｂｙｔｅサイズの命令である。ｂｉｔ［１５：１２］には、コード４'ｂ１１００が設定される。ｂｉｔ［１１：０］にはジャンプ先アドレスが設定される。
【0100】
メインステートマシン１０１が命令実行ステートに遷移する際に、ＩＲ下位１０３１のｂｉｔ［１５：１２］が４'ｂ１１００ならば、強制ジャンプ命令実行部１１２１に対して、命令実行信号が発行される。
【0101】
強制ジャンプ命令実行部１１２１は、ＰＣ１０２の値をジャンプ先アドレスに書き換え後、命令完了通知を発行する。
【0102】
（繰り返しジャンプ命令）
図８は、繰り返しジャンプ命令の一例を説明する図である。繰り返しジャンプ命令は、４Ｂｙｔｅサイズの命令である。下位ｂｉｔ［１５：１２］には、コード４'ｂ１１０１が設定される。下位ｂｉｔ[１１：８]は、繰り返し回数カウンタの初期値としてロードする値を本命令の下位ｂｉｔ[７：０]の値とするか、又はＧＲ１０４とするかの指定のために使用される。この下位ｂｉｔ[１１：８]は、「取得先指定部」の一例である。
図８は、繰り返しジャンプ命令の一例を説明する図である。繰り返しジャンプ命令は、４Ｂｙｔｅサイズの命令である。下位ｂｉｔ［１５：１２］には、コード４'ｂ１１０１が設定される。下位ｂｉｔ[１１：８]は、繰り返し回数カウンタの初期値としてロードする値を本命令の下位ｂｉｔ[７：０]の値とするか、又はＧＲ１０４とするかの指定のために使用される。この下位ｂｉｔ[１１：８]は、「取得先指定部」の一例である。
【0103】
下位ｂｉｔ［７：０］には、繰り返し回数が設定される。繰り返し回数としてＧＲ１０４の値を使用する場合は、このｂｉｔは無視される。上位ｂｉｔ［１１：０］には、ジャンプ先のアドレスが設定される。この下位ｂｉｔ［７：０］は、「回数指定部」の一例である。
【0104】
メインステートマシン１０１が命令実行ステートに遷移する際に、ＩＲ下位１０３１のｂｉｔ［１５：１２］が４'ｂ１１０１ならば、繰り返しジャンプ命令実行部１１２２に対して命令実行信号が発行される。
【0105】
繰り返しジャンプ命令実行部１１２２は、初回の命令実行信号受信時、ロード先選択ｂｉｔ［３：０］の値が４'ｂ００００の場合は、繰り返し回数カウンタの初期値として、繰り返しジャンプ命令の下位ｂｉｔ［７：０］の値を設定し、ロード先選択ｂｉｔ[３：０]の値が４'ｂ０００１の場合は、繰り返し回数カウンタの初期値としてＧＲ１０４の値を設定する。ここで、この繰り返しジャンプ命令実行部１１２２は「繰り返しジャンプ実行部」の一例である。
【0106】
カウンタ初期値設定後、ＰＣ１０２の値が本命令の上位［１１：０］で設定されるジャンプ先アドレスに書き換えられる。ＰＣ１０２を書き換え後、カウンタ値を１だけ減算して命令完了通知が発行される。
【0107】
繰り返しジャンプ命令実行部１１２２は、２回目以降の命令実行信号受信時、繰り返しカウンタ値を判定し、繰り返しカウンタの値がゼロでない場合は、ＰＣ１０２の値を本命令の上位[１１：０]で設定されるジャンプ先アドレスに書き換える。ＰＣ１０２を書き換え後、カウンタ値を１だけ減算して命令完了通知を発行する。繰り返しカウンタ値がゼロの場合は、何も実行せずに命令完了通知を発行する。またＰＣ１０２の値に繰り返しジャンプ実行命令のデータサイズに対応した値である４を加算して、ＰＣ１０２の値を書き換える。
【0108】
（ＧＲ分岐ジャンプ命令）
図９は、ＧＲ分岐ジャンプ命令の一例を説明する図である。ＧＲ分岐ジャンプ命令は、４Ｂｙｔｅサイズの命令である。下位ｂｉｔ[１５：１２]には、コード４'ｂ１１１０が設定される。下位ｂｉｔ[１１：８]には、分岐条件が設定される。上位ｂｉｔ［１１：０］には、ジャンプ先アドレスが設定される。下位ｂｉｔ［７：０］には、ジャンプ判定時に、ＧＲ１０４のうちの判定対象となるｂｉｔを選択（指定）するためのデータが設定される。
図９は、ＧＲ分岐ジャンプ命令の一例を説明する図である。ＧＲ分岐ジャンプ命令は、４Ｂｙｔｅサイズの命令である。下位ｂｉｔ[１５：１２]には、コード４'ｂ１１１０が設定される。下位ｂｉｔ[１１：８]には、分岐条件が設定される。上位ｂｉｔ［１１：０］には、ジャンプ先アドレスが設定される。下位ｂｉｔ［７：０］には、ジャンプ判定時に、ＧＲ１０４のうちの判定対象となるｂｉｔを選択（指定）するためのデータが設定される。
【0109】
ＧＲ判定対象ｂｉｔ選択[７：０]の各ｂｉｔのうち、「１」としたｂｉｔ位置に対応するＧＲ１０４のｂｉｔが判定対象となる。例えば、ＧＲ判定対象ｂｉｔ選択[７：０]の値が８'ｂ１０１０１０１０ならば、ＧＲ１０４のbit[７][５]３][１]の４ｂｉｔを使用して、ジャンプ判定が実行される。
【0110】
メインステートマシン１０１が命令実行ステートに遷移する際に、ＩＲ下位１０３１のｂｉｔ[１５：１２]が４'ｂ１１１０ならば、ＧＲ分岐ジャンプ命令実行部１１２３に対して、命令実行信号が発行される。ＧＲ分岐ジャンプ命令実行部１１２３は、本命令の下位ｂｉｔ[１１：８]の分岐条件設定の値により、以下のように判定動作が変化する。
【0111】
分岐条件設定の値が４'ｂ１０００の場合は、ＧＲ判定対象ｂｉｔ選択[７：０]と、ＧＲ１０４の値が完全一致した場合に分岐条件成立と判断され、ＰＣ１０２の値が本命令の上位[１１：０]で設定されるジャンプ先アドレスに書き換えられる。ＰＣ１０２の書き換え後、命令完了通知が発行される。分岐条件が成立しなかった場合は、何も実行せずに命令完了通知が発行される。
【0112】
分岐条件設定の値が４'ｂ０１００の場合は、ＧＲ判定対象ｂｉｔ選択[７：０]によって判定対象としたＧＲ１０４のｂｉｔのうち、対象ｂｉｔが全て「１」の場合に、分岐条件成立と判断され、ＰＣ１０２の値が本命令の上位[１１：０]で設定されるジャンプ先アドレスに書き換えられる。ＰＣ１０２の書き換え後、命令完了通知が発行される。分岐条件が成立しなかった場合は、何も実行せずに命令完了通知が発行される。
【0113】
分岐条件設定の値が４'ｂ０１０１の場合は、ＧＲ判定対象ｂｉｔ選択[７：０]によって判定対象としたＧＲ１０４のｂｉｔのうち、少なくとも１つ以上のｂｉｔが「１」の場合に分岐条件成立と判断され、ＰＣ１０２の値が本命令の上位[１１：０]で設定されるジャンプ先アドレスに書き換えられる。ＰＣ１０２の書き換え後、命令完了通知が発行される。分岐条件が成立しなかった場合は、何も実行せずに命令完了通知が発行される。
【0114】
分岐条件設定の値が４'ｂ０１１０の場合は、ＧＲ判定対象ｂｉｔ選択[７：０]によって判定対象としたＧＲ１０４のｂｉｔのうち、対象ｂｉｔが全て「０」の場合に分岐条件成立と判断され、ＰＣ１０２の値が本命令の上位[１１：０]で設定されるジャンプ先アドレスに書き換えられる。ＰＣ１０２の書き換え後、命令完了通知が発行される。分岐条件が成立しなかった場合は、何も実行せずに命令完了通知が発行される。
【0115】
分岐条件設定の値が４'ｂ０１１１の場合は、ＧＲ判定対象ｂｉｔ選択[７：０]によって判定対象としたＧＲ１０４のｂｉｔのうち、少なくとも１つ以上のｂｉｔが「０」の場合に分岐条件成立と判断され、ＰＣ１０２の値が本命令の上位[１１：０]で設定されるジャンプ先アドレスに書き換えられる。ＰＣ１０２の書き換え後、命令完了通知が発行される。分岐条件が成立しなかった場合は、何も実行せずに命令完了通知が発行される。
【0116】
分岐条件設定の値が４'ｂ１００１の場合は、ＧＲ判定対象ｂｉｔ選択[７：０]と、ＧＲ１０４の値が一致しない場合に分岐条件成立と判断され、ＰＣ１０２の値が本命令の上位[１１：０]で設定されるジャンプ先アドレスに書き換えられる。ＰＣ１０２の書き換え後、命令完了通知が発行される。分岐条件が成立しなかった場合は、何もせずに命令完了通知が発行される。
【0117】
（入力端子分岐ジャンプ命令）
図１０は、入力端子分岐ジャンプ命令の一例を説明する図である。入力端子分岐ジャンプ命令は、４Ｂｙｔｅサイズの命令である。下位ｂｉｔ[１５：１２]には、コード４'ｂ１１１１が設定される。下位ｂｉｔ[１１：８]には、分岐条件が設定される。上位ｂｉｔ[１１：０]には、ジャンプ先アドレスが設定される。下位ｂｉｔ[７：０]には、ジャンプ判定時に、入力端子状態検出部１０７の出力のうち、判定対象となるｂｉｔを選択（指定）するためのデータが設定される。入力端子判定対象ｂｉｔ選択[７：０]の各ｂｉｔのうち、「１」としたｂｉｔ位置に対応する入力端子状態検出部１０７の出力ｂｉｔが判定対象となる。
図１０は、入力端子分岐ジャンプ命令の一例を説明する図である。入力端子分岐ジャンプ命令は、４Ｂｙｔｅサイズの命令である。下位ｂｉｔ[１５：１２]には、コード４'ｂ１１１１が設定される。下位ｂｉｔ[１１：８]には、分岐条件が設定される。上位ｂｉｔ[１１：０]には、ジャンプ先アドレスが設定される。下位ｂｉｔ[７：０]には、ジャンプ判定時に、入力端子状態検出部１０７の出力のうち、判定対象となるｂｉｔを選択（指定）するためのデータが設定される。入力端子判定対象ｂｉｔ選択[７：０]の各ｂｉｔのうち、「１」としたｂｉｔ位置に対応する入力端子状態検出部１０７の出力ｂｉｔが判定対象となる。
【0118】
メインステートマシン１０１が命令実行ステートに遷移する際に、ＩＲ下位１０３１のｂｉｔ[１５：１２]が４'ｂ１１１１ならば、入力端子分岐ジャンプ命令実行部１１２４に対して、命令実行信号が発行される。入力端子分岐ジャンプ命令実行部１１２４は、本命令の下位ｂｉｔ[１１：８]の分岐条件設定の値によって、以下のように判定動作が変化する。
【0119】
分岐条件設定の値が４'ｂ１０００の場合は、入力端子判定対象ｂｉｔ選択[７：０]と、入力端子状態検出部１０７の出力が完全一致した場合に分岐条件成立と判断され、ＰＣ１０２の値が本命令の上位[１１：０]で設定されるジャンプ先アドレスに書き換えられる。ＰＣ１０２の書き換え後、命令完了通知が発行される。分岐条件が成立しなかった場合は、何も実行せずに、命令完了通知が発行される。
【0120】
分岐条件設定の値が４'ｂ０１００の場合は、入力端子判定対象ｂｉｔ選択[７：０]によって判定対象とした入力端子状態検出部１０７の出力ｂｉｔのうち、対象ｂｉｔが全て「１」の場合に分岐条件成立と判断され、ＰＣ１０２の値が本命令の上位[１１：０]で設定されるジャンプ先アドレスに書き換えられる。ＰＣ１０２の書き換え後、命令完了通知が発行される。分岐条件が成立しなかった場合は、何も実行されずに命令完了通知が発行される。
【0121】
分岐条件設定の値が４'ｂ０１０１の場合は、入力端子判定対象ｂｉｔ選択[７：０]によって判定対象とした入力端子状態検出部１０７の出力ｂｉｔのうち、少なくとも１つ以上のｂｉｔが「１」の場合に、分岐条件成立と判断され、ＰＣ１０２の値が本命令の上位[１１：０]で設定されるジャンプ先アドレスに書き換えられる。ＰＣ１０２の書き換え後、命令完了通知が発行される。分岐条件が成立しなかった場合は、何も実行されずに命令完了通知が発行される。
【0122】
分岐条件設定の値が４'ｂ０１１０の場合は、入力端子判定対象ｂｉｔ選択[７：０]によって判定対象とした入力端子状態検出部１０７の出力ｂｉｔのうち、対象ｂｉｔが全て「０」の場合に分岐条件成立と判断され、ＰＣ１０２の値が本命令の上位[１１：０]で設定されるジャンプ先アドレスに書き換えられる。ＰＣ１０２の書き換え後、命令完了通知が発行される。分岐条件が成立しなかった場合は、何も実行されずに命令完了通知が発行される。
【0123】
分岐条件設定の値が４'ｂ０１１１の場合は、入力端子判定対象ｂｉｔ選択[７：０]によって判定対象とした入力端子状態検出部１０７の出力ｂｉｔのうち、少なくとも１つ以上のｂｉｔが「０」の場合に分岐条件成立と判断され、ＰＣ１０２の値が本命令の上位[１１：０]で設定されるジャンプ先アドレスに書き換えられる。ＰＣ１０２の書き換え後、命令完了通知が発行される。分岐条件が成立しなかった場合は、何も実行されずに命令完了通知が発行される。
【0124】
分岐条件設定の値が４'ｂ１００１の場合は、入力端子判定対象ｂｉｔ選択[７：０]と、入力端子状態検出部１０７の出力が一致しない場合に分岐条件成立と判断され、ＰＣ１０２の値が本命令の上位[１１：０]で設定されるジャンプ先アドレスに書き換えられる。ＰＣ１０２の書き換え後、命令完了通知が発行される。分岐条件が成立しなかった場合は、何も実行されずに命令完了通知が発行される。
【0125】
（入力端子ポーリング命令）
図１１は、入力端子ポーリング命令の一例を説明する図である。入力端子ポーリング命令は、２Ｂｙｔｅサイズの命令である。ｂｉｔ[１５：１２]には、コード４'ｂ１０１０が設定される。ｂｉｔ［１１：８］には、ポーリング終了条件が設定される。このｂｉｔ［１１：８］は、ポーリング終了条件指定部の一例であり、ｂｉｔ［１１：８］に設定されるデータは、「論理演算指定データ」の一例である。
図１１は、入力端子ポーリング命令の一例を説明する図である。入力端子ポーリング命令は、２Ｂｙｔｅサイズの命令である。ｂｉｔ[１５：１２]には、コード４'ｂ１０１０が設定される。ｂｉｔ［１１：８］には、ポーリング終了条件が設定される。このｂｉｔ［１１：８］は、ポーリング終了条件指定部の一例であり、ｂｉｔ［１１：８］に設定されるデータは、「論理演算指定データ」の一例である。
【0126】
ｂｉｔ[７：０]には、ポーリング終了判定時に、入力端子状態検出部１０７の出力のうち、判定対象となるｂｉｔを選択（指定）するためのデータが設定される。入力端子判定対象ｂｉｔ選択[７：０]の各ｂｉｔのうち、「１」としたｂｉｔ位置に対応する入力端子状態検出部１０７の出力ｂｉｔが判定対象となる。ここで、このｂｉｔ[７：０]に設定されるデータは、「命令付属データ」の一例である。
【0127】
メインステートマシン１０１が命令実行ステートに遷移する際に、ＩＲ下位１０３１のｂｉｔ[１５：１２]が４'ｂ１０１０ならば、入力端子ポーリング命令実行部１１１１に対して命令実行信号が発行される。入力端子ポーリング命令実行部１１１１は、本命令のｂｉｔ[１１：８]の終了条件設定の値によって以下のように判定動作が変化する。ここで、この入力端子ポーリング命令実行部１１１１は「ポーリング実行部」の一例である。
【0128】
終了条件設定の値が４'ｂ１０００の場合は、入力端子判定対象ｂｉｔ選択[７：０]の値と、入力端子状態検出部１０７の出力ｂｉｔが完全一致した場合に、ポーリング終了条件成立と判断され、何も実行されずに命令完了通知が発行される。
【0129】
ポーリング終了条件が成立しなかった場合は、ＰＣ１０２の値から「２」を減算して戻した後に、命令完了通知が発行されることで、再度、本命令が実行される。
【0130】
終了条件設定の値が４'ｂ０１００の場合は、入力端子判定対象ｂｉｔ選択[７：０]によって判定対象とした入力端子状態検出部１０７の出力ｂｉｔのうち、対象ｂｉｔが全て「１」の場合に終了条件成立と判断され、何も実行されずに命令完了通知が発行される。
【0131】
ポーリング終了条件が成立しなかった場合は、ＰＣ１０２の値から「２」を減算して戻した後に、命令完了通知が発行されることで、再度、本命令が実行される。
【0132】
終了条件設定の値が４'ｂ０１０１の場合は、入力端子判定対象ｂｉｔ選択[７：０]によって判定対象とした入力端子状態検出部１０７の出力ｂｉｔのうち、少なくとも１つ以上のｂｉｔが「１」の場合に終了条件成立と判断され、何も実行されずに命令完了通知が発行される。ポーリング終了条件が成立しなかった場合は、ＰＣ１０２の値から「２」を減算して戻した後に、命令完了通知が発行されることで、再度、本命令が実行される。
【0133】
終了条件設定の値が４'ｂ０１０１の場合は、入力端子判定対象ｂｉｔ選択[７：０]によって判定対象とした入力端子状態検出部１０７の出力ｂｉｔのうち、対象ｂｉｔが全て「０」の場合に終了条件成立と判断され、何も実行されずに命令完了通知が発行される。
【0134】
ポーリング終了条件が成立しなかった場合は、ＰＣ１０２の値から「２」を減算して戻した後に、命令完了通知が発行されることで、再度、本命令が実行される。
【0135】
終了条件設定の値が４'ｂ０１１１の場合は、入力端子判定対象ｂｉｔ選択[７：０]によって判定対象とした入力端子状態検出部１０７の出力ｂｉｔのうち、少なくとも１つ以上のｂｉｔが「０」の場合に終了条件成立と判断され、何も実行されずに命令完了通知が発行される。ポーリング終了条件が成立しなかった場合は、ＰＣ１０２の値から「２」を減算して戻した後に、命令完了通知が発行されることで、再度、本命令が実行される。
【0136】
終了条件設定の値が４'ｂ１００１の場合は、入力端子判定対象ｂｉｔ選択[７：０]と、入力端子状態検出部１０７の出力が一致しない場合に終了条件成立と判断され、何も実行されずに命令完了通知が発行される。ポーリング終了条件が成立しなかった場合は、ＰＣ１０２の値から「２」を減算して戻した後に、命令完了通知が発行されることで、再度、本命令が実行される。
【0137】
（アドレス空間ポーリング命令）
図１２は、アドレス空間ポーリング命令の一例を説明する図である。アドレス空間ポーリング命令は、４Ｂｙｔｅサイズの命令である。下位ｂｉｔ[１５：１２]には、コード４'ｂ１０１１が設定される。下位ｂｉｔ[１１：８]には、終了条件が設定される。上位ｂｉｔ[１１：０]には、ポーリングするリード対象アドレスが設定される。下位ｂｉｔ[７：０]には、ポーリング終了判定時にポーリング対象アドレスのリード結果のうち判定対象となるｂｉｔを選択（指定）するためのデータが設定される。リード結果判定対象ｂｉｔ選択[７：０]の各ｂｉｔのうち、「１」としたｂｉｔ位置に対応するリード結果のｂｉｔが判定対象となる。
図１２は、アドレス空間ポーリング命令の一例を説明する図である。アドレス空間ポーリング命令は、４Ｂｙｔｅサイズの命令である。下位ｂｉｔ[１５：１２]には、コード４'ｂ１０１１が設定される。下位ｂｉｔ[１１：８]には、終了条件が設定される。上位ｂｉｔ[１１：０]には、ポーリングするリード対象アドレスが設定される。下位ｂｉｔ[７：０]には、ポーリング終了判定時にポーリング対象アドレスのリード結果のうち判定対象となるｂｉｔを選択（指定）するためのデータが設定される。リード結果判定対象ｂｉｔ選択[７：０]の各ｂｉｔのうち、「１」としたｂｉｔ位置に対応するリード結果のｂｉｔが判定対象となる。
【0138】
メインステートマシン１０１が命令実行ステートに遷移する際に、ＩＲ下位１０３１のｂｉｔ[１５：１２]が４'ｂ１０１１ならば、アドレス空間ポーリング命令実行部１１１２に対して命令実行信号が発行される。
【0139】
アドレス空間ポーリング命令実行部１１１２は、命令実行信号を受信すると、ローカルバスアクセス制御部１０６に対して、リード指示及びリード対象アドレスを発行する。アドレス空間ポーリング命令実行部１１１２は、ローカルバスアクセス制御部１０６からリードデータを受信すると、受信したリードデータを専用のポーリング結果レジスタ[７：０]に格納する。ポーリング結果レジスタの値と、終了条件設定の値を使用して、ポーリング動作の終了及び／又は継続が判定される。ここで、このアドレス空間ポーリング命令実行部１１１２は「ポーリング実行部」の一例である。
【0140】
アドレス空間ポーリング命令実行部１１１２は、本命令の下位ｂｉｔ[１１：８]の終了条件設定の値によって、以下のように判定動作が変化する。
【0141】
終了条件設定の値が４'ｂ１０００の場合は、リード結果判定対象ｂｉｔ選択[７：０]と、ポーリング結果レジスタ[７：０]の値が完全一致した場合に、ポーリング終了条件成立と判断され、何も実行されずに命令完了通知が発行される。ポーリング終了条件が成立しなかった場合は、ＰＣ１０２の値をから「４」を減算して戻した後に、命令完了通知が発行されることで、再度、本命令が実行される。
【0142】
終了条件設定の値が４'ｂ０１００の場合は、リード結果判定対象ｂｉｔ選択[７：０]によって判定対象としたポーリング結果レジスタ[７：０]の各ｂｉｔのうち、対象ｂｉｔが全て「１」の場合にポーリング終了条件成立と判断され、何も実行されずに命令完了通知が発行される。ポーリング終了条件が成立しなかった場合は、ＰＣ１０２の値から「４」を減算して戻した後に、命令完了通知が発行されることで、再度、本命令が実行される。
【0143】
終了条件設定の値が４'ｂ０１０１の場合は、リード結果判定対象ｂｉｔ選択[７：０]によって判定対象としたポーリング結果レジスタ[７：０]の各ｂｉｔのうち、少なくとも１つ以上のｂｉｔが「１」の場合にポーリング終了条件成立と判断され、何も実行されずに命令完了通知が発行される。ポーリング終了条件が成立しなかった場合は、ＰＣ１０２の値から「４」を減算して戻した後に、命令完了通知が発行されることで、再度、本命令が実行される。
【0144】
終了条件設定の値が４'ｂ０１１０の場合は、リード結果判定対象ｂｉｔ選択[７：０]によって判定対象としたポーリング結果レジスタ[７：０]の各ｂｉｔのうち、対象ｂｉｔが全て「０」の場合にポーリング終了条件成立と判断され、何も実行されずに命令完了通知が発行される。ポーリング終了条件が成立しなかった場合は、ＰＣ１０２の値から「４」を減算して戻した後に、命令完了通知が発行されることで、再度、本命令が実行される。
【0145】
終了条件設定の値が４'ｂ０１１１の場合は、リード結果判定対象ｂｉｔ選択[７：０]によって判定対象としたポーリング結果レジスタ[７：０]の各ｂｉｔのうち、少なくとも１つ以上のｂｉｔが「０」の場合にポーリング終了条件成立と判断され、何も実行されずに命令完了通知が発行される。ポーリング終了条件が成立しなかった場合は、ＰＣ１０２の値から「４」を減算して戻した後に、命令完了通知が発行されることで、再度、本命令が実行される。
【0146】
終了条件設定の値が４'ｂ１００１の場合は、リード結果判定対象ｂｉｔ選択[７：０]とポーリング結果レジスタ[７：０]の値が一致しない場合に終了条件成立と判断され、何も実行されずに命令完了通知が発行される。ポーリング終了条件が成立しなかった場合は、ＰＣ１０２の値から「４」を減算して戻した後に、命令完了通知が発行されることで、再度、本命令が実行される。
【0147】
＜アドレス空間割当例＞
次に図１３は、本実施形態に係るＡＳＩＣ１のアドレス空間割当の一例を示す図である。
次に図１３は、本実施形態に係るＡＳＩＣ１のアドレス空間割当の一例を示す図である。
【0148】
メインＣＰＵ制御レジスタ領域２１０には、メインＣＰＵ２１の各種設定及び／又は制御用のレジスタが割り当てられており、メインＣＰＵ２１及びサブＣＰＵ２２からアクセス可能であるが、シーケンサ１００からはアクセス不能である。
【0149】
また、サブＣＰＵ制御レジスタ領域２２０は、サブＣＰＵ２２の各種設定及び／又は制御用のレジスタが割り当てられており、メインＣＰＵ２１及びサブＣＰＵ２２からアクセス可能であるが、シーケンサ１００からはアクセス不能である。
【0150】
また、ＤＤＲコントローラ制御レジスタ領域２３０は、ＤＤＲコントローラ２３の各種設定及び／又は制御用のレジスタが割り当てられており、メインＣＰＵ２１及びサブＣＰＵ２２からアクセス可能であるが、シーケンサ１００からはアクセス不能である。
【0151】
また、汎用ＤＭＡＣ制御レジスタ領域２４０は、汎用ＤＭＡＣ２４の各種設定及び／又は制御用のレジスタが割り当てられており、メインＣＰＵ２１及びサブＣＰＵ２２からアクセス可能であるが、シーケンサ１００からはアクセス不能である。
【0152】
また、ストレージ制御レジスタ領域２５０は、ストレージ制御部２５の各種設定及び／又は制御用のレジスタが割り当てられており、メインＣＰＵ２１及びサブＣＰＵ２２からアクセス可能であるが、シーケンサ１００からはアクセス不能である。
【0153】
また、ＤＤＲメモリ領域５００は、ＤＤＲメモリ５０へのリード及び／又はライト用のアドレスが割り当てられており、メインＣＰＵ２１、サブＣＰＵ２２、汎用ＤＭＡＣ２４及びストレージ制御部２５からアクセス可能であるが、シーケンサ１００からはアクセス不能である。
【0154】
また、レガシーデバイス制御レジスタ領域９００は、レガシーデバイス制御部１０の各種設定及び／又は制御用のレジスタが割り当てられており、基本的にメインＣＰＵ２１、サブＣＰＵ２２及びシーケンサ１００からアクセス可能であるが、シーケンサ用ＲＯＭ領域９１４のように、メインＣＰＵ２１及びサブＣＰＵ２２からはアクセスできない領域も存在する。
【0155】
また、汎用ＤＭＡＣ２４は、ＦＩＦＯライト用領域９１６１及びＦＩＦＯリード用領域９１６２にアクセス可能である。
【0156】
また、流用モジュール制御レジスタ領域９１１は、流用モジュール１１の各種設定及び／又は制御用のレジスタが割り当てられており、メインＣＰＵ２１、サブＣＰＵ２２及びシーケンサ１００からアクセス可能である。
【0157】
また、シーケンサ制御レジスタ領域９１７は、シーケンサ１００の各種設定及び／又は制御用の制御レジスタ１７が割り当てられており、メインＣＰＵ２１、サブＣＰＵ２２及びシーケンサ１００からアクセス可能である。
【0158】
シーケンサ用ＲＯＭ領域９１４は、シーケンサ１００の動作プログラム格納用のＲＯＭ１４が割り当てられており、シーケンサ１００からのみアクセス可能である。
【0159】
リセット解除後、シーケンサ１００は、ＲＯＭ１４の先頭アドレスである０ｘ２０００番地からフェッチ動作を開始する。但し、シーケンサ制御レジスタ領域９１７の一部のレジスタにシーケンサ１００のブートデバイス選択ｂｉｔを設けておくことで、リセット解除後の最初のフェッチアドレスをシーケンサ用ワーク領域の先頭アドレスである０ｘ３０００番地となるようにハードウエアを構成することも可能である。
【0160】
具体的には、シーケンサ１００用のリセット信号と、シーケンサ制御レジスタ領域のリセット信号を分けておき、ブートデバイス選択ｂｉｔの値によって、シーケンサ１００のリセット解除後のＰＣ１０２の初期値として０ｘ２００又は０ｘ３００の何れかを選択可能にしておく。
【0161】
シーケンサ用ＲＯＭ領域９１４及びシーケンサ用ワーク領域９１５に、図３～図１２で説明した各種命令を配置することで、シーケンサ１００の動作を定義できる。また、シーケンサ用ＲＯＭ領域９１４の一部に、シーケンサ用ワーク領域９１５へのジャンプ命令を配置しておき、シーケンサ１００のリセット解除前に、メインＣＰＵ２１、サブＣＰＵ２２、又は汎用ＤＭＡＣ２４が、シーケンサ用ワーク領域９１５にシーケンサ動作プログラムを記述しておくことで、シーケンサ１００の動作をある程度動的に変更することが可能になる。
【0162】
シーケンサ用ワーク領域９１５に記述するプログラムは、不揮発性の外付けストレージ４０に記憶され、ストレージ制御部２５によりＤＤＲメモリ領域５００に展開された後、メインＣＰＵ２１、サブＣＰＵ２２又は汎用ＤＭＡＣ２４により、シーケンサ用ワーク領域９１５に転送される。
【0163】
シーケンサ用ワーク領域９１５は、シーケンサ１００の動作プログラムやデータを格納する領域であり、メインＣＰＵ２１、サブＣＰＵ２２、汎用ＤＭＡＣ２４及びシーケンサ１００からアクセス可能である。
【0164】
ＦＩＦＯライト用領域９１６１は、アドレス空間としては０ｘ９００～０ｘ９ＦＦまで割り当てているが、この範囲に対してライトがあった場合には、アドレスに関係なく時間的に早い方から順番にＦＩＦＯ１６へのデータの詰め込みが実行される。ＦＩＦＯライト用領域９１６１は、メインＣＰＵ２１、サブＣＰＵ２２、汎用ＤＭＡＣ２４及びシーケンサ１００からアクセス可能である。
【0165】
ＦＩＦＯリード用領域９１６２は、アドレス空間としては０ｘＡ００～０ｘＡＦＦまで割り当てているが、この範囲に対してリードがあった場合には、アドレスに関係なく時間的に早く記憶されたデータから順番に、ＦＩＦＯ１６からのデータの読み出しが実行される。ＦＩＦＯリード用領域９１６２は、メインＣＰＵ２１、サブＣＰＵ２２、汎用ＤＭＡＣ２４及びシーケンサ１００からアクセス可能である。
【0166】
ＦＩＦＯ１６を介して、メインＣＰＵ２１、サブＣＰＵ２２又は汎用ＤＭＡＣ２４とシーケンサ１００とのデータ転送を実行するようにすることで、シーケンサ１００はメモリアクセスアドレスの演算を省略できる。
【0167】
【0168】
まず、ステップＳ１４１において、シーケンサ１００は、入力端子ポーリング命令の「１６'ｈＡ４０１」に応答してシーケンサ実行信号アサートを検出する。入力端子ポーリング命令は、シーケンサ用ＲＯＭ領域９１４中のアドレス０ｘ５００に格納されている。
【0169】
メインＣＰＵ２１又はサブＣＰＵ２２が制御レジスタ１７の一つとして実装されているシーケンサ実行開始ｂｉｔに「１」をライトすると、シーケンサ実行信号が「１」になる。シーケンサ実行信号は、制御レジスタ１７から出力され、シーケンサ１００の入力端子状態検出部１０７のｂｉｔ０に対応する端子に入力する。入力端子ポーリング命令の「１６'ｈＡ４０１」は、入力端子状態検出部１０７のｂｉｔ０が「１」になるまで、ポーリングを実行する命令である。
【0170】
ステップＳ１４１でシーケンサ実行信号アサートが検出された場合は（ステップＳ１４１、Ｙｅｓ）、動作はステップＳ１４２に移行し、検出されなかった場合は（ステップＳ１４１、Ｎｏ）、ステップＳ１４１の動作が繰り返される。
【0171】
続いて、ステップＳ１４２において、シーケンサ１００は、繰り返しジャンプ命令の「３２'ｈ０６００_Ｄ０２０」に応答して、３２回の繰り返し処理実行を実行する。繰り返しジャンプ命令は、シーケンサ用ＲＯＭ領域９１４中のアドレス０ｘ５０２に格納されている。
【0172】
繰り返しジャンプ命令の初回実行時は、命令ｂｉｔ[７：０]の値８'ｈ２０が繰り返し回数としてロードされ、繰り返しジャンプ命令の２回目以降の実行時は、実行の都度、８'ｈ２０から「１」が減算される。
【0173】
繰り返し回数がゼロでない場合は、ＰＣ１０２の値が０ｘ６００番地で書き換えられ、繰り返し回数がゼロの場合は、ＰＣ１０２の値が０ｘ５０６番地（繰り返しジャンプ命令の格納アドレス０ｘ５０２２に「４」を加算）に書き換えられる。
【0174】
続いて、ステップＳ１４３において、シーケンサ１００は、繰り返しの最終回であるか否かを判定する。
【0175】
ステップＳ１４３で繰り返しの最終回でないと判定された場合は（ステップＳ１４３、Ｎｏ）、ステップＳ１４５において、シーケンサ１００は、アドレス空間ポーリング命令の「３２'ｈ００２０_Ｂ４８０」に応答して、１Ｂｙｔｅのデータ転送準備の完了を検出する。
【0176】
アドレス空間ポーリング命令は、シーケンサ用ＲＯＭ領域９１４中のアドレス０ｘ６００に格納されている。アドレス空間ポーリング命令では、流用モジュール制御レジスタ領域９１１のうち、アドレス０ｘ０２０のｂｉｔ[７]が「１」になるまで、ポーリング動作が継続される。
【0177】
アドレス０ｘ０２０のｂｉｔ[７]は、レガシーデバイス３０が送信したデータを受信し、流用モジュール１１からのデータ取り出しが可能であることを示すものである。アドレス０ｘ２００のｂｉｔ[７]が「１」になると、ＰＣ１０２の値に「４」が加算され、ポーリング動作が終了する。
【0178】
ステップＳ１４５で１Ｂｙｔｅのデータ転送準備の完了が検出されない場合は（ステップＳ１４５、Ｎｏ）、ステップＳ１４５の動作が繰り返され、検出された場合は（ステップＳ１４５、Ｙｅｓ）、動作はステップＳ１４６に移行する。
【0179】
続いて、ステップＳ１４６において、シーケンサ１００は、ローカルバスリード命令の「１６'ｈ５０４０」に応答して、流用モジュール１１の送信用レジスタのリードを実行する。ローカルバスリード命令は、シーケンサ用ＲＯＭ領域９１４中のアドレス０ｘ６０４に格納されている。本命令により、流用モジュール制御レジスタ領域９１１のうち、アドレス０ｘ０４０のデータがＧＲ１０４に格納される。
【0180】
続いて、ステップＳ１４７において、シーケンサ１００は、ローカルバスライト命令の「１６'ｈ４９００」に応答して、リード結果のＦＩＦＯ１６へのライトを実行する。ローカルバスライト命令は、シーケンサ用ＲＯＭ領域９１４中のアドレス０ｘ６０６に格納されている。ローカルバスライト命令により、ＧＲ１０４に格納されているデータがＦＩＦＯライト用領域９１６１にライトされる。
【0181】
続いて、ステップＳ１４８において、シーケンサ１００は、繰り返しジャンプ命令の「１６'ｈＣ５０２」に応答して、格納アドレスへのジャンプを実行する。繰り返しジャンプ命令は、シーケンサ用ＲＯＭ領域９１４中のアドレス０ｘ６０８に格納されている。繰り返しジャンプ命令により、ＰＣ１０２の値が０ｘ５０２に書き換えられる。
【0182】
一方、ステップＳ１４３で繰り返しの最終回であると判定された場合は（ステップＳ１４３、Ｙｅｓ）、ステップＳ１４４において、シーケンサ１００は、出力端子制御命令の「１６'ｈ８Ｂ０１」に応答して、完了信号のアサートを実行する。出力端子制御命令は、シーケンサ用ＲＯＭ領域９１４中のアドレス０ｘ５０６に格納されている。
【0183】
出力端子制御命令によって出力端子制御命令実行部１１４１のｂｉｔ[０]に対応する信号線のレベルが「１」になる。この信号線は、制御レジスタ１７のうちのシーケンサ１００の完了を示すレジスタのｂｉｔ［０］に接続されており、レジスタのリードによりメインＣＰＵ２１及びサブＣＰＵ２２から信号線のレベルを検知できる。また完了信号をメインＣＰＵ２１又はサブＣＰＵ２２の割り込み要因として使用することで、シーケンサ１００の完了を通知することもできる。
【0184】
このようにしてシーケンサ１００は動作することができる。
【0185】
ここで、図１５は、図１４の動作例におけるシーケンサ用ＲＯＭ領域９１４の一例について説明する図である。図１４に示した動作は、シーケンサ用ＲＯＭ領域９１４の容量としては１８Ｂｙｔｅあれば実現できる。図１４の例に限らず、シーケンサ用ＲＯＭ領域９１４に記載する内容により、シーケンサ１００の動作を定義できる。
【0186】
＜シーケンサ１００の作用効果＞
従来、メインＣＰＵに代えて専用ステートマシン又はサブＣＰＵを用い、特定の処理を実行する技術が知られている。近年では、複数チップで実現していた機能をＳｏＣ（System on Chip）として１チップで実現することで、コストダウンを図る傾向がある。
従来、メインＣＰＵに代えて専用ステートマシン又はサブＣＰＵを用い、特定の処理を実行する技術が知られている。近年では、複数チップで実現していた機能をＳｏＣ（System on Chip）として１チップで実現することで、コストダウンを図る傾向がある。
【0187】
この場合に、レガシーデバイス等の既存のチップで使用していた回路を新たなＳｏＣでそのまま流用できることが望ましいが、既存のチップのＩ／Ｆ（Interface）は、バス占有時間が長く１回のアクセスに時間を要したり、少しでも回路を節約するためにプロトコルが複雑化していたりするため、メインＣＰＵのソフトウェアが複雑になること等により、既存のチップ部分の制御がシステム上の制約になる場合がある。
【0188】
この制約に対して、既存のチップを制御する専用のサブＣＰＵや専用のステートマシンを使用して制約を解消させることも考えられるが、専用ステートマシンを使用する方法では、開発工数が大きい上に、仕様変更発生時の対応工数も大きくなってしまう場合がある。
【0189】
またサブＣＰＵを使用する方法では、必要な処理内容が単純な場合には、サブＣＰＵが数値演算部や割り込み処理部、キャッシュ等の過剰な機能を備えることで、無駄に回路規模が増大する場合がある。またサブＣＰＵのソフトウェア開発環境を準備する必要があるため、専用ステートマシン開発に比べれば工数は少ないものの開発環境の習熟や維持に工数がかかる場合がある。
【0190】
これに対し、回路規模の増大を抑制するために、汎用マイコンのＣＰＵとＲＯＭの構成をシーケンサで置き換えるものが開示されている。またプログラミング作業を効率化するために、モーション制御用プログラミング言語と、シーケンス制御用プログラミング言語を相互変換する方法が開示されている。
【0191】
しかしながら、汎用マイコンのＣＰＵとＲＯＭの構成をシーケンサで置き換える構成では、演算器やレジスタ構造に汎用マイコンの構成を引き継ぐため、汎用マイコンの機能が過剰な場合に回路規模が無駄に大きくなる場合がある。またモーション制御用プログラミング言語とシーケンス制御用プログラミング言語を相互変換する方法では、回路規模の削減方法が開示されていないため、回路規模の大型化を抑制できない。
【0192】
これに対し、本実施形態では、ＡＳＩＣ１は、複数の実行命令を含む実行命令群を格納するＲＯＭ１４と、読み出した実行命令に応答した動作を実行するシーケンサ１００とを備え、シーケンサ１００は、入力端子ポーリング命令実行部１１１１及びアドレス空間ポーリング命令実行部１１１２と、繰り返しジャンプ命令実行部１１２２を備える。
【0193】
シーケンス制御を実行するシーケンサ１００を備えることで、数値演算回路と割り込み処理回路のＡＳＩＣ１への搭載を不要とし、その分ＡＳＩＣ１の回路規模の大型化を抑制できる。
【0194】
また入力端子ポーリング命令実行部１１１１及びアドレス空間ポーリング命令実行部１１１２のそれぞれが行うポーリングと、繰り返しジャンプ命令実行部１１２２が行う繰り返しジャンプは、ファクシミリモデム用のアナログフロントエンドデバイスや、専用の画像処理デバイス等のレガシーデバイス３０の制御において頻発する動作である。
【0195】
本実施形態では、これらの動作を１つのポーリングの実行命令、又は１つの繰り返しジャンプ命令に応答して行えるようにし、プログラム等による複雑な実行命令を不要にしている。これにより、コンパイラ等の開発環境を用いずに、アセンブラ言語によりソフトウェアを効率よく開発できる。
【0196】
また本実施形態では、ポーリング実行命令は、実行命令の種類を識別する識別情報と、ポーリング動作の終了条件を指定するポーリング終了条件指定部とを含み、ＡＳＩＣ１はポーリング動作で取得される情報を入力する入力端子を備える。これにより、入力端子レベルのポーリングを可能とし、シーケンサ１００に直接接続する信号を使用して、シーケンサ１００を制御できる。
【0197】
また本実施形態では、ポーリング実行命令は、実行命令の種類を識別する識別情報と、ポーリング動作の終了条件を指定するポーリング終了条件指定部と、ポーリング対象を示すポーリング対象データに対して論理演算するための命令付属データと、を含み、入力端子ポーリング命令実行部１１１１及びアドレス空間ポーリング命令実行部１１１２は、ＡＳＩＣ１に含まれるアドレス空間をリードしてポーリングする。これにより、流用モジュール１１が割り込み信号を持っていない場合にも、割り込みフラグレジスタをポーリングすることで、割り込み機能と同等の動作を実現することができる。
【0198】
また本実施形態では、ポーリング終了条件指定部は、複数の論理演算種類のうちの１つを指定する論理演算指定データを含む。これにより、ポーリング終了条件を柔軟に設定することができる。
【0199】
また本実施形態では、ポーリング終了条件指定部は、ポーリング対象と命令付属データの全てのビットが一致すること、ポーリング対象と命令付属データの少なくとも１ビットが異なること、命令付属データの１に対応するビット位置にあるポーリング対象データの全てのビットが１であること、命令付属データの１に対応するビット位置にあるポーリング対象データの少なくとも１ビットが１であること、命令付属データの１に対応するビット位置にあるポーリング対象データの全てのビットが０であること、又は命令付属データの１に対応するビット位置にあるポーリング対象データの少なくとも１ビット０であること、の少なくとも１つを指定する。これにより、ポーリング終了条件を柔軟に設定することができる。
【0200】
また本実施形態では、繰り返しジャンプ実行命令は、実行命令の種類を識別する識別情報と、ＰＣ１０２におけるジャンプ先アドレスと、繰り返しジャンプ回数を指定する回数指定部とを含み、繰り返しジャンプ命令実行部１１２２は、繰り返しジャンプ回数だけの繰り返しジャンプを実行後、ＰＣ１０２に対して繰り返しジャンプ実行命令のデータサイズに対応した値を加算する。これにより、繰り返し回数を同一命令で設定することができる。
【0201】
また本実施形態では、繰り返しジャンプ実行命令は、実行命令の種類を識別する識別情報と、ＰＣ１０２におけるジャンプ先アドレスとを含み、繰り返しジャンプ命令実行部１１２２は、ＧＲ１０４から取得した繰り返しジャンプ回数分のジャンプの実行完了後、ＰＣ１０２に対して繰り返しジャンプ実行命令のデータサイズに対応した値を加算する。これにより、繰り返し回数を他のレジスタからリードした値で設定できる。
【0202】
また本実施形態では、繰り返しジャンプ実行命令は、実行命令の種類を識別する識別情報と、ＰＣ１０２におけるジャンプ先アドレスと、繰り返しジャンプ回数を指定する回数指定部と、繰り返しジャンプ回数の取得先を指定する取得先指定部とを含み、繰り返しジャンプ命令実行部１１２２は、繰り返しジャンプ回数の取得先から繰り返しジャンプ回数を取得する。これにより、繰り返し回数を、柔軟に設定することができる。
【0203】
また本実施形態では、メインＣＰＵ２１及びサブＣＰＵ２２と、ＤＤＲメモリ５０と、を備え、ＤＤＲメモリ５０におけるシーケンサ１００のアクセス可能なアドレス範囲は、ＤＤＲメモリ５０におけるメインＣＰＵ２１及びサブＣＰＵ２２のアクセス可能なアドレス範囲よりも狭い。これにより、シーケンサ１００の回路規模を小さくすることができる。
【0204】
また本実施形態では、シーケンサ１００とメインＣＰＵ２１及びサブＣＰＵ２２の間のデータ転送用のＦＩＦＯ１６を備える。これにより、シーケンサ１００にアドレス演算機能がなくても、まとまった量のデータを転送することができ、演算機能の分だけシーケンサ１００の回路規模を小さくすることができる。
【0205】
［その他の実施形態］
第１実施形態では、シーケンサ１００を備えるＡＳＩＣ１をシステムの一例として説明したが、システムはＡＳＩＣ１に限定されるものではない。システムは、シーケンサ１００、又はＡＳＩＣ１を備える装置であってもよい。この装置には、ＭＦＰ（Ｍultifunction Peripheral Product Printer）やＰＪ（Projector：プロジェクタ）、ＩＷＢ（Interactive White Board：相互通信が可能な電子式の黒板機能を有する白板）、デジタルサイネージ等の出力装置、ＨＵＤ（Head Up Display）装置、産業機械、撮像装置、集音装置、医療機器、ネットワーク家電、自動車（Connected Car）、ノートＰＣ（Personal Computer）、携帯電話、スマートフォン、タブレット端末、ゲーム機、ＰＤＡ（Personal Digital Assistant）、デジタルカメラ、ウェアラブルＰＣまたはデスクトップＰＣ等が挙げられる。
第１実施形態では、シーケンサ１００を備えるＡＳＩＣ１をシステムの一例として説明したが、システムはＡＳＩＣ１に限定されるものではない。システムは、シーケンサ１００、又はＡＳＩＣ１を備える装置であってもよい。この装置には、ＭＦＰ（Ｍultifunction Peripheral Product Printer）やＰＪ（Projector：プロジェクタ）、ＩＷＢ（Interactive White Board：相互通信が可能な電子式の黒板機能を有する白板）、デジタルサイネージ等の出力装置、ＨＵＤ（Head Up Display）装置、産業機械、撮像装置、集音装置、医療機器、ネットワーク家電、自動車（Connected Car）、ノートＰＣ（Personal Computer）、携帯電話、スマートフォン、タブレット端末、ゲーム機、ＰＤＡ（Personal Digital Assistant）、デジタルカメラ、ウェアラブルＰＣまたはデスクトップＰＣ等が挙げられる。
【0206】
以上、実施形態を説明したが、本発明は、具体的に開示された上記の実施形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
【符号の説明】
【0207】
１ ＡＳＩＣ（システムの一例）
１４ ＲＯＭ（格納部の一例）
１６ ＦＩＦＯ（先入れ先出し部の一例）
２１ メインＣＰＵ（プロセッサの一例）
２２ サブＣＰＵ（プロセッサの一例）
１００ シーケンサ（プログラマブルシーケンサの一例）
１０１ メインステートマシン（状態制御部の一例）
１０２ ＰＣ（格納位置記憶部の一例）
１０４ ＧＲ（実行記憶部の一例）
１０３１ ＩＲ下位（命令記憶部の一例）
１０３２ ＩＲ上位（命令記憶部の一例）
１１００ 命令実行部
１１１１ 入力端子ポーリング命令実行部（ポーリング実行部の一例）
１１１２ アドレス空間ポーリング命令実行部（ポーリング実行部の一例）
１１２２ 繰り返しジャンプ命令実行部（繰り返しジャンプ実行部の一例）
１４ ＲＯＭ（格納部の一例）
１６ ＦＩＦＯ（先入れ先出し部の一例）
２１ メインＣＰＵ（プロセッサの一例）
２２ サブＣＰＵ（プロセッサの一例）
１００ シーケンサ（プログラマブルシーケンサの一例）
１０１ メインステートマシン（状態制御部の一例）
１０２ ＰＣ（格納位置記憶部の一例）
１０４ ＧＲ（実行記憶部の一例）
１０３１ ＩＲ下位（命令記憶部の一例）
１０３２ ＩＲ上位（命令記憶部の一例）
１１００ 命令実行部
１１１１ 入力端子ポーリング命令実行部（ポーリング実行部の一例）
１１１２ アドレス空間ポーリング命令実行部（ポーリング実行部の一例）
１１２２ 繰り返しジャンプ命令実行部（繰り返しジャンプ実行部の一例）
【先行技術文献】
【特許文献】
【0208】
【文献】特開２００７－２３３９９０号公報
【文献】特開２００２－０７３１２０号公報
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】