知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2025-06-23
(45)【発行日】2025-07-01
(54)【発明の名称】ＤＣ／ＤＣコンバータ及びハイサイドレギュレータ
(51)【国際特許分類】
H02M 3/155 20060101AFI20250624BHJP
H02M 1/08 20060101ALI20250624BHJP
【ＦＩ】
H02M3/155 X
H02M1/08 C
【請求項の数】
6
(21)【出願番号】P 2021175695
(22)【出願日】2021-10-27
(65)【公開番号】P2023065093
(43)【公開日】2023-05-12
【審査請求日】2024-08-06
(73)【特許権者】
【識別番号】000191238
【氏名又は名称】日清紡マイクロデバイス株式会社
(74)【代理人】
【識別番号】110002000
【氏名又は名称】弁理士法人栄光事務所
(72)【発明者】
【氏名】三添 公義
【審査官】尾家 英樹
(56)【参考文献】
【文献】特開２０１１－２２９０１１（ＪＰ，Ａ）
【文献】特開２００４－０９６８６６（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１７／０２２９９８３（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０２Ｍ ３／００－ ３／４４
(57)【特許請求の範囲】
【請求項1】
コイルと、入力電圧源と前記コイルとの間に設けられ、前記コイルに前記入力電圧源の入力電圧を供給するハイサイド側のＭＯＳトランジスタと、
前記ハイサイド側のＭＯＳトランジスタのオンオフを制御して、前記入力電圧を変換する制御回路とを備え、
前記制御回路が、前記ハイサイド側のＭＯＳトランジスタをオンオフ駆動するための電源回路であるハイサイドレギュレータを有するＤＣ／ＤＣコンバータにおいて、
前記ハイサイドレギュレータは、
出力コンデンサと、
前記出力コンデンサに並列接続された第１のツェナーダイオードと、
前記出力コンデンサ及び前記第１のツェナーダイオードのローサイド側に設けられ、前記出力コンデンサ及び前記第１のツェナーダイオードに電流を供給する電流供給回路と、
前記第１のツェナーダイオードに電流が流れたことを検出する電流検出回路と、
前記電流検出回路が前記第１のツェナーダイオードに電流が流れたことを検出したとき、前記電流供給回路から前記出力コンデンサ及び前記第１のツェナーダイオードに供給される電流を遮断する遮断回路とを有する、
ＤＣ／ＤＣコンバータ。
【請求項2】
請求項１に記載のＤＣ／ＤＣコンバータにおいて、前記遮断回路は、前記電流検出回路が前記第１のツェナーダイオードに電流が流れたことを検出したタイミングから一定期間の間だけ前記電流を遮断する、
ＤＣ／ＤＣコンバータ。
【請求項3】
請求項１に記載のＤＣ／ＤＣコンバータにおいて、前記制御回路が、
クロックを出力する発振器と、
前記クロックに同期したスロープ信号と前記ＤＣ／ＤＣコンバータの出力電圧または出力電流及び基準値の差分を示す誤差信号との比較に基づいたデューティのＰＷＭ信号を出力するＰＷＭ制御部と、を備え、
前記ＰＷＭ信号に従って前記ハイサイド側のＭＯＳトランジスタのオンオフが制御され、
前記遮断回路は、前記電流検出回路が前記第１のツェナーダイオードに電流が流れたことを検出してから前記クロックが立ち上がる又は立ち下がるまでの間だけ前記電流を遮断する、
ＤＣ／ＤＣコンバータ。
【請求項4】
請求項１に記載のＤＣ／ＤＣコンバータにおいて、前記遮断回路は、前記電流検出回路が前記第１のツェナーダイオードに電流が流れたことを検出してから前記ハイサイド側のＭＯＳトランジスがオフからオンに切り替わるまでの間だけ前記電流を遮断する、
ＤＣ／ＤＣコンバータ。
【請求項5】
請求項１～４の何れか１項に記載のＤＣ／ＤＣコンバータにおいて、前記電流検出回路が、前記第１のツェナーダイオードのカソードにカソードが接続された第２のツェナーダイオードと、
前記出力コンデンサ及び前記第１のツェナーダイオードに流れる電流をコピーして、前記第２のツェナーダイオードに流すカレントミラー回路と、
前記第２のツェナーダイオードが導通して前記カレントミラー回路により前記第２のツェナーダイオードに電流が流れたことを検出する電流検出部と、を有する、
ＤＣ／ＤＣコンバータ。
【請求項6】
ＤＣ／ＤＣコンバータの入力電圧源とコイルとの間に設けたハイサイド側のＭＯＳトランジスタをオンオフ駆動するための電源回路であるハイサイドレギュレータであって、出力コンデンサと、
前記出力コンデンサに並列接続された第１のツェナーダイオードと、
前記出力コンデンサ及び前記第１のツェナーダイオードのローサイド側に設けられ、前記出力コンデンサ及び前記第１のツェナーダイオードに電流を供給する電流供給回路と、
前記第１のツェナーダイオードに電流が流れたことを検出する電流検出回路と、
前記電流検出回路が前記第１のツェナーダイオードに電流が流れたことを検出したとき、前記電流供給回路から前記出力コンデンサ及び前記第１のツェナーダイオードに供給される電流を遮断する遮断回路とを備えた、
ハイサイドレギュレータ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ＤＣ／ＤＣコンバータ及びハイサイドレギュレータに関する。
【背景技術】
【0002】
従来、ＤＣ／ＤＣコンバータに用いられるハイサイドレギュレータとして図１０に示す回路が提案されている。図１０に示すハイサイドレギュレータ１００は、ＤＣ／ＤＣコンバータの入力電圧源とコイルとの間に設けられたハイサイド側のＭＯＳトランジスタをオンオフ駆動するための電源回路である。ハイサイドレギュレータ１００は、ツェナーダイオードＤＺ１と、出力コンデンサＣ１と、トランジスタＭｎ１及びＭｎ２から構成されるカレントミラー回路１６とを備えている。
【0003】
カレントミラー回路１６によりバイアス電流ＩＢＩＡＳが出力コンデンサＣ１に供給されると、出力コンデンサＣ１の両端電圧、即ち電圧ＶＨＲＥＧが上昇する。電圧ＶＨＲＥＧが、ツェナーダイオードＤＺ１のツェナー電圧ＶＤＺを超えると、ツェナーダイオードＤＺ１が導通し、電圧ＶＨＲＥＧがツェナー電圧ＶＤＺにクランプされ、一定電圧を生成できる。
【先行技術文献】
【特許文献】
【0004】
【文献】特開２００７－１５１３２３号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、上述したハイサイドレギュレータ１００は、電圧安定化のため常にツェナーダイオードＤＺ１及び出力コンデンサＣ１にカレントミラー回路１６から電流供給されるため、消費電流が多いという問題があった。
【0006】
本発明は、上述した事情に鑑みてなされたものであり、その目的は、ハイサイド側のＭＯＳトランジスタのドライブ能力を低下させずに消費電流を削減することができるＤＣ／ＤＣコンバータ及びハイサイドレギュレータを提供することにある。
【課題を解決するための手段】
【0007】
前述した目的を達成するために、本発明に係るＤＣ／ＤＣコンバータ及びハイサイドレギュレータは、下記［１］～［６］を特徴としている。
［１］
コイルと、
入力電圧源と前記コイルとの間に設けられ、前記コイルに前記入力電圧源の入力電圧を供給するハイサイド側のＭＯＳトランジスタと、
前記ハイサイド側のＭＯＳトランジスタのオンオフを制御して、前記入力電圧を変換する制御回路とを備え、
前記制御回路が、前記ハイサイド側のＭＯＳトランジスタをオンオフ駆動するための電源回路であるハイサイドレギュレータを有するＤＣ／ＤＣコンバータにおいて、
前記ハイサイドレギュレータは、
出力コンデンサと、
前記出力コンデンサに並列接続された第１のツェナーダイオードと、
前記出力コンデンサ及び前記第１のツェナーダイオードのローサイド側に設けられ、前記出力コンデンサ及び前記第１のツェナーダイオードに電流を供給する電流供給回路と、
前記第１のツェナーダイオードに電流が流れたことを検出する電流検出回路と、
前記電流検出回路が前記第１のツェナーダイオードに電流が流れたことを検出したとき、前記電流供給回路から前記出力コンデンサ及び前記第１のツェナーダイオードに供給される電流を遮断する遮断回路とを有する、
ＤＣ／ＤＣコンバータであること。
［２］
［１］に記載のＤＣ／ＤＣコンバータにおいて、
前記遮断回路は、前記電流検出回路が前記第１のツェナーダイオードに電流が流れたことを検出したタイミングから一定期間の間だけ前記電流を遮断する、
ＤＣ／ＤＣコンバータであること。
［３］
［１］に記載のＤＣ／ＤＣコンバータにおいて、
前記制御回路が、
クロックを出力する発振器と、
前記クロックに同期したスロープ信号と前記ＤＣ／ＤＣコンバータの出力電圧または出力電流及び基準値の差分を示す誤差信号との比較に基づいたデューティのＰＷＭ信号を出力するＰＷＭ制御部と、を備え、
前記ＰＷＭ信号に従って前記ハイサイド側のＭＯＳトランジスタのオンオフが制御され、
前記遮断回路は、前記電流検出回路が前記第１のツェナーダイオードに電流が流れたことを検出してから前記クロックが立ち上がる又は立ち下がるまでの間だけ前記電流を遮断する、
ＤＣ／ＤＣコンバータであること。
［４］
［１］に記載のＤＣ／ＤＣコンバータにおいて、
前記遮断回路は、前記電流検出回路が前記第１のツェナーダイオードに電流が流れたことを検出してから前記ハイサイド側のＭＯＳトランジスがオフからオンに切り替わるまでの間だけ前記電流を遮断する、
ＤＣ／ＤＣコンバータであること。
［５］
［１］～［４］の何れか１項に記載のＤＣ／ＤＣコンバータにおいて、
前記電流検出回路が、前記第１のツェナーダイオードのカソードにカソードが接続された第２のツェナーダイオードと、
前記出力コンデンサ及び前記第１のツェナーダイオードに流れる電流をコピーして、前記第２のツェナーダイオードに流すカレントミラー回路と、
前記第２のツェナーダイオードが導通して前記カレントミラー回路により前記第２のツェナーダイオードに電流が流れたことを検出する電流検出部と、を有する、
ＤＣ／ＤＣコンバータであること。
［６］
ＤＣ／ＤＣコンバータの入力電圧源とコイルとの間に設けたハイサイド側のＭＯＳトランジスタをオンオフ駆動するための電源回路であるハイサイドレギュレータであって、
出力コンデンサと、
前記出力コンデンサに並列接続された第１のツェナーダイオードと、
前記出力コンデンサ及び前記第１のツェナーダイオードのローサイド側に設けられ、前記出力コンデンサ及び前記第１のツェナーダイオードに電流を供給する電流供給回路と、
前記第１のツェナーダイオードに電流が流れたことを検出する電流検出回路と、
前記電流検出回路が前記第１のツェナーダイオードに電流が流れたことを検出したとき、前記電流供給回路から前記出力コンデンサ及び前記第１のツェナーダイオードに供給される電流を遮断する遮断回路とを備えた、
ハイサイドレギュレータであること。
［１］
コイルと、
入力電圧源と前記コイルとの間に設けられ、前記コイルに前記入力電圧源の入力電圧を供給するハイサイド側のＭＯＳトランジスタと、
前記ハイサイド側のＭＯＳトランジスタのオンオフを制御して、前記入力電圧を変換する制御回路とを備え、
前記制御回路が、前記ハイサイド側のＭＯＳトランジスタをオンオフ駆動するための電源回路であるハイサイドレギュレータを有するＤＣ／ＤＣコンバータにおいて、
前記ハイサイドレギュレータは、
出力コンデンサと、
前記出力コンデンサに並列接続された第１のツェナーダイオードと、
前記出力コンデンサ及び前記第１のツェナーダイオードのローサイド側に設けられ、前記出力コンデンサ及び前記第１のツェナーダイオードに電流を供給する電流供給回路と、
前記第１のツェナーダイオードに電流が流れたことを検出する電流検出回路と、
前記電流検出回路が前記第１のツェナーダイオードに電流が流れたことを検出したとき、前記電流供給回路から前記出力コンデンサ及び前記第１のツェナーダイオードに供給される電流を遮断する遮断回路とを有する、
ＤＣ／ＤＣコンバータであること。
［２］
［１］に記載のＤＣ／ＤＣコンバータにおいて、
前記遮断回路は、前記電流検出回路が前記第１のツェナーダイオードに電流が流れたことを検出したタイミングから一定期間の間だけ前記電流を遮断する、
ＤＣ／ＤＣコンバータであること。
［３］
［１］に記載のＤＣ／ＤＣコンバータにおいて、
前記制御回路が、
クロックを出力する発振器と、
前記クロックに同期したスロープ信号と前記ＤＣ／ＤＣコンバータの出力電圧または出力電流及び基準値の差分を示す誤差信号との比較に基づいたデューティのＰＷＭ信号を出力するＰＷＭ制御部と、を備え、
前記ＰＷＭ信号に従って前記ハイサイド側のＭＯＳトランジスタのオンオフが制御され、
前記遮断回路は、前記電流検出回路が前記第１のツェナーダイオードに電流が流れたことを検出してから前記クロックが立ち上がる又は立ち下がるまでの間だけ前記電流を遮断する、
ＤＣ／ＤＣコンバータであること。
［４］
［１］に記載のＤＣ／ＤＣコンバータにおいて、
前記遮断回路は、前記電流検出回路が前記第１のツェナーダイオードに電流が流れたことを検出してから前記ハイサイド側のＭＯＳトランジスがオフからオンに切り替わるまでの間だけ前記電流を遮断する、
ＤＣ／ＤＣコンバータであること。
［５］
［１］～［４］の何れか１項に記載のＤＣ／ＤＣコンバータにおいて、
前記電流検出回路が、前記第１のツェナーダイオードのカソードにカソードが接続された第２のツェナーダイオードと、
前記出力コンデンサ及び前記第１のツェナーダイオードに流れる電流をコピーして、前記第２のツェナーダイオードに流すカレントミラー回路と、
前記第２のツェナーダイオードが導通して前記カレントミラー回路により前記第２のツェナーダイオードに電流が流れたことを検出する電流検出部と、を有する、
ＤＣ／ＤＣコンバータであること。
［６］
ＤＣ／ＤＣコンバータの入力電圧源とコイルとの間に設けたハイサイド側のＭＯＳトランジスタをオンオフ駆動するための電源回路であるハイサイドレギュレータであって、
出力コンデンサと、
前記出力コンデンサに並列接続された第１のツェナーダイオードと、
前記出力コンデンサ及び前記第１のツェナーダイオードのローサイド側に設けられ、前記出力コンデンサ及び前記第１のツェナーダイオードに電流を供給する電流供給回路と、
前記第１のツェナーダイオードに電流が流れたことを検出する電流検出回路と、
前記電流検出回路が前記第１のツェナーダイオードに電流が流れたことを検出したとき、前記電流供給回路から前記出力コンデンサ及び前記第１のツェナーダイオードに供給される電流を遮断する遮断回路とを備えた、
ハイサイドレギュレータであること。
【発明の効果】
【0008】
本発明によれば、ハイサイド側のＭＯＳトランジスタのドライブ能力の低下を抑えつつ消費電流を削減することができるＤＣ／ＤＣコンバータ及びハイサイドレギュレータを提供できる。
【0009】
以上、本発明について簡潔に説明した。更に、以下に説明される発明を実施するための形態（以下、「実施形態」という。）を添付の図面を参照して通読することにより、本発明の詳細は更に明確化されるであろう。
【図面の簡単な説明】
【0010】
【発明を実施するための形態】
【0011】
（第１実施形態）
本発明に関する具体的な第１実施形態について、各図を参照しながら以下に説明する。
本発明に関する具体的な第１実施形態について、各図を参照しながら以下に説明する。
【0012】
図１に示すＤＣ／ＤＣコンバータ１は、パワーＭＯＳトランジスタＭＰＷＨ、ＭＰＷＬのオンオフにより入力電圧源から供給される直流の入力電圧ＶＩＮを降圧して出力端ＯＵＴから出力電圧ＶＯＵＴとして出力する。ＤＣ／ＤＣコンバータ１は、パワーＭＯＳトランジスタＭＰＷＨ、ＭＰＷＬと、コイルＬＯＵＴ１と、コンデンサＣＯＵＴ１と、電圧検出用抵抗ＲＢ１、ＲＢ２と、パワーＭＯＳトランジスタＭＰＷＨ、ＭＰＷＬのオンオフを制御する制御ＩＣ２（制御回路）とを備えている。
【0013】
ハイサイド側のＭＯＳトランジスタとしてのパワーＭＯＳトランジスタＭＰＷＨは、Ｐチャンネルの電界効果トランジスタから構成されている。パワーＭＯＳトランジスタＭＰＷＨは、ソースが入力電圧源の正極に接続され、ドレインが後述するコイルＬＯＵＴ１の一端及びパワーＭＯＳトランジスタＭＰＷＬのドレインに接続され、ゲートが抵抗ＲＨを介して後述する制御ＩＣ２に接続される。
【0014】
パワーＭＯＳトランジスタＭＰＷＬは、Ｎチャンネルの電界効果トランジスタから構成されている。パワーＭＯＳトランジスタＭＰＷＬは、ドレインがパワーＭＯＳトランジスタＭＰＷＨのドレイン及びコイルＬＯＵＴ１の一端に接続され、ソースがグランドに接続され、ゲートが抵抗ＲＬを介して後述する制御ＩＣ２に接続される。
【0015】
コイルＬＯＵＴ１は、一端がパワーＭＯＳトランジスタＭＰＷＨ、ＭＰＷＬのドレインに接続され、他端が出力端ＯＵＴの正極側に接続される。コンデンサＣＯＵＴ１及び電圧検出用抵抗ＲＢ１、ＲＢ２は、一対の出力端ＯＵＴの間に互いに並列に接続される。詳しくは、コンデンサＣＯＵＴ１は、その一端がコイルＬＯＵＴ１の他端及び出力端ＯＵＴの正極側に接続され、他端がグランドに接続される。
【0016】
電圧検出用抵抗ＲＢ１、ＲＢ２は、互いに直列接続される。電圧検出用抵抗ＲＢ１は、一端がコイルＬＯＵＴ１の他端及び出力端ＯＵＴの正極側に接続され、他端が電圧検出用抵抗ＲＢ２に接続される。電圧検出用抵抗ＲＢ２は、一端が電圧検出用抵抗ＲＢ１に接続され、他端がグランドに接続されている。出力電圧ＶＯＵＴを電圧検出用抵抗ＲＢ１、ＲＢ２で分圧した検出電圧ＶＯＵＴＳが制御ＩＣ２に供給される。
【0017】
上述したパワーＭＯＳトランジスタＭＰＷＨをオン、パワーＭＯＳトランジスタＭＰＷＬをオフしたときにコイルＬＯＵＴ１に入力電圧ＶＩＮからのエネルギーが蓄積される。一方、パワーＭＯＳトランジスタＭＰＷＨをオフ、パワーＭＯＳトランジスタＭＰＷＬをオンしたときにコイルＬＯＵＴ１に蓄積したエネルギーに対応する電流がグランドからコイルＬＯＵＴ１に送られ、コンデンサＣＯＵＴ１により平滑化された出力電圧ＶＯＵＴが出力される。
【0018】
制御ＩＣ２は、検出電圧ＶＯＵＴＳが基準値となるようにパワーＭＯＳトランジスタＭＰＷＨ、ＭＰＷＬをオンオフする。制御ＩＣ２は、ＰＷＭ制御部３と、発振器４と、デッドタイム制御部５と、ハイサイド駆動部６と、ローサイド駆動部７と、レギュレータ８とを有している。
【0019】
ＰＷＭ制御部３は、検出電圧ＶＯＵＴＳと基準値との差分である誤差信号と、発振器４から出力されるクロックに同期したスロープ信号との比較に応じたデューティのＰＷＭ信号をデッドタイム制御部５に対して出力する。デッドタイム制御部５は、パワーＭＯＳトランジスタＭＰＷＨ、ＭＰＷＬが同時にオンしないようにデッドタイムを設けたＰＷＭ信号をそれぞれハイサイド駆動部６及びローサイド駆動部７に出力する。
【0020】
ハイサイド駆動部６は、デッドタイム制御部５から出力されるＰＷＭ信号に応じて、ハイサイド側のパワーＭＯＳトランジスタＭＰＷＨのゲートに駆動電圧を出力する。
【0021】
ハイサイド駆動部６は、トランジスタＭ１Ｈ、Ｍ２Ｈと、ハイサイドレギュレータ９と、レベルシフタ１０と、プリドライバ１１とを有している。トランジスタＭ１Ｈは、Ｐチャンネルの電界効果トランジスタから構成されている。トランジスタＭ１Ｈは、ソースが入力電圧源の正極に接続され、ドレインが抵抗ＲＨを介してパワーＭＯＳトランジスタＭＰＷＨのゲートに接続され、ゲートが後述するプリドライバ１１に接続される。トランジスタＭ２Ｈは、Ｎチャンネルの電界効果トランジスタから構成されている。トランジスタＭ２Ｈは、ソースがハイサイドレギュレータ９の出力端に接続され、ドレインが抵抗ＲＨを介してパワーＭＯＳトランジスタＭＰＷＨのゲートに接続され、ゲートが後述するプリドライバ１１に接続される。
【0022】
ハイサイドレギュレータ９は、出力電圧（ＶＩＮ－ＶＨＲＥＧ）を生成する。ハイサイドレギュレータ９については後述する。レベルシフタ１０は、デッドタイム制御部５から出力されるＰＷＭ信号についてＨレベルをＶＩＮ、ＬレベルをＶＩＮ－ＶＨＲＥＧとなるようにレベルシフトしてプリドライバ１１に供給する。プリドライバ１１は、レベルシフトされたＰＷＭ信号をトランジスタＭ１Ｈ、Ｍ２Ｈのゲートに出力する。
【0023】
これにより、ＨレベルのＰＷＭ信号が出力されると、トランジスタＭ１Ｈがオン、トランジスタＭ２Ｈがオフして、パワーＭＯＳトランジスタＭＰＷＨのゲートに入力電圧ＶＩＮが供給され、パワーＭＯＳトランジスタＭＰＷＨがオフする。一方、ＬレベルのＰＷＭ信号が出力されると、トランジスタＭ１Ｈがオフ、トランジスタＭ２Ｈがオンして、パワーＭＯＳトランジスタＭＰＷＨのゲートに出力電圧（ＶＩＮ－ＶＨＲＥＧ）が供給され、パワーＭＯＳトランジスタＭＰＷＨがオンする。
【0024】
ローサイド駆動部７は、デッドタイム制御部５から出力されるＰＷＭ信号に応じて、ローサイド側のパワーＭＯＳトランジスタＭＰＷＬのゲートに駆動電圧を出力する。
【0025】
ローサイド駆動部７は、トランジスタＭ１Ｌ、Ｍ２Ｌと、ローサイドレギュレータ１２と、レベルシフタ１３と、プリドライバ１４とを有している。トランジスタＭ１Ｌは、Ｐチャンネルの電界効果トランジスタから構成されている。トランジスタＭ１Ｌは、ソースがローサイドレギュレータ１２の出力端に接続され、ドレインがパワーＭＯＳトランジスタＭＰＷＬのゲートに抵抗ＲＬを介して接続され、ゲートが後述するプリドライバ１４に接続される。トランジスタＭ２Ｌは、Ｎチャンネルの電界効果トランジスタから構成されている。トランジスタＭ２Ｌは、ソースがグランドに接続され、ドレインがパワーＭＯＳトランジスタＭＰＷＬのゲートに抵抗ＲＬを介して接続され、ゲートが後述するプリドライバ１４に接続される。
【0026】
ローサイドレギュレータ１２は、出力電圧ＶＬＲＥＧを生成する。レベルシフタ１３は、デッドタイム制御部５から出力されるＰＷＭ信号についてＨレベルをＶＬＲＥＧ、Ｌレベルをグランド（０Ｖ）となるようにレベルシフトしてプリドライバ１４に供給する。プリドライバ１４は、レベルシフトされたＰＷＭ信号をトランジスタＭ１Ｌ、Ｍ２Ｌのゲートに出力する。
【0027】
これにより、ＬレベルのＰＷＭ信号が出力されると、トランジスタＭ１Ｌがオン、トランジスタＭ２Ｌがオフして、パワーＭＯＳトランジスタＭＰＷＬのゲートに電圧ＶＬＲＥＧが供給され、パワーＭＯＳトランジスタＭＰＷＬがオンする。一方、ＨレベルのＰＷＭ信号が出力されると、トランジスタＭ１Ｌがオフ、トランジスタＭ２Ｌがオンして、パワーＭＯＳトランジスタＭＰＷＬのゲートに０Ｖが供給され、パワーＭＯＳトランジスタＭＰＷＬがオフする。
【0028】
レギュレータ８は、上述したＰＷＭ制御部３、発振器４、デッドタイム制御部５、ハイサイドレギュレータ９、レベルシフタ１３に供給する出力電圧ＶＲＥＧを生成する。
【0029】
次に、上述したハイサイドレギュレータ９の詳細について図２を参照して説明する。ハイサイドレギュレータ９は、第１のツェナーダイオードとしてのツェナーダイオードＤＺ１と、出力コンデンサＣ１と、バイアス電流源１５と、電流供給回路としてのカレントミラー回路１６と、電流検出回路１７と、遮断回路１８とを備えている。
【0030】
ツェナーダイオードＤＺ１及び出力コンデンサＣ１は、出力端ＶＨ、ＶＬ間に互いに並列接続されている。バイアス電流源１５は、バイアス電流ＩＢＩＡＳを出力する。バイアス電流源１５は、レギュレータ８の出力電圧ＶＲＥＧと後述するカレントミラー回路１６との間に接続されている。
【0031】
カレントミラー回路１６は、出力コンデンサＣ１及びツェナーダイオードＤＺ１のローサイド側（出力端ＶＬとグランドとの間）に設けられ、バイアス電流ＩＢＩＡＳをコピーして、出力コンデンサＣ１及びツェナーダイオードＤＺ１に供給する回路である。カレントミラー回路１６は、トランジスタＭｎ１及びＭｎ２を有している。トランジスタＭｎ１及びＭｎ２は、Ｎチャンネルの電界効果トランジスタから構成されている。トランジスタＭｎ１は、ドレインがバイアス電流源１５に接続され、ソースがグランドに接続され、ゲートがドレインに接続されている。
【0032】
トランジスタＭｎ２は、ドレインが後述するトランジスタＭｐ１を介してツェナーダイオードＤＺ１のアノード、出力コンデンサＣ１の一端に接続されている。トランジスタＭｎ２は、ソースがトランジスタＭｎ１のソースに接続され、ゲートがトランジスタＭｎ１のゲートに接続されている。
【0033】
カレントミラー回路１６によりバイアス電流ＩＢＩＡＳが出力コンデンサＣ１に供給されると、出力コンデンサＣ１の両端電圧、即ち電圧ＶＨＲＥＧが上昇する。電圧ＶＨＲＥＧが、ツェナーダイオードＤＺ１のツェナー電圧ＶＤＺを超えると、ツェナーダイオードＤＺ１が導通し、電圧ＶＨＲＥＧがツェナー電圧ＶＤＺにクランプされ、一定電圧を生成できる。ハイサイドレギュレータ９は、出力端ＶＨに入力電圧ＶＩＮを供給することにより、出力端ＶＬから出力電圧（ＶＩＮ－ＶＨＲＥＧ）を出力する。
【0034】
電流検出回路１７は、ツェナーダイオードＤＺ１に電流が流れたことを検出する回路である。電流検出回路１７は、第２のツェナーダイオードとしてのツェナーダイオードＤＺ２と、カレントミラー回路１７１と、電流検出部１７２とを有している。ツェナーダイオードＤＺ２は、ツェナーダイオードＤＺ１と同じ種類であり、同じ特性（ツェナー電圧ＶＤＺが同じ）を持つ。ツェナーダイオードＤＺ２は、カソードがツェナーダイオードＤＺ１のカソードに接続され、アノードが後述するトランジスタＭｐ２のソースに接続されている。
【0035】
カレントミラー回路１７１は、ツェナーダイオードＤＺ１が導通すると出力コンデンサＣ１及びツェナーダイオードＤＺ１に流れるバイアス電流ＩＢＩＡＳをコピーして、ツェナーダイオードＤＺ２に流す。このカレントミラー回路１７１によりツェナーダイオードＤＺ１に電流が流れると、ツェナーダイオードＤＺ２にも電流が流れるようになる。カレントミラー回路１７１は、トランジスタＭｐ１、Ｍｐ２から構成されている。トランジスタＭｐ１及びＭｐ２は、Ｐチャンネルの電界効果トランジスタから構成されている。トランジスタＭｐ１は、ドレインがトランジスタＭｎ２のドレインに接続され、ソースが出力コンデンサＣ１の一端及びツェナーダイオードＤＺ１のアノードに接続され、ゲートがドレインに接続されている。
【0036】
トランジスタＭｐ２は、ドレインが後述する電流検出部１７２を介してグランドに接続され、ソースがツェナーダイオードＤＺ２のアノードに接続され、ゲートがトランジスタＭｐ１のゲートに接続されている。電流検出部１７２は、トランジスタＭｐ２のドレインとグランドとの間に設けられ、ツェナーダイオードＤＺ２及びトランジスタＭｐ２のドレインに電流が流れたことを検出すると、その旨を示す検出信号を遅延回路１８１に出力する。
【0037】
遮断回路１８は、電流検出回路１７がツェナーダイオードＤＺ２及びトランジスタＭｐ２に電流が流れたことを検出したとき、カレントミラー回路１６から出力コンデンサＣ１及びツェナーダイオードＤＺ１に供給されるバイアス電流ＩＢＩＡＳを遮断する。遮断回路１８は、遅延回路１８１と、トランジスタＭｎ３とを有している。遅延回路１８１は、電流検出部１７２の出力端とトランジスタＭｎ３のゲートとの間に設けられている。遅延回路１８１は、電流検出部１７２から検出信号が入力されると、検出信号を入力したタイミングから所定の遅延時間（一定期間）経過するまでの間、トランジスタＭｎ３のゲートにＨレベルの信号を出力して、トランジスタＭｎ３をオンにする。
【0038】
トランジスタＭｎ３は、Ｎチャンネルの電界効果トランジスタから構成されている。トランジスタＭｎ３は、ドレインがトランジスタＭｎ１のドレインに接続され、ソースがトランジスタＭｎ１のソースに接続され、ゲートが遅延回路１８１の出力端に接続されている。
【0039】
次に、上述したハイサイドレギュレータ９の動作について図３のタイムチャートを参照して説明する。カレントミラー回路１６によりバイアス電流ＩＢＩＡＳが出力コンデンサＣ１に供給されると、出力コンデンサＣ１の両端電圧、即ち電圧ＶＨＲＥＧが増加する（図３（Ａ））。出力コンデンサＣ１にバイアス電流ＩＢＩＡＳが供給されている間は、トランジスタＭｐ１にドレイン電流が流れる（図３（Ｂ））。電圧ＶＨＲＥＧが、ツェナーダイオードＤＺ１のツェナー電圧ＶＤＺを超えると、ツェナーダイオードＤＺ１が導通し、電圧ＶＨＲＥＧがツェナー電圧ＶＤＺにクランプされる。このとき、ツェナーダイオードＤＺ２の両端にもツェナー電圧ＶＤＺにクランプされた電圧ＶＨＲＥＧが印加されるため、ツェナーダイオードＤＺ２が導通して、トランジスタＭｐ２にドレイン電流が流れる（図３（Ｃ））。
【0040】
電流検出部１７２が、ツェナーダイオードＤＺ２、トランジスタＭｐ２に電流が流れたことを検出すると、遅延回路１８１に対して検出信号を出力する。遅延回路１８１は、電流検出部１７２から検出信号が入力されると、検出信号を入力したタイミングから所定の遅延時間経過するまでＨレベルのゲート信号をトランジスタＭｎ３のゲートに出力する（図３（Ｄ））。トランジスタＭｎ３は、遅延回路１８１からＨレベルのゲート信号を供給されるとオンして、トランジスタＭｎ１のゲート・ソース間を短絡させる。これにより、出力コンデンサＣ１に供給されるバイアス電流ＩＢＩＡＳが遮断され、トランジスタＭｐ１、Ｍｐ２のドレイン電流が０Ａとなる（図３（Ｂ）、（Ｃ））。
【0041】
出力コンデンサＣ１に供給されるバイアス電流ＩＢＩＡＳが遮断されても、出力コンデンサＣ１に蓄えられた電荷により電圧ＶＨＲＥＧは一定（＝ツェナー電圧ＶＤＺ）に維持される。遅延時間が経過して、遅延回路１８１から出力されるＨレベルのゲート信号が遮断されてＬレベルの信号がトランジスタＭｎ３に出力されると、トランジスタＭｎ３がオフして、カレントミラー回路１６により出力コンデンサＣ１に再びバイアス電流ＩＢＩＡＳが供給され、トランジスタＭｐ１にドレイン電流が流れる。このとき、電圧ＶＨＲＥＧがツェナー電圧ＶＤＺに保たれていれば、トランジスタＭｎ３をオフにすると再びツェナーダイオードＤＺ１、ＤＺ２に電流が流れ、電流検出部１７２から検出信号が出力され、遅延回路１８１からＨレベルのゲート信号が供給され、再び出力コンデンサＣ１に供給されるバイアス電流ＩＢＩＡＳが遮断される。
【0042】
上述した第１実施形態によれば、出力コンデンサＣ１の両端電圧がツェナー電圧ＶＤＺに達して、ツェナーダイオードＤＺ１に電流が流れると、カレントミラー回路１６から出力コンデンサＣ１及びツェナーダイオードＤＺ１に供給されるバイアス電流ＩＢＩＡＳが遮断される。このため、常時、出力コンデンサＣ１及びツェナーダイオードＤＺ１にバイアス電流ＩＢＩＡＳが供給されることがないため、消費電流の低減を図ることができる。また、出力コンデンサＣ１の両端電圧がツェナー電圧ＶＤＺに達していないときには、バイアス電流ＩＢＩＡＳが遮断されることがないため、ハイサイド側のパワーＭＯＳトランジスタＭＰＷ１のドライブ能力の低下を抑えることができる。
【0043】
上述した第１実施形態によれば、遅延回路１８１が、ツェナーダイオードＤＺ１に電流が流れてから遅延時間が経過するまでの間だけ、出力コンデンサＣ１及びツェナーダイオードＤＺ１に供給されるバイアス電流ＩＢＩＡＳが遮断するゲート信号をトランジスタＭｎ３に出力する。これにより、出力コンデンサＣ１及びツェナーダイオードＤＺ１へのバイアス電流ＩＢＩＡＳの遮断、供給が高速に繰り返されることがなく、より消費電流の低下を図ることができる。
【0044】
（第２実施形態）
次に、第２実施形態について、図４及び図５を参照して説明する。なお、図４及び図５において、第１実施形態で既に説明した図１及び図２に示すＤＣ／ＤＣコンバータ１及びハイサイドレギュレータ９と同等の部分については同一符号を付してその詳細な説明を省略する。
次に、第２実施形態について、図４及び図５を参照して説明する。なお、図４及び図５において、第１実施形態で既に説明した図１及び図２に示すＤＣ／ＤＣコンバータ１及びハイサイドレギュレータ９と同等の部分については同一符号を付してその詳細な説明を省略する。
【0045】
第１実施形態のＤＣ／ＤＣコンバータ１と第２実施形態のＤＣ／ＤＣコンバータ１Ｂとで大きく異なる点は、図４に示すように、ハイサイドレギュレータ９Ｂに発振器４が出力するクロックが入力されている点である。
【0046】
第１実施形態のハイサイドレギュレータ９と第２実施形態のハイサイドレギュレータ９Ｂとで大きく異なる点は、図５に示すように、遮断回路１８Ｂの構成である。第２実施形態の遮断回路１８Ｂは、遅延回路１８１に代えてフリップフロップ回路１８２を設けている点である。
【0047】
フリップフロップ回路１８２は、電流検出部１７２の出力端とトランジスタＭｎ３のゲートとの間に設けられている。また、フリップフロップ回路１８２には、発振器４から出力されるクロックが入力される。フリップフロップ回路１８２は、電流検出部１７２から検出信号が入力されてからクロックが立ち上がるまでの間、トランジスタＭｎ３のゲートにＨレベルの信号を出力する。
【0048】
次に、上述したハイサイドレギュレータ９Ｂの動作について図６のタイムチャートを参照して以下説明する。第１実施形態と同様に、カレントミラー回路１６によりバイアス電流ＩＢＩＡＳが出力コンデンサＣ１に供給されると、出力コンデンサＣ１の両端電圧、即ち電圧ＶＨＲＥＧが増加する（図６（Ａ））。出力コンデンサＣ１にバイアス電流ＩＢＩＡＳが供給されている間は、トランジスタＭｐ１にドレイン電流が流れる（図６（Ｂ））。電圧ＶＨＲＥＧが、ツェナーダイオードＤＺ１のツェナー電圧ＶＤＺを超えると、ツェナーダイオードＤＺ１が導通し、電圧ＶＨＲＥＧがツェナー電圧ＶＤＺにクランプされる。このとき、ツェナーダイオードＤＺ２の両端にもツェナー電圧ＶＤＺにクランプされた電圧ＶＨＲＥＧが印加されるため、ツェナーダイオードＤＺ２が導通して、トランジスタＭｐ２にドレイン電流が流れる（図６（Ｃ））。
【0049】
電流検出部１７２が、ツェナーダイオードＤＺ２、トランジスタＭｐ２に電流が流れたことを検出すると、フリップフロップ回路１８２に対して検出信号を出力する。フリップフロップ回路１８２は、電流検出部１７２から検出信号が入力されると、Ｈレベルのゲート信号をトランジスタＭｎ３に出力して（図６（Ｃ）、（Ｅ））、トランジスタＭｎ３をオンする。これにより、出力コンデンサＣ１に供給されるバイアス電流ＩＢＩＡＳが遮断され、トランジスタＭｐ１、Ｍｐ２のドレイン電流が０Ａとなる（図６（Ｂ）、（Ｃ））。
【0050】
フリップフロップ回路１８２は、Ｈレベルのゲート信号を出力してからクロックがＨレベルに立ち上がるタイミングでＨレベルのゲート信号を遮断して、Ｌレベルの信号をトランジスタＭｎ３に出力する（図６（Ｄ）、（Ｅ））。これにより、トランジスタＭｎ３がオフして、カレントミラー回路１６により出力コンデンサＣ１に再びバイアス電流ＩＢＩＡＳが供給される。
【0051】
このとき、電圧ＶＨＲＥＧがツェナー電圧ＶＤＺに保たれていれば、トランジスタＭｎ３をオフにすると再びツェナーダイオードＤＺ１、ＤＺ２に電流が流れ、電流検出部１７２から検出信号が出力され、フリップフロップ回路１８２からＨレベルのゲート信号が供給され、トランジスタＭｎ３により再び出力コンデンサＣ１に供給されるバイアス電流ＩＢＩＡＳが遮断される。
【0052】
上述した第２実施形態によれば、フリップフロップ回路１８２が、ツェナーダイオードＤＺ１に電流が流れてからクロックが立ち上がるまでの間だけ、出力コンデンサＣ１及びツェナーダイオードＤＺ１に供給されるバイアス電流ＩＢＩＡＳが遮断される。クロックの周期は、パワーＭＯＳトランジスタＭＰＷＨのオンオフ周期となるため、パワーＭＯＳトランジスタＭＰＷ１のオンオフ周期に合わせて、出力コンデンサＣ１及びツェナーダイオードＤＺ１へのバイアス電流ＩＢＩＡＳの遮断を行うことができる。これにより、より一層、ハイサイド側のパワーＭＯＳトランジスタＭＰＷＨのドライブ能力の低下を抑えつつ消費電流を削減することができる。
【0053】
なお、上述した第２実施形態によれば、フリップフロップ回路１８２は、検出信号を入力してからクロックが立ち上がるまでの間、トランジスタＭｎ３をオンして、出力コンデンサＣ１及びツェナーダイオードＤＺ１に供給するバイアス電流ＩＢＩＡＳを遮断していたが、これに限ったものではない。フリップフロップ回路１８２は、検出信号を入力してからクロックが立ち下がるまでの間、トランジスタＭｎ３をオンする構成とすることも可能であり、パワーＭＯＳトランジスタＭＰＷ１のオンオフ周期に合わせることで同様の効果を得ることができる。
【0054】
（第３実施形態）
次に、第３実施形態について、図７及び図８を参照して説明する。なお、図７及び図８において、第１実施形態で既に説明した図１及び図２に示すＤＣ／ＤＣコンバータ１及びハイサイドレギュレータ９と同等の部分については同一符号を付してその詳細な説明を省略する。
次に、第３実施形態について、図７及び図８を参照して説明する。なお、図７及び図８において、第１実施形態で既に説明した図１及び図２に示すＤＣ／ＤＣコンバータ１及びハイサイドレギュレータ９と同等の部分については同一符号を付してその詳細な説明を省略する。
【0055】
第１実施形態のＤＣ／ＤＣコンバータ１と第３実施形態のＤＣ／ＤＣコンバータ１Ｃとで大きく異なる点は、図７に示すように、ハイサイドレギュレータ９ＣにＰＷＭ制御部３が出力するＰＷＭ信号が入力されている点である。
【0056】
第１実施形態のハイサイドレギュレータ９と第３実施形態のハイサイドレギュレータ９Ｃとで大きく異なる点は、図８に示すように、遮断回路１８Ｃの構成である。遮断回路１８Ｃは、遅延回路１８１に代えてフリップフロップ回路１８３を設けている点である。
【0057】
フリップフロップ回路１８３は、電流検出部１７２の出力端とトランジスタＭｎ３のゲートとの間に設けられている。また、フリップフロップ回路１８３には、ＰＷＭ制御部３から出力されるＰＷＭ信号が入力される。フリップフロップ回路１８３は、電流検出部１７２から検出信号が入力されてからＰＷＭ信号が立ち上がるまでの間、トランジスタＭ３のゲートにＨレベルの信号を出力する。
【0058】
次に、上述したハイサイドレギュレータ９Ｃの動作について図９のタイムチャートを参照して以下説明する。第１実施形態と同様に、カレントミラー回路１６によりバイアス電流ＩＢＩＡＳが出力コンデンサＣ１に供給されると、出力コンデンサＣ１の両端電圧、即ち電圧ＶＨＲＥＧが増加する（図９（Ａ））。出力コンデンサＣ１にバイアス電流ＩＢＩＡＳが供給されている間は、トランジスタＭｐ１にドレイン電流が流れる（図９（Ｂ））。電圧ＶＨＲＥＧが、ツェナーダイオードＤＺ１のツェナー電圧ＶＤＺを超えると、ツェナーダイオードＤＺ１が導通し、電圧ＶＨＲＥＧがツェナー電圧ＶＤＺにクランプされる。このとき、ツェナーダイオードＤＺ２の両端にもツェナー電圧ＶＤＺにクランプされた電圧ＶＨＲＥＧが印加されるため、ツェナーダイオードＤＺ２が導通して、トランジスタＭｐ２にドレイン電流が流れる（図９（Ｃ））。
【0059】
電流検出部１７２が、ツェナーダイオードＤＺ２、トランジスタＭｐ２に電流が流れたことを検出すると、フリップフロップ回路１８３に対して検出信号を出力する。フリップフロップ回路１８３は、電流検出部１７２から検出信号が入力されると、検出信号を入力したタイミングでＨレベルのゲート信号をトランジスタＭｎ３に出力して（図９（Ｃ）、（Ｅ））、トランジスタＭｎ３をオンする。これにより、出力コンデンサＣ１に供給されるバイアス電流ＩＢＩＡＳが遮断され、トランジスタＭｐ１、Ｍｐ２のドレイン電流が０Ａとなる（図９（Ｂ）、（Ｃ））。
【0060】
フリップフロップ回路１８３は、Ｈレベルのゲート信号を出力してからＰＷＭ信号がＬレベルに立ち下がるタイミングでＨレベルのゲート信号を遮断して、Ｌレベルの信号をトランジスタＭｎ３に出力する（図９（Ｄ）、（Ｅ））。これにより、トランジスタＭｎ３がオフして、カレントミラー回路１６により出力コンデンサＣ１に再びバイアス電流ＩＢＩＡＳが供給され、トランジスタＭｐ１にドレイン電流が流れる。
【0061】
ＰＷＭ信号がＬレベルの間は、パワーＭＯＳトランジスタＭＰＷＨがオンして、コイルＬＯＵＴ１に電流を供給するため、電圧ＶＨＲＥＧが低下する。このとき、電圧ＶＨＲＥＧがツェナー電圧ＶＤＺ未満となるとＰＷＭ信号がＬレベルの間はツェナーダイオードＤＺ１、ＤＺ２に電流が流れることはなく、出力コンデンサＣ１に供給されるバイアス電流ＩＢＩＡＳが遮断されることがない。一方、ＰＷＭ信号がＨレベルの間は、パワーＭＯＳトランジスタＭＰＷＨがオフして、パワーＭＯＳトランジスタＭＰＷＬがオンするため、電圧ＶＨＲＥＧが増加する。その後、電圧ＶＨＲＥＧがツェナー電圧ＶＤＺに達すると、ツェナーダイオードＤＺ１、ＤＺ２に電流が流れて、再び、トランジスタＭｎ３がオンして、出力コンデンサＣ１に供給されるバイアス電流ＩＢＩＡＳが遮断され、これを繰り返す。
【0062】
上述した第３実施形態によれば、フリップフロップ回路１８３が、ツェナーダイオードＤＺ１に電流が流れてからパワーＭＯＳトランジスタＭＰＷＨがオフからオンに切り替わるまでの間だけ、出力コンデンサＣ１及びツェナーダイオードＤＺ１に供給するバイアス電流ＩＢＩＡＳを遮断するゲート信号をトランジスタＭｎ３に出力する。このため、パワーＭＯＳトランジスタＭＰＷＨがオンとなりコイルＬＯＵＴ１に電流を供給するときは、バイアス電流ＩＢＩＡＳが遮断されず、パワートＭＯＳトランジスタＭＰＷＨがオフとなるときは、バイアス電流ＩＢＩＡＳを遮断できる。これにより、より一層、ハイサイド側のパワーＭＯＳトランジスタＭＰＷＨのドライブ能力の低下を抑えることができる。
また、ＤＣ／ＤＣコンバータにおいて、出力端ＯＵＴに接続される負荷が軽負荷である場合、ＰＷＭ制御部３が出力するＰＷＭ信号は、パワーＭＯＳトランジスタＭＰＷＨがオンする時間がＰＷＭ信号の周期に対して短くなり、オフする時間が長くなる。そのため、第３実施形態のＤＣ／ＤＣコンバータ１Ｃにおいては、出力端ＯＵＴに接続される負荷が軽負荷である場合に、バイアス電流ＩＢＩＡＳが遮断される時間が長くなり、ＰＷＭ信号１周期あたりのハイサイドレギュレータ９Ｃの消費電流を小さく抑えることが可能である。つまり、パワーＭＯＳトランジスタＭＰＷＨが駆動能力に対して、ハイサイドレギュレータ９Ｃは、適切な消費電流で動作することができる。
また、ＤＣ／ＤＣコンバータにおいて、出力端ＯＵＴに接続される負荷が軽負荷である場合、ＰＷＭ制御部３が出力するＰＷＭ信号は、パワーＭＯＳトランジスタＭＰＷＨがオンする時間がＰＷＭ信号の周期に対して短くなり、オフする時間が長くなる。そのため、第３実施形態のＤＣ／ＤＣコンバータ１Ｃにおいては、出力端ＯＵＴに接続される負荷が軽負荷である場合に、バイアス電流ＩＢＩＡＳが遮断される時間が長くなり、ＰＷＭ信号１周期あたりのハイサイドレギュレータ９Ｃの消費電流を小さく抑えることが可能である。つまり、パワーＭＯＳトランジスタＭＰＷＨが駆動能力に対して、ハイサイドレギュレータ９Ｃは、適切な消費電流で動作することができる。
【0063】
なお、本発明は、上述した実施形態に限定されるものではなく、適宜、変形、改良、等が可能である。その他、上述した実施形態における各構成要素の材質、形状、寸法、数、配置箇所、等は本発明を達成できるものであれば任意であり、限定されない。
【0064】
上述した実施形態によれば、電流検出部とトランジスタＭｎ３との間に遅延回路１８１やフリップフロップ回路１８２、１８３を設けていたが、これに限ったものではない。電流検出部１７２とトランジスタＭｎ３を直接接続して、ツェナーダイオードＤＺ１に電流が流れたときにトランジスタＭｎ３をオンして、出力コンデンサＣ１及びツェナーダイオードＤＺ１に供給されるバイアス電流ＩＢＩＡＳを遮断するようにしてもよい。
【0065】
上述した実施形態によれば、ＰＷＭ制御部３で用いられる誤差信号は、出力電圧ＶＯＵＴに応じた検出電圧ＶＯＵＴＳと基準値との差分であったが、これに限ったものではない。誤差信号としては、出力端ＯＵＴから負荷に流れる出力電流と基準値との差分であってもよい。
【符号の説明】
【0066】
１、１Ｂ、１Ｃ ＤＣ／ＤＣコンバータ
２ 制御ＩＣ（制御回路）
３ ＰＷＭ制御部
４ 発振器
９、９Ｂ、９Ｃ ハイサイドレギュレータ
１６ カレントミラー回路（電流供給回路）
１７ 電流検出回路
１８ 遮断回路
１７１ カレントミラー回路
１７２ 電流検出部
Ｃ１ 出力コンデンサ
ＤＺ１ ツェナーダイオード（第１のツェナーダイオード）
ＤＺ２ ツェナーダイオード（第２のツェナーダイオード）
ＬＯＵＴ１ コイル
ＭＰＷＨ ハイサイド側のパワーＭＯＳトランジスタ
ＶＩＮ 入力電圧
２ 制御ＩＣ（制御回路）
３ ＰＷＭ制御部
４ 発振器
９、９Ｂ、９Ｃ ハイサイドレギュレータ
１６ カレントミラー回路（電流供給回路）
１７ 電流検出回路
１８ 遮断回路
１７１ カレントミラー回路
１７２ 電流検出部
Ｃ１ 出力コンデンサ
ＤＺ１ ツェナーダイオード（第１のツェナーダイオード）
ＤＺ２ ツェナーダイオード（第２のツェナーダイオード）
ＬＯＵＴ１ コイル
ＭＰＷＨ ハイサイド側のパワーＭＯＳトランジスタ
ＶＩＮ 入力電圧
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】