特許 7750805 電子デバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-09-29

(45)【発行日】2025-10-07

(54)【発明の名称】電子デバイス

(51)【国際特許分類】

   H03H 7/01 20060101AFI20250930BHJP

   H01F 27/00 20060101ALI20250930BHJP

   H01F 17/00 20060101ALI20250930BHJP

   H01G 4/40 20060101ALI20250930BHJP

【ＦＩ】

H03H7/01 A

H01F27/00 S

H01F17/00 D

H01G4/40 321A

【請求項の数】 3

(21)【出願番号】P 2022127904

(22)【出願日】2022-08-10

(65)【公開番号】P2024024918

(43)【公開日】2024-02-26

【審査請求日】2024-02-14

【前置審査】

(73)【特許権者】

【識別番号】000201777

【氏名又は名称】双信電機株式会社

(74)【代理人】

【識別番号】100077665

【弁理士】

【氏名又は名称】千葉 剛宏

(74)【代理人】

【識別番号】100191134

【弁理士】

【氏名又は名称】千馬 隆之

(74)【代理人】

【識別番号】100136548

【弁理士】

【氏名又は名称】仲宗根 康晴

(74)【代理人】

【識別番号】100136641

【弁理士】

【氏名又は名称】坂井 志郎

(74)【代理人】

【識別番号】100180448

【弁理士】

【氏名又は名称】関口 亨祐

(72)【発明者】

【氏名】磯野 浩之

(72)【発明者】

【氏名】江島 健

(72)【発明者】

【氏名】今井 嘉治

【審査官】石田 昌敏

(56)【参考文献】

【文献】特開２０２２－１０５９０１（ＪＰ，Ａ）

【文献】特開２０１３－２０７５５１（ＪＰ，Ａ）

【文献】特開２０１７－１３５６３６（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｈ ７／００－ ７／１３

Ｈ０１Ｆ ２７／００

Ｈ０１Ｆ １７／００

Ｈ０１Ｇ ４／４０

(57)【特許請求の範囲】

【請求項1】

誘電体基板と、
前記誘電体基板に備えられるとともに、信号を入力又は出力するための共通端子と、
前記誘電体基板内に形成されたインダクタと、
前記誘電体基板内に形成された第１フィルタと、
前記誘電体基板内に形成された第２フィルタと、
を備え、
前記第２フィルタの通過帯域の周波数は、前記第１フィルタの通過帯域の周波数より高く、
前記第１フィルタは、前記インダクタを介して前記共通端子に電気的に結合され、
前記インダクタは、第１部分インダクタと、前記第１部分インダクタに対して直列に接続された第２部分インダクタとを含み、
前記第２フィルタは、前記第２部分インダクタを介することなく、前記第１部分インダクタを介して前記共通端子に電気的に結合され、
前記インダクタは、前記第１フィルタと前記第２フィルタとのいずれとも別個に設けられており、
前記第１部分インダクタは、１つの前記インダクタの一部であり、
前記第２部分インダクタは、前記１つのインダクタの他の一部であり、
前記第１部分インダクタと前記第２部分インダクタとは、平面視において互いに重なり合っている、電子デバイス。

【請求項2】

請求項１に記載の電子デバイスにおいて、
前記誘電体基板は、第１誘電体層と、前記第１誘電体層上に形成されるとともに前記第１誘電体層よりも比誘電率が高い第２誘電体層と、前記第２誘電体層上に形成されるとともに前記第２誘電体層よりも比誘電率が低い第３誘電体層とを含み、
前記共通端子は、前記第１誘電体層の下面に備えられ、
前記インダクタは、前記第３誘電体層内に形成され、
前記第１誘電体層と前記第２誘電体層との境界にグラウンド層が備えられ、
前記第２フィルタは、前記第２誘電体層の一部から成る第１キャパシタ誘電体層を含む第１キャパシタと、前記第１部分インダクタと、前記第２誘電体層を貫くビア電極とを介して、前記共通端子に電気的に結合される、電子デバイス。

【請求項3】

請求項２に記載の電子デバイスにおいて、
前記誘電体基板内に形成された第３フィルタを更に備え、
前記第３フィルタの通過帯域の周波数は、前記第１フィルタの前記通過帯域の周波数より高く、且つ、前記第２フィルタの前記通過帯域の周波数より低く、
前記第３フィルタは、前記第２誘電体層の他の一部から成る第２キャパシタ誘電体層を含む第２キャパシタと、前記インダクタのうちの少なくとも一部と、前記ビア電極とを介して、前記共通端子に電気的に結合されている、電子デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電子デバイスに関する。

【背景技術】

【0002】

入力信号を周波数帯域が互いに異なる複数の信号に分離し得る電子デバイスが注目されている。このような電子デバイスは、分波器と称される。入力信号を３つの周波数帯域に分離し得る電子デバイスは、トリプレクサと称される（特許文献１）。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１３－２４３６００号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

より良好な電子デバイスが待望されている。

【0005】

本発明は、上述した課題を解決することを目的とする。

【課題を解決するための手段】

【0006】

本発明の一態様による電子デバイスは、誘電体基板と、前記誘電体基板に備えられるとともに、信号を入力又は出力するための共通端子と、前記誘電体基板内に形成されたインダクタと、前記誘電体基板内に形成された第１フィルタと、前記誘電体基板内に形成された第２フィルタと、を備え、前記第２フィルタの通過帯域の周波数は、前記第１フィルタの通過帯域の周波数より高く、前記第１フィルタは、前記インダクタを介して前記共通端子に電気的に結合され、前記インダクタは、第１部分インダクタと、前記第１部分インダクタに対して直列に接続された第２部分インダクタとを含み、前記第２フィルタは、前記第２部分インダクタを介することなく、前記第１部分インダクタを介して前記共通端子に電気的に結合される。

【発明の効果】

【0007】

本発明によれば、より良好な電子デバイスを提供することができる。

【図面の簡単な説明】

【0008】

【図1】図１は、一実施形態による電子デバイスを示す回路図である。

【図2】図２は、一実施形態による電子デバイスを示す斜視図である。

【図3】図３は、一実施形態による電子デバイスの一部を示す斜視図である。

【図4】図４は、一実施形態による電子デバイスの一部を示す側面図である。

【図5】図５は、一実施形態による電子デバイスを示す斜視図である。

【図6】図６は、一実施形態による電子デバイスの評価結果を示すグラフである。

【図7】図７は、参考例による電子デバイスを示す回路図である。

【発明を実施するための形態】

【0009】

［一実施形態］
一実施形態による電子デバイスについて図面を用いて説明する。図１は、本実施形態による電子デバイスを示す回路図である。

【0010】

図１に示すように、本実施形態による電子デバイス１０には、複数のフィルタ１２Ｌ、１２Ｍ、１２Ｈが備えられている。ここでは、電子デバイス１０が分波器である場合を例に説明するが、これに限定されない。

【0011】

フィルタ１２Ｌの通過帯域（通過周波数帯域）の周波数（通過帯域周波数）は、比較的低い。フィルタ１２Ｈの通過帯域の周波数は、比較的高い。フィルタ１２Ｍの通過帯域の周波数は、フィルタ１２Ｌの通過帯域の周波数より高く、フィルタ１２Ｈの通過帯域の周波数より低い。

【0012】

電子デバイス１０には、インダクタ１４が更に備えられている。インダクタ１４は、部分インダクタ（第１部分インダクタ）１４Ａと、部分インダクタ（第２部分インダクタ）１４Ｂとを含む。部分インダクタ１４Ｂは、部分インダクタ１４Ａに対して直列に接続されている。

【0013】

フィルタ（ローバンドフィルタ）１２Ｌの一端（入力ノード、入力端）は、インダクタ１４を介して、共通端子（共通入力端子）１６Ａに電気的に結合されている。フィルタ１２Ｌの他端（出力ノード、出力端）は、端子（出力端子）１６Ｂに電気的に接続されている。

【0014】

フィルタ（ミドルバンドフィルタ）１２Ｍの一端（入力ノード、入力端）は、インダクタ１４を介して、共通端子１６Ａに電気的に結合されている。より具体的には、フィルタ１２Ｍの一端は、キャパシタ２０Ａとインダクタ１４とを介して、共通端子１６Ａに電気的に結合されている。フィルタ１２Ｍの他端（出力ノード）は、端子（出力端子）１６Ｃに電気的に接続されている。

【0015】

フィルタ（ハイバンドフィルタ）１２Ｈの一端（入力ノード）は、部分インダクタ１４Ａを介して、共通端子１６Ａに電気的に結合されている。より具体的には、フィルタ１２Ｈの一端は、キャパシタ２０Ｂと部分インダクタ１４Ａとを介し、且つ、部分インダクタ１４Ｂを介することなく、共通端子１６Ａに電気的に結合されている。フィルタ１２Ｈの一端は、部分インダクタ１４Ａと部分インダクタ１４Ｂとが互いに接続されている部位に、キャパシタ２０Ｂを介して、電気的に結合されている。即ち、フィルタ１２Ｈの一端は、接続ノード１４ａに、キャパシタ２０Ｂを介して、電気的に結合されている。フィルタ１２Ｈの他端（出力ノード）は、端子（出力端子）１６Ｄに電気的に接続されている。

【0016】

部分インダクタ１４Ａの一端は、共通端子１６Ａに接続されている。部分インダクタ１４Ａの他端は、接続ノード１４ａにおいて、部分インダクタ１４Ｂの一端に接続されている。部分インダクタ１４Ｂの他端は、フィルタ１２Ｌの一端に接続されているとともに、キャパシタ２０Ａの一端に接続されている。キャパシタ２０Ａの他端は、フィルタ１２Ｍの一端に接続されている。キャパシタ２０Ｂの一端は、接続ノード１４ａにおいて、部分インダクタ１４Ａに接続されている。キャパシタ２０Ｂの他端は、フィルタ１２Ｈの一端に接続されている。

【0017】

なお、ここでは、フィルタ１２Ｍがインダクタ１４を介して共通端子１６Ａに電気的に結合されている場合を例に説明するが、これに限定されるものではない。フィルタ１２Ｍが、部分インダクタ１４Ｂを介することなく、部分インダクタ１４Ａを介して、共通端子１６Ａに電気的に結合されていてもよい。即ち、フィルタ１２Ｍが、インダクタ１４の一部を介して、共通端子１６Ａに電気的に結合されてもよい。

【0018】

図２は、本実施形態による電子デバイスを示す斜視図である。

【0019】

図２に示すように、電子デバイス１０には、誘電体基板２４が備えられている。誘電体基板２４は、例えば直方体状に形成されているが、これに限定されない。誘電体基板２４は、複数のセラミックスシート（誘電体セラミックスシート）を積層することにより構成されている。

【0020】

誘電体基板２４には、主面（第１主面、上面）２４ａと主面（第２主面、下面）２４ｂ（図４参照）とが備えられている。主面２４ａと主面２４ｂとは、互いに反対側に位置している。

【0021】

誘電体基板２４内には、フィルタ１２Ｌ、１２Ｍ、１２Ｈが形成されている。誘電体基板２４内には、インダクタ（インダクタコイル）１４が更に形成されている。

【0022】

誘電体基板２４の主面２４ａには、遮蔽層５４が形成されている。なお、誘電体基板２４内に遮蔽層５４が形成されていてもよい。

【0023】

図３は、本実施形態による電子デバイスの一部を示す斜視図である。図３には、インダクタ１４が示されている。図４は、本実施形態による電子デバイスの一部を示す側面図である。図４には、インダクタ１４とキャパシタ２０Ａ、２０Ｂとが示されている。図３及び図４では、説明の簡略化のため、一部の構成要素のみを示している。

【0024】

図３に示すように、インダクタ１４は、複数の巻線パターン２６ａ～２６ｄと、複数のビア電極２８ａ～２８ｃとを組み合わせることによって構成されている。個々の巻線パターンを区別しないで説明する際には、符号２６を用い、個々の巻線パターンを区別して説明する際には、符号２６ａ～２６ｄを用いる。個々のビア電極を区別しないで説明する際には、符号２８を用い、個々のビア電極を区別して説明する際には、符号２８ａ～２８ｃを用いる。インダクタ１４は、スパイラルインダクタとも称される。インダクタ１４は、立体的に形成されている。

【0025】

図３に示すように、巻線パターン２６ａの一端は、ビア電極３０の上端に接続されている。ビア電極３０の下端は、導電パターン３６（図４参照）と、ビア電極３８（図４参照）とを介して、共通端子１６Ａに電気的に接続されている。即ち、巻線パターン２６ａの一端は、ビア電極３０を介して共通端子１６Ａに電気的に接続されている。換言すれば、インダクタ１４の一端は、ビア電極３０を介して共通端子１６Ａに電気的に接続されている。ビア電極３０は、後述する誘電体層２４Ｂ（図４参照）を貫いている。巻線パターン２６ａの他端は、ビア電極２８ａの上端に接続されている。ビア電極２８ａの下端は、巻線パターン２６ｂの一端に接続されている。巻線パターン２６ｂの他端は、ビア電極２８ｂの上端に接続されている。ビア電極２８ｂの下端は、巻線パターン２６ｃの一端に接続されている。巻線パターン２６ｃの他端は、ビア電極２８ｃの上端に接続されている。ビア電極２８ｃの下端は、巻線パターン２６ｄの一端に接続されている。巻線パターン２６ｄの他端は、ビア電極２９の上端に接続されている。ビア電極２９の下端は、導電パターン３２を介して、フィルタ１２Ｌ（図２参照）に電気的に接続されている。

【0026】

図４に示すように、インダクタ１４は、ビア電極４２を介して、キャパシタ２０Ａに接続されている。キャパシタ２０Ａには、一対のキャパシタ電極２０Ａａ、２０Ａｂが備えられている。キャパシタ電極２０Ａａとキャパシタ電極２０Ａｂとの間には、キャパシタ誘電体層２０Ａｃが備えられている。インダクタ１４は、ビア電極４２を介してキャパシタ電極２０Ａａに接続されている。キャパシタ電極２０Ａｂは、ビア電極４４を介してフィルタ１２Ｍに電気的に接続されている。

【0027】

上述した部分インダクタ１４Ａ（図１参照）は、巻線パターン２６ａによって構成される。上述した部分インダクタ１４Ｂ（図１参照）は、巻線パターン２６ｂ～２６ｄとビア電極２８ｂ、２８ｃとによって構成される。部分インダクタ１４Ａと部分インダクタ１４Ｂとは、ビア電極２８ａによって互いに接続されている。即ち、部分インダクタ１４Ａと部分インダクタ１４Ｂとは、接続ノード１４ａにおいて互いに接続されている。ビア電極２８ａは、上述した接続ノード１４ａ（図１参照）の一部を構成する。図３に示す例においては、導電パターン３４が巻線パターン２６ｂの一端に接続されているが、これに限定されない。巻線パターン２６のうちの端部以外の部位が導電パターン３４に接続されていてもよい。また、ビア電極２８のうちの上部と下部とを除く部位が導電パターン３４に接続されていてもよい。

【0028】

図４に示すように、接続ノード１４ａは、導電パターン３４と、ビア電極４０と、導電パターン４６と、ビア電極４８とを介して、キャパシタ２０Ｂに電気的に接続されている。キャパシタ２０Ｂには、一対のキャパシタ電極２０Ｂａ、２０Ｂｂが備えられている。接続ノード１４ａは、導電パターン３４と、ビア電極４０と、導電パターン４６と、ビア電極４８とを介して、キャパシタ電極２０Ｂａに電気的に接続されている。キャパシタ電極２０Ｂａとキャパシタ電極２０Ｂｂとの間には、キャパシタ誘電体層２０Ｂｃが備えられている。キャパシタ電極２０Ｂｂは、ビア電極５０を介して、フィルタ１２Ｈ（図２参照）に電気的に接続されている。

【0029】

図４に示すように、誘電体基板２４は、誘電体層（第１誘電体層）２４Ａと、誘電体層（第２誘電体層）２４Ｂと、誘電体層（第３誘電体層）２４Ｃとを含む。誘電体層２４Ｂは、誘電体層２４Ａ上に位置している。誘電体層２４Ｂの比誘電率は、誘電体層２４Ａの比誘電率より高い。誘電体層２４Ｃは、誘電体層２４Ｂ上に位置している。誘電体層２４Ｃの比誘電率は、誘電体層２４Ｂの比誘電率より低い。

【0030】

インダクタ１４は、誘電体層２４Ｃ内に形成されている。誘電体層２４Ｃの比誘電率が比較的低いため、良好な特性のインダクタ１４が得られる。

【0031】

誘電体基板２４内には、グラウンド層５２が備えられている。グラウンド層５２は、誘電体層２４Ａと誘電体層２４Ｂとの境界に備えられている。

【0032】

キャパシタ２０Ａは、グラウンド層５２の上方に位置している。キャパシタ２０Ａに備えられたキャパシタ電極２０Ａｂは、誘電体層２４Ｂ内に位置している。キャパシタ２０Ａに備えられたキャパシタ電極２０Ａａは、誘電体層２４Ａ上に形成されている。より具体的には、キャパシタ２０Ａに備えられたキャパシタ電極２０Ａａは、誘電体層２４Ｂと誘電体層２４Ｃとの境界に位置している。

【0033】

キャパシタ２０Ａに備えられたキャパシタ誘電体層２０Ａｃは、誘電体層２４Ｂの一部によって構成されている。キャパシタ誘電体層２０Ａｃを誘電体層２４Ｂの一部によって構成しているのは、充分な静電容量のキャパシタ２０Ａを得るためである。即ち、誘電体層２４Ｂの比誘電率が比較的高いため、充分な静電容量のキャパシタ２０Ａが得られる。

【0034】

キャパシタ２０Ｂは、グラウンド層５２の上方に位置している。キャパシタ２０Ｂに備えられたキャパシタ電極２０Ｂｂは、誘電体層２４Ｂ内に位置している。キャパシタ２０Ｂに備えられたキャパシタ電極２０Ｂａは、誘電体層２４Ｂ上に備えられている。より具体的には、キャパシタ２０Ｂに備えられたキャパシタ電極２０Ｂａは、誘電体層２４Ｂと誘電体層２４Ｃとの境界に位置している。

【0035】

キャパシタ２０Ｂに備えられたキャパシタ誘電体層２０Ｂｃは、誘電体層２４Ｂの一部によって構成されている。キャパシタ誘電体層２０Ｂｃを誘電体層２４Ｂの一部によって構成しているのは、充分な静電容量のキャパシタ２０Ｂを得るためである。即ち、誘電体層２４Ｂの比誘電率が比較的高いため、充分な静電容量のキャパシタ２０Ｂが得られる。

【0036】

図５は、本実施形態による電子デバイスの一部を示す斜視図である。斜め下方から電子デバイス１０を見た状態が図５には示されている。

【0037】

図５に示すように、誘電体層２４Ａ（図４参照）の下面には、共通端子１６Ａと、端子１６Ｂ～１６Ｄとが備えられている。また、誘電体層２４Ａの下面には、端子（接地電極）１６Ｅ～１６Ｈが更に備えられている。端子１６Ｅ～１６Ｈは、グラウンド層５２に電気的に接続されている。

【0038】

共通端子１６Ａは、上述したようにビア電極３０に電気的に接続されている。ビア電極３０のうちの誘電体層２４Ｂを貫いている部分と、グラウンド層５２との間には、誘電体層２４Ｂが存在する。誘電体層２４Ｂの比誘電率は、比較的高い。このため、共通端子１６Ａには、ある程度の寄生容量２２（図１参照）が生ずる。

【0039】

本実施形態による電子デバイスの評価結果について図６を用いて説明する。

【0040】

図６は、本実施形態による電子デバイスの評価結果を示すグラフである。図６における横軸は、周波数を示している。図６における縦軸は、挿入損失を示している。図６における実線の特性は、本実施形態の場合を示している。図６における破線は、参考例の場合を示している。図７は、参考例による電子デバイスを示す回路図である。図７に示すように、参考例では、フィルタ１２Ｍがインダクタ１４を介することなく、共通端子１６Ａに電気的に結合されている。また、図７に示すように、参考例では、フィルタ１２Ｈが部分インダクタ１４Ａを介することなく、共通端子１６Ａに電気的に結合されている。

【0041】

図６から分かるように、参考例においては、フィルタ１２Ｈを含む経路における挿入損失が比較的大きくなる。即ち、参考例においては、共通端子１６Ａから端子１６Ｄに至る経路における挿入損失が比較的大きくなる。また、参考例においては、フィルタ１２Ｍを含む経路における挿入損失が比較的大きくなる。即ち、参考例においては、共通端子１６Ａから端子１６Ｃに至る経路における挿入損失が比較的大きくなる。

【0042】

これに対し、本実施形態においては、フィルタ１２Ｈを含む経路における挿入損失を抑制し得る。即ち、本実施形態においては、共通端子１６Ａから端子１６Ｄに至る経路における挿入損失を抑制し得る。また、本実施形態においては、フィルタ１２Ｍを含む経路における挿入損失を抑制し得る。即ち、本実施形態においては、共通端子１６Ａから端子１６Ｃに至る経路における挿入損失を抑制し得る。

【0043】

このように、本実施形態によれば、フィルタ１２Ｈが、部分インダクタ１４Ａを介して、共通端子１６Ａに電気的に結合される。このため、本実施形態によれば、共通端子１６Ａに生ずる寄生容量２２がフィルタ１２Ｈに与える影響を抑制することができる。しかも、本実施形態によれば、部分インダクタ１４Ｂを介することなく、部分インダクタ１４Ａを介して、フィルタ１２Ｈが共通端子１６Ａに電気的に結合される。このため、本実施形態によれば、フィルタ１２Ｈと共通端子１６Ａとの間において適度なインダクタンスが得られる。フィルタ１２Ｈと共通端子１６Ａとの間のインダクタンスが適度であるため、フィルタ１２Ｈの特性は劣化しない。しかも、本実施形態によれば、部分インダクタ１４Ａは、インダクタ１４の一部であるため、インダクタ１４と別個のインダクタを形成することを要しない。本実施形態によれば、小型化の要請を満たしつつ、特性の良好な電子デバイスを提供し得る。このように、本実施形態によれば、より良好な電子デバイスを提供することが可能となる。

【0044】

［変形実施形態］
本発明は、上述した実施形態に限らず、本発明の要旨を逸脱することなく、種々の構成を取り得る。

【0045】

例えば、上記実施形態では、電子デバイス１０が分波器である場合を例に説明したが、これに限定されない。電子デバイス１０が合波器（マルチプレクサ）であってもよい。この場合には、端子（入力端子）１６Ｂ～１６Ｄに信号が入力され、共通端子（共通出力端子）１６Ａから信号が出力される。

【0046】

上記実施形態に関し、更に以下の付記を開示する。

【0047】

（付記１）
電子デバイス（１０）は、誘電体基板（２４）と、前記誘電体基板に備えられるとともに、信号を入力又は出力するための共通端子（１６Ａ）と、前記誘電体基板内に形成されたインダクタ（１４）と、前記誘電体基板内に形成された第１フィルタ（１２Ｌ）と、前記誘電体基板内に形成された第２フィルタ（１２Ｈ）と、を備え、前記第２フィルタの通過帯域の周波数は、前記第１フィルタの通過帯域の周波数より高く、前記第１フィルタは、前記インダクタを介して前記共通端子に電気的に結合され、前記インダクタは、第１部分インダクタ（１４Ａ）と、前記第１部分インダクタに対して直列に接続された第２部分インダクタ（１４Ｂ）とを含み、前記第２フィルタは、前記第２部分インダクタを介することなく、前記第１部分インダクタを介して前記共通端子に電気的に結合される。このような構成によれば、第２フィルタが、第１部分インダクタを介して、共通端子に電気的に結合される。このため、このような構成によれば、共通端子に生ずる寄生容量が第２フィルタに与える影響を抑制し得る。しかも、このような構成によれば、第２部分インダクタを介することなく、第１部分インダクタを介して第２フィルタが共通端子に電気的に結合されるため、第２フィルタと共通端子との間において適度なインダクタンスが得られる。第２フィルタと共通端子との間のインダクタンスが適度であるため、第２フィルタの特性は劣化しない。しかも、このような構成によれば、第１部分インダクタは、インダクタの一部であるため、インダクタと別個のインダクタを形成することを要しない。このような構成によれば、小型化の要請を満たしつつ、特性の良好な電子デバイスを提供し得る。このような構成によれば、より良好な電子デバイスを提供することが可能となる。

【0048】

（付記２）
付記１に記載の電子デバイスにおいて、前記誘電体基板は、第１誘電体層（２４Ａ）と、前記第１誘電体層上に形成されるとともに前記第１誘電体層よりも比誘電率が高い第２誘電体層（２４Ｂ）と、前記第２誘電体層上に形成されるとともに前記第２誘電体層よりも比誘電率が低い第３誘電体層（２４Ｃ）とを含み、前記共通端子は、前記第１誘電体層の下面に備えられ、前記インダクタは、前記第３誘電体層内に形成され、前記第１誘電体層と前記第２誘電体層との境界にグラウンド層（５２）が備えられ、前記第２フィルタは、前記第２誘電体層の一部から成る第１キャパシタ誘電体層（２０Ｂｃ）を含む第１キャパシタ（２０Ｂ）と、前記第１部分インダクタと、前記第２誘電体層を貫くビア電極（３０）とを介して、前記共通端子に電気的に結合されてもよい。このような構成では、ビア電極とグラウンド層との間に比較的大きい寄生容量が生じ得るが、第２フィルタが第１部分インダクタを介して共通端子に電気的に結合されているため、かかる寄生容量が第２フィルタに及ぼす影響は充分に抑制され得る。

【0049】

（付記３）
付記２に記載の電子デバイスにおいて、前記誘電体基板内に形成された第３フィルタ（１２Ｍ）を更に備え、前記第３フィルタの通過帯域の周波数は、前記第１フィルタの前記通過帯域の周波数より高く、且つ、前記第２フィルタの前記通過帯域の周波数より低く、前記第３フィルタは、前記第２誘電体層の他の一部から成る第２キャパシタ誘電体層（２０Ａｃ）を含む第２キャパシタ（２０Ａ）と、前記インダクタのうちの少なくとも一部と、前記ビア電極とを介して、前記共通端子に電気的に結合されてもよい。

【0050】

なお、本発明は、上述した開示に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得る。

【符号の説明】

【0051】

１０：電子デバイス １２Ｈ、１２Ｌ、１２Ｍ：フィルタ
１４：インダクタ １４Ａ、１４Ｂ：部分インダクタ
１４ａ：接続ノード １６Ａ～１６Ｈ：共通端子
２０Ａ、２０Ｂ：キャパシタ
２０Ａａ、２０Ａｂ、２０Ｂａ、２０Ｂｂ：キャパシタ電極
２０Ａｃ、２０Ｂｃ：キャパシタ誘電体層
２２：寄生容量 ２４：誘電体基板
２４Ａ～２４Ｃ：誘電体層 ２４ａ、２４ｂ：主面
２６ａ、２６ｂ、２６ｃ、２６ｄ：巻線パターン
２８ａ～２８ｃ、２９、３０、３８、４０、４２、４４、４８、５０：ビア電極
３２、３４、３６、４６：導電パターン
５２：グラウンド層 ５４：遮蔽層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】