(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】
(45)【発行日】
(54)【発明の名称】半導体装置および半導体装置の製造方法
(51)【国際特許分類】
【ＦＩ】
【請求項の数】
14
(21)【出願番号】
(22)【出願日】
(65)【公開番号】
(43)【公開日】
【審査請求日】
(73)【特許権者】
【識別番号】000006013
【氏名又は名称】三菱電機株式会社
(74)【代理人】
【識別番号】100088672
【弁理士】
【氏名又は名称】吉竹 英俊
(74)【代理人】
【識別番号】100088845
【弁理士】
【氏名又は名称】有田 貴弘
(72)【発明者】
【氏名】附田 正則
(72)【発明者】
【氏名】藤井 秀紀
(72)【発明者】
【氏名】曽根田 真也
(72)【発明者】
【氏名】小西 和也
(72)【発明者】
【氏名】小西 康雄
【審査官】市川 武宜
(56)【参考文献】
【文献】国際公開第２０１５／０８３４３４（ＷＯ，Ａ１）
【文献】米国特許出願公開第２０１２／０２８６３２３（ＵＳ，Ａ１）
【文献】特開２０１６－０１５５１３（ＪＰ，Ａ）
【文献】特開２０１７－１８８５６９（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ１０Ｄ ８／５０
Ｈ１０Ｄ １２／００
Ｈ１０Ｄ ３０／０１
Ｈ１０Ｄ ３０／６６
Ｈ１０Ｄ ６２／１０
Ｈ１０Ｐ ３０／２２
(57)【特許請求の範囲】
【請求項】
第１の主面と、厚み方向において前記第１の主面に対向する第２の主面とを有する半導体基板に設けられた第１の導電型のドリフト層と、前記半導体基板の前記第１の主面と前記ドリフト層との間に設けられ、前記ドリフト層よりも不純物濃度が高い第２の導電型のベース層と、
前記ドリフト層の中に設けられ、前記ドリフト層よりも不純物濃度が高い前記第１の導電型の第１のバッファ層と、
前記半導体基板の前記第２の主面と前記第１のバッファ層との間に設けられ、前記ドリフト層よりも不純物濃度が高い前記第１の導電型の第２のバッファ層と、
を備え、
前記厚み方向において、前記第１のバッファ層が不純物ピーク濃度を有する位置と前記第２のバッファ層が不純物ピーク濃度を有する位置との間に離間距離が設けられており、
前記厚み方向に垂直な平面レイアウトにおいて前記第１のバッファ層が選択的に形成されることによって、前記第１のバッファ層が前記厚み方向において前記不純物ピーク濃度を有する位置は、前記平面レイアウトにおいて分布部および非分布部を有する分布面をなしており、前記非分布部は前記離間距離よりも小さい実効幅を有しており、前記実効幅は前記平面レイアウトの前記非分布部における前記分布部からの最遠距離の倍である、半導体装置。
【請求項】
前記第１のバッファ層の前記不純物ピーク濃度は、１．０×１０１６／ｃｍ３以上である、請求項１に記載の半導体装置。
【請求項】
前記第１のバッファ層の前記不純物ピーク濃度は、１．０×１０１７／ｃｍ３以上である、請求項１または２に記載の半導体装置。
【請求項】
前記第１のバッファ層の前記不純物ピーク濃度の前記分布面において前記分布部が占める面積は５％以上である、請求項１または２に記載の半導体装置。
【請求項】
前記第１のバッファ層の前記不純物ピーク濃度の前記分布面において前記分布部が占める面積は９０％以下である、請求項１または２に記載の半導体装置。
【請求項】
前記第１のバッファ層と前記第２のバッファ層との間に、前記ドリフト層よりも不純物濃度が高い前記第１の導電型の第３のバッファ層をさらに備える、請求項１または２に記載の半導体装置。
【請求項】
前記平面レイアウトにおいて前記第３のバッファ層が選択的に形成されることによって、前記第３のバッファ層が前記厚み方向において不純物ピーク濃度を有する位置は、前記平面レイアウトにおいて分布部および非分布部を有する分布面をなしており、前記平面レイアウトにおいて、前記第３のバッファ層の前記分布部は前記第１のバッファ層の前記非分布部と重なりを有しており、かつ前記第３のバッファ層の前記非分布部は前記第１のバッファ層の前記分布部と重なりを有している、
請求項６に記載の半導体装置。
【請求項】
前記平面レイアウトにおいて、前記第３のバッファ層の前記分布部の面積は、前記第１のバッファ層の前記分布部の面積よりも大きい、請求項７に記載の半導体装置。
【請求項】
前記第１のバッファ層と前記第２の主面との間での前記ドリフト層の抵抗率は、前記第１のバッファ層と前記第１の主面との間の前記ドリフト層の抵抗率よりも高い、請求項１または２に記載の半導体装置。
【請求項】
前記第１の導電型はｎ型であり、かつ前記第２の導電型はｐ型であり、前記第１のバッファ層は水素誘起ドナーを有している、請求項１または２に記載の半導体装置。
【請求項】
前記半導体装置は、絶縁ゲートバイポーラトランジスタ、金属－絶縁体－半導体電界効果トランジスタ、ダイオード、または逆導通絶縁ゲートバイポーラトランジスタを含む、請求項１または２に記載の半導体装置。
【請求項】
前記半導体基板をなす半導体材料は、Ｓｉ、ＳｉＣ、ＧａＮ、ＧａＡｓ、ＧａＯ、またはダイヤモンドである、請求項１または２に記載の半導体装置。
【請求項】
請求項１または２に記載の半導体装置を製造する、半導体装置の製造方法であって、前記半導体基板の前記第２の主面から前記半導体基板内へ、注入マスクを用いることによって前記平面レイアウトにおいて選択的に不純物を注入する工程と、
加熱によって前記不純物を活性化することにより、前記第１のバッファ層を形成する工程と、
を備える、半導体装置の製造方法。
【請求項】
前記注入マスクはフォトレジストを用いて形成される、請求項１３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【】
本開示は、半導体装置および半導体装置の製造方法に関するものである。
【背景技術】
【】
特開２０１８－１２５５３７号公報（特許文献１）によれば、半導体装置は、半導体基板の内部に配置されたｎ型のドリフト領域と、前記半導体基板の裏面側においてプロトンをドナーとして形成され、前記ドリフト領域よりもドナー濃度の高いｎ型のフィールドストップ領域と、を含む。前記フィールドストップ領域における深さ方向の前記ドナーの濃度分布は複数のピークを有している。前記複数のピークは、第１のピークと、前記第１のピークよりも前記半導体基板の裏面側において前記第１のピークよりも濃度の低い第２のピークと、を含む。フィールドストップ領域が有する複数のピークの例として、第１から第４のピークが図に示されている。また上記公報によれば、半導体基板の表面から見て５／７から半導体基板の裏面までの領域は、テール電流を小さくするためにはキャリアライフタイムが短い方がよいものの、キャリアライフタイムを短くしすぎると逆回復時に発振現象を引き起こす場合があるので、当該領域のキャリアライフタイムは、３／７から５／７までの領域よりも短く、半導体基板の表面から３／７までの領域よりも長くてよい。
【先行技術文献】
【特許文献】
【】
【文献】特開２０１８－１２５５３７号公報
【発明の概要】
【発明が解決しようとする課題】
【】
上記公報に記載の技術によると、発振現象（言い換えればリンギング）を十分に抑制するためには、半導体基板の深さ方向（言い換えれば厚み方向）におけるドナーの濃度分布の調整を、上記のように細かく行わなければならない。よって、厚み方向における濃度分布の調整が複雑化してしまう。これは半導体装置の製造コストの大きな増大につながりやすい。典型的には、厚み方向において、各々が最適な濃度を有する多数の不純物ピークを、プロトン注入によって形成する必要がある。これは、不純物を導入する工程の労力を大きく増大させてしまう。
【】
本開示は以上のような課題を解決するためになされたものであり、その目的は、リンギングを抑制しつつ容易に製造することができる半導体装置を提供することである。
【課題を解決するための手段】
【】
本開示に係る半導体装置は、第１の主面と厚み方向において前記第１の主面に対向する第２の主面とを有する半導体基板に設けられた第１の導電型のドリフト層と、前記半導体基板の前記第１の主面と前記ドリフト層との間に設けられ、前記ドリフト層よりも不純物濃度が高い第２の導電型のベース層と、前記ドリフト層の中に設けられ、前記ドリフト層よりも不純物濃度が高い前記第１の導電型の第１のバッファ層と、前記半導体基板の前記第２の主面と前記第１のバッファ層との間に設けられ、前記ドリフト層よりも不純物濃度が高い前記第１の導電型の第２のバッファ層と、を備える。前記厚み方向において、前記第１のバッファ層が不純物ピーク濃度を有する位置と前記第２のバッファ層が不純物ピーク濃度を有する位置との間に離間距離が設けられている。前記厚み方向に垂直な平面レイアウトにおいて前記第１のバッファ層が選択的に形成されることによって、前記第１のバッファ層が前記厚み方向において前記不純物ピーク濃度を有する位置は、前記平面レイアウトにおいて分布部および非分布部を有する分布面をなしており、前記非分布部は前記離間距離よりも小さい実効幅を有しており、前記実効幅は前記平面レイアウトの前記非分布部における前記分布部からの最遠距離の倍である。
【発明の効果】
【】
本開示によれば、リンギングを抑制しつつ、半導体装置を容易に製造することができる。
【】
本開示の目的、特徴、態様、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【図面の簡単な説明】
【】
【図】実施の形態１における半導体装置の構成を示す概略的な上面図である。
【図】図１の領域ＩＩを半導体基板上の構成の図示を省略して示す概略的な部分上面図である。
【図】図２の線ＩＩＩ－ＩＩＩに沿う概略的な部分断面図である。
【図】図３の線ａ１－ａ１、線ａ２－ａ２および線ｂ－ｂのそれぞれに沿う概略的な濃度プロファイルを示すグラフ図である。
【図】図３の第１のバッファ層の平面レイアウトを示す概略的な図である。
【図】図５の第１のバッファ層の非分布部を通る空乏層の先端の延びを示す概略的な部分断面図である。
【図】第１のバッファ層の不純物ピーク濃度を１×１０１６／ｃｍ３とし、かつ第１のバッファ層の非分布部の実効幅を１０μｍとしつつ、厚み方向における第１のバッファ層と第２のバッファ層との間の離間距離を５μｍ（実線）、１０μｍ（破線）、２０μｍ（一点鎖線）の各々とした場合の、ＩＧＢＴのターンオフにおけるコレクタ・エミッタ間電圧の時間変化についてのシミュレーション結果を示すグラフ図である。
【図】第１のバッファ層の非分布部の実効幅を１０μｍとし、かつ厚み方向における第１のバッファ層と第２のバッファ層との間の離間距離を２０μｍとしつつ、第１のバッファ層の不純物ピーク濃度を１×１０１５／ｃｍ３（実線）、１×１０１６／ｃｍ３（破線）および１×１０１７／ｃｍ３（一点鎖線）の各々とした場合の、ＩＧＢＴのターンオフにおけるコレクタ・エミッタ間電圧の時間変化についてのシミュレーション結果を示すグラフ図である。
【図】実施の形態１における半導体装置の製造方法の一工程を示す概略的な部分断面図である。
【図】実施の形態２における第１のバッファ層の平面レイアウトを示す概略的な図である。
【図】実施の形態３における第１のバッファ層の平面レイアウトを示す概略的な図である。
【図】実施の形態４における第１のバッファ層の平面レイアウトを示す概略的な図である。
【図】実施の形態５における半導体装置の構成を示す概略的な部分断面図である。
【図】実施の形態６における半導体装置の構成を示す概略的な部分断面図である。
【図】実施の形態７における半導体装置の構成を示す概略的な部分断面図である。
【図】実施の形態７における半導体装置の製造方法の一工程を示す概略的な部分断面図である。
【図】図１６の変形例を示す概略的な部分断面図である。
【発明を実施するための形態】
【】
以下、図面に基づいて実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。本明細書において、ｎ型半導体の不純物濃度はドナー濃度であり、ｐ型半導体の不純物濃度はアクセプタ濃度である。また、文言「不純物濃度」は、活性化された不純物の濃度を意味する。これに対応して、文言「不純物ピーク濃度」は、活性化された不純物のピーク濃度を意味する。
【】
＜実施の形態１＞
図１は、実施の形態１における半導体装置１００の構成を示す概略的な上面図である。半導体装置１００は、絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）である。半導体装置１００は、セル部２２と、セル部２２に設けられたゲートパッド２３と、これらの周りに配置された終端部２４と、を有している。セル部２２は、半導体装置１００が導通状態にある場合に主電流が流れる部分である。ゲートパッド２３は、主電流を制御するためのゲート信号が入力されることになる部分である。なお本明細書において、後述するすべての平面レイアウトは、セル部２２（図１）についてのものである。
図１は、実施の形態１における半導体装置１００の構成を示す概略的な上面図である。半導体装置１００は、絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）である。半導体装置１００は、セル部２２と、セル部２２に設けられたゲートパッド２３と、これらの周りに配置された終端部２４と、を有している。セル部２２は、半導体装置１００が導通状態にある場合に主電流が流れる部分である。ゲートパッド２３は、主電流を制御するためのゲート信号が入力されることになる部分である。なお本明細書において、後述するすべての平面レイアウトは、セル部２２（図１）についてのものである。
【】
【】
半導体装置１００は、上面ＳＦ１（第１の主面）と、厚み方向において上面ＳＦ１に対向する下面ＳＦ２（第２の主面）と、を有する半導体基板ＳＢを有している。半導体基板ＳＢをなす半導体材料は、例えば、Ｓｉ、ＳｉＣ、ＧａＮ、ＧａＡｓ、ＧａＯ、またはダイヤモンドである。
【】
半導体装置１００は、１対の主電極を有している。具体的には、上面ＳＦ１に主電極１５（第１の主電極）が設けられており、かつ、下面ＳＦ２に主電極２０（第２の主電極）が設けられている。よって半導体装置１００は、半導体基板ＳＢの厚み方向に主電流が流れるように構成されている。言い換えれば、半導体装置１００は縦型半導体装置である。本実施の形態においては、主電極１５はエミッタ電極であり、主電極２０はコレクタ電極である。なおエミッタ電極およびコレクタ電極の各々は、半導体基板ＳＢとのオーミック接合を得るために、半導体基板ＳＢに接する部分にシリサイド層（図示せず）を有していてよい。
【】
半導体基板ＳＢには、ｎ型（第１の導電型）のドリフト層３と、ｐ型（第１の導電型と異なる第２の導電型）のベース層４と、ｎ型の第１のバッファ層５と、ｎ型の第２のバッファ層６と、が設けられている。また半導体基板ＳＢには、ｎ＋型ソース層１７と、ｎ型キャリア蓄積層１８と、ｐ型コレクタ層１９と、ｐ＋型コンタクト層２５と、が設けられている。
【】
ドリフト層３は半導体基板ＳＢの上面ＳＦ１と下面ＳＦ２との間に設けられている。ベース層４は、半導体基板ＳＢの上面ＳＦ１とドリフト層３との間に設けられている。第１のバッファ層５は、ドリフト層３の中に設けられている。第２のバッファ層６は、半導体基板ＳＢの下面ＳＦ２と第１のバッファ層５との間に設けられている。ベース層４はドリフト層３よりも不純物濃度が高い。第１のバッファ層５はドリフト層３よりも不純物濃度が高い。第２のバッファ層６はドリフト層３よりも不純物濃度が高い。
【】
半導体基板ＳＢの上面ＳＦ１には、トレンチに埋め込まれたトレンチゲート２１が設けられている。トレンチは、ベース層４に面する部分を含む側壁を有している。トレンチゲート２１は、トレンチ電極２１ａと、トレンチ絶縁膜２１ｂとを有している。トレンチ絶縁膜２１ｂは半導体基板ＳＢの上面ＳＦ１上に設けられている。トレンチ電極２１ａはトレンチ絶縁膜２１ｂを介してベース層４に面している。
【】
層間絶縁膜１６は、トレンチ電極２１ａと主電極１５とを互いに隔てている。一方で、層間絶縁膜１６は、主電極１５がｎ＋型ソース層１７とｐ＋型コンタクト層２５とに接するようにパターニングされている。
【】
図４は、図３の線ａ１－ａ１、線ａ２－ａ２および線ｂ－ｂのそれぞれに沿う不従物濃度Ｎの概略的なプロファイルを示すグラフ図である。厚み方向において、第１のバッファ層５が不純物ピーク濃度を有する位置と第２のバッファ層６が不純物ピーク濃度を有する位置との間に離間距離ＤＳが設けられている。厚み方向において第１のバッファ層５が不純物ピーク濃度を有する位置の集合は、実質的に、厚み方向に垂直な平坦面をなしていてよい。厚み方向において第２のバッファ層６が不純物ピーク濃度を有する位置の集合は、実質的に、厚み方向に垂直な平坦面をなしていていよい。第１のバッファ層５の不純物ピーク濃度（図４参照）は、好ましくは１．０×１０１６／ｃｍ３以上であり、より好ましくは１．０×１０１７／ｃｍ３以上である。
【】
図５は、図３の第１のバッファ層５の平面レイアウトを示す概略的な図である。厚み方向に垂直な平面レイアウトにおいて第１のバッファ層５が選択的に形成されることによって、第１のバッファ層５が厚み方向において不純物ピーク濃度（図４参照）を有する位置は、平面レイアウトにおいて分布部ＰＤａおよび非分布部ＰＤｂを有する分布面ＰＤをなしている。非分布部ＰＤｂは、平面レイアウトにおいて第２のバッファ層６の不純物ピーク濃度が観察されるものの、第１のバッファ層５の厚み方向における不純物ピーク濃度が観察されない部分である（図４の右上に示された線ａ２－ａ２に沿う濃度プロファイルを参照）。第１のバッファ層５の不純物ピーク濃度の分布面ＰＤにおいて分布部ＰＤａが占める面積は５％以上９０％以下であることが好ましい。
【】
非分布部ＰＤｂは離間距離ＤＳよりも小さい実効幅ＷＤを有している。すなわち、以下の不等式ＷＤ＜ＤＳが満たされている。実効幅ＷＤは平面レイアウトの非分布部ＰＤｂにおける分布部ＰＤａからの最遠距離の倍である。最遠距離は、非分布部ＰＤｂにおける分布部ＰＤａからの最遠位置ＦＲと、分布部ＰＤａとの間の距離である。
【】
なお図５の平面レイアウトにおいては、非分布部ＰＤｂは円形の形状を有しており、最遠位置ＦＲはこの円形の中心に対応する。よってこの平面レイアウトにおいては、最遠距離はこの円形の半径に対応し、実効幅ＷＤはこの円形の直径に対応する。なお変形例として、図５に示された分布部ＰＤａと非分布部ＰＤｂとを互いに入れ替えた平面レイアウトが適用されてもよい。この変形例の平面レイアウトは、最遠位置ＦＲｍと、実効幅ＷＤｍとを有する。
【】
図６は、第１のバッファ層５の非分布部ＰＤｂ（図５）を通る空乏層の先端ＥＤの延びを示す概略的な部分断面図である。厚み方向における第２のバッファ層６の方への空乏層の先端ＥＤの延びは、非分布部ＰＤｂにおいて、最も進行しやすい。この進行の程度は実効幅ＷＤの大きさに依存する。具体的には、実効幅ＷＤを小さくすることによって、空乏層の先端ＥＤの進行を抑えることができる。
【】
第１のバッファ層５はリンギングを抑制する機能を得る目的で設けられている。この機能は、本発明者らの検討によれば、非分布部ＰＤｂが存在しても、必ずしも大きく損なわれるわけではない。一方で、本発明者らの検討によれば、空乏層の先端ＥＤが第２のバッファ層６に到達してしまうと、リンギングの発生につながる。そこで、空乏層の先端ＥＤを第２のバッファ層６に到達しにくくすることが必要である。前述の不等式ＷＤ＜ＤＳは、この必要性によるものである。
【】
図７は、第１のバッファ層５の不純物ピーク濃度を１×１０１６／ｃｍ３とし、かつ第１のバッファ層５の非分布部ＰＤｂの実効幅ＷＤを１０μｍとしつつ、厚み方向における第１のバッファ層５と第２のバッファ層６との間の離間距離ＤＳを５μｍ（実線）、１０μｍ（破線）、２０μｍ（一点鎖線）の各々とした場合の、半導体装置１００のターンオフにおけるコレクタ・エミッタ間電圧ＶＣＥの時間変化についてのシミュレーション結果を示すグラフ図である。この結果によれば、ＷＤ＜ＤＳに対応する一点鎖線の条件においてリンギングが防止されることがわかる。
【】
図８は、第１のバッファ層５の非分布部ＰＤｂの実効幅ＷＤを１０μｍとし、かつ厚み方向における第１のバッファ層５と第２のバッファ層６との間の離間距離ＤＳを２０μｍとしつつ、第１のバッファ層５の不純物ピーク濃度を１×１０１５／ｃｍ３（実線）、１×１０１６／ｃｍ３（破線）および１×１０１７／ｃｍ３（一点鎖線）の各々とした場合の、半導体装置１００のターンオフにおけるコレクタ・エミッタ間電圧ＶＣＥの時間変化についてのシミュレーション結果を示すグラフ図である。この結果によれば、リンギングを抑制する効果は、第１のバッファ層５の不純物ピーク濃度が１×１０１６／ｃｍ３（破線）の条件の方が、第１のバッファ層５の不純物ピーク濃度が１×１０１５／ｃｍ３（実線）の条件に比して、顕著となっている。よって、第１のバッファ層５の不純物ピーク濃度は、１×１０１６／ｃｍ３以上であることが好ましく、リンギング抑制の観点では理想的には１×１０１７／ｃｍ３以上であることがより好ましい。
【】
図９は、実施の形態１における半導体装置１００の製造方法の一工程を示す概略的な部分断面図である。この工程において、半導体基板ＳＢの下面ＳＦ２から半導体基板ＳＢ内へ、注入マスク１２を用いることによって平面レイアウトにおいて選択的に不純物が注入される。言い換えれば、注入マスク１２を用いてのイオン注入が行われる。これにより、第１のバッファ層５（図３）となる領域に、不純物が注入された層５Ｐが形成される。注入マスク１２はフォトレジストを用いて形成されてよい。不純物の注入方向（矢印１３）は、おおよそ単一の方向のみであってよい。なお図９において注入マスク１２と下面ＳＦ２との間に空間が介在しているが、注入マスク１２は下面ＳＦ２上に直接設けられてもよい。その後、層５Ｐを加熱することによって不純物を活性化することにより、第１のバッファ層５が形成される。
【】
比較的深い位置に不純物を添加する方法としては、プロトン注入を用いるのが好適である。注入されたプロトンを加熱することによって、水素誘起ドナーを形成することができ、この場合、第１のバッファ層５は水素誘起ドナーを有する。具体的には、第１のバッファ層５の分布部ＰＤａは水素誘起ドナーを有する。一方で、第１のバッファ層５の非分布部ＰＤｂは水素誘起ドナーを有する必要はない。水素誘起ドナーの濃度は、例えば、広がり抵抗（Ｓｐｒｅａｄｉｎｇ Ｒｅｓｉｓｔａｎｃｅ：ＳＲ）法を用いて評価することができる。
【】
上記のように下面ＳＦ２からのイオン注入、具体的にはプロトン注入によって第１のバッファ層５が形成された場合、プロトンが通過した領域に欠陥が発生し、その結果、当該領域の抵抗が高くなる。この影響によって、第１のバッファ層５と下面ＳＦ２との間でのドリフト層３の抵抗率は、第１のバッファ層５と上面ＳＦ１との間のドリフト層３の抵抗率よりも高くなる。
【】
なお上記以外の工程については、ＩＧＢＴの製造における通常の工程が適用されてよいので、その説明を省略する。
【】
本実施の形態によれば、第１に、第１のバッファ層５の実効的な不純物濃度を、第１のバッファ層５の実際の不純物濃度によってだけでなく、第１のバッファ層５が平面レイアウトにおいて選択的に設けられていることによっても調整することができる。これにより、厚み方向における不純物濃度プロファイルの調整を過度に複雑化することなく、リンギングを抑制しやすくなる。第２に、平面レイアウトにおいて、第１のバッファ層５の非分布部ＰＤｂの実効幅ＷＤは、厚み方向における第１のバッファ層５と第２のバッファ層６との間の離間距離ＤＳよりも小さい。これにより、第１のバッファ層５の非分布部ＰＤｂを通って延びる空乏層が、第２のバッファ層６まで到達しにくくなる。よって、第２のバッファ層６への当該空乏層の到達に起因してのリンギングの発生が防止される。これら理由により、リンギングを抑制しつつ、半導体装置を容易に製造することができる。
【】
第１のバッファ層５の不純物ピーク濃度は、１．０×１０１６／ｃｍ３以上であることが好ましい。これにより、空乏層の延びを、より確実に抑制することができる。第１のバッファ層５の不純物ピーク濃度は、１．０×１０１７／ｃｍ３以上であることが、より好ましい。これにより、空乏層の延びを、より十分に抑制することができる。なお、第１のバッファ層５が半導体基板ＳＢの下面ＳＦ２からの不純物注入によって形成される場合、当該注入に起因して半導体基板ＳＢの下面ＳＦ２と第１のバッファ層５との間に欠陥が形成される。本実施の形態においては、具体的には、プロトン注入工程においてプロトンが通過した領域に欠陥が形成される。当該欠陥は、空乏層に含まれることによって高電圧が印加されると、リーク電流の原因となる電子およびホールの発生源となる。これを防止する観点でも、第１のバッファ層５の不純物濃度を、上述のように、ある程度高くしておくことが好ましい。
【】
第１のバッファ層５の不純物ピーク濃度の分布面ＰＤにおいて分布部ＰＤａが占める面積は５％以上であることが好ましい。これにより、ベース層４から延びる空乏層の先端ＥＤ（図６）を第１のバッファ層５が止める機能を、より十分に確保することができる。
【】
第１のバッファ層５の不純物ピーク濃度の分布面ＰＤにおいて分布部ＰＤａが占める面積は９０％以下であってよい。これにより、電気特性の悪化（例えば、導通抵抗の増大）を十分に避けやすくなる。
【】
なお本実施の形態においては、ＩＧＢＴである半導体装置１００について説明したが、半導体装置はＩＧＢＴに加えて他の素子を含んでいてよい。例えば、ＩＧＢＴとフリーホイールダイオードとを含むことによって、半導体装置は逆導通絶縁ゲートバイポーラトランジスタ（Ｒｅｖｅｒｓｅ－Ｃｏｎｄｕｃｔｉｖｅ Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：ＲＣ－ＩＧＢＴ）とされる。また半導体装置は、ＩＧＢＴとは異なるトランジスタであってもよく、例えば、金属－絶縁体－半導体電界効果トランジスタ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＭＩＳＦＥＴ）であってよい。なおＭＩＳＦＥＴは金属－酸化物－半導体電界効果トランジスタ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）であってよい。
【】
＜実施の形態２＞
図１０は、実施の形態２における第１のバッファ層５の平面レイアウトを示す概略的な図である。本実施の形態２においては、図５（実施の形態１）の場合と異なり、非分布部ＰＤｂは正方形の形状を有しており、最遠位置ＦＲはこの正方形の中心に対応する。よってこの平面レイアウトにおいては、最遠距離はこの正方形の辺の長さの半分に対応し、実効幅ＷＤはこの正方形の辺の長さに対応する。正方形に代わって長方形が用いられてもよく、その場合、実効幅ＷＤは短辺の長さに対応する。なお変形例として、図１０に示された分布部ＰＤａと非分布部ＰＤｂとを互いに入れ替えた平面レイアウトが適用されてもよい。この変形例の平面レイアウトは、最遠位置ＦＲｍと、実効幅ＷＤｍとを有する。なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
図１０は、実施の形態２における第１のバッファ層５の平面レイアウトを示す概略的な図である。本実施の形態２においては、図５（実施の形態１）の場合と異なり、非分布部ＰＤｂは正方形の形状を有しており、最遠位置ＦＲはこの正方形の中心に対応する。よってこの平面レイアウトにおいては、最遠距離はこの正方形の辺の長さの半分に対応し、実効幅ＷＤはこの正方形の辺の長さに対応する。正方形に代わって長方形が用いられてもよく、その場合、実効幅ＷＤは短辺の長さに対応する。なお変形例として、図１０に示された分布部ＰＤａと非分布部ＰＤｂとを互いに入れ替えた平面レイアウトが適用されてもよい。この変形例の平面レイアウトは、最遠位置ＦＲｍと、実効幅ＷＤｍとを有する。なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【】
＜実施の形態３＞
図１１は、実施の形態３における第１のバッファ層５の平面レイアウトを示す概略的な図である。本実施の形態３においては、図５（実施の形態１）の場合と異なり、分布部ＰＤａと非分布部ＰＤｂとがストライプ形状を構成している。よって非分布部ＰＤｂは帯形状を有しており、最遠位置ＦＲはこの帯形状の中央を帯形状に沿って延びる直線（図示せず）に対応する。よってこの平面レイアウトにおいては、最遠距離はこの帯形状の幅の半分に対応し、実効幅ＷＤはこの帯形状の幅に対応する。なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
図１１は、実施の形態３における第１のバッファ層５の平面レイアウトを示す概略的な図である。本実施の形態３においては、図５（実施の形態１）の場合と異なり、分布部ＰＤａと非分布部ＰＤｂとがストライプ形状を構成している。よって非分布部ＰＤｂは帯形状を有しており、最遠位置ＦＲはこの帯形状の中央を帯形状に沿って延びる直線（図示せず）に対応する。よってこの平面レイアウトにおいては、最遠距離はこの帯形状の幅の半分に対応し、実効幅ＷＤはこの帯形状の幅に対応する。なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【】
＜実施の形態４＞
図１２は、実施の形態４における第１のバッファ層５の平面レイアウトを示す概略的な図である。本実施の形態４においては、図５（実施の形態１）の場合と異なり、非分布部ＰＤｂは複雑な形状を有しており、前述の実施の形態１で述べた定義に基づいて、最遠距離ＤＦおよび最遠位置ＦＲが図示されている。なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
図１２は、実施の形態４における第１のバッファ層５の平面レイアウトを示す概略的な図である。本実施の形態４においては、図５（実施の形態１）の場合と異なり、非分布部ＰＤｂは複雑な形状を有しており、前述の実施の形態１で述べた定義に基づいて、最遠距離ＤＦおよび最遠位置ＦＲが図示されている。なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【】
＜実施の形態５＞
図１３は、実施の形態５における半導体装置３００の構成を示す概略的な部分断面図である。この半導体装置３００は、半導体装置１００（図３：実施の形態１）と異なり、ダイオードである。半導体装置３００（図１３）は、ベース層４およびｐ型コレクタ層１９（図３）のそれぞれに代わって、ｐ型アノード層２６（本実施の形態におけるベース層）およびｎ＋カソード層２７を有している。また半導体装置３００（図１３）はトレンチゲート２１および層間絶縁膜１６（図３）を必要としない。なお、上記以外の構成については、上述した実施の形態１～４のいずれかの構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。本実施の形態５によれば、実施の形態１～４とほぼ同様の効果が、ダイオードの場合において得られる。
図１３は、実施の形態５における半導体装置３００の構成を示す概略的な部分断面図である。この半導体装置３００は、半導体装置１００（図３：実施の形態１）と異なり、ダイオードである。半導体装置３００（図１３）は、ベース層４およびｐ型コレクタ層１９（図３）のそれぞれに代わって、ｐ型アノード層２６（本実施の形態におけるベース層）およびｎ＋カソード層２７を有している。また半導体装置３００（図１３）はトレンチゲート２１および層間絶縁膜１６（図３）を必要としない。なお、上記以外の構成については、上述した実施の形態１～４のいずれかの構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。本実施の形態５によれば、実施の形態１～４とほぼ同様の効果が、ダイオードの場合において得られる。
【】
＜実施の形態６＞
図１４は、実施の形態６における半導体装置１０１の構成を示す概略的な部分断面図である。半導体装置１０１は、半導体装置１００（図３）の構成に加えてさらに、ｎ型の第３のバッファ層１０を有している。第３のバッファ層１０は、第１のバッファ層５と第２のバッファ層６との間に設けられている。第３のバッファ層１０は、ドリフト層３よりも不純物濃度が高い。なお、上記以外の構成については、上述した実施の形態１～３の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。なお本実施の形態における第３のバッファ層１０は、実施の形態４の半導体装置３００にも適用されてよい。本実施の形態によれば、リンギングを抑制する効果をより高めることができる。
図１４は、実施の形態６における半導体装置１０１の構成を示す概略的な部分断面図である。半導体装置１０１は、半導体装置１００（図３）の構成に加えてさらに、ｎ型の第３のバッファ層１０を有している。第３のバッファ層１０は、第１のバッファ層５と第２のバッファ層６との間に設けられている。第３のバッファ層１０は、ドリフト層３よりも不純物濃度が高い。なお、上記以外の構成については、上述した実施の形態１～３の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。なお本実施の形態における第３のバッファ層１０は、実施の形態４の半導体装置３００にも適用されてよい。本実施の形態によれば、リンギングを抑制する効果をより高めることができる。
【】
＜実施の形態７＞
図１５は、実施の形態７における半導体装置１０２の構成を示す概略的な部分断面図である。半導体装置１０２（図１５）においては、半導体装置１０１（図１４：実施の形態６）と異なり、平面レイアウトにおいて第３のバッファ層１０が選択的に形成されている。これによって、第３のバッファ層１０が厚み方向において不純物ピーク濃度を有する位置は、平面レイアウトにおいて分布部および非分布部を有する分布面をなしている。平面レイアウトにおいて、第３のバッファ層１０の分布部は第１のバッファ層５の非分布部ＰＤｂと重なりを有しており、かつ第３のバッファ層１０の非分布部は第１のバッファ層５の分布部ＰＤａと重なりを有している。平面レイアウトにおいて、第３のバッファ層１０の分布部の面積は、第１のバッファ層５の分布部ＰＤａの面積よりも大きいことが好ましい。
図１５は、実施の形態７における半導体装置１０２の構成を示す概略的な部分断面図である。半導体装置１０２（図１５）においては、半導体装置１０１（図１４：実施の形態６）と異なり、平面レイアウトにおいて第３のバッファ層１０が選択的に形成されている。これによって、第３のバッファ層１０が厚み方向において不純物ピーク濃度を有する位置は、平面レイアウトにおいて分布部および非分布部を有する分布面をなしている。平面レイアウトにおいて、第３のバッファ層１０の分布部は第１のバッファ層５の非分布部ＰＤｂと重なりを有しており、かつ第３のバッファ層１０の非分布部は第１のバッファ層５の分布部ＰＤａと重なりを有している。平面レイアウトにおいて、第３のバッファ層１０の分布部の面積は、第１のバッファ層５の分布部ＰＤａの面積よりも大きいことが好ましい。
【】
図１５に示された例においては、平面レイアウトにおいて、第１のバッファ層５の分布部ＰＤａと第３のバッファ層１０の非分布部がおおよそ同じであり、かつ、第１のバッファ層５の非分布部ＰＤｂと第３のバッファ層１０の分布部がおおよそ同じである。言い換えれば、第３のバッファ層１０の分布面のパターンは、第１のバッファ層５の分布面ＰＤのパターンをおおよそ反転したものに対応している。
【】
図１６は、半導体装置１０２の製造方法の一工程を示す概略的な部分断面図である。この工程において、半導体基板ＳＢの下面ＳＦ２から半導体基板ＳＢ内へ、十分に薄い注入マスク１２Ｍまたは十分に高い加速電圧を用いることによって、注入マスク１２Ｍの開口部を経由する不純物注入と、注入マスク１２Ｍの非開口部内を通過することによって注入エネルギーが減衰された不純物注入と、が同時に行われる。具体的には、第１のバッファ層５および第３のバッファ層１０（図１５）のそれぞれが形成されることになる領域に、不純物が注入された層５Ｐおよび層１０Ｐが形成される。不純物の注入方向（矢印１３）は、おおよそ単一の方向のみであってよい。注入マスク１２Ｍはフォトレジストを用いて形成されてよい。なお図１６において注入マスク１２Ｍと下面ＳＦ２との間に空間が介在しているが、注入マスク１２Ｍは下面ＳＦ２上に直接設けられてもよい。その後、層５Ｐおよび層１０Ｐを加熱することによって不純物を活性化することにより、第１のバッファ層５および第３のバッファ層１０が形成される。
【】
比較的深い位置に不純物を添加する方法としては、プロトン注入を用いるのが好適である。注入されたプロトンを加熱することによって、水素誘起ドナーを形成することができ、この場合、第１のバッファ層５および第３のバッファ層１０は水素誘起ドナーを有する。
【】
図１７は、図１６の変形例を示す概略的な部分断面図である。本変形例においては、注入マスク１２を用いつつ、不純物の注入方向（矢印１３）を変えての注入が行われる。言い換えれば、同じ注入マスク１２を用いつつ、注入角度を変えての不純物注入が行われる。図１７に示された例においては、下面ＳＦ２へのほぼ垂直な注入によって層５Ｐが形成され、また、下面ＳＦ２への斜め注入によって層１０Ｐが形成される。
【】
なお、上記以外の構成については、上述した実施の形態６の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。なお本実施の形態における第３のバッファ層１０は、実施の形態４の半導体装置３００にも適用されてよい。
【】
本実施の形態によれば、第１のバッファ層５と、第３のバッファ層１０と、の２つのバッファ層を、これらへ異なる分布を付与しつつ、１つの注入マスクで形成することができる。前述の実施の形態６と異なり本実施の形態７においては第３のバッファ層１０も平面レイアウトにおいて選択的に形成されており、これによって第３のバッファ層１０の実効的な濃度を調整することができる。
【】
平面レイアウトにおいて、第３のバッファ層１０の分布部の面積は、第１のバッファ層５の分布部ＰＤａの面積よりも大きいことが好ましい。これにより、第１のバッファ層５に比して第３のバッファ層１０の実効的な濃度を高めることができる。よって、ベース層４から第２のバッファ層６の方へと空乏層が延びる方向に対応して、実効的な不純物濃度が高められた構成を得やすく、これにより空乏層の延びを緩やかに止めることができる。よって、リンギングを抑制する効果が、より高められる。なお、第３のバッファ層１０が平面レイアウトにおいて部分的にのみ形成されていることも、空乏層の延びを緩やかに止めることに寄与する。
【】
上記の実施の形態１～７においては半導体装置がＩＧＢＴまたはダイオードの場合について詳述したが、半導体装置はこれらに限定されるものではない。また第１の導電型がｎ型でありかつ第２の導電型がｐ型である場合について詳述したが、これらの導電型が入れ替えられも動作する半導体装置については、第１の導電型がｐ型であってよくかつ第２の導電型がｎ型であってよい。
【】
なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
【】
＜付記＞
以下、本開示の諸態様を付記としてまとめて記載する。
以下、本開示の諸態様を付記としてまとめて記載する。
【】
（付記１）
第１の主面（ＳＦ１）と、厚み方向において前記第１の主面（ＳＦ１）に対向する第２の主面（ＳＦ２）とを有する半導体基板（ＳＢ）に設けられた第１の導電型のドリフト層（３）と、
前記半導体基板（ＳＢ）の前記第１の主面（ＳＦ１）と前記ドリフト層（３）との間に設けられ、前記ドリフト層（３）よりも不純物濃度が高い第２の導電型のベース層（４）と、
前記ドリフト層（３）の中に設けられ、前記ドリフト層（３）よりも不純物濃度が高い前記第１の導電型の第１のバッファ層（５）と、
前記半導体基板（ＳＢ）の前記第２の主面（ＳＦ２）と前記第１のバッファ層（５）との間に設けられ、前記ドリフト層（３）よりも不純物濃度が高い前記第１の導電型の第２のバッファ層（６）と、
を備え、
前記厚み方向において、前記第１のバッファ層（５）が不純物ピーク濃度を有する位置と前記第２のバッファ層（６）が不純物ピーク濃度を有する位置との間に離間距離（ＤＳ）が設けられており、
前記厚み方向に垂直な平面レイアウトにおいて前記第１のバッファ層（５）が選択的に形成されることによって、前記第１のバッファ層（５）が前記厚み方向において前記不純物ピーク濃度を有する位置は、前記平面レイアウトにおいて分布部（ＰＤａ）および非分布部（ＰＤｂ）を有する分布面（ＰＤ）をなしており、前記非分布部（ＰＤｂ）は前記離間距離（ＤＳ）よりも小さい実効幅（ＷＤ）を有しており、前記実効幅（ＷＤ）は前記平面レイアウトの前記非分布部（ＰＤｂ）における前記分布部（ＰＤａ）からの最遠距離の倍である、半導体装置（１００～１０２，３００）。
第１の主面（ＳＦ１）と、厚み方向において前記第１の主面（ＳＦ１）に対向する第２の主面（ＳＦ２）とを有する半導体基板（ＳＢ）に設けられた第１の導電型のドリフト層（３）と、
前記半導体基板（ＳＢ）の前記第１の主面（ＳＦ１）と前記ドリフト層（３）との間に設けられ、前記ドリフト層（３）よりも不純物濃度が高い第２の導電型のベース層（４）と、
前記ドリフト層（３）の中に設けられ、前記ドリフト層（３）よりも不純物濃度が高い前記第１の導電型の第１のバッファ層（５）と、
前記半導体基板（ＳＢ）の前記第２の主面（ＳＦ２）と前記第１のバッファ層（５）との間に設けられ、前記ドリフト層（３）よりも不純物濃度が高い前記第１の導電型の第２のバッファ層（６）と、
を備え、
前記厚み方向において、前記第１のバッファ層（５）が不純物ピーク濃度を有する位置と前記第２のバッファ層（６）が不純物ピーク濃度を有する位置との間に離間距離（ＤＳ）が設けられており、
前記厚み方向に垂直な平面レイアウトにおいて前記第１のバッファ層（５）が選択的に形成されることによって、前記第１のバッファ層（５）が前記厚み方向において前記不純物ピーク濃度を有する位置は、前記平面レイアウトにおいて分布部（ＰＤａ）および非分布部（ＰＤｂ）を有する分布面（ＰＤ）をなしており、前記非分布部（ＰＤｂ）は前記離間距離（ＤＳ）よりも小さい実効幅（ＷＤ）を有しており、前記実効幅（ＷＤ）は前記平面レイアウトの前記非分布部（ＰＤｂ）における前記分布部（ＰＤａ）からの最遠距離の倍である、半導体装置（１００～１０２，３００）。
【】
（付記２）
前記第１のバッファ層（５）の前記不純物ピーク濃度は、１．０×１０１６／ｃｍ３以上である、付記１に記載の半導体装置（１００～１０２，３００）。
前記第１のバッファ層（５）の前記不純物ピーク濃度は、１．０×１０１６／ｃｍ３以上である、付記１に記載の半導体装置（１００～１０２，３００）。
【】
（付記３）
前記第１のバッファ層（５）の前記不純物ピーク濃度は、１．０×１０１７／ｃｍ３以上である、付記１または２に記載の半導体装置（１００～１０２，３００）。
前記第１のバッファ層（５）の前記不純物ピーク濃度は、１．０×１０１７／ｃｍ３以上である、付記１または２に記載の半導体装置（１００～１０２，３００）。
【】
（付記４）
前記第１のバッファ層（５）の前記不純物ピーク濃度の前記分布面（ＰＤ）において前記分布部（ＰＤａ）が占める面積は５％以上である、付記１から３のいずれか１項に記載の半導体装置（１００～１０２，３００）。
前記第１のバッファ層（５）の前記不純物ピーク濃度の前記分布面（ＰＤ）において前記分布部（ＰＤａ）が占める面積は５％以上である、付記１から３のいずれか１項に記載の半導体装置（１００～１０２，３００）。
【】
（付記５）
前記第１のバッファ層（５）の前記不純物ピーク濃度の前記分布面（ＰＤ）において前記分布部（ＰＤａ）が占める面積は９０％以下である、付記１から４のいずれか１項に記載の半導体装置（１００～１０２，３００）。
前記第１のバッファ層（５）の前記不純物ピーク濃度の前記分布面（ＰＤ）において前記分布部（ＰＤａ）が占める面積は９０％以下である、付記１から４のいずれか１項に記載の半導体装置（１００～１０２，３００）。
【】
（付記６）
前記第１のバッファ層（５）と前記第２のバッファ層（６）との間に、前記ドリフト層（３）よりも不純物濃度が高い前記第１の導電型の第３のバッファ層（１０）をさらに備える、付記１から５のいずれか１項に記載の半導体装置（１０１，１０２）。
前記第１のバッファ層（５）と前記第２のバッファ層（６）との間に、前記ドリフト層（３）よりも不純物濃度が高い前記第１の導電型の第３のバッファ層（１０）をさらに備える、付記１から５のいずれか１項に記載の半導体装置（１０１，１０２）。
【】
（付記７）
前記平面レイアウトにおいて前記第３のバッファ層（１０）が選択的に形成されることによって、前記第３のバッファ層（１０）が前記厚み方向において不純物ピーク濃度を有する位置は、前記平面レイアウトにおいて分布部および非分布部を有する分布面をなしており、
前記平面レイアウトにおいて、前記第３のバッファ層（１０）の前記分布部は前記第１のバッファ層（５）の前記非分布部（ＰＤｂ）と重なりを有しており、かつ前記第３のバッファ層（１０）の前記非分布部は前記第１のバッファ層（５）の前記分布部（ＰＤａ）と重なりを有している、
付記６に記載の半導体装置（１０２）。
前記平面レイアウトにおいて前記第３のバッファ層（１０）が選択的に形成されることによって、前記第３のバッファ層（１０）が前記厚み方向において不純物ピーク濃度を有する位置は、前記平面レイアウトにおいて分布部および非分布部を有する分布面をなしており、
前記平面レイアウトにおいて、前記第３のバッファ層（１０）の前記分布部は前記第１のバッファ層（５）の前記非分布部（ＰＤｂ）と重なりを有しており、かつ前記第３のバッファ層（１０）の前記非分布部は前記第１のバッファ層（５）の前記分布部（ＰＤａ）と重なりを有している、
付記６に記載の半導体装置（１０２）。
【】
（付記８）
前記平面レイアウトにおいて、前記第３のバッファ層（１０）の前記分布部の面積は、前記第１のバッファ層（５）の前記分布部（ＰＤａ）の面積よりも大きい、付記７に記載の半導体装置（１０２）。
前記平面レイアウトにおいて、前記第３のバッファ層（１０）の前記分布部の面積は、前記第１のバッファ層（５）の前記分布部（ＰＤａ）の面積よりも大きい、付記７に記載の半導体装置（１０２）。
【】
（付記９）
前記第１のバッファ層（５）と前記第２の主面（ＳＦ２）との間での前記ドリフト層（３）の抵抗率は、前記第１のバッファ層（５）と前記第１の主面（ＳＦ１）との間の前記ドリフト層（３）の抵抗率よりも高い、付記１から８のいずれか１項に記載の半導体装置（１００～１０２，３００）。
前記第１のバッファ層（５）と前記第２の主面（ＳＦ２）との間での前記ドリフト層（３）の抵抗率は、前記第１のバッファ層（５）と前記第１の主面（ＳＦ１）との間の前記ドリフト層（３）の抵抗率よりも高い、付記１から８のいずれか１項に記載の半導体装置（１００～１０２，３００）。
【】
（付記１０）
前記第１の導電型はｎ型であり、かつ前記第２の導電型はｐ型であり、前記第１のバッファ層（５）は水素誘起ドナーを有している、付記１から９のいずれか１項に記載の半導体装置（１００～１０２，３００）。
前記第１の導電型はｎ型であり、かつ前記第２の導電型はｐ型であり、前記第１のバッファ層（５）は水素誘起ドナーを有している、付記１から９のいずれか１項に記載の半導体装置（１００～１０２，３００）。
【】
（付記１１）
前記半導体装置（１００～１０２，３００）は、絶縁ゲートバイポーラトランジスタ、金属－絶縁体－半導体電界効果トランジスタ、ダイオード、または逆導通絶縁ゲートバイポーラトランジスタを含む、付記１から１０のいずれか１項に記載の半導体装置（１００～１０２，３００）。
前記半導体装置（１００～１０２，３００）は、絶縁ゲートバイポーラトランジスタ、金属－絶縁体－半導体電界効果トランジスタ、ダイオード、または逆導通絶縁ゲートバイポーラトランジスタを含む、付記１から１０のいずれか１項に記載の半導体装置（１００～１０２，３００）。
【】
（付記１２）
前記半導体基板（ＳＢ）をなす半導体材料は、Ｓｉ、ＳｉＣ、ＧａＮ、ＧａＡｓ、ＧａＯ、またはダイヤモンドである、付記１から１１のいずれか１項に記載の半導体装置（１００～１０２，３００）。
前記半導体基板（ＳＢ）をなす半導体材料は、Ｓｉ、ＳｉＣ、ＧａＮ、ＧａＡｓ、ＧａＯ、またはダイヤモンドである、付記１から１１のいずれか１項に記載の半導体装置（１００～１０２，３００）。
【】
（付記１３）
付記１から１２のいずれか１項に記載の半導体装置（１００～１０２，３００）を製造する、半導体装置の製造方法であって、
前記半導体基板（ＳＢ）の前記第２の主面（ＳＦ２）から前記半導体基板（ＳＢ）内へ、注入マスク（１２，１２Ｍ）を用いることによって前記平面レイアウトにおいて選択的に不純物を注入する工程と、
加熱によって前記不純物を活性化することにより、前記第１のバッファ層（５）を形成する工程と、
を備える、半導体装置（１００～１０２，３００）の製造方法。
付記１から１２のいずれか１項に記載の半導体装置（１００～１０２，３００）を製造する、半導体装置の製造方法であって、
前記半導体基板（ＳＢ）の前記第２の主面（ＳＦ２）から前記半導体基板（ＳＢ）内へ、注入マスク（１２，１２Ｍ）を用いることによって前記平面レイアウトにおいて選択的に不純物を注入する工程と、
加熱によって前記不純物を活性化することにより、前記第１のバッファ層（５）を形成する工程と、
を備える、半導体装置（１００～１０２，３００）の製造方法。
【】
（付記１４）
前記注入マスク（１２，１２Ｍ）はフォトレジストを用いて形成される、付記１３に記載の半導体装置（１００～１０２，３００）の製造方法。
前記注入マスク（１２，１２Ｍ）はフォトレジストを用いて形成される、付記１３に記載の半導体装置（１００～１０２，３００）の製造方法。
【符号の説明】
【】
３ ドリフト層、４ ベース層、５ 第１のバッファ層、６ 第２のバッファ層、１０ 第３のバッファ層、１２，１２Ｍ 注入マスク、１５ 第１の主電極、２０ 第２の主電極、２６ ｐ型アノード層（ベース層）、１００～１０２，３００ 半導体装置、ＤＳ 離間距離、ＰＤ 分布面、ＰＤａ 分布部、ＰＤｂ 非分布部、ＳＢ 半導体基板、ＳＦ１ 上面（第１の主面）、ＳＦ２ 下面（第２の主面）、ＷＤ 実効幅。
【図】
【図】
【図】
【図】
【図】
【図】
【図】
【図】
【図】
【図】
【図】
【図】
【図】
【図】
【図】
【図】
【図】