▶ 京東方科技集團股▲ふん▼有限公司の特許一覧 ▶ 北京京▲東▼方▲顯▼示技▲術▼有限公司の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-05-11
(54)【発明の名称】アレイ基板及びその製造方法、タッチ表示装置
(51)【国際特許分類】
G06F 3/041 20060101AFI20230501BHJP
G06F 3/044 20060101ALI20230501BHJP
【ＦＩ】
G06F3/041 422
G06F3/041 412
G06F3/044 126
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2021568954
(86)(22)【出願日】2021-02-02
(85)【翻訳文提出日】2021-11-18
(86)【国際出願番号】 CN2021074896
(87)【国際公開番号】W WO2021196871
(87)【国際公開日】2021-10-07
(31)【優先権主張番号】202010242031.3
(32)【優先日】2020-03-31
(33)【優先権主張国・地域又は機関】CN
(81)【指定国・地域】
(71)【出願人】
【識別番号】510280589
【氏名又は名称】京東方科技集團股▲ふん▼有限公司
【氏名又は名称原語表記】ＢＯＥ ＴＥＣＨＮＯＬＯＧＹ ＧＲＯＵＰ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】Ｎｏ．１０ Ｊｉｕｘｉａｎｑｉａｏ Ｒｄ．，Ｃｈａｏｙａｎｇ Ｄｉｓｔｒｉｃｔ，Ｂｅｉｊｉｎｇ １０００１５，ＣＨＩＮＡ
(71)【出願人】
【識別番号】512116114
【氏名又は名称】北京京▲東▼方▲顯▼示技▲術▼有限公司
【氏名又は名称原語表記】ＢＥＩＪＩＮＧ ＢＯＥ ＤＩＳＰＬＡＹ ＴＥＣＨＮＯＬＯＧＹ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】Ｎｏ．１１８ Ｊｉｎｇｈａｉｙｉｌｕ，ＢＤＡ，Ｂｅｉｊｉｎｇ １００１７６，Ｐ．Ｒ．Ｃｈｉｎａ
(74)【代理人】
【識別番号】100108453
【弁理士】
【氏名又は名称】村山 靖彦
(74)【代理人】
【識別番号】100110364
【弁理士】
【氏名又は名称】実広 信哉
(72)【発明者】
【氏名】▲蘇▼ 秋杰
(72)【発明者】
【氏名】▲趙▼ 重▲陽▼
(72)【発明者】
【氏名】廖 燕平
(72)【発明者】
【氏名】▲孫▼ 志▲華▼
(72)【発明者】
【氏名】李 承▲ミン▼
(57)【要約】
本発明は、アレイ基板及びその製造方法、並びにタッチ表示装置を提供する。当該アレイ基板は、複数の第１信号線と、第１信号線と交差する複数の第２信号線と、第２信号線の延在方向に沿って延在する複数のタッチ信号線と、少なくとも一部のタッチ信号線に電気的に接続された複数のタッチセンシングブロックとを含む。各タッチセンシングブロックは、互いに電気的に接続されかつ互いに間隔をあけて配置されたタッチ電極を含み、タッチ信号線は、複数のタッチ信号線群に分けられ、各タッチ信号線群には隣接するタッチ信号線が含まれ、同じタッチ信号線群に含まれる隣接するタッチ信号線は、それぞれ同じ第２信号線の両側に位置し、当該隣接するタッチ信号線及び当該同じ第２信号線の両方は、隣接するタッチ電極の間に位置する部分を含み、当該隣接するタッチ信号線の所在する層は、当該同じ第２信号線の所在する層とは異なる。当該アレイ基板への負荷が小さい。
【特許請求の範囲】
【請求項1】
アレイ基板であって、ベース基板と、
前記ベース基板に位置する複数の第１信号線と、
前記ベース基板に位置する複数の第２信号線であって、前記ベース基板への正射影が前記複数の第１信号線の前記ベース基板への正射影と交差する複数の第２信号線と、
前記ベース基板に位置しかつ互いに間隔をあけて配置された複数のタッチセンシングブロックであって、それぞれが互いに電気的に接続されかつ互いに間隔をあけて配置された複数のタッチ電極を含む複数のタッチセンシングブロックと、
前記ベース基板に位置する複数のタッチ信号線であって、少なくとも一部がそれぞれ前記複数のタッチセンシングブロックに電気的に接続される複数のタッチ信号線とを含み、
前記複数のタッチ信号線は、前記複数の第２信号線の延在方向に沿って延在し、前記複数のタッチ信号線は、複数のタッチ信号線群に分けられ、各タッチ信号線群には隣接するタッチ信号線が含まれ、同じタッチ信号線群に含まれる前記隣接するタッチ信号線の前記ベース基板への正射影は、それぞれ同じ第２信号線の前記ベース基板への正射影の両側に位置し、前記隣接するタッチ信号線の正射影及び前記同じ第２信号線の正射影の両方は、隣接するタッチ電極の前記ベース基板への正射影の間に位置する部分を含み、前記隣接するタッチ信号線の所在する層は、前記同じ第２信号線の所在する層とは異なる、アレイ基板。
【請求項2】
各タッチ信号線は、複数の本体部と、複数の屈曲部とを含み、前記複数の本体部と前記複数の屈曲部とは、交互に設けられ、各本体部の前記ベース基板への正射影は、前記隣接するタッチ電極の前記ベース基板への正射影の間のエリアに位置する、請求項１に記載のアレイ基板。
【請求項3】
前記ベース基板に位置する複数のスイッチング素子をさらに含み、各スイッチング素子は、１つの屈曲部と前記同じ第２信号線との間のエリアに位置する、請求項２に記載のアレイ基板。
【請求項4】
前記複数の第１信号線には、複数の中空部が設けられ、且つ、少なくとも一部の中空部の前記ベース基板への正射影は、それぞれ前記屈曲部の前記ベース基板への正射影と重なっている、請求項２又は３に記載のアレイ基板。
【請求項5】
各タッチセンシングブロックは、順次配列された複数のタッチ電極群を含み、各タッチ電極群には間隔をあけて配置された複数のタッチ電極及び前記複数のタッチ電極に電気的に接続された第１延在部が含まれ、各タッチセンシングブロックは、複数の第２延在部をさらに含み、各第２延在部は、隣接するタッチ電極群の間に位置しかつ前記隣接するタッチ電極群に電気的に接続されている、請求項１～４のいずれか１項に記載のアレイ基板。
【請求項6】
前記第２信号線の延在方向に隣接するタッチセンシングブロックの間には１つの第１信号線及び第３延在部が設けられ、前記第３延在部は、前記隣接するタッチセンシングブロックのうちの一方に電気的に接続されかつ他方から絶縁され、前記第３延在部の前記ベース基板への正射影は、前記隣接するタッチセンシングブロックの間に位置する前記１つの第１信号線の前記ベース基板への正射影と交差している、請求項５に記載のアレイ基板。
【請求項7】
前記第２延在部及び前記第３延在部は、同じ層に位置し、前記第２延在部及び前記第３延在部の両方は、前記第２信号線の延在方向に沿って延在する、請求項６に記載のアレイ基板。
【請求項8】
前記複数の第１信号線には複数の中空部が設けられ、かつ、前記第２延在部及び前記第３延在部の前記ベース基板への正射影は、それぞれ一部の中空部の前記ベース基板への正射影と重なっている、請求項６又は７に記載のアレイ基板。
【請求項9】
前記アレイ基板は、共通電極層と、画素電極層とを含み、前記共通電極層は、前記ベース基板に直交する方向において前記ベース基板と前記画素電極層との間に位置し、前記共通電極層は、前記複数のタッチセンシングブロックにおけるタッチ電極を含み、前記画素電極層は、第１部分と、第２部分と、第３部分とを含み、前記第２延在部は、前記第１部分及び前記第２部分を介して前記隣接するタッチ電極群に電気的に接続され、前記第３延在部は、前記第３部分を介して前記隣接するタッチセンシングブロックのうちの前記一方に電気的に接続される、請求項６～８のいずれか１項に記載のアレイ基板。
【請求項10】
前記画素電極層は、第４部分をさらに含み、前記第１延在部は、前記第４部分を介して１つのタッチ信号線に電気的に接続されて、前記第１延在部を含むタッチセンシングブロックを前記１つのタッチ信号線に接続する、請求項９に記載のアレイ基板。
【請求項11】
前記第２延在部、前記第３延在部及び前記第２信号線は、同じ層に位置する、請求項９又は１０に記載のアレイ基板。
【請求項12】
前記アレイ基板は、前記ベース基板に設けられた共通電極層、第１導電層、第２導電層、第３導電層及び画素電極層を含み、前記共通電極層は、複数行のタッチ電極を含み、前記複数行のタッチ電極は、第１方向に沿って延在し、第２方向に沿って順次配列され、前記第２方向は、前記第１方向とは異なり、
前記第１導電層は、前記第１方向に沿って延在する前記複数の第１信号線と、前記第１方向に沿って延在する複数行の第１延在部とを含み、各行の第１延在部は、互いに切断されている複数の第１延在部を含み、各第１延在部は、同じ行のタッチ電極の一部に電気的に接続されて１つのタッチ電極群を形成し、前記複数の第１信号線は、前記複数行の第１延在部と交互に設けられかつ互いに絶縁され、
前記第２導電層は、前記第２方向に沿って延在する前記複数の第２信号線と、前記第２方向に沿って延在する複数列の延在部とを含み、前記複数列の延在部の少なくとも一部は、互いに切断された複数の第２延在部と、互いに切断された複数の第３延在部とを含み、前記第２方向に隣接する第２延在部の間には１行のタッチ電極が設けられ、各第２延在部は、前記第２方向に隣接するタッチ電極群に電気的に接続され、前記第２方向に隣接する第３延在部の間には複数行のタッチ電極が設けられ、各第３の延在部は、１つのタッチ電極群に電気的に接続され、これにより、前記複数行のタッチ電極、前記複数行の第１延在部及び前記複数列の延在部は、前記複数のタッチセンシングブロックに組み合わせられ、各タッチセンシングブロックは、互いに電気的に接続され、前記第２方向に順次配列された前記複数のタッチ電極群を含み、
前記第３導電層は、前記複数のタッチ信号線を含み、
前記画素電極層は、複数の画素電極層を含み、各タッチ信号線の前記ベース基板への正射影は、それに隣接する第２信号線と画素電極の前記ベース基板への正射影との間に位置する部分を含む、請求項９～１１のいずれか１項に記載のアレイ基板。
【請求項13】
前記アレイ基板は、共通電極層と、画素電極層とを含み、前記画素電極層は、前記ベース基板に直交する方向において前記ベース基板と前記共通電極層との間に位置し、前記共通電極層は、前記複数のタッチセンシングブロックにおけるタッチ電極と、前記第２延在部と、前記第３延在部とを含む、請求項６～８のいずれか１項に記載のアレイ基板。
【請求項14】
前記アレイ基板は、前記ベース基板に設けられた画素電極層と、第１導電層と、第２導電層と、第３導電層と、共通電極層とを含み、前記画素電極層は、複数の画素電極層を含み、
前記第１導電層は、前記複数の第１信号線と、複数行の第１延在部とを含み、前記複数の第１信号線と前記複数行の第１延在部の両方は、第１方向に沿って延在し、前記第１方向とは第２方向に沿って順次配列され、各行の第１延在部は、互いに切断されている複数の第１延在部を含み、前記複数の第１信号線は、前記複数行の第１延在部と交互に設けられかつ互いに絶縁され、
前記第２導電層は、前記第２方向に沿って延在する前記複数の第２信号線を含み、
前記第３導電層は、前記複数のタッチ信号線を含み、各タッチ信号線は、同じタッチセンシングブロックに含まれる前記複数のタッチ電極群内の第１延在部に電気的に接続され、
前記共通電極層は、前記タッチ電極と、前記第２延在部と、前記第３延在部とを含み、前記共通電極層に含まれる前記タッチ電極、前記第２延在部、前記第３延在部及び前記第１導電層に含まれる前記複数行の第１延在部は、前記複数のタッチセンシングブロックに組み合わせられる、請求項１３に記載のアレイ基板。
【請求項15】
前記アレイ基板は、前記ベース基板に順次位置する共通電極層及び画素電極層を含み、前記共通電極層は、前記複数のタッチ電極を含む、請求項１～８のいずれか１項に記載のアレイ基板。
【請求項16】
前記アレイ基板は、複数のサブ画素エリアを含み、各サブ画素エリアには前記複数のタッチセンシングブロックにおける１つのタッチ電極が設けられ、各タッチ電極は、１つのサブ画素エリアに位置する、請求項１～１５のいずれか１項に記載のアレイ基板。
【請求項17】
前記複数のタッチ信号線の数は、前記複数のタッチセンシングブロックの数よりも多く、前記複数のタッチ信号線は、複数の第１タッチ信号線及び複数の第２タッチ信号線を含み、前記複数の第１タッチ信号線は、それぞれ前記複数のタッチセンシングブロックに電気的に接続され、前記複数の第２タッチ信号線は、前記複数のタッチセンシングブロックから絶縁される、請求項１～１６のいずれか１項に記載のアレイ基板。
【請求項18】
タッチ表示装置であって、請求項１～１７のいずれか１項に記載のアレイ基板を含む、タッチ表示装置。
【請求項19】
アレイ基板の製造方法であって、ベース基板に位置する複数の第１信号線を形成するステップと、
前記ベース基板に位置する複数の第２信号線を形成するステップであって、前記複数の第２の信号線の前記ベース基板への正射影が前記複数の第１信号線の前記ベース基板への正射影と交差するステップと、
前記ベース基板に位置しかつ互いに間隔をあけて配置された複数のタッチセンシングブロックを形成するステップであって、各タッチセンシングブロックが互いに電気的に接続されかつ互いに間隔をあけて配置された複数のタッチ電極を含むステップと、
前記ベース基板に位置する複数のタッチ信号線を形成するステップであって、前記複数のタッチ信号線の少なくとも一部がそれぞれ前記複数のタッチセンシングブロックに電気的に接続されるステップとを含み、
前記複数のタッチ信号線は、前記複数の第２信号線の延在方向に沿って延在し、前記複数のタッチ信号線は、複数のタッチ信号線群に分けられ、各タッチ信号線群には隣接するタッチ信号線が含まれ、同じタッチ信号線群に含まれる前記隣接するタッチ信号線の前記ベース基板への正射影は、それぞれ同じ第２信号線の前記ベース基板への正射影の両側に位置し、前記隣接するタッチ信号線の正射影及び前記同じ第２信号線の正射影の両方は、隣接するタッチ電極の前記ベース基板への正射影の間に位置する部分を含み、前記隣接するタッチ信号線の所在する層は、前記同じ第２信号線の所在する層とは異なる、アレイ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
（関連出願の相互参照）
本出願は、２０２０年３月３１日に提出された出願番号が２０２０１０２４２０３１．３である中国特許出願に基づいて優先権を主張し、上記中国特許出願に開示された内容が全体として本願の一部に援用される。
本出願は、２０２０年３月３１日に提出された出願番号が２０２０１０２４２０３１．３である中国特許出願に基づいて優先権を主張し、上記中国特許出願に開示された内容が全体として本願の一部に援用される。
【0002】
本開示の実施例は、アレイ基板及びその製造方法、タッチ表示装置を提供する。
【背景技術】
【0003】
タッチスクリーンは、私たちの周りのいたるところにある。タッチスクリーンは、スペースを節約し、持ち運びやすく、人間とコンピュータとの対話性も優れている。様々なタッチスクリーンにおいて、静電容量式タッチスクリーンは、強い感度を有し、マルチタッチを実現できる等の利点で広く適用されている。
【0004】
静電容量式タッチスクリーンの動作原理は、基板の表面に導電性物質をタッチ電極として設け、タッチオブジェクト（例えばユーザの指）がタッチスクリーンに触れると、タッチポイントにあるタッチ電極の静電容量が変化し、その変化に応じてタッチスクリーン上のタッチポイントの位置を検出することができることである。
【0005】
静電容量式タッチ技術は、相互静電容量原理を使用したタッチ技術と、自己静電容量原理を使用したタッチ技術とに分けられてもよい。相互静電容量原理を使用したタッチ技術と比較して、自己静電容量原理を使用したタッチ技術のタッチセンシング精度及び信号対雑音比は、いずれも高い。
【0006】
インセルタッチスクリーンは、表示パネルのアレイ基板と対向基板との間にタッチ電極が設けられたタッチスクリーンである。インセルタッチスクリーンは、集積度が高く、より軽量で薄いため、幅広い応用の見通しを持っている。
【発明の概要】
【課題を解決するための手段】
【0007】
本開示の少なくとも１つの実施例によるアレイ基板は、ベース基板と、前記ベース基板に位置する複数の第１信号線と、前記ベース基板に位置する複数の第２信号線であって、前記ベース基板上の正射影が前記複数の第１信号線の前記ベース基板への正射影と交差する複数の第２信号線と、前記ベース基板に位置しかつ互いに間隔をあけて配置された複数のタッチセンシングブロックであって、それぞれが互いに電気的に接続されかつ互いに間隔をあけて配置された複数のタッチ電極を含む複数のタッチセンシングブロックと、前記ベース基板に位置する複数のタッチ信号線であって、少なくとも一部がそれぞれ前記複数のタッチセンシングブロックに電気的に接続されている複数のタッチ信号線とを含む。前記複数のタッチ信号線は、前記複数の第２信号線の延在方向に沿って延在し、前記複数のタッチ信号線は、複数のタッチ信号線群に分けられ、各タッチ信号線群には隣接するタッチ信号線が含まれ、同じタッチ信号線群に含まれる前記隣接するタッチ信号線の前記ベース基板への正射影は、それぞれ同じ第２信号線の前記ベース基板への正射影の両側に位置し、前記隣接するタッチ信号線の正射影及び前記同じ第２信号線の正射影の両方は、隣接するタッチ電極の前記ベース基板への正射影の間に位置する部分を含み、前記隣接するタッチ信号線の所在する層は、前記同じ第２信号線の所在する層とは異なる。
【0008】
例えば、各タッチ信号線は、複数の本体部と、複数の屈曲部とを含み、前記複数の本体部と前記複数の屈曲部は、交互に設けられ、各本体部の前記ベース基板への正射影は、前記隣接するタッチ電極の前記ベース基板への正射影の間のエリアに位置する。
【0009】
例えば、前記アレイ基板は、前記ベース基板に位置する複数のスイッチング素子をさらに含み、各スイッチング素子は、１つの屈曲部と前記同じ第２信号線との間のエリアに位置する。
【0010】
例えば、前記複数の第１信号線には複数の中空部が設けられ、且つ、少なくとも一部の中空部の前記ベース基板への正射影は、それぞれ前記屈曲部の前記ベース基板への正射影と重なっている。
【0011】
例えば、各タッチセンシングブロックは、順次配列された複数のタッチ電極群を含み、各タッチ電極群には、間隔をあけて配置された複数のタッチ電極及び前記複数のタッチ電極に電気的に接続された第１延在部が含まれ、各タッチセンシングブロックは、複数の第２延在部をさらに含み、各第２延在部は、隣接するタッチ電極群の間に位置しかつ前記隣接するタッチ電極群に電気的に接続されている。
【0012】
例えば、前記第２信号線の延在方向に隣接するタッチセンシングブロックの間には１つの第１信号線及び第３延在部が設けられ、前記第３延在部は、前記隣接するタッチセンシングブロックのうちの一方に電気的に接続されかつ他方のタッチセンシングブロックから絶縁され、前記第３延在部の前記ベース基板への正射影は、前記隣接するタッチセンシングブロックの間に位置する前記１つの第１信号線の前記ベース基板への正射影と交差している。
【0013】
例えば、前記第２延在部及び前記第３延在部は、同じ層に位置し、前記第２延在部及び前記第３延在部の両方は、前記第２信号線の延在方向に沿って延在する。
【0014】
例えば、前記複数の第１信号線には複数の中空部が設けられ、さらに、前記第２延在部及び前記第３延在部の前記ベース基板への正射影は、それぞれ一部の中空部の前記ベース基板への正射影と重なっている。
【0015】
例えば、前記アレイ基板は、共通電極層と、画素電極層とを含み、前記共通電極層は、前記ベース基板に直交する方向において前記ベース基板と前記画素電極層との間に位置し、前記共通電極層は、前記複数のタッチセンシングブロックにおけるタッチ電極を含み、前記画素電極層は、第１部分と、第２部分と、第３部分とを含み、前記第２延在部は、前記第１部分及び前記第２部分を介して前記隣接するタッチ電極群に電気的に接続されており、前記第３延在部は、前記第３部分を介して前記隣接するタッチセンシングブロックのうちの前記一方に電気的に接続される。
【0016】
例えば、前記画素電極層は、第４部分をさらに含み、前記第１延在部は、前記第４部分を介して１つのタッチ信号線に電気的に接続されて、前記第１延在部を含むタッチセンシングブロックを前記１つのタッチ信号線に電気的に接続させる。
【0017】
例えば、前記第２延在部、前記第３延在部及び前記第２信号線は、同じ層に位置する。
【0018】
例えば、前記アレイ基板は、前記ベース基板に設けられた共通電極層と、第１導電層と、第２導電層と、第３導電層と、画素電極層とを含み、前記共通電極層は、複数行のタッチ電極を含み、前記複数行のタッチ電極は、第１方向に沿って延在し、第２方向に沿って順次配列され、前記第２方向は、前記第１方向とは異なり、前記第１導電層は、前記第１方向に沿って延在する前記複数の第１信号線と、前記第１方向に沿って延在する複数行の第１延在部とを含み、各行の第１延在部は、互いに切断された複数の第１延在部を含み、各第１延在部は、同じ行のタッチ電極の一部に電気的に接続されて、１つのタッチ電極群を形成し、前記複数の第１信号線は、前記複数行の第１延在部と交互に設けられかつ互いに絶縁され、前記第２導電層は、前記第２方向に沿って延在する前記複数の第２信号線と、前記第２方向に沿って延在する複数列の延在部とを含み、前記複数列の延在部の少なくとも一部は、互いに切断された複数の第２延在部と、互いに切断された複数の第３延在部とを含み、前記第２方向に隣接する第２延在部の間には１行のタッチ電極が設けられ、各第２延在部は、前記第２方向に隣接するタッチ電極群に電気的に接続されており、前記第２方向に隣接する第３延在部の間には複数行のタッチ電極が設けられ、各第３の延在部は、１つのタッチ電極群に電気的に接続され、これにより、前記複数行のタッチ電極、前記複数行の第１延在部及び前記複数列の延在部は、前記複数のタッチセンシングブロックに組み合わせられ、各タッチセンシングブロックは、互いに電気的に接続されており、前記第２方向に順次配列された前記複数のタッチ電極群を含み、前記第３導電層は、前記複数のタッチ信号線を含み、前記画素電極層は、複数の画素電極層を含み、各タッチ信号線の前記ベース基板への正射影は、それに隣接する第２信号線と画素電極の前記ベース基板への正射影との間に位置する部分を含む。
【0019】
例えば、前記アレイ基板は、共通電極層と、画素電極層とを含み、前記画素電極層は、前記ベース基板に直交する方向において前記ベース基板と前記共通電極層との間に位置し、前記共通電極層は、前記複数のタッチセンシングブロックにおけるタッチ電極、前記第２延在部及び前記第３延在部を含む。
【0020】
例えば、前記アレイ基板は、前記ベース基板に設けられた画素電極層、第１導電層、第２導電層、第３導電層及び共通電極層を含み、前記画素電極層は、複数の画素電極層を含み、前記第１導電層は、前記複数の第１信号線及び複数行の第１延在部を含み、前記複数の第１信号線及び前記複数行の第１延在部の両方は、第１方向に沿って延在し、かつ前記１の方向とは異なる第２方向に沿って順次配列され、各行の第１延在部は、互いに切断された複数の第１延長部を含み、前記複数の第１信号線は、前記複数行の第１延在部と交互に設けられかつ互いに絶縁され、前記第２導電層は、前記第２方向に沿って延在する前記複数の第２信号線を含み、前記第３導電層は、前記複数のタッチ信号線を含み、各タッチ信号線は、同じタッチセンシングブロックに含まれる複数のタッチ電極群内の第１延在部に電気的に接続され、前記共通電極層は、前記タッチ電極と、前記第２延在部と、前記第３延在部とを含み、前記共通電極層に含まれる前記タッチ電極、前記第２延在部、前記第３延在部及び前記第１導電層に含まれる前記複数行の第１延在部は、前記複数のタッチセンシングブロックに組み合わせられる。
【0021】
例えば、前記アレイ基板は、ベース基板に順次位置する共通電極層及び画素電極層を含み、前記共通電極層は、前記複数のタッチ電極を含む。
【0022】
例えば、前記アレイ基板は、複数のサブ画素エリアを含み、各サブ画素エリアには、前記複数のタッチセンシングブロックにおける１つのタッチ電極が設けられ、各タッチ電極は、１つのサブ画素エリアに位置する。
【0023】
例えば、前記複数のタッチ信号線の数は、前記複数のタッチセンシングブロックの数よりも多く、前記複数のタッチ信号線は、複数の第１タッチ信号線及び複数の第２タッチ信号線を含み、前記複数の第１タッチ信号線は、それぞれ前記複数のタッチセンシングブロックに電気的に接続され、前記複数の第２タッチ信号線は、前記複数のタッチセンシングブロックから絶縁される。
【0024】
本開示の少なくとも１つの実施例は、上記のいずれか１項に記載のアレイ基板を含むタッチ表示装置をさらに提供する。
【0025】
本開示の少なくとも１つの実施例は、アレイ基板の製造方法をさらに提供する。当該製造方法は、ベース基板に位置する複数の第１信号線を形成するステップと、前記ベース基板に位置する複数の第２信号線を形成するステップであって、前記ベース基板上の正射影が前記複数の第１信号線の前記ベース基板への正射影と交差するステップと、前記ベース基板に位置しかつ互いに間隔をあけて配置された複数のタッチセンシングブロックを形成するステップであって、それぞれが互いに電気的に接続されかつ互いに間隔をあけて配置された複数のタッチ電極を含むステップと、前記ベース基板に位置する複数のタッチ信号線を形成するステップであって、少なくとも一部がそれぞれ前記複数のタッチセンシングブロックに電気的に接続されるステップとを含む。前記複数のタッチ信号線は、前記複数の第２信号線の延在方向に沿って延在し、前記複数のタッチ信号線は、複数のタッチ信号線群に分けられ、各タッチ信号線群には隣接するタッチ信号線が含まれ、同じタッチ信号線群に含まれる前記隣接するタッチ信号線の前記ベース基板への正射影は、それぞれ同じ第２信号線の前記ベース基板への正射影の両側に位置し、前記隣接するタッチ信号線の正射影及び前記同じ第２信号線の正射影の両方は、隣接するタッチ電極の前記ベース基板への正射影の間に位置する部分を含み、前記隣接するタッチ信号線の所在する層は、前記同じ第２信号線の所在する層とは異なる。
【図面の簡単な説明】
【0026】
本開示の実施例における技術的解決手段をより明確に説明するために、以下に実施例の添付図面を簡単に説明する。明らかに、以下の記載における添付図面は、本開示のいくつの実施例のみに関し、本開示を制限するためのものではない。
【0027】
【発明を実施するための形態】
【0028】
本開示の実施例の目的、技術的解決手段及び利点をさらに明確に説明するために、以下、本開示の実施例の図面を参照して、本開示の実施例の技術的解決手段について明確かつ完全に説明する。明らかに、記載される実施例は、本発明のいくつの実施例であり、全ての実施例ではない。記載される本開示の実施例に基づいて、当業者が創造的な労働をせずに取得する他の実施例は、いずれも本開示の保護範囲に含まれる。
【0029】
特に定義されない限り、本開示で使用される技術用語又は科学用語は、本開示が属する分野内の当業者が理解する通常の意味である。本開示で使用される「第１」、「第２」及び類似する語は、何らかの順序、数量又は重要性を示すものではなく、異なる構成部分を区別するためのものにすぎない。同様に、「含む」又は「含まれる」などの類似する語は、この語の前に出現した素子又は物がこの語の後に挙げられる素子又は物、及びそれらの均等物を含むことを意味するが、その他の素子又は物を排除するものではない。「接続」又は「互いに接続」などの類似する語は、物理的又は機械的な接続に限定されず、直接的か間接的かを問わず、電気的な接続を含んでもよい。「上」、「下」、「左」、「右」などは、相対位置関係を示すためのものにすぎず、説明対象の絶対位置が変わると、当該相対位置関係もそれに応じて変わる可能性がある。
【0030】
図１は、自己静電容量式タッチ技術を使用したインセルタッチスクリーンのタッチ構造の模式図である。図１に示すように、当該インセルタッチスクリーンでは、タッチ構造は、アレイ状に配列された複数のタッチセンシングブロック１０１と、それぞれタッチセンシングブロック１０１に電気的に接続された（図１の黒い円点が電気的接続を表す）タッチ信号線１０２とを含む。タッチセンシングブロック１０１は、タッチ信号線１０２をタッチ制御回路１０３に電気的に接続し、タッチ制御回路は、タッチセンシングブロック１０１の自己静電容量の変化状況を検出して、タッチ位置を確定する。例えば、当該インセルタッチスクリーンのアレイ基板は、画素電極及び共通電極を含み、共通電極は、タッチセンシングブロック１０１として多重化され、即ち、表示段階では、共通電極に共通電極信号が印加され、タッチ段階では、自己容量電極（図１の各タッチセンシングブロックが１つの自己容量電極）として共通電極にタッチ信号が印加される。
【0031】
本出願の発明者は、図１に示すタッチ構造は、中小サイズのタッチスクリーンに適用される場合、１つのサブ画素エリア又は一部のサブ画素エリアが平均して１つのタッチ信号線１０２に対応し、この時、負荷が小さく、しかしながら、図１に示すタッチ構造は、大きな大サイズのタッチスクリーンに適用される場合、タッチセンシングブロック１０１及びタッチ信号線１０２の数がいずれも多く、タッチパネルの負荷が大きくなる。
【0032】
本開示の実施例は、アレイ基板及びその製造方法、並びに当該アレイ基板を含むタッチ表示装置を提供する。当該アレイ基板は、ベース基板に位置する複数の第１信号線と、複数の第２信号線と、複数のタッチセンシングブロックと、複数のタッチ信号線とを含む。当該複数の第２信号線のベース基板への正射影は、当該複数の第１信号線のベース基板への正射影と交差する。当該複数のタッチセンシングブロックは、互いに間隔をあけて配置され、各タッチセンシングブロックは、互いに電気的に接続しかつ互いに間隔をあけて配置された複数のタッチ電極を含む。当該複数のタッチ信号線の少なくとも一部は、それぞれ当該複数のタッチセンシングモジュールに電気的に接続され、複数のタッチ信号線は、複数の第２信号線の延在方向に沿って延在し、複数のタッチ信号線は、複数のタッチ信号線群に分けられ、各タッチ信号線群には隣接するタッチ信号線が含まれ、同じタッチ信号線群に含まれる隣接するタッチ信号線のベース基板への正射影は、それぞれ同じ第２信号線のベース基板への正射影の両側に位置し、隣接するタッチ信号線の正射影及び１つの第２信号線の正射影の両方は、隣接するタッチ電極のベース基板への射影の間に位置する部分を含み、隣接するタッチ信号線の所在する層は、同じ第２信号線の所在する層とは異なる。本開示の実施例では、隣接するタッチ信号線の所在する層が当該隣接するタッチ信号線の間にある第２信号線の所在する層とは異なるため、当該隣接するタッチ信号線の正射影と当該第２信号線の正射影との間の距離は、小さく設定されることができ、これにより、当該隣接するタッチ信号線と及び当該第２信号線を隣接するタッチ電極の間の隙間に設けることを実現することに有利であり、即ち、隣接するタッチ信号線及び当該隣接するタッチ信号線の間に位置する第２信号線の両方が隣接するタッチ電極の間に位置する部分（即ち、当該部分が当該隣接するタッチ電極のベース基板への正射影と重ならない）を含むことができることに有利であり、当該アレイ基板への負荷を低減し、それによってタッチ性能を向上させ、特に本開示の実施例は、大きなサイズ（例えば３２インチ以上のサイズ、例えば５５インチ以上のサイズ）のインセルタッチ装置に適用される時に負荷を大幅に低減することができる。
【0033】
図２Ａは、本開示の少なくとも１つの実施例によるアレイ基板の平面図である。図２Ｂから図２Ｄは、図２Ａにおける一部の構造の平面図である。図２Ｂは、図２Ａの共通電極層１０及び第１導電層２０を示し、図２Ｃは、図２Ａの共通電極層１０、第１導電層２０及び第２導電層４０を示し、図２Ｄは、図２Ａの共通電極層１０、第１導電層２０、第２導電層４０及び第３導電層５０を示す。図３Ａは、図２Ａにおける線Ｉ－Ｉに沿った概略断面図である。図３Ｂは、図２Ａにおける線ＩＩ－ＩＩに沿った概略断面図である。
【0034】
図２Ａから２Ｄに示すように、本開示の少なくとも１つの実施例によるアレイ基板は、ベース基板ＢＳと、ベース基板ＢＳに位置する複数の第１信号線２１と、複数の第２信号線４１とを含む。当該複数の第１信号線２１は、第１導電層２０に位置し、第１方向に沿って延在し、第１方向とは異なる第２方向に沿って順次配列され、当該複数の第２信号線４１は、第２導電層４０に位置し、第２方向に沿って延在し、第１方向に沿って順次配列され、第２信号線４１のベース基板ＢＳへの正射影は、第１信号線２１のベース基板ＢＳへの正射影と交差する。例えば、第１信号線２１は、第２信号線４１と重なる位置に第１幅を有し、第１信号線２１は、隣接する第２信号線４１の間の位置に第２幅を有し、第１幅及び第２幅の両方は、第２方向における第１信号線２１のサイズであり、第１幅は、第２幅よりも小さい。第１信号線２１が第２信号線４１と重なる位置に小さい幅を有することにより、第１信号線２１と第２信号線４１との重なり面積を小さくすることに有利であり、アレイ基板への負荷を低減させる。
【0035】
例えば、いくつの実施例において、図２Ａから図２Ｄに示すように、第１信号線２１は、ゲート線であり、第２信号線４１は、データ線であり、この時、図３Ａ及び図３Ｂに示すように、第１信号線２１の所在する第１導電層２０と第２信号線４１の所在する第２導電層４０とは、ゲート絶縁層ＧＩによって隔てられる。又は、他のいくつの実施例において、第１信号線２１は、データ線であり、第２信号線４１は、ゲート線である。第１信号線２１及び第２信号線４１のうちの一方がゲート線であり、且つ他方がデータ線である場合、隣接する第１信号線２１及び隣接する第２信号線４１が互いに交差して限定するエリアは、サブ画素エリアであり、サブ画素エリアは、開口エリアと、開口エリアを囲む非開口エリアとを含み、本開示の実施例によるアレイ基板を含む装置において、非開口エリアは、ブラックマトリクスに遮断されるエリアであり、開口エリアは、ブラックマトリクスに遮断されないエリアであり、当該隣接する第１信号線２１及び当該隣接する第２信号線４１の両方は、非開口エリアに位置する。例えば、本開示の少なくとも１つの実施例によるアレイ基板は、表示機能を実現するためのアレイ基板であり、この場合、各サブ画素エリアは、表示エリア（開口エリアは表示エリアである）と、表示エリアを囲む非表示エリア（非開口エリアは非表示エリアである）とを含み、当該隣接する第１信号線２１及び当該隣接する第２信号線４１の両方は、当該サブ画素エリアの非表示エリアに位置する。本開示の実施例によるアレイ基板は、他の機能を実現するためのアレイ基板であってもよく、本開示の実施例は、これに限定されない。以下の実施例ではアレイ基板が表示機能を実現するために使用されることを例として説明する。
【0036】
図２Ａ及び図２Ｄを参照すると、本開示の少なくとも１つの実施例によるアレイ基板は、複数のタッチ信号線Ｔｘをさらに含み、当該複数のタッチ信号Ｔｘは、第２信号線４１の延在方向（即ち第２方向）に沿って延在し、第１信号線２１の延在方向（即ち第１方向）に沿って順次配列される。当該複数のタッチ信号線Ｔｘは、複数のタッチ信号線群ＴｘＧに分けられ、各タッチ信号群ＴｘＧには隣接する２つのタッチ信号線Ｔｘが含まれる（即ち、当該隣接する２つのタッチ信号線Ｔｘの間に他のタッチ信号線Ｔｘがない）。図２Ａ、２Ｄ及び３Ａに示すように、当該隣接する２つのタッチ信号線Ｔｘのベース基板ＢＳへの正射影は、それぞれ同じ第２信号線４１のベース基板ＢＳへの正射影の両側に位置する（即ち、当該第２信号線４１の正射影は、当該隣接する２つのタッチ信号線Ｔｘの正射影の間に位置する）。タッチ信号線Ｔｘは、第３導電層５０に位置し、タッチ信号線Ｔｘの所在する第３導電層５０は、第１信号線２１の所在する第１導電層２０とは異なり、かつ第２信号線４１の所在する第２導電層４０とは異なる。例えば、図３Ａに示すように、第３導電層５０は、第２導電層４０のベース基板ＢＳから離れた側に位置し、即ち、第２導電層４０は、ベース基板ＢＳに直交する方向においてベース基板ＢＳと第３導電層５０との間に位置し、第２導電層４０と第３導電層５０とは、第１パッシベーション絶縁層ＰＶＸ１によって隔てられ、第３導電層５０も第２パッシベーション絶縁層ＰＶＸ２によって覆われる。図２Ａ及び図２Ｄに示す実施例は、２つのタッチ信号線群ＴｘＧ及び対応する２つの第２信号線４１のみを例示的に説明する。いくつかの実施例において、アレイ基板における複数の第２信号線４１の両側の電界の一致性を確保するために、例えば、各第２信号線４１の正射影は、いずれも同じタッチ信号線群ＴＸＧに含まれる隣接する２つのタッチ信号線Ｔｘの正射影の間に位置する。
【0037】
一方、当該第２信号線４１の正射影が当該第２信号線４１に隣接する２つのタッチ信号線Ｔｘの正射影の間に位置するため、第２信号線４１の両側の電界間の差を小さくすることができ、これにより、タッチ信号線Ｔｘが当該アレイ基板を使用した表示装置の表示効果に影響を与えることを回避することが有利である。他方、当該第２信号線４１及び当該隣接する２つのタッチ信号線Ｔｘという３つの信号線のうちのある信号線が故障して修復される必要がある場合、当該第２信号線４１及び当該隣接する２つのタッチ信号線Ｔｘを同じ層に設けるという形態と比較して、当該隣接する２つのタッチ信号線Ｔｘの所在する第３導電層５０を当該第２信号線４１の所在する第２導電層４０と異ならせるという異なる層設置形態を採用することにより、信号線の短絡を回避することができ、同じ層にありかつ平行な３つの信号線の設計によるメンテナンスへの不利を回避することができる。他方、当該隣接する２つのタッチ信号線Ｔｘの所在する第３導電層５０が当該第２信号線４１の所在する第２導電層４０とは異なるため、当該隣接する２つのタッチ信号Ｔｘの正射影と当該第２信号線４１の正射影との間の距離は、小さく設定されてもよく、いくつの実施例では、当該隣接する２つのタッチ信号線Ｔｘ及び当該同じ第２信号線４１をサブ画素エリアの非開口エリアに設けることにより、アレイ基板の開口率を上げることができる。
【0038】
図２Ａから図２Ｄを参照し続けると、本開示の少なくとも１つの実施例によるアレイ基板は、ベース基板ＢＳに位置する互いに間隔をあけて配置されたタッチ電極１１をさらに含む。例えば、タッチ電極１１は、アレイ基板における共通電極として使用されてもよく、つまり、アレイ基板に含まれる共通電極をタッチ電極１１として多重化し、表示段階で共通電極に共通電極信号を印加して表示機能を実現し、タッチ段階で共通電極にタッチ信号を印加してタッチ機能を実現し、このようにタッチ電極の所在する層を追加的に製造する必要がないため、製造プロセスを節約し、アレイ基板の厚さを低減することができる。この場合、アレイ基板は、共通電極と画素電極とを含むアレイ基板である。例えば、図２Ａ、図３Ａ及び図３Ｂに示すように、本開示の少なくとも１つの実施例によるアレイ基板は、ベース基板ＢＳに位置する共通電極（即ちタッチ電極１１）及び画素電極６１を含み、共通電極は、共通電極層１０に位置し、画素電極６１は、画素電極層６０に位置し、即ち共通電極と画素電極６１は、異なる層に設けられている。
【0039】
いくつの実施例では、ベース基板ＢＳに直交する方向において、画素電極層６０は、ベース基板ＢＳと共通電極層１０との間に位置する（図６Ａから７Ｂに示すように）。この場合、ベース基板ＢＳにより遠い共通電極層内の各タッチ電極１１は、いずれも複数のスリットを有する（当該複数のスリットがタッチ電極１１を貫通する）。他のいくつの実施例では、図３Ａ及び３Ｂに示すように、ベース基板ＢＳに直交する方向において、共通電極層１０は、ベース基板ＢＳと画素電極層６０との間に位置する。この場合、図２Ａから図２Ｄに示すように、各タッチ電極１１は、スリットを有していない連続構造であり、各画素電極６１は、複数のスリットを有する（図２Ａから図２Ｄでは、画素電極が異なる方向の２種類のスリットを有することでデュアルドメイン構造を形成することを例として説明し、他の実施例では、画素電極６１は、シングルドメイン又はマルチドメイン構造であってもよい）。各タッチ電極１１にスリットがない場合、各タッチ電極１１は、より大きな面積を有し、これは、タッチ性能を高めることに有利である。なお、タッチ電極１１は、ベース基板ＢＳに近く、面積が大きく、したがって、両面タッチモードを実現することができる。つまり、正面タッチモードでは、タッチオブジェクト（例えばユーザの指）は、ベース基板ＢＳのタッチ電極１１が設けられた側からタッチすることができ、裏面タッチモードでは、タッチオブジェクトは、ベース基板ＢＳのタッチ電極１１が設けられていない側からタッチすることができる。
【0040】
例えば、図２Ａから図２Ｄに示すように、アレイ基板における複数の第１信号線２１と複数の第２信号線４１は、互いに交差して複数のサブ画素エリアを形成し、各サブ画素エリアは、隣接する第１信号線２１及び隣接する第２信号線４１に囲まれたエリアであり、各サブ画素エリアには１つのタッチ電極１１が設けられ、各タッチ電極１１は、１つのサブ画素エリアに位置する。つまり、アレイ基板における複数のサブ画素エリアと複数のタッチ電極１１は、１対１で対応して設けられている。この場合、第１方向（第１信号線２１の延在方向）に隣接するタッチ電極１１の間には１つの第２信号線４１が設けられている。なお、図２Ａ～２Ｄは、タッチ電極６１が画素電極よりもベース基板ＢＳに近いことを例として説明する。他の実施例では、画素電極６１がタッチ電極１１よりもベース基板ＢＳに近い場合、タッチ電極１１とサブ画素エリアも１対１で対応して設けられてもよく、これにより、タッチ電極と第２信号線４１との重なり面積を小さくし、それによってアレイ基板への負荷を低減させる。
【0041】
図２Ａ、図２Ｄ及び図３Ａに示すように、同じタッチ信号線群ＴｘＧ内の隣接する２つのタッチ信号線Ｔｘの正射影と当該隣接する２つのタッチ信号線間にある１つの第２信号線４１の正射影の両方は、隣接するタッチ電極１１のベース基板ＢＳへの正射影の間に位置する部分を含む。当該部分を、タッチ電極１１の正射影と重なることなく、隣接するタッチ電極１１の正射影の間に位置させることにより、アレイ基板への負荷を効果的に低減することができる。特に、当該アレイ基板が大きなサイズの表示装置のためのアレイ基板である場合、アレイ基板への負荷が大幅に低減される。
【0042】
なお、隣接する２つのタッチ信号線Ｔｘの正射影と当該隣接する２つのタッチ信号線Ｔｘの間にある１つの第２信号線４１の正射影の両方が隣接するタッチ電極１１のベース基板ＢＳへの正射影の間に位置する部分を含むことは、これらの３つの信号線のいずれか１つの射影全体又は正射影の一部がいずれもタッチ電極１１と重ならないことを意味する。例えば、図２Ａ及び図２Ｄに示すように、各タッチ信号線Ｔｘは、複数の本体部ＴＡと、複数の屈曲部ＴＢとを含み、当該複数の本体部ＴＡと当該複数の屈曲部ＴＢは、交互に設けられ、各本体部ＴＡのベース基板ＢＳへの正射影は、第１方向に隣接するタッチ電極１１のベース基板ＢＳへの正射影の間のエリアに位置し、この場合、第１方向に隣接するタッチ電極１１の間には、隣接するタッチ信号線Ｔｘの本体部ＴＡと、当該隣接するタッチ信号線Ｔｘの本体部ＴＡに隣接する第２信号線４１とが設けられている。本体部ＴＡがタッチ信号線Ｔｘの主な部分であるため、少なくとも本体部ＴＡの正射影をタッチ電極１１の正射影に重ならせないことにより、アレイ基板への負荷を効果的に低減することができる。他の実施例では、本体部ＴＡの正射影をタッチ電極１１の正射影に重ならせないことに基づき、屈曲部ＴＢの正射影をタッチ電極１１の正射影に重ならせなくてもよく、つまり、タッチ信号線Ｔｘの正射影全体は隣接するタッチ電極１１の正射影の間のエリアに位置する。
【0043】
図２Ａ及び図２Ｄに示すように、タッチ信号線Ｔｘの本体部ＴＡと第１信号線２１が重なる位置において、第１信号線２１も上記の第１幅を有する。第１信号線２１が本体部ＴＡと重なる位置で狭い幅を有することにより、アレイ基板への負荷をさらに低減することができる。
【0044】
タッチ信号線Ｔｘのベース基板ＢＳへの正射影は、画素電極６１のベース基板ＢＳへの正射影と重なっていてもよいし、重なっていなくてもよい。例えば、図２Ａに示すように、タッチ信号線Ｔｘの本体部ＴＡの正射影は、画素電極６１の正射影と重ならず、タッチ信号線Ｔｘの屈曲部ＴＢは、画素電極６１の正射影と重なる。他の実施例では、タッチ信号線Ｔｘの本体部ＴＡ及び屈曲部ＴＢの正射影を共に画素電極６１の正射影に重ならせて、画素の静電容量を増加させ、それによって画素の充電率を上げることができる。
【0045】
タッチ信号線Ｔｘに含まれる屈曲部ＴＢは、タッチ信号線Ｔｘがアレイ基板に含まれるスイッチング素子と重なることを回避し、さらにアレイ基板への負荷を低減するために使用される。例えば、図２Ａ及び図２Ｄに示すように、本開示の少なくとも１つの実施例によるアレイ基板は、ベース基板ＢＳに位置する複数のスイッチング素子Ｔを含み、各スイッチング素子Ｔは、１つの屈曲部ＴＢと当該屈曲部ＴＢに最も近い第２信号線４１との間のエリアに位置し、スイッチング素子Ｔは、画素電極６１に電気的に接続される。例えば、スイッチング素子は、ゲートＧＥ、活性層ＡＬ、ソース電極ＳＥ及びドレイン電極ＤＥを含むトランジスタであり、ドレイン電極ＤＥは、画素電極６１に電気的に接続されている（例えば、ドレイン電極ＤＥは、ビアホールＶ５を介して画素電極６１に電気的に接続されている）。例えば、ゲートＧＥは、第１信号線２１の一部であり、ソース電極ＳＥは、第２信号線４１に直接電気的に接続され、ソース電極ＳＥとドレイン電極ＤＥとは、同じ層に設けられ、これにより、アレイ基板の製造プロセスを削減することができる。
【0046】
例えば、図２Ａ～図２Ｄに示すように、第１信号線２１には複数の中空部２１Ａが設けられ、一部の中空部２１Ａのベース基板ＢＳへの正射影は、屈曲部のベース基板ＢＳへの正射影と重なっている。中空部２１Ａは、第１信号線２１を貫通する開口部であり、中空部２１Ａを設け、各屈曲部ＴＢの正射影を中空部２１Ａと重ならせることにより、第１信号線２１とタッチ信号線Ｔｘとの重なり面積を小さくし、さらにアレイ基板への負荷を低減させることができる。例えば、いくつの実施例では、各中空部２１Ａの正射影は、１つの屈曲部ＴＢの正射影と重なっていることができる。例えば、他のいくつの実施例では、一部の中空部２１Ａの正射影が屈曲部ＴＢと重なることに基づいて、他の一部の中空部２１Ａの正射影は、さらに以下で言及される第２延在部４２（図２Ａ及び図６Ａに示すように）の正射影と重なり、負荷をさらに低減させる。例えば、他のいくつの実施例では、以下で言及される第３延在部４３は、さらに中空部２１Ａと重なって、負荷をさらに低減することができる。
【0047】
本開示の少なくとも１つの実施例では、アレイ基板内の複数のタッチ電極１１は、複数のタッチセンシングブロックに分けられ、各タッチセンシングブロック内のタッチ電極１１は、互いに電気的に接続され、各タッチセンシングブロックは、１つのタッチ信号線Ｔｘに電気的に接続されている。
【0048】
図４Ａは、本開示の少なくとも１つの実施例によるアレイ基板における複数のタッチセンシングモジュールと複数のタッチ信号線との電気的接続関係の模式図１である。図４Ａの各黒い円点は、電気的接続用の１つのビアホールを表す。図４Ｂは、本開示の少なくとも１つの実施例によるアレイ基板における複数のタッチセンシングモジュールと複数のタッチ信号線との電気的接続関係の模式図２である。図４Ｃは、本開示の少なくとも１つの実施例によるアレイ基板の単一のタッチセンシングブロックと複数のタッチ信号線との位置関係の模式図である。図４Ｄは、本開示の少なくとも１つの実施例によるアレイ基板における複数のタッチセンシングブロックの平面図である。図４Ｄに示す実施例は、２行及び２列のタッチセンシングブロックＴＳを例示的に説明する。図４Ｅは、図４Ｄの部分拡大図である。
【0049】
図４Ａから４Ｅに示すように、本開示の少なくとも１つの実施例によるアレイ基板は、ベース基板に位置しかつ互いに間隔をあけて配置された複数のタッチセンシングブロックＴＳを含み、各タッチセンシングブロックＴＳは、互いに電気的に接続されかつ互いに間隔をあけて配置されたタッチ電極１１を含み、各タッチセンシングブロックＴＳは、いずれも１つのタッチ信号線Ｔｘに電気的に接続されており、当該タッチ信号線Ｔｘを介してタッチ制御回路ＴＣに電気的に接続される。例えば、本開示の少なくとも１つの実施例によるアレイ基板は、自己静電容量原理を使用してタッチ制御を実現し、即ち、各タッチセンシングブロックＴＳは、１つの自己静電容量電極として機能し、タッチ制御回路ＴＣは、タッチセンシングブロックＴＳの自己静電容量の変化状況を検出することでタッチ位置を確定する。
【0050】
例えば、図４Ａに示すように、各タッチセンシングブロックＴＳは、１つのタッチ信号線Ｔｘのみに電気的に接続されており、各タッチ信号線は、１つのタッチセンシングブロックＴＳのみに電気的に接続されている。つまり、アレイ基板における複数のタッチセンシングブロックＴＳは、複数のタッチ信号線Ｔｘに１対１で対応して電気的に接続されている。なお、当該複数のタッチセンシングブロックＴＳと当該複数のタッチ信号線Ｔｘとの間の電気的接続関係の実現形態は、図４Ａに示す実施例を含むが、これに限定されない。例えば、いくつの実施例では、図４Ｂに示すように、アレイ基板におけるタッチ信号線Ｔｘの数は、タッチセンシングブロックＴＳの数よりも多く、アレイ基板における複数のタッチ信号線Ｔｘは、複数の第１タッチ信号線Ｔｘ１及び複数の第２タッチ信号線Ｔｘ２を含み、当該複数の第１タッチ信号線Ｔｘ１及び当該複数の第２タッチ信号線Ｔｘ２の両方は、タッチ制御回路ＴＣに電気的に接続されており、動作しているときに同じタッチ信号が印加され、第１タッチ信号線Ｔｘ１は、タッチセンシングブロックＴＳに電気的に接続され、第２タッチ信号線Ｔｘ２は、タッチセンシングブロックＴＳから電気的に絶縁されている。本開示のいくつかの実施例では、各第２信号線４１が２つのタッチ信号線Ｔｘに隣接しているため、第２信号線４１の数が多い場合、設けられる必要があるタッチ信号線Ｔｘの数も多く、この場合、タッチ信号線Ｔｘの数をタッチセンシングブロックＴＳの数以下にすれば、一部の第２信号線４１は、タッチ信号線Ｔｘに隣接していない可能性がある。これに鑑みて、本開示のいくつの実施例では、任意のタッチセンシングブロックＴＳから電気的に絶縁された第２タッチ信号線Ｔｘ２を設けることにより、タッチ信号線Ｔｘの数がタッチセンシングブロックＴＳの数よりも多く、このとき、各第２信号線４１が２つのタッチ信号線Ｔｘに隣接していることを実現することができる。
【0051】
なお、図４Ｂでは、第１タッチ信号線Ｔｘ１と第２タッチ信号線Ｔｘ２との間の区別を容易にするために、異なる太さの線を使用してこれらの２つの信号線を表すが、本開示の実施例では、第１タッチ信号線Ｔｘ１及び第２信号線Ｔｘ２は、第１方向におけるサイズが同じである。
【0052】
例えば、図４Ｃに示すように、１つのタッチセンシングブロックＴＳ－１の所在するエリアは、複数のタッチ信号線群を通過し（例えば、各タッチ信号線群ＴｘＧは、いずれも隣接するタッチ電極１１の間の隙間に位置する）、当該複数のタッチ信号線群ＴｘＧ内の１つのタッチ信号線Ｔｘ（図４ＣのＴｘ－１を参照）は、当該タッチセンシングブロックＴＳ－１に電気的に接続され、当該複数のタッチ信号線群ＴｘＧ内の残りのタッチ信号線Ｔｘは、当該タッチセンシングＴＳ－１から電気的に絶縁されている。例えば、タッチ信号線Ｔｘ－１は、当該タッチセンシングブロックＴＳ－１に含まれる複数の第１延在部２２に電気的に接続されている（以下に第１延在部２２の設置形態について詳細に説明する）。例えば、当該複数の第１延在部２２は、全てビアホールＶ４（図４Ｃ及び図２Ａを参照）を介して同じタッチ信号線Ｔｘ－１に電気的に接続されている。タッチ信号線Ｔｘ（Ｔｘ－１を参照）を同じタッチセンシングブロックＴＳ－１に含まれる複数の第１延在部２２に電気的に接続させることにより、信号伝送速度を向上させ、タッチ信号線ＴｘとタッチセンシングブロックＴＳとの間の電気的接続不良の発生確率を低下させることができる。なお、単一のタッチセンシングブロックＴＳとそれに対応するタッチ信号線Ｔｘとの間の電気的接続方位は、両者間の電気的接続を実現できる限り、図４Ｃに示す実施例を含むが、これに限定されない。また、タッチセンシングブロックＴＳとタッチ信号線Ｔｘとの間の位置関係の説明を容易にするために、図４Ｃは、１つのタッチセンシングブロックＴＳ及び当該タッチセンシングブロックを通過するタッチ信号線Ｔｘのみを例示的に示すが、同じタッチ信号線群ＴｘＧに含まれる２つのタッチ信号線Ｔｘの間の第２信号線を示していない。
【0053】
例えば、図４Ｄから図４Ｅに示すように、各タッチセンシングブロックＴＳは、順次配列された複数のタッチ電極群ＴＧを含み、各タッチ電極群ＴＧには間隔をあけて配置された複数のタッチ電極１１及び当該複数のタッチ電極１１に電気的に接続された第１延在部２２が含まれる。例えば、図３Ｂに示すように、第１延在部２２は、タッチ電極１１に直接電気的に接続されている（即ちビアホール及びアダプタを介せずに電気的接続を達成する）。例えば、図４Ｄから図４Ｅに示すように、同じタッチセンシングブロックＴＳに含まれる複数のタッチ電極群ＴＧは、全て第１方向に沿って延在し、第２方向に沿って順次配列され、それに応じて、当該複数のタッチ電極群ＴＧにおける第１延在部２２は、全て第１方向に沿って延在し、第２方向に沿って順次配列される。各タッチセンシングブロックＴＳは、複数の第２延在部４２をさらに含み、各第２延在部４２は、隣接するタッチ電極群ＴＧの間に位置しかつ前記隣接するタッチ電極群ＴＧに電気的に接続されている。例えば、各第２延在部４２は、いずれも第２方向に延在し、各第２延在部４２は、それぞれ第１ビアホールＶ１及び第２ビアホールＶ２（図４Ｃ－４Ｅ及び図２Ａを参照）を介して隣接するタッチ電極群ＴＧに電気的に接続される。例えば、隣接するタッチ電極群ＴＧは、少なくとも２つの第２延在部４２を介して電気的に接続され、これにより、信号伝送速度を向上させることができる。例えば、より良い信号伝送速度を得るために、第１方向において、最大６つごとのサブ画素エリアは、１つの第２延在部４２に対応する。例えば、図４Ｄに示す実施例では、第１方向において、４つごとのサブ画素エリアは、１つの第２延在部４２に対応する。
【0054】
本開示の実施例では、各タッチセンシングブロックＴＳに間隔をあけて配置されたタッチ電極１１を含ませ、タッチ信号線Ｔｘの少なくとも一部及び第２信号線４１の少なくとも一部を隣接するタッチ電極１１の間の領域に設けることにより、アレイ基板への負荷を効果的に低減することができる。一方、第１延在部２２と第２延在部４２とを使用して、互いに間隔をあけて配置された複数のタッチ電極１１を電気的に接続することにより、タッチセンシングブロックＴＳが形成され、これにより、タッチセンシングブロックＴＳは、格子状構造を有し、それによってタッチセンシングブロックＴＳの抵抗が小さい。
【0055】
例えば、第１延在部２２及び第２延在部４２の両方は、アレイ基板の開口率を向上させるために、アレイ基板の非開口エリアに位置する。
【0056】
例えば、図２Ａから図２Ｄに示すように、第１延在部２２は、第２信号線４１及びタッチ信号線Ｔｘと重なる位置に第１幅を有し、第１延在部２２は、隣接する第２信号線４１の間に第２幅を有し、第１幅と第２幅の両方は、第２方向における第１延在部のサイズであり、第１幅は、第２幅よりも小さい。第１延在部２２が、第２信号線４１及びタッチ信号線Ｔｘと重なる位置に小さい幅を有することにより、アレイ基板への負荷をさらに低減することに有利である。
【0057】
例えば、図２Ａ、２Ｃ及び２Ｄに示すように、第２延在部４２のベース基板への正射影は、第１信号線２１の中空部２１Ａと重なって、アレイ基板への負荷をさらに低減する。
【0058】
例えば、図２Ａ－２Ｄに示すように、第１延在部２２及び第１信号線２１は、同じ層（第１導電層２０を参照）に位置し、つまり、第１延在部２２及び第１信号線２１は、同じマスクを使用して同じ薄膜をパターン化することにより形成され、これにより、アレイ基板の製造プロセスを削減すすることができる。
【0059】
例えば、図２Ａ、図２Ｃ及び図２Ｄに示すように、第２延在部４２及び第２信号線４１とは、同じ層（第２導電層４０を参照）に位置し、つまり、第２延在部４２及び第２信号線４１は、同じマスクを使用して同じ薄膜をパターン化することにより形成され、これにより、アレイ基板の製造プロセスを削減すすることができる。
【0060】
なお、同じタッチセンシングブロックＴＳ内の隣接するタッチ電極群ＴＧの間には１つの第１信号線２１が設けられ、第２方向（即ち第２信号線４１の延在方向）に隣接するタッチセンシングブロックＴＳの間には１つの第１信号線２１が設けられる。タッチセンシングブロックＴＳとタッチ信号線Ｔｘとの間の位置関係の説明を容易にするために、図４Ｃは、同じタッチセンシングブロックＴＳに含まれる隣接するタッチ電極群ＴＧの間の第１信号線２１を示しないが、１つのタッチセンシングモジュールＴＳ及び隣接するタッチセンシングブロックＴＳの間にある第１信号線２１のみを示している。タッチセンシングブロックＴＳの構造の説明を容易にするために、図４Ｄと図４Ｅには第１信号線２１が示されていない。
【0061】
例えば、図４Ｃから図４Ｅに示すように、第２方向に隣接するタッチセンシングブロックＴＳ－１及びＴＳ－２の間には第３延在部４３が設けられ、当該第３延在部４３は、当該隣接するタッチセンシングブロックＴＳ－１及びＴＳ－２のうちの一方に電気的に接続され、他方から電気的に絶縁される。例えば、当該第３延在部４３は、タッチセンシングブロックＴＳ－２（図４Ｄ及び４Ｅを参照）に電気的に接続され（例えば、第３ビアホールＶ３を介して電気的に接続される）、当該第３延在部４３は、タッチセンシングブロックＴＳ－１に電気的に接続される。図４Ｃに示すように、第２方向に隣接するタッチセンシングブロックＴＳ－１及びＴＳ－２（図４ＣはタッチセンシングブロックＴＳ－１のみを示す）の間には第１信号線２１が設けられ、当該隣接するタッチセンシングブロックＴＳ－１及びＴＳ－２の間にある第３延在部４３のベース基板ＢＳへの正射影は、当該隣接するタッチセンシングブロックＴＳ－１及びＴＳ－２の間にある１つの信号線２１のベース基板ＢＳへの正射影と重なっている。
【0062】
本開示の実施例では、第１方向に隣接するタッチセンシングブロックＴＳの互いに近接している第１延在部２２は、互いに切断される（例えば、当該互いに近接する第１延在部の第１方向の間隔が５マイクロメートル以上である）ことにより、第１方向における隣接するタッチセンシングブロックＴＳの相互の電気的絶縁を実現し、且つ、第３延在部４３を設けることにより、第２方向に隣接するタッチセンシングブロックＴＳの相互の電気的絶縁を実現する。一方、同じタッチセンシングブロックＴＳ内の隣接するタッチ電極群ＴＧの間に１つの第１信号線２１が設けられているため、当該隣接するタッチ電極群ＴＧを電気的に接続する第２延在部のベース基板ＢＳへの正射影は、当該第１信号線２１のベース基板ＢＳへの正射影と重なり、隣接するタッチセンシングブロックＴＳの間に第３延在部４３を設けることにより、第３延在部４３は、その中の１つのタッチセンシングブロックＴＳ－２のみに電気的に接続されるが、もう１つのタッチセンシングブロックＴＳ－１から電気的に絶縁され、第３延在部４３を第１信号線２１と重ならせることにより、同じタッチセンシングブロックＴＳの隣接するタッチ電極群ＴＧの間にある第１信号線２１と隣接するタッチセンシングブロックＴＳ－１及びＴＳ－２の間にある第１信号線２１とは、同じ寄生コンデンサを有し、これにより、アレイ基板における複数の第１の信号線２１の寄生コンデンサの一致性を向上させる。例えば、当該複数の第１信号線２１の寄生コンデンサの一致性をさらに向上させるためために、同じタッチセンシングブロックＴＳの隣接するタッチ電極群の間に設けられた第１信号線２１の数は、第２方向に隣接するタッチセンシングブロックＴＳ－１及びＴＳ－２の間に設けられた第３延在部４３の数に等しい。
【0063】
例えば、図２Ａ、図２Ｃ及び図２Ｄに示すように、第２延在部４２及び第３延在部４３は、アレイ基板の製造プロセスを削減するために、同じ層に位置し、第２延在部４２及び第３延在部４３は、全て第２信号線４１の延在方向に沿って延在する。
【0064】
例えば、図２Ａ、２Ｃ及び図２Ｄに示すように、アレイ基板における複数の第１信号線２１には複数の中空部２１Ａが設けられ、第２延在部４２のベース基板ＢＳへの正射影は、中空部２１Ａのベース基板ＢＳへの正射影と重なっている。なお、図２Ａは、第２延在部４２が中空部２１Ａと重なる形態のみを示すが、いくつの実施例では、第３延在部４３の正射影は、中空部２１Ａの正射影と重なることができ、第３延在部４３が中空部２１Ａと重なる形態は、第２延在部４３が中空部２１Ａと重なる形態と類似する。
【0065】
例えば、図２Ａ、図２Ｃ及び図２Ｄに示すように、第３延在部４３は、第２導電層４０に位置し、つまり、第３延在部４３、第２延在部４２及び第２信号線４１は、同じ層（第２導電層４０を参照）に位置し、これにより、第３延在部４３、第２延在部４２及び第２信号線４１は、同じマスクを使用して同じ薄膜をパターン化することにより形成され、これにより、アレイ基板の製造プロセスを削減すすることができる。この場合、例えば、第２延在部４２と第３延在部４３の両方は、配線を簡素化するために、第２信号線４１の延在方向（即ち第２信号）に延在する。
【0066】
図５Ａは、図４Ｃにおける線Ａ－Ａ’に沿った断面図である。図５Ｂは、図４Ｃにおける線Ｂ－Ｂ’に沿った断面図でああり、図５Ｂは、隣接するタッチ信号線Ｔｘの間の第２信号線４１を示していない。図５Ｃは、図４Ｅにおける線Ｃ－Ｃ’に沿った断面図である。図５Ｄは、図４Ｅにおける線Ｄ－Ｄ’に沿った断面図である。
【0067】
図５Ａから５Ｄは、ベース基板ＢＳに共通電極層１０、第１導電層２０、ゲート絶縁層ＧＩ、活性層ＡＬ、第２導電層４０、第１パッシベーション絶縁層ＰＶＸ１、第３導電層５０、第２パッシベーション絶縁層ＰＶＸ２及び画素電極層６０が順次設けられていることを例として説明する。図５Ａ、図５Ｃ及び図５Ｄに示すように、画素電極層６０の材料を使用して、ビアホールＶ１－Ｖ４での電気的接続はを実現することができる。例えば、画素電極層６０は、第１部分６Ａと、第２部分６Ｂと、第３部分分６Ｃと、第４部分分６Ｄとを含み、図４Ｅ及び図５Ｃに示すように、第１部分６Ａは、第２延在部４２を１つのタッチ電極群ＴＧ内のタッチ電極１１に電気的に接続させるために、第１ビアホールＶ１に位置し、図４Ｅ及びび５Ｃに示すように、第２部分６Ｂは、第２延在部４２を他のタッチ電極群ＴＧ内のタッチ電極１１に電気的に接続させるために、第２ビアホールＶ２に位置し、図４Ｅ及び５Ｄに示すように、第３部分６Ｃは、第３延在部４３を１つのタッチセンシングブロックＴＳ内の第１延在部２２に電気的に接続させ、それによって当該第３延在部４３を当該タッチセンシングブロックＴＳに電気的に接続させるために、第３ビアホールＶ３に位置し、図５Ａに示すように、第４部分６Ｄは、タッチ信号線Ｔｘを対応する第１延在部２２に電気的に接続させ、それによってタッチセンシングブロックＴＳと対応するタッチ信号線Ｔｘとの間の電気的接続を実現するために、第４ビアホールＶ４に位置する。画素電極層６０の材料を使用してビアホールＶ１－Ｖ４での電気的接続を実現することにより、同じマスクを使用してゲート絶縁層ＧＩ、第１パッシベーション絶縁層ＰＶＸ１及び第２パッシベーション絶縁層ＰＶＸ２を製造して、アレイ基板の製造プロセスで使用されるマスクの数を減らすことを実現することができる。
【0068】
例えば、図２Ａに示すアレイ基板を例とすると、本開示の少なくとも１つの実施例によるアレイ基板は、以下のステップで製造されてもよい。
【0069】
ステップＳ１１において、図２Ｂに示すように、共通電極層マスクを使用することにより、ベース基板ＢＳ上に共通電極層１０が形成される。図２Ｂ及び図４Ｄに示すように、共通電極層１０は、互いに間隔をあけて配置された複数行のタッチ電極１１（行方向は第１方向に沿っている）を含み、当該複数行のタッチ電極１１は、第１方向に沿って延在し、第２方向に沿って順次配列される。
【0070】
ステップＳ１２において、図２Ｂに示すように、第１導電層マスクを使用することにより、ベース基板ＢＳ上に第１導電層２０が形成される。図２Ｂ及び図４Ｄに示すように、第１導電層２０は、第１方向に沿って延在する複数の第１信号線２１と、第１方向に沿って延在する複数行の第１延在部２２とを含み、各行の第１延在部２２は、互いに切断されている第１延在部２２を含み、各第１延在部２２は、同じ行のタッチ電極１１内の一部に電気的に接続されて１つのタッチ電極群ＴＧを形成し、これにより、各タッチ電極１１とそれに隣接する１行の第１延在部２２は、第１方向に沿って順次配列された複数のタッチ電極群ＴＧを形成し、第２方向において、複数の第１信号線２１は、複数行の第１延在部２２と交互して設けられれかつ互いに電気的に絶縁されている。
【0071】
【0072】
ステップＳ１４において、活性層マスクを使用して、ゲート絶縁層初期薄膜が形成されたベース基板ＢＳ上に、パターン化された複数の活性層ＡＬを形成する（図２Ａに示す）。
【0073】
ステップＳ１５において、図２Ｃに示すように、第２導電層マスクを使用することにより、ベース基板ＢＳ上に第２導電層４０が形成される。第２導電層４０は、複数のソース電極ＳＥ及び複数のドレイン電極ＤＥを含み、ソース電極ＳＥ、ドレイン電極ＤＥ、活性層ＡＬ及び第１信号線２１の部分（当該部分がゲート電極として使用される）は、複数のスイッチング素子Ｔを形成する。第２導電層４０は、第２方向に沿って延在する複数の第２信号線４１と、第２方向に沿って延在する複数列の延在部とをさらに含み、図４Ｄに示すように、当該複数列の延在部の少なくとも一部は、互いに切断されている複数の第２延在部４２と、互いに切断されている複数の第３延在部４３とを含み、第２方向に隣接する第２延在部４２の間には１行のタッチ電極１１が設けられ、各第２延在部４２は、第２方向に隣接するタッチ電極群ＴＧを電気的に接続し、第２方向に隣接する第３延在部４３の間には複数行のタッチ電極１１が設けられ、各第３延在部４３に１つのタッチ電極群ＴＧのみが電気的に接続され、その結果、当該複数行のタッチ電極１１、当該行の第１延在部２２及び当該複数列の延在部は、複数のタッチセンシングブロックＴＳを形成し、各タッチセンシングブロックＴＳには、互いに電気的に接続されかつ第２方向に順次配列された複数のタッチ電極群ＴＧが含まれ、第１方向に隣接するタッチセンシングブロックＴＳは、互いに切断されている第１延在部２２によって互いに電気的に接続され、第２方向に隣接するタッチセンシングＴＳは、第３延在部によって互いに電気的に接続される。
【0074】
【0075】
ステップＳ１７において、第３導電層マスクを使用して、第１パッシベーション絶縁層初期薄膜が形成されたベース基板ＢＳ上に第３導電層５０を形成する。図２Ｄに示すように、第３導電層５０は、複数のタッチ信号線Ｔｘを含む。
【0076】
ステップＳ１８において、ベース基板ＢＳ上に、第３導電層５０を覆う第２パッシベーション絶縁層初期薄膜を形成し、且つ、絶縁層マスクを使用して第２パッシベーション絶縁層初期薄膜、第１パッシベーション絶縁層初期薄膜及びゲート絶縁層初期薄膜に対してパターン化処理を行い、ゲート絶縁層ＧＩ、第１パッシベーション絶縁層ＰＶＸ１、第２パッシベーション絶縁層ＰＶＸ２及びビアホールＶ１－Ｖ５を形成する。図５Ｃ及び５Ｄに示すように、ビアホールＶ１、Ｖ２、Ｖ３は、ゲート絶縁層ＧＩ、第１パッシベーション絶縁層ＰＶＸ１及び第２パッシベーション絶縁層ＰＶＸ２を貫通する。図５Ａに示すように、ビアホールＶ４は、ゲート絶縁層ＧＩ、第１パッシベーション絶縁層ＰＶＸ１及び第２パッシベーション絶縁層ＰＶＸ２を貫通する。なお、ビアホールＶ５は、第１パッシベーション絶縁層ＰＶＸ１及び第２パッシベーション絶縁層ＰＶＸ２を貫通して、ドレイン電極ＤＥ（図２Ａ及び図２Ｄに示す）の表面の一部を露出させる。
【0077】
ステップＳ１９において、図２Ａに示すように、画素電極層マスクを使用し、ベース基板ＢＳ上に画素電極層６０を形成する。図２Ａ、図３Ａ～図３Ｂ及び図５Ａ～図５Ｄに示すように、画素電極層６０は、複数の画素電極６１、複数の第１部分６Ａ、複数の第２部分６Ｂ、複数の第３部分６Ｃ及び複数の第４部分６Ｄを含む。図２Ａに示すように、画素電極６１は、ビアホールＶ５内に延在して、ドレイン電極ＤＥに電気的に接続される。図４Ｅ及び５Ｃに示すように、第１部分６Ａは、第１ビアホールＶ１内に延在して、第２延在部４２を１つのタッチ電極群ＴＧ内のタッチ電極１１に電気的に接続させる。図４Ｅ及び５Ｃに示すように、第２部分６Ｂは、第２ビアホールＶ２内に延在して、第２延在部４２を別のタッチ電極群ＴＧ内のタッチ電極１１に電気的に接続させる。図４Ｅ及び５Ｄに示すように、第３部分６Ｃは、第３ビアホールＶ３内に延在して、第３延在部４３を１つのタッチセンシングブロックＴＳ内の第１延在部２２に電気的に接続させ、それによって当該第３延在部４３を当該タッチセンシングブロックＴＳに電気的に接続させる。図５Ａに示すように、第４部分６Ｄは、第４ビアホールＶ４内に延在して、タッチ信号線Ｔｘを対応する第１延在部２２に電気的に接続させる。
【0078】
なお、本開示の実施例は、上記のステップの製造順序を限定するものではない。例えば、いくつの実施例では、ステップＳ１１とステップＳ１２は、交換可能である。例えば、他のいくつの実施例では、共通電極層１０と画素電極層６０の製造順序は、交換可能である。
【0079】
本開示のいくつかの実施例では、例えば、共通電極層１０及び画素電極層６０の両方は、インジウムスズ酸化物又はインジウム亜鉛酸化物などの導電性の透明な金属酸化物で作製されてもよい。例えば、第１導電層２０、第２導電層４０及び第３導電層５０は、すべて例えばアルミニウム、アルミニウム合金、銅、銅合金、モリブデン又はニッケルなどの金属材料で作製されてもよい。第１導電層２０、第２導電層４０及び第３導電層５０は、全て単層フィルム構造又は多層フィルム構造であってもよい。例えば、ゲート絶縁層ＧＩ、第１パッシベーション絶縁層ＰＶＸ１及び第２パッシベーション絶縁層ＰＶＸ２は、全て無機絶縁材料で作製されてもよく、例えば、当該無機絶縁材料は、二酸化ケイ素、窒化ケイ素又は酸窒化ケイ素などである。
【0080】
以上の各実施例では、タッチ電極６１が画素電極６１よりもベース基板ＢＳに近いことを例として説明する。以下に図６Ａから図７Ｂと併せて、画素電極６１がタッチ電極１１よりもベース基板ＢＳに近い実施例を説明する。図６Ａは、本開示の少なくとも１つの実施例によるアレイ基板の別の平面図である。図６Ｂは、図６Ａにおける一部の構造の平面図である。図７Ａは、図６Ａにおける線ＩＩＩ－ＩＩＩに沿った概略断面図である。図７Ｂは、図６Ａにおける線ＩＶ－ＩＶに沿った概略断面図である。
【0081】
例えば、図６Ａから図７Ｂに示すように、本開示の少なくとも１つの別の実施例によるアレイ基板は、共通電極層１０と、画素電極層６０とを含み、画素電極層６０は、ベース基板に直交する方向においてベース基板と共通電極層１０との間に位置し、共通電極層１０は、タッチ電極１１と、延在方向が同じである第２延在部４２と、第３延在部４３とを含む。第１延在部２２と共通電極層１０に含まれるタッチ電極１１、第２延在部４２及び第３延在部４３は、複数のタッチセンシングブロックＴＳに組み合わせられる。同じタッチセンシングブロックＴＳ（ＴＳ－１を参照）において、第２方向に隣接するタッチ電極１１は、それに直接接続された第２延在部４２を介して電気的に接続され、第１方向に隣接するタッチ電極１１は、第１延在部２２を介して電気的に接続され（例えば、タッチ電極１１は、図６Ａ及び図７Ｂに示すように、ビアホールＶ６に延在して対応する第１延在部２２に電気的に接続される）、これにより、同じタッチセンシングブロックＴＳにおけるタッチ電極１１は、互いに電気的に接続される。第１方向に隣接するタッチセンシングブロックＴＳを互いに電気的に絶縁する形態は、図４Ｄに示す実施例と類似し、即ち、第１方向に隣接するタッチセンシングブロックＴＳの互いに接近している第１延在部２２を互いに切断させることにより、第１方向に隣接する当該タッチセンシングブロックＴＳは、互いに電気的に絶縁される。第２方向に隣接するタッチセンシングブロックＴＳ（ＴＳ－１及びＴＳ－２を参照）は、例えば、図６Ａに示すように、第３延在部４３によって互いに電気的に絶縁され、当該第３延在部４３は、タッチセンシングブロックＴＳ－２内のタッチ電極１１から第２方向に沿って直接延在し、次に第１信号線２１を越え、タッチセンシングブロックＴＳ－１のタッチ電極１１まで延在しなく、その結果、第３延在部４３は、タッチセンシングブロックＴＳ－１のタッチ電極１１に電気的に接続されない。
【0082】
例えば、第１延在部２２と第１信号線２１は、同じ層に設けられ、即ち、アレイ基板の製造プロセスを削減するために、両方が第１導電層２０に位置する。
【0083】
例えば、第３延在部４３は、第１信号線２１の中空部２１Ａと重なって、アレイ基板への負荷を低減する。
【0084】
【0085】
ステップＳ２１において、画素電極層マスクを使用し、ベース基板ＢＳ上に画素電極層６０を形成して、画素電極層６０に複数の画素電極層６１を含ませる。
【0086】
ステップＳ２２において、第１導電層マスクを使用し、ベース基板ＢＳ上に第１導電層２０を形成する。第１導電層２０は、複数の第１信号線２１と、複数行の第１延在線２２とを含み、当該複数の第１信号線２１と当該複数行の第１延在線２２の両方は、第１方向に沿って延在し、第１方向とは異なる第２方向に沿って順次配列され、各行の第１延在部２２は、互いに切断されている複数の第１延在部２２を含み、当該複数の第１信号線２１は、当該複数行の第１延在部２２と交互に設けられ、互いに絶縁されている。
【0087】
ステップＳ２３において、ベース基板ＢＳに、画素電極層６０及び第１導電層２０を覆い、ゲート絶縁層ＧＩを形成するためのゲート絶縁層初期薄膜を形成する。
【0088】
ステップＳ２４において、活性層マスクを使用して、ベース基板ＢＳ上に活性層ＡＬを形成する。
【0089】
ステップＳ２５において、第２導電層マスクを使用して、ベース基板ＢＳ上に第２導電層４０を形成し、第２導電層４０に、第２方向に沿って延在する複数の第２信号線４１、ソース電極ＳＥ及びドレイン電極ＤＥを含ませ、これにより、第１信号線２１の一部（ゲート電極ＧＥとして）、活性層ＡＬ、ソース電極ＳＥ及びドレイン電極ＤＥは、スイッチング素子Ｔに組み合わせられる。
【0090】
ステップＳ２６において、ベース基板ＢＳ上に、第２導電層４０を覆い、第１パッシベーション絶縁層ＰＶＸ１を形成するための第１パッシベーション絶縁層薄膜を形成する。
ステップＳ２７において、第３導電層マスクを使用して、ベース基板ＢＳ上に第３導電層５０を形成し、第３導電層５０に複数のタッチ信号線を含ませ、各タッチ信号は、同じタッチセンシングブロックに含まれる複数のタッチ電極１１群内の第１延在部２２に電気的に接続される。
ステップＳ２７において、第３導電層マスクを使用して、ベース基板ＢＳ上に第３導電層５０を形成し、第３導電層５０に複数のタッチ信号線を含ませ、各タッチ信号は、同じタッチセンシングブロックに含まれる複数のタッチ電極１１群内の第１延在部２２に電気的に接続される。
【0091】
ステップＳ２８において、ベース基板ＢＳに、第３導電層５０を覆い、第２パッシベーション絶縁層ＰＶＸ２を形成するための第２パッシベーション絶縁層初期薄膜を形成し、且つ、絶縁層マスクを使用してゲート絶縁層初期薄膜、第１パッシベーション絶縁層初期薄膜及び第２パッシベーション絶縁層初期薄膜に対してパターン化処理を行い、ゲート絶縁層ＧＩ、第１パッシベーション絶縁層ＰＶＸ１、第２パッシベーション絶縁層ＰＶＸ２及びビアホールＶ４－Ｖ６を形成し、ビアホールＶ４－Ｖ６は、ゲート絶縁層ＧＩ、第１パッシベーション絶縁層ＰＶＸ１及び第２パッシベーション絶縁層ＰＶＸ２を貫通して第１延在部２２の表面の一部を露出させ、ビアホールＶ５は、ゲート絶縁層ＧＩ、第１パッシベーション絶縁層ＰＶＸ１及び第２パッシベーション絶縁層ＰＶＸ２を貫通して画素電極６１の表面の一部を露出させる。
【0092】
ステップＳ２９において、共通電極マスクを使用し、ベース基板ＢＳ上に共通電極１０を形成する。共通電極層１０は、タッチ電極１１と、第２延在部４２と、第３延在部４３とを含み、タッチ電極１１は、ビアホールＶ６内に延在して、対応する第１延在部２２を電気的に接続し、これにより、第１方向に隣接するタッチ電極１１間の電気的接続が実現され、第２延在部４２は、第２方向に隣接するタッチ電極１１を電気的に接続し、第３延長部４３は、１つのタッチ電極１１のみを電気的に接続される。したがって、共通電極層１０に含まれるタッチ電極１１、第２延在部４２、第３延在部４３及び第１の導電層２０に含まれる複数行の第１延在部２２は、複数のタッチセンシングブロックＴＳに組み合わせられる。タッチ電極１１は、さらにビアホールＶ４内に延在して、タッチ信号線Ｔｘと第１延在部２２とを電気的に接続する。なお、共通電極層１０の材料の一部は、ビアホールＶ５に充填されて、ドレイン電極ＤＥと対応する画素電極６１とを電気的に接続する。
【0093】
例えば、図６Ａから図７Ｂに示すように、実施例ではタッチ信号線Ｔｘ、第１信号線２１及び第２信号線４１の設置形態、タッチ信号ＴｘとタッチセンシングブロックＴＳとの間の数量関係及び電気的関係、タッチ電極１１とサブ画素エリアとの間の位置関係は、図２Ａから図５Ｄに示す実施例における形態を採用することができ、繰り返しの部分については説明を省略する。
【0094】
本開示の少なくとも１つの実施例は、上記の任意の実施例によるアレイ基板を含むタッチ表示装置をさらに提供する。
【0095】
例えば、本開示の少なくとも１つの実施例によるタッチ表示装置は、インセルタッチ表示装置である。図８Ａは、本開示の少なくとも１つの実施例によるタッチ表示装置がインセルタッチ表示装置である場合の図２Ａの線Ｉ－Ｉに沿った概略断面図である。図８Ｂは、本開示の少なくとも１つの実施例によるタッチ表示装置がインセルタッチ表示装置である場合の図２Ａｆの線ＩＩ－ＩＩに沿った概略断面図である。例えば、図８Ａ及び８Ｂに示すように、インセルタッチ表示装置は、アレイ基板１と、アレイ基板１に対向して設けられた対向基板２とを含み、アレイ基板１は、本開示の以上の任意の実施例によるアレイ基板であり、アレイ基板１に含まれるタッチ電極１１は、アレイ基板１の対向基板２に面する側に位置し、対向基板２は、ベース基板ＢＳとブラックマトリックスＢＭとを含む。図８Ａ及び８Ｂから、第１信号線２１、第２信号線４１及びタッチ信号線Ｔｘは、全てブラックマトリックスＢＭに遮られていることが分かり、即ち、第１信号線２１、第２信号線４１及びタッチ信号線Ｔｘは、全てサブ画素エリアの非開口エリアに位置する。いくつの実施例では、図８Ｂに示すように、第１延在部２２もブラックマトリックスＢＭに遮られている。例えば、当該インセルタッチ表示装置は、液晶表示装置であり、この場合、アレイ基板１と対向基板２との間に液晶層が設けられ、アレイ基板１に含まれる画素電極６１と共通電極（それはタッチ電極１１として多重化されている）は、液晶層内の液晶分子の偏向を制御するための電界を生成するために使用される。他の実施例では、タッチ表示装置も非インセルタッチ表示装置であってもよい。
【0096】
図８Ａ及び８Ｂに示す実施例では、タッチ電極１１は、画素電極６１に対してベース基板ＢＳに近く、したがって、当該タッチ表示装置は、両面タッチモードを実現することができる。つまり、正面タッチモードでは、タッチオブジェクト（例えばユーザの指）は、対向基板２の所在する側からタッチすることができ、裏面タッチモードでは、タッチオブジェクトは、アレイ基板１の所在する側からタッチすることができる。他のいくつの実施例では、タッチ電極１１と画素電極６１の位置は、交換可能である。
【0097】
例えば、当該タッチ表示装置は、液晶パネル、電子ペーパー、ＯＬＥＤ（有機発光ダイオード）パネル、携帯電話、タブレットコンピュータ、テレビ、ディスプレイ、ノートブックコンピュータ、デジタルフォトフレーム、ナビゲーターなどの、タッチ及び表示機能を備えた任意の製品又は部材であってもよい。
【0098】
本開示の少なくとも１つの実施例は、アレイ基板の製造方法をさらに提供する。図２Ａから５Ｄに示すアレイ基板及び図６Ａから図７Ｂに示すアレイ基板を例とすると、当該製造方法は、ベース基板ＢＳに位置する複数の第１信号線２１を形成するステップと、ベース基板ＢＳに位置する複数の第２信号線４１を形成し、当該複数の第２信号線４１のベース基板ＢＳへの正射影を当該複数の第１信号線２１のベース基板ＢＳへの正射影と交差させるステップと、ベース基板ＢＳに位置しかつ互いに間隔をあけて配置された複数のタッチセンシングブロックＴＳを形成し、各タッチセンシングブロックＴＳに、互いに電気的に接続されかつ互いに間隔をあけて配置された複数のタッチ電極１１を含ませるステップと、ベース基板ＢＳに位置する複数のタッチ信号線Ｔｘを形成し、当該複数のタッチ信号線Ｔｘの少なくとも一部をそれぞれ当該複数のタッチセンシングブロックＴＳに電気的に接続させるステップとを含む。例えば、図４Ａに示すように、タッチ信号線Ｔｘは、タッチセンシングブロックＴＳに１対１で対応して電気的に接続され、又は、図４Ｂに示すように、第１タッチ信号線Ｔｘ１は、タッチセンシングブロックＴＳに１対１で対応して電気的に接続され、第２タッチ信号線Ｔｘ２は、タッチセンシングブロックＴＳから電気的に絶縁される。タッチ信号線ＴｘとタッチセンシングブロックＴＳとの電気的接続形態は、図４Ａ及び図４Ｂに示す実施例を含むがこれらに限定されない。
【0099】
本開示の実施例によって提供される製造方法では、複数のタッチ信号線Ｔｘは、複数の第２信号線４１の延在方向に沿って延在し、複数のタッチ信号線Ｔｘは、複数のタッチ信号線群ＴＧに分けられ、各タッチ信号線群ＴＧは、隣接するタッチ信号線Ｔｘを含み、同じタッチ信号線群ＴＧに含まれる隣接するタッチ信号線Ｔｘのベース基板ＢＳへの正射影は、それぞれ同じ第２信号線４１のベース基板ＢＳへの正射影の両側に位置し、隣接するタッチ信号線Ｔｘの正射影及び同じ第２信号線４１の正射影の両方は、隣接するタッチ電極１１のベース基板ＢＳへの正射影の間に位置する部分を含み、隣接するタッチ信号線Ｔｘの所在する層５０は、同じ第２信号線４１の所在する層４０とは異なる。タッチ信号線Ｔｘと第２信号線４１の両方がタッチ電極１１と重ならない部分を含むため、アレイ基板への負荷を低減させることができ、第２信号線４１が同じタッチ信号線群ＴＧ内の隣接する２つのタッチ信号線Ｔｘの間に位置するため、第２信号線４１の両側の電界を一致させることに有利であり、タッチ信号線Ｔｘと第２信号線４１が異なる層に設けられるため、開口率を上げることに有利であり、信号線の修復が容易になる。
【0100】
本開示の実施例によって提供される製造方法におけるアレイ基板の他の構造については、アレイ基板の実施例における関連する説明を参照する。図２Ａから図５Ｄに示すアレイ基板の製造方法については、上記のステップＳ１１からステップＳ１９を参照し、図６Ａから図７Ｂに示すアレイ基板の製造方法については、上記のステップＳ２１からステップＳ２９を参照する。
【0101】
矛盾がない場合、本開示の実施例及び実施例における特徴は、互いに組み合わせられてもよい。
【0102】
上記は、本開示の例示的な実施形態に過ぎないが、本開示の保護範囲を制限するためのものではなく、本開示の保護範囲は、添付の特許請求の範囲によって確定される。
【符号の説明】
【0103】
１０ 共通電極層
１１ タッチ電極
２０ 第１導電層
２１ 第１信号線
２２ 第１延在部
４０ 第２導電層
４１ 第２信号線
４２ 第２延在部
４３ 第３延在部
５０ 第３導電層
６０ 画素電極層
６１ 画素電極
１０１ タッチセンシングブロック
１０２ タッチ信号線
１０３ タッチ制御回路
１１ タッチ電極
２０ 第１導電層
２１ 第１信号線
２２ 第１延在部
４０ 第２導電層
４１ 第２信号線
４２ 第２延在部
４３ 第３延在部
５０ 第３導電層
６０ 画素電極層
６１ 画素電極
１０１ タッチセンシングブロック
１０２ タッチ信号線
１０３ タッチ制御回路
【図1】
【図2A】
【図2B】
【図2C】
【図2D】
【図3A】
【図3B】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図5A】
【図5B】
【図5C】
【図5D】
【図6A】
【図6B】
【図7A】
【図7B】
【図8A】
【図8B】
【国際調査報告】